DE102007031492B4 - Method for testing an integrated circuit, device for testing an integrated circuit, and integrated circuit - Google Patents
Method for testing an integrated circuit, device for testing an integrated circuit, and integrated circuit Download PDFInfo
- Publication number
- DE102007031492B4 DE102007031492B4 DE200710031492 DE102007031492A DE102007031492B4 DE 102007031492 B4 DE102007031492 B4 DE 102007031492B4 DE 200710031492 DE200710031492 DE 200710031492 DE 102007031492 A DE102007031492 A DE 102007031492A DE 102007031492 B4 DE102007031492 B4 DE 102007031492B4
- Authority
- DE
- Germany
- Prior art keywords
- voltage generator
- predetermined
- component
- integrated circuit
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Abstract
Verfahren zum Testen einer integrierten Schaltung (100) mit den Schritten:
– Modifizieren wenigstens eines vorbestimmten bauelementinternen Spannungsgeneratornetzwerks (130), derart dass die Leistungsfähigkeit wenigstens eines vorbestimmten bauelementinternen Spannungsgenerators geschwächt wird, d. h. die spezifische Geschwindigkeit des wenigstens einen bauelementinternen Spannungsgenerators verringert wird, mit der dieser nach seiner Aktivierung in dem wenigstens einen Spannungsgeneratornetzwerk (130) die Spannung wenigstens eines vorbestimmten Knotens des wenigstens einen Spannungsgeneratornetzwerks (130) auf einen vorbestimmten Zielwert zu ändern vermag;
– Erfassen, ob und/oder in welchem Maße die integrierte Schaltung (100), auch mit wenigstens einem geschwächten bauelementinternen Spannungsgenerator ein vorbestimmtes Einschaltverhalten – insbesondere eine vorbestimmte „Power-up”-Sequenz mehrerer Spannungsgeneratoren – erzielt, wobei erfasst wird, ob und/oder in welchem Maße die integrierte Schaltung (100) ein Guardband wenigstens einer bei der Schwächung des wenigstens einen Spannungsgenerators modifizierten physikalischen Größe des wenigstens einen Spannungsgeneratornetzwerks (130) gegenüber der entsprechenden Größe bei ungeschwächtem Spannungsgenerator zur unbeeinträchtigten Erzielung des vorbestimmten Einschaltverhaltens aufweist.A method of testing an integrated circuit (100) comprising the steps of:
Modifying at least one predetermined in-building voltage generator network (130) such that the performance of at least one predetermined in-building voltage generator is weakened, ie, reducing the specific velocity of the at least one in-building voltage generator with which it activates in the at least one voltage generator network (130) Can change voltage of at least one predetermined node of the at least one voltage generator network (130) to a predetermined target value;
Detecting whether and / or to what extent the integrated circuit (100) also achieves a predetermined switch-on behavior, in particular a predetermined "power-up" sequence of several voltage generators, with at least one weakened component-internal voltage generator, wherein it is detected whether and / or or to what extent the integrated circuit (100) has a guard band of at least one physical quantity of the at least one voltage generator network (130) modified in weakening the at least one voltage generator compared to the corresponding magnitude with unattenuated voltage generator for unimpaired achievement of the predetermined switch-on behavior.
Description
Die Erfindung betrifft ein Verfahren zum Testen einer integrierten Schaltung, eine Vorrichtung zum Testen einer integrierten Schaltung, sowie eine integrierte Schaltung.The Invention relates to a method for testing an integrated circuit, a device for testing an integrated circuit, as well an integrated circuit.
Im Folgenden wird die Erfindung anhand von Halbleiter-Speicherbauelementen, insbesondere anhand von DRAMs beschrieben. Jedoch ist diese Beschreibung lediglich beispielhaft und keinesfalls einschränkend auf die beschriebenen Ausführungsformen zu verstehen. Der Fachmann wird anhand der Beschreibung einsehen, dass die Gegenstände der Erfindung im Zusammenhang mit beliebigen integrierten Schaltungen oder Halbleiter-Bausteinen zum Einsatz kommen können.in the Below, the invention will be described with reference to semiconductor memory devices, in particular described by means of DRAMs. However, this description is merely by way of example and not by way of limitation to those described embodiments to understand. The person skilled in the art will understand from the description, that the objects the invention in connection with any integrated circuits or semiconductor devices can be used.
Herkömmliche integrierte Schaltungen mit Speicher-Funktion lassen sich unter anderem unterteilen in sogenannte Funktionsspeicher-Bauelemente (zum Beispiel PLAs, PALs, etc.), und sogenannte Tabellenspeicher-Bauelemente, zum Beispiel ROM-Bauelemente (ROM = Read Only Memory beziehungsweise Festwertspeicher – insbesondere PROMs, EPROMs, EEPROMs, Flash-Speicher, etc.), und RAM-Bauelemente (RAM = Random Access Memory beziehungsweise Schreib-Lese-Speicher, zum Beispiel DRAMs und SRAMs), etc.conventional integrated circuits with memory function can be accommodated other subdivide into so-called functional memory devices (for example, PLAs, PALs, etc.), and so-called table memory devices, For example, ROM devices (ROM = Read Only Memory or Read-only memory - in particular PROMs, EPROMs, EEPROMs, flash memory, etc.), and RAM devices (RAM = Random access memory or read-write memory, for example DRAMs and SRAMs), etc.
RAM-Bauelemente bilden einen Speicher, in welchem nach Vorgabe einer Adresse Daten abgespeichert und aus dem unter dieser Adresse später die Daten wieder ausgelesen werden können.RAM devices form a memory in which, after specifying an address data stored and from the under this address later the Data can be read out again.
SRAMs (SRAM = Static Random Access Memory) bedürfen für den Aufbau ihrer einzelnen Speicherzellen zum Beispiel nur weniger, beispielsweise sechs Transistoren, und sogenannte DRAMs (DRAM = Dynamic Random Access Memory) zum Beispiel nur eines einzigen, entsprechend angesteuerten kapazitiven Elements (zum Beispiel die Gate-Source-Kapazität eines MOSFETs, beziehungsweise einen entsprechenden Kondensator), mit dessen Kapazität jeweils ein Bit als Ladung gespeichert werden kann.SRAMs (Static Random Access Memory) require for the construction of their individual memory cells for example, only a few, for example, six transistors, and so-called DRAMs (Dynamic Random Access Memory), for example only a single, appropriately controlled capacitive element (For example, the gate-source capacitance of a MOSFET, respectively a corresponding capacitor), with its capacity each a bit can be stored as a charge.
Auf dem kapazitiven Element bleibt diese Ladung jedoch nur für kurze Zeit erhalten; daher hat bei dynamischen Speicherbauelementen wie einem DRAM in regelmäßiger Weise, zum Beispiel ca. alle 64 ms, ein sogenannter „Refresh” zu erfolgen, bei welchem die gespeicherte Ladung aus einer oder mehreren bestimmten Speicherzellen gelesen und anschließend in die jeweiligen Speicherzellen zurückgespeichert wird.On the capacitive element, however, this charge remains only for a short time Receive time; therefore has dynamic memory devices like a DRAM in a regular way, for example, every 64 ms, a so-called "refresh" to take place, in which the stored charge from one or more particular memory cells read and then is stored back into the respective memory cells.
Bei SRAMs braucht hingegen kein ”Refresh” durchgeführt zu werden; das bedeutet, dass die in der Speicherzelle gespeicherten Daten gespeichert bleiben, solange dem SRAM eine entsprechende Versorgungsspannung zugeführt wird.at SRAMs do not need to be refreshed; this means that the data stored in the memory cell remain stored as long as the SRAM a corresponding supply voltage supplied becomes.
Nichtflüchtige Speicherbauelemente (NVMs beziehungsweise Nonvolatile memories), zum Beispiel EPROMs, EEPROMs, und Flash-Speicher zeichnen sich demgegenüber dadurch aus, dass die gespeicherten Daten auch dann gespeichert bleiben, wenn die Versorgungsspannung abgeschaltet wird.Non-volatile memory devices (NVMs or nonvolatile memories), for example EPROMs, EEPROMs, and draw flash memory in contrast by storing the stored data even then remain when the supply voltage is switched off.
Darüber hinaus werden zunehmend auch sogenannte „resistive” beziehungsweise „resistiv schaltende” Speicherbauelemente eingesetzt, zum Beispiel sogenannte Phasenwechsel-Speicher (Phase Change Memories oder „PCMs”), etc.Furthermore Increasingly, so-called "resistive" or "resistively switching" memory devices are becoming increasingly popular used, for example, so-called phase change memory (phase Change memories or "PCMs"), etc.
Die jeweiligen Speicherzellen/Kondensatoren von RAMs, insbesondere von DRAMs können mit Bitleitungen verbunden werden, welche dazu dienen, einen Datenwert, der aus einer der entsprechenden Speicherzellen ausgelesen werden soll, oder einen Datenwert, der in eine der Speicherzellen eingelesen werden soll, zu übertragen.The respective memory cells / capacitors of RAMs, in particular of DRAMs can be connected to bit lines which serve a data value, which are read from one of the corresponding memory cells should, or a data value, which are read into one of the memory cells should, transfer.
Die Speicherzellen eines DRAMs können in Form von Speicherfeldern angeordnet sein, welche Zeilen, die über sogenannte Wortleitungen, und Spalten, die über Bitleitungen angesteuert werden können, umfassen. Beim Speicherzugriff wird zunächst eine Wortleitung aktiviert. Dadurch können die in einer Zeile angeordneten Speicherzellen jeweils mit einer Bitleitung leitend verschaltet werden.The Memory cells of a DRAM can be arranged in the form of memory fields, which lines, over so-called Word lines, and columns over Bit lines can be controlled include. For memory access becomes first one Word line activated. Thereby can the arranged in a row memory cells each with a Bit line are connected conductively.
Zum Beispiel kann beim Auslesen aus einer Speicherzelle ein Zugriffstransistor, der mit dem Kondensator beziehungsweise dem kapazitiven Element einer Speicherzelle verbunden ist, durch die Aktivierung einer Wortleitung durchgeschaltet, und die auf dem Kondensator beziehungsweise dem kapazitiven Element gespeicherte Ladung teilweise auf die Bitleitung übertragen werden. Dabei wird die Ladung der Zelle aufgeteilt auf Zell- und Bitleitungskapazität. Entsprechend dem Verhältnis der beiden genannten Kapazitäten, welches das Übertragungsverhältnis der Zellladung (die sogenannte „Transfer-Ratio”) bestimmt, führt dies zu einer Auslenkung der Bitleitungsspannung.To the Example, when reading from a memory cell, an access transistor, with the capacitor or the capacitive element of a Memory cell is connected by the activation of a word line turned on, and on the capacitor or the capacitive element stored charge partially transferred to the bit line become. The charge of the cell is divided into cell and Bit line. According to the ratio the two abovementioned capacities, which is the transmission ratio of the cell charge (the so-called "transfer ratio"), does this to a deflection of the bit line voltage.
Dann kann dieses dem Kondensator oder dem kapazitiven Element entstammende schwache Signal von einem Lese- beziehungsweise Schreib-/Leseverstärker verstärkt werden.Then this can be from the capacitor or capacitive element weak signal amplified by a read or write / read amplifier.
Zum Beispiel kann am Ende der Bitleitung ein erster Leseverstärker („primary sense amplifier” – SA) angeordnet sein, der die Spannung auf der Bitleitung mit einer konstanten Spannung auf einer Referenzbitleitung vergleicht und anschließend verstärkt.To the For example, at the end of the bit line, a first sense amplifier ("primary sense amplifier "- SA) be that the voltage on the bit line with a constant voltage on a reference bit line and then amplified.
Ein Lese- beziehungsweise Schreib-/Leseverstärker kann komplementäre Signaleingänge aufweisen. Die mit diesen Signaleingängen verbundenen Bitleitungen werden als Bitleitung und komplementäre Bitleitung bezeichnet.A read or write / read amplifier may have complementary signal inputs. The bit lines connected to these signal inputs are referred to as bit line and complementary bit line.
Bevor bestimmte Speicherzellen ausgelesen werden, können die entsprechenden Bitleitungsabschnitte, das heißt die entsprechenden Abschnitte der nicht-komplementären Bitleitung und der komplementären Bitleitung, durch so genannte Vorladungs-/Homogenisier-Schaltungen, die mit den Bitleitungen verbunden sind, auf dasselbe Potential vorgeladen werden.Before certain memory cells are read out, the corresponding bit line sections, this means the corresponding sections of the non-complementary bitline and the complementary one Bit line, by so-called precharge / homogenizer circuits, which are connected to the bit lines, to the same potential be summoned.
Dieses Potential kann zum Beispiel der Hälfte der Spannung einer Bitleitung in einem logisch hohen Zustand entsprechen (das heißt zum Beispiel VBLH/2). Dies stellt sicher, dass – vor dem Auslesen von Daten – zwischen dem Potential des Abschnitts der Bitleitung und des Abschnitts der entsprechenden komplementären Bitleitung keine Differenzen auftreten, die anderenfalls die geringe Ladungsmenge, die von dem Kondensator beziehungsweise dem kapazitiven Element einer Speicherzelle während des Auslesens an die Bitleitungen übertragen wird, überlagern könnten. Unmittelbar vor dem Auslesen der Speicherzellen können die Vorladungs-/Homogenisier-Schaltungen, die mit den Bitleitungsabschnitten verbunden sind, die mit der auszulesenden Speicherzelle assoziiert sind, abgeschaltet werden.This Potential can be, for example, half the voltage of a bit line in a logical high state (ie, for example, VBLH / 2). This ensures that - before the reading out of data - between the potential of the portion of the bit line and the portion of the bit line corresponding complementary Bit line no differences occur, otherwise the low Amount of charge from the capacitor or the capacitive Element of a memory cell during the Readout transferred to the bit lines will, superimpose could. Immediately before reading the memory cells, the Precharge / homogenization circuits, which are connected to the bit line sections to be read with the Memory cell are associated, are turned off.
Insbesondere diese Vorladungs-/Homogenisier-Schaltungen sowie die Lese- beziehungsweise Schreib-/Leseverstärker selbst erfordern die bauelementinterne Generierung von vorbestimmten Spannungen, da von extern zumeist nur wenige, mithin nur eine einzige Spannung zur Verfügung gestellt wird.Especially these precharge / homogenizer circuits and the read or write / read amplifiers themselves require the in-house generation of predetermined voltages, since externally mostly only a few, so only a single voltage to disposal is provided.
Heutige integrierte Schaltungen, insbesondere RAM- oder DRAM-Speicherchips weisen daher in der Regel mehrere unabhängig voneinander geregelte bauelementinterne Spannungsgeneratoren auf.today have integrated circuits, in particular RAM or DRAM memory chips therefore usually several independent controlled component-internal voltage generators on.
Diese bauelementinternen Spannungsgeneratoren können als Längsregler realisiert sein und bauelementinterne Knoten mit Spannungen unterhalb der von extern angelegten Versorgungsspannungen versorgen, zum Beispiel mit den Bitleitungsspannungen VBL oder VBLEQ oder mit der bauelementinternen Versorgungsspannung VINT.These Component-internal voltage generators can be realized as a series regulator and internal components Node with voltages below the externally applied supply voltages supply, for example, the bit line voltages VBL or VBLEQ or with the component-internal supply voltage VINT.
Ferner
werden in den genannten integrierten Schaltungen oftmals Spannungen
verwendet, deren Werte über
dem Wert der externen Versorgungsspannung oder unterhalb des Massepotentials
GND liegen. Diese Spannungen werden mit sogenannten Spannungspumpen
realisiert. Ein schematisches Prinzipschaltbild einer solchen Spannungspumpe
für einen
Knoten mit positiver Spannung, zum Beispiel den Knoten der Wortleitungsaktivierungsspannung VPP,
ist in
Die
Schaltkapazität
Cschalt wird in der ersten dargestellten
Schalterstellung der schematisch als Schalter symbolisierten Schalttransistoren
zwischen den Knoten GND und VINT auf die bauelementinterne Versorgungsspannung
VINT aufgeladen und – durch
das gleichzeitige Umschalten dieser Schalttransistoren mit der Frequenz
f – in
Serie mit der bauelementinternen Versorgungsspannung VINT an die Pufferkapazität Cpuffer zwischen die Knoten VINT und Vx geschaltet.
Die Spannung Vx am in
Die
Leistungsfähigkeit
der Spannungspumpe und damit des mit ihr gebildeten Spannungsgenerators
hängt von
der Größe der Schaltkapazität Cschalt, der Größe der Pufferkapazität Cpuffer sowie der Schaltfrequenz f ab. Im
Betrieb bestimmt die Höhe
der Spannung Vx, ob die Schalttransistoren mit der Frequenz f schalten
und elektrische Energie zur Speicherung in der Pufferkapazität nachliefern
oder, ob die Schalttransistoren mit den Knoten GND beziehungsweise
VINT verbunden bleiben, das heißt,
die sie symbolisierenden Schalter in der in
Beim Anlegen der externen Versorgungsspannung an die integrierte Schaltung werden diese bauelementinternen Spannungsgeneratoren in einer vorbestimmten Reihenfolge hochgefahren („Power-up”-Sequenz).At the Apply the external supply voltage to the integrated circuit These components internal voltage generators are in a predetermined Sequence up ("power-up" sequence).
Wenn alle Spannungsgeneratoren ihren Zielwert erreichen, wird die integrierte Schaltung entriegelt und kann betrieben werden. Erreicht einer der Spannungsgeneratoren seinen Zielwert nicht, stellt dies einen „Power-up”- oder sogenannten „bootfail”-Zustand dar, bei dem in der Regel der gesamte Halbleiter-Bauelement nicht betrieben, das heißt zum Beispiel ein DRAM weder beschrieben noch ausgelesen werden kann.If all voltage generators reach their target value, the integrated Circuit unlocked and can be operated. Reached one of the voltage generators its target value, this represents a "power-up" - or so-called "bootfail" state in which usually the entire semiconductor device is not operated, that is For example, a DRAM can neither be written nor read.
Die Einschaltvorgänge während der „Power-up”-Sequenz einer integrierten Schaltung, insbesondere eines Halbleiter-Speicherbauelements erweisen sich in der Realität als eine sehr schwierige, fehleranfällige Sequenz.The power-ups while the "power-up" sequence an integrated circuit, in particular a semiconductor memory device prove themselves in reality as a very difficult, error-prone sequence.
Grund hierfür ist eine Vielzahl von möglichen Zuständen der bauelementinternen Spannungsgeneratoren, insbesondere in Form der Zwischenwerte der Spannungen an den Knoten des entsprechenden Spannungsgeneratornetzwerks, die in aller Regel keine vollständige Simulation der „Power-up”-Sequenz erlauben.reason therefor is a variety of possible states of the internal component voltage generators, in particular in the form of Intermediate values of the voltages at the nodes of the corresponding voltage generator network, usually not complete Simulation of the "power-up" sequence allow.
Beispielsweise können in der Praxis beliebige „Power”-Rampen (Anstiegsraten oder -geschwindigkeiten der externen Versorgungsspannung) auftreten oder es kann nach einem Abschalten der externen Versorgungsspannung diese beliebig schnell erneut eingeschaltet werden, zum Beispiel durch erneutes Anlegen der externen Versorgungsspannung. Dabei können die Potentiale an den Knoten der bauelementinternen Spannungsgeneratoren Werte zwischen ihrem Sollwert und dem Massepotential annehmen.For example can in practice any "power" ramps (Rise Rates or Speeds of External Supply Voltage) or it may occur after a shutdown of the external supply voltage These can be switched on again as quickly as you like, for example by renewed application of the external supply voltage. The can Potentials at the nodes of the component-internal voltage generators Accept values between their setpoint and the ground potential.
Kritisch in der „Power-up”-Sequenz sind Zustände, welche die bauelementinternen Spannungsgeneratoren zusätzlich belasten, wie zum Beispiel bauelementinterne Kurzschlüsse auf Versorgungsspannungsleitungen oder im Zellenfeld. So können beispielsweise Kreuzungsfehler oder Wortleitungskurzschlüsse den Knoten der Wortleitungsaktivierungsspannung VPP oder der Spannung VNWLL belasten.Critical in the "power-up" sequence are states, which additionally load the component-internal voltage generators, such as component internal short circuits on supply voltage lines or in the cell field. So, for example Crossing error or word line shorts the wordline enable voltage node VPP or voltage VNWLL load.
Im Falle von Halbleiter-Speicherbauelementen, insbesondere DRAMs entstehen weitere Leckpfade durch den nach dem Einschalten undefinierten Zustand der Wortleitungsdecoder, welche der Auswahl der jeweiligen Wortleitung dienen und in der Regel Inverter umfassen, welche meist in großer Vielzahl auf dem entsprechenden Halbleiter-Speicherbauelement angeordnet sind. Liegen die Spannungswerte an den Eingängen dieser Inverter unterhalb der Transistoreinsatzspannungen, so fließen Querströme durch die Inverter, die praktisch einen Kurzschluss zwischen dem VPP-Knoten, der in der Regel von einem „starken” Spannungsgenerator mit niedrigem Innenwiderstand gespeist wird, und dem VNWLL-Knoten darstellen, welcher in der Regel von einem „schwachen” Spannungsgenerator mit vergleichsweise hohem Innenwiderstand gespeist wird.in the Case of semiconductor memory devices, in particular DRAMs arise further leakage paths due to the undefined state after switching on the wordline decoder, which selects the respective wordline serve and usually include inverters, which are usually in great variety arranged on the corresponding semiconductor memory device are. Are the voltage values at the inputs of these inverters below the transistor operating voltages, so cross currents flow through the inverter, the practically a short circuit between the VPP node, which in the Rule of a "strong" voltage generator with low internal resistance, and the VNWLL node which is usually of a "weak" voltage generator with comparatively high internal resistance is fed.
Während diese Querströme durch die Wortleitungsdecoder stark von der Streuung der Transistorparameter abhängen, sind weitere Kurzschlüsse auf Versorgungsspannungsleitungen oder im Zellenfeld typischerweise durch die Defektdichte auf dem Wafer beziehungsweise auf dem jeweiligen Halbleiter-Speicherbauelement bestimmt.While these cross currents through the wordline decoder strongly from the dispersion of the transistor parameters depend, are more short circuits on Supply voltage lines or in the cell array typically by the defect density on the wafer or on the respective Semiconductor memory device certainly.
Bei einem schwachen Spannungsgenerator mit einem hohen Innenwiderstand können die genannten Leck- und/oder Kurzschlussströme im Einschaltzustand der entsprechenden integrierten Schaltung dazu führen, dass ein derartiger Spannungsgeneratorgenerator den Zielwert seiner Spannung nicht erreichen kann und die integrierte Schaltung deswegen nicht funktioniert.at a weak voltage generator with a high internal resistance can the said leakage and / or short-circuit currents in the ON state of corresponding integrated circuit cause such a voltage generator generator can not reach the target value of its tension and the integrated Circuit therefore does not work.
Ein definiertes Testen der Spannungsgeneratoren mit unterschiedlichen „Power”-Rampen ist wegen der Größe des Parameterraums praktisch nicht möglich.One defined testing of voltage generators with different "power" ramps is because of the size of the parameter space practically impossible.
Testverfahren, bei denen der „Standby”-Strom derartiger integrierter Schaltungen mit eingeschalteten und ausgeschaltetem Spannungsgenerator gemessen und die Differenz der sich ergebenden Ströme, das heißt die „Standby”-Leckströme ausgewertet werden, erlauben lediglich, die Größe von „Power-up”-Leckströmen aufgrund von Defektdichteproblemen und Transistorparametern in bestimmten Spannungsgeneratorsnetzwerken abzuschätzen. Als Kriterium dafür, einen Halbleiter-Bauelement als funktionsuntüchtig zu verwerfen, wird bei derartigen Testverfahren oftmals angesetzt, dass der „Standby”-Leckstrom in einem Spannungsgeneratornetzwerk Werte über einem Grenzwert annimmt.Test methods where the "standby" stream such integrated circuits with on and off Voltage generator measured and the difference of the resulting currents this means evaluated the "standby" leakage currents will only allow the size of "power-up" leakage currents due to defect density problems and transistor parameters in certain voltage generator networks estimate. As a criterion, Discard a semiconductor device as inoperative, is in such Test method often stated that the "standby" leakage current in a voltage generator network Values over adopts a limit.
Nachteilig bei dem zuletzt dargestellten Testverfahren ist, dass ein entsprechendes Halbleiter-Bauelement in einem Zustand mit bereits „hochgefahrenen”, das heißt Spannungsgeneratoren getestet wird, die bereits die Zielwerte ihrer Spannung erreicht haben. Dadurch können die Schwächen der Spannungsgeneratoren und die Leckströme während des „Power-up”, wie zum Beispiel die Wortleitungsdecoder-Querströme, nicht in die Beurteilung des gewünschten Einschaltverhaltens, des getesteten Halbleiter-Bauelements einfließen, das heißt, dass die „Power-up”-Fähigkeit der integrierten Schaltung praktisch nicht getestet werden kann.adversely in the case of the test method shown last, that a corresponding Semiconductor device in a state with already "booted", that is voltage generators tested, which already reaches the target values of their tension to have. Thereby can the weaknesses the voltage generators and the leakage currents during the "power-up", such as the word line decoder cross-currents, not in the assessment of the desired Einschaltverhaltens, the tested semiconductor device flow, the means that the "power-up" ability the integrated circuit practically can not be tested.
Zudem ist bezüglich den auf Differenzströmen, das heißt „Standby”-Leckströmen basierenden Testverfahren festzustellen, dass die dabei ermittelten Differenzströme zwar auch auf „Power-up”-Leckströme hindeuten, welche die Spannungsgeneratoren betasten; jedoch erlauben die mittels der Differenzströme bestimmbaren „Standby”-Leckströme nach Abschluss des Einschaltvorgangs lediglich eine mehr oder weniger gute Extrapolation der entsprechenden tatsächlich auftretenden „Power-up”-Leckströme während der Einschaltvorgangs.moreover is re on differential currents, that is, to detect "standby" leakage currents based testing procedures, that the differential currents determined thereby also indicate "power-up" leakage currents, which feel the voltage generators; however, the means allow the differential currents determinable "standby" leakage currents Completion of the switch-on only a more or less good extrapolation of the corresponding actually occurring "power-up" leakage currents during the Power-up.
Die Grenzwerte der „Standby”-Leckströme, ab welchen ein Halbleiter-Bauelement nicht mehr das gewünschte, vorbestimmte Einschaltverhalten zeigt, werden in der Regel auf der Basis von statistischen Daten ermittelt und erlauben daher nicht die Identifizierung einzelner funktionsuntüchtiger integrierter Schaltungen mit „Standby”-Leckströmen unterhalb des statistischen Grenzwerts.The Limit values of the "standby" leakage currents, from which a semiconductor device no longer shows the desired, predetermined switch-on behavior, are usually determined on the basis of statistical data and therefore do not allow the identification of individual malfunctioning integrated circuits with "standby" leakage currents below the statistical limit.
Es ist Aufgabe der Erfindung, ein neuartiges Verfahren zum Testen einer integrierten Schaltung, eine neuartige Vorrichtung zum Testen einer integrierten Schaltung, und eine entsprechende neuartige integrierte Schaltung zur Verfügung zu stellen.It Object of the invention, a novel method for testing a integrated circuit, a novel device for testing a integrated circuit, and a corresponding novel integrated Circuit available to deliver.
Sie erreicht dieses und weitere Ziele durch die Gegenstände der Ansprüche 1, 17 und 18.she achieves this and other goals through the objects of claims 1, 17 and 18.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.advantageous Further developments of the invention are specified in the subclaims.
Im folgenden werden Aspekte von Ausführungsbeispielen der Erfindung anhand der beigefügten Zeichnungen näher erläutert. In den Zeichnungen zeigt:in the Following are aspects of embodiments of the invention with the attached Drawings closer explained. In the drawings shows:
In einer Ausführungsform des Verfahrens umfasst das Modifizieren des wenigstens einen vorbestimmten bauelementinternen Spannungsgeneratornetzwerks die Schwächung der Leistungsfähigkeit wenigstens eines bauelementinternen Spannungsgenerators.In an embodiment of the method comprises modifying the at least one predetermined one device internal voltage generator network the weakening of the Performance at least a component internal voltage generator.
Als Leistungsfähigkeit eines bauelementinternen Spannungsgenerators wird im Rahmen der Erfindung die Fähigkeit dieses Spannungsgenerators verstanden, nach seiner Aktivierung in einem der Spannungsgeneratornetzwerke die Spannung eines vorbestimmten Knotens der Spannungsgeneratornetzwerke in vorbestimmter Weise, also zum Beispiel besonders schnell und/oder besonders genau, auf einen vorbestimmten Zielwert zu ändern. Insbesondere wird ein bauelementinterner Spannungsgenerator, der bei gleicher vorbestimmter Belastungsimpedanz des vorbestimmten Knotens der Spannungsgeneratornetzwerke den Zielwert der Spannung an diesem Knoten in kürzerer Zeit erreicht, als leistungsfähiger aufgefasst. Damit gelten insbesondere bauelementinterne Spannungsgeneratoren mit niedrigen Quell- oder Innenwiderständen als leistungsfähiger.When capacity a component internal voltage generator is within the scope of the invention the ability This voltage generator understood, after its activation in one of the voltage generator networks, the voltage of a predetermined Node of the voltage generator networks in a predetermined manner, So for example, especially fast and / or very accurate, on to change a predetermined target value. In particular, a component internal voltage generator, the at the same predetermined load impedance of the predetermined Node of the voltage generator networks the target value of the voltage at this node in shorter Time reached, considered more efficient. This applies in particular component-internal voltage generators with low swelling or internal resistances as more efficient.
Bei einem Halbleiter-Bauelement gemäß einer Ausführungsform, welcher auch mit einem oder mehreren geschwächten bauelementinternen Spannungsgeneratoren ein gewünschtes Einschaltverhalten, insbesondere eine vorbestimmte „Power-up”-Sequenz, erzielt, weisen bei der Schwächung der Spannungsgeneratoren modifizierte physikalische Größen der bauelementinternen Spannungsgeneratornetzwerke gegenüber den entsprechenden Größen bei ungeschwächten Spannungsgeneratoren ein Guardband auf.at a semiconductor device according to a embodiment, which also with one or more weakened component-internal voltage generators a desired one Switch-on behavior, in particular a predetermined "power-up" sequence, scored, point in the weakening the voltage generators modified physical quantities of component internal voltage generator networks with respect to corresponding sizes for unattenuated voltage generators a guardband on.
Ein Testverfahren gemäß einer Ausführungsform ermöglicht die unmittelbare Überprüfung, ob und/oder in welchem Maße ein Halbleiter-Bauelement, insbesondere ein Speicherbauelement oder Speicherchip ein Guardband für die „Power-up”-Sequenz aufweist.One Test method according to a embodiment allows the immediate verification of whether and / or to what extent a semiconductor device, in particular a memory device or memory chip a guardband for the "power-up" sequence having.
Gemäß einer Ausführungsform kann das Guardband durch indirekte Schwächung des wenigstens einen vorbestimmten bauelementinternen Spannungsgenerators, nämlich durch eine zusätzliche Belastung dieses Spannungsgenerators oder der entsprechenden Spannungsgeneratoren überprüft werden.According to one embodiment can the guardband by indirect weakening of at least one predetermined component internal voltage generator, namely by an additional Load of this voltage generator or the corresponding voltage generators are checked.
Entsprechend einer weiteren Ausführungsform kann das Guardband durch direkte Schwächung des wenigstens einen vorbestimmten bauelementinternen Spannungsgenerators, nämlich durch eine Erhöhung des Innenwiderstands dieses Spannungsgenerators oder der entsprechenden Spannungsgeneratoren überprüft werden.Corresponding a further embodiment can the guardband by direct weakening of the at least one predetermined component internal voltage generator, namely by a increase the internal resistance of this voltage generator or the corresponding Voltage generators are checked.
Gemäß einer Ausführungsform umfasst das Verfahren wenigstens ein testweises Einschalten, wobei die wenigstens eine physikalische Größe des wenigstens eines bauelementinternen Spannungsgeneratornetzwerks derart modifiziert wird, dass sie einen Wert innerhalb eines vorbestimmten Guardbands aufweist.According to one embodiment the method comprises at least one test turn-on, wherein the at least one physical quantity of the at least one component inside Voltage generator network is modified so that they have a Has value within a predetermined Guardbands.
Entsprechend einer weiteren Ausführungsform kann wenigstens eine der testweisen Einschaltbedingungen, das heißt der Werte innerhalb des Guardbands der wenigstens einen modifizierten physikalische Größe des wenigstens einen bauelementinternen Spannungsgeneratornetzwerks im Halbleiter-Bauelement nicht flüchtig, das heißt ohne Spannungsversorgung der integrierten Schaltung gespeichert werden.Corresponding a further embodiment may be at least one of the test-on conditions, that is the values within the guard band of the at least one modified physical Size of at least a device-internal voltage generator network in the semiconductor device nonvolatile, this means stored without power to the integrated circuit become.
Gemäß einer Ausführungsform kann im Gegensatz zu einem auf „Standby”-Leckströmen basierenden Testverfahren die Streuung der Leistungsfähigkeit der Spannungsgeneratoren durch entsprechende Mess- und Auswerteeinrichtungen beispielsweise mittels eines Testers erfasst und berücksichtigt werden.According to one embodiment may be in contrast to a "standby" leakage based test procedure the dispersion of efficiency the voltage generators by appropriate measurement and evaluation be detected and taken into account, for example by means of a tester.
In einer weiteren Ausführung kann wenigstens ein Spannungsgenerator in einfacher Weise durch Einbringen einer zusätzlichen Lastimpedanz in das Spannungsgeneratornetzwerk geschwächt werden. Dies kann beispielsweise während eines „on-wafer” Tests in einfacher Weise durch Kontaktierung eines Pads eines vorbestimmten Spannungsgeneratorknotens erfolgen. Das Halbleiter-Bauelement kann vorbestimmte, unterschiedliche „Power-up”-Vorgänge durchlaufen, während an vorbestimmten Pads der integrierten Schaltung vorbestimmte Belastungsimpedanzen, in der Regel ohmsche Widerstände zugeschaltet werden. Diese Ausführungsform erlaubt den Test des Einschaltverhaltens einer integrierten Schaltung in einem frühen Produktionsstadium im Rahmen eines on-wafer Tests oder Messungen an einzelnen ungehäusten integrierten Schaltungen.In a further embodiment, at least one voltage generator can be weakened in a simple manner by introducing an additional load impedance into the voltage generator network. This can be done, for example, during an "on-wafer" test in a simple manner by contacting a pad of a predetermined voltage generator node. The semiconductor device may have predetermined, different "Po's go through-up "operations, while at predetermined pads of the integrated circuit predetermined load impedances, usually ohmic resistors are switched on. This embodiment allows the testing of the turn-on behavior of an integrated circuit in an early production stage as part of an on-wafer test or measurements on individual unhoused integrated circuits.
Gemäß einem weiteren Ausführungsbeispiel kann die „Power-up”-Testfähigkeit bezogen auf das „on-wafer” oder „bare-die” Stadium einer integrierten Schaltung bis zu einem Produktionsschritt ausgedehnt werden, bei welchem die integrierte Schaltung zum Beispiel auf einem Test-Modul angeordnet ist und in der integrierten Schaltung angeordnete Testbelastungsimpedanzen nach erfolgreichem Test der integrierten Schaltung im „e-fuse”-Verfahren vom entsprechenden Spannungsgeneratornetzwerk getrennt werden. Bei einem „e-fuse”-Verfahren werden Hilfe eines elektrischen Überspannungspulses elektrische Kontakte entweder geöffnet („e-fuse”) oder (beispielsweise durch Zerstören einer dünnen isolierenden Schicht) geschlossen („anti e-fuse”). Zur Trennung der Testbelastungsimpedanzen kommen auch andere „fuse”-Verfahren in Betracht wie z. B. „Laser-Fuse”. In solchen Ausführungsbeispielen ist eine Schwächung vorbestimmter Spannungsgeneratoren der integrierten Schaltung durch zusätzliche Widerstände damit in der Regel voreingestellt, typischerweise in Form erhöhter Innenwiderstände der entsprechenden Spannungsgeneratoren.According to one another embodiment the "power-up" test capability based on the "on-wafer" or "bare-the" stage an integrated circuit extended to a production step be in which the integrated circuit, for example, on a Test module is arranged and arranged in the integrated circuit Test load impedances after successful test of integrated Circuit in the "e-fuse" method be separated from the corresponding voltage generator network. at an "e-fuse" method become the help of an electrical overvoltage pulse electrical contacts either open ("E-fuse") or (for example by destroying a thin one insulating layer) closed ("anti-e-fuse"). For separation The test load impedances can also be considered as other "fuse" methods z. B. "laser fuse". In such embodiments is a weakening predetermined voltage generators of the integrated circuit by additional resistances with it usually preset, typically in the form of increased internal resistance of the corresponding Voltage generators.
Dementsprechend wird in derartigen Ausführungsformen während der „Power-up”-Vorgänge des Testverfahrens wenigstens einer der entsprechend vorbelasteten Spannungsgeneratoren mit Guardband getestet. Integrierte Schaltungen, deren Spannungsgeneratoren sich während der unterschiedlichen „Power-up”-Vorgänge im Rahmen des entsprechenden Testverfahrens als zu leistungsschwach erweisen, können durch ihren Ausfall identifiziert werden.Accordingly is in such embodiments while the "power-up" procedures of the test procedure at least one of the corresponding biased voltage generators tested with Guardband. Integrated circuits, their voltage generators while the different "power-up" events in the frame the corresponding test procedure prove to be under-performing, can be identified by their failure.
In einem weiteren Schritt einer derartigen Ausführungsform des Testverfahrens kann die voreingestellte Schwächung der Spannungsgeneratoren bei integrierten Schaltungen mit als ausreichend leistungsstark getesteten Spannungsgeneratoren durch Abtrennung von dem entsprechenden Spannungsgeneratornetzwerk mittels wenigstens einer „e-fuse”-Modifikation beseitigt werden. Bevorzugt erfolgt dieser Schritt im Rahmen der letzten Produktionsschritte vor der Auslieferung der entsprechenden integrierten Schaltungen, wodurch die Funktionalität der Spannungsgeneratoren im Auslieferungszustand der entsprechenden integrierten Schaltung durch die testweisen Belastungsimpedanzen im Wesentlichen unbeeinträchtigt bleibt.In a further step of such an embodiment of the test method can be the default weakening the voltage generators in integrated circuits with as sufficiently powerful tested voltage generators by separation from the corresponding Voltage generator network eliminated by means of at least one "e-fuse" modification become. This step preferably takes place during the last production steps before delivery of the corresponding integrated circuits, whereby the functionality of the Voltage generators in the delivery state of the corresponding integrated circuit through the test load impedances essentially undisturbed remains.
Entsprechend einer weiteren Ausführungsform ist bei einem Halbleiter-Bauelement, insbesondere bei einem DRAM ein Testmodus über ein nichtflüchtiges Speicherelement, welches auch ohne Versorgungsspannung den Speicherzustand beibehält (zum Beispiel eine „dual gate” oder „flash”-Speicherelement) aktivier- beziehungsweise deaktivierbar.Corresponding a further embodiment is in a semiconductor device, in particular in a DRAM a test mode over a non-volatile one Memory element which, even without supply voltage, the memory state maintains (to Example a "dual gate "or" flash "storage element) can be activated or deactivated.
Damit kann mit Hilfe des Testmodus eine Schwächung vorbestimmter Spannungsgeneratoren eingestellt werden, bevor die integrierte Schaltung die kritischen „Power-up” Testsequenzen durchläuft. Insbesondere wenn die integrierte Schaltung bei und nach dem Durchlaufen der kritischen „Power-up”-Sequenzen mit den über den Testmodus eingestellten Guardbands für die Spannungsgeneratoren ein vorbestimmtes Schaltverhalten aufweist, kann der Testmodus mittels des nichtflüchtigen Speicherelements wieder deaktiviert werden.In order to can set a weakening of predetermined voltage generators using the test mode before the integrated circuit the critical "power-up" test sequences passes. Especially if the integrated circuit during and after going through the critical "power-up" sequences with the over the test mode guard band set for the voltage generators has a predetermined switching behavior, the test mode by means of of the non-volatile Memory element are disabled again.
Somit erlauben derartigen Ausführungsformen dem Anwender des entsprechenden Testverfahrens, vorbestimmte Tests mit Schwächung vorbestimmter Spannungsgeneratoren und andere vorbestimmte Tests mit voller Leistungsfähigkeit der Spannungsgeneratoren durchzuführen. Dies gilt auch für Test zu Untersuchung des „Power-up” der integrierten Schaltung in einer Applikation oder in einem Testsystem, bei denen durch das Programmieren des Testmodus eine Schwächung vorbestimmter Spannungsgeneratoren eingestellt werden kann.Consequently allow such embodiments the user of the corresponding test procedure, predetermined tests with weakening predetermined voltage generators and other predetermined tests with full efficiency to perform the voltage generators. This also applies to test too Investigation of the "power-up" of the integrated Circuit in an application or in a test system in which by programming the test mode, a weakening of predetermined voltage generators can be adjusted.
In einer weiteren Ausführungsform können mehrere individuell vorbestimmte Spannungsgeneratoren unterschiedlicher Spannungsgeneratornetzwerke geschwächt werden. „Power-up”-Probleme, die dadurch entstehen, dass ein bestimmter Spannungsgenerator besonders leistungsfähig ist und einen leistungsschwächeren Spannungsgenerator dadurch belastet, zum Beispiel ein Spannungsgenerator der Spannung VPP gegenüber einem der Spannung VNWLL, können lediglich auf diese Weise getestet werden.In a further embodiment can several individually predetermined voltage generators of different Voltage generator networks are weakened. "Power-up" problems caused by it arise that a particular voltage generator is particularly powerful and a weaker one Voltage generator thereby loaded, for example, a voltage generator the voltage VPP opposite one of the voltage VNWLL, can just be tested in this way.
Die Schwächung eines Spannungsgenerators kann auf unterschiedliche Weisen erzielt werden. Zum Beispiel kann der Innenwiderstand eines Spannungsgenerators – insbesondere eines mit wenigstens einer Spannungspumpe implementierten Spannungsgenerators – erhöht werden.The weakening A voltage generator can be achieved in different ways become. For example, the internal resistance of a voltage generator - in particular a voltage generator implemented with at least one voltage pump - be increased.
Typischerweise sind mehrere Spannungspumpen für die Generierung einer Spannung in einem Spannungsgeneratornetzwerk zuständig. So können zum Beispiel vier Spannungspumpen für die Spannung VNWLL vorgesehen sein. Daher kann in einer weiteren Ausführungsform im Rahmen des „Power-up”-Guardband-Testmodus ein Teil der Spannungsgeneratoren für ein Spannungsgeneratornetzwerk abgeschaltet werden. Die Schwächung eines Spannungsgenerators durch Abschaltung einer vorbestimmten Anzahl von Spannungspumpen dieses Spannungsgenerators kommt insbesondere für Anwendungen in Frage, bei denen keine besondere Anforderungen an die Granularität der Schwächung bestehen, das heißt im Beispiel mit vier Generatoren, ist eine minimal mögliche Schwächung von 25% ausreichend ist.Typically, multiple voltage pumps are responsible for generating a voltage in a voltage generator network. For example, four voltage pumps may be provided for the voltage VNWLL. Therefore, in another embodiment, as part of the "power-up" guardband test mode, a portion of the voltage generators for a voltage generator network may be turned off. The weakening of a Voltage generator by switching off a predetermined number of voltage pumps this voltage generator is particularly suitable for applications in which there are no special requirements for the granularity of the weakening, that is, in the example with four generators, a minimum possible attenuation of 25% is sufficient.
Ferner
hat die Schalt- oder Oszillatorfrequenz der Spannungspumpen eines
Spannungsgenerators unmittelbaren Einfluss auf die Leistungsfähigkeit
beziehungsweise den Innenwiderstand des Spannungsgenerators. Dies
ist schematisch in
Darin
zeigt das linke Diagramm schematisch den Spannungsverlauf an dem
Knoten eines Spannungsgeneratornetzwerks bei niedriger Schaltfrequenz.
Dabei wird dem betrachteten Knoten des Spannungsgeneratornetzwerks
durch die Pufferkapazität
Cpuffer seltener Ladung zugeführt und
die durchschnittliche Anstiegsrate der Spannung am betrachteten
Knoten ist kleiner ist als in dem im rechten Diagramm der
Gemäß einer weiteren Ausführungsform kann daher in einem weiteren Testmodus ein simpler Frequenzteiler (im einfachsten Fall ein Latch-basierter Frequenzteiler) die Schaltfrequenz der Spannungspumpe halbieren und so den Innenwiderstand erhöhen beziehungsweise die Leistungsfähigkeit des Spannungsgenerators verringern. Da eine Halbierung der Schaltfrequenz nicht eine Halbierung der Leistungsfähigkeit des Spannungsgenerators zur Folge hat, erlauben derartige Ausführungsformen eine größere Granularität der möglichen Schwächung des entsprechenden Spannungsgenerators und damit genauere Tests.According to one another embodiment therefore in a further test mode a simple frequency divider (in the simplest case is a latch-based frequency divider) the switching frequency halve the voltage pump and so increase the internal resistance or the efficiency of the voltage generator. Because halving the switching frequency not a halving of the performance of the voltage generator As a result, such embodiments allow greater granularity of the possible weakening the corresponding voltage generator and thus more accurate tests.
Entsprechend einer weiteren Ausführungsform kann ein Guardband beim „Power-up” einer integrierten Schaltung, insbesondere eines DRAMs im Rahmen eines „on-wafer” Tests bestimmt werden.Corresponding a further embodiment a guardband can "power up" a integrated circuit, in particular a DRAM in the context of an "on-wafer" test be determined.
Derartige Ausführungsformen kommen insbesondere für Anwendungen in Frage, bei denen marginale integrierte Schaltungen, das heißt zum Beispiel im Rahmen der Spezifikation nur zeitweise funktionstüchtige integrierte Schaltungen, frühzeitig zu erkennen sind. Fallen derartige marginale integrierte Schaltungen erst später im Bauelement- oder Modultest aus, verursacht dies durch die Gehäuse und die abschließenden Prozessierungsschritte für die integrierte Schaltung zusätzliche Kosten. Gegebenenfalls können derartige marginale integrierte Schaltungen auch in den letzten Tests nicht erkannt werden und fallen erst beim Kunden in der Applikation aus. Oftmals sind diesbezüglich keine Statistiken aus dem Hochvolumen verfügbar, um frühzeitig Gegenmaßnahmen ergreifen zu können.such embodiments come especially for Applications in which marginal integrated circuits, this means for example, within the scope of the specification only temporarily integrated Circuits, early too recognize. Falling such marginal integrated circuits later in the device or module test caused by the housings and the final processing steps for the integrated circuit additional Costs. If necessary, you can Such marginal integrated circuits in the last Tests are not recognized and fall only at the customer in the application out. Often there are no statistics from the high volume available to early countermeasures to be able to take.
Ausführungsformen, mittels derer wenigstens ein Guardband für den „Power-up” einer integrierten Schaltung auf Waferebene, das heißt im Rahmen eines „on-wafer” Tests bestimmbar ist, erlauben damit das frühzeitige Aussortieren marginaler integrierter Schaltungen und dementsprechend Kostenersparnisse, höhere Qualität, da gezielt ein Guardband eingestellt werden kann.Embodiments, by means of which at least one guard band for the "power-up" of an integrated circuit at the wafer level, that is as part of an "on-wafer" test is determinable, thus allowing the early removal of marginal integrated Circuits and, accordingly, cost savings, higher quality, as targeted a guardband can be adjusted.
Ferner erlauben Ausführungsformen des Verfahrens zum Testen von integrierten Schaltungen auf Waferebene die Generierung von Statistiken und damit ein frühzeitiges Reagieren auf Probleme in den Schaltungen oder bei der Prozessierung der integrierten Schaltungen. So ermögliche derartige Ausführungsformen zum Beispiel, bestimmte Prozessparameter mit bestimmten „Power-up”-Schwächen zu korrelieren.Further allow embodiments of the method for testing integrated circuits at the wafer level the generation of statistics and thus an early reaction to problems in the circuits or in the processing of the integrated circuits. So allow such embodiments for example, to correlate certain process parameters with certain "power-up" weaknesses.
Ausführungsformen des Testverfahren auf Waferebene benötigen keine nennenswerte weitere Halbleiter-/Chipfläche und verhindern zudem eine unmittelbare Anwendung oder ein Reengineering der Testverfahren durch Mitbewerber.embodiments of the wafer level test process do not require any significant additional semiconductor / chip area and also prevent immediate application or reengineering the test procedure by competitors.
In einer weiteren Ausführungsform werden einzelne bauelementinternen Spannungsgeneratoren, welche für den „Power-up” benötigt werden, durch einen bauelementexternen Tester gesteuert individuell belastet.In a further embodiment become individual component voltage generators which needed for the "power-up" through a component-external tester controlled individually loaded.
Gemäß einer weiteren Ausführungsform ist die Mehrzahl oder sind alle Spannungen der bauelementinternen Spannungsgeneratoren, welche bei einem „Power-up” benötigt werden, per Nadelkarte (engl. „Probecard”) über Testpads verfügbar. Diese Testpads können mit Treiberkanälen eines bauelementexternen Testers verbunden werden, über welche dann wahlweise ein Treiber oder eine programmierbare Messeinrichtung (engl. Programmable Measurement Unit, kurz „PMU”) angeschlossen werden kann. Über die letztgenannten Einrichtungen können die Spannungen eingespeist oder gemessen werden, wobei insbesondere die Einspeiseoption zum Einsatz kommt.According to one another embodiment is the majority or all voltages of the components internal Voltage generators, which are needed for a "power-up", via probe card via test pads available. These test pads can with driver channels of a component external tester via which then optionally a driver or a programmable measuring device (English Programmable Measurement Unit, short "PMU") can be connected. About the latter facilities the voltages are fed or measured, in particular the feed-in option is used.
Entsprechend einer Ausführungsform werden vorbestimmte der bauelementinternen Spannungsgeneratoren über eine mittels des Testers programmierbare Belastungsimpedanz belastet, um zu überprüfen, ob die integrierte Schaltung auch mit dieser Belastungsimpedanz noch ein vorbestimmtes Einschaltverhalten aufweist, insbesondere einen „Power-up” durchführt. Über die „PMU” werden die sich jeweils einstellenden Spannungen, insbesondere die Spannungen der bauelementinternen Spannungsgeneratoren gemessen und können an eine Auswerteeinrichtung zum Erstellen wenigstens einer Statistik übermittelt werden.According to one embodiment, predetermined ones of the in-building voltage generators are loaded via a loadable impedance programmable by the tester to check whether the integrated circuit still has a predetermined switch-on behavior with this load impedance, in particular performs a "power-up". About the "PMU" are each adjusting voltages, in particular the voltages of the component-internal voltage generators measured and can be transmitted to an evaluation device for creating at least one statistic.
Gemäß einer Ausführungsform kann per programmierbarer Lastbeschaltung die gewünschte Last, die einem vorbestimmten Guardband entspricht, eingestellt werden.According to one embodiment can by programmable load circuit the desired load, which corresponds to a predetermined guard band.
Die Lastbeschaltung mit Belastungsimpedanzen kann in verschiedener Form ausgeführt werden, zum Beispiel in einfacher Form durch einen Belastungswiderstand.The Load circuit with load impedances can take various forms accomplished be, for example, in a simple form by a load resistance.
Gemäß einer weiteren Ausführungsform können Widerstände verschiedener Größe über eine Schaltmatrix in vorbestimmter Weise parallel geschaltet werden und so verschiedene Widerstandswerte für den Belastungswiderstand für vorbestimmte Spannungsgeneratoren erzeugt werden. Alternativ können Belastungsbipolartransistoren oder Belastungsfeldeffekttransistoren sowie regelbare Belastungskonstantstromquellen als regelbare Belastungsimpedanzen eingesetzt werden.According to one Another embodiment may include resistors of various types Size over a switching matrix be connected in parallel in a predetermined manner and so different Resistance values for the load resistance for predetermined voltage generators are generated. Alternatively, load bipolar transistors or load field effect transistors and controllable load constant current sources be used as adjustable load impedances.
Entsprechend einer weiteren Ausführungsform kann die Ansteuerung der Belastungsimpedanzen in verschiedener Weise erfolgen, insbesondere über eine feste Ansteuerung, durch Einstellung auf der Probecard, zum Beispiel durch Dip-Schalter für Widerstände, Potentiometer für Belastungsbipolartransistoren, Belastungsfeldeffekttransistoren oder regelbare Belastungskonstantstromquellen.Corresponding a further embodiment the control of the load impedances can take place in different ways, especially about a fixed drive, by setting on the probe card, to Example by dip switch for resistors, potentiometers for load bipolar transistors, Load field effect transistors or controllable load constant current sources.
Insbesondere
kann die Ansteuerung über
einen Tester erfolgen. Hierfür
können
beispielsweise die Control Word Kanäle eines Testers verwenden werden.
Eine derartige Ausführungsform
ist vereinfacht für
einen bauelementinternen Spannungsgenerator schematisch in
Bei
der integrierten Schaltung
In the integrated circuit
Dabei
kann der Knoten
Die
Programmierung der programmierbaren Belastungsimpedanz
Die
Ansteuerung der programmierbaren Belastungsimpedanzen
Dabei
kann ein Treiberkanal des bauelementexternen Testers
Durch
das Ausführungsbeispiel
eines Testsystems gemäß
Über die
programmierbare Messeinrichtung
- 100100
- Halbleiter-BauelementSemiconductor device
- 110110
- TestpadTest area
- 120120
- Knoten eines bauelementinternen Spannungsgeneratornetzwerksnode an in-building voltage generator network
- 130130
- Bauelelementinternes SpannungsgeneratornetzwerkBauelelementinternes Voltage generator network
- 200200
- Kontaktnadel (engl. „Probe”)Contact Adel (English "sample")
- 300300
- Nadelkarte (engl. „Probecard”)probe card (English "Probecard")
- 310310
- programmierbare Belastungsimpedanzprogrammable load impedance
- 312312
- Belastungswiderständeload resistors
- 314314
- Belastungstransistor (hier Belastungsbipolartransistor)load transistor (here load bipolar transistor)
- 316316
- regelbare Belastungskonstantstromquelleadjustable Load constant current source
- 320320
- Impedanz-MatrixImpedance matrix
- 330330
- Logikeinrichtunglogic device
- 400400
- Testertester
- 410410
- Treiberdriver
- 420420
- programmierbare Messeinheit (engl. Programmable Measurement Unit, kurz „PMU”)programmable Measuring unit (Programmable Measurement Unit, short "PMU")
- 430430
- Control Word LogikeinrichtungControl Word logic device
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200710031492 DE102007031492B4 (en) | 2007-07-06 | 2007-07-06 | Method for testing an integrated circuit, device for testing an integrated circuit, and integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200710031492 DE102007031492B4 (en) | 2007-07-06 | 2007-07-06 | Method for testing an integrated circuit, device for testing an integrated circuit, and integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007031492A1 DE102007031492A1 (en) | 2009-01-08 |
DE102007031492B4 true DE102007031492B4 (en) | 2010-04-08 |
Family
ID=40092491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200710031492 Expired - Fee Related DE102007031492B4 (en) | 2007-07-06 | 2007-07-06 | Method for testing an integrated circuit, device for testing an integrated circuit, and integrated circuit |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102007031492B4 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0594162B1 (en) * | 1992-10-22 | 1998-07-01 | United Memories, Inc. | Wide range power supply for integrated circuits |
US20060126403A1 (en) * | 2004-12-14 | 2006-06-15 | Byun Gyung-Su | Semiconductor driver circuit with signal swing balance and enhanced testing |
-
2007
- 2007-07-06 DE DE200710031492 patent/DE102007031492B4/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0594162B1 (en) * | 1992-10-22 | 1998-07-01 | United Memories, Inc. | Wide range power supply for integrated circuits |
US20060126403A1 (en) * | 2004-12-14 | 2006-06-15 | Byun Gyung-Su | Semiconductor driver circuit with signal swing balance and enhanced testing |
Also Published As
Publication number | Publication date |
---|---|
DE102007031492A1 (en) | 2009-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4036973C2 (en) | Circuit for generating an erase or programming voltage in a semiconductor memory circuit that is higher than an externally supplied supply voltage | |
DE69835499T2 (en) | Selection circuit for a DRAM matrix and method for testing the data storage capability of a DRAM matrix | |
DE102012104648B4 (en) | Techniques to verify the reliability of a memory | |
DE3903714A1 (en) | SEMICONDUCTOR MEMORY DEVICE WITH A TEST MODE SETTING CIRCUIT | |
DE3637682A1 (en) | TESTABLE, NON-VOLATILE SEMICONDUCTOR MEMORY WITH VARIABLE THRESHOLD | |
DE102006004848A1 (en) | Method and apparatus for varying an active duty cycle of a wordline | |
DE19832960A1 (en) | DRAM semiconductor memory with burn-in function | |
DE102005009360B3 (en) | Integrated semiconductor memory with activatable sense amplifiers | |
DE102008022218B4 (en) | Method and circuit for loading top level interconnects in semiconductor devices | |
DE102006036146A1 (en) | A method of verifying a program operation of a NOR flash memory device and NOR flash memory device | |
DE19757889A1 (en) | Semiconductor memory device, e.g. DRAM, with test mode | |
DE102006007439A1 (en) | Method and apparatus for testing semiconductors using single chips with integrated circuits | |
DE102008016205A1 (en) | Method and circuit for loading high-level interconnects in semiconductor devices | |
DE102005050394A1 (en) | Simulate a floating wordline condition in a memory device and related techniques | |
DE102007031492B4 (en) | Method for testing an integrated circuit, device for testing an integrated circuit, and integrated circuit | |
EP1176604A2 (en) | Method for testing a plurality of word lines in a semiconductor memory device | |
DE102005005301B4 (en) | Integrated semiconductor memory | |
DE102004022326B4 (en) | Method for testing an integrated semiconductor memory | |
DE102004047058B4 (en) | Integrated semiconductor memory with test circuit | |
DE102004053486B4 (en) | Integrated semiconductor memory and method for operating an integrated semiconductor memory | |
DE112017004893T5 (en) | Prevent over-programming of ReRAM memory cells | |
EP1163678B1 (en) | Integrated memory with memory cells which each have a ferroelectric memory transistor | |
DE10211932B4 (en) | Circuit arrangement for reading, evaluating and re-reading a state of charge in a memory cell | |
DE10135814C2 (en) | Semiconductor memory with precharge control | |
DE102004010704B3 (en) | Integrated semiconductor memory and method for operating an integrated semiconductor memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R082 | Change of representative | ||
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |