DE102007029829A1 - Semiconductor component, has electrical contact structure with two metallic layers, where one of metallic layers is provided on other metallic layer such that latter metallic layer is surrounded by former metallic layer - Google Patents

Semiconductor component, has electrical contact structure with two metallic layers, where one of metallic layers is provided on other metallic layer such that latter metallic layer is surrounded by former metallic layer Download PDF

Info

Publication number
DE102007029829A1
DE102007029829A1 DE200710029829 DE102007029829A DE102007029829A1 DE 102007029829 A1 DE102007029829 A1 DE 102007029829A1 DE 200710029829 DE200710029829 DE 200710029829 DE 102007029829 A DE102007029829 A DE 102007029829A DE 102007029829 A1 DE102007029829 A1 DE 102007029829A1
Authority
DE
Germany
Prior art keywords
metal layer
metal
layer
semiconductor body
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200710029829
Other languages
German (de)
Inventor
Jochen Dr. Hilsenbeck
Michael Dr. Treu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE200710029829 priority Critical patent/DE102007029829A1/en
Publication of DE102007029829A1 publication Critical patent/DE102007029829A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off

Abstract

The component (10) has a semiconductor body (11), and an electrical contact structure (13) provided on a surface (14) of the semiconductor body. The contact structure has two metallic layers (15, 16) that are made of two metals. The metallic layer (15) forms an ohmic contact at a boundary surface to the body, where the metallic layer (16) is provided on the metallic layer (15) such that the metallic layer (15) is surrounded by the metallic layer (16). The body is made of a semiconducting material, where one of the metals includes nickel, nickel with aluminum or titanium with aluminum. An independent claim is also included for a method for manufacturing ohmic contacts at a semiconductor body.

Description

Ausführungsbeispiele der Erfindung beziehen sich auf ein Halbleiterbauelement mit einem ohmschen Kontakt und ein Verfahren zum Herstellen eines ohmschen Kontaktes an einem Halbleiterkörper.embodiments The invention relates to a semiconductor device with an ohmic Contact and a method for making an ohmic contact on a semiconductor body.

Elektronische Bauelemente benötigen elektrische Zuleitungen mit geringen Verlusten. Die Widerstände der elektrischen Zuleitungen setzen sich im Einzelnen zusammen aus den Widerständen des:

  • 1. Bonddraht,
  • 2. Übergang Bonddraht-Metallisierung auf dem Chip,
  • 3. Metallisierung auf dem Chip und
  • 4. Metall-Halbleiterkontakt, auch ohmscher Kontakt genannt.
Electronic components require electrical leads with low losses. The resistances of the electrical supply lines are composed in detail of the resistances of:
  • 1. bonding wire,
  • 2. Transition bonding wire metallization on the chip,
  • 3. Metallization on the chip and
  • 4. Metal-semiconductor contact, also called ohmic contact.

Der Kontaktwiderstand des ohmschen Kontaktes wird hauptsächlich beeinflusst durch die Dotierung des Halbleiters, die Sauberkeit der Halbleiteroberfläche, der Kontaktmetallisierung und der Legiertemperatur zur Ausbildung einer intermetallischen Phase zwischen Metallisierung und Halbleitermaterial.Of the Contact resistance of the ohmic contact is mainly influenced by the doping of the semiconductor, the cleanliness of the semiconductor surface, the Contact metallization and the alloying temperature to form a intermetallic phase between metallization and semiconductor material.

Neben einem geringen Kontaktwiderstand sollte der ohmsche Kontakt auch eine geringe Morphologie aufweisen. Dies ist vor allem dann wichtig, wenn die Strukturen und Abstände des elektronischen Bauelements sehr klein sind (μm-Bereich). Deshalb sollte eine Oberflächenwelligkeit bzw. Kantenrauhigkeit der Metallisierung gering sein. Eine größere Welligkeit ist z. B. von Nachteil, wenn bei der Fotolithographie kleiner Strukturen nur sehr dünne Lacke verwendet werden. Eine hohe Kantenrauhigkeit führt zwangsweise zu größeren Abständen der Strukturen.Next a low contact resistance ohmic contact should also have a low morphology. This is especially important when the structures and distances of the electronic component are very small (μm range). That's why one should surface waviness or edge roughness of the metallization be low. A bigger ripple is z. B. disadvantageous if in the photolithography of small structures only very thin paints be used. A high edge roughness inevitably leads to larger distances of the structures.

Vor allem bei „Wide-Band-Gap" Halbleitermaterialien wie z. B. Silizium-Carbid, bei denen hohe Legiertemperaturen für die Ausbildung des ohmschen Kontaktes notwendig sind, ist es schwierig, einen geringen Kontaktwiderstand und eine glatte Morphologie gleichzeitig zu erzielen.In front especially in "wide band gap" semiconductor materials such as As silicon carbide, where high alloying temperatures for training ohmic contact are necessary, it is difficult to a small Achieve contact resistance and a smooth morphology at the same time.

Aufgabe der vorliegenden Erfindung ist es, einen ohmschen Kontakt auf einem Halbleiterbauelement mit niedrigem Kontaktwiderstand und glatter Morphologie und ein Verfahren zum Herstellen eines solchen ohmschen Kontaktes bereitzustellen.task The present invention is an ohmic contact on a Semiconductor device with low contact resistance and smooth morphology and a method of making such an ohmic contact provide.

Gelöst wird diese Aufgabe durch die Merkmale der unabhängigen Ansprüche 1 und 12.Is solved This object is achieved by the features of the independent claims 1 and 12th

In einer Ausführungsform weist ein Halbleiterbauelement einen Halbleiterkörper und eine elektrische Kontaktstruktur auf einer Oberfläche des Halbleiterkörpers auf, wobei die elektrische Kontaktstruktur eine erste Metallschicht aus einem ersten Metall und eine zweite Metallschicht aus einem zweiten Metall auf der ersten Metallschicht umfasst, und wobei die erste Metallschicht an der Grenzfläche zum Halbleiterkörper einen ohmschen Kontakt ausbildet und die zweite Metallschicht derart ist, dass die erste Metallschicht umschlossen ist.In an embodiment For example, a semiconductor device has a semiconductor body and an electrical contact structure on a surface of the semiconductor body on, wherein the electrical contact structure, a first metal layer of a first metal and a second metal layer of one second metal on the first metal layer, and wherein the first metal layer at the interface with the semiconductor body a ohmic contact is formed and the second metal layer is such that the first metal layer is enclosed.

In einer Ausführungsform des Verfahrens zum Herstellen eines ohmschen Kontaktes an einem Halbleiterkörper wird ein Halbleiterkörper bereitgestellt, auf dem Halbleiterkörper eine erste Metallschicht aus einem ersten Metall aufgebracht, auf der ersten Metallschicht eine zweite Metallschicht aus einem zweiten Metall derart aufgebracht, dass die erste Metallschicht umschlossen wird und ein ohmscher Kontakt zwischen der ersten Metallschicht und dem Halbleiterkörper ausgebildet.In an embodiment of the method for producing an ohmic contact on a semiconductor body a semiconductor body provided on the semiconductor body, a first metal layer applied from a first metal, on the first metal layer a second metal layer of a second metal is applied in such a way that the first metal layer is enclosed and an ohmic contact formed between the first metal layer and the semiconductor body.

Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.advantageous Further developments of the invention are specified in the dependent claims.

Ausführungsbeispiele der Erfindung werden nachfolgend, Bezug nehmend auf die beiliegenden Figuren, näher erläutert. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann auch in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.embodiments of the invention are described below with reference to the attached figures, explained in more detail. The However, the invention is not limited to the specific embodiments described limited, but may also be suitably modified and modified become. It is within the scope of the invention, individual features and feature combinations an embodiment with features and feature combinations of another embodiment suitable to combine to further embodiments of the invention reach.

Es zeigen:It demonstrate:

1: Schematische Querschnittsansicht eines Halbleiterbauelements mit einer elektrischen Kontaktstruktur mit zwei Metallschichten. 1 FIG. 2: Schematic cross-sectional view of a semiconductor component with an electrical contact structure with two metal layers. FIG.

2: Schematische Querschnittsansichten A bis D zur Darstellung des Verfahrens zum Herstellen eines ohmschen Kontaktes auf einem Halbleiterkörper mit zwei Metallschichten. 2 : Schematic cross-sectional views A to D illustrating the method for producing an ohmic contact on a semiconductor body with two metal layers.

3: Schematische Querschnittsansicht eines Halbleiterbauelements mit einer elektrischen Kontaktstruktur mit drei Metallschichten. 3 FIG. 2: Schematic cross-sectional view of a semiconductor device having an electrical contact structure with three metal layers. FIG.

Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird.Before in the following the embodiments of the present invention will be explained with reference to the figures, it is noted that same elements in the figures with the same or similar Reference signs are provided and that a repeated description of these elements is omitted.

In 1 ist ein Halbleiterbauelement 10 mit einem ohmschen Kontakt dargestellt. Das Halbleiterbauelement 10 weist einen Halbleiterkörper 11 auf. Der Halbleiterkörper 11 kann aus jedem Halbleitermaterial gebildet sein. Insbesondere werden Halbleitermaterialien mit hohem Bandabstand (wide-band-gap), d. h. einem Abstand der Energieniveaus zwischen Leitungsband und Valenzband, der höher als bei herkömmlichem Silizium ist, verwendet. Dieser Bandabstand beträgt bei Silizium normalerweise 1,1 eV. Wichtige Halbleitermaterialien mit hohem Bandabstand sind z. B. Silizium-Carbid und Gallium-Arsenid.In 1 is a semiconductor device 10 presented with an ohmic contact. The semiconductor module 10 has a semiconductor body 11 on. The semiconductor body 11 can be formed from any semiconductor material. In particular, wide-band-gap semiconductor materials, ie, a spacing of conduction band-valence band energy levels higher than conventional silicon, are used. This band gap is normally 1.1 eV for silicon. Important semiconductor materials with high band gap are z. As silicon carbide and gallium arsenide.

In dem Halbleiterkörper 11 sind Halbleiterbauelementstrukturen 12 ausgebildet. Diese Halbleiterbauelementstrukturen 12 sind beispielsweise Dotierstoffgebiete, gefüllte Grabenstrukturen oder andere spezifische Strukturen, die für Einzelhalbleiterbauteile oder integrierte Schaltungen in Frage kommen. Insbesondere sind Strukturen für z. B. Transistoren, Dioden und Sensoren vorgesehen.In the semiconductor body 11 are semiconductor device structures 12 educated. These semiconductor device structures 12 For example, dopant regions, filled trench structures, or other specific structures that may be used for single-semiconductor devices or integrated circuits. In particular, structures for z. B. Transistors, diodes and sensors are provided.

Auf einer Oberfläche 14 des Halbleiterkörpers 11 befindet sich eine elektrische Kontaktstruktur 13. Die elektrische Kontaktstruktur 13 umfasst eine erste Metallschicht 15 und eine zweite Metallschicht 16, die die erste Metallschicht 15 derart bedeckt, dass die erste Metallschicht umschlossen ist. Dabei bedeckt die zweite Metallschicht 16 die Oberfläche und die seitlichen Flanken der ersten Metallschicht 15, was zusammen mit dem Halbleiterkörper zu einer vollständigen Einkapselung der ersten Metallschicht 15 führt.On a surface 14 of the semiconductor body 11 there is an electrical contact structure 13 , The electrical contact structure 13 includes a first metal layer 15 and a second metal layer 16 containing the first metal layer 15 covered so that the first metal layer is enclosed. This covers the second metal layer 16 the surface and side flanks of the first metal layer 15 , which together with the semiconductor body to a complete encapsulation of the first metal layer 15 leads.

Die erste Metallschicht 15 besteht aus einem ersten Metall, dass eine intermetallische Phase mit dem Halbleiterkörper 11 bei einer bestimmten Legiertemperatur T1 ausbildet. Beispielsweise kommen hierfür Metalle die Nickel, Nickel mit Aluminium oder Titan mit Aluminium aufweisen in Frage.The first metal layer 15 consists of a first metal that has an intermetallic phase with the semiconductor body 11 at a certain alloying temperature T1 forms. For example, metals which have nickel, nickel with aluminum or titanium with aluminum are suitable.

Die intermetallische Phase ist wichtig für die Ausbildung eines guten ohmschen Kontaktes. Die erste Metallschicht 15 bildet dabei diesen ohmschen Kontakt zusammen mit dem Halbleiterkörper 11 an der Grenzfläche zwischen der ersten Metallschicht 15 und dem Halbleiterkörper 11 unter Einwirkung von hohen Temperaturen aus. Eine geeignete Dicke d1 für die erste Metallschicht 15 weist dabei ungefähr 50–100 nm auf.The intermetallic phase is important for the formation of a good ohmic contact. The first metal layer 15 forms this ohmic contact together with the semiconductor body 11 at the interface between the first metal layer 15 and the semiconductor body 11 under the influence of high temperatures. A suitable thickness d1 for the first metal layer 15 has approximately 50-100 nm.

Typische Werte für die Legiertemperatur T1 zur Ausbildung des ohmschen Kontakt am Beispiel von Titan und Aluminium auf einem Silizium-Carbid-Halbleiterkörper sind T1 ≈ 900°C bis 1000°C. Zur Ausbildung eines guten ohmschen Kontaktes wird diese Temperatur T1 für ca. 30 sec bis 2 min gehalten.typical Values for the alloying temperature T1 for forming the ohmic contact using the example of Titanium and aluminum are on a silicon carbide semiconductor body T1 ≈ 900 ° C to 1000 ° C. For training a good ohmic contact, this temperature T1 for about 30 Sec held until 2 min.

Um den Einfluss dieser Legiertemperatur T1 auf die Morphologie der Kontaktstruktur 13 so gering wie möglich zu halten wird die zweite Metallschicht 16 aus einem zweiten Metall derart über die erste Metallschicht 15 angebracht, dass die erste Metallschicht 15 umschlossen, insbesondere vollständig eingekapselt ist. Das zweite Metall ist so ausgewählt, dass es keine intermetallische Phase mit dem ersten Metall bei der Legiertemperatur T1 ausbildet. Ausserdem wird das zweite Metall derart gewählt, dass die morphologische Struktur der zweiten Metallschicht bei der Legiertemperatur T1 nicht verändert wird. Das zweite Metall weist eine Schmelztemperatur T2 auf, die höher als die Legiertemperatur T1 ist. Die zweite Metallschicht 16 weist eine höhere Dicke d2 auf als die erste Metallschicht 15, um eine ausreichende Kantenbedeckung der ersten Metallschicht 15 zu gewährleisten. Beispielhaft ist d2 ≈ 1,5 × d1.To study the influence of this alloying temperature T1 on the morphology of the contact structure 13 The second metal layer is kept as low as possible 16 from a second metal over the first metal layer 15 attached that first metal layer 15 enclosed, in particular completely encapsulated. The second metal is selected so that it does not form an intermetallic phase with the first metal at the alloying temperature T1. In addition, the second metal is selected such that the morphological structure of the second metal layer is not changed at the alloying temperature T1. The second metal has a melting temperature T2 which is higher than the alloying temperature T1. The second metal layer 16 has a higher thickness d2 than the first metal layer 15 to provide sufficient edge coverage of the first metal layer 15 to ensure. By way of example, d2 is ≈ 1.5 × d1.

Als zweites Metall kann beispielweise ein Wolframsilicidnitrit zum Einsatz kommen. Dieses Metall weist eine hohe thermische Stabilität auf und übersteht somit nachfolgende Temperschritte ohne signifikante Veränderung.When second metal can be used, for example, a tungsten silicide nitrite come. This metal has a high thermal stability and survives thus subsequent tempering steps without significant change.

Dadurch, dass die zweite Metallschicht 16 die erste Metallschicht 15 umschließt, wird bei der Ausbildung des ohmschen Kontaktes, bei der in der Regel das erste Metall bei der Legiertemperatur T1 geschmolzen wird, ein Zerfließen der ersten Metallschicht 15 verhindert und somit eine glatte Oberflächenmorphologie und ein niedriger Kontaktwiderstand erreicht.Thereby, that the second metal layer 16 the first metal layer 15 encloses, in the formation of the ohmic contact, in which usually the first metal is melted at the alloying temperature T1, a deliquescence of the first metal layer 15 prevents and thus achieves a smooth surface morphology and a low contact resistance.

In einer Alternativen Ausführungsform, wie in 3 dargestellt, kann auf die zweite Metallschicht 16 noch mindestens eine weitere Metallschicht 17 aufgebracht werden, wobei die weitere Metallschicht 17 im Vergleich zur zweiten Metallschicht 16 chemisch inert gegenüber nachfolgenden Ätzprozessen ist. In diesem Fall genügt für die Gesamtdicke der zweiten Metallschicht 16 plus der mindestens einen weiteren Metallschicht 17 die Bedingung, dass die Gesamtdicke größer als die Dicke d1 der ersten Metallschicht 15 ist, um eine ausreichende Kantenbedeckung der ersten Metallschicht 15 zu gewährleisten. Typische Werte für die Gesamtdicke aus zweiter und weiteren Metallschichten liegen also bei ca. 50 bis 60 nm, wenn die erste Metallschicht eine Dicke d1 von ca. 40 nm aufweist.In an alternative embodiment, as in 3 can be shown on the second metal layer 16 at least one more metal layer 17 be applied, the further metal layer 17 compared to the second metal layer 16 is chemically inert to subsequent etching processes. In this case, it suffices for the total thickness of the second metal layer 16 plus the at least one further metal layer 17 the condition that the total thickness is greater than the thickness d1 of the first metal layer 15 is to have sufficient edge coverage of the first metal layer 15 to ensure. Typical values for the total thickness of second and further metal layers are therefore approximately 50 to 60 nm if the first metal layer has a thickness d1 of approximately 40 nm.

In den 2a bis 2d ist ein möglicher Prozessablauf zur Herstellung eines ohmschen Kontaktes an einem Halbleiterkörper 11 in ausgewählten Schritten dargestellt.In the 2a to 2d is a possible process sequence for producing an ohmic contact on a semiconductor body 11 shown in selected steps.

2a zeigt einen bereitgestellten Halbleiterkörper 11 mit darin ausgebildeten Halbleiterbauelementstrukturen 12. Die Halbleiterbauelementstrukturen 12 können beispielsweise durch Implantation und/oder Diffusion von Dotierstoffen in den Halbleiterkörper 11 eingebracht werden. Die Halbleiterbauelementstrukturen 12 müssen nicht notwendigerweise bereits vor Beginn des Verfahrens zur Herstellung des ohmschen Kontaktes in dem Halbleiterkörper 11 eingebracht sein, sondern können auch zum späteren Zeitpunkt eingebracht werden. Auf dem Halbleiterkörper 11 wird eine Maske 18 auf eine Oberfläche 14 des Halbleiterkörpers 11 aufgebracht. Die Maske 18 weist eine Öffnung 19 auf. Die Öffnung 19 in der Maske 18 wird derart hergestellt, dass die Maske 18 eine Hinterschneidung aufweist. Dabei weist die Öffnung 19 an der Oberfläche 14 des Halbleiterkörpers 11 eine untere Öffnungsbreite 31 auf, die breiter ist als eine obere Öffnungsbreite B2 an der vom Halbleiterkörper 11 beabstandeten Oberseite der Maske 18. Dies wird beispielsweise dadurch erreicht, dass die Maske durch eine ca. 100 nm dicke erste Schicht 20 und eine darüber angeordnete zweite Schicht 21 hergestellt wird. Die erste Schicht 20 wird z. B. durch thermische Oxidation des Halbleiterkörpers 11 an der Oberfläche 14 des Halbleiterkörpers 11 hergestellt. Alternativ kann die erste Schicht 20 auch durch Abscheiden von beispielsweise einer Oxidschicht auf der Oberfläche 14 des Halbleiterkörpers 11 hergestellt werden. 2a shows a provided semiconductor body 11 with semiconductor device structures formed therein 12 , The semiconductor device structures 12 For example, by implantation and / or diffusion of dopants in the semiconductor body 11 be introduced. The semiconductor construction lementstrukturen 12 need not necessarily already before the start of the process for producing the ohmic contact in the semiconductor body 11 be introduced, but can also be introduced later. On the semiconductor body 11 becomes a mask 18 on a surface 14 of the semiconductor body 11 applied. The mask 18 has an opening 19 on. The opening 19 in the mask 18 is made such that the mask 18 has an undercut. This shows the opening 19 on the surface 14 of the semiconductor body 11 a lower opening width 31 which is wider than an upper opening width B2 of the semiconductor body 11 spaced top of the mask 18 , This is achieved, for example, by the mask being penetrated by a first layer approximately 100 nm thick 20 and a second layer disposed above 21 will be produced. The first shift 20 is z. B. by thermal oxidation of the semiconductor body 11 on the surface 14 of the semiconductor body 11 produced. Alternatively, the first layer 20 also by depositing, for example, an oxide layer on the surface 14 of the semiconductor body 11 getting produced.

Die zweite Schicht kann aus einem Fotolack hergestellt werden. Die Hinterschneidung der Maske 18 wird dadurch erreicht, dass die Maske 18 unterätzt wird, indem die erste Schicht 20 unter der zweiten Schicht 21 teilweise entfernt wird. Dies erfolgt beispielsweise durch ein Einbringen einer Öffnung durch die erste und zweite Schicht hindurch bis zur Oberfläche 14 des Halbleiterkörpers 11 mit anschließender selektiver Ätzung der ersten Schicht 20, wobei ca. 0,5 μm bis 1 μm vom Rand der ersten Schicht aus unter der zweiten Schicht entfernt wird.The second layer can be made from a photoresist. The undercut of the mask 18 is achieved by the mask 18 is undercut by the first layer 20 under the second layer 21 partially removed. This is done, for example, by introducing an opening through the first and second layer to the surface 14 of the semiconductor body 11 followed by selective etching of the first layer 20 wherein about 0.5 μm to 1 μm is removed from the edge of the first layer under the second layer.

2b zeigt den Schritt des Aufbringens einer ersten Metallschicht 15 aus einem ersten Metall auf dem Halbleiterkörper 11. Das Aufbringen der ersten Metallschicht 15 auf dem Halbleiterkörper 11 erfolgt in diesem Beispiel strukturiert über die vorher aufgebrachte Maske 18 mittels einer gerichteten Abscheidung der ersten Metallschicht 15 mit Hilfe z. B. einer Elektronenstrahlbedampfung (mit Pfeilen dargestellt), wobei die Breite und Lage der somit hergestellten ersten Metallschicht 15 auf der Oberfläche 14 des Halbleiterkörpers 11 die Breite und Lage der oberen Öffnungsbreite B2 der Maske 18 annimmt. 2 B shows the step of applying a first metal layer 15 of a first metal on the semiconductor body 11 , The application of the first metal layer 15 on the semiconductor body 11 takes place in this example structured over the previously applied mask 18 by means of a directed deposition of the first metal layer 15 with the help of z. B. a Elektronenstrahlbedampfung (shown with arrows), wherein the width and position of the first metal layer thus produced 15 on the surface 14 of the semiconductor body 11 the width and position of the upper opening width B2 of the mask 18 accepts.

Alternativ kann in einer nicht dargestellten Ausführungsform die erste Metallschicht 15 aber auch zunächst ganzflächig auf der Oberfläche 14 des Halbleiterkörpers 11 aufgebracht werden und anschließend mittels Lithographie und Ätzung strukturiert werden.Alternatively, in an embodiment not shown, the first metal layer 15 but also first of all over the surface 14 of the semiconductor body 11 be applied and then patterned by means of lithography and etching.

Für die erste Metallschicht 15 wird ein erstes Metall verwendet, das eine intermetallische Phase mit dem Halbleiterkörper 11 bei einer bestimmten Legiertemperatur T1 eingehen kann. Dafür kommen beispielsweise Metalle in Frage, die Nickel, Titan mit Aluminium oder Nickel mit Aluminium enthalten.For the first metal layer 15 a first metal is used which has an intermetallic phase with the semiconductor body 11 can enter at a certain alloying temperature T1. For example, metals which contain nickel, titanium with aluminum or nickel with aluminum come into question.

In 2c ist der Schritt dargestellt, bei dem eine zweite Metallschicht 16 derart auf der ersten Metallschicht 15 aufgebracht wird, dass die erste Metallschicht 15 umschlossen, insbesondere vollständig eingekapselt wird. Dies wird mit einer ungerichteten Abscheidung der zweiten Metallschicht 16, z. B. durch Sputtern, erreicht (mit Pfeilen dargestellt). Die zweite Metallschicht 16 scheidet sich dabei derart auf der ersten Metallschicht 15 in der Öffnung 19 der Maske 18 ab, dass die Breite der zweiten Metallschicht 16 breiter ist als die erste Metallschicht 15.In 2c the step is shown, in which a second metal layer 16 such on the first metal layer 15 is applied that the first metal layer 15 enclosed, in particular completely encapsulated. This is done with an undirected deposition of the second metal layer 16 , z. B. by sputtering, reached (shown with arrows). The second metal layer 16 separates itself in such a way on the first metal layer 15 in the opening 19 the mask 18 from that the width of the second metal layer 16 wider than the first metal layer 15 ,

Insbesondere wenn die zweite Metallschicht 16 dicker als die erste Metallschicht 15 hergestellt wird, ist die erste Metallschicht 15 von der zweiten Metallschicht 16 an der Oberfläche und an den Flanken bedeckt, so dass die erste Metallschicht durch die zweite Metallschicht und dem Halbleiterkörper 11 umschlossen ist.In particular, when the second metal layer 16 thicker than the first metal layer 15 is produced, is the first metal layer 15 from the second metal layer 16 covered on the surface and on the flanks, so that the first metal layer through the second metal layer and the semiconductor body 11 is enclosed.

Die zweite Metallschicht 16 wird aus einem zweiten Metall hergestellt, das keine intermetallische Phase mit dem ersten Metall bei der Legiertemperatur T1 eingehen kann.The second metal layer 16 is made of a second metal that can not undergo intermetallic phase with the first metal at the alloying temperature T1.

In einem (nicht dargestellten) weiteren Schritt kann, wie im Beispiel zur 3 gezeigt, auch noch zusätzlich auf die zweite Metallschicht mindestens eine weitere Metallschicht 17 abgeschieden werden, die bezüglich nachfolgender Ätzschritte des Herstellungsprozesses chemisch inert ist.In a (not shown) further step, as in the example of 3 shown, in addition to the second metal layer at least one further metal layer 17 are deposited, which is chemically inert with respect to subsequent etching steps of the manufacturing process.

In 2d ist der fertiggestellte ohmsche Kontakt an dem Halbleiterkörper 11 dargestellt. Das Ausbilden des ohmschen Kontaktes zwischen der ersten Metallschicht 15 und dem Halbleiterkörper 11 erfolgt dadurch, dass die erste Metallschicht 15 bis zu einer Legiertemperatur T1 z. B. durch Rapid Thermal Processing (RTP) erwärmt wird, bis sich eine intermetallische Phase zwischen Metallschicht 15 und dem Halbleiterkörper 11 ausbildet.In 2d is the completed ohmic contact on the semiconductor body 11 shown. Forming the ohmic contact between the first metal layer 15 and the semiconductor body 11 takes place in that the first metal layer 15 up to an alloying temperature T1 z. B. by rapid thermal processing (RTP) is heated until an intermetallic phase between the metal layer 15 and the semiconductor body 11 formed.

Die Maske 18 wird nach dem Aufbringen der zweiten Metallschicht 16 entfernt. Dadurch bleibt nur die strukturierte Kontaktstruktur 13 an der Oberfläche 14 des Halbleiterkörpers 11 zurück.The mask 18 is after the application of the second metal layer 16 away. This leaves only the structured contact structure 13 on the surface 14 of the semiconductor body 11 back.

In nicht dargestellter Weise können noch nachfolgende Prozessschritte bis zur endgültigen Fertigstellung des gewünschten Halbleiterbauelements folgen.In not shown way still subsequent process steps until the final completion of the desired Follow semiconductor device.

Die in den Ausführungsbeispielen beschriebene Kontaktstruktur 13 mit zwei Metallisierungsschichten ermöglicht einen niederohmigen elektrischen Kontakt durch die erste Metallschicht 15 bei einer gleichzeitig glatten Morphologie der zweiten Metallschicht 16.The contact structure described in the embodiments 13 with two metallization layers allows a low-resistance electrical contact through the first metal layer 15 at egg ner simultaneously smooth morphology of the second metal layer 16 ,

1010
HalbleiterbauelementSemiconductor device
1111
HalbleiterkörperSemiconductor body
1212
HalbleiterbauelementstrukturenSemiconductor device structures
1313
Elktr. KontaktstrukturElktr. Contact structure
1414
Oberflächesurface
1515
erste Metallschichtfirst metal layer
1616
zweite Metallschichtsecond metal layer
1717
weitere MetallschichtFurther metal layer
1818
Maskemask
1919
Öffnungopening
2020
erste Schichtfirst layer
2121
zweite Schichtsecond layer

Claims (35)

Halbleiterbauelement (10), aufweisend einen Halbleiterkörper (11) und eine elektrische Kontaktstruktur (13) auf einer Oberfläche (14) des Halbleiterkörpers (11), wobei die elektrische Kontaktstruktur umfasst: eine erste Metallschicht (15) aus einem ersten Metall, die an der Grenzfläche zum Halbleiterkörper einen ohmschen Kontakt ausbildet und eine zweite Metallschicht (16) aus einem zweiten Metall auf der ersten Metallschicht (15) derart, dass die erste Metallschicht (15) umschlossen ist.Semiconductor device ( 10 ), comprising a semiconductor body ( 11 ) and an electrical contact structure ( 13 ) on a surface ( 14 ) of the semiconductor body ( 11 ), wherein the electrical contact structure comprises: a first metal layer ( 15 ) of a first metal which forms an ohmic contact at the interface with the semiconductor body and a second metal layer ( 16 ) of a second metal on the first metal layer ( 15 ) such that the first metal layer ( 15 ) is enclosed. Halbleiterbauelement (10) nach Anspruch 1, bei dem der Halbleiterkörper (11) aus einem Halbleitermaterial besteht, das einen Bandabstand zwischen dem Leitungsband und dem Valenzband von größer 1,1 eV aufweist.Semiconductor device ( 10 ) according to claim 1, in which the semiconductor body ( 11 ) is made of a semiconductor material having a band gap between the conduction band and the valence band of greater than 1.1 eV. Halbleiterbauelement (10) nach einem der Ansprüche 1 oder 2, bei dem das erste Metall derart ist, dass es eine intermetallische Phase mit dem Halbleiterkörper (11) bei einer bestimmten Legiertemperatur T1 ausbilden kann.Semiconductor device ( 10 ) according to one of claims 1 or 2, in which the first metal is such that it has an intermetallic phase with the semiconductor body ( 11 ) can form at a certain alloying temperature T1. Halbleiterbauelement (10) nach einem der vorher genannten Ansprüche, bei dem das erste Metall Nickel, Nickel mit Aluminium oder Titan mit Aluminium enthält.Semiconductor device ( 10 ) according to one of the preceding claims, wherein the first metal contains nickel, nickel with aluminum or titanium with aluminum. Halbleiterbauelement (10) nach einem der vorhergenannten Ansprüche, bei dem die erste Metallschicht (15) eine Dicke d1 mit d1 < 100 nm aufweist.Semiconductor device ( 10 ) according to one of the preceding claims, in which the first metal layer ( 15 ) has a thickness d1 with d1 <100 nm. Halbleiterbauelement (10) nach Anspruch 3, bei dem das zweite Metall derart ist, dass es keine intermetallische Phase mit dem ersten Metall bei der Legiertemperatur T1 ausbildet.Semiconductor device ( 10 ) according to claim 3, wherein the second metal is such that it does not form an intermetallic phase with the first metal at the alloying temperature T1. Halbleiterbauelement nach einem der vorhergenannten Ansprüche, bei dem die zweite Metallschicht (16) ihre morphologische Struktur bei der Legiertemperatur T1 nicht ändert.Semiconductor component according to one of the preceding claims, in which the second metal layer ( 16 ) does not change its morphological structure at the alloying temperature T1. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem die zweite Metallschicht (16) eine größere Dicke d2 als die Dicke d1 der ersten Metallschicht (15) aufweist.Semiconductor device ( 10 ) according to one of the preceding claims, in which the second metal layer ( 16 ) has a greater thickness d2 than the thickness d1 of the first metal layer ( 15 ) having. Halbleiterbauelement (10) nach Anspruch 8 bei dem die Dicke d2 ca. 1,5 × d1 beträgt.Semiconductor device ( 10 ) according to claim 8, wherein the thickness d2 is about 1.5 × d1. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem das zweite Metall ein Wolfram-Silizitnitrit ist.Semiconductor device ( 10 ) according to any one of the preceding claims, wherein the second metal is a tungsten silitic nitrite. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem auf der zweiten Metallschicht (16) mindestens eine weitere Metallschicht (17) aufgebracht ist, wobei die weitere Metallschicht (17) im Vergleich zur zweiten Metallschicht chemisch inerter ist.Semiconductor device ( 10 ) according to one of the preceding claims, in which on the second metal layer ( 16 ) at least one further metal layer ( 17 ), wherein the further metal layer ( 17 ) is chemically inert compared to the second metal layer. Verfahren zum Herstellen eines ohmschen Kontaktes an einem Halbleiterkörper (11), wobei das Verfahren folgende Merkmale aufweist: – Bereitstellen eines Halbleiterkörpers (11), – Aufbringen einer ersten Metallschicht (15) aus einem ersten Metall auf dem Halbleiterkörper (11), – Aufbringen einer zweiten Metallschicht (16) aus einem zweiten Metall auf der ersten Metallschicht (15) derart, dass die erste Metallschicht (15) umschlossen wird, – Ausbilden des ohmschen Kontaktes zwischen der ersten Metallschicht (15) und dem Halbleiterkörper (11).Method for producing an ohmic contact on a semiconductor body ( 11 ), the method comprising: providing a semiconductor body ( 11 ), - applying a first metal layer ( 15 ) of a first metal on the semiconductor body ( 11 ), - applying a second metal layer ( 16 ) of a second metal on the first metal layer ( 15 ) such that the first metal layer ( 15 ), - forming the ohmic contact between the first metal layer ( 15 ) and the semiconductor body ( 11 ). Verfahren nach Anspruch 12, bei dem in dem Halbleiterkörper (11) Halbleiterbauelementstrukturen (12) ausgebildet werden.Method according to Claim 12, in which in the semiconductor body ( 11 ) Semiconductor Device Structures ( 12 ) be formed. Verfahren nach Anspruch 13, bei dem die Halbleiterbauelementstrukturen (12) durch Implantation und/oder Diffusion von Dotierstoffen ausgebildet werden.The method of claim 13, wherein the semiconductor device structures ( 12 ) are formed by implantation and / or diffusion of dopants. Verfahren nach Anspruch 12 bis 14, bei dem das Aufbringen der ersten Metallschicht (15) ganzflächig auf der Oberfläche (14) des Halbleiterkörpers (11) erfolgt und anschließend mittels Lithographie und Ätzung die erste Metallschicht (15) strukturiert wird.The method of claim 12 to 14, wherein the application of the first metal layer ( 15 ) over the entire surface of the surface ( 14 ) of the semiconductor body ( 11 ) and then by lithography and etching the first metal layer ( 15 ) is structured. Verfahren nach Anspruch 12 bis 14, bei dem das Aufbringen der ersten Metallschicht (15) strukturiert mittels einer vorher aufgebrachten Maske (18) erfolgt.The method of claim 12 to 14, wherein the application of the first metal layer ( 15 ) structured by means of a previously applied mask ( 18 ) he follows. Verfahren nach Anspruch 16, wobei die Maske (18) eine Hinterschneidung in der Art aufweist, dass eine Öffnung (19) in der Maske (18) an der Oberfläche (14) des Halbleiterkörpers (11) eine untere Öffnungsbreite (B1) aufweist, die breiter ist als eine obere Öffnungsbreite (B2) an der von dem Halbleiterkörper (11) beanstandeten Oberseite der Maske (18).The method of claim 16, wherein the mask ( 18 ) has an undercut in the manner that an opening ( 19 ) in the mask ( 18 ) at the Surface ( 14 ) of the semiconductor body ( 11 ) has a lower opening width (B1) that is wider than an upper opening width (B2) at the end of the semiconductor body (B1). 11 ) masked top of the mask ( 18 ). Verfahren nach Anspruch 17, wobei das Aufbringen der ersten Metallschicht (15) durch eine gerichtete Abscheidung derart erfolgt, dass die Breite und Lage der ersten Metallschicht (15) auf der Oberfläche (14) des Halbleiterkörpers (11) der Breite und Lage der oberen Öffnungsbreite (B2) entspricht.Method according to claim 17, wherein the application of the first metal layer ( 15 ) is carried out by a directed deposition such that the width and position of the first metal layer ( 15 ) on the surface ( 14 ) of the semiconductor body ( 11 ) corresponds to the width and position of the upper opening width (B2). Verfahren nach einem der Ansprüche 16 bis 18, wobei die Maske (18) durch eine erste Schicht (20) und eine darüber angeordnete zweite Schicht (21) hergestellt wird.Method according to one of claims 16 to 18, wherein the mask ( 18 ) through a first layer ( 20 ) and a second layer ( 21 ) will be produced. Verfahren nach Anspruch 19, wobei die erste Schicht (20) durch thermische Oxidation des Halbleiterkörpers (11) an der Oberfläche (14) des Halbleiterkörpers (11) hergestellt wird.The method of claim 19, wherein the first layer ( 20 ) by thermal oxidation of the semiconductor body ( 11 ) on the surface ( 14 ) of the semiconductor body ( 11 ) will be produced. Verfahren nach Anspruch 19, wobei die erste Schicht (20) durch Abscheiden einer Oxidschicht auf der Oberfläche (14) des Halbleiterkörpers (11) hergestellt wird.The method of claim 19, wherein the first layer ( 20 ) by depositing an oxide layer on the surface ( 14 ) of the semiconductor body ( 11 ) will be produced. Verfahren nach einem der Ansprüche 19 bis 21, wobei die zweite Schicht (21) aus einem Fotolack hergestellt wird.Method according to one of claims 19 to 21, wherein the second layer ( 21 ) is made of a photoresist. Verfahren nach einem der Ansprüche 19 bis 22, wobei die Maske (18) unterätzt wird, in dem die erste Schicht (20) unter der zweiten Schicht (21) teilweise entfernt wird.Method according to one of claims 19 to 22, wherein the mask ( 18 ) is undercut, in which the first layer ( 20 ) under the second layer ( 21 ) is partially removed. Verfahren nach Anspruch 23, wobei 0,5 μm bis 1 μm, vom Rand der ersten Schicht (20) aus, unter der zweiten Schicht (21) entfernt wird.Process according to claim 23, wherein 0.5 μm to 1 μm, from the edge of the first layer ( 20 ), under the second layer ( 21 ) Will get removed. Verfahren nach einem der Ansprüche 19 bis 24, wobei die erste Schicht (20) mit einer Dicke D von ca. 100 nm hergestellt wird.Method according to one of claims 19 to 24, wherein the first layer ( 20 ) is produced with a thickness D of about 100 nm. Verfahren nach einem der Ansprüche 12 bis 25, wobei die erste Metallschicht (15) mittels Elektronenstrahlbedampfung hergestellt wird.Method according to one of claims 12 to 25, wherein the first metal layer ( 15 ) is produced by electron beam evaporation. Verfahren nach einem der Ansprüche 12 bis 26, bei dem die erste Metallschicht (15) aus einem ersten Metall hergestellt wird, dass eine intermetallische Phase mit dem Halbleiterkörper (11) bei einer bestimmten Legiertemperatur T1 eingehen kann.Method according to one of claims 12 to 26, wherein the first metal layer ( 15 ) is made of a first metal that an intermetallic phase with the semiconductor body ( 11 ) at a certain alloying temperature T1. Verfahren nach einem der Ansprüche 12 bis 26, bei dem die erste Metallschicht (15) aus einem ersten Metall hergestellt wird, das Nickel, Titan mit Aluminium oder Nickel mit Aluminium enthält.Method according to one of claims 12 to 26, wherein the first metal layer ( 15 ) is made of a first metal containing nickel, titanium with aluminum or nickel with aluminum. Verfahren nach einem der Ansprüche 17 bis 28, bei dem die zweite Metallschicht (16) durch eine ungerichtete Abscheidung derart erfolgt, dass in der Öffnung (19) die Breite der zweiten Metallschicht (16) breiter als die erste Metallschicht ist.Method according to one of Claims 17 to 28, in which the second metal layer ( 16 ) is carried out by a non-directional deposition such that in the opening ( 19 ) the width of the second metal layer ( 16 ) is wider than the first metal layer. Verfahren nach einem der Ansprüche 16 bis 28, bei dem die Maske (18) nach dem Aufbringen der zweiten Metallschicht (16) entfernt wird.Method according to one of Claims 16 to 28, in which the mask ( 18 ) after application of the second metal layer ( 16 ) Will get removed. Verfahren nach Anspruch 27, bei dem die zweite Metallschicht (16) aus einem zweiten Metall hergestellt wird, das keine intermetallische Phase mit dem ersten Metall bei der Legiertemperatur T1 eingehen kann.A method according to claim 27, wherein the second metal layer ( 16 ) is made of a second metal that can not undergo intermetallic phase with the first metal at the alloying temperature T1. Verfahren nach einem der Ansprüche 12 bis 31, bei dem die zweite Metallschicht (16) gesputtert wird.Method according to one of claims 12 to 31, wherein the second metal layer ( 16 ) is sputtered. Verfahren nach einem der Ansprüche 12 bis 32, bei dem die zweite Metallschicht (16) dicker als die erste Metallschicht (15) hergestellt wird.Method according to one of claims 12 to 32, wherein the second metal layer ( 16 ) thicker than the first metal layer ( 15 ) will be produced. Verfahren nach einem der Ansprüche 12 bis 33, wobei bei dem Ausbilden des ohmschen Kontaktes die erste Metallschicht (15) bis zu der Legiertemperatur T1 erwärmt wird, bei der sich eine intermetallische Phase zwischen der ersten Metallschicht (15) und dem Halbleiterkörper (11) ausbildet.Method according to one of claims 12 to 33, wherein in forming the ohmic contact, the first metal layer ( 15 ) is heated up to the alloying temperature T1, at which an intermetallic phase between the first metal layer ( 15 ) and the semiconductor body ( 11 ) trains. Verfahren nach einem der Ansprüche 12 bis 34, bei dem zusätzlich auf die zweite Metallschicht (16) mindestens eine weitere Metallschicht (17) abgeschieden wird, die bezüglich nachfolgender Ätzschritte des Herstellungsprozesses chemisch inert ist.Method according to one of claims 12 to 34, wherein in addition to the second metal layer ( 16 ) at least one further metal layer ( 17 ) which is chemically inert with respect to subsequent etching steps of the manufacturing process.
DE200710029829 2007-06-28 2007-06-28 Semiconductor component, has electrical contact structure with two metallic layers, where one of metallic layers is provided on other metallic layer such that latter metallic layer is surrounded by former metallic layer Ceased DE102007029829A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200710029829 DE102007029829A1 (en) 2007-06-28 2007-06-28 Semiconductor component, has electrical contact structure with two metallic layers, where one of metallic layers is provided on other metallic layer such that latter metallic layer is surrounded by former metallic layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200710029829 DE102007029829A1 (en) 2007-06-28 2007-06-28 Semiconductor component, has electrical contact structure with two metallic layers, where one of metallic layers is provided on other metallic layer such that latter metallic layer is surrounded by former metallic layer

Publications (1)

Publication Number Publication Date
DE102007029829A1 true DE102007029829A1 (en) 2009-01-02

Family

ID=40075927

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200710029829 Ceased DE102007029829A1 (en) 2007-06-28 2007-06-28 Semiconductor component, has electrical contact structure with two metallic layers, where one of metallic layers is provided on other metallic layer such that latter metallic layer is surrounded by former metallic layer

Country Status (1)

Country Link
DE (1) DE102007029829A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20120646A1 (en) * 2012-07-23 2014-01-24 St Microelectronics Srl METHOD OF FORMING ELECTRIC CONTACT INTERFACE REGIONS OF AN ELECTRONIC DEVICE
JP2014086438A (en) * 2012-10-19 2014-05-12 Toyota Motor Corp Semiconductor device and semiconductor device manufacturing method
WO2015078919A1 (en) * 2013-11-28 2015-06-04 Osram Opto Semiconductors Gmbh Method for producing optoelectronic components for encapsulating layers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10005368A1 (en) * 2000-02-07 2001-08-16 Daimler Chrysler Ag Electrical contact on semiconductor materials comprises binary or ternary metal alloy having melting point which matches process temperature
US20040016929A1 (en) * 2001-09-06 2004-01-29 Osamu Nakatsuka Electrode for p-type sic
EP1450394A1 (en) * 2002-07-11 2004-08-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing same
DE10261364B4 (en) * 2002-12-30 2004-12-16 Osram Opto Semiconductors Gmbh Process for producing a temperable multi-layer contact coating, in particular a temperable multi-layer contact metallization
US20050258459A1 (en) * 2004-05-18 2005-11-24 Kiuchul Hwang Method for fabricating semiconductor devices having a substrate which includes group III-nitride material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10005368A1 (en) * 2000-02-07 2001-08-16 Daimler Chrysler Ag Electrical contact on semiconductor materials comprises binary or ternary metal alloy having melting point which matches process temperature
US20040016929A1 (en) * 2001-09-06 2004-01-29 Osamu Nakatsuka Electrode for p-type sic
EP1450394A1 (en) * 2002-07-11 2004-08-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing same
DE10261364B4 (en) * 2002-12-30 2004-12-16 Osram Opto Semiconductors Gmbh Process for producing a temperable multi-layer contact coating, in particular a temperable multi-layer contact metallization
US20050258459A1 (en) * 2004-05-18 2005-11-24 Kiuchul Hwang Method for fabricating semiconductor devices having a substrate which includes group III-nitride material

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Merkel, U. [u.a.]: Ohmic behaviour of Au/WSiN/ (Au , Ge, Ni)-n-GaAs systems. In: Thin Solid Films, IS SN 0040-6090, 1992, Vol. 217, S. 108-112
Merkel, U. [u.a.]: Ohmic behaviour of Au/WSiN/ (Au, Ge, Ni)-n-GaAs systems. In: Thin Solid Films, ISSN 0040-6090, 1992, Vol.217, S. 108-112; *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20120646A1 (en) * 2012-07-23 2014-01-24 St Microelectronics Srl METHOD OF FORMING ELECTRIC CONTACT INTERFACE REGIONS OF AN ELECTRONIC DEVICE
US9159611B2 (en) 2012-07-23 2015-10-13 Stmicroelectronics S.R.L. Method of forming electric contact interface regions of an electronic device
JP2014086438A (en) * 2012-10-19 2014-05-12 Toyota Motor Corp Semiconductor device and semiconductor device manufacturing method
WO2014060804A3 (en) * 2012-10-19 2014-06-12 Toyota Motor Co Ltd Semiconductor device and manufacturing method of semiconductor device
CN104885194A (en) * 2012-10-19 2015-09-02 丰田自动车株式会社 Semiconductor device and manufacturing method of semiconductor device
TWI562369B (en) * 2012-10-19 2016-12-11 Toyota Motor Co Ltd Semiconductor device and manufacturing method of semiconductor device
US9607836B2 (en) 2012-10-19 2017-03-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method of semiconductor device
CN104885194B (en) * 2012-10-19 2017-06-27 丰田自动车株式会社 The manufacture method of semiconductor device and semiconductor device
WO2015078919A1 (en) * 2013-11-28 2015-06-04 Osram Opto Semiconductors Gmbh Method for producing optoelectronic components for encapsulating layers

Similar Documents

Publication Publication Date Title
DE2640525C2 (en) Method for manufacturing an MIS semiconductor circuit arrangement
EP0012955B1 (en) Etching solution for the etching of silicon oxides on a substrate and etching process using that solution
DE2729171C2 (en) Process for manufacturing an integrated circuit
DE112007000697B4 (en) Power semiconductor device
EP0024572B1 (en) Electrically conductive contact or metallizing structure for semiconductor substrates
DE2319883A1 (en) METHOD OF MANUFACTURING A SEMI-CONDUCTOR ARRANGEMENT WITH A CONDUCTOR PATTERN, AND ARRANGEMENT PRODUCED BY THIS METHOD
DE1539078A1 (en) Surface barrier diode
EP0005185B1 (en) Method for simultaneously forming schottky-barrier diodes and ohmic contacts on doped semiconductor regions
DE102006062029B4 (en) Method for producing a semiconductor device
DE3122437A1 (en) METHOD FOR PRODUCING A MOS COMPONENT
DE2313219B2 (en) Process for the production of a semiconductor arrangement with a metallization lying on several levels
DE10039710B4 (en) Method for producing passive components on a semiconductor substrate
DE102015110437A1 (en) A semiconductor device having a metal structure electrically connected to a conductive structure
DE10159466A1 (en) Arrangement with capacitor
DE102007029829A1 (en) Semiconductor component, has electrical contact structure with two metallic layers, where one of metallic layers is provided on other metallic layer such that latter metallic layer is surrounded by former metallic layer
DE3027954A1 (en) MOS integrated circuit with supplementary wiring plane - of silicide of high melting metal completely independent of metal wiring plane
EP1616355B1 (en) Bipolar transistor and method for the production thereof
DE4121051A1 (en) SEMICONDUCTOR ARRANGEMENT AND PRODUCTION METHOD
DE102019118681A1 (en) PERFORMANCE METALIZATION STRUCTURE FOR SEMICONDUCTOR DEVICES
DE3538855C2 (en)
DE3301666A1 (en) METHOD FOR PRODUCING A MULTI-LAYER CONTACT METALIZATION
WO1999036964A1 (en) Source-down fet
DE112016006717T5 (en) POWER SEMICONDUCTOR DEVICE
EP1323183B1 (en) Method for producing a microelectronic circuit
EP1732123A2 (en) Method of fabricating a metal-semiconductor contact in semiconductor devices

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection