DE102007021729B3 - Method for processing semiconductor wafer, for manufacturing semiconductor wafer with revised edge geometry, involves carrying out material removing process of edge of semiconductor wafer - Google Patents
Method for processing semiconductor wafer, for manufacturing semiconductor wafer with revised edge geometry, involves carrying out material removing process of edge of semiconductor wafer Download PDFInfo
- Publication number
- DE102007021729B3 DE102007021729B3 DE200710021729 DE102007021729A DE102007021729B3 DE 102007021729 B3 DE102007021729 B3 DE 102007021729B3 DE 200710021729 DE200710021729 DE 200710021729 DE 102007021729 A DE102007021729 A DE 102007021729A DE 102007021729 B3 DE102007021729 B3 DE 102007021729B3
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor wafer
- edge
- processing
- polishing
- machining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
Die Erfindung ein Verfahren zur Herstellung einer Halbleiterscheibe mit gegenüber dem Stand der Technik verbesserter Kantengeometrie.The Invention a method for producing a semiconductor wafer with opposite the prior art improved edge geometry.
Polierte und epitaktisch beschichtete (epitaxierte) Halbleiterscheiben, z. B. polierte oder epitaxierte Siliciumwafer, eignen sich insbesondere zur Fabrikation von hochintegrierten elektronischen Bauelementen wie z. B. Mikroprozessoren oder Speicherchips. Dabei werden hohe Anforderungen an die Ebenheit der Vorderseiten der Halbleiterscheiben gestellt, auf der die elektronischen Bauelemente erzeugt werden.polished and epitaxially coated (epitaxially) semiconductor wafers, e.g. As polished or epitaxially coated silicon wafers, are particularly suitable for the fabrication of highly integrated electronic components such as B. microprocessors or memory chips. This will be high Requirements for the flatness of the front sides of the semiconductor wafers on which the electronic components are produced.
Eine kritische Eigenschaft ist dabei die lokale Ebenheit der Halbleiterscheibe auf ihrer Vorderseite. Die moderne Steppertechnologie verlangt optimale lokale Ebenheiten in Teilbereichen der Vorderseite der Halbleiterscheibe, ausgedrückt beispielsweise als SFQR („site front-surface referenced least squares/range” = Betrag der positiven und negativen Abweichung von einer über Fehlerquadratminimierung definierten Vorderseite für eine Bauelementefläche (Messfenster, „site") definierter Dimension). Der maximale lokale Ebenheitswert SFQRmax gibt den höchsten SFQR-Wert für die berücksichtigten Bauelementeflächen auf einer Halbleiterscheibe an. Die Bestimmung des maximalen lokalen Ebenheitswertes erfolgt üblicherweise unter Berücksichtigung eines Randausschlusses.A critical property is the local flatness of the semiconductor wafer on its front side. Modern stepper technology requires optimum local flatnesses in partial areas of the front side of the semiconductor wafer, expressed for example as SFQR ("site front-surface referenced least squares / range" = amount of positive and negative deviation from a front surface defined by least square minimization for a component area (measurement window). The maximum local flatness value SFQR max indicates the highest SFQR value for the considered device areas on a semiconductor wafer The maximum local flatness value is usually determined taking into account an edge exclusion.
Die globale Ebenheit bezieht sich dagegen auf die gesamte Oberfläche einer Halbleiterscheibe abzüglich eines zu definierenden Randausschlusses. Sie wird durch den GBIR („global backsurface-referenced ideal plane/range” = Betrag der positiven und negativen Abweichung von einer rückseitenbezogenen Idealebene für die gesamte Vorderseite der Halbleiterscheibe) beschrieben, welcher der früher gebräuchlichen Angabe TTV („total thickness variation" = Gesamtdickenvarianz) entspricht.The global flatness, on the other hand, refers to the entire surface of a Semiconductor disc minus of an exclusion to be defined. It gets through the GBIR ("global backsurface-referenced ideal plane / range "= amount of positive and negative Deviation from a back-related Ideal level for the entire front side of the semiconductor wafer), which the formerly used Specification TTV ("total thickness variation "= Total thickness variance).
Die früher gebräuchliche Angabe LTV („local thickness variation") wird heute gemäß SEMI-Norm mit SBIR („site backsurface-referenced ideal plane/range” = Betrag der positiven und negativen Abweichung von einer rückseitenbezogenen Idealebene für eine einzelne Bauelementfläche definierter Dimension) bezeichnet und entspricht dem GBIR bzw. TTV einer Bauelementfläche („site").The earlier common Specification LTV ("local thickness variation ") today according to the SEMI standard SBIR ("site backsurface-referenced ideal plane / range "= amount of positive and negative deviation from a back-related Ideal level for a single component area defined dimension) and corresponds to the GBIR or TTV a component surface ( "Site").
Der SBIR ist also im Gegensatz zur globalen Ebenheit GBIR auf definierte Felder auf der Scheibe bezogen, also beispielsweise auf Segmente eines Flächenrasters von Messfenstern der Größe 26 × 8 mm2 (Site-Geometrie). Der maximale Site-Geometriewert SBiRmax gibt den höchsten SBIR-Wert für die berücksichtigten Bauelementeflächen auf einer Halbleiterscheibe an. Die Bestimmung von maximalen Site-bezogenen Ebenheits- bzw. Geometriewerten wie SBIRmax erfolgt üblicherweise ebenfalls unter Berücksichtigung eines gewissen Randausschlusses (EE = „Edge Exclusion").The SBIR is thus in contrast to the global flatness GBIR related to defined fields on the disk, so for example on segments of a surface grid of measuring windows of size 26 × 8 mm 2 (site geometry). The maximum site geometry value SBiR max indicates the highest SBIR value for the considered device areas on a wafer. The determination of maximum site-related flatness or geometry values such as SBIR max usually also takes place with consideration of a certain edge exclusion (EE = "edge exclusion").
Die Tatsache, dass bei der Bestimmung von Ebenheitswerten ein bestimmter Randausschluss herangezogen wird, also Sites im Randbereich nicht berücksichtigt werden, deutet bereits darauf hin, dass die Ebenheitswerte im Randbereich als besonders kritisch anzusehen sind. Die ITRS („International Technology Roadmap for Semiconductors") äußert in der aktuellen Version („Update 2006") für den Bereich „Front End processes" die Erwartung, dass für die nächsten Jahre (ab 2007) ein Randausschluss von 1,5 mm herangezogen werden sollte, weist jedoch gleichzeitig darauf hin, dass bislang keine Herstellungsverfahren existieren, die dies erreichen. Die angegebenen Werte für den Randausschluss sind in Verbindung mit den zu erwartenden SFQR-Werten zu sehen. Diese sind mit 65 nm für 2007 und z. B. für 2013 mit 32 nm angegeben, und für 2016 bereits mit eine lokalen Ebenheit von 22 nm.The Fact that in the determination of evenness values a certain Exclusion of margins is used, ie sites in the marginal area are not taken into account already suggests that the flatness values in the edge area are considered to be particularly critical. The ITRS ("International Technology Roadmap for Semiconductors ") the current version ("Update 2006 ") for the area" Front End processes "the Expectation for that the next Years (from 2007) an edge exclusion of 1.5 mm will be used at the same time points out that so far no Manufacturing processes exist that achieve this. The specified Values for The exclusion of margins is in connection with the expected SFQR values see. These are with 65 nm for 2007 and z. Eg for 2013 indicated with 32 nm, and for 2016 already with a local flatness of 22 nm.
Ein weiterer, in der ITRS-Roadmap nicht genannter, jedoch äußerst wichtiger Parameter ist der Edge Roll-off. Polierte Halbleiterscheiben weisen einen unerwünschten Abfall ihrer Dicken im Randbereich auf. Halbleiter. Auch epitaxierte Halbleiterscheiben weisen einen derartigen Roll-off mit einer vierzähligen Symmetrie auf. Halbleiter Damit steht auch der Edge Roll-off in engem Zusammenhang mit einem zu erreichenden Randausschluss. Nur wenn es gelingt, den Roll-off auf einen Randbereich von z. B. 1,5 mm zu beschränken, ist auch insgesamt eine Scheibe mit Randausschluss von 1,5 mm verfügbar, unter der Voraussetzung, dass auch die lokale Ebenheit aller Sites im gesamten betrachteten Bereich unterhalb eines definierten Werts bleibt.One other, not mentioned in the ITRS Roadmap, but extremely important Parameter is the edge roll-off. Polished semiconductor wafers point an undesirable Waste of their thicknesses in the edge area. Semiconductor. Also epitaxed Semiconductor wafers have such a roll-off with a fourfold symmetry on. Semiconductor The edge roll-off is also closely related to this with an edge exclusion to be reached. Only if it succeeds, the Roll-off on a border area of z. B. 1.5 mm, is also a total of a disc with edge exclusion of 1.5 mm available, below the condition that also the local flatness of all sites in the entire considered area below a defined value remains.
Die Randgeometrie wird üblicherweise durch Angabe eines oder mehrerer Edge Roll-off Parameter quantifiziert, die sich üblicherweise auf die Gesamtdicke einer Halbleiterscheibe oder auf die Randgeometrie ihrer Vorder- und/oder Rückseite beziehen und mit deren Hilfe sich der üblicherweise beobachtete Abfall der Dicke der Halbleiterscheibe in ihrem Randbereich bzw. die Ebenheit von Vorder- und/oder Rückseite der Halbleiterscheibe ebenfalls in ihrem Randbereich charakterisieren lässt. Eine Methode zur Messung des Edge Roll-offs von Halbleiterscheiben ist in Jpn. J. Appl. Phys. Vol. 38 (1999), pp 38–39 beschrieben.The Edge geometry is usually quantified by specifying one or more edge roll-off parameters, usually on the total thickness of a semiconductor wafer or on the edge geometry their front and / or back and with their help, the commonly observed waste the thickness of the semiconductor wafer in its edge region or the flatness from the front and / or back also characterize the semiconductor wafer in its edge region leaves. A method for measuring the edge roll-off of semiconductor wafers is in Jpn. J. Appl. Phys. Vol. 38 (1999), pp 38-39.
Gemäß dem Stand der Technik werden Halbleiterscheiben in einer Vielzahl von aufeinander folgenden Prozessschritten hergestellt, die sich allgemein in folgende Gruppen unterteilen lassen:
- a) Herstellung eines Einkristalls aus Halbleitermaterial (Kristallziehen);
- b) Trennen des Halbleiter-Einkristalls in einzelne Scheiben („Wafering", „Sägen");
- c) mechanische Bearbeitung der Halbleiterscheiben;
- d) chemische Bearbeitung der Halbleiterscheiben;
- e) chemo-mechanische Bearbeitung der Halbleiterscheiben;
- f) epitaktische Beschichtung der Halbleiterscheiben.
- a) Production of a single crystal of Halbleiterma material (crystal pulling);
- b) separating the semiconductor single crystal into individual wafers ("wafering", "sawing");
- c) mechanical processing of the semiconductor wafers;
- d) chemical processing of the semiconductor wafers;
- e) chemo-mechanical processing of the semiconductor wafers;
- f) epitaxial coating of the semiconductor wafers.
Dazu kommt eine Vielzahl an Nebenschritten wie Reinigen, Messen und Verpacken.To comes a variety of side steps such as cleaning, measuring and packaging.
Die Herstellung eines Halbleiter-Einkristalls erfolgt üblicherweise durch Ziehen eines Einkristalls aus einer Schmelze (CZ- bzw. „Czochralski"-Verfahren) oder durch Rekristallisation eines Stabes aus polykristallinem Halbleitermaterial (FZ- bzw. „floating zone"-Verfahren).The Production of a semiconductor single crystal usually takes place by pulling a single crystal from a melt (CZ or "Czochralski" method) or by recrystallization of a rod of polycrystalline semiconductor material (FZ or "floating zone" method).
Als Trennverfahren sind Drahtsägen („multi-wire slicing", MWS) sowie Innenlochsägen bekannt.When Separation methods are wire saws ( "Multi-wire slicing ", MWS) as well as Annular saws known.
Beim Drahtsägen wird eine Vielzahl von Halbleiterscheiben in einem Arbeitsgang von einem Kristallstück abgetrennt.At the wire saws is a variety of semiconductor wafers in one operation a piece of crystal separated.
Die mechanische Bearbeitung dient der Entfernung von Sägewelligkeiten, dem Abtrag der durch die raueren Sägeprozesse kristallin geschädigten oder vom Sägedraht kontaminierten Oberflächenschichten und vor allem der globalen Einebnung der Halbleiterscheiben. Hier sind Oberflächen-Schleifen (einseitig, doppelseitig) und Läppen bekannt, sowie mechanische Kantenbearbeitungsschritte. Beim Einseitenschleifen wird die Halbleiterscheibe rückseitig auf einer Unterlage („chuck") gehalten und vorderseitig von einer Topf- oder, was weniger gebräuchlich ist, von einer Außenschleifscheibe unter Drehung von Unterlage und Schleifscheibe und langsamer radialer Zustellung eingeebnet. Beim simultanen Doppelseitenschleifen („double-disk grinding", DDG) wird die Halbleiterscheibe frei schwimmend zwischen zwei, auf gegenüberliegenden kollinearen Spindeln montierten Schleifscheiben gleichzeitig beidseitig bearbeitet und dabei weitgehend frei von Zwangskräften axial zwischen einem vorder- und rückseitig wirkenden Wasser-(hydrostatisches Prinzip) oder Luftkissen (aerostatisches Prinzip) geführt und radial lose von einem umgebenden dünnen Führungsring oder von einzelnen radialen Speichen am Davonschwimmen gehindert. Beim Läppen werden die Halbleiterscheiben unter Zuführung einer Abrasivstoffe enthaltenden Suspension zwischen einer oberen und einer unteren Arbeitsscheibe, die meist aus Stahl bestehen und mit Kanälen zur besseren Verteilung des Läppmittels versehen sind, unter einem gewissen Druck bewegt und dadurch Halbleitermaterial entfernt. Die Kante der Halbleiterscheibe einschließlich gegebenenfalls vorhandener mechanischer Markierungen wie einer Orientierungskerbe („notch") oder einer im Wesentlichen geradlinigen Abflachung des Scheibenrandes („flat") wird üblicherweise auch bearbeitet (Kantenverrunden, „edge-notch-grinding"). Hierzu werden konventionelle Schleifschritte mit profilierten Schleifscheiben, Bandschleifverfahren mit kontinuierlichem oder periodischem Werkzeugvorschub oder integrierte Kantenverrundungsverfahren (Kantenschleifen und Kantenpolieren in einem Schritt) eingesetzt.The mechanical processing is used to remove Sägewelligkeiten, the removal of the crystal by the rougher sawing damaged or from the saw wire contaminated surface layers and above all the global leveling of the semiconductor wafers. Here are surface loops (one-sided, double-sided) and lapping known, as well as mechanical edge processing steps. When single-side grinding the wafer is on the back a chuck and front from a pot or, what is less common, from an outside grinding wheel under rotation of base and grinding wheel and slow radial feed leveled. Simultaneous double-side grinding ("double-disk grinding ", DDG) the wafer is floating freely between two, on opposite sides collinear spindles mounted simultaneously on both sides machined and thereby largely free of constraining forces axially between one front and one back acting water (hydrostatic principle) or air cushion (aerostatic) Principle) and radially loose from a surrounding thin guide ring or individual Radial spokes prevented from swimming away. When lapping the semiconductor wafers under supply an abrasive-containing suspension between an upper one and a lower working disk, which are mostly made of steel and with channels for a better distribution of the lapping agent are provided, moved under a certain pressure and thereby semiconductor material away. The edge of the semiconductor wafer including, if necessary existing mechanical markings such as an orientation notch ("Notch") or essentially one rectilinear flattening of the disc edge ("flat") is usually also processed (edge rounding, "edge-notch-grinding"). To do this conventional grinding steps with profiled grinding wheels, Belt grinding process with continuous or periodic tool feed or integrated edge rounding method (edge grinding and edge polishing in one step).
Diese Kantenverrundungsverfahren sind notwendig, da die Kante im unbearbeiteten Zustand besonders bruchempfindlich ist und die Halbleiterscheibe schon durch geringfügige Druck- und/oder Temperaturbelastungen im Kantenbereich beschädigt werden kann.These Edge rounding methods are necessary because the edge is unprocessed Condition is particularly sensitive to breakage and the semiconductor wafer even by minor Pressure and / or temperature loads in the edge area are damaged can.
Die Gruppe der chemischen Bearbeitungsschritte umfasst Reinigungs- und Ätzschritte.The Group of chemical processing steps includes cleaning and etching steps.
Die Gruppe der chemo-mechanischen Bearbeitungsschritte umfasst Polierschritte, mit denen durch teilweise chemische Reaktion und teilweise mechanischen Materialabtrag (Abrasion) die Oberfläche geglättet wird und Restschädigungen der Oberfläche entfernt werden.The Group of chemo-mechanical processing steps includes polishing steps, with those by partial chemical reaction and partly mechanical Material removal (abrasion) the surface is smoothed and residual damage the surface be removed.
Während die klassischen einseitig arbeitenden Polierverfahren („single-side polishing") in der Regel zu schlechteren Planparallelitäten führen, gelingt es mit beidseitig angreifenden Polierverfahren („double-side polishing"), Halbleiterscheiben mit verbesserter Ebenheit herzustellen.While the classical one-sided polishing process ("single-side polishing ") in general to worse plan parallelism to lead, succeeds with both sides attacking polishing process ("double-side polishing "), semiconductor wafers to produce with improved flatness.
Nach den Schleif-, Reinigungs- und Ätzschritten erfolgt gemäß dem Stand der Technik eine Glättung der Oberfläche der Halbleiterscheiben durch Abtragspolitur. Beim Einseitenpolieren („single-side polishing", SSP) werden Halbleiterscheiben während der Bearbeitung rückseitig auf einer Trägerplatte mit Kitt, durch Vakuum oder mittels Adhäsion gehalten. Beim Doppelseitenpolieren (DSP) werden Halbleiterscheiben lose in eine dünne Zahnscheibe eingelegt und vorder- und rückseitig simultan „frei schwimmend" zwischen einem oberen und einem unteren, mit einem Poliertuch belegten Polierteller poliert.To the grinding, cleaning and etching steps takes place according to the state the technique a smoothing the surface the semiconductor wafers by Abtragspolitur. When polishing in one side ( "Single-side polishing ", SSP) be semiconductor wafers during the processing back on a carrier plate with cement, by vacuum or by adhesion. When double-side polishing (DSP), semiconductor wafers are loosely inserted into a thin toothed disk and front and back simultaneously "floating" between an upper one and a lower polishing pad coated with a polishing cloth.
Des Weiteren werden die Vorderseiten der Halbleiterscheiben oftmals schleierfrei poliert, beispielsweise mit einem weichen Poliertuch unter Zuhilfenahme eines alkalischen Poliersols; zum Erhalt der bis zu diesem Schritt erzeugten Geometrie der Halbleiterscheiben liegen die Materialabträge dabei relativ niedrig, z. B. bei 0,05 bis 1,5 μm. In der Literatur wird dieser Schritt oft als CMP-Politur („chemo-mechanical polishing") bezeichnet.Furthermore, the front sides of the semiconductor wafers are often polished without haze, for example with a soft polishing cloth with the aid of an alkaline polishing sol; In order to obtain the geometry of the semiconductor wafers produced up to this step, the material removals are relatively low, e.g. B. at 0.05 to 1.5 microns. In the literature, this step is often referred to as CMP polishing ("che Mo-mechanical polishing ").
Es ist auch üblich, polierte Halbleiterscheiben mit einer epitaktischen Schicht zu versehen. Nach dem Stand der Technik werden epitaxierte Halbleiterscheiben aus geeigneten Vorprodukten üblicherweise durch eine Prozesssequenz Abtragspolitur (DSP) – End- bzw. Schleierfreipolitur (CMP) – Reinigen – Epitaxie hergestellt.It is also common to provide polished semiconductor wafers with an epitaxial layer. To The prior art is epitaxially semiconductor wafers suitable precursors usually by a process sequence Abtragspolitur (DSP) - final or Schleierfreipolitur (CMP) - Cleaning - Epitaxy produced.
Insbesondere die Polierschritte wie SSP, DSP und CMP sowie der Epitaxieschritt beeinflussen die Ebenheit der Halbleiterscheibe im Randbereich. Es zeigt sich nach jedem dieser geometriekritischen Bearbeitungsschritte üblicherweise eine Verschlechterung der Ebenheit der Halbleiterscheibe im Randbereich.Especially the polishing steps such as SSP, DSP and CMP as well as the epitaxy step affect the flatness of the semiconductor wafer in the edge region. It usually shows up after each of these geometry-critical processing steps a deterioration of the flatness of the semiconductor wafer in the edge region.
Im Stand der Technik wurden Anstrengungen unternommen, die mechanischen und chemischen Bearbeitungsschritte so zu optimieren, dass der abschließende Polierschritt mit möglichst geringen Materialabträgen erfolgen kann, um so die zwangsläufige Verschlechterung der Ebenheit möglichst zu minimieren.in the In the prior art, efforts have been made to mechanical and to optimize chemical processing steps so that the final polishing step with as possible low material removals can be done so the inevitable Deterioration of the flatness possible to minimize.
Damit sind jedoch bestenfalls Halbleiterscheiben mit akzeptablen Ebenheitswerten verfügbar, wenn stets ein Randausschluss von wenigstens 2 mm zugrunde gelegt wird, vgl. ITRS „Roadmap". Um Halbleiterscheiben für zukünftige Technologiegenerationen bereitstellen zu können, die den hohen Anforderungen an den Kantenbereich der Halbleiterscheibe genügen, um also beispielsweise auch den äußersten Randbereich der Scheibe den modernen lithographischen Methoden (Immersionslithographie) zugänglich zu machen, waren grundlegend neue Ansätze nötig.In order to however, are at best semiconductor wafers with acceptable flatness values available, if always based on an edge exclusion of at least 2 mm is, cf. ITRS "Roadmap." To semiconductor wafers for future technology generations to be able to provide the high demands on the edge region of the semiconductor wafer sufficient so for example also the outermost Edge area of the disk accessible to modern lithographic methods (immersion lithography) fundamentally new approaches were needed.
Aus dieser Problematik ergab sich die Aufgabenstellung der vorliegenden Erfindung.Out This problem was the task of the present Invention.
Die Aufgabe der Erfindung wird gelöst durch ein Verfahren zur Bearbeitung einer Halbleiterscheibe, umfassend einen oder mehrere Schritte zur Bearbeitung von Vorder- und/oder Rückseite der Halbleiterscheibe, ausgewählt aus einer Gruppe bestehend aus Abtragspolitur, Endpolitur und epitaktischer Beschichtung, sowie wenigstens einen Schritt zur Material abtragenden Bearbeitung einer Kante der Halbleiterscheibe, dadurch gekennzeichnet, dass wenigstens nach einem der Schritte zur Bearbeitung der Seite(n) der Halbleiterscheibe die Material abtragende Bearbeitung der Kante der Halbleiterscheibe erfolgt, wobei wenigstens eine Seite der Halbleiterscheibe vor der Material abtragenden Bearbeitung ihrer Kante mit einer Schutzschicht versehen wird, und dass jene Material abtragende Bearbeitung der Kante der Halbleiterscheibe mit dem Ziel der Reduzierung eines Durchmessers der Halbleiterscheibe erfolgt, derart, dass erst nach diesem Kantenbearbeitungsschritt ein gewünschter Enddurchmesser der Halbleiterscheibe erreicht wird.The The object of the invention is achieved by a method for processing a semiconductor wafer, comprising one or more steps to edit front and / or back of the semiconductor wafer, selected from a group consisting of Abtragspolitur, final polish and epitaxial Coating, as well as at least one step to the material-removing Machining an edge of the semiconductor wafer, characterized that at least after one of the steps for editing the page (s) the semiconductor wafer, the material-removing machining of the edge the semiconductor wafer takes place, wherein at least one side of the semiconductor wafer before the material-removing processing of its edge with a protective layer is provided, and that those material eroding the processing Edge of the semiconductor wafer with the aim of reducing a diameter the semiconductor wafer takes place, such that only after this edge processing step a desired one Final diameter of the semiconductor wafer is achieved.
Dabei erfolgt die wenigstens eine Material abtragende Bearbeitung der Kante der Halbleiterscheibe vorzugsweise direkt im Anschluss an eine Abtragspolitur der Halbleiterscheibe.there the at least one material-removing machining of the Edge of the semiconductor wafer preferably directly after a removal polishing of the semiconductor wafer.
Vorzugsweise erfolgt im Anschluss an eine Abtragspolitur eine Endpolitur der Halbleiterscheibe, wobei die wenigstens eine Material abtragende Bearbeitung der Kante der Halbleiterscheibe der Endpolitur der Halbleiterscheibe nachgelagert ist.Preferably Following a removal polishing, a final polishing of the Semiconductor wafer, wherein the at least one material erosive Processing of the edge of the semiconductor wafer of the final polishing of the semiconductor wafer is downstream.
Vorzugsweise handelt es sich bei der Abtragspolitur um eine Doppelseitenpolitur (DSP) und bei der Endpolitur um eine chemo-mechanische Planarisierung (CMP) der Halbleiterscheibe.Preferably If the removal policy is a Doppelseitenpolitur (DSP) and at the final polishing by a chemo-mechanical planarization (CMP) of Semiconductor wafer.
Vorzugsweise erfolgt die wenigstens eine Material abtragende Bearbeitung der Kante der Halbleiterscheibe im Anschluss an eine epitaktische Beschichtung der Halbleiterscheibe.Preferably the at least one material-removing machining of the Edge of the semiconductor wafer following an epitaxial coating the semiconductor wafer.
Bei der wenigstens einen Material abtragenden Bearbeitung der Kante der Halbleiterscheibe handelt es sich vorzugsweise um einen Kantenschleifschritt.at the at least one material-removing machining of the edge the semiconductor wafer is preferably an edge grinding step.
Ebenfalls bevorzugt ist eine Ätzbehandlung der Kante der Halbleiterscheibe.Also preferred is an etching treatment of Edge of the semiconductor wafer.
Im Rahmen der Erfindung ist es auch bevorzugt, dass sich an die wenigstens eine Material abtragende Bearbeitung der Kante eine zusätzliche Politur der Kante der Halbleiterscheibe anschließt, die entweder separat erfolgt oder in Kombination mit der Material abtragenden Kantenbearbeitung.in the Within the scope of the invention, it is also preferred that at least a material-removing machining of the edge an additional Connecting the edge of the semiconductor wafer, which takes place either separately or in combination with the material-removing edge processing.
Beispielsweise ist es bevorzugt, nach einer Abtragspolitur eine Material abtragende Bearbeitung der Kante, anschließend eine Endpolitur, gefolgt von einer Kantenpolitur durchzuführen.For example It is preferred, after a removal polishing a material erosive Editing the edge, then a final polish followed by an edge polish.
Der Durchmesser der Halbleiterscheibe ist vor der Material abtragenden Bearbeitung ihrer Kante vorzugsweise um wenigstens 1 mm größer als der gewünschte Enddurchmesser der Halbleiterscheibe.Of the Diameter of the semiconductor wafer is eroding in front of the material Processing of its edge preferably at least 1 mm larger than the desired one Final diameter of the semiconductor wafer.
Vor der wenigstens einen Material abtragenden Bearbeitung der Kante der Halbleiterscheibe wird auf wenigstens eine Seite der Halbleiterscheibe eine Schutzschicht aufgebracht.In front the at least one material-removing machining of the edge the semiconductor wafer is on at least one side of the semiconductor wafer a Protective layer applied.
Vorzugsweise handelt es sich bei der vor der Material abtragenden Bearbeitung der Kante der Halbleiterscheibe auf wenigstens eine Seite der Halbleiterscheibe aufzubringenden Schutzschicht um eine Oxidschicht.Preferably this is the machining that precedes the material the edge of the semiconductor wafer on at least one side of the semiconductor wafer applied protective layer around an oxide layer.
Bei der vor der Material abtragenden Bearbeitung der Kante der Halbleiterscheibe auf wenigstens eine Seite der Halbleiterscheibe aufzubringenden Schutzschicht ist es auch bevorzugt, eine Nitridschicht zu verwenden.at the pre-material machining of the edge of the semiconductor wafer to be applied to at least one side of the semiconductor wafer Protective layer, it is also preferable to use a nitride layer.
Bei der vor der Material abtragenden Bearbeitung der Kante der Halbleiterscheibe auf wenigstens eine Seite der Halbleiterscheibe aufgebrachten Schutzschicht ist jedoch auch eine Belackung der wenigstens einen Seite bevorzugt.at the pre-material machining of the edge of the semiconductor wafer on at least one side of the semiconductor wafer applied protective layer However, a Belackung the at least one side is preferred.
Die Schutzschicht wird vorzugsweise unmittelbar nach der Material abtragenden Bearbeitung der Kante der Halbleiterscheibe oder im Anschluss an eine vorzugsweise der Material abtragenden Kantenbearbeitung nachgelagerte Kantenpolitur entfernt.The Protective layer is preferably abrading immediately after the material Machining the edge of the semiconductor wafer or following a preferably downstream of the material-removing edge processing Edge polish removed.
Dies erfolgt bevorzugt durch Behandlung der Halbleiterscheibe mit einem flüssigen Medium.This is preferably carried out by treatment of the semiconductor wafer with a liquid Medium.
Handelt es sich bei der Schutzschicht um eine Oxidschicht, wird diese vorzugsweise in einem Reinigungsschritt gemäß Stand der Technik entfernt, wobei die Halbleiterscheibe dazu bevorzugt mit einem flüssigen Medium, welches Flusssäure beinhaltet, behandelt wird. Derartige Reinigungsschritte sind im Stand der Technik ohnehin nach DSP, CMP vorgesehen, so dass kein separater Behandlungsschritt vonnöten ist.These it is the protective layer to an oxide layer, this is preferably in a cleaning step according to Stand technology, with the semiconductor wafer being preferred with a liquid Medium, which hydrofluoric acid includes, is treated. Such purification steps are in Prior art anyway provided by DSP, CMP, so no separate treatment step is needed.
Neben dem erfindungsgemäß wenigstens einen Kantenbearbeitungsschritt, der DSP, CMP oder der epitaktischen Beschichtung nachgelagert ist, sind weitere derartige Kantenbearbeitungsschritte vor DSP und/oder CMP bevorzugt. Diese zusätzlichen Kantenbearbeitungsschritte dienen dazu, Ausbrüche und Bruchgefährdungen zu vermeiden.Next according to the invention at least an edge processing step, the DSP, CMP or the epitaxial Coating downstream, are more such edge processing steps preferred before DSP and / or CMP. These additional edge processing steps serve outbreaks and breaking threats to avoid.
Vorzugsweise erfolgt nach der Doppelseitenpolitur ein Kantenbearbeitungsschritt, umfassend Kantenverrunden und anschließendes Kantenpolieren, sowie nach dem Kantenbearbeitungsschritt eine chemo-mechanische Politur (CMP) der Vorderseite der Halbleiterscheibe. Vorzugsweise schließt sich daran eine epitaktische Beschichtung an.Preferably after the double-side polishing, an edge processing step takes place, including edge rounding and subsequent edge polishing, as well after the edge processing step, a chemo-mechanical polish (CMP) of the front side of the semiconductor wafer. Preferably closes at it an epitaxial coating.
Vorzugsweise erfolgt nach der Doppelseitenpolitur eine chemo-mechanische Politur (CMP) der Vorderseite der Halbleiterscheibe und anschließend der oder die Kantenbearbeitungsschritt(e). Besonders bevorzugt erfolgt dabei ein Kantenverrunden und anschließendes Kantenpolieren. Anschließend wird die Scheibe vorzugsweise epitaxiert.Preferably After the double-side polish, a chemo-mechanical polish (CMP) is applied to the front the wafer and then the edge processing step (s). Particularly preferably, edge rounding and subsequent edge polishing takes place. Subsequently, will the disc preferably epitaxially.
Vorzugsweise erfolgt ein Kantenverrunden im Anschluss an die Doppelseitenpolitur, anschließend eine chemo-mechanische Politur (CMP) und schließlich nach CMP eine Kantenpolitur, an die sich noch eine epitaktische Beschichtung anschließen kann.Preferably an edge rounding follows after the double-sided polishing, subsequently a chemo-mechanical polish (CMP) and finally after CMP an edge polish, to which an epitaxial coating can be added.
Vorzugsweise wird im Anschluss an eine chemo-mechanische Politur (CMP) der Vorderseite der Halbleiterscheibe eine epitaktische Schicht auf der polierten Vorderseite der Halbleiterscheibe abgeschieden, gefolgt von einem Kantenbearbeitungsschritt, der besonders bevorzugt wiederum ein Kantenverrunden und ein Kantenpolieren umfasst.Preferably is followed by a chemo-mechanical polishing (CMP) of the front of the Semiconductor wafer an epitaxial layer on the polished front the semiconductor wafer deposited, followed by an edge processing step, the most preferred in turn a Kantenverrunden and an edge polishing includes.
Unmittelbar vor und nach DSP, CMP und epitaktischer Beschichtung sind Reinigungsschritte üblich und bevorzugt, die in vorteilhafter Weise auch zur Entfernung der vor dem Kantenverrunden aufgebrachten Oxid-Schutzschicht verwendet werden können, so dass zum Zweck der Entfernung der Oxid-Schutzschicht kein separater Behandlungsschritt erforderlich ist.immediate Before and after DSP, CMP and epitaxial coating cleaning steps are common and preferably, which is also advantageous for removing the before the edge-round applied oxide protective layer can be used can, so that for the purpose of removing the oxide protective layer no separate treatment step is required.
Vorzugsweise wird vor einem Kantenverrundungsschritt die Halbleiterscheibe nur auf einer Seite beschichtet, um die während des Kantenverrundens zu fixierende Seite zu schützen.Preferably becomes before a Kantenverrundungsschritt the semiconductor wafer only coated on one side to the during edge rounding too protect fixing side.
Im Stand der Technik ist bekannt, dass sich durch die Geometrie gebenden Bearbeitungsschritte insbesondere die Geometrie am Rand der Halbleiterscheibe (lokale Ebenheit der Randsites, Edge roll-off) verschlechtert. Zu solchen die Geometrie beeinflussenden Bearbeitungsschritten sind insbesondere Abtragspolitur, also z. B. eine Doppelseitenpolitur, die Endpolitur, üblicherweise als chemo-mechanische Politur durchgeführt sowie eine epitaktische Beschichtung der Halbleiterscheibe.in the The state of the art is known to be given by the geometry Processing steps, in particular the geometry at the edge of the semiconductor wafer (local flatness of the edge sites, edge roll-off) deteriorates. To such processing steps affecting the geometry especially removal polish, ie z. B. a double-sided polish, the final polish, usually performed as a chemo-mechanical polish as well as an epitaxial Coating of the semiconductor wafer.
Der besondere Vorteil des erfindungsgemäßen Verfahrens besteht nun darin, dass wenn der Durchmesser der Halbleiterscheibe vor einem derartigen Geometrie gebenden Schritt gegenüber dem Zieldurchmesser erhöht ist, sich die Bauelementflächen (Sites) mit schlechteren Geometriewerten nach außen in einen Bereich verlagern, der bei der Reduzierung des Durchmessers durch Kantenverrunden und/oder Kantenpolieren beseitigt wird.Of the special advantage of the method is now in that if the diameter of the semiconductor wafer before a this step is increased in relation to the target diameter, itself the component surfaces Relocate (sites) with worse geometry values to the outside, in the reduction of the diameter by Kantenverrunden and / or Edge polishing is eliminated.
Dies führt insgesamt zu einer Verbesserung der Geometrie der Halbleiterscheibe (Maximale lokale Ebenheit, Edge Roll-off).This leads overall to improve the geometry of the semiconductor wafer (max local flatness, edge roll-off).
Der Edge Roll-off verbessert sich insbesondere dann, wenn der Kantenverrundungsschritt nach der epitaktischen Beschichtung der Halbleiterscheibe erfolgt. Außerdem wird in diesem Fall die im Stand der Technik beobachtete vierzählige Symmetrie des Edge Roll-off beseitigt.Of the Edge roll-off improves especially when the edge rounding step takes place after the epitaxial coating of the semiconductor wafer. Furthermore becomes in this case the fourfold symmetry observed in the prior art eliminated the edge roll-off.
Dabei wird auch, was als besonderer Vorteil anzusehen ist, Material im randnahen Bereich, das üblicherweise einen Abfall im Widerstand aufweist, entfernt.there is also, which is to be regarded as a special advantage, material in near-edge area, usually has a drop in resistance removed.
Kantendefekte nach Doppelseitenpolitur werden im nachfolgenden Kantenverrundungsschritt eliminiert.edge defects after double-side polishing, the following edge-rounding step is eliminated.
Das erfindungsgemäße Verfahren ist besonders vorteilhaft, wenn die zu bearbeitende Halbleiterscheibe vor der Doppelseitenpolitur gegenüber dem Zieldurchmesser (z. B. 200 mm, 300 mm, 350 mm, 400 mm oder 450 mm) einen etwas größeren Durchmesser aufweist. Vorzugsweise sollte der Durchmesser vor DSP mindestens 1 mm, besonders bevorzugt 2–6 mm größer sein als der Zieldurchmesser der Halbleiterscheibe.The inventive method is particularly advantageous if the semiconductor wafer to be processed before the double-sided polish with respect to the target diameter (z. B. 200 mm, 300 mm, 350 mm, 400 mm or 450 mm) has a slightly larger diameter having. Preferably, the diameter before DSP should be at least 1 mm, more preferably 2-6 mm larger as the target diameter of the semiconductor wafer.
Das bedeutet z. B. für den Fall, dass eine Halbleiterscheibe mit einem Zieldurchmesser von 300 mm hergestellt werden soll, einen Durchmesser von wenigstens 301 mm vor der Doppelseitenpolitur. Durch den nachfolgenden Kantenbearbeitungsschritt wird dann Material von der Kante der Halbleiterscheibe abgetragen, um den Zieldurchmesser von 300 mm zu erreichen.The means z. For example the case that a semiconductor wafer with a target diameter of 300 mm, a diameter of at least 301 mm before double-side polishing. By the following edge processing step is then material is removed from the edge of the semiconductor wafer to to reach the target diameter of 300 mm.
Das Verfahren eignet sich in gleicher Weise für Halbleiterscheiben mit einem Durchmesser von 350 mm, 400 mm oder 450 mm.The Method is equally suitable for semiconductor wafers with a Diameter of 350 mm, 400 mm or 450 mm.
Figurencharacters
Im Folgenden werden besonders bevorzugte Ausgestaltungen der Erfindung und deren Vorteile anhand von Figuren erläutert.in the The following are particularly preferred embodiments of the invention and their advantages explained with reference to figures.
Die erste Sequenz A zeigt Kantenverrunden und Kantenpolieren nach Doppelseitenpolitur (DSP), gefolgt von einer Endpolitur (CMP).The first sequence A shows edge rounding and edge polishing after double-side polishing (DSP), followed by a final polish (CMP).
Bei Sequenz B erfolgen Kantenverrunden und Kantenpolieren separat: Kantenverrunden nach DSP und Kantenpolieren nach CMP.at Sequence B is done by edge rounding and edge polishing separately: edge rounding after DSP and edge polishing to CMP.
In Sequenz C erfolgen Kantenverrunden und Kantenpolieren nach CMP.In Sequence C is done edge rounding and edge polishing according to CMP.
In Sequenz D erfolgen Kantenverrunden und Kantenpolieren nach DSP, CMP und epitaktischer Beschichtung.In Sequence D are edge rounding and edge polishing according to DSP, CMP and epitaxial coating.
Beispiel und VergleichsbeispielExample and Comparative Example
Halbleiterscheiben aus monokristallinem Silicium (gewünschte Endprodukte: epitaxierte Siliciumscheiben mit einem Durchmesser von etwa 300 mm) wurden gemäß des erfindungsgemäßen Verfahrens bearbeitet.Semiconductor wafers from monocrystalline silicon (desired end products: epitaxy Silicon wafers with a diameter of about 300 mm) were processed according to the method of the invention.
Vor Doppelseitenpolitur betrug der Durchmesser der Siliciumscheiben etwa 304 mm, war also im Radius etwa 2 mm größer als das gewünschte Endprodukt.In front Double side polishing was the diameter of the silicon wafers about 304 mm, so it was about 2 mm larger in radius than the desired end product.
Nach Doppelseitenpolitur wurden die Siliciumscheiben einem Kantenverrundungsschritt unterzogen, wobei die Siliciumscheiben auf einer Seite durch eine Oxidschicht der Dicke 0,5 μm geschützt waren. Diese Oxidschicht wurde jeweils auf der Seite aufgebracht, auf der die Siliciumscheibe im verwendeten Kantenverrundungs-Automaten von einem Scheibenhalter aus keramischem Material gehalten wurde.To Double side polishing, the silicon wafers became an edge-rounding step subjected to the silicon wafers on one side by a Oxide layer of thickness 0.5 microns were protected. This oxide layer was applied on the side on which the silicon wafer used in the edge rounding machine of was held a disc holder made of ceramic material.
Nach dem Kantenverrundungsschritt erfolgte eine Politur der Kanten der Siliciumscheiben. Nachfolgend wurde die Oxidschicht in einem Reinigungsschritt (mit Flusssäure) entfernt.To The edge rounding step was performed by polishing the edges of the edges Silicon wafers. Subsequently, the oxide layer was in a cleaning step (with hydrofluoric acid) away.
Schließlich erfolgte eine chemo-mechanische Politur der Siliciumscheiben.Finally done a chemo-mechanical polishing of the silicon wafers.
Abschließend wurden die Siliciumscheiben jeweils mit einer epitaktischen Schicht aus monokristallinem Silicium versehen.In conclusion, were the silicon wafers each with an epitaxial layer provided monocrystalline silicon.
Die derart bearbeiteten Siliciumscheiben wurden anschließend hinsichtlich ihrer Geometriewerte untersucht, wobei diese mit den Geometriedaten von gemäß Standardablauf prozessierten Scheiben, bei denen Kantenverrundungsschritte ausschließlich vor Doppelseitenpolitur erfolgten, verglichen wurden.The silicon wafers processed in this way were subsequently tested examined their geometry values, these with the geometry data from according to standard procedure Processed discs, where edge rounding steps exclusively before Double page polishing was done, compared.
Es zeigt sich eine deutliche Verbesserung der Ebenheitswerte.It shows a significant improvement in the flatness values.
Im modifizierten Ablauf weisen 100% der Sites einen SBIR von 0,06 μm oder weniger auf, was beim Standardablauf nur bei 90% der Sites der Fall ist. Da alle Sites herangezogen werden sollten, liegt der SBIRmax (100%-Wert) im Beispiel bei 0,06 μm, im Vergleichsbeispiel dagegen bei etwa 0,09 μm.In the modified flow, 100% of the sites have an SBIR of 0.06 μm or less, which is the case in the standard process for only 90% of the sites. Since all sites should be consulted, the SBIR max (100% value) is 0.06 μm in the example, but about 0.09 μm in the comparative example.
Hier zeigt sich eine noch deutlichere Verbesserung der Ebenheitswerte.Here shows an even clearer improvement in the flatness values.
Der maximale lokale Ebenheitswert SFQRmax bei Berücksichtigung aller Sites beträgt im Beispiel 0,02 μm, im Vergleichsbeispiel dagegen etwa 0,09 μm.The maximum local flatness value SFQR max taking all sites into account is 0.02 μm in the example, whereas in the comparative example it is about 0.09 μm.
Dies bedeutet, dass die Siliciumscheibe gemäß Beispiel den Geometrie-Anforderungen bereits der übernächsten Technologiegeneration (22 nm design rule gemäß ITRS-„Roadmap") genügt, was den besonderen Vorteil des erfindungsgemäßen Verfahrens unterstreicht.This means that the silicon wafer according to example the geometry requirements already the second-generation technology generation (22 nm design rule according to ITRS roadmap) is enough emphasizes the particular advantage of the method according to the invention.
Claims (18)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200710021729 DE102007021729B3 (en) | 2007-05-09 | 2007-05-09 | Method for processing semiconductor wafer, for manufacturing semiconductor wafer with revised edge geometry, involves carrying out material removing process of edge of semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200710021729 DE102007021729B3 (en) | 2007-05-09 | 2007-05-09 | Method for processing semiconductor wafer, for manufacturing semiconductor wafer with revised edge geometry, involves carrying out material removing process of edge of semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102007021729B3 true DE102007021729B3 (en) | 2008-10-09 |
Family
ID=39736456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE200710021729 Expired - Fee Related DE102007021729B3 (en) | 2007-05-09 | 2007-05-09 | Method for processing semiconductor wafer, for manufacturing semiconductor wafer with revised edge geometry, involves carrying out material removing process of edge of semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE102007021729B3 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018234030A3 (en) * | 2017-06-21 | 2019-04-04 | Siltronic Ag | Method, control system and installation for processing a semiconductor wafer, and semiconductor wafer |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1017091A2 (en) * | 1998-12-22 | 2000-07-05 | SpeedFam- IPEC Co., Ltd. | A processing method of silicon wafer and a processing apparatus |
| US6482749B1 (en) * | 2000-08-10 | 2002-11-19 | Seh America, Inc. | Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid |
| US20030224604A1 (en) * | 2002-05-31 | 2003-12-04 | Intel Corporation | Sacrificial polishing substrate for improved film thickness uniformity and planarity |
| EP1464442A1 (en) * | 2003-04-02 | 2004-10-06 | Sumitomo Electric Industries, Ltd. | Chamfered freestanding nitride semiconductor wafer and method of chamfering nitride semiconductor wafer |
| EP1852899A1 (en) * | 2005-02-22 | 2007-11-07 | Shin-Etsu Handotai Company Limited | Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer |
| DE102006022089A1 (en) * | 2006-05-11 | 2007-11-15 | Siltronic Ag | Process for producing a semiconductor wafer with a profiled edge |
-
2007
- 2007-05-09 DE DE200710021729 patent/DE102007021729B3/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1017091A2 (en) * | 1998-12-22 | 2000-07-05 | SpeedFam- IPEC Co., Ltd. | A processing method of silicon wafer and a processing apparatus |
| US6482749B1 (en) * | 2000-08-10 | 2002-11-19 | Seh America, Inc. | Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid |
| US20030224604A1 (en) * | 2002-05-31 | 2003-12-04 | Intel Corporation | Sacrificial polishing substrate for improved film thickness uniformity and planarity |
| EP1464442A1 (en) * | 2003-04-02 | 2004-10-06 | Sumitomo Electric Industries, Ltd. | Chamfered freestanding nitride semiconductor wafer and method of chamfering nitride semiconductor wafer |
| US7195545B2 (en) * | 2003-04-02 | 2007-03-27 | Sumitomo Electric Industries, Ltd. | Chamfered freestanding nitride semiconductor wafer and method of chamfering nitride semiconductor wafer |
| EP1852899A1 (en) * | 2005-02-22 | 2007-11-07 | Shin-Etsu Handotai Company Limited | Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer |
| DE102006022089A1 (en) * | 2006-05-11 | 2007-11-15 | Siltronic Ag | Process for producing a semiconductor wafer with a profiled edge |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018234030A3 (en) * | 2017-06-21 | 2019-04-04 | Siltronic Ag | Method, control system and installation for processing a semiconductor wafer, and semiconductor wafer |
| US11158549B2 (en) | 2017-06-21 | 2021-10-26 | Siltronic Ag | Method, control system and plant for processing a semiconductor wafer, and semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102010005904B4 (en) | Method for producing a semiconductor wafer | |
| DE102009051008B4 (en) | Method for producing a semiconductor wafer | |
| DE102008053610B4 (en) | Method for polishing both sides of a semiconductor wafer | |
| DE102009038941B4 (en) | Method for producing a semiconductor wafer | |
| DE102005046726B4 (en) | Non-polished monocrystalline silicon wafer and process for its production | |
| DE10142400B4 (en) | Improved local flatness semiconductor wafer and method of making the same | |
| DE112014006377B4 (en) | Method of manufacturing a semiconductor wafer | |
| DE102009030292B4 (en) | Method for polishing both sides of a semiconductor wafer | |
| DE102004005702A1 (en) | Semiconductor wafer, apparatus and method for producing the semiconductor wafer | |
| DE102008059044B4 (en) | A method of polishing a semiconductor wafer with a strained-relaxed Si1-xGex layer | |
| DE102009030295B4 (en) | Method for producing a semiconductor wafer | |
| DE112009001195B4 (en) | Double-side grinding device and method for producing wafers | |
| DE102009030296B4 (en) | Process for producing an epitaxially coated silicon wafer | |
| DE10344602A1 (en) | Semiconductor wafers are formed by splitting a monocrystal, simultaneously grinding the front and back of wafers, etching and polishing | |
| DE102006020823A1 (en) | Process for producing a polished semiconductor wafer | |
| DE112011100688T5 (en) | Method for producing a semiconductor wafer | |
| DE102009025242B4 (en) | Method for two-sided chemical grinding of a semiconductor wafer | |
| EP0961314A1 (en) | Highly even silicon wafer and process for manufacturing semiconductor wafers | |
| DE112016003032T5 (en) | Method for producing a semiconductor wafer | |
| DE112017005226T5 (en) | A method of polishing a silicon wafer, a method of producing a silicon wafer, and silicon wafers | |
| DE102007021729B3 (en) | Method for processing semiconductor wafer, for manufacturing semiconductor wafer with revised edge geometry, involves carrying out material removing process of edge of semiconductor wafer | |
| DE102009030298B4 (en) | Process for local polishing of a semiconductor wafer | |
| DE102009057593A1 (en) | Method for producing a semiconductor wafer | |
| DE112020005667T5 (en) | Wafer polishing process and silicon wafer | |
| DE102013213839A1 (en) | Process for producing a highly doped semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |