DE102007020477B4 - Sigma-delta modulator and method for generating a sigma-delta modulation signal - Google Patents
Sigma-delta modulator and method for generating a sigma-delta modulation signal Download PDFInfo
- Publication number
- DE102007020477B4 DE102007020477B4 DE200710020477 DE102007020477A DE102007020477B4 DE 102007020477 B4 DE102007020477 B4 DE 102007020477B4 DE 200710020477 DE200710020477 DE 200710020477 DE 102007020477 A DE102007020477 A DE 102007020477A DE 102007020477 B4 DE102007020477 B4 DE 102007020477B4
- Authority
- DE
- Germany
- Prior art keywords
- signal
- unit
- output
- sigma
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/378—Testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Sigma-Delta-Modulator (1), insbesondere für einen Multibit-Sigma-Delta Analog-Digital-Umsetzer, mit einer Regelschleife, in der zumindest ein Multi-Level-Quantisierer (4) und ein Multilevel-Digital-Analog-Umsetzer (5) angeordnet sind, wobei der Multilevel-Digital-Analog-Umsetzer (5) mindestens drei erste elektrische Einheitsschaltungen (6a) hat, die jeweils ein erstes Einheitselement (7a) und ein damit verbundenes erstes Schaltelement (8a) zum Zu- oder Abschalten des ersten Einheitselements (7a) aufweisen, wobei das erste Schaltelement (8a) einen ersten Steuereingang hat, über den es durch Anlegen eines Steuersignals betätigbar ist, und wobei die ersten Steuereingänge mit einem Ausgang des Multi-Level-Quantisierers (4) in Steuerverbindung stehen, wobei der Multilevel-Digital-Analog-Umsetzer (5) eine zweite Einheitsschaltung (6b) mit einem zweiten Schaltelement (8b) und einem zweiten Einheitselement (7b) aufweist, wobei das zweite Schaltelement (8b) einen zweiten Steuereingang hat, wobei zum Erzeugen eines Testsignals eine Testsignalquelle (14) mit einem Quellenausgang für das Testsignal vorgesehen ist, wobei der Quellenausgang und der Ausgang des Multi-Level-Quantisierers (4) über eine Vertauschungseinrichtung (13) mit den ersten Steuereingängen und dem...Sigma-delta modulator (1), in particular for a multibit sigma-delta analog-to-digital converter, having a control loop in which at least one multi-level quantizer (4) and one multilevel digital-to-analog converter (5 ), wherein the multilevel digital-to-analog converter (5) has at least three first electrical unit circuits (6a) each having a first unit element (7a) and a first switching element (8a) connected thereto for connecting or disconnecting the first one Unitary element (7a), wherein the first switching element (8a) has a first control input, via which it can be actuated by applying a control signal, and wherein the first control inputs are in control connection with an output of the multi-level quantizer (4), wherein the multilevel digital-to-analog converter (5) has a second unit circuit (6b) with a second switching element (8b) and a second unit element (7b), the second switching element (8b) having a second control input, wherein a test signal source (14) with a source output for the test signal is provided for generating a test signal, wherein the source output and the output of the multi-level quantizer (4) via an interchangeable means (13) with the first control inputs and the ...
Description
Die Erfindung betrifft einen Sigma-Delta-Modulator nach dem Oberbegriff von Anspruch 1 und ein Verfahren zum Erzeugen eines Sigma-Delta-Modulationssignals gemäß Anspruch 6.The The invention relates to a sigma-delta modulator according to the preamble of claim 1 and a method for generating a sigma-delta modulation signal according to claim 6th
Aus S. Yan, E. Sánchez-Sinencio, ”A Continuous-Time ΣΔ Modulator With 88-dB Dynamic Range and 1.1-MHz Signal Bandwidth, IEEE Journal of Solid-State Circ., Vol. 39, No. 1, Jan. 2004, Seiten 75–86 ist ein Sigma-Delta-Modulator bekannt, der eine Regelschleife aufweist, in der ein Subtraktionsglied, ein Schleifenfilter, ein Multi-Level-Quantisierer und ein Multilevel-Digital-Analog-Umsetzer angeordnet sind. Mit Hilfe des Subtraktionsglieds wird das von dem im Rückkopplungszweig der Regelschleife angeordneten Multilevel-Digital-Analog-Umsetzer erzeugte analoge Ausgangssignal von einem analogen Eingangssignal des Sigma-Delta-Modulators subtrahiert. Das so erhaltene analoge Differenzsignal wird mittels des Schleifenfilters tiefpassgefiltert und dann mit Hilfe des Multi-Level-Quantisierers in ein entsprechendes digitales Signal umgesetzt, das nachstehend auch als Regelschleifenausgangssignal bezeichnet wird. Das Regelschleifenausgangssignal wird an den Eingang des Multilevel-Digital-Analog-Umsetzers angelegt.Out S. Yan, E. Sánchez-Sinencio, "A Continuous-Time ΣΔ Modulator With 88-dB Dynamic Range and 1.1-MHz Signal Bandwidth, IEEE Journal of Solid-State Circ., Vol. 1, Jan. 2004, pages 75-86 a sigma-delta modulator is known which has a control loop, in which a subtractor, a loop filter, a multi-level quantizer and a multilevel digital-to-analog converter are arranged. With help of the subtraction member is that of the arranged in the feedback branch of the control loop Multilevel digital-to-analog converter generated analog output signal subtracted from an analog input signal of the sigma-delta modulator. The analog differential signal thus obtained is determined by means of the loop filter low-pass filtered and then using the multi-level quantizer converted into a corresponding digital signal, the below Also referred to as a control loop output signal. The control loop output signal becomes applied to the input of the multilevel digital-to-analog converter.
Durch den in den Rückkopplungszweig der Regelschleife geschalteten Multilevel-Digital-Analog-Umsetzer ist es möglich, einen Multilevel-Digital-Analog-Umsetzer mit mittlerer Auflösung und mittlerer Umsetzrate auch für Anwendungen mit hoher Auflösung und/oder hoher Umsetzrate einzusetzen, beispielsweise in hoch auflösenden Audioumsetzern und Front-End-Schaltungen von Mobilfunkgeräten sowie Schnittstellen in Kommunikations- und Informationseinrichtungen.By in the feedback branch the control loop switched multilevel digital-to-analog converter, it is possible to use a Multilevel digital-to-analog converter with medium resolution and average conversion rate also for High resolution applications and / or high conversion rate, for example in high-resolution audio converters and Front-end circuits of mobile devices as well as interfaces in Communication and information facilities.
Der Digital-Analog-Umsetzer hat eine Anzahl von Einheitsschaltungen, die jeweils eine Einheitsstromquelle als Einheitselement aufweisen. Jede Einheitsstromquelle ist jeweils mit Hilfe eines Schaltelements zu- oder abschaltbar. Zum Erzeugen eines dem Regelschleifenausgangssignal entsprechenden analogen Ausgangssignals werden die Schaltelemente in Abhängigkeit von dem Regelschleifenausgangssig nal betätigt, wobei sich das Ausgangssignal des Digital-Analog-Umsetzers aus der Überlagerung bzw. der Addition der Ströme der Einheitsstromquellen ergibt.Of the Digital-to-analog converter has a number of unit circuits, each having a unit current source as a unit element. Each unit current source is each by means of a switching element can be switched on or off. For generating a control loop output signal corresponding analog output signal become the switching elements dependent on operated by the Regelschleifenausgangssig signal, wherein the output signal of Digital-to-analog converter from the superposition or the addition the streams the unit current sources.
Da die Genauigkeit des Regelschleifenausgangssignals maßgeblich durch die Linearität des internen Digital-Analog-Umsetzers bestimmt wird, weist jede Einheitsstromquelle jeweils eine Hauptstromquelle und eine parallel dazu geschaltete, verstellbare Korrekturstromquelle auf. Der durch die Hauptstromquelle fließende Hauptstrom ist größerer als der durch die Korrekturstromquelle fließende Korrekturstrom. Um trotz der vorhandenen Toleranzen der Hauptstromquellen eine möglichst gute Linearität des Digital-Analog-Umsetzers zu erreichen, werden die einzelnen Einheitsstromquelle bei einem Kalibrierungsschritt nacheinander mit einer Referenzstromquelle in Reihe geschaltet, wobei die Korrekturstromquelle jeweils so eingestellt wird, dass die Summe aus dem Hauptstrom und dem Korrekturstrom einem von der Referenzstromquelle vorgegebenen Referenzstrom entspricht. Diese Vorgehensweise ermöglicht jedoch nur den Ausgleich statischer Fehler, d. h. es werden die relativen Fehler der eingeschwungenen Einheitsstromquellen kompensiert. Dynamische Fehler durch unterschiedliche Verzögerungszeiten sowie unterschiedliches Einschwingverhalten der Einheitsstromquellen werden nicht ausgeglichen. Ungünstig ist außerdem, dass die Korrekturstromquellen einen nicht unerheblichen zusätzlichen Schaltungsaufwand erfordern.There the accuracy of the control loop output signal relevant through the linearity the internal digital-to-analog converter is determined, assigns each Unit power source one main power source and one parallel connected, adjustable correction current source on. The through the main power source is flowing Main current is greater than the correction current flowing through the correction current source. In spite of it the existing tolerances of the main power sources as possible good linearity of the To achieve digital-to-analog converter, the single unit power source in a calibration step in succession with a reference current source connected in series, with the correction current source each set so is that the sum of the main current and the correction current one of the reference current source corresponds to the predetermined reference current. These Approach possible but only the compensation of static errors, d. H. it will be the compensated relative error of the steady-state unit current sources. Dynamic errors due to different delay times as well as different ones Transient response of the unit current sources are not compensated. Unfavorable in addition, that the correction current sources a not inconsiderable additional circuit complexity require.
Aus Craig Petrie and Matt Miller: A Background Calibration Technique for Multibit Delta-Sigma Modulators, in ISCAS 2000 – IEEE International Symposium an Circuits and Systems, 28.–31. Mai 2000, Genf, Schweiz, Seiten II-29 bis II-32 ist ein Sigma-Delta-Modulator mit den Merkmalen des Oberbegriffs des Anspruchs 1 bekannt. Außerdem ist in dieser Druckschrift ein Verfahren mit den Merkmalen des Oberbegriffs des Anspruchs 6 beschrieben, bei dem das Testsignal so gewählt wird, dass es außerhalb des Frequenzbandes eines Nutzsignals liegt. Dies ergibt den Vorteil, dass das das Testsignal das Nutzsignal nicht überlagert und somit die Kenngrößen der Einheitsschaltungen während des laufenden Betriebs im Hintergrund ermittelt werden können. Das Verfahren hat jedoch den Nachteil, dass das außerhalb des Nutzbandes liegende Testsignal von großen Rauschanteilen überlagert wird. Dies verringert die Genauigkeit der Analyse und die Zeit zur Korrektur vergrößert sich stark. Die Autoren schlagen deshalb vor, eine zusätzliche „Nullstelle” in die Rauschübertragungsfunktion einzubauen, die das Rauschen um das Testsignal reduziert.Out Craig Petrie and Matt Miller: A Background Calibration Technique for Multibit Delta Sigma Modulators, in ISCAS 2000 - IEEE International Symposium at Circuits and Systems, 28.-31. May 2000, Geneva, Switzerland, pages II-29 to II-32 is a sigma-delta modulator with the features of the preamble of claim 1 known. Besides that is in this document a method with the features of the preamble of claim 6, wherein the test signal is selected that it is outside the frequency band of a useful signal is located. This gives the advantage that the test signal does not superimpose the useful signal and thus the characteristics of the Unit circuits during of ongoing operations can be determined in the background. The However, the method has the disadvantage that the lying outside the useful tape Test signal from large Superimposed noise becomes. This reduces the accuracy of the analysis and the time to Correction increases strong. The authors therefore suggest adding an additional "zero" into the Noise transfer function which reduces the noise around the test signal.
Diese Lösung bringt aber den gravierenden Nachteil, dass die Ordnung der Regelschleife erhöht werden muss. Damit steigt aber auch das Risiko einer Instabilität, d. h. der Schaltungsaufwand wird höher und der Leistungsverbrauch steigt.These solution But brings the serious disadvantage that the order of the control loop increase got to. But this also increases the risk of instability, d. H. the circuit complexity becomes higher and the power consumption increases.
Es besteht deshalb die Aufgabe, einen Sigma-Delta-Modulator der eingangs genannten Art zu schaffen, der einen einfachen Aufbau aufweist und es ermöglicht, dynamische und statische Abweichungen, welche die einzelnen Einheitsschaltungen zueinander aufweisen, während des laufenden Betriebs zu bestimmen. Außerdem besteht die Aufgabe, ein Verfahren der eingangs genannten Art zu schaffen, mit dem auf einfache Weise dynamische und statische Abweichungen der einzelnen Einheitsschaltungen während des laufenden Betriebs ermittelt werden können.It is therefore an object to provide a sigma-delta modulator of the type mentioned, which has a simple structure and makes it possible to determine dynamic and static deviations, which have the individual unit circuits to each other during operation. In addition, the object is to provide a method of the type mentioned, with the dynamic and stati in a simple manner deviations of the individual unit circuits during operation can be determined.
Diese Aufgabe wird bezüglich des Sigma-Delta-Modulators mit den Merkmalen des Anspruchs 1 und bezüglich des Verfahrens mit den Merkmalen des Anspruchs 6 gelöst.These Task is relative the sigma-delta modulator having the features of claim 1 and in terms of the method with the features of claim 6 solved.
Der Digital-Analog-Umsetzer hat also ein scheinbar überflüssiges zusätzliches zweites Einheitselement, das vorzugsweise mit den ersten Einheitselementen bezüglich seines Ersatzschaltbilds übereinstimmt und insbesondere mit diesen baugleich ist. Das zweite Einheitselement kann von der Vertauschungseinrichtung als Ersatz für jedes erste Einheitselement des Digital-Analog-Umsetzers in den laufenden Betrieb eingeschaltet werden, wobei das betreffende erste Einheitselement jeweils aus dem laufenden Betrieb entfernt wird. Dies wird dadurch erreicht, dass das dem betreffenden ersten Einheitselement zugeordnete Steuersignal an den Steuereingang des zweiten Einheitselements angelegt wird und an den Steuereingang dieses ersten Einheitselements das veränderliche Testsignal angelegt wird. Das von der Testsignalquelle bereitgestellte Testsignal wird nun zu vorgegebenen Zeiten oder dauerhaft auf die aktuell separierte Einheitsschaltung gegeben, also entweder auf die zweite Einheitsschaltung oder auf die erste Einheitsschaltung, die gerade mit Hilfe der Vertauschungseinrichtung durch die zweite Einheitsschaltung im laufenden Betrieb ersetzt wird. Hierdurch wird in den Digital-Analog-Umsetzer eine Sequenz eingespeist, die nur von der aktuell separierten Einheitsschaltung und der Sequenz des Testsignals abhängt.Of the Digital-to-analog converter thus has an apparently superfluous additional second unit element, preferably with the first unit elements with respect to its Equivalent circuit diagram matches and in particular with these identical. The second unit element may be from the interchangeable device as a substitute for each first unit element of the digital-to-analog converter in the current Operation are turned on, wherein the relevant first unit element each removed from the current operation. This will be done achieves that associated with the respective first unit element Control signal applied to the control input of the second unit element and to the control input of this first unit element the variable Test signal is applied. The test signal provided by the test signal source is now at predetermined times or permanently on the currently separated Given unity circuit, so either the second unit circuit or to the first unit circuit, which is currently using the permutation device replaced by the second unit circuit during operation becomes. As a result, in the digital-to-analog converter, a sequence fed only from the currently separated unit circuit and the sequence of the test signal depends.
Diese Sequenz ist modifiziert in dem am Ausgang des Multilevel-Quantisierers anliegenden digitalen Regelschleifenausgangssignal oder einem daraus erzeugten Ausgangssignal des Sigma-Delta-Modulators wieder zu finden. Durch Korrelation des Regelschleifenausgangssignal oder des daraus erzeugten Ausgangssignals mit dem Testsignal kann ein für die betreffende erste Einheitsschaltung charakteristischer Wert gefunden werden. Dieser Wert oder diese Kenngröße ist abhängig vom statischen Ausgangssignal der Einheitsschaltung und von der Dynamik der Einheitsschaltung, also vom Ein- und Ausschaltzeitpunkt und vom Einschwingverhalten. Auf diese Weise kann nacheinander für jede separierte und mit dem Testsignal beaufschlagte Einheitsschaltung eine entsprechende Kenngröße gefunden werden, der proportional zum dynamischen und statischen Fehler der Einheitsschaltung ist. Das Einheitselement kann insbesondere eine Stromquelle, ein mit einer Spannungsquelle verbindbarer elektrischer Widerstand und/oder ein Kondensator sein.These Sequence is modified in the output of the multilevel quantizer applied digital control loop output signal or one of them to find the generated output signal of the sigma-delta modulator again. By correlation of the control loop output signal or the generated therefrom Output signal with the test signal can be a for the relevant first unit circuit characteristic value can be found. This value or this Characteristic depends on static output of the unit circuit and the dynamics the unit circuit, so from the on and off time and from the transient response. In this way, one after the other for each separated and the test signal supplied to the unit circuit corresponding Characteristic can be found, proportional to the dynamic and static error of the unit circuit is. The unit element may in particular be a power source with a voltage source connectable electrical resistance and / or be a capacitor.
Bei einem Sigma-Delta-Modulator, der in einen Sigma-Delta-Analog-Digitalumsetzer integriert ist, ist der Ausgang des Multi-Level-Quantisierers bevorzugt über einen Codewandler und/oder ein Dezimationsfilter indirekt mit dem ersten Eingang eines Differenzglieds verbunden. Das Testsignal wird also aus dem digitalen Ausgangssignal des Sigma-Delta-Modulators oder des Sigma-Delta-Analog-Digitalumsetzers herausgerechnet, damit es die Auflösung des Sigma-Delta-Modulators bzw. Sigma-Delta-Analog-Digitalumsetzers im laufenden Betrieb nicht Wesentlich stört. Somit können die Kenngrößen während des laufenden Betriebs im Hintergrund ermittelt werden.at a sigma-delta modulator integrated into a sigma-delta analog-to-digital converter, For example, the output of the multi-level quantizer is preferably one Code converter and / or a decimation filter indirectly with the first Input of a differential element connected. The test signal will be off the digital output signal of the sigma-delta modulator or the Sigma-delta analog to digital converter calculated out so that it is the resolution of the sigma-delta modulator or sigma-delta analog-to-digital converter during operation Essentially disturbs. Thus, you can the parameters during the ongoing operation in the background.
Die Testsignalquelle ist bevorzugt eine Rauschquelle, mit der insbesondere ein binäres, pseudo-zufälliges weißes Rauschen erzeugbar ist. Das aus dem analogen Eingangssignal erzeugte digitale Ausgangssignal des Sigma-Delta-Modulators bzw. Sigma-Delta-Analog-Digitalumsetzers wird dann noch weniger gestört, wenn das Testsignal während des laufenden Betriebs in den internen Multibit-Sigma-Delta Analog-Digital-Umsetzer eingespeist wird.The Test signal source is preferably a noise source, with the particular a binary, pseudo-random white noise can be generated. The digital generated from the analog input signal Output signal of the sigma-delta modulator or sigma-delta analog-to-digital converter will be disturbed even less if the test signal during running into the internal multibit sigma-delta analog-to-digital converter is fed.
Bei einer besonders vorteilhaften Ausführungsform der Erfindung ist der Korrelationsausgang zum Speichern der Kenngrößen für die Abweichungen zumindest der ersten Einheitsschaltungen mit einem Datenspeicher verbunden, und an dem Datenspeicher ist eine Kompensationseinrichtung angeschlossen, die derart ausgestaltet ist, dass sie in Abhängigkeit von den Kenngrößen die durch die Abweichungen der Einheitsschaltungen in einem Ausgangssignal des Multi-Level-Quantisierers und/oder in einem am ersten Eingang des Differenzglieds anliegenden Digitalsignal auftretenden Fehler zumindest teilweise kompensiert. Dabei ist es sogar möglich, dass diese digitale Kompensation während des laufenden Betriebs des Sigma-Delta-Modulators bzw. Sigma-Delta-Analog-Digitalumsetzers vorgenommen wird, beispielsweise um eine durch eine Temperaturveränderung bewirkte Abweichung einer Einheitsquelle relativ zu den anderen Einheitsquellen auszugleichen.at a particularly advantageous embodiment of the invention the correlation output for storing the characteristics for the deviations at least the first unitary circuits connected to a data memory, and a compensation device is connected to the data memory, which is designed such that it depends on the characteristics of the by the deviations of the unit circuits in an output signal of the multi-level quantizer and / or in a voltage applied to the first input of the differential element Digital signal occurring error at least partially compensated. It is even possible that this digital compensation during operation the sigma-delta modulator or sigma-delta analog-to-digital converter is made, for example, by a temperature change caused deviation of one unit source relative to the others Balance out sources of unity.
Vorteilhaft ist, wenn die Kompensationseinrichtung mindestens eine dritte Einheitsschaltung für den Multilevel-Digital-Analog-Umsetzer umfasst, die ein drittes Einheitselement und ein damit verbundenes, einen drittes Steuereingang aufweisendes drittes Schaltelement zum Zu- oder Abschalten des Einheitselements aufweist, und wenn der dritte Steuereingang über eine Ansteuereinrichtung mit dem Datenspeicher und der Vertauschungseinrichtung in Steuerverbindung steht. Mit Hilfe der dritten Einheitsschaltung können dann Fehler im analogen Ausgangssignal des Multilevel-Digital-Analog-Umsetzer, die durch eine Abweichung eines ersten Einheitselements von dem zweiten Einheitselement und/oder durch eine Abweichung zweier erster Einheitselemente verursacht sind, zumindest teilweise kompensiert werden. Dabei unterscheidet sich die dritte Einheitsschaltung bevorzugt in der Weise von den ersten und zweiten Einheitsschaltungen, dass das Zu- oder Abschalten des dritten Einheitselements eine kleinere Veränderung des analogen Ausgangssignals des Multilevel-Digital-Analog-Umsetzers bewirkt als das Zu- oder Abschalten eines ersten oder zweiten Einheitselements.It is advantageous if the compensation device comprises at least a third unit circuit for the multilevel digital-to-analog converter having a third unit element and a third switching element having a third control input connected thereto for connecting or disconnecting the unit element, and if the third control input is in control connection with the data memory and the permutation device via a drive device. With the help of the third unit circuit then errors in the analog output signal of the multilevel digital-to-analog converter, by a deviation of a first unit element of the second unit element and / or caused by a deviation of two first unit elements are at least partially compensated. In this case, the third unit circuit preferably differs in the manner from the first and second unit circuits in that the connection or disconnection of the third unit element causes a smaller change in the analog output signal of the multilevel digital-to-analog converter than the switching on or off of a first or second second unit element.
Bei einer andern vorteilhaften Ausgestaltung der Erfindung weist die Kompensationseinrichtung ein Additionsglied auf, das einen mit dem Quellenausgang der Testsignalquelle verbundenen ersten Eingang und einen mit dem Datenspeicher verbundenen zweiten Eingang hat, wobei der Ausgang des Additionsglieds über die Einrichtung zur Nachbildung der Übertragungsfunktion mit dem zweiten Eingang des Differenzglieds verbunden ist. Der Einfluss, den statische und/oder dynamische Abweichungen, welche die ersten und zweiten Einheitsschaltungen relativ zueinander aufweisen, auf das digitale Ausgangssignal des Sigma-Delta-Modulators bzw. Sigma-Analog-Digitalumsetzers haben, kann also auch digital kompensiert werden.at another advantageous embodiment of the invention, the Compensation device on an addition member, the one with the Source output of the test signal source connected first input and has a second input connected to the data memory, wherein the output of the addition member over the device for simulating the transfer function with the second input of the differential element is connected. The influence, the static and / or dynamic deviations which are the first and second unit circuits relative to each other the digital output signal of the sigma-delta modulator or sigma analog-to-digital converter can be digitally compensated.
Die Erfindung ermöglicht also eine Charakterisierung der dynamischen und statischen Fehler der ersten Digital-Analog-Umwandler-Einheitsschaltungen relativ zueinander und/oder relativ zu einer zweiten Digital-Analog-Umwandler-Einheitsschaltung. Die Erfassung der Fehler kann im laufenden Betrieb erfolgen. Für die Fehlererkennung wird nur ein sehr geringer Schaltungs- und Rechenaufwand benötigt. Nach der Ermittlung und Speicherung der Kenngrößen für die Fehler ist eine analoge und/oder digitale Korrektur der Fehler nach Methoden des Standes der Technik einfach durchführbar.The Invention allows So a characterization of dynamic and static errors relative to the first digital-to-analog converter unit circuits to each other and / or relative to a second digital-to-analog converter unit circuit. The Capturing the errors can be done during operation. For error detection Only a very small circuit and computational effort is needed. To The determination and storage of the parameters for the errors is an analogous one and / or digital correction of errors by state-of-the-art methods technically feasible.
Nachfolgend sind Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutern. Es zeigt:following are exemplary embodiments explain the invention with reference to the drawing. It shows:
Ein
in
Um
die Zeichnung übersichtlich
zu gestalten, ist der Multilevel-Digital-Analog-Umsetzer
Der
Digital-Analog-Umsetzer
Der
Digital-Analog-Umsetzer
Der
Digital-Analog-Umsetzer
Der
Digital-Analog-Umsetzer
In
Ein
Ausgangsanschluss des Subtraktionsglieds
Der
Sigma-Delta-Modulator
In
einem ersten Betriebszustand der Vertauschungseinrichtung
In
In
einer der Anzahl der ersten Einheitselemente
q1 = q'T und
qT = q'1 In one of the number of first unit elements
q 1 = q ' T and q T = q' 1
Somit
wird also das vor dem Vertauschen von dem Steuersignal q1 angesteuerte erste Schaltelement
Bei
jedem zweiten Betriebszustand wird jeweils mittels der Korrelationseinrichtung
Damit
die Einspeisung des Testsignals das Ausgangssignal des Sigma-Delta-Modulators
Bei
dem in
Die
im Datenspeicher
Ein
Beispiel für
einen Multibit-Sigma-Delta Analog-Digital-Umsetzer mit analoger
Korrektur ist in
Die
im Datenspeicher
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200710020477 DE102007020477B4 (en) | 2007-04-27 | 2007-04-27 | Sigma-delta modulator and method for generating a sigma-delta modulation signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200710020477 DE102007020477B4 (en) | 2007-04-27 | 2007-04-27 | Sigma-delta modulator and method for generating a sigma-delta modulation signal |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007020477A1 DE102007020477A1 (en) | 2008-10-30 |
DE102007020477B4 true DE102007020477B4 (en) | 2009-10-29 |
Family
ID=39777581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200710020477 Expired - Fee Related DE102007020477B4 (en) | 2007-04-27 | 2007-04-27 | Sigma-delta modulator and method for generating a sigma-delta modulation signal |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102007020477B4 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018103711A1 (en) | 2018-02-20 | 2019-08-22 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Method and circuit for multilevel modulation |
-
2007
- 2007-04-27 DE DE200710020477 patent/DE102007020477B4/en not_active Expired - Fee Related
Non-Patent Citations (3)
Title |
---|
E. Sánchez-Sinencio: A Continuous-Time SigmaDelta Modulator With 88-dB Dynamic Range and 1.1-MHz Signal Bandwidth, IEEE Journal of Solid-State Circ., Vol. 39, No. 1, Jan. 2004, S. 75-86 * |
Graig Petrie and Matt Miller: A Background Calibration Technique for Multibit Delta-Sigma Modulators. In ISCAS 2000-IEEE International Symposium on Circuits and Systems, 28.-31. Mai 2000 Genf, Schweiz, Seiten II-29 bis II-32 * |
Graig Petrie and Matt Miller: A Background Calibration Technique for Multibit Delta-Sigma Modulators. In ISCAS 2000-IEEE International Symposium on Circuits and Systems, 28.-31. Mai 2000 Genf, Schweiz, Seiten II-29 bis II-32 E. Sánchez-Sinencio: A Continuous-Time ΣΔ Modulator With 88-dB Dynamic Range and 1.1-MHz Signal Bandwidth, IEEE Journal of Solid-State Circ., Vol. 39, No. 1, Jan. 2004, S. 75-86 |
Also Published As
Publication number | Publication date |
---|---|
DE102007020477A1 (en) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4003758C2 (en) | Circuit arrangement for reducing the effects of mismatched impedance elements | |
DE102004039161B4 (en) | Folding analogue / digital converter | |
DE2926900C2 (en) | ||
DE102008048901B4 (en) | Integrated circuit having a variety of multi-bit digital-to-analog converters, sigma-delta modulator circuitry and methods of calibrating a variety of multi-bit digital-to-analog converters | |
DE3202789C2 (en) | ||
DE102015102769B4 (en) | DIGITAL-ANALOG CONVERTER WITH CORRECTION OF PARASITAR ROUTING RESISTANCE | |
DE102014102860A1 (en) | System and method for a power supply | |
DE2823214A1 (en) | CIRCUIT ARRANGEMENT FOR COMPENSATING THE ZERO OFFSET OF THE OUTPUT SIGNAL OF A SUPERVISORY ARRANGEMENT PROCESSING AN ANALOG SIGNAL | |
DE102018107692B4 (en) | Power scaling of a continuous time delta-sigma modulator | |
DE4311724A1 (en) | Low-noise delta sigma modulator for analog / digital converters | |
DE60034435T2 (en) | CONVENIENT CONFIGURATION FOR MONITORING AND CONTROLLING A PARAMETRIC MEASURING UNIT IN AN AUTOMATIC TEST UNIT | |
DE3329820A1 (en) | CIRCUIT ARRANGEMENT WITH A COUNTERACTIVE VALUE ELEMENT | |
EP0452609A1 (en) | High resolution monolithic integrated analog-digital converter | |
WO2000065789A1 (en) | Digital gmsk filter | |
DE102008016204A1 (en) | Readout of multilevel storage cells | |
DE3144649A1 (en) | A SINUS GENERATOR FORMED TELEPHONE SYSTEMS, IN PARTICULAR TELEPHONE SYSTEMS, MADE OF DIGITAL CIRCUITS | |
DE10247133A1 (en) | Controlled current source, especially for digital-to-analog converters in time-continuous sigma-delta modulators | |
DE102005028726A1 (en) | Method and device for analog-to-digital conversion | |
DE60309812T2 (en) | System and method for expanding the dynamic range of an analog-to-digital converter | |
DE102007020477B4 (en) | Sigma-delta modulator and method for generating a sigma-delta modulation signal | |
DE102005015390B4 (en) | Quantizer in a multilevel sigma-delta analog-to-digital converter | |
DE602004009781T2 (en) | METHOD FOR CONTROLLING AN AMPLIFIER WITH VARIABLE AMPLIFICATION AND ELECTRONIC CIRCUIT | |
DE4135991C1 (en) | Capacitance-frequency converter producing rectangular pulse train signal - has two changeover switches connected to respective plates of capacitor for connection to different potentials | |
DE69531088T2 (en) | Selection device for selecting electrical cells and device for using such a device | |
DE2116765B2 (en) | Circuit arrangement for converting an analog signal into a simultaneous digital signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: HUWER, ANDREAS, DIPL.-ING. DR.-ING., DE Representative=s name: ANDREAS HUWER, DE |
|
R082 | Change of representative |
Representative=s name: HUWER, ANDREAS, DIPL.-ING. DR.-ING., DE |
|
R081 | Change of applicant/patentee |
Owner name: ALBERT-LUDWIGS-UNIVERSITAET FREIBURG, DE Free format text: FORMER OWNER: ALBERT-LUDWIGS-UNIVERSITAET FREIBURG, 79104 FREIBURG, DE Effective date: 20130930 |
|
R082 | Change of representative |
Representative=s name: HUWER, ANDREAS, DIPL.-ING. DR.-ING., DE Effective date: 20130930 Representative=s name: HUWER, ANDREAS, DIPL.-ING. DR.-ING., DE Effective date: 20120926 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20141101 |