DE102007017849A1 - Signal state analyzing and injecting method for e.g. application-specific integrated circuit, involves merging data with logic description chip, and computing signal states for signals - Google Patents

Signal state analyzing and injecting method for e.g. application-specific integrated circuit, involves merging data with logic description chip, and computing signal states for signals Download PDF

Info

Publication number
DE102007017849A1
DE102007017849A1 DE102007017849A DE102007017849A DE102007017849A1 DE 102007017849 A1 DE102007017849 A1 DE 102007017849A1 DE 102007017849 A DE102007017849 A DE 102007017849A DE 102007017849 A DE102007017849 A DE 102007017849A DE 102007017849 A1 DE102007017849 A1 DE 102007017849A1
Authority
DE
Germany
Prior art keywords
signals
bus
injection
chip
analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007017849A
Other languages
German (de)
Inventor
Tobias Strauch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EDAPTABILITY E K
EDAPTABILITY EK
Original Assignee
EDAPTABILITY E K
EDAPTABILITY EK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EDAPTABILITY E K, EDAPTABILITY EK filed Critical EDAPTABILITY E K
Priority to DE102007017849A priority Critical patent/DE102007017849A1/en
Publication of DE102007017849A1 publication Critical patent/DE102007017849A1/en
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536Scan chain arrangements, e.g. connections, test bus, analog signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572Input/Output interfaces
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/333Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

The method involves automatically or manually selecting signals to be analyzed. Logic description of chip is supplemented by a scan bus and a configuration bus. Data of the scan bus is read from a memory unit (1.7). The data are merged with the logic description. Signal states are computed. The scan bus and the configuration bus are connected with each other such that the signal state of signals are analyzed and are changed at a preset time. Changing of analyzing requirements, injection of signal state and changing of triggering requirements are achieved.

Description

Die Erfindung bezieht sich auf ein Verfahren mit dem Signalzuständen in Chips analysiert und verändert werden können.The The invention relates to a method with the signal states in Chips analyzed and changed can be.

Stand der TechnikState of the art

Logische Designs werden in verschiedenen Sprachen beschrieben und mittels eines SP&R (Synthese, Place und Route) – Verfahrens auf programmierbare Bausteine geladen oder zu Chips (bzw. ASICs) gefertigt. Die Beschreibung wird mittels Simulatoren, Emulatoren oder mittels dem Verfahren des System Prototypings auf ihre funktionale Korrektheit hin überprüft.logical Designs are described in different languages and by means of of an SP & R (synthesis, Place and route) - procedure loaded on programmable devices or to chips (or ASICs) manufactured. The description is made using simulators, emulators or by the method of system prototyping on their functional Correctness checked.

Unter System Prototyping versteht man das Konfigurieren eines oder mehreren programmierbarer Bausteine, wobei diese das logische Verhalten der Schaltung abbilden. Mit diesem Vorgang kann die logische Schaltung auf Ihre Korrektheit hin im System überprüft werden. Beim System Prototyping und beim ASIC ist das kontinuierliche Beobachten der Signalverläufe frei wählbarer interner Signale nicht möglich (Analyse), die Frequenz beim Betrieb jedoch verhältnismäßig hoch.Under System prototyping is the process of configuring one or more Programmable blocks, this being the logical behavior of Map the circuit. This process allows the logic circuit checked for correctness in the system. When system prototyping and with the ASIC, the continuous monitoring of the waveforms is free selectable internal signals not possible (Analysis), the frequency during operation, however, relatively high.

Bei vergleichbaren Methoden wie etwa der Simulation und der Emulation ist das Analysieren frei wählbarer Signale möglich, die Frequenz der Simulation bzw. Emulation jedoch sehr gering.at comparable methods such as simulation and emulation is the analysis freely selectable Signals possible, however, the frequency of the simulation or emulation is very low.

Der im Schutzanspruch 1 angegebenen Erfindung liegt das Problem zugrunde, dass bei der Anwendung von System Prototyping und bei ASICs die gewünschte Signal-Visibilität fehlt.Of the in claim 1 protection invention is based on the problem that the application of system prototyping and ASICs lacks the desired signal visibility.

Das Problem der fehlenden Signal-Visibilität beim System Prototyping und ASICs wird mit den im Schutzanspruch 1.2 aufgeführten Merkmalen gelöst.The Problem of missing signal visibility during system prototyping and ASICs is solved with the features listed in the protection claim 1.2.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, dass 100% Signal-Visibilität beim System-Prototyping und bei ASICs erreicht wird ohne dabei Kompromisse bei der Taktfrequenz machen zu müssen, die komplette Signal-Visibilität also bei 100% der tatsächlichen im Betrieb verwendeten Taktfrequenz erreicht wird.The particular advantages of the invention are that 100% signal visibility during system prototyping and achieved at ASICs without compromising on the clock frequency to have to, the complete signal visibility at 100% of the actual used in operation clock frequency is achieved.

Der im Schutzanspruch 1 angegebenen Erfindung liegt das Problem zugrunde, dass es unmöglich ist, sämtliche Signalverläufe beim System-Prototyping oder bei ASICs abzuspeichern, man aber vor dem SP&R-Vorgang (System-Prototyping) oder der Fertigung (ASICs) die zu selektierenden Signal nicht mit ausreichender Bestimmtheit selektieren kann.Of the in claim 1 protection invention is based on the problem that it is impossible is, all waveforms save in system prototyping or ASICs, but before the SP & R operation (System Prototyping) or Manufacturing (ASICs) which are to be selected Signal can not select with sufficient certainty.

Das Problem der Unvorhersagbarkeit der zur Analyse benötigten Signale wird mit den im Schutzanspruch 1.3 aufgeführten Merkmalen gelöst.The Problem of unpredictability of the signals needed for analysis is solved with the features listed in the protection claim 1.3.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, dass man pro Analysevorgang n Signale (typisch n = 64) aus sämtlichen im Design vorkommenden Signalen selektieren kann. Durch weitere Analysevorgänge und/oder der Zusammenlegung der einzelnen Ergebnisse kann man eine beliebig große frei zu wählende Anzahl von Signalverläufe über einen beliebig langen bzw. genau definierbaren Zeitraum hinweg analysieren.The particular advantages of the invention are that for each analysis process n signals (typically n = 64) from all can select in the design occurring signals. By more analysis procedures and / or the merger of the individual results one can one arbitrarily large free to choose Number of waveforms over one Analyze any length of time or exact time period.

Der im Schutzanspruch 1 angegebenen Erfindung liegt das Problem zugrunde, dass bei der Anwendung von System-Prototyping und bei ASICs die Möglichkeit nicht besteht die Zustände einzelner Signale zu verändern oder den Inhalt von Speichermodulen zu beschreiben, ohne dass hierfür von vornherein schaltungspezifische Hardware entwickelt worden ist.Of the in claim 1 protection invention is based on the problem that when using system prototyping and ASICs the possibility the conditions do not exist to change individual signals or to describe the contents of memory modules without doing so from the outset circuit-specific hardware has been developed.

Das Problem der fehlenden Möglichkeit Signalzustände und/oder den Inhalt von Speicher zu verändern wird mit den im Schutzanspruch 1.4 aufgeführten Merkmalen gelöst.The Problem of missing possibility signal states and / or to change the content of memory is in the protection claim 1.4 listed Characteristics solved.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, dass sämtliche Signale und Speicherinhalte im Design verändert und beschrieben werden können. Dabei muss keine schaltungsspezifische Hardware implementiert werden. Die generell anwendbare Struktur des Scan- und Konfigurationsbusses kann zur Injektion verwendet werden.The particular advantages of the invention are that all Signals and memory contents in the design are changed and described can. There is no need to implement circuit-specific hardware. The Generally applicable structure of the scan and configuration bus can be used for injection be used.

Der im Schutzanspruch 1 angegebenen Erfindung liegt das Problem zugrunde, dass es unmöglich ist, sämtliche Signale oder den Inhalt sämtlicher Speichermodule beim System-Prototyping oder bei ASICs zu verändern, man aber vor dem SP&R-Vorgangs (System-Prototyping) oder der Fertigung (ASICs) die zu verändernden Signale nicht mit ausreichender Bestimmtheit selektieren kann.Of the in claim 1 protection invention is based on the problem that it is impossible is, all Signals or the contents of all memory modules during system prototyping or change in ASICs, but before the SP & R process (System prototyping) or manufacturing (ASICs) the signals to be changed with sufficient selectivity can select.

Das Problem der selektiven Injektion wird mit den im Schutzanspruch 1.5 aufgeführten Merkmalen gelöst.The Problem of selective injection is with the protection claim 1.5 listed Characteristics solved.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, dass man pro Injektion n Signale (typisch n = 64) aus sämtlichen im Design vorkommenden Signalen selektieren kann. Durch weitere nachgelagerte Injektionsvorgänge kann man eine beliebig große Anzahl von Signalzustände und Inhalte von Speichermodulen verändern.The particular advantages of the invention are that for each injection n signals (typically n = 64) from all can select in the design occurring signals. By more downstream injection procedures you can have any size Number of signal states and modify contents of memory modules.

Der im Schutzanspruch 1 angegebenen Erfindung liegt das Problem zugrunde, dass eine Kombination von Analyse und Injektion benötigt werden kann, dieses aber mit alternativen Methoden nur schwer oder gar nicht zu bewerkstelligen ist. Mehrere Analyse Durchläufe und/oder mehrere Injektionen können in unterschiedlichen Reihenfolgen zu dem gewünschte Verhalten bzw. Ergebnis führen.The protection specified in claim 1 invention is based on the problem that a combination of analysis and injection may be needed, but this with alternative methods only difficult or impossible to accomplish. Multiple Analysis Runs and / or multiple injections may result in the desired behavior or result in different orders.

Das Problem der Verknüpfung von verschiedenen Analyse und/oder unterschiedlichen Injektions Durchläufe wird mit den im Schutzanspruch 1.6 und 1.7 aufgeführten Merkmalen gelöst.The Problem of linking from different analysis and / or different injection runs solved with the features listed in the protection claim 1.6 and 1.7.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, dass sich das Analyse und das Injektionsverfahren einfach kombinieren lassen. Zusätzlich kann eine konfigurierbare Kontrolleinheit den Scanbus nach vorher eingestellten Triggerbedingungen analysiert. Beim Erreichen eines Triggerpunktes können verschiedene Aktionen vorgenommen werden, wie z. B. die Ausgabe eines Ergebnisses, die Änderung einer oder mehrere Triggerbedingungen, sowie auch vorher konfigurierte Injektions-Aktionen angestoßen werden können.The particular advantages of the invention are that the analysis and the injection procedure are easy to combine to let. additionally a configurable control unit can scan the scan bus after analyzed trigger conditions. When reaching a Trigger point can various actions are taken, such as For example, the output a result, the change one or more trigger conditions, as well as previously configured Injection actions triggered can be.

Der im Schutzanspruch 2 angegebenen Erfindung liegt das Problem zugrunde, dass bereits bekannte interne Teststrukturen für ASICs ausschließlich für Produktionstests verwendet werden können, Strukturen zur funktionalen Analyse bzw. Injektion sich aber von diesen unterscheiden.Of the in claim 2 protection invention is based on the problem that already known internal test structures for ASICs exclusively for production testing can be used structures for functional analysis or injection but differ from these.

Das Problem der unterschiedlichen Strukturen für Produktionstest und funktionaler Analyse/Injektion wird mit den im Schutzanspruch 2 aufgeführten Merkmalen gelöst.The Problem of different structures for production test and functional Analysis / injection with the features listed in the protection claim 2 solved.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, dass mit dem implementierten Scanbus und Konfigurationsbus die Aufgaben der ursprünglich zu implementierenden Teststrukturen übernommen werden können. Mit dem Scanbus kann also die gleich ATPG und BIST Funktionalität bewerkstelligt werden.The particular advantages of the invention are that with the implemented scan bus and configuration bus the tasks of originally can be adopted for implementing test structures. With The Scanbus can thus accomplish the same ATPG and BIST functionality become.

Desweiteren sind folgende Probleme im Anwendungsbereich dieser Erfindung anzuführen.Furthermore The following problems are to be mentioned in the scope of this invention.

Bei FPGAs und insbesondere bei ASICs führen alternative Lösungsmöglichkeiten zu einem wesentlich erhöhten Platzbedarf was unter anderem zu erhöhten Kosten führt. Aufgrund des erhöhten Platzbedarfs alternativer Lösungsmöglichkeiten wird auf derartige Möglichkeiten bei ASICs ganz verzichtet, bei FPGAs werden sie nur in Ausnahmefällen eingesetzt.at FPGAs and especially ASICs offer alternative solutions to a much increased Space requirement which leads among other things to increased costs. by virtue of of the raised Space requirements of alternative solutions will be on such opportunities dispensed with ASICs completely, with FPGAs they are used only in exceptional cases.

Zudem sind diese Methoden sehr zeitraubend. Das Erzeugen alternativer Analyse und Injektionsmethoden sind mit nicht unerheblichen manuellen Aufwand verbunden.moreover These methods are very time consuming. Creating alternative Analysis and injection methods are with not inconsiderable manual Effort connected.

Ebenso kann es zu einer Veränderung der maximalen Taktfrequenz bei der Anwendung alternativer Lösungsansätze kommen. Dies kann teilweise bis zu einem völligen zeitweise Stillstehen der Anwendung führen und das Taktverhalten des Chips wesentlich beeinflussen.As well it can be a change the maximum clock frequency when using alternative approaches. This can be partially to a complete temporary standstill lead the application and significantly affect the clock behavior of the chip.

Derartige Probleme werden mit den im Schutzansprüchen 1 aufgeführten Merkmalen gelöst.such Problems are with the features listed in the protection claims 1 solved.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, dass der benötigte Platzbedarf gering ist. Der wesentliche Platzbedarf bezieht sich auf sequentielle Elemente, die bei FPGAs im erheblichen Maße vorhanden sind, aber meist nicht genutzt werden. Bei ASICs ist dieser zusätzliche Platzbedarf ebenfalls gering, da die sequentiellen Elemente im Vergleich zur kombinatorischer Logik flächenmäßig einen geringen Anteil ausmachen.The particular advantages of the invention are that needed Space requirement is low. The essential space requirement applies on sequential elements that exist in FPGAs to a considerable extent are, but mostly not used. For ASICs this is additional Space requirements are also low, as compared to the sequential elements for combinatorial logic in terms of area one small proportion.

Aufgrund der allgemeingültigen Struktur der Erfindung kann diese Analysemethode für FPGAs wie auch für ASICs, auch innerhalb des gleichen Projektes angewendet werden. Zumal ist der Vorgang der Erzeugung derartiger Strukturen automatisierbar und muss nicht für den Anwendungsfall manuell eingearbeitet werden.by virtue of the universal one Structure of the invention may include this analysis method for FPGAs such as also for ASICs, also be applied within the same project. In particular, the process of generating such structures can be automated and does not have to for the application case are incorporated manually.

Die zur Analyse benötigte Zusatzstruktur beeinflusst nicht das zeitliche Verhalten des Chips. Der für die Analyse Struktur zusätzliche Anschluss an dem Ausgang eines sequentiellen Elementes ist die maximale Änderung des zeitlichen Verhaltens und führt maximal zu einer Veränderung im pico-Sekunden Bereich. Der zusätzlich benötigte Multiplexer für die Injektion von Signalen kann Aufgrund des Optimierungsvorgangs bei der Synthese bei FPGAs vernachlässigt werden und wird bei ASICs zu sequentiellen Scanzellen abgebildet.The needed for analysis Additional structure does not affect the temporal behavior of the chip. The for the analysis structure additional Connection to the output of a sequential element is the maximum change of temporal behavior and leads maximum to a change in the pico-seconds range. The additionally required multiplexer for the injection of signals may be due to the optimization process in the synthesis neglected in FPGAs and is mapped to sequential scan cells in ASICs.

Zur Optimierung des Implementierung der Scan- und Konfigurationsbusse kann auch das zeitliche Verhalten der einzelnen Signale in Betracht gezogen werden. Ebenso ist es möglich analoge Signale digital zu analysieren bzw. zu verändern.to Optimization of the implementation of the scan and configuration buses can also consider the temporal behavior of the individual signals to be pulled. It is also possible digitally analyze or modify analog signals.

Ein Ausführungsbeispiel der Erfindung wird im Folgenden näher beschrieben.One embodiment The invention will be described in more detail below.

Es zeigenIt demonstrate

1: Grundlegendes Struktur-Beispiel einer digitalen Schaltung 1 : Basic Structure Example of a Digital Circuit

2: Beispiel für Implementierung des Scanbusses und des Konfigurationsbusses zur Analyse 2 : Example of implementation of the scan bus and the configuration bus for analysis

3: Überblick über Analyse Gesamtsystem 3 : Overview of Analysis Overall System

4: Beispiel für Implementierung des Scanbusses und des Konfigurationsbusses zur Injektion 4 : Example of implementation of the scan bus and the configuration bus for injection

5: Überblick über Injektion Gesamtsystem 5 : Overview of total injection system

6: Beispiel für Implementierung des Scanbusses und des Konfigurationsbusses zur Analyse und Injektion mit integriertem Triggerbaustein. 6 : Example for implementation of the scan bus and the configuration bus for analysis and injection with integrated trigger module.

1 zeigt ein grundlegendes Struktur-Beispiel einer digitalen Schaltung. Hier werden Eingänge (1.1), Ausgänge (1.6), kombinatorische Elemente (1.4), sequentielle Elemente (1.2), Speicherelemente (1.7) sowie Unterdesigns (1.3) dargestellt. Die sequentiellen Elemente werden mit einem Taktsignal (1.8), welches zu Vereinfachung nicht gezeichnet ist, getaktet. 1 shows a basic structural example of a digital circuit. Here inputs ( 1.1 ), Outputs ( 1.6 ), combinatorial elements ( 1.4 ), sequential elements ( 1.2 ), Memory elements ( 1.7 ) as well as subdesigns ( 1.3 ). The sequential elements are fed with a clock signal ( 1.8 ), which is not drawn for simplicity, clocked.

2 zeigt ein Beispiel für die Implementierung des Scanbusses (2.1) und des Konfigurationsbusses (2.2) zur Analyse. Der Konfigurationsbus kann unabhängig vom Design konfiguriert werden. Mittels dieser Konfiguration wird der Scanbus so eingestellt, dass er die dafür selektierten Daten an die Scanbus Ausgänge führt. 2 shows an example of the implementation of the scan bus ( 2.1 ) and the configuration bus ( 2.2 ) for analysis. The configuration bus can be configured independently of the design. This configuration sets the scan bus to pass the selected data to the scan bus outputs.

Jede Scanbus-Stufe ist mit verschiedenen zu analysierenden Signalen (2.3) verbunden. Der Scanbus kann in mehrere Scanbusse unterteilt werden, die jeweils mit einem eigenständigen Taktnetz verbunden sind. Dies geschieht vorzugsweise mit demselben Taktnetz der jeweils zu analysierenden Signalgruppe zur Takt genauen Analyse oder mit einem hochfrequenten Takt zu zeitgenauen Analyse.Each scanbus stage has different signals to analyze ( 2.3 ) connected. The scan bus can be subdivided into several scan buses, each connected to a separate clock network. This is preferably done with the same clock network of each signal group to be analyzed for clock exact analysis or with a high-frequency clock for time-accurate analysis.

3 gibt einen Überblick über das Gesamtsystem. Ausgehend von der Chip Beschreibung (3.1), die in dem möglichen Abstraktionsgrad vorliegen kann (RTL, Gatter, ...) wird eine Liste der zu analysierenden Signale definiert (3.2). Daraufhin wird der sich ergebende Scan- und Konfigurationsbus in die Chip Beschreibung implementiert (3.3). 3 gives an overview of the overall system. Starting from the chip description ( 3.1 ), which can be present in the possible degree of abstraction (RTL, gate, ...), a list of the signals to be analyzed is defined ( 3.2 ). The resulting scan and configuration bus is then implemented in the chip description ( 3.3 ).

Aufgrund dieser neuen Chip Beschreibung mit Scanbus und Konfigurationsbus Implementierung (3.4) wird der ursprüngliche Weg der Synthese, Place & Route (3.5) weiterverfolgt, bis schließlich der programmierte FPGA oder gefertigte ASIC vorliegt (DUT, 3.7).Because of this new chip description with scanbus and configuration bus implementation ( 3.4 ) the original way of synthesis, place & route ( 3.5 ) until finally the programmed FPGA or fabricated ASIC is present (DUT, 3.7 ).

Daraufhin wird der Baustein konfiguriert (3.6) und der Analyselauf im gewünschten Modus gestartet. Die anliegenden Daten am Scanbus können über einen internen oder externen Speicher (3.8), oder direkt an das gewünschte Medium (z. B. PC) zur Aufbereitung der Daten (3.9) herangeführt werden. Die Ergebnisse verschiedener Durchlaufe können zu einem Gesamtergebnis (3.10) zusammengefasst werden und z. B. in Signallaufdiagrammen dargestellt werden.The block is then configured ( 3.6 ) and the analysis run started in the desired mode. The data on the scan bus can be transferred via an internal or external memory ( 3.8 ), or directly to the desired medium (eg PC) for processing the data ( 3.9 ). The results of different runs can lead to an overall result ( 3.10 ) and z. B. are displayed in signal flowcharts.

4 zeigt ein Beispiel für die Implementierung des Scanbusses (4.1) und des Konfigurationsbusses (4.2) zur Injektion. In diesem Beispiel ist der Scanbus sehr vereinfacht worden. Das Routensymbol und der Punkt bedeuten (4.3, 4.4), dass das ursprüngliche Signal unterteilt wurde, und jeweils ein Multiplexer des Scanbusses dazwischengeschaltet wird. 4 shows an example of the implementation of the scan bus ( 4.1 ) and the configuration bus ( 4.2 ) for injection. In this example, the scan bus has been greatly simplified. The route symbol and the point mean ( 4.3 . 4.4 ), that the original signal has been divided, and in each case a multiplexer of the scan bus is interposed.

5 zeigt einen Überblick über das Injektions Gesamtsystem. Ausgehend von der Chip Beschreibung (5.1) werden die zu ändernden Signale ausgewählt (5.2) und die Implementierung der Scan- und Konfigurationsbusse vorgenommen (5.3). 5 shows an overview of the total injection system. Starting from the chip description ( 5.1 ) the signals to be changed are selected ( 5.2 ) and the implementation of the scan and configuration buses ( 5.3 ).

Analog zur Analyse wird aufgrund dieser neuen Chip Beschreibung mit Scanbus und Konfigurationsbus Implementierung (5.5) der ursprüngliche Weg der Synthese, Place & Route (5.6) weiterverfolgt, bis schließlich der programmierte FPGA oder gefertigte ASIC vorliegt (DUT, 5.8).Analogous to the analysis, due to this new chip description with scan bus and configuration bus implementation ( 5.5 ) the original way of synthesis, place & route ( 5.6 ) until finally the programmed FPGA or fabricated ASIC is present (DUT, 5.8 ).

Ausgehend von einer Liste von Signalen und der Definition der Signalzustände (5.4) nach der Injektion kann nun die Injektion (5.7) in einem oder aufgeteilt in mehreren Durchläufen vorgenommen werden.Starting from a list of signals and the definition of the signal states ( 5.4 ) after the injection, injection ( 5.7 ) in one or divided into several passes.

6 zeigt ein Beispiel für eine Implementierung des Scanbusses (6.1) und des Konfigurationsbusses (6.2) zur Analyse und zur Injektion. Der gleiche Konfigurationsbus dient zur Konfiguration der Injektion und der Analyse. Der Scanbus beinhaltet Registerstufen, welche die konfigurierten Analysedaten an die Scanbus-Ausgänge transportiert, sowie Multiplexer, die anhand der Konfiguration und einem zusätzlichen Injektionssignal die jeweiligen Scanbussignale übergeben. 6 shows an example of an implementation of the scan bus ( 6.1 ) and the configuration bus ( 6.2 ) for analysis and injection. The same configuration bus is used to configure the injection and the analysis. The scan bus contains register stages that transport the configured analysis data to the scan bus outputs, as well as multiplexers that pass the respective scan bus signals based on the configuration and an additional injection signal.

6 zeigt ebenfalls eine Beispielstruktur mit integrierten Triggerschaltung (6.3). Aufgrund einer einmaligen Konfiguration werden die Ausgänge des Scanbusses analysiert und beim Erreichen eines oder mehrerer Triggerbedingungen können diese verändert werden oder Injektions- bzw. weitere Analysevorgänge gestartet werden. Das Triggermedium kann auch in Software realisiert werden. 6 also shows an example structure with integrated trigger circuit ( 6.3 ). Due to a unique configuration, the outputs of the scan bus are analyzed and when one or more trigger conditions are reached, these can be changed or injection or further analysis processes can be started. The triggering medium can also be realized in software.

Claims (2)

Verfahren zur Analyse und zur Injektion von Signalzuständen in Chips und programmierbaren Bausteinen bestehend aus 1.1 einem Scanbus, 1.1.2 einem dazu parallelen Konfigurationsbus, 1.1.3 einer Software, 1.1.4 einem Verfahren, 1.1.5 sowie einer Kontrolleinheit, dadurch gekennzeichnet, dass 1.2 zur Analyse 1.2.1 der Scan-Bus aus parallel hintereinander geschalteten Registerstufen besteht, die 1.2.2 jeweils je nach Konfiguration des Konfigurationsbusses 1.2.2.1 das Datum der vorangeschalteten Registerstufe übernehmen oder 1.2.2.2 eine Anzahl von Signalzuständen des Chips übernehmen und weitergeben, 1.2.3 wobei die Dimension und Taktung des Scanbusses sich aus der Schaltung ergibt, 1.2.4 die zu übernehmende Anzahl der Signale und deren Ordnung selektiert sind, 1.2.5 die Software 1.2.5.1 die logische Beschreibung des Chips liest und 1.2.5.2 die möglichen zu analysierenden Signale automatisch oder manuell selektiert werden und 1.2.5.3 aufgrund dieser Selektion oder allgemein gültig die logische Beschreibung des Chips durch die sich ergebenden Scanbus und Konfigurationsbus Analyse-Schaltung ergänzt wird und dass 1.3 zum Analyse-Verfahren 1.3.1 der Konfigurationsbus entsprechend eingestellt wird, 1.3.2 ein Analyse Durchlauf durchgeführt wird 1.3.3 ohne dabei das logische Verhalten des Chips zu verändern sowie 1.3.4 ohne dabei das zeitliche Verhalten des Chips (Taktfrequenz, Stoppen) zu verändern, 1.3.5 die Daten des Scanbusses aus dem Speichermedium je Durchlauf gelesen werden, 1.3.6 diese mit der logischen Beschreibung des Chips verknüpft werden und Signalzustände weiterer Signale einschließlich interner Speichersignale berechnet werden 1.3.7 und in geeigneter Form abgespeichert, dargestellt, kombiniert oder weiterverarbeitet werden, und dass 1.4 zur Injektion 1.4.1 die Signale des Chips jeweils je nach Konfiguration 1.4.1.1 das ursprüngliche Datum übernehmen oder 1.4.1.2 ein entsprechendes Signal 1.4.1.2.1 aus einem Scanbus oder 1.4.1.2.2 aus einer vordefinierten Registerstufe übernommen wird, 1.4.2 wobei die Dimension und Taktung des Scanbusses frei wählbar ist, 1.4.3 die zu stimulierende Anzahl der Signale und deren Ordnung selektiv zu gestalten ist, 1.4.4 die Software 1.4.4.1 die logische Beschreibung des Chips liest und, 1.4.4.2 die Signale und Signalzuständen zur Injektion automatisch oder manuell definiert werden, 1.4.4.3 aufgrund dieser Selektion oder allgemein gültig die logische Beschreibung des Chips durch die sich ergebenden Scanbus und Konfigurationsbus Injektions-Schaltung ergänzt wird, und dass 1.5 zum Injektions-Verfahrens 1.5.1 der Konfigurationsbus entsprechend eingestellt wird, 1.5.2 die Daten dem Scanbus zur Injektion bereitgestellt werden, 1.5.3 ohne dabei das zeitliche Verhalten des Chips (Taktfrequenz, Stoppen) zu verändern, 1.5.4 durch die Injektion oder einer Anzahl von Injektionen die Signalzustände 1.5.4.1 selektierter sequentieller Signale definiert, 1.5.4.2 selektierter kombinatorischer Signale definiert sowie 1.5.4.3 der Inhalt von Speicherbausteine sequentiell definiert werden, und dass 1.6 zur Kombination von Analyse und Injektion 1.6.1 die bisher beschriebenen Scan- und Konfigurationsbus Implementierungen nebeneinander existieren, 1.6.2 sowie die Software und Verfahrensschritte überlappen, und dass 1.7 zur Kombination von Analyse und Injektion mittels einer Kontrolleinheit 1.7.1 die Kontrolleinheit implementiert und konfiguriert wird, 1.7.2 die Daten des Scanbusses in der Kontrolleinheit analysiert werden, und weitere Aktionen wie 1.7.2.1 Änderungen der Analysebedingungen oder 1.7.2.2 Injektion bestimmter Signalzustände oder 1.7.2.3 Änderung der Triggerbedingungen erreicht werden, 1.7.3 wobei die Kontrolleinheit in Hardware und/oder in Software realisiert ist.Method for analyzing and injecting signal states in chips and programmable devices consisting of 1.1 a scan bus, 1.1.2 a parallel configuration bus, 1.1.3 a software, 1.1.4 a method, 1.1.5 and a control unit, characterized in that 1.2 for analysis 1.2.1 the scan bus consists of parallel successive register stages, the 1.2.2 depending on the configuration of the configuration bus 1.2.2.1 the date of 1.2.2.2 adopt and pass on a number of signal states of the chip, 1.2.3 the dimension and timing of the scan bus result from the circuit, 1.2.4 the number of signals to be accepted and their order are selected, 1.2. 5 the software 1.2.5.1 reads the logical description of the chip and 1.2.5.2 the possible signals to be analyzed are automatically or manually selected and 1.2.5.3 on the basis of this selection or generally the logical description of the chip by the resulting Scanbus and configuration bus analysis Circuit is added and that 1.3 for the analysis method 1.3.1 the configuration bus accordingly 1.3.2 performs an analysis run 1.3.3 without changing the logical behavior of the chip and 1.3.4 without changing the temporal behavior of the chip (clock frequency, stop), 1.3.5 the data of the scan bus read the memory medium per run, 1.3.6 these are linked to the logical description of the chip and signal states of other signals including internal memory signals are calculated 1.3.7 and stored in a suitable form, displayed, combined or further processed, and 1.4 for injection 1.4 .1 the signals of the chip respectively take over the original date depending on configuration 1.4.1.1 or 1.4.1.2 a corresponding signal 1.4.1.2.1 is taken from a scan bus or 1.4.1.2.2 from a predefined register stage, 1.4.2 the Dimension and timing of the scan bus is freely selectable, 1.4.3 the number of signals to be stimulated and their order to be made selective, 1.4.4 the software 1.4.4.1 reads the logical description of the chip and, 1.4.4.2 the signals and signal states for injection are automatically or manually defined, 1.4.4.3 on the basis of this selection or generally valid the logical description of the chip by the resulting scan bus and configuration bus injection circuit is supplemented, and that 1.5 to the injection method 1.5.1 the configuration bus is set accordingly, 1.5.2 the data are provided to the scan bus for injection, 1.5.3 without the temporal behavior of the chip (clock frequency, stop ) 1.5.4 by injection or a number of injections defines the signal states 1.5.4.1 of selected sequential signals, 1.5.4.2 selects combinatorial signals, and 1.5.4.3 sequentially defines the contents of memory devices, and 1.6 Analysis and Injection 1.6.1 the previously described Scan and Configuration Bus Implement 1.6.2 and the software and method steps overlap, and that 1.7 for the combination of analysis and injection by means of a control unit 1.7.1 the control unit is implemented and configured, 1.7.2 the data of the scan bus are analyzed in the control unit, and further actions such as 1.7.2.1 changes in the analysis conditions or 1.7.2.2 injection of certain signal states or 1.7.2.3 change of the trigger conditions are achieved, 1.7.3 the control unit being implemented in hardware and / or in software. Verfahren zur Analyse und zur Injektion von Signalzuständen in Chips und programmierbaren Bausteinen nach Anspruch 1 dadurch gekennzeichnet, dass bekannte ASIC Testverfahren wie ATPG für kombinatorische und sequentielle Logik und BIST für Speicher durchgeführt werden.Method for analyzing and injecting signal states in Chips and programmable devices according to claim 1, characterized in that known ASIC test methods such as ATPG for combinatorial and sequential Logic and BIST for memory carried out become.
DE102007017849A 2007-04-16 2007-04-16 Signal state analyzing and injecting method for e.g. application-specific integrated circuit, involves merging data with logic description chip, and computing signal states for signals Ceased DE102007017849A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007017849A DE102007017849A1 (en) 2007-04-16 2007-04-16 Signal state analyzing and injecting method for e.g. application-specific integrated circuit, involves merging data with logic description chip, and computing signal states for signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007017849A DE102007017849A1 (en) 2007-04-16 2007-04-16 Signal state analyzing and injecting method for e.g. application-specific integrated circuit, involves merging data with logic description chip, and computing signal states for signals

Publications (1)

Publication Number Publication Date
DE102007017849A1 true DE102007017849A1 (en) 2008-10-23

Family

ID=39767771

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007017849A Ceased DE102007017849A1 (en) 2007-04-16 2007-04-16 Signal state analyzing and injecting method for e.g. application-specific integrated circuit, involves merging data with logic description chip, and computing signal states for signals

Country Status (1)

Country Link
DE (1) DE102007017849A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428624A (en) * 1993-10-12 1995-06-27 Storage Technology Corporation Fault injection using boundary scan
US6546507B1 (en) * 1999-08-31 2003-04-08 Sun Microsystems, Inc. Method and apparatus for operational envelope testing of busses to identify halt limits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428624A (en) * 1993-10-12 1995-06-27 Storage Technology Corporation Fault injection using boundary scan
US6546507B1 (en) * 1999-08-31 2003-04-08 Sun Microsystems, Inc. Method and apparatus for operational envelope testing of busses to identify halt limits

Similar Documents

Publication Publication Date Title
EP2685382B1 (en) Method and device for producing and testing a control device program
DE69834892T2 (en) Embedded logic analyzer
DE19937232B4 (en) Development and evaluation system for semiconductor integrated circuits
DE2515297A1 (en) TESTING SYSTEM FOR LOGICAL NETWORKS WITH SIMULATOR ORIENTED FAULT CHECK GENERATOR
DE3632569C2 (en)
DE69225527T2 (en) Method and system for automatically determining the logic function of a circuit
DE3702408C2 (en)
DE19702600A1 (en) Electrical analysis of integrated circuits
DE3341766A1 (en) METHOD AND DEVICE FOR TIME-COORDINATING DATA
DE69713911T2 (en) MONOLITICALLY INTEGRATED MEMORY WITH ERROR COMPRESSION
DE60109321T2 (en) INSPECTION OF ASYNCHRONOUS RESET CONTROL
DE102021128331B3 (en) INTEGRATED CIRCUIT, TEST ARRANGEMENT AND METHOD OF TESTING AN INTEGRATED CIRCUIT
DE112019004358T5 (en) METHODS FOR TAKT GATE ANALYSIS OF DESIGNS FOR ELECTRONIC SYSTEMS AND RELATED SYSTEMS, METHODS AND DEVICES
EP2492701B1 (en) Method and device for testing a wind turbine assembly
DE112021003677T5 (en) AUTOMATED ASSISTED CIRCUIT VALIDATION
DE112018006331T5 (en) Test case generation device, test case generation method and test case generation program
DE69129728T2 (en) Sampling path type operational analyzer with only one sampling clock and only one output phase for an integrated circuit
AT505772A4 (en) METHOD FOR CREATING A DESCRIPTION OF COMPLEX MATERIALS
DE102013203501A1 (en) Data Logger for recording detected measured values in vehicle, has measurement value detecting device for detecting measurement values for predetermined parameter, and communication interface for coupling data logger
DE102007001143A1 (en) Diagnostic signal processor
DE102007017849A1 (en) Signal state analyzing and injecting method for e.g. application-specific integrated circuit, involves merging data with logic description chip, and computing signal states for signals
DE19857462A1 (en) Method to test individual components of vehicle; involves measuring data for all components that affect individual component in different operating states and generating signal course for individual component
DE2235802A1 (en) PROCEDURE AND EQUIPMENT FOR TESTING NONLINEAR CIRCUITS
DE60313695T2 (en) Identification of test channels and related signal information within a data eye excerpt
DE112021005730T5 (en) METHOD FOR GENERATION OF ANOMALITY DETECTION MODEL

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection