DE102007002156A1 - Semiconductor arrangement, comprises heat sink body, which is provided for dissipating heat from semiconductor component, where heat sink has electric conductive body with recess for receiving semiconductor component - Google Patents

Semiconductor arrangement, comprises heat sink body, which is provided for dissipating heat from semiconductor component, where heat sink has electric conductive body with recess for receiving semiconductor component Download PDF

Info

Publication number
DE102007002156A1
DE102007002156A1 DE102007002156A DE102007002156A DE102007002156A1 DE 102007002156 A1 DE102007002156 A1 DE 102007002156A1 DE 102007002156 A DE102007002156 A DE 102007002156A DE 102007002156 A DE102007002156 A DE 102007002156A DE 102007002156 A1 DE102007002156 A1 DE 102007002156A1
Authority
DE
Germany
Prior art keywords
heat sink
semiconductor device
recess
semiconductor
sink body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007002156A
Other languages
German (de)
Inventor
Friedrich Dr. Kröner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102007002156A priority Critical patent/DE102007002156A1/en
Publication of DE102007002156A1 publication Critical patent/DE102007002156A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

The semiconductor arrangement comprises a heat sink body (2), which is provided for dissipating heat from a semiconductor component (1). The heat sink body has an electric conductive body with a recess (3) for receiving the semiconductor component. An insulating layer is provided between lateral walls of the recess and lateral wall of the semiconductor component. A soldering layer is provided in the base area of the recess for electric and mechanical connection of a rear side of the semiconductor component with the heat sink body.

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung mit Wärmesenke und insbesondere auf eine Leistungs-Halbleiteranordnung mit verbesserter Wärmeabfuhr.The The present invention relates to a semiconductor device with heat sink and in particular to a power semiconductor device with improved heat dissipation.

In der Halbleitertechnik und insbesondere in der Leistungs-Halbleitertechnik werden zunehmend immer dünnerwerdende Halbleiterbausteine bzw. -Chips mit Schichtdicken kleiner 200 μm hergestellt. Ferner besteht zunehmend die Notwendigkeit beidseitig prozessierte Halbleiterbausteine zur Realisierung von Halbleiterbauelementen zu realisieren, die sich durch das gesamte Bausteinsubstrat erstrecken.In Semiconductor technology and in particular in the power semiconductor technology are becoming increasingly thinner semiconductor devices or chips produced with layer thicknesses less than 200 microns. Further There is an increasing need for both sides processed semiconductor devices to realize the realization of semiconductor devices that are extend through the entire device substrate.

Die Wärmeabfuhr von derartigen immer dünner werdenden Halbleiterbausteinen rückt hierbei zusehends in den Vordergrund der Entwicklungsaktivitäten. Einerseits muss hierbei eine Wärmeleitfähigkeit vom Halbleiterbaustein zu einer Wärmesenke bzw. zu einem Kühlkörper verbessert werden. Andererseits müssen die auf Grund einer thermischen Beanspruchung entstehenden mechanischen Spannungen zwischen Halbleiterbaustein und Wärmesenke minimiert werden, um beispielsweise eine unerwünschte Delamination zu vermeiden. Ferner gilt es die letzten Bearbeitungsschritte zu vereinfachen, insbesondere bei sehr dünnen Halbleiterbausteinen oder Halbleiterwafern vor dem Vereinzeln und Löten der Bausteine auf die Wärmesenke bzw. den Kühlkörper beinhaltende Substrate wie beispielsweise Anschlussdrahtrahmen (lead frames). Ferner sollen die elektrischen Anschlussmöglichkeiten einer derartigen Halbleiteranordnung zur Montage auf einer Leiterplatte verbessert werden.The Heat dissipation of such ever thinner Semiconductor devices are increasingly coming to the fore here of development activities. On the one hand, this one must Thermal conductivity of the semiconductor device to a Heat sink or improved to a heat sink become. On the other hand, due to a thermal Stress arising mechanical stresses between semiconductor device and heat sink are minimized, for example, a to avoid unwanted delamination. Furthermore, it applies the simplify last processing steps, especially at very thin semiconductor devices or semiconductor wafers in front of Separating and soldering the blocks to the heat sink or the heat sink-containing substrates such as for example, lead frames. Furthermore, the electrical connection options of such a semiconductor device be improved for mounting on a circuit board.

1 zeigt eine vereinfachte Schnittansicht einer herkömmlichen Halbleiteranordnung, wie sie beispielsweise aus der EP 0 488 783 A2 bekannt ist. Gemäß 1 ist ein Halbleiterbaustein 1 auf eine Trägerplatte 30 eines Anschlussdraht- Rahmens gelötet, wobei der Halbleiterbaustein 1 über Bonddrähte 40 mit Anschlussdrähten 50 verbunden ist. Eine Wärmesenke WS in Form eines Kühlkörpers wird hierbei über eine elektrisch isolierende aber Wärme leitende Verbindungsschicht 60 an der Vorderseite des Halbleiterbausteins 1 befestigt, wodurch eine Abfuhr von Wärme aus dem Halbleiterbaustein 1 realisiert werden kann. Der so mit dem Kühlkörper WS verbundene Halbleiterbaustein 1 ist ferner in einem Gehäuse 70 gehäust, wobei lediglich die äußeren Teilabschnitte der Anschlussdrähte 50 sowie eine Kühlfläche oder Kühlrippen (gestrichelt gezeichnet) der Wärmesenke WS nach außen ragen. 1 shows a simplified sectional view of a conventional semiconductor device, as for example from the EP 0 488 783 A2 is known. According to 1 is a semiconductor device 1 on a carrier plate 30 a lead wire frame soldered, wherein the semiconductor device 1 over bonding wires 40 with connecting wires 50 connected is. A heat sink WS in the form of a heat sink is in this case via an electrically insulating but heat-conductive compound layer 60 at the front of the semiconductor device 1 attached, thereby removing heat from the semiconductor device 1 can be realized. The thus connected to the heat sink WS semiconductor device 1 is also in a housing 70 housed, with only the outer sections of the leads 50 and a cooling surface or cooling ribs (shown in dashed lines) of the heat sink WS protrude outward.

Insbesondere für beidseitig prozessierte Halbleiterbausteine ist eine derartige Halbleiteranordnung unzureichend. Ferner ist bei starker thermischer Beanspruchung eine erhöhte Delamination zu beobachten und zum Teil kann eine nur unzureichende Wärmeabfuhr realisiert werden.Especially for both sides processed semiconductor devices is a such semiconductor device insufficient. It is also strong thermal stress to observe increased delamination and sometimes only insufficient heat dissipation can be realized become.

Ferner ist eine Verarbeitung von sehr dünnen Wafern wegen deren Verbiegung auf Grund von thermisch verspannender Schichten stark erschwert. Aus diesem Grund sind der Dicke von Vorderseiten-Metallisierungen und -Passivierungen Grenzen gesetzt, da ansonsten die Waferverbiegung bis zu einem zylindrischen Einrollen eskalieren kann. Ferner werden bei immer stärker werdenden Stromdichten insbesondere für Leistungs-Halbleiteranordnungen immer mehr Bonddrähte notwendig, wobei eine Anwendung auf die sogenannte Flip-Chip-Technologie insbesondere auf Grund der beidseitigen Anschlüsse am Halbleiterbaustein nicht möglich sind.Further is a processing of very thin wafers because of them Bending due to thermally stressing layers strong difficult. For this reason, the thickness of front side metallizations and passivations limits, otherwise the wafer bending can escalate to a cylindrical curl. Further, at ever-increasing current densities especially for Power semiconductor devices more and more bonding wires necessary being an application to the so-called flip-chip technology in particular due to the two-sided connections on the semiconductor device are not possible.

Es besteht daher ein Bedürfnis eine Halbleiteranordnung mit Wärmesenke zu schaffen, welche verbesserte Eigenschaften hinsichtlich einer Wärmeabfuhr, einer Delamination und einer Verarbeitbarkeit von sehr dünnen Halbleiterbaustein-Substraten ermöglicht.It There is therefore a need for a semiconductor device Heat sink to create what improved properties with regard to heat dissipation, delamination and a processability of very thin semiconductor device substrates allows.

Erfindungsgemäß wird eine Halbleiteranordnung mit Wärmesenke zum Abführen von Wärme aus einem Halbleiterbaustein geschaffen, wobei die Wärmesenke einen elektrisch leitfähigen Körper mit einer Aussparung zum Aufnehmen des Halbleiterbausteins aufweist.According to the invention a semiconductor device with heat sink for discharging created by heat from a semiconductor device, wherein the heat sink an electrically conductive body having a recess for receiving the semiconductor device.

Nachfolgend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher beschrieben.following Be embodiments of the invention with reference described in detail on the drawing.

Es zeigen:It demonstrate:

1 eine vereinfachte Schnittansicht einer herkömmlichen Halbleiteranordnung mit Wärmesenke; 1 a simplified sectional view of a conventional semiconductor device with heat sink;

2 eine vereinfachte Schnittansicht eines Wärmesenken-Ausgangskörpers mit zugehörigen Halbleiterbausteinen; 2 a simplified sectional view of a heat sink output body with associated semiconductor devices;

3 eine vereinfachte Schnittansicht einer Halbleiteranordnung mit Wärmesenke gemäß einem ersten Ausführungsbeispiel; 3 a simplified sectional view of a semiconductor device with heat sink according to a first embodiment;

4 eine vereinfachte Schnittansicht einer Halbleiteranordnung mit Wärmesenke gemäß einem zweiten Ausführungsbeispiel; und 4 a simplified sectional view of a semiconductor device with a heat sink according to a second embodiment; and

5 eine vereinfachte Schnittansicht einer Halbleiteranordnung mit Wärmesenke gemäß einem dritten Ausführungsbeispiel. 5 a simplified sectional view of a semiconductor device with a heat sink according to a third embodiment.

Gemäß der vorliegenden Erfindung kann die Wärmesenke aus einem elektrisch leitfähigen Körper bestehen, der eine Aussparung zum Aufnehmen des Halbleiterbausteins aufweist. Insbesondere bei Verarbeitung von sehr dünnen Halbleiterbausteinen ist somit eine Passivierung erst nach dem Einbringen in den Wärmesenken-Körper möglich, wodurch sich verbesserte Wärmeleitfähigkeiten ergeben. Ferner wird dadurch die Realisierung von Flip-Chip-Bauelementen ermöglicht.According to the present invention, the heat sink may consist of an electrically conductive body having a recess for receiving the Semiconductor devices has. In particular, when processing very thin semiconductor devices, a passivation is possible only after the introduction into the heat sink body, resulting in improved Wärmeleitfähigkeiten. Furthermore, this enables the realization of flip-chip components.

Die Form der Aussparung ist beispielsweise an die Form des Halbleiterbausteins angepasst, wodurch sich eine weiter verbesserte Wärmeabfuhr und eine weiter verringerte Delaminierung ergibt.The Shape of the recess is, for example, to the shape of the semiconductor device adjusted, resulting in a further improved heat dissipation and gives a further reduced delamination.

Beispielsweise kann zumindest zwischen den Seitenwänden der Aussparung und den Seitenwänden des Halbleiterbausteins eine erste Isolierschicht ausgebildet sein, wodurch sich eine weitergehende mechanische Stabilisierung und eine oftmals notwendige Seitenwand-Passivierung von Halbleiterbausteinen effektiv realisieren lässt. Weiterhin ist dadurch eine Delaminierung auch bei sehr hohen thermischen Beanspruchungen stark verringert.For example can be at least between the side walls of the recess and the sidewalls of the semiconductor device a first Insulating be formed, resulting in a more extensive mechanical stabilization and often necessary sidewall passivation of semiconductor devices can be effectively realized. Farther This is a delamination even at very high thermal stresses greatly reduced.

Beispielsweise kann eine Vorderseite des Halbleiterbausteins um eine Höhe von 20 bis 100 μm über eine Vorderseite des Wärmesenken-Körpers hinausragen, wodurch sich insbesondere bei einer galvanischen Ausbildung von Anschluss-Lötballen oder Anschluss-Feldern ein geeigneter Höhenausgleich zwischen den Lötballen bzw. -Feldern auf dem Halbleiterbaustein und den entsprechenden Lötballen und -Feldern auf dem Wärmesenken-Körper erreichen lässt.For example may be a front of the semiconductor device around a height from 20 to 100 microns across a front of the heat sink body protrude, resulting in particular in a galvanic training of terminal solder bales or terminal boxes a suitable Height compensation between the solder balls or fields on the semiconductor device and the corresponding solder balls and fields on the heat sink body.

Beispielsweise besteht der Wärmesenken-Körper aus Cu oder aus einem Verbundwerkstoff mit Kohlenstoffteilchen und Cu, wodurch man eine gute Anpassung an den thermischen Ausdehnungskoeffizienten des Halbleitersubstrats insbesondere bei Silizium-Substraten erhält.For example The heat sink body consists of Cu or out a composite with carbon particles and Cu, whereby one a good adaptation to the thermal expansion coefficient of the semiconductor substrate, in particular in the case of silicon substrates.

Beispielsweise kann ein Anschluss-Lötballen auf einer Vorderseite des Halbleiterbausteins und zumindest ein weiterer Anschluss-Lötballen auf einer Vorderseite des Wärmesenken-Körpers ausgebildet sein. Hierbei besteht weder die Notwendigkeit der Verwendung eines Draht-Bondens noch einer Pressmasse zur Realisierung eines Gehäuses, wodurch sich die Kosten wesentlich reduzieren lassen. Ferner können auch für Halbleiterbausteine mit sehr kleinen Abmessungen Flip-Chiptaugliche Bauelemente realisiert werden.For example can be a connecting solder ball on a front of the Semiconductor devices and at least one additional connection pads on a front side of the heat sink body be educated. There is neither the need for use a wire bonding still a molding compound to realize a Housing, which significantly reduces costs to let. Furthermore, it is also possible for semiconductor components realized with very small dimensions flip chip-compatible components become.

Beispielsweise kann die erste Isolierschicht ferner zumindest auf einem Teilabschnitt der Vorderseite des Wärmesenken-Körpers, darauf eine Baustein-Anschlussschicht zum Anschließen des Halbleiterbausteins und darauf ein weiterer Anschluss-Lötballen oder ein weiteres Anschluss-Feld an der Vorderseite des Wärmesenken-Körpers neben der Aussparung ausgebildet sein, wodurch nicht nur eine einfache Vorderseiten- und Rückseitenkontaktierung, sondern darüber hinaus komplexere Kontaktierungsmöglichkeiten des Halbleiterbausteins effektiv gelöst werden können.For example the first insulating layer may further at least on a portion the front of the heat sink body, on top a device connection layer for connecting the semiconductor device and then another connecting soldering ball or another Connection field on the front of the heat sink body be formed next to the recess, which is not only a simple Front and back contact, but above it In addition, more complex contacting possibilities of the semiconductor device can be effectively solved.

Im Folgenden werden Ausführungsbeispiele der Erfindung anhand von Figuren dargestellt, die lediglich der Illustration dienen und den Umfang der Erfindung nicht beschränken.in the Below, embodiments of the invention are based on represented by figures, which serve only for illustration and not limit the scope of the invention.

2 zeigt eine vereinfachte Schnittansicht zur Darstellung eines Ausgangs-Wärmesenken-Körpers 2, der zum Aufnehmen von jeweiligen Halbleiterbausteinen 1 eine Vielzahl von Aussparungen 3 an seiner Vorderseite aufweist. Beispielsweise kann der Wärmesenken-Körper 2 die Form eines Wafers mit in etwa gleichen Abmessungen aufweisen wie ein zugehöriger Halbleiterwafer, aus dem die Halbleiterbausteine 1 vereinzelt werden. 2 shows a simplified sectional view illustrating an output heat sink body 2 for receiving respective semiconductor devices 1 a variety of recesses 3 at its front. For example, the heat sink body 2 have the shape of a wafer with approximately the same dimensions as an associated semiconductor wafer from which the semiconductor components 1 to be isolated.

Beispielsweise kann der Wärmesenken-Körper 2 aus einem Verbundwerkstoff aus Kohlenstoffteilchen und Cu bestehen. Ein derartiger Verbundwerkstoff kann z. B. aus verkupferten Kohlefasern bei ca. 1000 Grad Celsius und einigen Dutzend Atmosphären Druck als Wafer gesintert werden. An seiner Vorderseite sind hierbei Sicken bzw. Aussparungen 3 ausgebildet, die zur Aufnahme der Halbleiterbausteine 1 geeignet sind. Ferner können an seiner Rückseite, ebenfalls durch die Negativ-Form des Presswerkzeugs, (nicht dargestellte) Kühlrippen ausgebildet sein. Grundsätzlich kann der Wärmesenken-Körper 2 auch nur ein Metall wie z. B. Cu aufweisen.For example, the heat sink body 2 consist of a composite of carbon particles and Cu. Such a composite material may, for. Example, be sintered from copper-carbon fibers at about 1000 degrees Celsius and a few tens of atmospheric pressure as a wafer. At its front here are beads or recesses 3 designed to accommodate the semiconductor devices 1 are suitable. Furthermore, (not shown) may be formed on its back, also by the negative shape of the pressing tool, cooling fins. Basically, the heat sink body can 2 even just a metal such. B. Cu have.

Gemäß 2 können anschließend die vereinzelten Halbleiterbausteine 1 in die Aussparungen 3 gelötet werden. Hierbei können als Löt-Depot zumindest im Bodenbereich der Aussparung 3 Lötplättchen aus Gold/Zinn verwendet werden.According to 2 can then the isolated semiconductor devices 1 in the recesses 3 be soldered. Here, as a solder deposit at least in the bottom area of the recess 3 Solder plates made of gold / tin can be used.

Ferner kann nicht nur eine hervorragende elektrische Leitfähigkeit sowie Wärmeleitfähigkeit realisiert werden, sondern wegen der Aussparung darüber hinaus eine sehr stabile mechanische Verbindung zu einer (nicht dargestellten) Passivierung aus Photoimid geschaffen werden, die somit gegenüber einer Delamination auf Grund thermischer Beanspruchung unempfindlich ist. Bei Verwendung von Silizium für das Substrat der Halbleiterbausteine 1 und dem Verbundwerkstoff aus Kohlenstoffteilchen und Cu ergibt sich ferner der Vorteil, dass die thermischen Ausdehnungskoeffizienten von Wärmesenken-Körper 2 und Halbleiterbaustein 1 optimal angepasst, d. h. sehr ähnlich, sind und sich dadurch eine mechanische Beanspruchung insbesondere der Lötschicht weiter verringert wird. Ferner kann ein jeweiliges (nicht dargestelltes) Lötplättchen wesentlich dünner sein als bei herkömmlichen Halbleiteranordnungen zum Befestigen entsprechender Wärmesenken, weshalb sich eine Wärmeleitfähigkeit stark verbessert.Furthermore, not only excellent electrical conductivity and thermal conductivity can be realized, but also because of the recess a very stable mechanical connection to a (not shown) passivation of photoimide be created, which is thus insensitive to delamination due to thermal stress. When using silicon for the substrate of semiconductor devices 1 and the composite of carbon particles and Cu also has the advantage that the thermal expansion coefficient of heat sink body 2 and semiconductor device 1 optimally adapted, ie very similar, and thereby a mechanical stress, in particular the solder layer is further reduced. Further, a respective solder pad (not shown) may be substantially thinner than conventional semiconductor devices for mounting corresponding heat sinks ken, which is why a thermal conductivity greatly improved.

Gemäß 2 kann nach dem Einbringen der Halbleiterbausteine 1 in die Aussparungen 3 des Wärmesenken-Körpers 2 zunächst eine erste Isolierschicht zumindest zwischen den Seitenwänden der Aussparung 3 und den Seitenwänden des Halbleiterbausteins 1 ausgebildet werden. Beispielsweise besitzen die Halbleiterbausteine 1 zu diesem Zeitpunkt lediglich dünne Isolations- sowie Metallisierungsschichten, weshalb eine Verbiegung selbst bei ultradünnen Halbleiterbausteinen vermindert ist.According to 2 can after the introduction of the semiconductor devices 1 in the recesses 3 the heat sink body 2 First, a first insulating layer at least between the side walls of the recess 3 and the sidewalls of the semiconductor device 1 be formed. For example, have the semiconductor devices 1 At this time only thin insulation and metallization layers, which is why a bending is reduced even with ultrathin semiconductor devices.

Damit sind bereits die Voraussetzungen gegeben, selbstjustierende galvanische Anschluss-Lötballen oder Anschluss-Felder zu erzeugen, ohne auf Keimschichten und Fotolithographie zurückgreifen zu müssen.In order to are already given the prerequisites, self-aligning galvanic Create connecting solder bales or connection fields without resorting to seed layers and photolithography to have to.

Alternativ zum vorstehend beschriebenen gesinterten Wärmesenken-Körper bzw. -Wafer kann dieser auch galvanisch hergestellt werden. Hierbei werden die beispielsweise bereits vereinzelten oder noch unvereinzelten Halbleiterbausteine 1 auf einem Trägersubstrat positioniert und darauf eine Vielzahl von elektrisch leitenden Werkstoffteilchen wie beispielsweise Kohlenstofffasern aufgebracht. In gleicher Weise können selbstverständlich auch elektrisch leitende Körner oder Kugeln auf das Trägersubstrat mit den darauf liegenden Halbleiterbausteinen aufgebracht werden. Die gesamte Anordnung wird anschließend in ein Galvanik-Bad gelegt und ein Galvanisieren durchgeführt. Beispielsweise weist das Galvanik-Bad Kupferionen Cu+ auf, wodurch eine Kupferschicht an der Oberfläche der Werkstoffteilchen bzw. Kohlenstofffasern zum Verbinden der Vielzahl von Fasern erzeugt und an der Oberfläche des Trägersubstrats und der Halbleiterbausteine ein galvanisch erzeugter Wärmesenken-Körper 2 mit ausreichender Dicke (> 100 μm) ausgebildet wird.As an alternative to the above-described sintered heat sink body or wafer, it can also be produced galvanically. In this case, for example, the already isolated or still unparalleled semiconductor devices 1 Positioned on a support substrate and applied thereto a plurality of electrically conductive material particles such as carbon fibers. In the same way, it is of course also possible to apply electrically conductive grains or balls to the carrier substrate with the semiconductor components lying thereon. The entire assembly is then placed in a plating bath and galvanizing performed. For example, the plating bath has copper ions Cu + , thereby forming a copper layer on the surface of the material particles or carbon fibers for bonding the plurality of fibers, and on the surface of the support substrate and the semiconductor devices, a galvanically generated heat sink body 2 with sufficient thickness (> 100 microns) is formed.

Letztendlich entsteht auch hierbei der gleiche Wärmesenken-Körper 2 wie er in 2 dargestellt ist, wobei jedoch die Halbleiterbausteine 1 nicht eingelötet werden müssen, sondern bereits auf Grund der durchgeführten Galvanisierung elektrisch leitend mit dem Körper 2 verbunden und vollständig in den Aussparungen 3 eingebettet sind.Ultimately, this also creates the same heat sink body 2 as he in 2 is shown, but wherein the semiconductor devices 1 need not be soldered, but already electrically conductive due to the performed galvanization with the body 2 connected and completely in the recesses 3 are embedded.

Während beim gesinterten Wärmesenken-Körper 2 die Form der Aussparungen 3 durch ein geeignetes Press-Werkzeug beispielsweise an die Form der Halbleiterbausteine 1 angepasst sein kann (z. B. rechteckförmig), ergibt sich diese Anpassung bei der galvanischen Herstellung des Wärmesenken-Körpers automatisch.While at the sintered heat sink body 2 the shape of the recesses 3 by a suitable pressing tool, for example, to the shape of the semiconductor devices 1 can be adapted (eg rectangular), this adjustment results automatically in the galvanic production of the heat sink body.

3 zeigt eine vereinfachte Schnittansicht einer Halbleiteranordnung mit Wärmesenke gemäß einem ersten Ausführungsbeispiel. 3 shows a simplified sectional view of a semiconductor device with heat sink according to a first embodiment.

Gemäß 3 kann der Halbleiterbaustein 1 ein Leistungshalbleiter-Bauelement beinhalten, welches eine erhöhte Wärmeabfuhr erfordert. Der Halbleiterbaustein 1 kann demzufolge ein n-dotiertes monokristallines Si-Substrat 4 aufweisen, in dem ein sogenannter p-Body bzw. ein p-dotiertes Gebiet 5 zur Realisierung der dargestellten pn-Diode D vorderseitig ausgebildet wird. Ferner können an der Vorderseite des Halbleiterbausteins 1 bzw. an der Oberfläche des p-dotierten Gebietes 5 dicke Feldoxidschichten 6 sowie ein dünnes Gatedielektrikum 7 ausgebildet sein, welche beispielsweise aus SiO2 bestehen.According to 3 can the semiconductor device 1 include a power semiconductor device, which requires increased heat dissipation. The semiconductor device 1 can therefore be an n-doped monocrystalline Si substrate 4 in which a so-called p-body or a p-doped region 5 for the realization of the illustrated pn diode D is formed on the front side. Furthermore, at the front of the semiconductor device 1 or on the surface of the p-doped region 5 thick field oxide layers 6 and a thin gate dielectric 7 be formed, which consist for example of SiO 2 .

Ferner kann zur Realisierung eines Source-Kontaktes eine dünne Metallisierungsschicht 8A unmittelbar an der Oberfläche des Halbleitersubstrats bzw. des p-Gebietes 5 und als Gate eine Steuerschicht 8B an der Oberfläche des Gateoxids bzw. Gatedielektrikums 7 ausgebildet werden.Furthermore, to realize a source contact, a thin metallization layer 8A directly on the surface of the semiconductor substrate or the p-region 5 and as a gate a control layer 8B on the surface of the gate oxide or gate dielectric 7 be formed.

Wie bereits vorstehend beschrieben wurde, kann ein derartiger sehr dünner Halbleiterbaustein 1 in der Sicke bzw. Aussparung 3 abgelegt werden und über die Lötschicht 9 mit dem Wärmesenken-Körper 2 elektrisch, mechanisch sowie wärmeleitfähig verbunden werden. Die Lötschicht 9 kann beispielsweise galvanisch auf den aus Verbundwerkstoff bestehenden Wärmesenken-Körper 2 aufgebracht werden, wobei sie in diesem Fall ganzflächig eingezeichnet werden müsste.As already described above, such a very thin semiconductor device 1 in the bead or recess 3 are deposited and over the solder layer 9 with the heat sink body 2 be connected electrically, mechanically and thermally conductive. The solder layer 9 For example, it can be galvanically applied to the composite heat sink body 2 be applied, in which case they would have to be drawn over the entire surface.

In gleicher Weise können jedoch auch sehr dünne Lötplättchen zur Realisierung der dargestellten Lötschicht 9 nur in den Aussparungen 3 des Wärmesenken-Körpers 2 abgelegt werden. Das Löt-Depot besteht z. B. aus Gold/Zinn, wodurch auch ein eventuelles Protonen-Ausheilen bei 400 Grad Celsius ermöglicht wird. Grundsätzlich ist auch sogenanntes Diffusions-Löten zum Befestigen der vereinzelten Halbleiterbausteine 1 in den Aussparungen 3 des Wärmesenken-Körpers 2 möglich.In the same way, however, can also very thin Lötplättchen for the realization of the illustrated solder layer 9 only in the recesses 3 the heat sink body 2 be filed. The solder depot consists z. B. gold / tin, whereby a possible proton annealing at 400 degrees Celsius is possible. Basically, so-called diffusion soldering for attaching the isolated semiconductor devices 1 in the recesses 3 the heat sink body 2 possible.

Beispielsweise kann eine Vorderseite des Halbleiterbausteins 1 bzw. dessen Niveau um eine Höhe H von 20 bis 100 μm über eine Vorderseite des Wärmesenken-Körpers 2 hinaus ragen, wodurch ein Höhenausgleich beim Aufwachsen von Anschluss-Lötballen 11, 12 mittels Galvanisierung automatisch kompensiert werden kann.For example, a front side of the semiconductor device 1 or its level by a height H of 20 to 100 microns on a front side of the heat sink body 2 protrude, creating a leveling when growing terminal solder balls 11 . 12 can be automatically compensated by galvanization.

Anschließend kann mit herkömmlichem Wafer-Equipment eine erste Isolierschicht bzw. Passivierung 10 zumindest zwischen den Seitenwänden der Aussparung 3 und den Seitenwänden des Halbleiterbausteins 1 ausgebildet werden. Diese erste Isolierschicht 10 stellt eine Passivierungsschicht dar und besteht beispielsweise aus Photoimid. Obwohl die erste Isolierschicht bzw. das Photoimid 10 beispielsweise ganzflächig ausgebildet werden kann, kann es auch lediglich in den Randbereichen des Halbleiterbausteins 1 und der Aussparung 3 zwischen den jeweiligen Seitenwänden eingebracht werden, wobei es hinsichtlich seines Querschnitts T-förmig ausgebildet wird.Subsequently, with conventional wafer equipment, a first insulating layer or passivation 10 at least between the side walls of the recess 3 and the sidewalls of the semiconductor device 1 be formed. This first insulating layer 10 represents a passivation layer and consists for example of photoimide. Although the first insulating layer or the photoimide 10 at For example, can be formed over the entire surface, it can also only in the edge regions of the semiconductor device 1 and the recess 3 be introduced between the respective side walls, wherein it is formed T-shaped with respect to its cross section.

Auf diese Weise erhält man nicht nur eine hervorragende Seitenwand-Passivierung für den Halbleiterbaustein 1, sondern darüber hinaus eine verbesserte mechanische Befestigung der Passivierung innerhalb der Aussparung 3. Vorher kann die Metallisierungsschicht noch für den Source-Anschlussbereich 8A und für das Gate 8B strukturiert werden. Nach einem geeigneten Strukturieren der Isolierschicht 10 können nunmehr beispielsweise durch eine selbstjustierte Galvanik sowohl an dem Source-Anschlussbereich 8A des Halbleiterbausteins 1 als auch an freigelegten Bereichen des Wärmesenken-Körpers neben der Aussparung 3 die Anschluss-Lötballen 11 und 12 ausgebildet werden. Die erste Isolierschicht 10 dient hierbei als Galvanisierungsmaske und ermöglicht somit das selbstjustierte Aufwachsen der Source-Anschluss-Lötballen 11 über dem Halblei terbaustein und der Drain-Anschluss-Lötballen 12 über dem Wärmesenkenkörper.In this way one not only obtains excellent sidewall passivation for the semiconductor device 1 but also an improved mechanical attachment of the passivation within the recess 3 , Before that, the metallization layer can still be used for the source connection region 8A and for the gate 8B be structured. After a suitable structuring of the insulating layer 10 can now, for example, by a self-aligned electroplating both at the source terminal region 8A of the semiconductor device 1 and at exposed areas of the heat sink body adjacent the recess 3 the connecting solder balls 11 and 12 be formed. The first insulating layer 10 serves as Galvanisierungsmaske and thus allows the self-aligned growth of the source terminal solder balls 11 above the semiconductor module and the drain connection solder bale 12 over the heat sink body.

Hinsichtlich eines nicht dargestellten Gate-Anschluss-Lötballens oberhalb der Steuerschicht 8B bzw. des Gatedielektrikums 7 sei darauf hingewiesen, dass durch geeignete Führung dieser Steuerschicht zu einem elektrischen Anschlusspunkt (z. B. in einem Randbereich des Halbleiterbausteins) auch ein entsprechender Gate-Anschluss-Lötballen galvanisch ausgebildet werden kann, wobei jedoch nachfolgend der entsprechende elektrische Anschlusspunkt wieder entfernt werden muss. Auf diese Weise können für Flip-Chip-Montage erforderliche Anschluss-Lötballen ohne Verwendung von Keimschichten oder Lithographie sehr einfach hergestellt werden, wobei nunmehr auch beidseitig strukturierte Bauelemente sehr einfach angeschlossen werden können.With regard to a gate terminal solder bump not shown above the control layer 8B or the gate dielectric 7 It should be noted that by suitable guidance of this control layer to an electrical connection point (eg in an edge region of the semiconductor component), a corresponding gate connection solder bale can also be galvanically formed, but subsequently the corresponding electrical connection point has to be removed again. In this way, connection solder bales required for flip-chip mounting can be produced very simply without the use of seed layers or lithography, it also being possible to connect structural components structured on both sides very simply.

Eine üblicherweise (auf Grund der pn-Diode D) zu beobachtende ungleichmäßige Aufwachsrate für den Source-Anschluss-Lötballen 11 und den Drain-Anschluss-Lötballen 12 kann neben der vorstehend beschriebenen Höhenanpassung zwischen Vorderseite des Halbleiterbausteins 1 und Vorderseite des Wärmesenken-Körpers 2 auch durch eine geeignete Puls-Galvanik ausgeglichen werden.A commonly observed (due to the pn diode D) uneven growth rate for the source terminal solder balls 11 and the drain connection solder balls 12 can in addition to the above-described height adjustment between the front of the semiconductor device 1 and front of the heat sink body 2 be compensated by a suitable pulse electroplating.

Obwohl in 3 an der Rückseite des Wärmesenken-Körpers 2 keine Kühlrippen dargestellt sind, können selbstverständlich derartige Kühlstrukturen insbesondere rückseitig ausgebildet sein.Although in 3 at the back of the heat sink body 2 no cooling fins are shown, of course, such cooling structures may be formed in particular the back.

Bevor die Halbleiterbausteine 1 mit ihren z. B. Leistungs-Halbleiterbauelementen gemeinsam mit dem Wärmesenken-Körper 2 und den Lötballen 11 und 12 mit einer geeigneten Wafersäge vereinzelt und mittels Flip-Chip-Technologie auf einer (nicht dargestellten) Leiterplatte montiert werden, kann weiterhin noch auf Wafer-Ebene ein erneuter Test für diese Anordnung durchgeführt werden.Before the semiconductor devices 1 with their z. B. power semiconductor devices together with the heat sink body 2 and the solder balls 11 and 12 separated with a suitable wafer saw and mounted by means of flip-chip technology on a (not shown) PCB, can still be performed at the wafer level, a re-test for this arrangement.

Bei der nicht dargestellten alternativen Ausgestaltung, bei der der Halbleiterwafer für die Herstellung der Leistungs-Halbleiterbauelemente bereits vor oder nach dem Dünnen mit Trenngräben ausgestattet wird und auf den Wafer mit den Trenngräben dann eine Verbundwerkstoff-Füllgalvanik mit beispielsweise Kupfer und Kohlenstoffteilchen direkt aufgebracht wird, können die Zwischenräume zwischen den Halbleiterbausteinen und dem Wärmesenke-Verbundwerkstoff galvanisch, mit geeigneten Metallen wie beispielsweise Nickel und Kupfer anschließend verfüllt werden. Bei dieser alternativen Variante ergibt sich der Vorteil, dass während des gesamten Produktionsablaufes zu keinem Zeitpunkt ein gedünnter und somit bruchgefährdeter Wafer vorliegt.at the alternative embodiment, not shown, in which the Semiconductor wafer for the production of power semiconductor devices already before or after thinning with separating trenches is equipped and on the wafer with the dividers then a composite filling electroplating with, for example Copper and carbon particles can be applied directly the spaces between the semiconductor devices and the heat sink composite galvanically, with suitable Metals such as nickel and copper subsequently be filled. This alternative variant results the advantage that throughout the production process at no time a thinned and thus vulnerable to breakage Wafer is present.

Auf diese Weise erhält man eine Halbleiteranordnung, die eine stark verbesserte Wärmeabfuhr zu einem Wärmesenken-Körper aufweist. Ferner besteht die Möglichkeit auch beidseitig prozessierte Halbleiterbausteine mittels Flip-Chip-Technologie zu verarbeiten, wobei ferner die Gefahr einer Delamination stark verringert und die mechanischen Eigenschaften stark verbessert sind. Die Verarbeitung von ultradünnen Halbleiterbausteinen wird auf diese Weise wirtschaftlich möglich.On in this way, one obtains a semiconductor device having a greatly improved heat dissipation to a heat sink body having. Furthermore, there is also the possibility of both sides process processed semiconductor devices using flip-chip technology, Furthermore, the risk of delamination greatly reduced and the mechanical properties are greatly improved. The processing of ultra-thin semiconductor devices is going this way economically possible.

4 zeigt eine vereinfachte Schnittansicht einer Halbleiteranordnung mit Wärmesenke gemäß einem zweiten Ausführungsbeispiel, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente bezeichnen wie in 3, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird. 4 shows a simplified sectional view of a semiconductor device with a heat sink according to a second embodiment, wherein like reference numerals designate like or corresponding elements as in 3 , which is why a repeated description is omitted below.

Gemäß 4 kann die Halbleiteranordnung nicht nur zur Flip-Chip-Montage, sondern auch in einem gewöhnlichen Anschlussdrahtrahmen bzw. „lead frame" verwendet werden, wie er beispielsweise in 1 dargestellt ist. Gemäß 4 wird hierbei wiederum ein Halbleiterbaustein 1 mit beispielsweise einem Leistungshalbleiterbauelement in einer Aussparung 3 eines Wärmesenken-Körpers 2 eingelötet, wobei jedoch diesmal an der Oberfläche des gesamten Wärmesenken-Körpers eine Lötschicht 9 aus Au/Sn ausgebildet werden kann. Dieser Lötvorgang wird beispielsweise mittels Diffusionslöten durchgeführt. Wiederum weist der Halbleiterbaustein 1 eine erste Metallisierungsschicht zur Realisierung einer Source-Anschlussschicht 8A und einer Steuerschicht 8B auf, wobei bereits auch Isolationsschichten 6 und 7 zur Realisierung eines Feldoxids und eines Gatedielektrikums an der Vorderseite des Halbleiterbausteins 1 ausgebildet sind. Wiederum ergeben sich dadurch auch bei sehr dünnen Halbleiterbausteinen nur geringe Biegekräfte, was eine relativ einfache Verarbeitung von ultradünnen Halbleiterbausteinen ermöglicht.According to 4 For example, the semiconductor device can be used not only for flip-chip mounting but also in a usual lead frame, as it is known in, for example, US Pat 1 is shown. According to 4 This will turn a semiconductor device 1 with, for example, a power semiconductor component in a recess 3 a heat sink body 2 Soldered, but this time on the surface of the entire heat sink body a solder layer 9 can be formed from Au / Sn. This soldering process is carried out for example by means of diffusion soldering. Again, the semiconductor device 1 a first metallization layer for realizing a source connection layer 8A and a tax layer 8B on, with already insulation layers 6 and 7 to realize a field oxide and a gate dielectric on the front side of the semiconductor device 1 are formed. Again arise As a result, even with very thin semiconductor devices only low bending forces, which allows a relatively simple processing of ultra-thin semiconductor devices.

Der Wärmesenken-Körper 2 kann wiederum beispielsweise aus einem Kohlenstoff-Kupfer-Verbundwerkstoff bestehen, wobei jedoch grundsätzlich auch vollständig aus Kupfer bestehende Körper verwendet werden können. Anschließend wird wiederum eine erste Isolierschicht 10, die beispielsweise aus Photoimid besteht, aufgeschleudert, wodurch auch zwischen den Seitenwänden des Halbleiterbausteins 1 und den Seitenwänden der Aussparung 3 eine ausreichende Passivierung ausgebildet wird.The heat sink body 2 In turn, for example, may consist of a carbon-copper composite material, but in principle, completely made of copper existing body can be used. Subsequently, in turn, a first insulating layer 10 , which consists for example of photoimide, spin-coated, whereby also between the side walls of the semiconductor device 1 and the side walls of the recess 3 a sufficient passivation is formed.

Gemäß 4 sind die Seitenwände der Aussparung 3 beispielsweise angeschrägt, wodurch ein unbeabsichtigter Kantenabbruch zuverlässig vermieden werden kann. Ein Höhenunterschied H zwischen der Vorderseite des Halbleiterbausteins 1 und des mit der Lötschicht 9 beschichteten Wärmesenken-Körpers 2 kann wiederum zwischen 20 bis 100 μm aufweisen, um einen anschließenden Höhenunterschied der fertiggestellten Halbleiteranordnung mit Lötanschluss-Pads SP und DP auszugleichen.According to 4 are the side walls of the recess 3 for example beveled, whereby accidental edge breakage can be reliably avoided. A height difference H between the front of the semiconductor device 1 and with the solder layer 9 coated heat sink body 2 in turn may be between 20 to 100 microns, to compensate for a subsequent height difference of the finished semiconductor device with solder pads SP and DP.

Gemäß 4 kann nunmehr eine weitere Strukturierung der ersten Isolierschicht 10 zum Freilegen von zumindest der Source-Anschlussschicht 8A durchgeführt werden, wobei eine anschließend ausgebildete Baustein-Anschlussschicht 15 über z. B. der Source-Anschlussschicht 8A und ferner über der ers ten Isolierschicht 10 derart ausgebildet wird, dass sie den Source-Kontakt neben die Aussparung 3 an der Vorderseite des Wärmesenken-Körpers 2 herausführt. Abschließend kann eine zweite Isolierschicht 16, welche beispielsweise wiederum aus Photoimid besteht, als Galvanisierungsmaske an der Oberfläche der Baustein-Anschlussschicht 15, der ersten Isolierschicht 10 sowie der Lötschicht 9 oder bei Fehlen dieser Schicht unmittelbar auf dem Wärmesenken-Körper 2 derart ausgebildet werden, dass in einem abschließenden Herstellungsschritt ein Source-Anschlussfeld SP und ein Drain-Anschlussfeld DP als Lötanschluss-Pads selbstjustierend galvanisch ausgebildet werden können.According to 4 Now, a further structuring of the first insulating layer 10 for exposing at least the source terminal layer 8A be carried out, wherein a subsequently formed module connection layer 15 over z. B. the source terminal layer 8A and further over the first insulating layer 10 is formed so that it the source contact next to the recess 3 at the front of the heat sink body 2 out leads. Finally, a second insulating layer 16 which, for example, in turn consists of photoimide, as a galvanization mask on the surface of the component connection layer 15 , the first insulating layer 10 and the solder layer 9 or in the absence of this layer, directly on the heat sink body 2 be formed such that in a final manufacturing step, a source pad SP and a drain pad DP can be formed self-aligning as solder pads pads.

Durch das Herausführen von Halbleiterbausteinkontakten, wie beispielsweise dem Source-Kontakt auf eine größere und somit bondbare Fläche neben dem Halbleiterbaustein 1 bzw. der Aussparung 3, ergeben sich Halbleiteranordnungen, die nunmehr auch, wie in 1 dargestellt ist, auf herkömmliche Weise in Anschlussdrahtrahmen verbaut werden können.By leading semiconductor device contacts, such as the source contact, to a larger and thus bondable surface next to the semiconductor device 1 or the recess 3 , result in semiconductor devices, which now also, as in 1 is shown, can be installed in a conventional manner in lead frame.

Nach dem Sägen bzw. Vereinzeln der Wärmesenken-Körper 2 kann der Wärmesenken-Körper gemäß 4 auf einer Trägerplatte 30 des Anschlussdrahtrahmens mittels einer weiteren Lötschicht 14 beispielsweise diffusionsgelötet werden. Ferner können die Lötanschluss-Pads SP und DP mittels beispielsweise Kupfer-Bonddrähten 40 mit (nicht dargestellten) Anschlussdrähten in üblicher Weise verbunden werden. Die Kupfer-Bonddrähte 40 können auf Grund der entspannten Geometrie der Lötanschluss-Pads bzw. Anschluss-Lötfelder SP und DP Durchmesser bis zu 350 μm aufweisen, wodurch sich außerordentlich hohe Stromdichten transportieren lassen. Wiederum erhält man eine insbesondere für Leistungs-Halbleiterbauelemente ausreichende Wärmeabfuhr, geringe Delaminationsneigung sowie mechanische Festigkeit insbesondere für ultradünne Halbleiterbausteine bei ausreichend hohen Stromdichten.After sawing or separating the heat sink body 2 can the heat sink body according to 4 on a carrier plate 30 the lead wire frame by means of another solder layer 14 For example, be diffusion soldered. Further, the solder pad pads SP and DP may be formed by, for example, copper bonding wires 40 connected to (not shown) connecting wires in the usual way. The copper bonding wires 40 Due to the relaxed geometry of the solder connection pads and connection solder pads SP and DP, they can have a diameter of up to 350 μm, which allows extremely high current densities to be transported. Again, one obtains a sufficient for power semiconductor devices in particular heat dissipation, low Delaminationsneigung and mechanical strength, especially for ultra-thin semiconductor devices at sufficiently high current densities.

5 zeigt eine vereinfachte Schnittansicht einer Halbleiteranordnung mit Wärmesenke gemäß einem dritten Ausführungsbeispiel, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente wie in den 3 und 4 bezeichnen, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird. 5 shows a simplified sectional view of a semiconductor device with heat sink according to a third embodiment, wherein like reference numerals the same or corresponding elements as in 3 and 4 denote, which is why a repeated description is omitted below.

Gemäß 5 sind an der Rückseite des Wärmesenken-Körpers Kühlrippen 2A zum Abgeben der vom Halbleiterbaustein 1 aufgenommenen Wärme an eine Umgebung (z. B. Luft, Gas oder Flüssigkeit) dargestellt. Der Wärmesenken-Körper 2 mit seinen Kühlrippen 2A kann hierbei wieder als gesinterter oder galvanisch hergestellter Verbundwerkstoff oder aus einem einzigen elektrisch leitenden Material, wie beispielsweise Kupfer, hergestellt werden.According to 5 are at the back of the heat sink body cooling fins 2A for delivering the semiconductor device 1 absorbed heat to an environment (eg., Air, gas or liquid) shown. The heat sink body 2 with its cooling fins 2A In this case, it can again be produced as a sintered or galvanically produced composite material or from a single electrically conductive material, such as copper.

Im Gegensatz zur 4 ist die Halbleiteranordnung gemäß 5 wiederum als Flip-Chip-taugliches Modul ausgestaltet, wobei beispielsweise bei Realisierung eines Leistungs-Halbleiterbauelements mit einem Source, Drain, und Gate im Halbleiterbaustein 1, ein Source-Anschluss-Lötballen 11, ein Drain-Anschluss-Lötballen 12 und ein Gate-Anschluss-Lötballen 13 an der Vorderseite des Wärmesenken-Körpers 2 bzw. des Halbleiterbausteins 1 ausgebildet werden kann.In contrast to 4 is the semiconductor device according to 5 again designed as a flip-chip module suitable, for example, when realizing a power semiconductor device with a source, drain, and gate in the semiconductor device 1 , a source connection solder ball 11 , a drain connection solder ball 12 and a gate terminal solder ball 13 at the front of the heat sink body 2 or of the semiconductor component 1 can be trained.

Genauer gesagt kann in ähnlicher Weise wie bei den vorstehend genannten Ausführungsbeispielen nach dem Verlöten des Halbleiterbausteins 1 innerhalb der Aussparung 3 des Wärmesenken-Körpers 2 eine Isolierschicht 10 aus beispielsweise Photoimid zumindest zwischen die Seitenwände der Aussparung 3 und des Halbleiterbausteins 1 ausgebildet werden.More specifically, similarly to the above-mentioned embodiments, after soldering the semiconductor device 1 inside the recess 3 the heat sink body 2 an insulating layer 10 from, for example, photoimide at least between the side walls of the recess 3 and the semiconductor device 1 be formed.

Gemäß 5 befindet sich die Lötschicht 9 nur im Bodenbereich der Aussparung 3. Sie kann jedoch in gleicher Weise auch an der gesamten vorderen Oberfläche des Wärmesenken-Körpers 2 ausgebildet sein. Die Isolierschicht 10 ist ferner derart ausgebildet, dass sie zumindest einen Teil der Ober fläche des Wärmesenken-Körpers 2 für den Drain-Anschluss-Lötballen 12 frei lässt, während sie einen weiteren Abschnitt an der Vorderseite des Wärmesenken-Körpers 2 neben der Aussparung 3 zur Realisierung eines Gate-Anschluss-Lötballens 13 vollständig bedeckt.According to 5 is the solder layer 9 only in the bottom area of the recess 3 , However, it can equally well on the entire front surface of the heat sink body 2 be educated. The insulating layer 10 is also so out formed, that they at least a part of the upper surface of the heat sink body 2 for the drain connection solder bale 12 while leaving another section at the front of the heat sink body 2 next to the recess 3 for the realization of a gate connection solder bumper 13 completely covered.

Ferner dient eine erste Metallisierungsschicht, die an der Oberfläche der ersten Isolierschicht 10, der Oberfläche des Wärmesenken-Körpers 2 und der Oberfläche des Halbleiterbausteins 1 ausgebildet ist, nach einer entsprechenden Strukturierung als jeweilige erste Baustein-Anschlussschicht 17A zum Anschließen des Source-Anschluss-Lötballens 11, als zweite Baustein-Anschlussschicht 17B zum Anschließen des Drain-Anschluss-Lötballens 12 und als dritte Baustein-Anschlussschicht 17C zum Anschließen des Gate-Anschluss-Lötballens. Diese Metallisierungsschicht kann wiederum auf Waferebene des Wärmesenken-Körpers 2 ausgebildet werden und durch eine zweite Isolierschicht 18, welche wiederum aus Photoimid bestehen kann, auf einfache Weise fotolithographisch strukturiert werden.Further, a first metallization layer serving on the surface of the first insulating layer 10 , the surface of the heat sink body 2 and the surface of the semiconductor device 1 is formed, after a corresponding structuring as the respective first component connection layer 17A for connecting the source terminal solder bale 11 , as a second building block connection layer 17B for connecting the drain terminal solder bale 12 and as a third device connection layer 17C for connecting the gate terminal solder bale. This metallization layer can in turn be at the wafer level of the heat sink body 2 be formed and by a second insulating layer 18 , which in turn may consist of photoimide, be structured in a simple way photolithographically.

Auf Grund einer geeigneten Strukturierung der ersten Isolierschicht 10 kann die erste Metallisierungsschicht einen Kontaktabschnitt 17D aufweisen, der einen elektrisch leitenden Kontakt zum Wärmesenken-Körper 2 im Sägebereich SB herstellt (gestrichelt dargestellt). Auf Grund dieses elektrischen Kontakts können anschließend mittels der vorstehend beschriebenen z. B. galvanischen Verfahren die Lötballen 11 bis 13 selbstjustierend hergestellt werden. Beim abschließenden Vereinzeln der Wärmesenken-Körper 2 im (gestrichelt dargestellten) Sägebereich SB kann dieser Kontaktabschnitt 17D wieder entfernt werden, wodurch ein Kurzschluss für den Gate-Anschluss-Lötballen 13 zuverlässig verhindert werden kann. Sicherheitshalber kann auch noch in einem Randbereich RB lithographisch oder mit einem Laser die entsprechende Metallisierungsschicht entfernt werden, wie in 5 dargestellt ist.Due to a suitable structuring of the first insulating layer 10 For example, the first metallization layer may have a contact portion 17D having an electrically conductive contact with the heat sink body 2 in the sawing area SB (shown in dashed lines). Due to this electrical contact can then by means of the above-described z. B. galvanic process the solder balls 11 to 13 be made self-adjusting. At the final separation of the heat sink body 2 in the sawing area SB (shown in dashed lines), this contact section 17D be removed again, creating a short circuit for the gate terminal solder balls 13 can be reliably prevented. For safety's sake, the corresponding metallization layer can also be removed lithographically or with a laser in an edge region RB, as in FIG 5 is shown.

Auf diese Weise erhält man wiederum eine Halbleiteranordnung mit Wärmesenke, die ohne zusätzliches Drahtbonden oder einer zusätzlichen Pressmasse für ein Gehäuse ein unmittelbar für eine Flip-Chip-Technologie verwendbares Modul bereitstellt. Dieses Modul mit den Lötballen 11 bis 13 kann anschließend auf eine Leiterplatte 19 mit darauf ausgebildeten Leitbahnen 20 aufgelötet werden. Die Leitbahnen 20 können hierbei z. B. mit Dickschicht-Silberpaste aufgedruckt werden. Somit erhält man eine Flip-Chip-taugliche Halbleiteranordnung, welche ohne Verwendung von Kunststoff-Pressmasse hergestellt werden kann und darüber hinaus verbesserte Delaminierungseigenschaften sowie Wärmeleitfähigkeiten aufweist.In this way, in turn, one obtains a semiconductor device with a heat sink, which provides a directly usable for a flip-chip technology module without additional wire bonding or an additional molding compound for a housing. This module with the solder balls 11 to 13 can then on a circuit board 19 with trained thereon interconnects 20 be soldered. The interconnects 20 can hereby z. B. be printed with thick-film silver paste. Thus, one obtains a flip-chip-capable semiconductor device which can be produced without the use of plastic molding compound and, moreover, has improved delamination properties and thermal conductivities.

Gemäß 5 kann die Zusammensetzung des Verbundwerkstoffs für den Wärmesenken-Körper 2, d. h. der Anteil von Kohlenstoffteilchen, nicht nur an den Halbleiterbaustein 1 sondern darüber hinaus an die Leiterplatte 19 angepasst sein, um die thermischen Ausdehnungskoeffizienten der verschiedenen Materialien optimal aufeinander anzupassen. Eine thermische Beanspruchung wird dadurch weiter verringert.According to 5 may be the composition of the composite material for the heat sink body 2 , ie the proportion of carbon particles, not only to the semiconductor device 1 but also to the circuit board 19 adapted to optimally match the thermal expansion coefficients of the different materials. Thermal stress is thereby further reduced.

Beispielsweise besitzen gemäß 3 oder 5 die Anschluss-Lötballen 11, 12 oder 13 einen Durchmesser d, der kleiner 100 μm ist.For example, according to 3 or 5 the connecting solder balls 11 . 12 or 13 a diameter d that is less than 100 microns.

Die Erfindung wurde vorstehend anhand eines Leistungs-Halbleiterbauelements mit galvanisch ausgebildeten Lötballen bzw. -Pads beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise auch alternative Halbleiterbauelemente mit alternativ realisierten Lötballen bzw. -Pads. Ferner wurde die Erfindung dahingehend beschrieben, dass das Löten der Halbleiterbausteine sowie das galvanische Ausbilden der Lötballen bzw. Kontakt-Pads und die Erzeugung einer abschließenden Passivierung auf Waferebene durchgeführt wird. Die Erfindung ist jedoch nicht darauf beschränkt und kann in gleicher Weise auch für bereits vereinzelte Halbleiterbau steine an bereits vereinzelten Wärmesenken-Körpern 2 oder für jeweilige Gruppen von Halbleiterbausteinen und Wärmesenken-Körpern 2 angewendet werden. Ferner können alternativ zu den verwendeten Silizium-Halbleitermaterialien und dem Photoimid als erste Isolierschicht auch alternative Materialien verwendet werden.The invention has been described above on the basis of a power semiconductor component with galvanically formed solder bumps or pads. However, it is not limited to this and in the same way also includes alternative semiconductor components with alternatively implemented solder bumps or pads. Furthermore, the invention has been described in that the soldering of the semiconductor components as well as the galvanic forming of the solder pads and the production of a final passivation on wafer level is performed. However, the invention is not limited thereto and can in the same way even for already isolated semiconductor construction stones on already isolated heat sink bodies 2 or for respective groups of semiconductor devices and heat sink bodies 2 be applied. Furthermore, as an alternative to the silicon semiconductor materials used and the photoimide, alternative materials may also be used as the first insulating layer.

11
HalbleiterbausteinSemiconductor device
22
Wärmesenken-KörperHeat sink body
33
Aussparungrecess
44
n-Substratn-substrate
55
p-Bodyp-body
66
FeldisolationsschichtField insulating layer
77
Gatedielektrikumgate dielectric
8A8A
Source-AnschlussschichtSource terminal layer
8B8B
Gate-AnschlussschichtGate layer
99
Lötschichtsolder layer
1010
erste Isolierschichtfirst insulating
1111
Source-Anschluss-LötballenSource Connection Lötballen
1212
Drain-Anschluss-LötballenDrain-Lötballen
1313
Gate-Anschluss-LötballenGate-Lötballen
1414
weitere LötschichtFurther solder layer
15, 17A, 17B, 17C15 17A, 17B, 17C
Baustein-AnschlussschichtenBlock connection layers
16, 1816 18
zweite Isolierschichtsecond insulating
17D17D
Kontaktschichtcontact layer
1919
Leiterplattecircuit board
2020
Leitbahnenmeridians
3030
Trägerplattesupport plate
4040
BonddrähteBond wires
5050
Anschlussdrähteleads
6060
isolierende Verbindungsschichtinsulating link layer
7070
Gehäusecasing
WSWS
Wärmesenkeheat sink
SPSP
Source-PadSource pad
DPDP
Drain-PadDrain pad
SBSB
Sägebereichcutting area
RBRB
Randbereichborder area
DD
Diodediode

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • - EP 0488783 A2 [0004] EP 0488783 A2 [0004]

Claims (22)

Halbleiteranordnung mit Wärmesenke zum Abführen von Wärme aus einem Halbleiterbaustein (1), dadurch gekennzeichnet, dass die Wärmesenke einen elektrisch leitfähigen Körper (2) mit einer Aussparung (3) zum Aufnehmen des Halbleiterbausteins (1) aufweist.Heat sink semiconductor device for dissipating heat from a semiconductor device ( 1 ), characterized in that the heat sink is an electrically conductive body ( 2 ) with a recess ( 3 ) for receiving the semiconductor device ( 1 ) having. Halbleiteranordnung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Form der Aussparung (3) an die Form des Halbleiterbausteins (1) angepasst ist.Semiconductor arrangement according to Patent Claim 1, characterized in that the shape of the recess ( 3 ) to the shape of the semiconductor device ( 1 ) is adjusted. Halbleiteranordnung nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass zumindest zwischen den Seitenwänden der Aussparung und den Seitenwänden des Halbleiterbausteins (1) eine erste Isolierschicht (10) ausgebildet ist.Semiconductor arrangement according to claim 1 or 2, characterized in that at least between the side walls of the recess and the side walls of the semiconductor device ( 1 ) a first insulating layer ( 10 ) is trained. Halbleiteranordnung nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichnet, dass eine Lötschicht (9) zumindest im Bodenbereich der Aussparung (3) zum elektrischen und mechanischen Verbinden einer Rückseite des Halbleiterbausteins (1) mit dem Wärmesenken-Körper (2) ausgebildet ist.Semiconductor arrangement according to one of the claims 1 to 3, characterized in that a solder layer ( 9 ) at least in the bottom region of the recess ( 3 ) for electrically and mechanically connecting a back side of the semiconductor device ( 1 ) with the heat sink body ( 2 ) is trained. Halbleiteranordnung nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass eine Vorderseite des Halbleiterbausteins (1) um eine Höhe (H) von 20 bis 100 μm über eine Vorderseite des Wärmesenken-Körpers (2) hinausragt.Semiconductor arrangement according to one of the claims 1 to 4, characterized in that a front side of the semiconductor device ( 1 ) by a height (H) of 20 to 100 microns over a front side of the heat sink body ( 2 protrudes). Halbleiteranordnung nach einem der Patentansprüche 1 bis 5, dadurch gekennzeichnet, dass der Wärmesenken-Körper (2) hinsichtlich seines Materials Cu aufweist.Semiconductor arrangement according to one of the claims 1 to 5, characterized in that the heat sink body ( 2 ) has Cu with respect to its material. Halbleiteranordnung nach einem der Patentansprüche 1 bis 6, dadurch gekennzeichnet, dass der Wärmesenken-Körper (2) hinsichtlich seines Materials einen Verbundwerkstoff aus Kohlenstoffteilchen und Cu aufweist.Semiconductor arrangement according to one of the claims 1 to 6, characterized in that the heat sink body ( 2 ) has a composite of carbon particles and Cu with respect to its material. Halbleiteranordnung nach einem der Patentansprüche 1 bis 7, dadurch gekennzeichnet, dass der Wärmesenken-Körper (2) hinsichtlich seiner Form Kühlrippen (2A) zum Abgeben der aufgenommenen Wärme an eine Umgebung aufweist.Semiconductor arrangement according to one of the claims 1 to 7, characterized in that the heat sink body ( 2 ) in terms of its shape cooling fins ( 2A ) for discharging the absorbed heat to an environment. Halbleiteranordnung nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass ein Anschluss-Lötballen (11) auf einer Vorderseite des Halbleiterbausteins (1) und zumindest ein weiterer Anschluss-Lötballen (12) auf einer Vorderseite des Wärmesenken-Körpers (2) ausgebildet ist.Semiconductor arrangement according to one of the claims 1 to 8, characterized in that a terminal solder bale ( 11 ) on a front side of the semiconductor device ( 1 ) and at least one additional soldering pad ( 12 ) on a front side of the heat sink body ( 2 ) is trained. Halbleiteranordnung nach Patentanspruch 3 mit 9, dadurch gekennzeichnet, dass die erste Isolierschicht (10) ferner zumindest auf einem Teilabschnitt der Vorderseite des Wärmesenken-Körpers (2) ausgebildet ist; eine Bausteinanschlussschicht (17C) zum Anschließen des Halbleiterbausteins (1) auf der ersten Isolierschicht (10) ausgebildet ist; und ein weiterer Anschluss-Lötballen (13) neben der Aussparung (3) auf der Baustein-Anschlussschicht (17C) an der Vorderseite des Wärmesenken-Körpers (2) ausgebildet ist.Semiconductor arrangement according to claim 3 with 9, characterized in that the first insulating layer ( 10 ) at least on a portion of the front of the heat sink body ( 2 ) is trained; a block connection layer ( 17C ) for connecting the semiconductor device ( 1 ) on the first insulating layer ( 10 ) is trained; and another connecting soldering ball ( 13 ) next to the recess ( 3 ) on the block connection layer ( 17C ) at the front of the heat sink body ( 2 ) is trained. Halbleiteranordnung nach Patentanspruch 9 oder 10, dadurch gekennzeichnet, dass die Anschluss-Lötballen (11, 12, 13) einen Durchmesser (d) kleiner 100 μm aufweisen.Semiconductor arrangement according to claim 9 or 10, characterized in that the terminal solder bales ( 11 . 12 . 13 ) have a diameter (d) less than 100 microns. Halbleiteranordnung nach einem der Patentansprüche 4 bis 8, dadurch gekennzeichnet, dass die erste Isolierschicht (10) zumindest auf einem Teilabschnitt der Vorderseite des Wärmesenken-Körpers (2) ausgebildet ist; eine Baustein-Anschlussschicht (15) zum Anschließen des Halbleiterbausteins (1) auf der ersten Isolierschicht (10) ausgebildet ist; ein Anschlussfeld (SP) neben der Aussparung (3) auf der Bausteinanschlussschicht (15) an der Vorderseite des Wärmesenken-Körpers (2) ausgebildet ist; und ein weiteres Anschlussfeld (DP) neben der Aussparung (3) auf der Lötschicht (9) an der Vorderseite des Wärmesenken-Körpers (2) ausgebildet ist.Semiconductor arrangement according to one of the claims 4 to 8, characterized in that the first insulating layer ( 10 ) at least on a portion of the front of the heat sink body ( 2 ) is trained; a building block connection layer ( 15 ) for connecting the semiconductor device ( 1 ) on the first insulating layer ( 10 ) is trained; a connection field (SP) next to the recess ( 3 ) on the block connection layer ( 15 ) at the front of the heat sink body ( 2 ) is trained; and another connection field (DP) next to the recess ( 3 ) on the solder layer ( 9 ) at the front of the heat sink body ( 2 ) is trained. Halbleiteranordnung nach Patentanspruch 12, dadurch gekennzeichnet, dass der Wärmesenken-Körper (2) auf einer Trägerplatte (30) eines Anschlussdraht-Rahmens angeordnet ist; und auf den Anschlussfeldern (SP, DP) Bonddrähte (40) befestigt sind, die den Halbleiterbaustein (1) mit Anschlussdrähten verbinden.Semiconductor arrangement according to Patent Claim 12, characterized in that the heat sink body ( 2 ) on a carrier plate ( 30 ) is arranged a lead wire frame; and on the connection fields (SP, DP) bonding wires ( 40 ) are attached, which the semiconductor device ( 1 ) with connecting wires. Halbleiteranordnung nach einem der Patentansprüche 1 bis 13, dadurch gekennzeichnet, dass der Halbleiterbaustein (1) ein Leistungs-Halbleiterbauelement mit rückseitigem Kontakt darstellt.Semiconductor arrangement according to one of the claims 1 to 13, characterized in that the semiconductor component ( 1 ) represents a power semiconductor device with back contact. Halbleiteranordnung mit einer Wärmesenke zum Abführen von Wärme aus einem Halbleiterbaustein (1), dadurch gekennzeichnet, dass die Wärmesenke (WS) einen elektrisch leitfähigen Körper (2) mit einer Aussparung (3) zum Aufnehmen des Halbleiterbausteins (1) aufweist; eine Lötschicht (9) im Bodenbereich der Aussparung (3) ausgebildet ist; zwischen den Seitenwänden und den Rändern der Aussparung (3) und des Halbleitersubstrats (1) eine erste Isolierschicht (10) hinsichtlich ihres Querschnitts T-förmig ausgebildet ist; an der Vorderseite des Halbleiterbausteins (1) ein erster Anschluss-Lötballen (11); und an der Vorderseite des Wärmesenken-Körpers (2) neben der Aussparung (3) zumindest ein zweiter Anschluss-Lötballen (12) ausgebildet ist.Semiconductor arrangement with a heat sink for dissipating heat from a semiconductor device ( 1 ), characterized in that the heat sink (WS) an electrically conductive body ( 2 ) with a recess ( 3 ) for receiving the semiconductor device ( 1 ) having; a solder layer ( 9 ) in the bottom area of the recess ( 3 ) is trained; between the side walls and the edges of the recess ( 3 ) and the semiconductor substrate ( 1 ) a first insulating layer ( 10 ) in terms of their cross is cut T-shaped; at the front of the semiconductor device ( 1 ) a first terminal solder bale ( 11 ); and at the front of the heat sink body ( 2 ) next to the recess ( 3 ) at least a second terminal solder ball ( 12 ) is trained. Halbleiteranordnung mit einer Wärmesenke zum Abführen von Wärme aus einem Halbleiterbaustein (1), dadurch gekennzeichnet, dass die Wärmesenke (WS) einen elektrisch leitfähigen Körper (2) mit einer Aussparung (3) zum Aufnehmen des Halbleitersubstrats (1) aufweist; eine Lötschicht (9) an der Vorderseite des Wärmesenken-Körpers (2) ausgebildet ist; zwischen den Seitenwänden der beschichteten Aussparung (3) und des Halbleiterbausteins (1) und zumindest auf einem Teilabschnitt der Vorderseite des beschichteten Wärmesenken-Körpers (2) eine erste Isolierschicht (10) ausgebildet ist; zumindest auf einem Teilabschnitt der ersten Isolierschicht (10) eine Bausteinanschlussschicht (15) ausgebildet ist; auf der Bausteinanschlussschicht (15) neben der Aussparung (3) ein erstes Anschlussfeld (SP) ausgebildet ist; und auf einem freigelegten Teilabschnitt der Lötschicht (9) neben der Aussparung (3) zumindest ein zweites Anschlussfeld (DP) ausgebildet ist.Semiconductor arrangement with a heat sink for dissipating heat from a semiconductor device ( 1 ), characterized in that the heat sink (WS) an electrically conductive body ( 2 ) with a recess ( 3 ) for receiving the semiconductor substrate ( 1 ) having; a solder layer ( 9 ) at the front of the heat sink body ( 2 ) is trained; between the side walls of the coated recess ( 3 ) and the semiconductor device ( 1 ) and at least on a portion of the front of the coated heat sink body ( 2 ) a first insulating layer ( 10 ) is trained; at least on a section of the first insulating layer ( 10 ) a block connection layer ( 15 ) is trained; on the block connection layer ( 15 ) next to the recess ( 3 ) a first connection field (SP) is formed; and on an exposed portion of the solder layer ( 9 ) next to the recess ( 3 ) at least a second connection field (DP) is formed. Halbleiteranordnung mit einer Wärmesenke zum Abführen von Wärme aus einem Halbleiterbaustein (1), dadurch gekennzeichnet, dass die Wärmesenke (WS) einen elektrisch leitfähigen Körper (2) mit einer Aussparung (3) zum Aufnehmen des Halbleiterbausteins (1) aufweist; eine Lötschicht (9) zumindest im Bondbereich der Aussparung (3) ausgebildet ist; zwischen den Seitenwänden der beschichteten Aussparung (3) und des Halbleiterbausteins (1) und zumindest auf einem Teilabschnitt der Vorderseite des Wärmesenken-Körpers (2) eine erste Isolierschicht (10) ausgebildet ist; auf einer freiliegenden Vorderseite des Halbleiterbausteins (1) und des Wärmesenken-Körpers (2) sowie zumindest auf einem Teilabschnitt der ersten Isolierschicht (10) eine erste, zweite und dritte Bausteinanschlussschicht (17A, 17B, 17C) ausgebildet ist; und auf der ersten, zweiten und dritten Bausteinanschlussschicht (17A, 17B, 17C) ein erster, zweiter und dritter Anschluss-Lötballen (11, 12, 13) ausgebildet ist.Semiconductor arrangement with a heat sink for dissipating heat from a semiconductor device ( 1 ), characterized in that the heat sink (WS) an electrically conductive body ( 2 ) with a recess ( 3 ) for receiving the semiconductor device ( 1 ) having; a solder layer ( 9 ) at least in the bonding region of the recess ( 3 ) is trained; between the side walls of the coated recess ( 3 ) and the semiconductor device ( 1 ) and at least on a portion of the front of the heat sink body ( 2 ) a first insulating layer ( 10 ) is trained; on an exposed front side of the semiconductor device ( 1 ) and the heat sink body ( 2 ) and at least on a partial section of the first insulating layer ( 10 ) a first, second and third building block connection layer ( 17A . 17B . 17C ) is trained; and on the first, second and third building block connection layer ( 17A . 17B . 17C ) a first, second and third terminal solder bales ( 11 . 12 . 13 ) is trained. Halbleiteranordnung nach einem der Patentansprüche 15 bis 17, dadurch gekennzeichnet, dass die Form der Aussparung (3) an die Form des Halbleiterbausteins (1) angepasst ist.Semiconductor arrangement according to one of the claims 15 to 17, characterized in that the shape of the recess ( 3 ) to the shape of the semiconductor device ( 1 ) is adjusted. Halbleiteranordnung nach einem der Patentansprüche 15 oder 17, dadurch gekennzeichnet, dass eine Vorderseite des Halbleiterbausteins (1) um eine Höhe (H) von 20 bis 100 μm über eine Vorderseite des Wärmesenken-Körpers (2) hinausragt.Semiconductor arrangement according to one of the claims 15 or 17, characterized in that a front side of the semiconductor device ( 1 ) by a height (H) of 20 to 100 microns over a front side of the heat sink body ( 2 protrudes). Halbleiteranordnung nach einem der Patentansprüche 15 bis 17, dadurch gekennzeichnet, dass der Wärmesenken-Körper (2) hinsichtlich seines Materials Cu aufweist.Semiconductor arrangement according to one of the claims 15 to 17, characterized in that the heat sink body ( 2 ) has Cu with respect to its material. Halbleiteranordnung nach einem der Patentansprüche 15 bis 17, dadurch gekennzeichnet, dass der Wärmesenken-Körper (2) hinsichtlich seines Materials einen Verbundwerkstoff aus Kohlenstoffteilchen und Cu aufweist.Semiconductor arrangement according to one of the claims 15 to 17, characterized in that the heat sink body ( 2 ) has a composite of carbon particles and Cu with respect to its material. Halbleiteranordnung nach einem der Patentansprüche 15 bis 17, dadurch gekennzeichnet, dass der Wärmesenken-Körper (2) hinsichtlich seiner Form Kühlrippen (2A) zum Abgeben der aufgenommenen Wärme an eine Umgebung aufweist.Semiconductor arrangement according to one of the claims 15 to 17, characterized in that the heat sink body ( 2 ) in terms of its shape cooling fins ( 2A ) for discharging the absorbed heat to an environment.
DE102007002156A 2007-01-15 2007-01-15 Semiconductor arrangement, comprises heat sink body, which is provided for dissipating heat from semiconductor component, where heat sink has electric conductive body with recess for receiving semiconductor component Ceased DE102007002156A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007002156A DE102007002156A1 (en) 2007-01-15 2007-01-15 Semiconductor arrangement, comprises heat sink body, which is provided for dissipating heat from semiconductor component, where heat sink has electric conductive body with recess for receiving semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007002156A DE102007002156A1 (en) 2007-01-15 2007-01-15 Semiconductor arrangement, comprises heat sink body, which is provided for dissipating heat from semiconductor component, where heat sink has electric conductive body with recess for receiving semiconductor component

Publications (1)

Publication Number Publication Date
DE102007002156A1 true DE102007002156A1 (en) 2008-07-17

Family

ID=39509850

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007002156A Ceased DE102007002156A1 (en) 2007-01-15 2007-01-15 Semiconductor arrangement, comprises heat sink body, which is provided for dissipating heat from semiconductor component, where heat sink has electric conductive body with recess for receiving semiconductor component

Country Status (1)

Country Link
DE (1) DE102007002156A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060219A3 (en) * 2007-11-08 2009-08-06 Photonstar Led Ltd Ultra high thermal performance packaging for optoelectronics devices
WO2010138983A1 (en) * 2009-06-02 2010-12-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for contacting an electronic component and a heat-conducting element and for producing a printed circuit board
US8736062B2 (en) 2012-08-16 2014-05-27 Infineon Technologies Ag Pad sidewall spacers and method of making pad sidewall spacers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0488783A2 (en) 1990-11-30 1992-06-03 Shinko Electric Industries Co. Ltd. Lead frame for semiconductor device comprising a heat sink
EP0684645A2 (en) * 1994-05-26 1995-11-29 Analog Devices, Incorporated EMF shielding of an integrated circuit package
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US20020187590A1 (en) * 2000-08-31 2002-12-12 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US20050250250A1 (en) * 2002-10-11 2005-11-10 Chien-Min Sung Diamond composite heat spreader having thermal conductivity gradients and associated methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0488783A2 (en) 1990-11-30 1992-06-03 Shinko Electric Industries Co. Ltd. Lead frame for semiconductor device comprising a heat sink
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
EP0684645A2 (en) * 1994-05-26 1995-11-29 Analog Devices, Incorporated EMF shielding of an integrated circuit package
US20020187590A1 (en) * 2000-08-31 2002-12-12 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US20050250250A1 (en) * 2002-10-11 2005-11-10 Chien-Min Sung Diamond composite heat spreader having thermal conductivity gradients and associated methods

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060219A3 (en) * 2007-11-08 2009-08-06 Photonstar Led Ltd Ultra high thermal performance packaging for optoelectronics devices
US8324633B2 (en) 2007-11-08 2012-12-04 Photonstar Led Limited Ultra high thermal performance packaging for optoelectronics devices
WO2010138983A1 (en) * 2009-06-02 2010-12-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for contacting an electronic component and a heat-conducting element and for producing a printed circuit board
US8736062B2 (en) 2012-08-16 2014-05-27 Infineon Technologies Ag Pad sidewall spacers and method of making pad sidewall spacers
DE102013108268B4 (en) 2012-08-16 2022-12-29 Infineon Technologies Ag Pad-sidewall spacers and method of making pad-sidewall spacers

Similar Documents

Publication Publication Date Title
DE102005054872B4 (en) Vertical power semiconductor device, semiconductor device and method of making the same
DE102012104270B4 (en) Semiconductor component, semiconductor component assembly, and method of manufacturing a semiconductor component
DE102005028951B4 (en) Arrangement for the electrical connection of a semiconductor circuit arrangement with an external contact device
DE102007007142B4 (en) Benefits, semiconductor device and method for their production
DE102006052202B3 (en) Semiconductor component has metal layer comprising coherent section, and other metal layer is arranged on coherent section of former metal layer, where latter metal layer is structured between layered regions
DE102005004160B4 (en) CSP semiconductor device, semiconductor circuitry, and method of fabricating the CSP semiconductor device
DE102012200329B4 (en) Semiconductor arrangement with a heatspreader and method for producing a semiconductor device
DE112007000832T5 (en) Thin wafer packages and metal substrates using semiconductor die packages
DE10003671A1 (en) Semiconductor component, especially a surface mountable semiconductor package, has front and back face electrodes connected to metal parts by precious metal-containing bodies or layers
DE102008025451A1 (en) Semiconductor component
DE102013112797B4 (en) ARRANGEMENT WITH SEMICONDUCTOR DEVICE INCLUDING CHIP CARRIER, SEMICONDUCTOR WAFER AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
DE102013208818A1 (en) Reliable area joints for power semiconductors
DE102004052921A1 (en) Process for the production of semiconductor devices with external contacts
DE102009035437A1 (en) A semiconductor device having a stress buffering material formed over a low ε metallization system
DE102007027378A1 (en) Connection arrangement, has galvanically applied metallic layer extending between main surfaces and electrically connecting main surfaces, and spacer unit arranged in recess to space main surface from another main surface
DE102008053489A1 (en) Carrier body for a semiconductor device, semiconductor device and method for producing a carrier body
DE10351028B4 (en) Semiconductor component and suitable manufacturing / assembly process
DE102009051129A1 (en) Optoelectronic component and method for producing an optoelectronic component
WO2009152790A1 (en) Radiation-emitting component and method for producing a radiation-emitting component
DE102015109755A1 (en) Component and method for manufacturing a device
DE102012113012B4 (en) Method of manufacturing an electronic device
DE10214210B4 (en) Lumineszenzdiodenchip for flip-chip mounting on a soldered carrier and method for its preparation
DE102007002156A1 (en) Semiconductor arrangement, comprises heat sink body, which is provided for dissipating heat from semiconductor component, where heat sink has electric conductive body with recess for receiving semiconductor component
DE112012001078B4 (en) Carrier for an optoelectronic structure and optoelectronic semiconductor chip with such a carrier
DE102008036285B4 (en) Integrated circuit having a connection to a heat sink produced by a galvanic process and method therefor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection