DE102006048586B4 - A method and apparatus for manufacturing a semiconductor device and semiconductor wafers having a metallization-facing front side - Google Patents
A method and apparatus for manufacturing a semiconductor device and semiconductor wafers having a metallization-facing front side Download PDFInfo
- Publication number
- DE102006048586B4 DE102006048586B4 DE102006048586A DE102006048586A DE102006048586B4 DE 102006048586 B4 DE102006048586 B4 DE 102006048586B4 DE 102006048586 A DE102006048586 A DE 102006048586A DE 102006048586 A DE102006048586 A DE 102006048586A DE 102006048586 B4 DE102006048586 B4 DE 102006048586B4
- Authority
- DE
- Germany
- Prior art keywords
- metal structure
- semiconductor wafer
- semiconductor
- front side
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend ein Anbringen einer selbsttragenden, vorgefertigten Metallstruktur (30) auf einer Vorderseite (11) eines Halbleiterwafers (10) und ein Vereinzeln der Halbleitervorrichtung nach dem Aufbringen der Metallstruktur (30), wobei die Metallstruktur (30) eine Vielzahl von jeweils einer einzelnen Halbleitervorrichtung zugeordneten Trägerelementen (31) umfasst, die durch Stege (37) verbunden sind.method for manufacturing a semiconductor device comprising attaching a self-supporting, prefabricated metal structure (30) on a Front side (11) of a semiconductor wafer (10) and separating the Semiconductor device after applying the metal structure (30), wherein the metal structure (30) is a plurality of each a single Semiconductor device associated carrier elements (31), which are connected by webs (37).
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, einen Halbleiterwafer sowie eine Fertigungsvorrichtung hierfür.The The invention relates to a method for producing a semiconductor device, a semiconductor wafer and a manufacturing apparatus therefor.
Bei neuen Generationen von Halbleitervorrichtungen wird versucht, das Substrat so dünn wie möglich zu halten. Insbesondere für vertikale Halbleitervorrichtungen, wie beispielsweise vertikale DMOS-Leistungstransistoren, ist die Dicke des Substrats maßgebend für wichtige Qualitätsparameter der Halbleitervorrichtung. Insbesondere lässt sich der Einschaltwiderstand durch ein starkes Dünnen der Rückseite der Halbleitervorrichtung, wobei die funktionalen Strukturen erhalten bleiben, verringern.at New generations of semiconductor devices are trying to do this Substrate so thin as possible to keep. Especially for vertical semiconductor devices, such as vertical DMOS power transistors, the thickness of the substrate is decisive for important Quality parameters of Semiconductor device. In particular, the on-resistance can be by a strong thinning of the back the semiconductor device, wherein the functional structures are obtained stay, decrease.
Bei einer vertikalen Halbleitervorrichtung bzw. bei einem Vertikalbauteil, bei dem der elektrische Strom nicht entlang der Oberfläche, sondern von der Vorderseite der Halbleitervorrichtung zur Rückseite der Halbleitervorrichtung geführt wird, ist das der Vorderseite benachbarte Volumen je nach Spannungsklasse nur bis zu einer Tiefe von wenigen μm aktiv. Dieses Aktivvolumen hat beispielsweise bei einer Sperrspannung von 50 V eine Dicke von weniger als 10 μm. Innerhalb dieser Schichtdicke findet im Sperrfall der Spannungsabbau statt. Auch die maßgeblichen Strukturen des Bauteils sind in dieser Schicht definiert.at a vertical semiconductor device or in a vertical component, where the electric current is not along the surface, but from the front side of the semiconductor device to the back of the semiconductor device guided is the volume adjacent to the front, depending on the voltage class only active to a depth of a few μm. This active volume has a thickness of, for example, 50 V blocking voltage less than 10 μm. Within this layer thickness, the voltage reduction occurs in the blocking case instead of. Also the authoritative ones Structures of the component are defined in this layer.
Eine vertikale Halbleitervorrichtung hätte dann einen optimalen Einschaltwiderstand und optimale thermische Eigenschaften, wenn bei gegebener Sperrspannung lediglich dieses Aktivvolumen aus dem verwendeten Halbleitermaterial (z. B. Silizium) besteht. Die sich unmittelbar anschließenden Bereiche sollten möglichst ohne Zwischenschichten mit niederohmigen Kontaktelementen versehen werden.A vertical semiconductor device would then have an optimal on-resistance and optimum thermal properties, if at a given reverse voltage only this active volume of the semiconductor material used (eg silicon). The immediately adjoining areas should be possible provided with intermediate layers with low-resistance contact elements become.
Fertigungstechnisch bedeutet dies, dass Halbleiterwafer vor der Fertigstellung stark abgedünnt werden. Es ist daher nötig, mit Halbleiterwafern zu hantieren, die eine Dicke von wenigen μm aufweisen. Kleinste Verletzungen beispielsweise des Waferrandes oder zu hohe mechanische Spannung können hierbei zu einer Zerstörung des Wafers führen. Die Wafer und auch die später vereinzelten Halbleitervorrichtungen weisen eine derart geringe Eigenstabilität auf, dass eine Fertigung bzw. Weiterverarbeitung ohne Zusatzmaßnahmen unmöglich ist.manufacturing technology This means that semiconductor wafers are strong before completion thinned become. It is therefore necessary to handle semiconductor wafers having a thickness of a few microns. Smallest injuries, for example, of the wafer edge or too high mechanical stress can this to a destruction lead the wafer. The Wafers and also the later isolated semiconductor devices have such a small inherent stability on that a manufacturing or further processing without additional measures impossible is.
Aus
der
Es ist Aufgabe der vorliegenden Erfindung, ein effizientes Verfahren zur Herstellung einer qualitativ hochwertigen Halbleitervorrichtung mit hoher Ausbeute bereitzustellen. Weiterhin ist es Aufgabe der vorliegenden Erfindung, einen geeigneten Halbleiterwafer als Verfahrens-Zwischenprodukt sowie eine entsprechende Fertigungsvorrichtung für eine Halbleitervorrichtung mit besagten Eigenschaften bereitzustellen.It It is an object of the present invention to provide an efficient process for producing a high quality semiconductor device to provide in high yield. Furthermore, it is the task of present invention, a suitable semiconductor wafer as a process intermediate and a corresponding manufacturing device for a semiconductor device to provide with said properties.
Erfindungsgemäß wird diese Aufgabe durch ein Verfahren nach Anspruch 1, einen Halbleiterwafer nach Anspruch 5 und eine Fertigungsvorrichtung nach Anspruch 10 gelöst.According to the invention this Task by a method according to claim 1, a semiconductor wafer according to claim 5 and a manufacturing apparatus according to claim 10 solved.
Gemäß der Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, umfassend das Aufbringen einer selbsttragenden, vorgefertigten Metallstruktur auf einer Vorderseite eines Halbleiterwafers und ein Vereinzeln der Halbleitervorrichtung nach dem Aufbringen der Metallstruktur.According to the invention For example, there is provided a method of manufacturing a semiconductor device, comprising the application of a self-supporting, prefabricated metal structure on a front side of a semiconductor wafer and singulating the semiconductor device after the deposition of the metal structure.
Ein spezieller Gedanke hierbei besteht darin, dass bereits in einem relativ frühen Stadium des Herstellungsprozesses eine selbsttragende Metallstruktur auf die Vorderseite aufgebracht wird, die bei der Weiterverarbeitung als Stützstruktur für den gesamten Halbleiterwafer dient. Somit können sehr dünne Halbleiterwafer ohne das Verwenden von zusätzlichen Trägerstrukturen weitertransportiert und bearbeitet werden. Da ein Teil dieser Metallstruktur bei der Weiterverarbeitung der Halbleitervorrichtung als Kontaktelement, beispielsweise als Leadframe oder als Teil dessen, verwendet werden kann, ist ein Ablösen des Handling-Trägers nach dem Vereinzeln der Halbleiterchips nicht mehr erforderlich.One special thought here is that already in one relatively early Stage of the manufacturing process, a self-supporting metal structure applied to the front, which during further processing as a support structure for the entire semiconductor wafer is used. Thus, very thin semiconductor wafers without the Use additional support structures be transported and processed. As part of this metal structure in the further processing of the semiconductor device as a contact element, for example, as a leadframe or as part of it can, is a detachment of the handling carrier after the separation of the semiconductor chips no longer necessary.
Mit dem vorgeschlagenen Konzept wird es möglich, selbst bei Niedervoltanwendungen auf den Einsatz hochdotierter Siliziumsubstrate als Träger-Substrat zu verzichten und damit den physikalisch kleinstmöglichen flächenspezifischen Einschalt- und Schwellwiderstand zu realisieren. Die Leistungsfähigkeit und damit Wertschöpfung der hergestellten Halbleitervorrichtungen kann damit erheblich gesteigert werden. Zudem kann mit diesem Konzept auf günstigeres Grundmaterial aufgebaut werden, indem auf teure Epi-Schichten verzichtet werden kann. Der eingesetzte Wafer besteht nämlich bei Realisierung der Erfindung ausschließlich aus Siliziummaterial, welches der Dotierung und Sperrfähigkeit der aktiven Schicht entspricht, da in der fertigen Halbleitervorrichtung ohnehin nur diese Schicht verbleibt. Der Schritt des Aufbringens der vorgefertigten Trag- bzw. Stützstruktur erfordert nur sehr wenig Prozesszeit und ist daher höchst kostengünstig.With The proposed concept makes it possible, even in low-voltage applications on the use of highly doped silicon substrates as a carrier substrate to renounce and thus the physically smallest possible area specific Switch-on and threshold resistance to realize. The efficiency and thus added value The manufactured semiconductor devices can thus significantly increased become. In addition, this concept can be based on cheaper base material can be dispensed with by expensive epi layers. The used Wafer exists in realization of the invention exclusively of silicon material, which the doping and blocking ability the active layer corresponds to that in the finished semiconductor device anyway, only this layer remains. The step of applying the prefabricated support or support structure requires very little process time and is therefore highly cost effective.
Erfindungsgemäß umfasst die Metallstruktur eine Vielzahl von metallenen Trägerelementen, die jeweils einer einzelnen Halbleitervorrichtung zugeordnet und durch Stege verbunden sind. Somit können die einzelnen Trägerelemente genau auf die jeweilige Halbleitervorrichtung abgestimmt werden und entsprechende Kontakte für diese bilden. Die strukturelle Festigkeit und Tragfähigkeit für den Gesamt-Wafer entsteht durch den Verbund dieser Trägerelemente, etwa durch Stege, die in einem späteren Verfahrensschritt entfernt oder durchtrennt werden. Speziell umfasst das Metallisieren ein Auflöten, insbesondere Bonden, der Metallstruktur.According to the invention, the metal structure comprises a multiplicity of metal carrier elements which each associated with a single semiconductor device and connected by webs. Thus, the individual carrier elements can be matched exactly to the respective semiconductor device and form corresponding contacts for them. The structural strength and load capacity of the entire wafer is created by the combination of these support elements, for example by webs, which are removed or severed in a later process step. Specifically, the metallizing includes a soldering, in particular bonding, of the metal structure.
In weiteren Ausführungsformen umfasst das Verfahren einen Schritt des Dünnens des Halbleiterwafers, wobei das Dünnen nach dem Metallisieren erfolgt. Um ein einfaches Transportieren und Weiterverarbeiten sowie Positionieren des Halbleiter wafers zu ermöglichen, ist es vorteilhaft, dass die selbsttragende Metallstruktur vor dem Dünnen aufgebracht wird.In further embodiments the method comprises a step of thinning the semiconductor wafer, the thinning after metallizing takes place. For easy transport and further processing and positioning of the semiconductor wafer to enable, it is advantageous that the self-supporting metal structure before thin is applied.
In weiteren Ausführungsformen wird die Metallstruktur im Wesentlichen planar auf die Vorderseite des Halbleiterwafers aufgebracht. In weiteren Ausführungsformen werden Hohl- und/oder Zwischenräume auf der Vorderseite des Halbleiterwafers zur Bildung einer planaren Vorderseite verfüllt.In further embodiments The metal structure is essentially planar to the front of the semiconductor wafer applied. In further embodiments be hollowed and / or interspaces on the front of the semiconductor wafer to form a planar Backfilled.
Da unterschiedliche Kontaktbereiche der Halbleitervorrichtung elektrisch voneinander getrennt sein müssen und das nachträgliche Entfernen von Verbindungen im Funktionsbereich mitunter sehr aufwendig oder unmöglich ist, wird die Metallstruktur zumindest innerhalb des Funktionsbereichs der Halbleitervorrichtung so mit trennenden Abschnitten versehen, dass in diesen Bereichen eine elektrische Isolation zwischen den Kontaktbereichen bereits beim Aufbringen der Metallisierungsschicht vorgesehen ist.There different contact areas of the semiconductor device electrically must be separated from each other and the subsequent Removing connections in the functional area sometimes very expensive or impossible is, the metal structure is at least within the functional range the semiconductor device thus provided with separating sections, that in these areas electrical insulation between the Contact areas already during application of the metallization is provided.
Hierdurch können Zwischenräume entstehen, die gemäß einer Ausgestaltung dieses Verfahrens bzw. dieser Anordnung mit isolierendem Material aufgefüllt werden können. Dies ermöglicht beim Abdünnen des Wafers eine homogene Verteilung des Anpressdrucks an die Schleif-/Polierscheibe und sichert ein qualitativ hochwertiges Ergebnis. Die Füllmasse kann so gewählt werden, dass sie bei einer Weiterverarbeitung der Halbleitervorrichtung nicht wieder entfernt werden muss, sondern zugleich als Gehäusebestandteil dient.hereby can interspaces arise, which according to a Embodiment of this method or this arrangement with insulating Material filled up can be. this makes possible when thinning the wafer a homogeneous distribution of contact pressure to the grinding / polishing wheel and ensures a high quality result. The filling material can be chosen like that be that they in a further processing of the semiconductor device does not have to be removed again, but at the same time as a housing component serves.
In weiteren Ausführungsformen ist die Metallstruktur so ausgebildet, dass sie als Kontaktelement der zu fertigenden Halbleitervorrichtung, insbesondere als Sourcemetallkontakt und/oder als Gatemetallkontakt dient. Bei vertikalen Bauelementen weist die Vorderseite des Halbleiterwafers üblicherweise einen Source- und Gatekontaktbereich auf. Die Halbleiterstruktur kann jeweils getrennte Abschnitte umfassen, die auf die jeweiligen Kontaktbereiche aufgebracht, insbesondere aufgebondet, sind.In further embodiments the metal structure is designed to act as a contact element the semiconductor device to be manufactured, in particular as a source metal contact and / or serves as a gate metal contact. For vertical components points the front side of the semiconductor wafer usually has a source and gate contact area. The semiconductor structure can each include separate sections that correspond to the respective contact areas applied, in particular bonded, are.
Gemäß der Erfindung wird ein Halbleiterwafer mit einer eine Metallisierung aufweisenden Vorderseite und einer Rückseite bereitgestellt, umfassend eine selbsttragende vorgefertigte Metallstruktur die zumindest auf Abschnitten der Vordereite des Halbleiterwafers angebracht ist.According to the invention becomes a semiconductor wafer having a metallization Front and one back provided comprising a self-supporting prefabricated metal structure the mounted at least on portions of the front of the semiconductor wafer is.
Ein wichtiger Gedanke besteht hier, analog zum bereits beschriebenen Verfahren, darin, bereits frühzeitig vor dem Vereinzeln des Halbleiterwafers diesen mittels einer aufgelöteten oder sonstwie aufgebundenen Metallstruktur zu stabilisieren, die derart ausgebildet ist, dass sie einen Großteil des Halbleiterwafers überspannt und diesen versteift. Auf diese Weise wird ein sicheres Handling des Halbleiterwafers gewährleistet.One important thought exists here, analogous to the already described Procedure, in it, early on prior to singulating the semiconductor wafer by means of a soldered or otherwise stabilized metal structure to stabilize formed in such a way is that she has a lot of the semiconductor wafer spans and this stiffened. In this way, a safe handling of the semiconductor wafer ensured.
Erfindungsgemäß weist die Metallstruktur eine Vielzahl von Trägerelementen auf, die jeweils einer einzelnen Halbleitervorrichtung zugeordnet und derart ausgebildet und von der Metallisierungsvorrichtung auf dem Halbleiterwafer aufgebracht sind, dass jeweils ein Trägerelement eine Sourceelektrode und/oder eine Gateelektrode der Vielzahl von Halbleiterelementen zumindest teilweise bedeckt. Da die Sourceelektrode üblicherweise eine relativ große Fläche der einzelnen Halbleitervorrichtungen einnimmt, kann hier eine großflächige Stützstruktur aufgelötet werden.According to the invention the metal structure has a plurality of support elements, respectively assigned to a single semiconductor device and formed and deposited on the semiconductor wafer by the metallization device are that each a support element a source electrode and / or a gate electrode of the plurality of Semiconductor elements at least partially covered. As the source electrode usually a relatively large area of single semiconductor devices occupies, can here a large-area support structure soldered become.
In einer weiteren Ausführungsform umfasst die Metallstruktur einen Trägerrahmen auf, der durchgehend auf einen Randbereich des Halbleiterwafers aufgelötet ist. Die hiermit vorgeschlagene Metallstruktur weist in diesen Bereichen einen Trägerrand bzw. einen Trägerring auf, der auf den Halbleiterwafer aufgelötet ist.In a further embodiment For example, the metal structure includes a support frame that is continuous soldered onto an edge region of the semiconductor wafer. The proposed metal structure has in these areas a carrier edge or a carrier ring auf, which is soldered onto the semiconductor wafer.
Die z. B. gitterförmige Stützstruktur, die dem Halbleiterwafer mit aufeinander senkrecht stehenden Abschnitten Stabilität verleiht, kann so optimiert werden, da der Trägerrand eine Querversteifung zwischen den Abschnitten liefert. In primär nicht metallisierten Bereichen des Wafers kann Lot zur Abdichtung der Zwischenräume zwischen der selbsttragenden Metallstruktur und dem Halbleiterwafer vorgesehen werden, um die Konstruktion, insbesondere im Randbereich, durchgehend zu versiegeln. Verschmutzungen, die beispielsweise beim chemischen Abdünnungsprozess auftreten, werden so von der Vorderseite des Halbleiterwafers ferngehalten.The z. B. grid-shaped Support structure the semiconductor wafer with mutually perpendicular sections stability can be optimized, since the support edge a cross-bracing between sections. In primarily non-metallized areas The wafer can solder to seal the spaces between the self-supporting Metal structure and the semiconductor wafer are provided to the Construction, especially in the edge area, to be sealed throughout. Dirt, for example, in the chemical thinning process occur so are kept away from the front of the semiconductor wafer.
Anlagenseitig wird mit der Erfindung eine Fertigungsvorrichtung bereitgestellt mit einer Metallisierungsvorrichtung zum Aufbringen einer selbsttragenden, vorgefertigten Metallstruktur auf einer Vorderseite eines Halbleiterwafers.system end With the invention, a manufacturing device is provided with a metallization device for applying a self-supporting, prefabricated metal structure on a front side of a semiconductor wafer.
Des weiteren weist die Fertigungsvorrichtung eine Abdünnungsvorrichtung auf, die nach dem Aufbringen der selbsttragenden Metallstruktur die Rückseite des Halbleiterwafers abdünnt. Hierbei kann es sich um eine Abdünnungsvorrichtung handeln, die ein chemisches und/oder mechanisches Abdünnen durchführt.Of Furthermore, the manufacturing device has a thinning device on after the application of the self-supporting metal structure the backside of the semiconductor wafer thins. This can be a thinning device act that performs a chemical and / or mechanical thinning.
Die Fertigungsvorrichtung weist ebenfalls eine Verfüllungsvorrichtung auf und sie wird bevorzugt eine Vereinzelungsvorrichtung umfassen, wobei die Vereinzelungsvorrichtung zum Vereinzeln der Vielzahl von Halbleitervorrichtungen Abschnitte der selbsttragenden Metallstruktur durchtrennt. Sowohl das Silizium als auch die Metallstruktur kann somit gleichzeitig aufgeteilt werden. In einer Ausführungsform erfolgt hierbei gleichzeitig die elektrische Isolation von Trägerelementen, die auf der Source- und der Gateelektrode aufgelötet sind.The Manufacturing device also has a filling device and they is preferably a separating device, wherein the Separating device for separating the plurality of semiconductor devices Sections of the self-supporting metal structure severed. Both that Silicon as well as the metal structure can thus be split simultaneously become. In one embodiment the electrical insulation of carrier elements takes place at the same time, which are soldered on the source and the gate electrode.
In einer weiteren Ausführungsform ist die Lötvorrichtung derart ausgebildet, dass sie bei der Metallisierung einen durchgehenden Trägerrahmen auf einen Randbereich des Halbleiterwafers auflötet. Dies bedingt eine zusätzliche Stabilisierung der Metallstruktur und bietet einen Schutz der Vorderseite des Halbleiters gegenüber einer Verunreinigung in weiteren Verarbeitungsschritten.In a further embodiment is the soldering device formed so that they in the metallization a continuous Carrier frame on solder a peripheral region of the semiconductor wafer. This requires an additional Stabilization of the metal structure and provides protection of the front of the Semiconductor opposite contamination in further processing steps.
Weitere Ausbildungen der Erfindung ergeben sich aus den jeweiligen Unteransprüchen oder Ausführungsbeispielen, die mittels Abbildungen näher erläutert werden. Hierbei zeigen:Further Embodiments of the invention will become apparent from the respective dependent claims or embodiments, the closer by means of pictures explained become. Hereby show:
Bei
der Herstellung von Halbleitervorrichtungen dienen als Ausgangsmaterial
Halbleiterwafer.
Beim
Schritt des Dünnens
des Halbleiterwafers
Um
den stark abgedünnten
Halbleiterwafer
In
einem späteren
Fertigungsschritt werden die einzelnen Funktionsbereiche
In
Wie
In
einem späteren
Verfahrensschritt werden die Halbleitervorrichtungen aus dem Halbleiterwafer
Aufgrund
der Aussparungen
Um
ein regelmäßiges, ganzflächiges Andrücken des
Halbleiterwafers
Eine
weitere alternative Ausführungsform der
Metallstruktur
Im
Querschnitt (vgl.
Die
Verbindungen zwischen den Faltabschnitten sind derart parallel zu
den Funktionsbereichen
In
einem weiteren Ausführungsbeispiel
kann der Faltabschnitt so knapp bemessen sein, dass er lediglich
einen Lötpad
parallel zur Grundfläche
des Funktionsbereichs
Das
beschriebene Verfahren zur Kontaktierung der Anschlussstifte (Sourcepins
und Gatepins) umfasst das Anbringen zusätzliche Lötverbindungen. Dies kann umgangen
werden, indem beim Auflöten des
Leadframes auf die Chiprückseite
ein weiterer Prozessschritt durchführt wird. Da beim üblichen
Auflöten
(Solder Die Bonding) oder einem gekoppelten Reflow-Prozess Temperaturen
auftreten, die auch das Lot
Bei
bekannten Herstellungsverfahren von Halbleitervorrichtungen sind
die Funktionsbereiche
Eine
Ausführungsform
der Erfindungsgemäßen Fertigungsvorrichtung
zur Herstellung von Halbleitervorrichtungen umfasst, wie in
Nach
der Fertigstellung der Funktionsbereiche werden in der ersten Metallisierungsvorrichtung
Danach
werden Unebenheiten und Aussparungen
In
der Abdünnungsvorrichtung
In
einer weiteren Metallisierungsvorrichtung
Die Ausführung der Erfindung ist nicht auf die oben dargestellten Ausführungsbeispiele beschränkt, sondern ebenso in beliebigen Kombinationen der Merkmale der abhängigen Ansprüche und einer Vielzahl von Abwandlungen möglich, die im Rahmen fachmännischen Handelns liegen.The execution The invention is not limited to the embodiments shown above limited, but also in any combination of the features of the dependent claims and a variety of modifications possible in the context of expert Acting are.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006048586A DE102006048586B4 (en) | 2006-10-13 | 2006-10-13 | A method and apparatus for manufacturing a semiconductor device and semiconductor wafers having a metallization-facing front side |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006048586A DE102006048586B4 (en) | 2006-10-13 | 2006-10-13 | A method and apparatus for manufacturing a semiconductor device and semiconductor wafers having a metallization-facing front side |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006048586A1 DE102006048586A1 (en) | 2008-04-17 |
DE102006048586B4 true DE102006048586B4 (en) | 2008-10-30 |
Family
ID=39184937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006048586A Expired - Fee Related DE102006048586B4 (en) | 2006-10-13 | 2006-10-13 | A method and apparatus for manufacturing a semiconductor device and semiconductor wafers having a metallization-facing front side |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102006048586B4 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1514893A1 (en) * | 1965-11-23 | 1969-09-04 | Telefunken Patent | Method for manufacturing a semiconductor device |
-
2006
- 2006-10-13 DE DE102006048586A patent/DE102006048586B4/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1514893A1 (en) * | 1965-11-23 | 1969-09-04 | Telefunken Patent | Method for manufacturing a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
DE102006048586A1 (en) | 2008-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007025950B4 (en) | Semiconductor device and its manufacturing method | |
DE102009005650B4 (en) | Electronic module and method for producing an electronic module | |
DE102013216709B4 (en) | SEMICONDUCTOR ARRANGEMENT, METHOD FOR MANUFACTURING A NUMBER OF CHIP ASSEMBLIES AND METHOD FOR MANUFACTURING A SEMICONDUCTOR ARRANGEMENT | |
DE102007007142B4 (en) | Benefits, semiconductor device and method for their production | |
DE102008057707A1 (en) | A method of manufacturing a device including placing a semiconductor chip on a substrate | |
DE112006003036T5 (en) | Semi-conductor chip package with a lead frame and a clip and method of manufacture | |
DE112004000258T5 (en) | Alternative Design for a Flip Chip in Leaded Molded Package and Method of Fabrication | |
DE102012105929A1 (en) | Semiconductor device with a contact clip with projections and manufacture thereof | |
DE102009020469A1 (en) | A semiconductor device having a plurality of chips and a method of manufacturing the semiconductor device | |
DE102012202281A1 (en) | Semiconductor device includes semiconductor chip that includes upper and lower contact plates which are integrally connected to upper chip metallization and lower chip metallization by upper and lower connecting layers | |
DE102014118836A1 (en) | Semiconductor device | |
DE102008035911A1 (en) | Method for manufacturing an integrated circuit module | |
DE102013113103A1 (en) | Semiconductor devices and methods for their formation | |
DE102013205138A1 (en) | Semiconductor device, semiconductor module and method for producing a semiconductor device and a semiconductor module | |
DE102015109186A1 (en) | Semiconductor device, semiconductor system and method of forming a semiconductor device | |
DE102018206482B4 (en) | Semiconductor component with a composite clip made of composite material | |
DE102016107792B4 (en) | Pack and semi-finished product with a vertical connection between support and bracket and method of making a pack and a batch of packs | |
DE102013217801B4 (en) | SEMICONDUCTOR ARRANGEMENT, METHOD FOR PRODUCING A NUMBER OF CHIP ASSEMBLIES, METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT, AND METHOD FOR OPERATING A SEMICONDUCTOR ARRANGEMENT | |
DE102013114059B4 (en) | Semiconductor device and method for its manufacture | |
DE112018001239T5 (en) | SEMICONDUCTOR COMPONENT, METHOD FOR PRODUCING THE SAME AND SEMICONDUCTOR MODULE | |
DE112007000161B4 (en) | Multifinger FET for high frequency | |
DE102020106247A1 (en) | LEADFRAME STABILIZER FOR IMPROVED LADDER PLANARITY | |
DE102019135373A1 (en) | Semiconductor device and method of manufacturing the same | |
DE102019115857A1 (en) | SEMICONDUCTOR ENCLOSURE AND METHOD OF MANUFACTURING A SEMICONDUCTOR ENCLOSURE | |
DE102006048586B4 (en) | A method and apparatus for manufacturing a semiconductor device and semiconductor wafers having a metallization-facing front side |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |