Stand der TechnikState of the art
Die Erfindung betrifft ein Steuergerät nach dem Oberbegriff des Anspruchs 1. Ein Steuergerät mit diesen Merkmalen, das zur Steuerung einer Last eingerichtet ist, ist aus der WO 99/13577 bekannt. Eine Gate-Ansteuerung über ein RCR-Glied ist auch aus der DE 38 39 373 bekannt. Induktivitäten, deren Stromprofil durch Leistungs-Feldeffekttransistoren, insbesondere durch MOSFETs (Metal oxide semiconductor field effect transistor), gesteuert werden, finden sich in Kraftfahrzeugen zum Beispiel in Injektoren von Kraftstoffeinspritzsystemen von Verbrennungsmotoren sowie in Elektromotoren. Diese Induktivitäten können in einer Entfernung vom Steuergerät in der Größenordnung von bis zu mehreren Metern angeordnet sein, so dass sich eine entsprechende Länge der Verbindungsleitungen ergibt. Bei der Steuerung von Stromprofilen, die zum Beispiel durch eine Pulsweitenmodulation erfolgt, treten steile Flanken im zeitlichen Verlauf elektrischer Größen in den Verbindungsleitungen auf, die zu einer unerwünschten Abstrahlung von elektromagnetischer Energie und damit zu Störungen anderer Schaltkreise führen (Elektromagnetische Interferenz EMI). Beispiele anderer Schaltkreise finden sich zum Beispiel in Radio- und Fernseh-Empfängern in einer Umgebung des Kraftfahrzeugs oder in anderen Steuergeräten innerhalb des Kraftfahrzeugs. Zusätzlich zu dieser EMI-Problematik, die auf der Ausgangsseite der Leistungs-Feldeffekttransistoren auftritt, können sich Schwingungen auch auf der Eingangsseite der Leistungs-Feldeffekttransistoren störend auswirken. So ist bei Versuchen, bei denen die Leistungs-Feldeffekttransistoren zur pulsweitenmodulierten Stromregelung mit einer bestimmten Frequenz verwendet wurden, ein Schalten der Leistungs-Feldeffekttransistoren mit einem Mehrfachen der bestimmten Frequenz beobachtet worden. Tritt das unerwünschte Mehrfachschalten zu häufig auf, werden die Leistungs-Feldeffekttransistoren thermisch überlastet und damit zerstört. Das Mehrfachschalten tritt auf, weil die Verbindungsleitungen zwischen der Ansteuerlogik der Leistungs-Feldeffekttransistoren und ihren Gate-Anschlüssen parasitäre Induktivitäten darstellen, die zusammen mit parasitären Kapazitäten der Leistungs-Feldeffekttransistoren Schwingkreise bilden.The invention relates to a control device according to the preamble of claim 1. A control device having these features, which is adapted to control a load is known from WO 99/13577 known. Gate control via an RCR element is also known from US Pat DE 38 39 373 known. Inductors whose current profile are controlled by power field-effect transistors, in particular by MOSFETs (Metal Oxide semiconductor field effect transistor), can be found in motor vehicles, for example in injectors of fuel injection systems of internal combustion engines and in electric motors. These inductances can be arranged at a distance from the control unit in the order of magnitude of up to several meters, so that a corresponding length of the connecting lines results. In the control of current profiles, which takes place, for example, by a pulse width modulation occur steep edges in the time course of electrical variables in the connecting lines, which lead to an unwanted emission of electromagnetic energy and thus interference with other circuits (electromagnetic interference EMI). Examples of other circuits can be found for example in radio and television receivers in an environment of the motor vehicle or in other control devices within the motor vehicle. In addition to this EMI problem, which occurs on the output side of the power field-effect transistors, vibrations on the input side of the power field-effect transistors can also have a disruptive effect. Thus, in experiments in which the power field effect transistors were used for pulse width modulated current regulation with a certain frequency, switching of the power field effect transistors at a multiple of the determined frequency has been observed. If the unwanted multiple switching occurs too frequently, the power field effect transistors are thermally overloaded and thus destroyed. The multiple switching occurs because the connection lines between the drive logic of the power field effect transistors and their gate terminals represent parasitic inductances, which together with parasitic capacitances of the power field effect transistors form resonant circuits.
Schnelle Schaltflanken in den Steuerströmen können in solchen Schwingkreisen Spannungsspitzen erzeugen, die mit einem Mehrfachen der zur Pulsweitenmodulation benötigten Frequenz auftreten und bei denen die Schwellenspannung eines Leistungs-Feldeffekttransistors überschritten wird. Selbst wenn noch keine Zerstörung eintritt, kommt es zu der bereits genannten EMI.Fast switching edges in the control currents can generate voltage peaks in such oscillating circuits that occur at a multiple of the frequency required for pulse width modulation and in which the threshold voltage of a power field effect transistor is exceeded. Even if no destruction occurs, it comes to the already mentioned EMI.
Zur Abhilfe weisen bekannte Steuergeräte einen Tiefpass zwischen der Ansteuerlogik und dem Gate eines Leistungs-Feldeffekttransistors auf, der die Steilheit der Flanken auf der Eingangsseite und, als Folge davon, auch auf der Ausgangsseite des Leistungs-Feldeffekttransistors beschränken soll. Der bekannte Tiefpass besteht aus einem seriellen Gate-Vorwiderstand und einem separaten Gate-Source-Kondensator. Die ohnehin vorhandene parasitäre Gate-Source-Kapazität trägt zur Tiefpasskapazität bei.As a remedy, known control devices have a low pass between the drive logic and the gate of a power field effect transistor, which is intended to limit the steepness of the edges on the input side and, as a consequence, on the output side of the power field effect transistor. The known low pass consists of a serial gate resistor and a separate gate-source capacitor. The already existing parasitic gate-source capacitance contributes to the low-pass capacity.
Aus Gründen einer vereinfachten Fertigung ist man an einem möglichst weitgehend standardisierten Schaltungslayout und einer möglichst großen Unabhängigkeit von Schwankungen der elektrischen Eigenschaften von Bauteilen interessiert, die bei der Herstellung der Steuergeräte verwendet werden. In diesem Zusammenhang ist es insbesondere von Interesse, Bauelemente, zum Beispiel MOSFETs, verschiedener Hersteller verwenden zu können, was auch als Second-Source-Verträglichkeit bezeichnet wird. Da die Entwicklungszyklen in der Halbleiterindustrie in der Regel kürzer sind als in der Automobilindustrie, ist es darüber hinaus wünschenswert, auch künftige Bauelemente-Generationen ohne große Änderungen des Steuergeräts verwenden zu können.For the sake of a simplified production, one is interested in a largely standardized circuit layout and the greatest possible independence from fluctuations in the electrical properties of components used in the manufacture of the control units. In this context, it is of particular interest to be able to use components, for example MOSFETs, from different manufacturers, which is also referred to as second-source compatibility. In addition, because the development cycles in the semiconductor industry are generally shorter than in the automotive industry, it is also desirable to be able to use future device generations without major changes in the controller.
In der Praxis hat sich jedoch gezeigt, dass es bei einer Verwendung von Standardschaltungen mit nicht anwendungs-individuellen Optimierungen des Layouts der Ansteuerschaltung, der Leitungen und der Dimensionierung von Bauelementen nicht vorhersehbar ist, ob die oben angegebenen Schwingungen auftreten oder nicht. Auch bei abgeglichener Schaltung und erprobtem Layout kann der spätere Einsatz von Second-Source-Bauteilen oder neuen Transistoren in neuen Technologien oder Strukturen, also aus künftigen Bauelemente-Generationen, plötzlich zu unbeherrschbaren Problemen durch Schwingen der Ansteuerung oder eine EMI-Problematik führen. Gerade Transistoren mit neuen, kleineren Strukturen führen zu einer starken Erhöhung der Schaltgeschwindigkeiten (Slew Rates) und damit zu einer erhöhten Schwingungsneigung.In practice, however, it has been found that when using standard circuits with non-application-specific optimizations of the layout of the drive circuit, the lines and the dimensioning of components, it is not foreseeable whether the above-mentioned oscillations occur or not. Even with a balanced circuit and proven layout, the subsequent use of second-source components or new transistors in new technologies or structures, ie from future device generations, can suddenly lead to uncontrollable problems due to oscillation of the drive or an EMI problem. Especially transistors with new, smaller structures lead to a strong increase in the switching speeds (slew rates) and thus to an increased tendency to oscillate.
In zusammengefasster Form der bereits genannten und weiterer Nachteile ergeben sich damit insbesondere die folgenden Mängel des Standes der Technik:
ein Entstehen eines MOSFET-eingangsseitigen parasitären Schwingkreises durch eine parasitäre Induktivität der unter Umständen mehrere cm langen Verbindungsleitung zwischen Ansteuerlogik und MOSFET in Verbindung mit einer parasitären, kapazitiven Kopplung zwischen Gate und Drain bei schnellen Transistoren. Dabei sind Zerstörungen mancher Transistortypen bereits bei Kapazitäten von 20 pF beobachtet worden;
eine wegen der EMI-Problematik unerwünschte große Flankensteilheit (Slew Rate) der Drain-Source-Spannung beim Schalten des Leistungs-Feldeffekttransistors, die bei dem bekannten Steuergerät nur über sehr große Ohmwerte des Gate-Vorwiderstands reduziert werden konnte, was wieder zu einer unerwünschten Vergrößerung der Schwingungsneigung führte;
ein Auftreten von Spannungsspitzen (Glitches) an Drain oder Source bei ausgeschaltetem Transistor, was zu kurzzeitigem Analogbetrieb durch kapazitive Spannungsteilung zwischen Drain, Gate und Source und einer unerwünschten Erhöhung der Verlustleistung des Leistungs-Feldeffekttransistors führt; und
eine unerwünschte Aufsteuerung der Leistungs-Feldeffekttransistoren durch leitungsgebundene Hochfrequenz-Einstrahlung.In summary form of the aforementioned and other disadvantages, this results in particular the following shortcomings of the prior art:
a generation of a MOSFET input side parasitic resonant circuit by a parasitic inductance of possibly several cm long connecting line between the drive logic and MOSFET in conjunction with a parasitic, capacitive coupling between the gate and drain in fast transistors. At the same time, destruction of some transistor types has already been observed at capacities of 20 pF;
an undesirable because of the EMI problem large slew rate of the drain-source voltage when switching the power field effect transistor, which could be reduced in the known controller only very high ohmic values of the gate bias resistor, which again to an undesirable magnification the vibration tendency led;
an occurrence of glitches on the drain or source when the transistor is turned off, resulting in short-term analog operation by capacitive voltage division between drain, gate and source and an undesirable increase in the power loss of the power field effect transistor; and
an undesirable Aufsteuerung the power field effect transistors by line-radio frequency radiation.
Offenbarung der ErfindungDisclosure of the invention
Vor diesem Hintergrund besteht die Aufgabe der Erfindung in der Angabe eines Steuergeräts, mit dem die genannten Nachteile vermieden oder zumindest verringert werden.Against this background, the object of the invention is to specify a control device with which the mentioned disadvantages are avoided or at least reduced.
Diese Aufgabe wird bei einem Steuergerät der eingangs genannten Art durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.This object is achieved in a control device of the type mentioned by the characterizing features of claim 1.
Dadurch, dass der Tiefpass über einen Entkoppel-Widerstand an den Gate-Anschluss angeschlossen ist, wird das gefilterte Steuersignal über diesen Entkoppel-Widerstand an den Gate-Anschluss geliefert.The fact that the low-pass filter is connected to the gate terminal via a decoupling resistor supplies the filtered control signal to the gate terminal via this decoupling resistor.
Es hat sich gezeigt, dass durch diese vergleichsweise einfache Maßnahme die Flankensteilheiten (Slew Rates) an den Anschlüssen der Leistungs-Feldeffekttransistoren signifikant reduziert werden, was die Anregung von Schwingungen in den Ansteuer- und den Leistungskreisen verringert. Vorteilhaft ist ferner, dass sich diese gewünschten Eigenschaften bereits unter ausschließlicher Verwendung eines passiven Bauelements, eben des Entkoppel-Widerstandes, erzielen lassen. Ferner ist vorteilhaft, dass die Funktion der Schaltung, insbesondere die Funktion einer Schaltung zur Steuerung des Stromprofils von Injektoren, durch den zusätzlichen Entkoppel-Widerstand nicht beeinträchtigt wird. Als Vorteil ist auch zu werten, dass die Verlustleistung der beteiligten Endstufe, also insbesondere des beteiligten Leistungs-Feldeffekttransistors, praktisch nicht oder zumindest nur vernachlässigbar erhöht wird. Der zusätzliche Entkoppel-Widerstand ermöglicht es ferner, beim Entwurf des Schaltungslayouts und bei der Dimensionierung der Bauelemente einen Kompromiss zu realisieren, der einen Einsatz von Second- und Third-Source-Transistoren ohne Anpassung der passiven Bauelemente erlaubt. Dabei werden Zerstörungen von Leistungs-Feldeffekttransistoren vermieden und das Auftreten elektromagnetischer Interferenz wird stark reduziert.It has been found that by this comparatively simple measure, the slew rates at the terminals of the power field effect transistors are significantly reduced, which reduces the excitation of vibrations in the drive and the power circuits. It is also advantageous that these desired properties can already be achieved with the exclusive use of a passive component, namely the decoupling resistor. Furthermore, it is advantageous that the function of the circuit, in particular the function of a circuit for controlling the current profile of injectors, is not impaired by the additional decoupling resistor. As an advantage is also to be appreciated that the power loss of the participating power amplifier, ie in particular of the participating power field effect transistor, practically not or at least only negligibly increased. The additional decoupling resistor also makes it possible to realize a compromise in the design of the circuit layout and in the dimensioning of the components, which allows the use of second and third source transistors without adaptation of the passive components. In this case, destruction of power field effect transistors are avoided and the occurrence of electromagnetic interference is greatly reduced.
Weitere Vorteile ergeben sich aus den abhängigen Ansprüchen, der Beschreibung und den beigefügten Figuren.Further advantages will be apparent from the dependent claims, the description and the attached figures.
Es versteht sich, dass die vorstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.It is understood that the features mentioned above and those yet to be explained below can be used not only in the particular combination given, but also in other combinations or in isolation, without departing from the scope of the present invention.
Kurze Beschreibung der ZeichnungenBrief description of the drawings
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Es zeigen, jeweils in schematischer Form:Embodiments of the invention are illustrated in the drawings and are explained in more detail in the following description. In each case, in schematic form:
1 ein Ausführungsbeispiel eines erfindungsgemäßen Steuergerätes; 1 an embodiment of a control device according to the invention;
2 eine detailliertere Ausgestaltung eines erfindungsgemäßen Steuergerätes; 2 a more detailed embodiment of a control device according to the invention;
3 eine bekannte Struktur zur Erzeugung eines Stromprofils des Stroms durch eine Induktivität; 3 a known structure for generating a current profile of the current through an inductor;
4 idealisierte Verläufe der Gate-Source-Spannung UGS, des Drain-Stroms IDS und der Drain-Source-Spannung UDS über der Zeit t beim Einschalten eines Leistungs-Feldeffekttransistors 16, bei denen der Miller-Effekt deutlich wird; 4 idealized waveforms of the gate-source voltage UGS, the drain current IDS and the drain-source voltage UDS over time t when switching on a power field effect transistor 16 where the Miller effect becomes clear;
5 reale Verläufe von UGS und UDS bei einem Steuergerät mit einem Gate-Vorwiderstand, das keinen separaten Tiefpass und keinen Entkoppel-Widerstand aufweist; 5 real curves of UGS and UDS in a control device with a gate resistor, which has no separate low-pass and no decoupling resistor;
6 reale UGS- und UDS-Verläufe bei einem Steuergerät, das zusätzlich einen Tiefpass, jedoch noch keinen Entkoppel-Widerstand aufweist; und 6 real UGS and UDS curves in a control unit which additionally has a low-pass, but no decoupling resistance; and
7 reale UGS- und UDS-Verläufe, wie sie bei einem erfindungsgemäßen Steuergerät gemessen wurden, das ein RCR-T-Glied aus dem Tiefpass und einen zusätzlichen Entkoppel-Widerstand aufweist. 7 Real UGS and UDS curves, as measured in a control unit according to the invention, which has an RCR-T element from the low-pass filter and an additional decoupling resistor.
Ausführungsform(en)Embodiment (s)
Im Einzelnen zeigt 1 ein Steuergerät 10 zum Steuern eines Stromprofils 12 einer Induktivität 14 in einem Kraftfahrzeug mit einem Leistungs-Feldeffekttransistor 16 mit einem Drain-Anschluss 18, einem Source-Anschluss 20 und einem Gate-Anschluss 22. Der Gate-Anschluss 22 wird von einer Gate-Treiberstufe 24 mit einem Steuerstrom IG über einen Tiefpass 26 gespeist.In detail shows 1 a control unit 10 to control a power profile 12 an inductance 14 in a motor vehicle with a power field effect transistor 16 with a drain connection 18 , a source connection 20 and a gate terminal 22 , The gate connection 22 is from a Gate driver stage 24 with a control current IG via a low pass 26 fed.
Der Tiefpass 26 dient zur Dämpfung störender Schwingungen, die sich durch parasitäre Induktivitäten 28 der Verbindung des Gate-Anschlusses 22 mit der Treiberstufe 24 in Verbindung mit parasitären Kapazitäten des Leistungs-Feldeffekttransistors 16 bilden können. Das Steuergerät 10 zeichnet sich dadurch aus, dass der Tiefpass 26 über einen Entkoppel-Widerstand 30 an den Gate-Anschluss 22 angeschlossen ist. Die Induktivität 14 ist in einer Ausgestaltung die Induktivität eines Injektors eines Kraftstoff-Einspritzsystems eines Verbrennungsmotors des Kraftfahrzeugs. Bei einer solchen Ausgestaltung besitzt der Entkoppel-Widerstand 30 bevorzugt einen Wert in der Größenordnung von 50 Ohm.The low pass 26 is used to dampen disturbing vibrations caused by parasitic inductances 28 the connection of the gate terminal 22 with the driver stage 24 in conjunction with parasitic capacitances of the power field effect transistor 16 can form. The control unit 10 is characterized by the fact that the low pass 26 via a decoupling resistor 30 to the gate terminal 22 connected. The inductance 14 In one embodiment, the inductance of an injector of a fuel injection system of an internal combustion engine of the motor vehicle. In such an embodiment, the decoupling resistor has 30 preferably a value of the order of 50 ohms.
Das Stromprofil 12 stellt ein typisches Ansteuersignal für einen solchen Injektor dar, der zunächst mit einem vergleichsweise hohen Anzugsstromimpuls Ia geöffnet wird und der dann mit einem mittleren Haltestrom Ih offen gehalten wird. Dabei wird der Anzugsstrom Ia und der Haltestrom Ih durch getaktetes Ein- und Ausschalten des Stroms durch den Leistungs-Feldeffekttransistor 16 eingestellt. Das Takten erfolgt dabei mit einer Frequenz in der Größenordnung einiger kHz. Nach dem Ausschalten klingt der induzierte Strom im Kreis aus Induktivität 14 und Freilaufdiode 15 ab.The current profile 12 represents a typical drive signal for such an injector, which is first opened with a comparatively high attraction current pulse Ia and which is then kept open with an average holding current Ih. In this case, the starting current Ia and the holding current Ih by clocked switching on and off of the current through the power field effect transistor 16 set. The clocking takes place with a frequency of the order of a few kHz. After switching off, the induced current sounds in a circle of inductance 14 and freewheeling diode 15 from.
In der Ausgestaltung der 1 wird der Strom durch die Induktivität 14 durch Aufsteuern des Leistungs-Feldeffekttransistors 16 erhöht und durch schließendes Ansteuern des Leistungs-Feldeffekttransistors 16 verringert.In the embodiment of 1 the current is due to the inductance 14 by controlling the power field effect transistor 16 increased and by closing driving the power field effect transistor 16 reduced.
Ergänzend zu der in der 1 dargestellten low-side-Anordnung des Leistungs-Feldeffekttransistors 16 (der Leistungs-Feldeffekttransistor 16 liegt zwischen einem Massepotential 32 und der Induktivität 14 und besitzt damit ein kleineres DC-Potential als die Induktivität 14) wird das Stromprofil 12 für einen Injektor häufig durch ergänzende Ansteuerung eines oder mehrerer high-side- und/oder Booster-Feldeffekttransistoren gestaltet, wie weiter unten mit Bezug auf die 3 noch näher erläutert wird.In addition to that in the 1 illustrated low-side arrangement of the power field effect transistor 16 (the power field effect transistor 16 lies between a ground potential 32 and the inductance 14 and thus has a smaller DC potential than the inductance 14 ) becomes the current profile 12 for an injector is often designed by supplemental driving one or more high-side and / or booster field-effect transistors, as described below with reference to the 3 will be explained in more detail.
2 zeigt eine detailliertere Ausgestaltung eines Steuergerätes 10, bei dem die ergänzende high-side-Steuerung des Stromflusses durch die Induktivität 14 durch einen Block 34 repräsentiert wird. Außerdem zeigt die 1 weitere Details. So besteht der Tiefpass 26 in der 2 aus einem Gate-Vorwiderstand 36 und einem Kondensator 38. Der Leistungs-Feldeffekttransistor 16 ist mit seiner parasitären Gate-Source-Kapazität 40 und seiner ebenfalls parasitären Gate-Drain-Kapazität 42, die auch als Miller-Kapazität bezeichnet wird, dargestellt. Ferner sind in der 1 parasitäre Leitungsinduktivitäten 28a und 28b explizit dargestellt, die zusammen mit den parasitären Kapazitäten 40, 42 des Leistungs-Feldeffekttransistors 16 Schwingkreise bilden. Die Gate-Treiberstufe 24 ist als Integrierte Schaltung realisiert, die eine Ansteuerlogik 44 mit einem Treiber 46 zu einer baulichen Einheit zusammenfasst. 2 shows a more detailed embodiment of a control unit 10 in which the supplementary high-side control of the current flow through the inductance 14 through a block 34 is represented. In addition, the shows 1 more details. So there is the low pass 26 in the 2 from a gate resistor 36 and a capacitor 38 , The power field effect transistor 16 is with its parasitic gate-source capacitance 40 and its also parasitic gate-drain capacitance 42 , also referred to as Miller capacity. Furthermore, in the 1 parasitic conduction inductances 28a and 28b explicitly shown, along with the parasitic capacities 40 . 42 of the power field effect transistor 16 Form oscillating circuits. The gate driver stage 24 is realized as an integrated circuit, which has a drive logic 44 with a driver 46 combined into a structural unit.
Da die Gate-Treiberstufe 24 aus Platzgründen nicht bei dem üblicherweise mit einem Kühlkörper versehenen Leistungs-Feldeffekttransistor 16 angeordnet sein kann, ergeben sich Abstände d1 im innerhalb des Steuergeräts 10 liegenden Ansteuerkreis zwischen Leistungs-Feldeffekttransistor 16 und Treiberstufe 24 in der Größenordnung von 8 bis 12 cm und damit entsprechend große Werte der parasitären Induktivitäten 28a und 28b. Der Abstand d2 ist ein Maß für die außerhalb des Steuergeräts 10 im Leistungskreis liegende Länge der Verbindung zu der Lastinduktivität 14, die in der Größenordnung von Meter liegt.Because the gate driver stage 24 for reasons of space not in the usually provided with a heat sink power field effect transistor 16 can be arranged, resulting in distances d1 inside the controller 10 lying drive circuit between power field effect transistor 16 and driver stage 24 in the order of 8 to 12 cm and thus correspondingly large values of the parasitic inductances 28a and 28b , The distance d2 is a measure of the outside of the controller 10 in the power circuit lying length of the connection to the load inductance 14 , which is on the order of meters.
3 zeigt eine bekannte Struktur zur Erzeugung des Stromprofils 12 des Stroms durch die Induktivität 14 mit der Freilaufdiode 15, dem low-side-Leistungs-Feldeffekttransistor 16, einer Schnell-Lösch-Diode 48, einem Booster-Kondensator 50, einem Booster-Schalter 52, einem high-side-Schalter 54 und einer Batterie 56. Der Booster-Schalter 52 und der high-side-Schalter 54 kann jeweils ebenfalls als Leistungs-Feldeffekttransistor realisiert sein. Ein Schalter oder Leistungs-Feldeffekttransistor 16, 52, 54, der in der 3 mit einer Unterbrechung dargestellt ist, repräsentiert einen geöffneten Schalter, im Falle eines Leistungs-Feldeffekttransistors also einen nicht leitfähig gesteuerten Kanal. Entsprechend repräsentiert eine nicht unterbrochene Darstellung einen geschlossenen Schalter, im Falle eines Leistungs-Feldeffekttransistors also einen leitfähig aufgesteuerten Kanal. Die Schaltstellungen in den 3a–3e sind einzelnen Phasen 12a–12e des Stromprofils 12 aus der 1 zugeordnet. 3 shows a known structure for generating the current profile 12 the current through the inductance 14 with the freewheeling diode 15 , the low-side power field effect transistor 16 , a fast-erase diode 48 , a booster capacitor 50 , a booster switch 52 , a high-side switch 54 and a battery 56 , The booster switch 52 and the high-side switch 54 each can also be realized as a power field effect transistor. A switch or power field effect transistor 16 . 52 . 54 , the Indian 3 is shown with an interruption, represents an open switch, in the case of a power field effect transistor so a non-conductive controlled channel. Accordingly, an uninterrupted representation represents a closed switch, in the case of a power field effect transistor so a conductively controlled channel. The switch positions in the 3a - 3e are individual phases 12a - 12e the current profile 12 from the 1 assigned.
3a: Bei offenem high-side Schalter 54 und geschlossenen Schaltern 16 und 52 wird für die Öffnungsphase 12a ein schneller Stromanstieg mit dem Booster-Kondensator 50 als Ladungsquelle bereitgestellt. Dabei wird die Ladung des Kondensators 50 auf die erforderliche Spannung, die höher als die Batteriespannung ist, durch einen hier nicht gezeigten DC/DC-Wandler bewirkt. 3a : With open high-side switch 54 and closed switches 16 and 52 will be for the opening phase 12a a fast current increase with the booster capacitor 50 provided as a charge source. This is the charge of the capacitor 50 to the required voltage, which is higher than the battery voltage, effected by a DC / DC converter, not shown here.
3b: Bei geöffnetem Schalter 52 und geschlossenen Schaltern 16 und 54 wird der Strom I in einer Anzugsstromphase 12b aus der Batterie 56 entnommen. 3b : When the switch is open 52 and closed switches 16 and 54 the current I is in a starting current phase 12b from the battery 56 taken.
3c: Bei einem in der Phase 12c erfolgenden Übergang zur Haltestromphase 12d wird der low-side-Schalter 16 geöffnet, so dass der Strom aus der Batterie 56 über den Schalter 54 und die Diode 48 zum Booster-Kondensator 50 fließt und diesen auflädt, beziehungsweise einen Teil der Energie des Magnetkreises der Lastinduktivität 14 in den Kondensator 50 zurücklädt. 3c : At one in the phase 12c transition to the holding current phase 12d becomes the low-side switch 16 open, so that the power from the battery 56 over the switch 54 and the diode 48 to the booster capacitor 50 flows and this charges, or a part of the energy of the magnetic circuit of the load inductance 14 in the condenser 50 back loads.
3d: Anschließend wird der niedrigere mittlere Haltestrom Ih im Abschnitt 12d der 2 bei weiter offenem Booster-Schalter 52 und geschlossenem low-side-Schalter 16 durch Pulsweitenmodulation der Ansteuerung des Schalters 54 eingestellt, was in der 3d durch einen Pfeil durch den high-side-Schalter 54 symbolisiert wird (Kürzere Einschaltdauer als bei Anzugsstrom). 3d : Subsequently, the lower average holding current Ih in the section 12d of the 2 at further open booster switch 52 and closed low-side switch 16 by pulse width modulation of the control of the switch 54 what's set in the 3d by an arrow through the high-side switch 54 is symbolized (shorter duty cycle than with starting current).
3e: Dann wird der Strom I in einer Abschaltphase 12e durch Öffnen des low-side-Schalters 16 bei offenem Booster-Schalter 52 abgeschaltet, wobei erneut der Booster-Kondensator 50 geladen wird (wie 3c). 3e : Then the current I is in a shutdown phase 12e by opening the low-side switch 16 with open booster switch 52 shut off, again with the booster capacitor 50 is loaded (like 3c ).
Bei dieser Abfolge treten mehrfach Situationen auf, in denen einer der Schalter (Leistungs-Feldeffekttransistoren) 16, 52, 54 einen vorher über einen anderen Weg fließenden Strom I übernimmt, was auch als Strom-Kommutierung bezeichnet wird. Eine solche Situation tritt beim high-side-Feldeffekttransistor 54 in der Anzugsstromphase 12b und in der Haltestromphase 12d dann auf, wenn dieser dort mit einer 2-Punkt-Stromregelung betrieben wird und nach einem Freilauf erneut eingeschaltet wird. Ferner tritt eine solche Situation bei dem low-side-Feldeffekttransistor 16 in der Phase 12c beim Übergang auf die Haltestromphase 12d auf.In this sequence occur several situations in which one of the switches (power field effect transistors) 16 . 52 . 54 a previously flowing over another path current I accepts, which is also referred to as current commutation. Such a situation occurs with the high-side field effect transistor 54 in the starting current phase 12b and in the holding current phase 12d then when it is operated there with a 2-point current control and is switched on again after a freewheel. Furthermore, such a situation occurs in the low-side field effect transistor 16 in the phase 12c at the transition to the holding current phase 12d on.
4 zeigt qualitativ idealisierte Verläufe der Gate-Source-Spannung UGS, des Drain-Stroms-IDS und der Drain-Source-Spannung UDS über der Zeit t, wie sie sich beim Einschalten eines Leistungs-Feldeffekttransistors 16 in einer Situation mit Stromkommutierung durch den Miller-Effekt ergeben. Zu Beginn fließt kein Strom IDS über den Leistungs-Feldeffekttransistor 16. Seine Gate-Source-Spannung UGS ist kleiner als seine Schwellenspannung Uthr und der Anzugsstrom fließt über die Induktivität 14 und die Diode 48 in den Booster-Kondensator 50. Als Folge eines Treiberstroms IG, der in den Gate-Anschluss 22 des Leistungs-Feldeffekttransistors 16 fließt, wird die parasitäre Gate-Source-Kapazität 40 des Leistungs-Feldeffekttransistors 16 geladen und seine Gate-Source-Spannung UGS übersteigt die Schwellenspannung Uthr. 4 shows qualitatively idealized characteristics of the gate-source voltage UGS, the drain current IDS and the drain-source voltage UDS over the time t, as they occur when switching on a power field effect transistor 16 in a situation with current commutation by the Miller effect. Initially, no current IDS flows across the power field effect transistor 16 , Its gate-source voltage UGS is smaller than its threshold voltage Uthr and the pull-in current flows through the inductance 14 and the diode 48 in the booster capacitor 50 , As a result of a drive current IG, in the gate terminal 22 of the power field effect transistor 16 flows, the parasitic gate-source capacitance 40 of the power field effect transistor 16 charged and its gate-source voltage UGS exceeds the threshold voltage Uthr.
Als Folge wird ein mit zunehmender Gate-Source-Spannung UGS zunehmender Teil des Anzugsstroms als Drain-Strom IDS über den Leistungs-Feldeffekttransistor 16 fließen. Als Folge steigt der Drainstrom IDS an. Der komplementäre Teil des Anzugstroms fließt weiter über die Diode 48, so dass die Drain-Source-Spannung UDS zunächst weiter an die Spannung des Booster-Kondensators 50 gebunden bleibt. Die Drain-Source-Spannung UDS sinkt in diesem Bereich etwas ab, weil mit der Reduzierung des Stromes durch die Diode 48 und des Kondensators 50 die Spannungsabfälle an diesen Bauteilen geringer werden. Dies ergibt sich aus der Diodenkennlinie, dem equivalent serial resistance des häufig als Elektrolytkondensator realisierten Kondensators 50 und Spannungsabfällen an Messwiderständen und Leiterbahnen. Wenn bei weiter steigender Gate-Source-Spannung UGS der Leistungs-Feldeffekttransistor 16 den gesamten Anzugsstrom übernommen hat, fällt die Bindung seiner Drain-Source-Spannung UDS an die Spannung des Booster-Kondensators 50 weg, weil die Diode 48 dann sperrt. Die Drain-Source-Spannung UDS fällt ab diesem Zeitpunkt schneller ab. Unter der Voraussetzung eines konstanten Anzugsstroms ist ab diesem Zeitpunkt ferner der Drain-Strom IDS, der den gesamten, konstanten Anzugsstrom trägt, ebenfalls konstant.As a result, a portion of the pull-in current that increases with increasing gate-source voltage UGS becomes the drain current IDS via the power field-effect transistor 16 flow. As a result, the drain current IDS increases. The complementary part of the pull-in current continues to flow across the diode 48 , so that the drain-source voltage UDS initially continues to the voltage of the booster capacitor 50 remains bound. The drain-source voltage UDS drops slightly in this range, because with the reduction of the current through the diode 48 and the capacitor 50 the voltage drops on these components are reduced. This results from the diode characteristic, the equivalent serial resistance of the capacitor often realized as an electrolytic capacitor 50 and voltage drops on measuring resistors and conductor tracks. If, with further increasing gate-source voltage UGS of the power field effect transistor 16 has taken over the entire attraction current, the binding of its drain-source voltage UDS falls to the voltage of the booster capacitor 50 away, because the diode 48 then locks. The drain-source voltage UDS falls faster from this time. Assuming a constant starting current, the drain current IDS, which carries the entire, constant attraction current, is also constant from this point on.
Bei fallender Drain-Source-Spannung UDS und konstanter Gate-Source-Spannung UGS fällt die Spannung UGD zwischen Drain und Gate des Leistungs-Feldeffekttransistors 16, die sich über der parasitären Drain-Gate-Kapazität (Miller-Kapazität) 42 einstellt. Entsprechend muss sich die Ladung der Miller-Kapazität 42 ändern. Der Treiberstrom IG, der bei fallender Drain-Source-Spannung UDS in den Gate-Anschluss 22 fließt, ändert daher zunächst nicht die Gate-Source-Spannung UGS, sondern wird zum Umladen der Miller-Kapazität 42 verbraucht. Dadurch entsteht das Miller-Plateau 58 im UGS-Verlauf über der Zeit. Erst wenn die Drain-Source-Spannung UDS auf ihren Endwert gefallen ist, kann der weiterfließende Treiberstrom IG die jetzt um die umgepolte Miller-Kapazität 42 vergrößerte parasitäre Gate-Source-Kapazität 40 weiterladen und damit die Gate-Source-Spannung UGS auf ihren Endwert erhöhen.With decreasing drain-source voltage UDS and constant gate-source voltage UGS, the voltage UGD between drain and gate of the power field effect transistor drops 16 above the parasitic drain-gate capacitance (Miller capacitance) 42 established. Accordingly, the charge must be the Miller capacity 42 to change. The driver current IG, which at falling drain-source voltage UDS in the gate terminal 22 does not initially change the gate-source voltage UGS, but becomes the reloading of the Miller capacitance 42 consumed. This creates the Miller Plateau 58 in UGS history over time. Only when the drain-source voltage UDS has fallen to its final value, the further-flowing drive current IG, which now by the reversed Miller capacity 42 increased parasitic gate-source capacitance 40 continue charging and thus increase the gate-source voltage UGS to its final value.
Die Zeitableitung d (UDS)/dt der fallenden Drain-Spannung wird auch als Slew-Rate bezeichnet.The time derivative d (UDS) / dt of the falling drain voltage is also called the slew rate.
5 zeigt reale Verläufe von UGS und UDS, die mit einem Steuergerät erzeugt wurden, das an Stelle des Tiefpasses 26 aus Gate-Vorwiderstand 36 und Kondensator 38 nur einen Gate-Vorwiderstand 36 und keinen Entkoppel-Widerstand 30 aufweist. Dabei ist jeweils die Gate-Source-Spannung UGS und die Drain-Source-Spannung UDS über der Zeit t aufgetragen. Der reale UGS-Verlauf zeigt ein Überschwingen und ein Unterschwingen zu Beginn des Miller-Plateaus 58. Es sind diese Schwingungen, die im Resonanzfall zum unerwünschten Mehrfachschalten des Leistungs-Feldeffekttransistors 16 führen können. Ferner zeigt der UDS-Verlauf im Bereich der schwingenden Gate-Source-Spannung UGS einen Knick 59, an den sich ein sehr steiler Sprung 61 mit einer Sprunghöhe h anschließt, bei der sich eine Slew Rate vonzum Beispiel 300 V pro Mikrosekunde ergibt. 5 shows real traces of UGS and UDS generated with a controller instead of the low pass 26 from gate resistor 36 and capacitor 38 only one gate resistor 36 and no decoupling resistor 30 having. In each case the gate-source voltage UGS and the drain-source voltage UDS are plotted over the time t. Real UGS history shows overshoot and undershoot at the beginning of the Miller Plateau 58 , It is these oscillations which, in the case of resonance, cause undesired multiple switching of the power field-effect transistor 16 being able to lead. Furthermore, the UDS curve in the region of the oscillating gate-source voltage UGS shows a kink 59 , to which a very steep jump 61 followed by a jump height h, in which a Slew rate of, for example, 300V per microsecond.
Um die Slew-Rates der Leistungs-Feldeffekttransistoren zu verringern und um mögliche Schwingungen auf Grund der Leitungsinduktivitäten zu vermeiden, scheint es sinnvoll zu sein einen Gate-Source Kondensator 38 an den Transistoranschlüssen 22, 20 anzuschließen und somit eine Erhöhung kapazitiver Tiefpass-Anteile zu erreichen. Ein Tiefpass-Anteil wird zum Beispiel bereits durch den Gate-Vorwiderstand 36 zusammen mit der parasitären Gate-Source Kapazität 40 gebildet.In order to reduce the slew rates of the power field effect transistors and to avoid possible oscillations due to the line inductances, it seems to make sense to use a gate-source capacitor 38 at the transistor connections 22 . 20 connect and thus achieve an increase in capacitive low-pass components. A low-pass component, for example, already by the gate resistor 36 along with the parasitic gate-source capacitance 40 educated.
6 zeigt einen realen Verlauf, der mit einem Steuergerät erzeugt wurde, das zur Dämpfung der Schwingungen einen Tiefpass 26, jedoch noch keinen Entkoppel-Widerstand 30 aufweist. Die erwünschte dämpfende Wirkung zeigt sich in dem vergleichsweise flach verlaufenden Anstieg der Gate-Source-Spannung UGS vor und nach dem Miller-Plateau 58. Die Amplitude des Überschwingens und des Unterschwingens von UGS beim Übergang auf das Miller-Plateau 58 fällt, wie erwartet, wunschgemäß ebenfalls geringer aus. Als unerwarteter Nachteil ergibt sich in der Mitte des Drain-Source Spannungsverlaufs ein sehr steiles Stück 61 mit sehr hoher Slew-Rate: Dieses steile Stück 61 ist zwar auch bei Ansteuerung mit nur einem Gate-Vorwiderstand, ohne zusätzlichem Gate-Source Kondensator vorhanden, jedoch in weit geringerem Maße (d. h. geringerer Sprunghöhe h und geringerer Steilheit). 6 shows a real history, which was generated by a controller that a low pass to damp the vibrations 26 , but no decoupling resistance 30 having. The desired damping effect is reflected in the comparatively flat increase in the gate-source voltage UGS before and after the Miller plateau 58 , The amplitude of the overshoot and undershoot of UGS in the transition to the Miller Plateau 58 falls as expected, as desired, also lower. As an unexpected disadvantage results in the middle of the drain-source voltage waveform a very steep piece 61 with a very high slew rate: this steep piece 61 Although it is also available with control with only one gate resistor, without additional gate-source capacitor, but to a much lesser extent (ie lower jump height h and less steepness).
Es ergibt sich also eine unerwünschte Erhöhung der Slew Rate der Drain Source Spannung UDS durch den parallel zur parasitären Gate Source Kapazität geschalteten Kondensator. Je nach verwendetem Kondensator bestehen bis zu 60% des Abfalls der Drain-Source Spannung UDS aus diesem steilen Stück, wobei Slew-Rates von weit über 1000 V/μs erreicht werden. Slew Rates mit Werten in dieser Größenordnung sind jedoch nicht tolerierbar, da ihre hochfrequenten Spektralanteile über die als Antennen wirkenden langen Leitungen im Leistungskreis zu der unerwünschten EMI führen.Thus, there is an undesirable increase in the slew rate of the drain-source voltage UDS due to the capacitor connected in parallel with the parasitic gate-source capacitance. Depending on the capacitor used, up to 60% of the drop in the drain-source voltage UDS is made up of this steep piece, with slew rates well in excess of 1000 V / μs. However, slew rates with values of this magnitude are intolerable because their high frequency spectral components result in the unwanted EMI through the long lines acting as antennas in the power circuit.
Als mögliche Ursache für die Erhöhung der Slew Rate und den hohen Anteil des Spannungsabfalls in dem steilen Abschnitt des UDS-Verlaufs kommen folgende Zusammenhänge in Frage. Der zu Gate und Source parallele Kondensator 38 verhindert bei der Stromregelung in der Anzugsstromphase 12b oder in der Haltestromphase 12d, die durch Pulsweitenmodulation der Ansteuerung des high-side-Schalters 54 erfolgt, die verlangsamende Wirkung (Gegenkopplung) der Millerkapazität des beteiligten Transistors 54. Als Folge zeigt sich die unerwünschte Erhöhung der Slew-Rate (dV/dt). Gleiches gilt beim Einschalten des low-side Transistors 16 beim Übergang (Phase 12c) vom Anzugsstrom (Phase 12b) auf Haltestrom (Phase 12d).Possible reasons for the increase in the slew rate and the high proportion of the voltage drop in the steep section of the UDS curve are the following relationships. The capacitor parallel to gate and source 38 prevents current regulation in the starting current phase 12b or in the holding current phase 12d , which by pulse width modulation of the control of the high-side switch 54 takes place, the slowing effect (negative feedback) of the Miller capacitance of the transistor involved 54 , As a consequence, the undesirable increase in the slew rate (dV / dt) is shown. The same applies when switching on the low-side transistor 16 at the transition (phase 12c ) from the starting current (phase 12b ) on holding current (phase 12d ).
Beide Fälle stellen Beispiele eines Einschaltens mit Stromkommutierung dar. Dabei wirken gleichzeitig zwei Stromquellen gegeneinander, nämlich ein im Analog-Betrieb zu Beginn des Threshold-Bereiches mit sehr kleinem Strom und hohem differenziellen Innenwiderstand arbeitender Transistor 54, 16, und die Induktivität 14 des Injektors, die vergleichsweise große Ströme zieht (Größenordnung 20A). Der parallel zur parasitären Gate-Source Kapazität 40 des Transistors 16 liegende zusätzliche Kondensator 38 hält die Gatespannung im Schaltmoment, der sich über eine Zeitspanne in der Größenordnung von ns erstreckt, weitgehend konstant. Die Umladung der Millerkapazität 42 erfolgt dann näherungsweise nur durch den Treiberstrom IG und ohne einen Abfluss von Ladung aus der Gate Source Kapazität 38 und 40.Both cases represent examples of switching on with current commutation. At the same time, two current sources act against each other, namely a transistor operating in analog mode at the beginning of the threshold range with a very small current and a high differential internal resistance 54 . 16 , and the inductance 14 of the injector, which draws comparatively large currents (order of magnitude 20A ). The parallel to the parasitic gate-source capacitance 40 of the transistor 16 lying additional capacitor 38 keeps the gate voltage in the switching moment, which extends over a period of time of the order of ns, largely constant. The transhipment of miller capacity 42 is then approximately only by the drive current IG and without a discharge of charge from the gate source capacitance 38 and 40 ,
Die Gate Source Kapazität 38 und 40 wird daher durch die Umladung der Millerkapazität 42 nicht oder nur in geringem Umfang beeinflusst. Mit anderen Worten. Die Spannung über der Gate Source Kapazität 38 und 40 wird durch die Umladung der Miller-Kapazität 42 nicht wesentlich verringert. Der gegenkoppelnde Effekt der Miller-Kapazität 42 fällt entsprechend geringer aus als es ohne zusätzlichen Kondensator 38 der Fall wäre. Als Folge ergibt sich der Anstieg der Slew Rate dV/dt der Drain-Source Spannung in diesem Übergangsbereich gegenüber einem Schalten ohne Stromkommutierung. Eine Vergrößerung des zusätzlichen Gate-Kondensators 38 führt zu einer größeren Slew Rate. Der Zusammenhang ist jedoch nicht. linear. Entscheidend ist das Verhältnis der Summe der parasitären 40 und zusätzlichen Gate-Source Kapazitäten 38 zur Miller-Kapazität 42, also zur parasitären Drain-Gate Kapazität im Augenblick des Schaltens.The gate source capacity 38 and 40 is therefore due to the transhipment of Miller capacity 42 not or only to a limited extent. In other words. The voltage across the gate source capacitance 38 and 40 is by transhipping the Miller capacity 42 not significantly reduced. The backlash effect of Miller capacity 42 is correspondingly lower than without additional capacitor 38 the case would be. As a result, the slew rate dV / dt of the drain-to-source voltage in this transition region increases over switching without current commutation. An enlargement of the additional gate capacitor 38 results in a larger slew rate. The connection is not. linear. Decisive is the ratio of the sum of the parasitic 40 and additional gate-source capacitances 38 to the Miller capacity 42 , So to the parasitic drain-gate capacitance at the moment of switching.
7 zeigt einen realen Verlauf, wie er mit einem erfindungsgemäßen Steuergerät 10, also mit einem RCR-T-Glied aus dem Tiefpass 26 und einem zusätzlichen Entkoppel-Widerstand 30 gemessen wurde. Durch den Entkoppel-Widerstand 30 zwischen Kondensator 38 und Gate-Anschluss 22 kann die Millerkapazität 42 im Schaltvorgang wirken. Als erwünschte Folge verringert sich die Höhe und Steilheit des steilen Stückes der Einschaltkurve im UDS-Verlauf der 7. 7 shows a real history, as he with a control device according to the invention 10 So with an RCR-T-member from the low pass 26 and an additional decoupling resistor 30 was measured. Through the decoupling resistor 30 between capacitor 38 and gate connection 22 can the miller capacity 42 act in the switching process. As a desired consequence, the height and steepness of the steep part of the turn-on curve in the UDS curve of the 7 ,
Die passive Schaltung zwischen Treiberausgang und Gate-Anschluss 22 stellt ein RCR-T-Glied dar, das die Güte des Schwingkreises aus parasitären Leitungsinduktivitäten 28, 28a, 28b und parasitären Kapazitäten 40, 42 des Leistungs-Feldeffekttransistors 16, benachbarten Leitungen und Versorgungsflächen so stark reduziert, dass unerwünschte Schwingungen erfolgreich unterdrückt werden. Entsprechendes gilt für die Schaltvorgänge des Leistungstransistors 54 und dessen Ansteuerschaltung bei der Stromkommutierung während der Anzugsstrom-Haltestromregelung.The passive circuit between driver output and gate terminal 22 represents an RCR-T-element, the quality of the resonant circuit of parasitic conduction inductances 28 . 28a . 28b and parasitic capacitances 40 . 42 of the power field effect transistor 16 , adjacent lines and supply areas so greatly reduced that unwanted vibrations are successfully suppressed. The same applies to the switching operations of the power transistor 54 and its drive circuit in Stromkommutierung during the pull-current holding current control.
Die Verwendung einer der RCR-Kombination im Gate-Ansteuerkreis löst die oben genannte Aufgabe und erlaubt eine Einstellung der UDS-Slew Rates der Transistoren auf niedrige Werte, ohne dass es wegen der langen induktiven Ansteuerleitungen und der erhöhten Widerstandswerte der Treiberschaltung zu unerwünschten Schwingungen kommt. Es ist zum Beispiel nicht notwendig und nicht sinnvoll, die Transistoren in Common-Rail-Endstufen schnell, d. h. mit mehr als 300 V/μs zu schalten. Zielführend sind Geschwindigkeiten zwischen 50 V/μs und 200 V/μs. Die Slew Rate der Drain-Source Spannung lässt sich sich bei dem erfindungsgemäßen Steuergerät 10 bequem durch Veränderung des Widerstandswertes der Widerstände und/oder der Kapazität des RCR-Gliedes einstellen. Bei gleicher RCR-Beschaltung verschiebt sich zwar die Lage des Knickpunktes 59 beim Einsatz verschiedener Second Source Transistortypen; die slew rate bleibt jedoch im gewünschten erlaubten Bereich.The use of one of the RCR combination in the gate drive circuit solves the above problem and allows setting of the UDS slew rates of the transistors to low values without undesirable oscillations due to the long inductive drive lines and the increased resistance values of the driver circuit. For example, it is not necessary or useful to switch the transistors in common-rail amplifiers quickly, ie with more than 300 V / μs. Targeting speeds are between 50 V / μs and 200 V / μs. The slew rate of the drain-source voltage can be in the control device according to the invention 10 conveniently by changing the resistance of the resistors and / or the capacity of the RCR member set. Although the position of the break point shifts with the same RCR wiring 59 using different second source transistor types; however, the slew rate remains within the desired permitted range.
Der Gate-Vorwiderstand 36 wird bevorzugt nahe am Leistungs-MOSFET 16 vor dem Kondensator 38 angeordnet. Der Kondensator 38 und der Entkoppel-Widerstand 30 werden bevorzugt unmittelbar vor dem Gate-Anschluss 22 angeordnet. Daraus ergibt sich eine erwünscht geringe Leitungsinduktivität zwischen dem Kondensator 38 und dem Gate-Anschluss 22. Es hat sich gezeigt, dass die neue Art der Gate-Ansteuerung über die hier vorgestellte RCR-Kombination 36, 38, 30 in Verbindung mit einer reduzierten Treiberleistung und einer verkürzten Abschaltzeit zu einer vorteilhaften Verringerung von Kurzschlussströmen und im Abschaltfall auftretenden Überspannungen beiträgt. Dadurch ist es möglich, Transistoren mit neuer Topologie und kleinerer Chipfläche einzusetzen.The gate resistor 36 is preferred close to the power MOSFET 16 in front of the condenser 38 arranged. The capacitor 38 and the decoupling resistor 30 are preferred immediately before the gate connection 22 arranged. This results in a desirable low line inductance between the capacitor 38 and the gate terminal 22 , It has been shown that the new type of gate drive via the RCR combination presented here 36 . 38 . 30 in conjunction with a reduced driver power and a shortened turn-off time contributes to an advantageous reduction of short-circuit currents and overvoltages occurring in the event of a disconnection. This makes it possible to use transistors with a new topology and smaller chip area.
