DE102006041783B3 - Charge-trapping-memory device i.e. Nitride ROM, programming and deletion method, involves executing programming cycle as reference point that is shifted based on wear-level determination, and executing testing process based on threshold - Google Patents

Charge-trapping-memory device i.e. Nitride ROM, programming and deletion method, involves executing programming cycle as reference point that is shifted based on wear-level determination, and executing testing process based on threshold

Info

Publication number
DE102006041783B3
DE102006041783B3 DE200610041783 DE102006041783A DE102006041783B3 DE 102006041783 B3 DE102006041783 B3 DE 102006041783B3 DE 200610041783 DE200610041783 DE 200610041783 DE 102006041783 A DE102006041783 A DE 102006041783A DE 102006041783 B3 DE102006041783 B3 DE 102006041783B3
Authority
DE
Grant status
Grant
Patent type
Prior art keywords
charge
memory device
trapping
programming
trapping memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200610041783
Other languages
German (de)
Inventor
Uwe Augustin
Sören Irmer
Gert Koebernick
Daniel-Andre Loehr
Mirko Reissmann
Konrad Seidel
Volker Zipprich-Rasch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda Flash GmbH
Original Assignee
Qimonda Flash GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Abstract

The method involves implementing a programming/deletion cycle of a charge trapping memory device as a reference point based on a preset threshold of the charge trapping memory device. A wear-level of the deletion process is determined. The reference point is shifted according to the determination result. Multiple programming-/deletion cycles are implemented based on the shifted threshold. Reading and testing processes are also implemented based of the shifted threshold. An independent claim is also included for a charge-trapping-memory device comprising an oxide layer.

Description

  • Die Erfindung betrifft nichtflüchtige Speichervorrichtungen und insbesondere ein Verfahren zum Programmieren nichtflüchtiger Speichervorrichtungen. The invention relates to nonvolatile memory devices and more particularly to a method for programming non-volatile memory devices.
  • Nichtflüchtige Speichervorrichtungen sind seit einigen Jahrzehnten bekannt. Non-volatile memory devices have been known for several decades. Ihre wesentliche Eigenschaft ist dadurch gegeben, dass darin gespeicherte Ladung beim Ausschalten der Vorrichtung nicht verloren geht. Their essential feature is provided in that it is not lost charge stored when switching off the device. Prinzipiell lassen sich zwei verschiedene Gruppen nichtflüchtiger Speichervorrichtungen unterscheiden: sogenannte "Charge-Trapping"-Vorrichtungen einerseits und Floating-Gate-Vorrichtungen andererseits. two different groups of non-volatile storage devices can be in principle distinguished: the so-called "charge-trapping" devices on the one hand and floating gate devices on the other. Die Erfindung betrifft insbesondere die zuerst genannte Gruppe. More particularly, the invention relates to the first-mentioned group.
  • In Charge-Trapping-Speichervorrichtungen wird die elektrische Ladung innerhalb einer Nitridhaftstelle gespeichert. In charge-trapping memory devices, the electric charge is stored within a Nitridhaftstelle. Eine besondere Charge-Trapping-Speichervorrichtung stellt ein so genannter "NROM" dar, wodurch ein Nitride Read-Only Memory, dh ein Nitrid-Nur-Lese-Speicher gekennzeichnet wird. A special charge-trapping memory device is a so-called "NROM" represents, whereby a Nitride Read-Only Memory, a nitride read only memory is identified. Eine NROM-Zelle entspricht im Wesentlichen einem n-Kanal MOSFET, dessen Gateoxid durch eine Oxid-Nitrid-Oxid Struktur (ONO) ersetzt ist. A NROM cell substantially corresponds to a n-channel MOSFET, the gate oxide is replaced by an oxide-nitride-oxide structure (ONO). Derartige Zellen ermöglichen eine permanente Speicherung von Ladungen. Such cells allow permanent storage of charges. Aufgrund der lokalisierten Ladungsspeicherung in NROMs und dem symmetrischen Aufbau des Transistors ist es möglich, zwei Ladungsbits pro Transistor zu speichern. Due to the localized charge storage in NROMs and the symmetrical construction of the transistor, it is possible to store two Ladungsbits per transistor.
  • Um eine NROM-Vorrichtung zu Programmieren, müssen Ladungen in die Nitridschicht injiziert werden. An NROM device to program, charges need to be injected into the nitride layer. Gegenwärtig existiert ein hauptsächlich verwendetes Verfahren zum Programmieren einer NROM-Vorrichtung, welches als Hot-Carrier Injection (HCI) oder insbesondere Channel Hot Electron (CHE) Injektion bezeichnet wird. Currently, a mainly used method for programming an NROM device comprising as hot carrier injection (HCI) or in particular Channel Hot Electron (CHE) injection exist. Die heißen Elektronen werden durch Anlegen eines hohen lateralen elektrischen Feldes zwischen die Source und das Drain des Transistors erzeugt. The hot electrons are generated by applying a high lateral electric field between the source and the drain of the transistor. Durch dieses Feld werden Elektronen auf ihrem Weg durch den Kanal von dem Source- zum Draingebiet beschleunigt. Through this field, electrons are accelerated as they move through the channel from the source to the drain region. Aufgrund von Zusammenstößen zwischen diesen Elektronen können einige hiervon ausreichend Energie gewinnen, um die von der unteren Oxidschicht der ONO-Struktur ausgebildete Barriere zu passieren, sofern eine geeignete positive Spannung an das Gate des Transistors angelegt ist. Due to collisions between electrons some thereof can gain sufficient energy to pass through the formed of the lower oxide layer of the ONO structure of the barrier where a suitable positive voltage is applied to the gate of the transistor. Dieser Effekt führt zu dem Trapping, dh Einfangen dieser heißen Elektronen in der Nitridschicht. This effect leads to the trapping, ie capturing these hot electrons in the nitride layer.
  • Da die Trapping-Schicht nicht leitfähig ist und eine geringe Leitfähigkeit aufweist und wegen der vergleichsweise niedrigen lateralen Komponente des elektrischen Feldes in der Charge-Trapping-Schicht, werden die Elektronen einzeln eingefangen und verbleiben innerhalb dieser Schicht lokalisiert. Since the trapping layer is not conductive and has a low conductivity and because of the comparatively low lateral electric field component in the charge-trapping layer, the electrons are trapped individually and remain localized within this layer. Dies steht im Gegensatz zu oben erwähnten Floating-Gate-Vorrichtungen, bei denen die Ladungen in einer leitfähigen Schicht gespeichert sind, was zu einer lateralen Beweglichkeit der Ladungen führt. This is in contrast to the above-mentioned floating-gate devices in which the charges are stored in a conductive layer, resulting in a lateral mobility of the charges. Eine negative Auswirkung dieser Beweglichkeit stellt das potentielle Abfließen der gesamten Ladung der Speicherschicht aufgrund lediglich eines Punktdefekts im Floating-Gate-Isolator dar. Im Falle der Charge-Trapping-Vorrichtungen führen die erwähnten Punktdefekte in der unteren Isolationsschicht zu keinem vollständigen Ladungsabfluss, sondern lediglich zu einem Ladungsverlust unmittelbar oberhalb des Punktdefektes. A negative consequence of this mobility illustrates the potential flow of the entire charge of the storage layer due to only a point defect in the floating gate insulator. In the case of charge-trapping devices, the mentioned point defects result in the lower insulation layer at no full charge drain, but merely to a loss of charge immediately above the point defect.
  • Ein Löschen des NROMs findet vorzugsweise durch Injektion heißer Löcher (HH) in die Charge-Trapping-Schicht statt. Erasure of NROM preferably takes place through injection of hot holes (HH) held in the charge-trapping layer. Die heißen Löcher werden nach Anlegen eines elektrischen Feldes zwischen das Draingebiet und das Gate des Transistors erzeugt und tunneln durch die untere Oxidschicht in die Charge-Trapping-Schicht, wo diese mit eingefangenen Elektronen rekombinieren. The hot holes are generated by applying an electric field between the drain region and the gate of the transistor and tunnel through the bottom oxide layer into the charge-trapping layer where they recombine with the trapped electrons. Auf diese Weise wird die gespeicherte Ladung gelöscht. In this way, the stored charge is cleared.
  • Es hat sich herausgestellt, dass sich die Lösch- sowie Programmierleistungsfähigkeit nach wiederholtem Zyklen (Programmieren und Löschen) einer NROM-Zelle ändert. It has been found that the erase and programming performance changes after repeated cycles (programming and erasing) an NROM cell. Im Falle des Löschens des NROM, steigt der Lösch-Steplevel während des Zyklens an, worauf gewöhnlich mit dem Begriff "ERS Degradation" Bezug genommen wird. In the case of clearing the NROM, the delete-Step level rises during the Zyklens what usually "degradation ERS" referred to by the term. Andererseits werden die Zellen empfindlicher hinsichtlich des Programmierens bereits vorgezykelter Bereiche, dh mit zunehmender Zyklenanzahl. On the other hand, the cells are more sensitive to the programming already vorgezykelter areas, that with increasing number of cycles. Dadurch nimmt die Stabilität der Leistungsfähigkeit einer NROM-Zelle mit zunehmender Anzahl von Programmier-Lösch-Zyklen ab. Thereby, the stability decreases the efficiency of a NROM cell with an increasing number of program-erase cycles.
  • Ein weiteres Problem in Verbindung mit der Lebensdauer des NROM stellt die Verschiebung der Selbstleitungsschwelle Vtsc in vorgezykelten Bereichen dar. Durch Programmieren aller Zellen unterhalb der Selbstleitungsschwelle lässt sich verhindern, dass die Zelle in den selbstleitenden Zustand übergeht. Another problem associated with the life of the NROM represents the displacement of the self-conduction threshold VTSC in vorgezykelten areas. By programming all of the cells below the self-conduction threshold can be prevented that the cell enters the self-conducting state. Selbstleitung induziert Leckströme während des Abtastens der Zellen betroffener Bitleitungen eines NROM-Feldes. Even line induced leakage currents during the scanning of the cells affected bit lines of a NROM array. Dies führt zu falschen Abtastergebnissen und Fehlbetrieb aller E-Sektoren, die einem bestimmten Abschnitt angehören. This results in incorrect sampling results and incorrect operation of all e-sectors that belong to a particular section. Selbstleitung kann durch die folgenden Effekte hervorgerufen werden: a) Defekte ("Kux-Bits"); Even line can be caused by the following effects: a) defects ( "Kux bits"); b) falsche Löscheinstellungen; b) wrong settings extinguishing; und c) sehr starke Zelllängenvariationen, die zu einer breiten Löschverteilung führen. and c) very strong cell length variations that lead to wide erase distribution.
  • Der Einfluss des Vorzyklens auf die Selbstleitungsschwelle eines NROM ist in The influence of Vorzyklens to self-conduction threshold of a NROM is in 1 1 gezeigt. shown. Diese Abbildung zeigt ein Diagramm, in dem der heiße Löcherstrom einer Speicherzelle IcellHH eines untersuchten Victim ES (Victim Erasable Sector) über der Leck-Sourcespannung VtLL für verschiedene Zyklenan zahlen dargestellt ist. This figure shows a diagram in which the hot hole current of a memory cell of an examined IcellHH Victim ES (Victim Sector Erasable) over the leak-source voltage VtLL pay for various Zyklenan is illustrated. Wie der Abbildung entnommen werden kann, verschiebt sich die selbstleitende Schwelle, die dem Wert der Spannung entspricht, bei dem die Abnahme des heißen Löcherstroms beendet ist, nach 50.000 Zyklen um ungefähr 300 mV (Zunahme von 1.5 V auf 1.8 V). As the figure can be seen to shift the self-conducting threshold corresponding to the value of the voltage at which the decrease of the hot hole current is terminated after 50,000 cycles to approximately 300 mV (increase of 1.5 V to 1.8 V). Dieses Phänomen lässt sich mit Hilfe des Modells einer WROM-Zelle erklären, das eine verkürzte Kanallänge nach der Belastung konstatiert, welche durch wiederholtes Programmieren und Löschen verursacht wird. This phenomenon can be explained using the model of a Wrom cell, the stated a shortened channel length according to the load which is caused by repeated programming and erasing. Der Eintrag von Löchern in die Charge-Trapping-Schicht (Nitridschicht) führt zu einem kürzeren effektiven Kanal, der für den Anstieg der Selbstleitungsschwelle Vtsc verantwortlich ist. The entry of holes in the charge-trapping layer (nitride layer) leads to a shorter effective channel, which is responsible for the increase of self-conduction threshold VTSC.
  • Jedoch kann der Anstieg der Selbstleitungsschwelle einen negativen Einfluss auf die Abtastgenauigkeit und auf eine Bitleitungsstörung im Hinblick auf von einer Mehrzahl von Transistoren gemeinsam verwendeten Bitleitungen ausüben. However, the increase of self-conduction threshold can exert a negative influence on the scanning accuracy, and to a Bitleitungsstörung towards jointly used by a plurality of transistors bit lines.
  • In der In the US 6,937,521 US 6,937,521 sind verschiedene Verfahren zum Programmieren und Löschen einer nichtflüchtigen Speicherzelle angegeben. Various methods for programming and erasing a non-volatile memory cell are shown. Eines der Verfahren umfasst die Schritte des Bestimmens des Spannungsniveaus der Programmierpulse, die dazu verwendet werden, ein schnelles Bit des Speicherarrays zu programmieren, und das Setzen eines anfänglichen Programmierniveaus des Speicherarrays auf ein Niveau in der Nähe des Programmierniveaus des schnellen Bits. One of the methods comprises the steps of determining the voltage level of the programming pulses used to program a fast-bit of the memory array, and the setting of an initial programming level of the memory array to a level near said programming level of the fast bits. Dieser Druckschrift ist jedoch keine Lösung der vorstehend genannten Probleme zu entnehmen. This publication is, however, not be taken to solve the aforementioned problems.
  • Es ist daher eine Aufgabe der Erfindung, ein Verfahren zum Programmieren und Löschen von Charge-Trapping-Speichervorrichtungen anzugeben, in dem obige Probleme vermieden werden. It is therefore an object of the invention to provide a method for programming and erasing charge trapping memory devices, are avoided in the above problems. Es ist zudem eine Aufgabe der Erfindung, eine Charge-Trapping-Speichervorrichtung anzugeben, die obigen Nachteilen nicht ausgesetzt ist. It is also an object of the invention to provide a charge-trapping memory device, the above drawbacks is not exposed.
  • Die Erfindung ist in den unabhängigen Patentansprüchen 1 und The invention is defined in independent claims 1 and 11 11 definiert. Are defined. Weitere Ausführungsformen der Erfindung sind Gegenstand der abhängigen Patentansprüche. Further embodiments of the invention are subject of the dependent claims.
  • Zur Lösung obiger Aufgaben gibt die Erfindung ein Verfahren zum Programmieren und Löschen einer Charge-Trapping-Speichervorrichtung an, wobei das Verfahren die folgenden Schritte aufweist: To achieve the above objects, the invention provides a method for programming and erasing a charge-trapping memory device, the method comprising the steps of:
    • a) Durchführen wenigstens eines Programmier-/Löschzyklus einer Charge-Trapping Speichervorrichtung auf Ba sis einer gegebenen Schwelle Vth der Charge-Trapping-Speichervorrichtung als Referenzpunkt; a) performing at least one program / erase cycle of a charge-trapping memory device on Ba sis a given threshold Vth of the charge-trapping memory device as the reference point; b) Bestimmen eines Wear-Levels des Löschvorgangs; b) determining a wear-level of the erase operation; c) Verschieben des Referenzpunkts gemäß einem Ergebnis der Bestimmung in Schritt b); c) moving the reference point according to a result of the determination in step b); d) Durchführen eines oder mehrerer Programmier-Löschzyklen auf Basis der verschobenen Schwelle; d) performing one or more programming erase cycles on the basis of the shifted threshold; und e) Durchführen von Lese- und Überprüfungsvorgängen auf Basis der verschobenen Schwelle. and e) performing read and verify operations on the basis of the shifted threshold. Die Schritte b) bis d) können während der gesamten Lebensdauer der Speichervorrichtung wiederholt ausgeführt werden. The steps b) to d) can be carried out repeatedly throughout the lifetime of the memory device.
  • Nachfolgend wird das Verschieben des Referenzpunkts teilweise auch als "Anpassen des Zyklusfensters" bezeichnet. Subsequently, the shift of the reference point is sometimes referred to as "adjusting the cycle window".
  • In einer Ausführungsform weist die Charge-Trapping-Speichervorrichtung eine oder mehrere NROM-Zellen auf. In one embodiment, the charge-trapping memory device to one or more NROM cells. Insbesondere kann die Charge-Trapping-Speichervorrichtung einem Feld von NROM Zellen in einer geeigneten Zellarchitektur entsprechen. In particular, the charge-trapping memory device may correspond to an array of NROM cells in a suitable cell architecture.
  • Die Schwelle Vth kann einer während des Löschens zwischen einem Gate und einer Source der Charge-Trapping-Speichervorrichtung angelegten Spannung entsprechen. The threshold Vth can correspond to an applied during erasing between a gate and a source of charge-trapping memory device voltage.
  • Gemäß einem Aspekt der Erfindung umfasst der Bestimmungsschritt das Zählen der bereits ausgeführten Programmier-/Löschzyklen. According to one aspect of the invention, the determining step comprises counting the number of program / erase cycles already performed. Dies lässt sich insbesondere durch Einbau einer Zähleinrichtung in die Charge-Trapping-Speichervorrichtung erzielen. This can be achieved in particular by incorporating a counter into the charge-trapping memory device. Gemäß diesem Aspekt wird der Verschiebeschritt nach einer vorbestimmten Zyklenanzahl durchgeführt, welche abhängig vom verwendeten Speichervorrichtungstyp eingestellt werden kann. According to this aspect of the shifting step is performed after a predetermined number of cycles, which can be set depending on the used type of storage device. Der Abstand zwischen den Zyklenanzahlen kann konstant sein oder variieren. The distance between the numbers of cycles may be constant or vary. Ein Verschiebeschritt kann beispielsweise alle 100 Zyklen oder alle 500 Zyklen oder sogar alle 1000 Zyklen durchgeführt werden. A shifting step can be carried out, for example, every 100 cycles or every 500 cycles or even every 1000 cycles. Andererseits kann der erste Verschie beschritt nach den ersten 100 Zyklen veranlasst werden, wobei der nächste Verschiebeschritt nach den nächsten 500 Zyklen, ein weiterer nach 1000 Zyklen und noch ein weiterer nach 10.000 Zyklen veranlasst werden können. On the other hand, the first displacement can trod after the first 100 cycles are initiated, the next displacement step after the next 500 cycles, another can be made after 10,000 cycles and after 1000 cycles still further.
  • Gemäß einem weiteren Aspekt der Erfindung umfasst der Bestimmungsschritt das Bestimmen der Verschiebung der Schwelle Vth auf Basis eines Steplevels des Löschens in einem vorhergehenden Zyklus. According to a further aspect of the invention, the determining step comprises determining the shift of the threshold voltage Vth on the basis of a step of erasing level in a previous cycle.
  • Die Verschiebegröße in Schritt c) wird vorzugsweise aus einer Nachschlagetabelle abgeleitet, in der verschiedene Wear-Level mit zugeordneten Verschiebegrößen korreliert sind. The shift amount in step c) is preferably derived from a lookup table, are correlated in the different wear levels with associated displacement sizes. Die Nachschlagetabelle kann auf herkömmliche Weise in einem bestimmten Gebiet der Charge-Trapping-Speichervorrichtung gespeichert sein. The lookup table may be stored in a conventional manner in a certain area of ​​the charge-trapping memory device.
  • Gemäß einem weiteren Aspekt betrifft die Erfindung ebenso eine Charge-Trapping-Speichervorrichtung mit wenigstens einer Speicherzelle, wobei die Speicherzelle aufweist: According to a further aspect, the invention also relates to a charge-trapping memory device having at least one memory cell, said memory cell:
    • – ein Substrat, in dem ein Sourcegebiet und ein Draingebiet vorgesehen sind, die durch ein Kanalgebiet voneinander getrennt sind; - a substrate in which a source region and a drain region are provided, which are separated by a channel region;
    • – eine untere Oxidschicht, die oberhalb des Kanalgebiets angeordnet ist; - a bottom oxide layer disposed above the channel region;
    • – eine oberhalb der unteren Oxidschicht angeordnete Charge-Trapping-Schicht; - one above the lower oxide layer arranged charge trapping layer;
    • – eine oberhalb der Charge-Trapping-Schicht angeordnete obere Oxidschicht; - a above the charge trapping layer disposed above the oxide layer; und and
    • – ein auf der oberen Oxidschicht angeordnetes Gate, wobei die Speichervorrichtung zusätzlich eine Einrichtung zum Bestimmen eines Wear-Levels des Löschvorgangs sowie eine Einrichtung zum Verschieben eines Referenzpunkts bezüglich eines Löschvorgangs in der Speicherzelle enthält. - an oxide layer arranged on the upper gate, said memory device further includes means for determining a wear-level of the erase operation, and means for displacing a reference point with respect to an erase operation for the memory cell. Die betreffende Speichervorrichtung dient insbesondere zum Ausführen des erfindungsgemäßen Verfahrens. The memory device in question is used in particular for performing the method according to the invention.
  • Darüber hinaus kann die erfindungsgemäße Speichervorrichtung eine Speichersektion aufweisen, in der eine Nachschlagetabelle gespeichert ist, in der verschiedene Wear-Level mit zugeordneten Verschiebegrößen korreliert sind. In addition, the memory device according to the invention may have a memory section in which a lookup table is stored, are correlated in the different wear levels with associated displacement sizes.
  • Insbesondere kann die Speicherzelle der Charge-Trapping-Speichervorrichtung ein NROM sein. In particular, the memory cell of the charge-trapping memory device can be a NROM.
  • Die Charge-Trapping-Speichervorrichtung weist eine intrinsische Schwelle Vth auf, die beispielsweise dem Schwellwert einer über dem Gate und der Source während Löschvorgängen angelegten Spannung entspricht. The charge-trapping memory device has an intrinsic threshold voltage Vth, for example, corresponds to the threshold value of an across the gate and the source applied during erase operations voltage. Die Schwelle Vth bestimmt eine während des Löschens zwischen ein Gate und eine Source der Charge-Trapping-Speicherzelle anzulegenden Spannung. The threshold Vth determines a to be applied during erase between a gate and a source of charge-trapping memory cell voltage.
  • Wie bereits in Verbindung mit obigen Verfahren angedeutet wurde, kann die Bestimmungseinrichtung eine Zähleinreichung zum Zählen bereits ausgeführter Programmier-/Löschzyklen sein. As has already been indicated in connection with the above methods, the determination means may be a Zähleinreichung for counting already executed program / erase cycles.
  • Gemäß einem weiteren Aspekt der Erfindung weist die Bestimmungseinrichtung eine Nur-Schreib-Speichersektion zum Abspeichern eines Lösch-Steplevels sowie eine Einrichtung zum Vergleichen des letzten Lösch-Steplevels mit einem für den Lösch-Steplevel vorbestimmten Schwelllevel auf. According to a further aspect of the invention, the determination means to a write-only storage section for storing a deletion-step levels and means for comparing the last erase Step levels with a predetermined level for the extinguishing-Step Schwelllevel.
  • Die obigen Merkmale können geeignet kombiniert werden. The above features can be combined as appropriate.
  • Nachfolgend wird die Erfindung detaillierter mit Bezug auf die Abbildungen erläutert, die beispielhafte Ausführungsformen darstellen und den Schutzbereich der Patentansprüche keineswegs einschränken. The invention will be explained in more detail with reference to the figures which illustrate exemplary embodiments and to limit the scope of the claims in any way.
  • 1 1 zeigt ein Diagramm, in dem der heiße Löcherstrom einer Speicherzelle IcellHH eines untersuchten Victim ES (Victim Erasable Sector) über der Leck-Sourcespannung VtLL für verschiedene Zyklenanzahlen dargestellt ist; shows a diagram in which the hot hole current of a memory cell of an examined IcellHH Victim ES (Victim Erasable Sector) is shown on the leak-source voltage VtLL for different numbers of cycles;
  • 2 2 zeigt eine Querschnittsansicht einer beispielhaften Charge-Trapping-Speicherzelle; shows a cross-sectional view of an exemplary charge-trapping memory cell;
  • 3 3 und and 4 4 zeigen Diagramme zur Auswirkung der Zyklusfensteranpassung auf die VPPDmax Eigenschaften beim Programmieren und Löschen; Diagrams show the impact of the cycle window adjustment on the VPPDmax properties during programming and erasing;
  • 5 5 zeigt ein Diagramm zur Bitleitungsstörung in Abhängigkeit von der Schwellspannung; shows a diagram for Bitleitungsstörung depending on the threshold voltage;
  • 6 6 zeigt ein weiteres Diagramm zum Retention-Verhalten nach dem Zyklen von NROM-Strukturen mit angepasstem Zyklusfenster und für NROM-Strukturen mit festem Zyklusfenster; shows a further diagram for retention behavior after the cycles of NROM structures with modified cycle window and for NROM structures fixed-cycle window; und and
  • 7 7 zeigt das Retention-Verhalten verschiedener NROM-Strukturen mit konstantem Zyklusfenster von 1000 mV und mit einem erfindungsgemäß angepassten Zyklusfenster. shows the retention behavior of various NROM structures having a constant cycle window of 1000 mV and a cycle according to the invention adjusted window.
  • Nachfolgend wird Bezug auf gegenwärtig bevorzugte Ausführungsformen der Erfindung genommen, wobei Beispiele derselben in den begleitenden Abbildungen gezeigt sind. Reference is now made to presently preferred embodiments of the invention, examples of which are shown in the accompanying drawings.
  • 2 2 zeigt den prinzipiellen Aufbau einer Charge-Trapping-Speicherzelle in Form eines NROMs. shows the basic structure of a charge trapping memory cell in the form of a NROM. Die Zelle besteht aus einem Substrat The cell consists of a substrate 1 1 , im gegebenen Falle einem p-Typ Substrat, mit einem darin eingebetteten Sourcegebiet , In a given case a p-type substrate having an embedded source region 2 2 und einem hierzu lateral beabstandeten Draingebiet and a drain region laterally spaced thereto 3 3 . , Der Bereich des Substrats The region of the substrate 1 1 , welcher das Sourcegebiet Which the source region 2 2 und das Draingebiet and the drain region 3 3 verbindet, stellt einen Kanal dar um einen Elektronendriftstrom hervorzurufen, falls eine Spannung zwischen das Sourcegebiet und das Draingebiet angelegt ist. connects, provides a channel represents an electron drift current causing, if a voltage between the source region and the drain region is created. Über den Kanal ist ein Oxid-Nitrid-Oxid Stapel Over the channel is an oxide-nitride-oxide stack 4 4 positioniert, der ein permanentes und lokalisiertes Speichern von Elektronen in der Nitridschicht (Haftschicht) ermöglicht. positioned, allowing a permanent and localized storing electrons in the nitride layer (adhesive layer). Über der oberen der beiden Oxidschichten (obere Oxidschicht) liegt ein Gate is over the upper of the two oxide layers (top oxide film), a gate 5 5 . , Die NROM-Zelle stellt somit einen Transistor dar. The NROM cell is thus a transistor.
  • Aufgrund der lokalisierten Speicherung und dem symmetrischen Aufbau des Transistors ist es möglich zwei Bits pro Transistor zu speichern. Due to the localized storage and the symmetrical design of the transistor, it is possible to store two bits per transistor. Da dies einem Fachmann bekannt ist, wird beim Programmieren unter Einsatz des Channel Hot Electron (CHE) Verfahrens eine erste Spannung zwischen die Source- und Draingebiete und eine zweite Spannung oder Gatespannung VCCR zwischen das Sourcegebiet und das Gate angelegt. Since this is known to one skilled in the art, when programming using the channel hot electron (CHE) method, a first voltage between the source and drain regions and a second voltage or gate voltage VCCR between the source region and the gate is applied. Hierdurch werden Elektronen entlang des Kanals beschleunigt und heiße Elektronen, deren Energie zum Passieren der unteren Oxidschicht ausreicht, werden innerhalb der Nitridschicht des ONO In this way, electrons are accelerated along the channel and hot electrons whose energy is sufficient to pass the lower oxide layer, the nitride layer of the ONO within 4 4 eingefangen. captured.
  • 3 3 und and 4 4 zeigen in einem Diagramm dargestellte Messwerte, wobei die x-Achse die Anzahl der Programmier-/Löschzyklen und die y-Achse die zum Löschen notwendige maximale Drainspannung, VPPD max im Fall des Programmierens und Löschens, kennzeichnen. show measurement values ​​in a diagram shown, the x-axis the number of program / erase cycles, and the y-axis the maximum drain voltage necessary for erasing, VPPD max in the case of programming and erasing, mark. Die experimentellen Ergebnisse, welche zu obigen Diagrammen geführt haben, wurden unter Verwendung einer EF11 NROM-Struktur von Qimonda erzielt. The experimental results, which have led to above diagrams were obtained using a EF11 NROM structure of Qimonda. Da hier ein Feld von NROMs vorliegt, konnte zum Anpassen des Zyklusfensters entweder eine Änderung eines Testregisters aller VCCR Gatespannungen oder der VCCR Referenzspannungen gewählt werden. Here, since an array of NROM is present, could either a change of a test register of all VCCR gate voltages or the VCCR reference voltages are selected for adjusting the cycle window. In den unten beschriebenen Experimenten wurde eine Änderung von VCCR gewählt. In the experiments described below, a change of V CCR has been selected. Zum Zyklen (Programmier-/Löschzyklen) wurde ein gewöhnlicher Zyklusfluss mit den wie folgt gemachten Änderungen verwendet: For cycles (program / erase cycles) was used changes made an ordinary cycle flow with the following:
    Vergrößern des Zyklusfenster um 100 mV nach 100, 500, 1000 und 10.000 Zyklen. Increasing the cycle window by 100 mV after 100, 500, 1000 and 10,000 cycles. Das Vergrößern des Zyklusfensters kommt einer Reduzierung der VCCR-Referenzspannung um den erwähnten Wert gleich. Increasing the cycle window comes a reduction in the VCCR reference voltage by the above-mentioned value equal.
  • Der Grund für die gewählte Vergrößerung des Abstands der Zyklenanzahl, nach der eine Anpassung des Zyklusfensters (Verschieben des Referenzpunkts) durchgeführt wurde, liegt darin, dass sich die Anmelder bewusst waren, dass die Abnahme der Löschleistungsfähigkeit zu Beginn der Inbetriebnahme stärker ist und gegen Ende der Lebensdauer eines NROMs nahezu sättigt. The reason for the chosen increase the distance of the number of cycles was carried out after an adjustment of the cycle window (moving the reference point) is that the applicants were aware that the decrease in extinguishing performance is stronger at the beginning of the start-up and at the end of life of a NROMs nearly saturated. Wird in der Praxis eine Zykluszähleinrichtung zum Bestimmen des Wear-Levels der Löschleistungsfähigkeit verwendet, sollten die geeigneten Zyklenanzahlen für jede spezielle Vorrichtung vorab charakterisiert und gespeichert sein. Is in practice a Zykluszähleinrichtung used to determine the wear levels of the erase performance, the appropriate numbers of cycles should be characterized for each specific device in advance and stored.
  • Mit der erwähnten NROM-Struktur wurde ein Lebensdauerexperiment einschließlich 30.000 Programmier-/Löschzyklen durchgeführt. With the mentioned NROM structure a life experiment including 30,000 program / erase cycles was performed. In den Diagrammen von In the diagrams of 3 3 und and 4 4 kennzeichnet die Kurve „Adapt CM" die Werte einer NROM-Struktur, deren Zyklusfenster nach oben erwähnten Zyklenanzahlen schrittweise von 600 mV auf 1000 mV erhöht wurde. Zum Vergleich wurde eine identische NROM-Struktur mit einem konstanten Zyklusfenster von 600 mV getestet. Der zugeordnete Kurvenverlauf ist als "CM 600mV" gekennzeichnet. Dritte NROM-Strukturen dienen ebenso dem Vergleich und wurden demselben Test unterzogen, wobei das Zyklusfenster jedoch auf einem hohen Wert von 1000 mV konstant gehalten wurde. Das Leistungsverhalten der dritten Test-NROM-Strukturen ist als Kurvenverlauf "CM 1000mV" gekennzeichnet. the curve "Adapt CM" indicates the values ​​of a NROM structure whose cycle window has been increased by the above-mentioned numbers of cycles step by step from 600 mV to 1000 mV. an identical NROM structure with a constant cycle window of 600 mV was tested for comparison. The associated curve is referred to as "CM 600mV". third NROM structures also serve the comparison the same test were subjected to the cycle window, however, was kept constant at a high value of 1000 mV. the performance of the third test NROM structures as a curve " CM 1000mV in ".
  • Ein E-Sektor (erasable sector, dh löschbarer Sektor, der die kleinste in einem Schritt zu löschende Einheit kennzeichnet) wurde für jedes der oben angegebenen Zyklusfenster gezykelt. An e-sector (erasable sector, that is erasable sector featuring the smallest to be deleted in one step unit) was cycled for each of the above cycle window.
  • Das Verhalten der Programmier-Steplevel VPPDmax kann aus dem Diagramm von The behavior of the programming Step Level VPPDmax can from the graph of 3 3 abgeleitet werden und dasjenige der Lösch-Steplevel VPPDmax ist aus are derived and that of the erase step is from Level VPPDmax 4 4 ersichtlich. seen.
  • In In 3 3 ist gezeigt, dass die Test-NROM-Struktur mit kurzem Zyklusfenster insbesondere am Anfang das schlechteste Leistungsverhalten aufweist. shown that the test NROM structure with short cycle window especially at the beginning of having the worst performance. Dies liegt daran, dass die Programmierbarkeit mit vergrößertem Zyklusfenster schwächer wird. This is because the programmability with increased cycle window is weaker. Die besten Ergebnisse zum Lebensdauerende hin (hier: nach 30.000 Zyklen) werden mit dem niedrigen konstanten Zyklusfenster erzielt, sofern lediglich die Programmierleistungsfähigkeit betrachtet wird. The best results for the life end (in this case after 30,000 cycles) are achieved with low constant cycle window if only the programming efficiency is considered. Als Kompromiss kann beim Zyklen eine stabile Programmierleistungsfähigkeit erzielt werden, falls das erfindungsgemäße angepasste Zyklusfenster verwendet wird. As a compromise, the cycles a stable programming efficiency can be achieved if adapted cycle window the invention is used.
  • 4 4 zeigt die VPPDmax Eigenschaften des Löschleistungsverhaltens. shows the VPPDmax properties of the extinguishing power performance. Hierbei wird das schlechteste Leistungsverhalten bei Verwendung des niedrigen konstanten Zyklusfensters erzielt, insbesondere bei höheren Zyklenanzahlen. In this case, the worst performance is obtained when using the low constant cycle window, particularly at higher numbers of cycles. Das beste Leistungsverhalten wird mit dem großen Zyklusfenster erzielt, welches im Gegensatz hierzu jedoch die schlechtesten Ergebnisse bei den Programmiertests zeigte. The best performance is achieved with the great cycle window, but which showed the worst results in the programming tests on the contrary. Erneut stellt sich das erfindungsgemäße, angepasste Zyklusfenster als stabil bezüglich des Zyklens heraus. Again, there is the invention, adapted cycle window as stable as to Zyklens out.
  • Zur Untersuchung der Bitleitungsstörung eines NROM-Feldes wurde ein so genanntes "Killer-Pattern" und ein Victim-Löschen verwendet. To investigate the Bitleitungsstörung a NROM field a so-called "killer pattern" and a victim deletion was used. Die Störung wurde mit 50.000 Killern bei Verwendung entweder des festen Zyklusfensters von 600 mV oder des angepassten Zyklusfensters, das sich wie oben erwähnt von 600 mV auf 1000 mV änderte, durchgeführt. The disorder was changed to 50,000 killers using either the fixed cycle window of 600 mV, or the adjusted cycle window that mentioned as above from 600 mV to 1000 mV is performed. Um die Störung auf der programmierten Seite zu reduzieren, wurde das Lösch-Vinhibit parallel zum Zyklusfensterschema angepasst. To reduce the interference on the programmed page, the delete Vinhibit was adjusted parallel to the cycle window scheme.
  • In der Abbildung in In the illustration in 5 5 stellt Version 1 ein Umschalten von 3.1 V auf 3.5 V nach 500 Zyklen dar und Version 2 stellt ein Umschalten von 3.1 V auf 3.5 V nach 500 Zyklen und auf 4.3 V nach 10.000 Zyklen dar. Die Ergebnisse zeigen einen deutlichen Unterschied zwischen beiden Vorgehensweisen, CM 600 mV gegenüber dem angepassten Zyklusfenster von Inhibit ver1. Introduces Version 1 switching from 3.1 V to 3.5 V after 500 cycles represent and Version 2 represents a switch from 3.1 V to 3.5 V after 500 cycles and at 4.3 V after 10,000 cycles. The results show a significant difference between the two approaches, CM 600 mV compared with the adjusted cycle window Inhibit ver1. Dies liegt daran, dass der Lösch-Steplevel beim 600 mV Zyklusfenster während des Zyklens anstieg. This is because the erase-Step level rise at 600 mV cycle window during Zyklens. Mit einem bei konstantem VCCR betriebenen Shunt-Transistor des Feldes erfährt eine floatende Bitleitung der Struktur eine größere Spannungsdifferenz zu einer Bitleitung, die über die erhöhte Lösch-VPPD angesteuert wird. With a driven at constant VCCR shunt transistor of the array bit line of a floating structure experiences a larger voltage difference to a bit line which is controlled by the increased erase VPPD. Diese erhöhte Spannungsdifferenz führt zu einem stärkeren Soft-Programmieren der gelöschten Zellen. This increased voltage difference leads to a stronger soft programming the erased cells. Das angepasste Zyklusfenster erfährt dieses Soft-Programmieren nicht, da die Lösch-VPPD konstant bleibt und deshalb kein erheblicher Spannungsabfall zwischen den Bitleitungen hervorgerufen wird. Adjusted cycle window does not experience this soft-programming, because the delete VPPD remains constant and therefore no significant voltage drop between the bit lines is caused. Wie der Figur zu entnehmen ist, ist die Inhibit version 2 überkompensiert. As the figure shows, the inhibit is over-compensated version. 2 Der Spannungsabfall auf der programmierten Seite stellt eine Überlagerung von Störung und Retention nach dem Zyklen dar. The voltage drop on the programmed side represents a superposition of interference and retention after cycles.
  • In In 6 6 sind die Ergebnisse eines Retention-Experiments mit NROM-Strukturen mit oben beschriebenem angepasstem Zyklusfenster sowie einer NROM-Struktur mit einem bei 600 mV fixierten Zyklusfenster gezeigt. the results of a retention experiment with NROM structures are shown with the above-described matched cycle window and an NROM structure with a fixed cycle at 600 mV window. Die Strukturen wurden vorab 10.000 Zyklen mit dem beschriebenen Killer-Pattern unterzogen. The structures have been previously subjected to 10,000 cycles with the above-killer pattern. Die bis 60 Minuten nach dem Zyklen bei Raumtemperatur zu verschiedenen Zeitpunkten gemessene Schwellspannung Vth ist auf der y-Achse abgetragen. The measured 60 minutes after the cycles at room temperature at different times threshold voltage Vth is plotted on the y-axis. Zudem ist die gemessene Schwellspannung nach einem Ausheizen für 1 Stunde bei 140° C ebenso dargestellt. In addition, the threshold voltage measured after a bake for 1 hour at 140 ° C is also shown.
  • Wie der Again 6 6 entnommen werden kann, scheinen die NROM-Strukturen mit angepasstem Zyklusfenster dasselbe Retention-Verhalten zu zeigen wie die NROM-Strukturen mit fixiertem Zyk lusfenster. can be removed, the NROM structures with adapted cycle windows seem to exhibit the same behavior as the retention NROM structures with fixed Zyk lusfenster. Wird das Zyklusfenster an die Zellparameter angepasst, so können offensichtlich dieselben Belastungsbedingungen erzielt werden, selbst bei großen Zyklusfenstern, die größeren Programmierfenstern ähneln (höhere Programmierbelastung). If the cycle window adapted to the cell parameters, the same load conditions can obviously be obtained even at high cycle windows, the larger the programming windows resemble (higher programming load).
  • Der Vergleich zwischen dem Retention-Verhalten des NROMs mit angepasstem Zyklusfenster und den NROMs mit bei 1000 mV fixiertem Zyklusfenster ist in The comparison between the retention behavior of the NROMs with an adapted cycle window and the NROMs with fixed at 1000 mV cycle window in 7 7 gezeigt. shown. Aus dieser Figur lässt sich ableiten, dass nahezu kein Unterschied zwischen beiden Vorgehensweisen des Vorzyklens besteht. From this figure, it can be deduced that virtually no difference between the two procedures of Vorzyklens there.
  • Als Ergebnis der vorhergehenden Untersuchungen wird erfindungsgemäß vorgeschlagen, das Zyklusfenster nach bestimmten Stufen innerhalb des Lösch-/Programmierzyklus zu vergrößern, was eine Verschiebung eines Referenzpunkts einer NROM-Speichervorrichtung darstellt. As a result of the previous studies, the cycle window is proposed according to the invention, by certain stages within the erase / program cycle to increase, which is a displacement of a reference point of an NROM memory device. Somit werden die Zyklusfenster während der Verwendung an die intrinsischen NROM-Eigenschaften angepasst. Thus, the cycle window can be adjusted while using the intrinsic NROM properties.
  • Die Anpassung lässt sich am Besten durch Verwenden einer Nachschlagetabelle realisieren, in der Verschiebewerte für die Referenzpunkte bezüglich verschiedener Zyklenanzahlen oder verschiedener vorausgehender Lösch-Steplevels gespeichert sind. The adjustment can be best by using a lookup table realizing stored in the offset values ​​for the reference points with respect to different numbers of cycles or different antecedent erase Step levels.
  • Eine Änderung des Zyklusfensters stellt eine geeignete Maßnahme dar, um die bevorstehende Leck-Schwelle einerseits zu umgehen und andererseits die Lösch- und Programmierleistungsfähigkeit über die Lebensdauer stabil zu halten. A change in the cycle window provides a suitable measure to avoid the imminent leak threshold on the one hand and on the other hand to keep the erase and program performance over the life stable.
  • Während des Zyklens steigt der Lösch-Steplevel an, was auch als Lösch-Degradation bezeichnet wird. During Zyklens the delete-Step Level which is also known as quenching degradation increases. Bei Vergrößern des Zyklusfensters können die Zellen leichter gelöscht werden. When increasing the cycle window, the cells can be easily deleted. In Kombination mit der Löschdegradation lässt sich eine stabile Löschleistungsfähigkeit über die Lebensdauer erzielen. In combination with the Löschdegradation a stable extinguishing performance over the lifetime can be achieved.
  • Ebenso kann die Programmierleistungsfähigkeit stabilisiert werden, wie bereits oben erwähnt ist. Likewise, the program performance can be stabilized, as mentioned above. Während des Zyklens lassen sich die Zellen leichter programmieren, jedoch schwächt ein vergrößertes Zyklusfenster die Programmierleistungsfähigkeit ab. During Zyklens the cells are easier to program, but an enlarged cycle window attenuates the programming performance. Zusammen mit dem angepassten Zyklusfenster wird über die Lebensdauer eine konstante Programmierleistungsfähigkeit erzielt. Together with the adjusted cycle window a constant programming performance is achieved over the lifetime.
  • Somit nehmen die Steplevels nicht dramatisch zu, sodass die Belastung des Feldes und die Wahrscheinlichkeit eines Fehlers niedrig gehalten werden. Thus, the step levels not increasing dramatically, so that the load of the field and the probability of error can be kept low.
  • Gemäß einem Aspekt der Erfindung wird dies durch Speichern eines Zykluszählwertes z. According to one aspect of the invention, this is achieved by storing a Zykluszählwertes z. B. in jedem E-Sektor der NROM-Struktur erzielt. As achieved in each e-sector of the NROM structure. Basierend auf diesem Zählwert kann ein gespeicherter Algorithmus ausgeführt werden, der die geeignete Anpassung des Zyklusfensters unter Verwendung einer gespeicherten Nachschlagetabelle ableitet. Based on this count value a stored algorithm can be executed, derives the appropriate adjustment of the cycle window using a stored lookup table. Letztere ist während der Charakterisierung oder nach einer Prozesstechnologieänderung (POA-Änderung) zu definieren. The latter is to be defined during the characterization or after a change in process technology (POA modification).
  • Gemäß einem zweiten Aspekt wird das Zyklusfenster geändert, sobald der Lösch-Steplevel eine bestimmte Schwelle erreicht hat. According to a second aspect, the cycle window is changed as soon as the erase step level has reached a certain threshold. Das letzte Zyklusfenster wird in einer Sicherungs-Anordnung (Write-Only-Memory, Nur-Schreib-Speicher) eines OTP für jeden Löschvorgang gespeichert. The last cycle window in a backup arrangement (write-only memory, write-only memory) of an OTP for each deletion stored.
  • Mit obiger Erfindung kann die Gefahr von Selbstleitung vermieden werden. With the above invention, the risk of self-management can be avoided. Darüber hinaus kann eine reduzierte Bitleitungsstörung erzielt werden, wie oben gezeigt ist. In addition, a reduced Bitleitungsstörung can be achieved, as shown above. Ebenso zeigen NROM-Speichervorrichtungen mit angepasstem Zyklusfenster ein besseres Lebensdauerhalten im Vergleich zu entsprechenden NROM-Vorrichtungen mit fixiertem Zyklusfenster. Likewise, showing NROM memory devices with an adapted cycle window a better life in comparison to corresponding holding NROM devices with fixed cycle window.

Claims (17)

  1. Verfahren zum Programmieren und Löschen von Charge-Trapping-Speichervorrichtungen mit den Schritten: a) Durchführen wenigstens eines Programmier-/Löschzyklus einer Charge-Trapping-Speichervorrichtung auf Basis einer gegebenen Schwelle Vth der Charge-Trapping-Speichervorrichtung als Referenzpunkt; A method for programming and erasing charge trapping memory devices comprising the steps of: a) performing at least one program / erase cycle of a charge-trapping memory device based on a given threshold Vth of the charge-trapping memory device as the reference point; b) Bestimmen eines Wear-Levels des Löschvorgangs; b) determining a wear-level of the erase operation; c) Verschieben des Referenzpunkts gemäß einem Ergebnis der Bestimmung in Schritt b); c) moving the reference point according to a result of the determination in step b); d) Durchführen eines oder mehrerer Programmier-/Löschzyklen auf Basis der verschobenen Schwelle; d) performing one or more programming / erase cycles on the basis of the shifted threshold; e) Durchführen von Lese- und Überprüfungsvorgängen auf Basis der verschobenen Schwelle. e) performing read and verify operations on the basis of the shifted threshold.
  2. Verfahren nach Anspruch 1, wobei die Charge-Trapping-Speichervorrichtung eine oder mehrere NROM-Zellen aufweist. The method of claim 1, wherein the charge-trapping memory device having one or more NROM cells.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Schwelle Vth einer während des Löschens zwischen ein Gate ( The method of claim 1 or 2, wherein the threshold Vth of a (during erasing between a gate 5 5 ) und eine Source ( ) And a source ( 2 2 ) der Charge-Trapping-Speicherzelle angelegten Spannung entspricht. ) Of the charge-trapping memory cell applied voltage.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei die Schritte b) bis d) wiederholt ausgeführt werden. Method according to one of the preceding claims, wherein the steps b) are carried out repeatedly to d).
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei der Bestimmungsschritt ein Zählen der bereits ausgeführten Programmier-/Löschzyklen umfasst. Method according to one of the preceding claims, wherein the determining step includes counting the number of program / erase cycles already performed.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Bestimmungsschritt ein Bestimmen der Verschiebung der Schwelle Vth auf Basis eines Steplevels des Löschens in einem vorhergehenden Zyklus umfasst. A method according to any one of claims 1 to 4, wherein the determining step comprises determining the shift of the threshold voltage Vth on the basis of a step of erasing level in a previous cycle.
  7. Verfahren nach Anspruch 5, wobei die Schritte c) bis e) alle 500 Zyklen ausgeführt werden. The method of claim 5, wherein steps c) every 500 cycles are executed to e).
  8. Verfahren nach Anspruch 5, wobei die Schritte c) bis e) alle 100 Zyklen ausgeführt werden. The method of claim 5, wherein steps c) every 100 cycles are executed to e).
  9. Verfahren nach Anspruch 5, wobei die Schritte c) bis e) alle 1000 Zyklen ausgeführt werden. The method of claim 5, wherein steps c) every 1000 cycles are performed to e).
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei die Größe der Verschiebung in Schritt c) aus einer Nachschlagetabelle abgeleitet wird, in der verschiedene Wear-Level mit entsprechenden Verschiebungsgrößen korreliert sind. Method according to one of claims 1 to 9, wherein the amount of displacement in step c) is derived from a lookup table, are correlated in the different wear levels with corresponding displacement sizes.
  11. Charge-Trapping-Speichervorrichtung mit wenigstens einer Speicherzelle, wobei die Speicherzelle aufweist: – ein Substrat ( Charge-trapping memory device having at least one memory cell, said memory cell: - a substrate ( 1 1 ), in dem ein Sourcegebiet ( ), In which (a source region 2 2 ) und ein Draingebiet ( ) And a drain region ( 3 3 ) vorgesehen sind, die voneinander durch ein Kanalgebiet getrennt sind; ) Are provided which are separated by a channel region; – eine untere Oxidschicht, die das Kanalgebiet überlagert; - a bottom oxide layer overlying the channel region; – eine Charge-Trapping-Schicht oberhalb der unteren Oxidschicht; - a charge-trapping layer over the lower oxide layer; – eine obere Oxidschicht, die über der Charge-Trapping-Schicht angeordnet ist; - an upper oxide layer disposed over the charge trapping layer; und – ein auf der oberen Oxidschicht vorgesehenes Gate; and - a valve provided on the upper oxide layer gate; wobei die Speichervorrichtung zusätzlich eine Einrichtung zum Bestimmen eines Wear-Levels des Löschvorgangs sowie eine Einrichtung zum Verschieben eines Referenzpunkts bezüglich eines Löschvorgangs in der Speicherzelle enthält. wherein the memory device additionally includes means for determining a wear-level of the erase operation, and means for displacing a reference point with respect to an erase operation for the memory cell.
  12. Charge-Trapping-Speichervorrichtung nach Anspruch 11, zusätzlich umfassend eine Speichersektion mit einer darin gespeicherten Nachschlagetabelle, in der verschiedene Wear-Level mit zugeordneten Verschiebungsgrößen korreliert sind. Charge-trapping memory device of claim 11, further comprising a storage section having stored therein look-up table, are correlated in the different wear levels with associated displacement magnitudes.
  13. Charge-Trapping-Speichervorrichtung nach Anspruch 11 oder 12, wobei die Speicherzelle ein NROM ist. Charge-trapping memory device according to claim 11 or 12, wherein said memory cell is an NROM.
  14. Charge-Trapping-Speichervorrichtung nach einem der Ansprüche 11 bis 13, wobei die Charge-Trapping-Speichervorrichtung eine intrinsische Schwelle Vth aufweist. Charge-trapping memory device according to any one of claims 11 to 13, wherein the charge-trapping memory device has an intrinsic threshold Vth.
  15. Charge-Trapping-Speichervorrichtung nach einem der Ansprüche 11 bis 14, wobei die Schwelle Vth eine während des Löschens zwischen ein Gate ( Charge-trapping memory device according to any one of claims 11 to 14, wherein the threshold Vth, a (during erasing between a gate 5 5 ) und eine Source ( ) And a source ( 2 2 ) der Charge-Trapping-Speichervorrichtung anzulegende Spannung bestimmt. ) Of the charge-trapping memory device voltage to be applied is determined.
  16. Charge-Trapping-Speichervorrichtung nach einem der Ansprüche 11 bis 15, wobei die Bestimmungseinrichtung eine Zähleinrichtung zum Zählen bereits ausgeführter Programmier-/Löschzyklen ist. Charge-trapping memory device according to any one of claims 11 to 15, wherein said determining means includes counting means for counting already executed program / erase cycles.
  17. Charge-Trapping-Speichervorrichtung nach einem der Ansprüche 11 bis 15, wobei die Bestimmungseinrichtung eine Nur-Schreib-Speichersektion zum Abspeichern eines Lösch-Steplevels sowie eine Einrichtung zum Vergleichen des letzten Lösch-Steplevels mit einem für den Lösch-Steplevel vorbestimmten Schwelllevel aufweist. Charge-trapping memory device according to any one of claims 11 to 15, wherein said determining means comprises a write-only storage section for storing a deletion-step levels and means for comparing the last erase Step levels with a predetermined for the erase-Step Level Schwelllevel.
DE200610041783 2006-09-06 2006-09-06 Charge-trapping-memory device i.e. Nitride ROM, programming and deletion method, involves executing programming cycle as reference point that is shifted based on wear-level determination, and executing testing process based on threshold Expired - Fee Related DE102006041783B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610041783 DE102006041783B3 (en) 2006-09-06 2006-09-06 Charge-trapping-memory device i.e. Nitride ROM, programming and deletion method, involves executing programming cycle as reference point that is shifted based on wear-level determination, and executing testing process based on threshold

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610041783 DE102006041783B3 (en) 2006-09-06 2006-09-06 Charge-trapping-memory device i.e. Nitride ROM, programming and deletion method, involves executing programming cycle as reference point that is shifted based on wear-level determination, and executing testing process based on threshold

Publications (1)

Publication Number Publication Date
DE102006041783B3 true DE102006041783B3 (en) 2008-02-07

Family

ID=38885241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610041783 Expired - Fee Related DE102006041783B3 (en) 2006-09-06 2006-09-06 Charge-trapping-memory device i.e. Nitride ROM, programming and deletion method, involves executing programming cycle as reference point that is shifted based on wear-level determination, and executing testing process based on threshold

Country Status (1)

Country Link
DE (1) DE102006041783B3 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937521B2 (en) * 2000-05-04 2005-08-30 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937521B2 (en) * 2000-05-04 2005-08-30 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell

Similar Documents

Publication Publication Date Title
US6614693B1 (en) Combination erase waveform to reduce oxide trapping centers generation rate of flash EEPROM
US7075828B2 (en) Operation scheme with charge balancing erase for charge trapping non-volatile memory
US7164603B2 (en) Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory
US6649972B2 (en) Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US7209390B2 (en) Operation scheme for spectrum shift in charge trapping non-volatile memory
US6438031B1 (en) Method of programming a non-volatile memory cell using a substrate bias
US6363013B1 (en) Auto-stopped page soft-programming method with voltage limited component
US20050237801A1 (en) Operation scheme with charge balancing for charge trapping non-volatile memory
US6366501B1 (en) Selective erasure of a non-volatile memory cell of a flash memory device
US6744675B1 (en) Program algorithm including soft erase for SONOS memory device
US6331953B1 (en) Intelligent ramped gate and ramped drain erasure for non-volatile memory cells
US6459618B1 (en) Method of programming a non-volatile memory cell using a drain bias
US7280409B2 (en) Non-volatile memory device with threshold voltage control function
US20050237813A1 (en) Method and system for self-convergent erase in charge trapping memory cells
Haddad et al. Degradations due to hole trapping in flash memory cells
US20060044919A1 (en) Non-volatile memory device and erasing method therefor
US6967873B2 (en) Memory device and method using positive gate stress to recover overerased cell
US5696717A (en) Nonvolatile integrated circuit memory devices having adjustable erase/program threshold voltage verification capability
US6349062B1 (en) Selective erasure of a non-volatile memory cell of a flash memory device
US5526315A (en) Biasing circuit and method to achieve compaction and self-limiting erase in flash EEPROMS
US5680350A (en) Method for narrowing threshold voltage distribution in a block erased flash memory array
US6778442B1 (en) Method of dual cell memory device operation for improved end-of-life read margin
US7079424B1 (en) Methods and systems for reducing erase times in flash memory devices
US7492636B2 (en) Methods for conducting double-side-biasing operations of NAND memory arrays
JP2006216215A (en) Nonvolatile memory cell, memory array having the same, and method for operating cell and array

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee