DE102006039302B4 - Method of making an integrated BiCMOS circuit - Google Patents

Method of making an integrated BiCMOS circuit Download PDF

Info

Publication number
DE102006039302B4
DE102006039302B4 DE200610039302 DE102006039302A DE102006039302B4 DE 102006039302 B4 DE102006039302 B4 DE 102006039302B4 DE 200610039302 DE200610039302 DE 200610039302 DE 102006039302 A DE102006039302 A DE 102006039302A DE 102006039302 B4 DE102006039302 B4 DE 102006039302B4
Authority
DE
Germany
Prior art keywords
structures
collector
implanting
transistors
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200610039302
Other languages
German (de)
Other versions
DE102006039302A1 (en
Inventor
Hiroshi Yasuda
Badih Cedar Park El-Kareh
Scott Balster
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE200610039302 priority Critical patent/DE102006039302B4/en
Publication of DE102006039302A1 publication Critical patent/DE102006039302A1/en
Application granted granted Critical
Publication of DE102006039302B4 publication Critical patent/DE102006039302B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

Verfahren zur Herstellung eines integrierten BiCMOS-Schaltkreises, der bipolare Transistoren und CMOS-Transistoren auf einem Substrat enthält, umfassend die folgenden Schritte:
die Bildung von Strukturen für die CMOS-Transistoren, einschließlich eines Schritts der Implantation von Strukturen,
die Bildung von Strukturen für einen bipolaren Transistor eines ersten Leistungstyps und für einen bipolaren Transistor eines zweiten Leistungstyps, einschließlich eines Schritts der selektiven Implantation von Kollektorstrukturen unter für den ersten Leistungstyp optimierten Implantationsbedingungen,
wobei der Schritt der Implantation von Strukturen für die CMOS-Transistoren die Erhöhung der Dotierstoffkonzentration durch Implantation in dem Kollektor des bipolaren Transistors des zweiten Leistungstyps beinhaltet.A method of fabricating a BiCMOS integrated circuit including bipolar transistors and CMOS transistors on a substrate, comprising the steps of:
the formation of structures for the CMOS transistors, including a step of implanting structures,
forming structures for a bipolar transistor of a first power type and a bipolar transistor of a second power type, including a step of selectively implanting collector structures under implant conditions optimized for the first power type;
wherein the step of implanting structures for the CMOS transistors includes increasing the dopant concentration by implantation in the collector of the second power type bipolar transistor.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines integrierten BiCMOS-Schaltkreises, der bipolare und CMOS-Transistoren enthält.The The invention relates to a method for producing an integrated BiCMOS circuit containing bipolar and CMOS transistors.

In dem Stand der Technik ist es bekannt, bipolare Bauelemente mit FET-Bauelementen zu integrieren, wenn höhere Ansteuerungsströme benötigt werden. Außerdem können bipolare Transistoren für hohe Durchbruchspannungen ausgelegt werden. Die Bildung so genannter BiCMOS-Schaltkreise erfordert einen komplizierten Herstellungsprozess mit vielen Schritten, da sich die Herstellungsschritte zur Bildung der Basis, des Emitters und des Kollektors eines bipolaren Transistors von den Herstellungsschritten zur Bildung der Source, des Drains und des Gates von FET-Bauelementen unterscheiden.In In the prior art, it is known to integrate bipolar devices with FET devices, if higher drive currents needed. Furthermore can bipolar transistors for high Breakthrough voltages are designed. The formation of so-called BiCMOS logic requires a complicated manufacturing process with many steps, because the manufacturing steps to form the base, the emitter and the collector of a bipolar transistor from the manufacturing steps to Formation of the source, drain and gate of FET devices differ.

Für die Bildung des Kollektors eines bipolaren Transistors mit Halbleiterübergang (BJT) wird gemeinhin das Verfahren der selektiven Implantation des Kollektors (SIC) angewendet. Durch Auswahl der SIC-Implantationsbedingungen können die Leistungsparameter des bipolaren Transistors, d. h. Durchbruchspannung und Geschwindigkeit, einfach angepasst werden. Typischerweise bietet ein Kollektor mit einer hohen Dotierstoffkonzentration eine hohe Geschwindigkeit, bringt aber eine verringerte Durchbruchspannung mit sich. Andererseits stellt ein Kollektor mit einer niedrigen Dotierstoffkonzentration eine hohe Durchbruchspannung bereit, schließt aber den Nachteil einer niedrigen Geschwindigkeit mit ein. Wenn die Anforderungen an die Geschwindigkeit relativ gering sind, kann die Dotierstoffkonzentration in dem Kollektor angepasst werden, um die Anforderungen für den bipolaren Transistor mit der höchsten Anforderung an die Durchbruchspannung in dem Schaltkreis zu erfüllen. Dies ist eine annehmbare Art der Herstellung leistungsschwächerer Schaltkreise.For education of the collector of a bipolar transistor with semiconductor junction (BJT) is commonly called the selective implantation procedure of the Collector (SIC). By selecting the SIC implantation conditions can the performance parameters of the bipolar transistor, d. H. Breakdown voltage and speed, easy to be customized. Typically offers a collector with a high dopant concentration a high Speed, but brings a reduced breakdown voltage with himself. On the other hand, presents a collector with a low Dopant concentration ready a high breakdown voltage, but closes the Disadvantage of a low speed with one. If the requirements At the speed are relatively low, the dopant concentration be adjusted in the collector to meet the requirements for the bipolar Transistor with the highest requirement to meet the breakdown voltage in the circuit. This is an acceptable way of producing less powerful circuits.

Andererseits erfordern Hochleistungsschaltkreise eine höhere Geschwindigkeit, während die hohe Durchbruchspannung nicht für alle bipolaren Transistoren in dem Schaltkreis benötigt wird. Deshalb wurde vorgeschlagen, innerhalb des Schaltkreises einen zweiten Typ bipolaren Transistors mit einer höheren Dotierstoffkonzentration in dem Kollektor für Teile des Schaltkreises, in denen eine verringerte Durchbruchspannung annehmbar ist, zu bilden. Der zweite Typ bipolaren Transistors liefert eine verbesserte Geschwindigkeit.on the other hand High performance circuits require a higher speed while the high Breakdown voltage not for all bipolar transistors in the circuit is needed. Therefore, it has been suggested within the circuit a second Type bipolar transistor with a higher dopant concentration in the collector for parts of the circuit in which a reduced breakdown voltage is acceptable to form. The second type of bipolar transistor delivers an improved speed.

Es wurde vorgeschlagen, zwei Typen bipolarer Transistoren herzustellen, den Hochspannungstyp (HV-BJT) und den Typ mit niedriger Durchbruchspannung und hoher Geschwindigkeit (HP-BJT), indem die Kollektoren für die beiden Typen von Transistoren in separaten Schritten selektiv implantiert und somit die Implantationsbedingungen separat angepasst werden.It it has been proposed to produce two types of bipolar transistors, the high voltage type (HV-BJT) and the low breakdown voltage type and high speed (HP-BJT), adding the collectors for the two Types of transistors selectively implanted in separate steps and thus the implantation conditions are adjusted separately.

Ein zusätzlicher Implantationsschritt beinhaltet einen separaten Maskierungsschritt, einen Säuberungsschritt usw. und ist zeit- und energieaufwändig. Die Einbringung eines zusätzlichen SIC-Implantationsschritts erhöht die Kosten des Schaltkreises.One additional Implantation step involves a separate masking step, a cleaning step etc. and is time and energy consuming. The introduction of a additional SIC implantation step increased the cost of the circuit.

Aus der US 5,164,326 ist ein Verfahren zur Herstellung eines integrierten BiCMOS-Schaltkreises gemäß der SOI (silicon an insulator)-Technik bekannt. Die einzelnen Bauteile sind durch vertikale Oxidbereiche voneinander isoliert.From the US 5,164,326 For example, a method of fabricating an integrated BiCMOS circuit according to the SOI (silicon-an-insulator) technique is known. The individual components are insulated from each other by vertical oxide regions.

Aus der DE 693 28 758 T2 ist ein Verfahren zur Herstellung einer BiCMOS Anordnung bekannt, die bipolare und CMOS-Transistoren enthält. Die Basis des PNP Transistors wird zusammen mit der Gateregion des NMOS Transistors dotiert, und die Basis des NPN Transistors wird zusammen mit der Gateregion des PMOS Transistors dotiert.From the DE 693 28 758 T2 For example, a method of fabricating a BiCMOS device incorporating bipolar and CMOS transistors is known. The base of the PNP transistor is doped together with the gate region of the NMOS transistor, and the base of the NPN transistor is doped together with the gate region of the PMOS transistor.

Es gibt einen Bedarf für ein Verfahren zur Herstellung eines integrierten BiCMOS-Schaltkreises, der bipolare Transistoren mit Kollektoren mit unterschiedlichen Dotierstoffkonzentrationen enthält, ohne die Erfordernis eines zusätzlichen Prozessschritts.It there is a need for a method of making an integrated BiCMOS circuit, the bipolar transistors with collectors with different Dopant concentrations contains, without the requirement of an additional Process step.

In einem ersten Aspekt der Erfindung wird ein Verfahren zur Herstellung eines integrierten BiCMOS-Schaltkreises gemäß Anspruch 1 bereitgestellt. Ein erster Typ bipolaren Transistors mit einem Kollektor mit einer ersten Dotierstoffkonzentration wird durch selektive Implantation des Kollektors gebildet. Ein zweiter Typ bipolaren Transistors mit einem Kollektor mit einer zweiten Dotierstoffkonzentration wird gebildet, indem die Konzentration in dem Kollektor während einem Implantationsschritt für die CMOS-Strukturen des Schaltkreises erhöht wird. Dieser Implantationsschritt ist bereits Teil des BiCMOS-Prozesses; deshalb muss kein zusätzlicher Prozessschritt eingebracht werden, um den zweiten Typ bipolaren Transistors zu erhalten. Es muss lediglich einer bereits existierenden Maske eine Anordnung für die Kollektorstrukturen dieses zweiten Typs bipolaren Transistors hinzugefügt werden. Ohne die Erfordernis, einen zusätzlichen SIC-Implantationsschritt einzubringen, verbessert das Verfahren gemäß der Erfindung die Leistungsfähigkeit des Schaltkreises, ohne die Komplexität und die Kosten für den Endwafer zu erhöhen.In A first aspect of the invention is a method for the production An integrated BiCMOS circuit according to claim 1 is provided. One first type bipolar transistor with a collector with a first Dopant concentration is achieved by selective implantation of the collector educated. A second type of bipolar transistor with a collector with a second dopant concentration is formed by the concentration in the collector during an implantation step for the CMOS structures of the circuit increases becomes. This implantation step is already part of the BiCMOS process; therefore, no additional process step can be introduced to the second type bipolar transistor receive. It just has to be an already existing mask Arrangement for the collector structures of this second type bipolar transistor added become. Without the need for an additional SIC implantation step to introduce the method according to the invention improves the performance of the circuit, without the complexity and cost of the final wafer to increase.

In einer bevorzugten Ausführungsform wird der Schritt der n-WANNEN- bzw. p-WANNEN-Implantation dazu verwendet, die Dotierstoffkonzentration in dem Kollektor des HP-BJT zu erhöhen. Der Wannenimplantationsschritt kann entweder vor oder nach einem Schritt der selektiven Implantation von Kollektorstrukturen durchgeführt werden.In a preferred embodiment the step of n-well or p-well implantation is used to increase the dopant concentration in the collector of the HP-BJT. The tub implantation step can be either before or after a step of selective implantation performed by collector structures become.

Weitere Vorteile und Merkmale der Erfindung werden aus der folgenden ausführlichen Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen ersichtlich. Es zeigen:Further Advantages and features of the invention will become apparent from the following detailed Description with reference to the accompanying drawings. Show it:

1 eine Schnittansicht eines Wafers, die nach dem Stand der Technik gebildete bipolare Transistoren veranschaulicht; 1 a sectional view of a wafer, the bipolar transistors formed by the prior art illustrates;

2 eine Schnittansicht von CMOS-Transistoren, die nach dem Stand der Technik gebildet sind; 2 a sectional view of CMOS transistors formed in the prior art;

3 eine Schnittansicht eines Wafers, die bipolare Transistoren gemäß der Erfindung veranschaulicht; 3 a sectional view of a wafer illustrating bipolar transistors according to the invention;

4 die Beziehung zwischen Frequenz und Kollektorstrom für einen HV-BJT und einen HP-BJT in einem Diagramm; und 4 the relationship between frequency and collector current for a HV-BJT and an HP-BJT in a diagram; and

5 die Beziehung zwischen dem Kollektorstrom und der Kollektorspannung für beide Transistortypen (HP-BJT und HV-BJT) in einem Diagramm. 5 the relationship between the collector current and the collector voltage for both transistor types (HP-BJT and HV-BJT) in a diagram.

Zunächst wird der Prozess zur Herstellung von Strukturen für bipolare Transistoren in einem herkömmlichen Prozess beschrieben. 1 zeigt die Strukturen eines PNP-Transistors 10 und eines NPN-Transistors 12. Auf einem Substrat 14, bei dem es sich um einen Siliziumwafer handeln kann, wird eine vergrabene Oxidschicht 16 gebildet, die zum Beispiel aus Siliziumdioxid besteht und zur elektrischen Isolation der darüber liegenden Schichten verwendet wird. Die vergrabenen Schichten 18 und 20 stellen einen guten, niederohmigen Kontakt mit den Kollektoren bereit, obwohl sie in den Strukturen optional bereitgestellt werden. Die vergrabene Schicht 18 ist mit einer hohen Konzentration von p-leitendem Dotierstoff dotiert, während die vergrabene Schicht 20 mit einer hohen Konzentration von n-leitendem Dotierstoff dotiert ist. Die Transistoren 10 und 12 sind wie gewöhnlich voneinander und von dem umgebenden Wafer durch Gräben 22 elektrisch isoliert, obwohl jedes geeignete Isolationsschema verwendet werden kann. Gemäß dem benötigten Transistorleistungstyp wird eine Kollektorzone 24 selektiv für den PNP-Transistor 10 implantiert, und eine selektiv implantierte Kollektorzone 26 wird für den NPN-Transistor 12 gebildet. Die Basisschichten 28 und 30 sowie die Emitterstrukturen 32 und 34 vervollständigen die bipolaren Transistoren. Der Kollektor wird von einem Kontaktanschluss 36 für den PNP-Transistor 10 und von einem Kontaktanschluss 38 für den NPN-Transistor 12 berührt. Wenn zum Beispiel alle auf einem Wafer enthaltenen PNP-Transistoren denselben Leistungstyp aufweisen, werden ein Maskierungs- und ein Implantationsschritt benötigt, um die Kollektoren aller PNP-Transistoren selektiv zu implantieren. Wenn einige dieser Transistoren einen zweiten Leistungstyp aufweisen, werden ein zweiter Maskierungsschritt und ein zweiter Implantationsschritt benötigt.First, the process of fabricating structures for bipolar transistors in a conventional process will be described. 1 shows the structures of a PNP transistor 10 and an NPN transistor 12 , On a substrate 14 , which may be a silicon wafer, becomes a buried oxide layer 16 formed, for example, of silicon dioxide and is used for electrical insulation of the overlying layers. The buried layers 18 and 20 Provide good, low resistance contact with the collectors even though they are optionally provided in the structures. The buried layer 18 is doped with a high concentration of p-type dopant, while the buried layer 20 doped with a high concentration of n-type dopant. The transistors 10 and 12 are as usual from each other and from the surrounding wafer through trenches 22 electrically isolated, although any suitable isolation scheme can be used. According to the required transistor power type becomes a collector zone 24 selective for the PNP transistor 10 implanted, and a selectively implanted collector zone 26 is for the NPN transistor 12 educated. The base layers 28 and 30 as well as the emitter structures 32 and 34 complete the bipolar transistors. The collector is from a contact terminal 36 for the PNP transistor 10 and from a contact connection 38 for the NPN transistor 12 touched. For example, if all the PNP transistors included on a wafer have the same power type, a masking and an implantation step are needed to selectively implant the collectors of all the PNP transistors. If some of these transistors have a second power type, a second masking step and a second implantation step are needed.

Als nächstes wird die Bildung von Strukturen für CMOS-Transistoren unter Bezugnahme auf 2 beschrieben. Gleiche Zahlen in den unterschiedlichen Figuren bezeichnen gleiche Strukturen. Auf einem Substrat 14 werden ein PMOS-Transistor 40 und ein NMOS-Transistor 42 gebildet. Zunächst wird eine vergrabene Oxidschicht 16 auf dem Tragwafer abgeschieden. Auf dieser Oxidschicht wird eine Einkristallhalbleiterschicht abgeschieden, in der die Strukturen für den CMOS-Transistor gebildet werden. Die FET-Transistoren sind ähnlich wie die bipolaren Transistoren durch Gräben 22 oder jedes beliebige andere geeignete Isolationsmittel voneinander getrennt. Der PMOS-Transistor umfasst eine n-leitende vergrabene Schicht 20, während der NMOS-Transistor eine p-leitende vergrabene Schicht 18 umfasst. Für den PMOS-Transistor wird eine Wannenstruktur 48 durch Implantation von n-Dotierstoffen gebildet. Für den NMOS-Transistor wird durch Implantation von p-Dotiermitteln eine Wannenstruktur 50 gebildet. Über der n-WANNE und der p-WANNE, die aktive Gate-Zonen verkörpern, wird eine dünne Gate-Oxidschicht 52 abgeschieden. Über dem Gate-Oxid werden Gate-Leiterschichten 54 und 56 gebildet. 2 zeigt den Halbleiterwafer in einem Prozessschritt, in dem die Source und der Drain noch nicht gebildet sind.Next, the formation of structures for CMOS transistors will be described with reference to FIG 2 described. The same numbers in the different figures denote the same structures. On a substrate 14 become a PMOS transistor 40 and an NMOS transistor 42 educated. First, a buried oxide layer 16 deposited on the carrier wafer. On this oxide layer, a single crystal semiconductor layer is deposited, in which the structures for the CMOS transistor are formed. The FET transistors are similar to the bipolar transistors through trenches 22 or any other suitable isolation means separate from each other. The PMOS transistor comprises an n-type buried layer 20 while the NMOS transistor has a P-type buried layer 18 includes. For the PMOS transistor is a well structure 48 formed by implantation of n-type dopants. For the NMOS transistor, a well structure is implanted by p-type dopants 50 educated. Over the n-well and the p-well, which embody active gate zones, becomes a thin gate oxide layer 52 deposited. Over the gate oxide become gate conductor layers 54 and 56 educated. 2 shows the semiconductor wafer in a process step in which the source and the drain are not yet formed.

3 zeigt erfindungsgemäße bipolare Transistoren eines zweiten Leistungstyps mit einer höheren Dotierstoffkonzentration für die Kollektoren als die Dotierstoffkonzentration in den Kollektoren von Transistoren eines ersten Leistungstyps, oder anders gesagt zeigt 3 HP-BJTs: Transistoren mit niedriger Durchbruchspannung und hoher Geschwindigkeit. Auf einem Tragwafer 14 wird eine vergrabene Oxidschicht 16 abgeschieden, auf der die Transistorstrukturen innerhalb einer Halbleiterschicht gebildet werden. Die Transistoren sind gleich aufgebaut wie die bipolaren Transistoren gemäß 1 mit den vergrabenen Schichten 18 und 20, den Gräben 22 oder einem beliebigen anderen geeigneten Isolationsmittel zur Trennung und den Kontaktanschlüssen 36 und 38 für den Kontakt mit den entsprechenden Kollektoren. Die Emitter- und Basisstrukturen entsprechen ebenfalls denen aus 1. Anders als in 1 sind die selektiv implantierten Kollektoren 24 und 26 in zwei Teile 24a, b und 26a, b geteilt, um darzustellen, dass die Implantation in zwei Schritten durchgeführt wurde. Ein Schritt ist der für die Implantation der aktiven Gate-Zone verwendete Implantationsschritt, d. h. die n-WANNE bzw. p-WANNE der CMOS-Transistoren. Gemäß dem erfindungsgemäßen Verfahren wurde die in dem Stand der Technik für den n-WANNEN-/p-WANNEN-Implantationsschritt verwendete Maske geändert, um die Kollektorzonen der bipolaren Transistoren eines zweiten Leistungstyps ebenfalls freizulegen. Ein weiterer durch die Kollektorzone 24b bzw. 34b dargestellter Implantationsschritt ist der in dem bipolaren Prozess normalerweise verwendete Implantationsschritt zur selektiven Implantation des Kollektors. Die durch diesen Implantationsschritt erreichte Dotierstoffkonzentration kann für die bipolaren Transistoren des Hochspannungstyps mit einer relativ niedrigen Dotierstoffkonzentration optimiert werden. In diesem Implantationsschritt werden beide Arten bipolarer Transistoren, die Transistoren eines ersten Leistungstyps und die Transistoren eines zweiten Leistungstyps implantiert. 3 FIG. 12 shows bipolar transistors of a second power type having a higher dopant concentration for the collectors according to the invention than the dopant concentration in the collectors of transistors of a first power type, or in other words FIG 3 HP BJTs: low breakdown voltage, high speed transistors. On a carrier wafer 14 becomes a buried oxide layer 16 deposited, on which the transistor structures are formed within a semiconductor layer. The transistors are the same structure as the bipolar transistors according to 1 with the buried layers 18 and 20 the trenches 22 or any other suitable isolation means for isolation and contact connections 36 and 38 for contact with the corresponding collectors. The emitter and base structures also correspond to those of 1 , Unlike in 1 are the selectively implanted collectors 24 and 26 in two parts 24a , Federation 26a , b divided to show that the implantation was performed in two steps. One step is the implantation step used for the implantation of the active gate zone, ie the n-well or p-well of the CMOS transistors. According to the method of the invention, that used in the prior art for the n-well / p-well implantation step Mask changed to also expose the collector zones of the bipolar transistors of a second power type. Another through the collector zone 24b respectively. 34b The illustrated implantation step is the implantation step normally used in the bipolar process for selective implantation of the collector. The dopant concentration achieved by this implantation step can be optimized for the bipolar transistors of the high voltage type with a relatively low dopant concentration. In this implantation step, both types of bipolar transistors, the transistors of a first power type and the transistors of a second power type are implanted.

4 zeigt einen Vergleich zwischen bipolaren Transistoren HV-NPN eines ersten Leistungstyps mit selektiv implantierten Kollektoren in einem Implantationsschritt, der für eine hohe Durchbruchspannung optimiert ist, und bipolare Transistoren HP-NPN eines zweiten Leistungstyps für Hochgeschwindigkeitsleistung mit einer Dotierstoffkonzentration, die in zwei Implantationsschritten gemäß der Erfindung erreicht wurde, d. h. derselbe Implantationsschritt, der für den Hochspannungstransistor verwendet wurde, und der Implantationsschritt, der für die n-WANNE/p-WANNE der MOS-Transistoren verwendet wurde. Das Diagramm in 4 zeigt die Frequenz im Vergleich zu der Kollektorstromdichte. Während der VH-BJT lediglich eine Schaltfrequenz von 22 GHz erreicht, erreicht der HP-BJT eine Schaltfrequenz von 44 GHz. Dies ist eine drastische Verbesserung. 4 FIG. 12 shows a comparison between bipolar transistors HV-NPN of a first power type with selectively implanted collectors in an implantation step optimized for a high breakdown voltage and bipolar transistors HP-NPN of a second power type for high-speed performance with a dopant concentration resulting in two implantation steps according to the invention that is, the same implantation step used for the high voltage transistor and the implantation step used for the n-well / p-well of the MOS transistors. The diagram in 4 shows the frequency compared to the collector current density. While the VH-BJT only reaches a switching frequency of 22 GHz, the HP-BJT achieves a switching frequency of 44 GHz. This is a drastic improvement.

5 vergleicht die Durchbruchspannungen der beiden Transistortypen. Während die Kollektorstromdichte des Hochleistungstransistors HP-NPN bereits bei ca. 1,5 V ansteigt und bei ca. 2,3 V ein Durchbruch erfolgt, beginnt die Kollektorstromdichte des Hochspannungstransistors HV-NPN erst bei ca. 4 V leicht anzusteigen, wobei die Durchbruchspannung deutlich über 5 V liegt. Somit können die Transistoren eines zweiten Leistungstyps in dem Schaltkreis verwendet werden, in dem Durchbruchspannungen unter ca. 2,3 V annehmbar sind, um die Geschwindigkeit der bipolaren Transistoren drastisch zu erhöhen. 5 compares the breakdown voltages of the two transistor types. While the collector current density of the high-power transistor HP NPN already increases at about 1.5 V and at about 2.3 V, a breakthrough takes place, the collector current density of the high voltage transistor HV-NPN begins to increase slightly at about 4 V, the breakdown voltage significantly over 5V lies. Thus, the transistors of a second type of power can be used in the circuit in which breakdown voltages below about 2.3V are acceptable to dramatically increase the speed of the bipolar transistors.

Claims (6)

Verfahren zur Herstellung eines integrierten BiCMOS-Schaltkreises, der bipolare Transistoren und CMOS-Transistoren auf einem Substrat enthält, umfassend die folgenden Schritte: die Bildung von Strukturen für die CMOS-Transistoren, einschließlich eines Schritts der Implantation von Strukturen, die Bildung von Strukturen für einen bipolaren Transistor eines ersten Leistungstyps und für einen bipolaren Transistor eines zweiten Leistungstyps, einschließlich eines Schritts der selektiven Implantation von Kollektorstrukturen unter für den ersten Leistungstyp optimierten Implantationsbedingungen, wobei der Schritt der Implantation von Strukturen für die CMOS-Transistoren die Erhöhung der Dotierstoffkonzentration durch Implantation in dem Kollektor des bipolaren Transistors des zweiten Leistungstyps beinhaltet.Method for producing an integrated BiCMOS circuit, the bipolar transistors and CMOS transistors on a substrate contains, comprehensively the following steps: the formation of structures for the CMOS transistors, including a step of implanting structures, the education of structures for a bipolar transistor of a first power type and for a bipolar transistor of a second power type, including one Step of selective implantation of collector structures under for the first performance type optimized implantation conditions, in which the step of implanting structures for the CMOS transistors the increase the dopant concentration by implantation in the collector of the bipolar transistor of the second power type includes. Verfahren gemäß Anspruch 1, bei dem der Schritt der Implantation von Strukturen für die CMOS-Transistoren den Schritt der Implantation einer Wannenstruktur beinhaltet.Method according to claim 1, in which the step of implanting structures for the CMOS transistors includes the step of implanting a well structure. Verfahren gemäß Anspruch 2, bei dem der Schritt der Implantation einer Wannenstruktur die Maskierung der Oberfläche des Substrats beinhaltet, um einen Bereich für eine CMOS-Wanne und einen Bereich für den Kollektor des bipolaren Transistors des zweiten Leistungstyps freizulegen.Method according to claim 2, in which the step of implanting a tub structure masking the surface of the substrate includes an area for a CMOS well and a region for the To expose collector of the bipolar transistor of the second power type. Verfahren gemäß Anspruch 3, bei dem der Schritt der Implantation einer Wannenstruktur vor dem Schritt der selektiven Implantation von Kollektorstrukturen durchgeführt wird.Method according to claim 3, wherein the step of implanting a tub structure in front of the Step of selective implantation of collector structures is performed. Verfahren gemäß Anspruch 3, bei dem der Schritt der selektiven Implantation von Kollektorstrukturen vor dem Schritt der Implantation einer Wannenstruktur durchgeführt wird.Method according to claim 3, in which the step of selective implantation of collector structures before the step of implanting a tub structure. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem der bipolare Transistor eines ersten Leistungstyps ein Hochspannungstyp HV-BJT ist, und bei dem der bipolare Transistor eines zweiten Leistungstyps ein hochschneller Typ mit niedriger Durchbruchspannung P-BJT ist.Method according to one of the preceding claims, wherein the bipolar transistor of a first power type is a high voltage type HV-BJT, and in which the bipolar transistor of a second power type is a high-speed type with low breakdown voltage P-BJT.
DE200610039302 2006-08-22 2006-08-22 Method of making an integrated BiCMOS circuit Expired - Fee Related DE102006039302B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610039302 DE102006039302B4 (en) 2006-08-22 2006-08-22 Method of making an integrated BiCMOS circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610039302 DE102006039302B4 (en) 2006-08-22 2006-08-22 Method of making an integrated BiCMOS circuit

Publications (2)

Publication Number Publication Date
DE102006039302A1 DE102006039302A1 (en) 2008-03-20
DE102006039302B4 true DE102006039302B4 (en) 2010-01-14

Family

ID=39078744

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610039302 Expired - Fee Related DE102006039302B4 (en) 2006-08-22 2006-08-22 Method of making an integrated BiCMOS circuit

Country Status (1)

Country Link
DE (1) DE102006039302B4 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164326A (en) * 1992-03-30 1992-11-17 Motorola, Inc. Complementary bipolar and CMOS on SOI
DE69328758T2 (en) * 1992-10-05 2000-11-30 Motorola Inc Process for the production of SOI bipolar and MOS transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164326A (en) * 1992-03-30 1992-11-17 Motorola, Inc. Complementary bipolar and CMOS on SOI
DE69328758T2 (en) * 1992-10-05 2000-11-30 Motorola Inc Process for the production of SOI bipolar and MOS transistors

Also Published As

Publication number Publication date
DE102006039302A1 (en) 2008-03-20

Similar Documents

Publication Publication Date Title
EP0256315B1 (en) Integrated circuit containing bipolar and cmos transistors on a common substrate, and process for its production
EP0073942B1 (en) Process for manufacturing highly integrated complementary mos field effect transistor circuits
EP0007923B1 (en) Process for manufacturing a twice diffused lateral transistor and a complemtary vertical transistor integrated therewith
DE3720156A1 (en) INTEGRATED CIRCUIT WITH A VERTICAL MOS
EP0081804A2 (en) Process for making adjacent ion impurity implanted wells for manufacturing highly integrated complementary MOS field effect transistor circuits
DE3105118A1 (en) METHOD FOR PRODUCING AN INTEGRATED CIRCUIT WITH COMPLEMENTARY BIPOLAR TRANSISTORS AND COMPLEMENTARY ISOLATED LAYER GATE FIELD EFFECT TRANSISTORS ON A COMMON SUBSTRATE
DE19520958C2 (en) Semiconductor device with well regions and method for producing the semiconductor device
DE10302631A1 (en) Semiconductor device with improved reliability of an insulating film formed on the main surface of a substrate
DE102008034158B4 (en) Integrated circuits with a semiconductor device in thin-film SOI technology and method for producing the same
DE102016202110B4 (en) Semiconductor structure with backgate regions and method for its production
EP0135163B1 (en) Method of producing highly integrated complementary circuits of mos field effect transistors
DE69530441T2 (en) A method of manufacturing BiCMOS semiconductor parts
DE60028847T2 (en) A reduced mask count process for the production of mixed voltage CMOS with high performance transistors and high reliability I / O transistors
DE69735323T2 (en) Semiconductor arrangement and its production method
DE3329224A1 (en) INTEGRATED SEMICONDUCTOR CIRCUIT DEVICE
DE102007038152B4 (en) Vertical bipolar transistor and method for its production
DE19734512A1 (en) Semiconductor device especially integrated memory circuit
DE4230858A1 (en) C-BICMOS SEMICONDUCTOR DEVICE AND PRODUCTION METHOD
DE112012003772B4 (en) An integrated circuit unit and a method of manufacturing the same
DE69637225T2 (en) BiCMOS device and method of making same
DE102006039302B4 (en) Method of making an integrated BiCMOS circuit
DE102005044124B4 (en) A method of fabricating an integrated circuit with gate self-protection, and integrated circuit with gate self-protection
DE19844531B4 (en) Process for the production of transistors
EP0974161B1 (en) Semiconductor component with a structure for preventing onset of cross currents
DE69534105T2 (en) Manufacturing method of an integrated circuit with complementary insulated bipolar transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee