DE102006036963A1 - Semiconductor device comprises ferrite structure formed between conductive pad and termination point - Google Patents

Semiconductor device comprises ferrite structure formed between conductive pad and termination point Download PDF

Info

Publication number
DE102006036963A1
DE102006036963A1 DE102006036963A DE102006036963A DE102006036963A1 DE 102006036963 A1 DE102006036963 A1 DE 102006036963A1 DE 102006036963 A DE102006036963 A DE 102006036963A DE 102006036963 A DE102006036963 A DE 102006036963A DE 102006036963 A1 DE102006036963 A1 DE 102006036963A1
Authority
DE
Germany
Prior art keywords
ferrite
layer
further characterized
forming
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006036963A
Other languages
German (de)
Inventor
Eun-Seok Song
Un-Byoung Hwaseong Kang
Si-Hoon Yongin Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050070396A external-priority patent/KR100606654B1/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006036963A1 publication Critical patent/DE102006036963A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

A semiconductor device comprises: a conductive pad (114) formed on a substrate (110); termination point (100) electrically connected to the pad; and ferrite structure (130) formed between the conductive pad and the termination point. An independent claim is also included for forming a semiconductor device, comprising: (A) forming a conductive pad on a substrate; (B) forming a termination point on the substrate; and (C) forming a ferrite structure between the conductive pad and the termination point.

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einer auf einem Substrat ausgebildeten leitfähigen Kontaktstelle und mit einem elektrisch mit der Kontaktstelle verbundenen Anschlusspunkt sowie auf ein zugehöriges Herstellungsverfahren.The The invention relates to a semiconductor device having one formed with a substrate conductive contact point and with an electrically connected to the contact point connection point and to an associated one Production method.

Rechen- und Datenmanipulationsschaltkreise von Halbleiterbauelementen sind meist auf Einzelchips implementiert, die von kleinen Bereichen eines Siliziumwafers gebildet sind. Halbleitereinzelchips sind für sich genommen sehr klein und ziemlich empfindlich bzw. zerbrechlich. In ihrem natürlichen, aus dem Wafer geschnittenen Zustand sind Halbleitereinzelchips, wenngleich mit ihren Schaltkreisen vollständig funktionsfähig, nicht sehr nützlich, da ihre zerbrechliche Art eine praktische Integration in ein Host-Bauelement behindert und die kleine Abmessung praktikable Verbindungen zu ihren internen Schaltkreisen erschwert. Daher steigt der Bedarf an effektiven Halbleiterchippackungstechniken oder kurz Halbleiterpackungstechniken. Die Bezeichnung „Halbleiterpackung" bzw. „Packung" bezeichnet in diesem Zusammenhang jegliche Technik bzw. jegliches Material und Verfahren, die dazu gedacht sind, einen physischen Schutz und/oder eine elektrische Verbindung von und/oder zu einem Halbleitereinzelchip zu schaffen.Rake- and data manipulation circuits of semiconductor devices mostly implemented on single chips, by small areas of a silicon wafer are formed. Semiconductor chips are very small in themselves and pretty fragile. In her natural, cut from the wafer state are semiconductor dies, although fully functional with their circuits, not very helpful, because their fragile nature is a convenient integration into a host device hampered and the small dimension workable connections to theirs internal circuits difficult. Therefore, the need for effective increases Semiconductor chip packaging techniques, or semiconductor packaging techniques for short. The term "semiconductor package" or "packing" referred to in this Any technique or material and process, intended for physical protection and / or electrical connection from and / or to a semiconductor single chip.

Halbleiterbauelemente wie mikroelektronische Bauelemente und Speicherbauelemente umgeben ihren enthaltenen Einzelchip typischerweise in einer Packung oder einem Gehäuse, um für den Einzelchip einen Schutz vor mechanischen Stoßeinwirkungen und eventuell korrosiven Effekten der Umgebung bereitzustellen. Halbleiterbauelementpackungen gibt es in einer Vielzahl von Formfaktoren und Typen, alle funktionalen Halbleiterbauelementpackungen sind jedoch dafür eingerichtet, eine elektrische Verbindung zwischen dem Halbleitereinzelchip und externen Schaltkreisen bereitzustellen.Semiconductor devices such as microelectronic devices and memory devices their contained single chip typically in a pack or a housing, around for the single chip protection against mechanical impact and possibly to provide corrosive effects to the environment. Semiconductor device packages comes in a variety of form factors and types, all functional Semiconductor device packages, however, are adapted to provide an electrical Connection between the semiconductor die and external circuits provide.

Um die Verbindung mit externen Schaltkreisen zu erleichtern, weisen die Halbleiterbauelementpackungen typischerweise eine Mehrzahl von Anschlusspunkten auf. Ein „Anschlusspunkt" ist irgendeine Struktur, die dafür eingerichtet ist, ein elektrisches Signal, wie ein Leistungs-, Daten-, Steuer- oder Adressensignal, von einem Substrat oder spezieller einer auf dem Substrat gebildeten Signalleitung oder Schaltung zu einem externen Punkt zu kommunizieren. Ein „externer Punkt" ist hierbei jegliche elektrisch leitfähige Struktur, die außerhalb des Substrats gebildet ist, insbesondere eine außerhalb des Substrats gebildete Signalleitung oder Schaltung. Im Wesentlichen kann jede beliebige dreidimensionale leitfähige Struktur, die zur Kommunikation eines elektrischen Signals von einer auf einem Substrat gebildeten Signalleitung oder Schaltung zu einem externen Punkt eingerichtet ist, als ein Anschlusspunkt fungieren. Übliche Anschlusspunkte sind Anschlussstifte (Pins), Metallleiter und sogenannte Bump- bzw. Hügelstrukturen. Dabei wird ein „Bump" bzw. Hügel in Form eines Balles bzw. einer Kugel oder einer ähnlichen vorstehenden Struktur aus Lot und/oder einem anderen leitfähigen Metall bzw. einer Metalllegierung gebildet, beispielsweise aus Gold. Bumps werden üblicherweise als Verbindungsmittel für ein Halbleiterbauele ment gebildet. Die Bezeichnung „Kugelstruktur" wird vorliegend der Einfachkeit halber für Bumps jeglicher möglicher Form und Zusammensetzung verwendet, ohne auf leitfähige Strukturen mit Kugelform beschränkt zu sein. In gleicher Weise bezeichnet der Ausdruck „Signalleitung" vorliegend allgemein jegliche leitfähige Struktur, die zur Kommunikation eines elektrischen Signals geeignet ist. Beispiele solcher Signalleitungen sind Metallleiterbahnen und Mikrostreifenleitungen, die üblicherweise auf und in Beziehung zu Substraten unter Verwendung herkömmlicher Entwurfs- und Strukturierungstechniken erzeugt werden. Derartige Komponenten werden häufig aus leitfähigen Materialien wie Kupfer (Cu), Aluminium (Al), Gold (Au) oder Legierungen gebildet, die diese und ähnliche leitfähige Materialien beinhalten.Around To facilitate connection to external circuits the semiconductor device packages typically include a plurality of Connection points. A "connection point" is any structure the one for that is set up, an electrical signal, such as a power, data, Control or address signal, from a substrate or more specific a signal line or circuit formed on the substrate to communicate to an external point. An "external point" is any electrically conductive Structure outside of the substrate is formed, in particular one formed outside the substrate Signal line or circuit. In essence, any one can three-dimensional conductive Structure used to communicate an electrical signal from one formed on a substrate signal line or circuit to a external point is set up to act as a connection point. Usual connection points are pins, metal conductors and so-called bump or Hill structures. This is a "bump" or hill in shape a ball or similar protruding structure formed from solder and / or another conductive metal or a metal alloy, for example, gold. Bumps are commonly used as lanyards for a Semiconductor building element formed. The term "ball structure" is present for the sake of simplicity for bumps any possible Shape and composition used without reference to conductive structures limited to spherical shape to be. In the same way, the term "signal line" in the present case generally any conductive Structure suitable for communication of an electrical signal is. Examples of such signal lines are metal interconnects and Microstrip lines, usually on and in relation to substrates using conventional Design and structuring techniques are generated. such Components become common made of conductive Materials such as copper (Cu), aluminum (Al), gold (Au) or alloys formed, these and similar conductive Include materials.

Anschlusspunkte verschiedener Typen werden in einer Vielzahl von herkömmlichen Halbleiterbauelementpackungstechniken und Halbleiterbauelementherstellungstechniken verwendet. So basieren beispielsweise Flip-Chip-Packungstechniken, Bump-Bondtechniken und Mehrebenen-Packungstechniken bzw. gestapelte Packungstechniken auf einer Anzahl verschiedener Anschlusspunktstrukturen zum Verbinden eines Halbleitereinzelchips innerhalb einer Packung.connection points Different types come in a variety of conventional ones Semiconductor device packaging techniques and semiconductor device fabrication techniques used. For example, flip-chip packaging techniques are based on bump bonding techniques and multi-level packing techniques on a number of different connection point structures for connection a semiconductor die within a package.

1 veranschaulicht einen herkömmlichen, unter Verwendung eines Hügels bzw. Bumps gebildeten Anschlusspunkt. Der Bump beinhaltet eine Kugelstruktur aus Lot oder Gold, die auf einer Unterhügelmetall(UBM)-Schicht sitzt. Die UMB-Schicht kontaktiert eine z.B. aus Aluminium (Al) gebildete, leitfähige Kontaktstelle. Die leitfähige Kontaktstelle ist auf der Oberfläche eines Substrats innerhalb einer dielektrischen Zwischenschicht (ILD-Schicht) gebildet, welche das Substrat bedeckt. Das Substrat ist typischerweise aus einem Siliziumwafer gebildet, es können aber auch andere halbleitende und nicht halbleitende Materialien benutzt werden. Die Bezeichnung „sitzt" meint vorliegend allgemein jegliche positionell fixierte Verbindung zwischen dem Bump und einem darunterliegenden leitfähigen Element, wie der UBM-Schicht, soweit diese Verbindung zur Bereitstellung eines stabilen elektrischen Kontakts ausreicht. 1 illustrates a conventional connection point formed using a bump. The bump includes a ball structure of solder or gold that sits on a lower mound metal (UBM) layer. The UMB layer contacts a conductive contact point formed, for example, from aluminum (Al). The conductive pad is formed on the surface of a substrate within an interlayer dielectric (ILD) layer covering the substrate. The substrate is typically formed of a silicon wafer, but other semiconducting and non-semiconductive materials may be used. As used herein, the term "seated" generally means any positionally-fixed connection between the bump and an underlying conductive element, such as the UBM layer, as far as that connection is sufficient to provide a stable electrical contact.

Die UBM-Schicht ist bekanntermaßen optional für die Bildung eines herkömmlichen Anschlusspunktes, d.h. die Kugel-Struktur kann direkt auf der darunterliegenden leitfähigen Kontaktstelle oder alternativ auf einem von der ILD-Schicht freigelassenen Teil einer leitfähigen Signalleitung gebildet sein. Dies kann jedoch ohne eine UBM-Schicht schwierig sein. Die UBM-Schicht kann hierbei beispielsweise aus einem oder mehreren der Materialien Titan (Ti), Wolfram (W), Nickel (Ni), Tantal (Ta), Chrom (Cr) und Gold (Au) oder einer Legierung mit einem oder mehreren dieser Materialien selektiv gebildet sein, um bessere Haftungseigenschaften in Bezug auf das zur Bildung der Kugelstruktur benutzte Material bereitzustellen. Die UBM-Schicht kann dabei als Kristallkeimschicht einer Art dienen, die einen zur Bildung der Kugelstruktur benutzten Elektroplattierprozess unterstützt.The UBM layer is known to be optional for the formation of a conventional terminal point, ie the ball structure may be formed directly on the underlying conductive pad or alternatively on a part of a conductive signal line left free by the ILD layer. However, this can be difficult without a UBM layer. The UBM layer can in this case for example consist of one or more of the materials titanium (Ti), tungsten (W), nickel (Ni), tantalum (Ta), chromium (Cr) and gold (Au) or an alloy with one or more of these Materials may be selectively formed to provide better adhesion properties with respect to the material used to form the ball structure. The UBM layer can serve as a seed layer of a type that supports an electroplating process used to form the ball structure.

Es können auch komplexere UBM-Schicht mit guter Wirkung benutzt werden. In einer Realisierung kann die UBM-Schicht beispielsweise aus einer ersten Schichtlage aus Ti, TiN oder Cr oder einer entsprechenden Legierung und einer zweiten Schichtlage aus Cu, Au, Ni oder TiN oder einer entsprechenden Legierung gebildet sein. Die erste Schichtlage wird in Kontakt mit der leitfähigen Kontaktstelle bzw. der Signalleitung gebildet, und die zweite Schichtlage wird auf der ersten Schichtlage gebildet und kann dann als direkte Unterlage für die Kugelstruktur dienen. Auf diese Weise kann die UBM-Schicht als hocheffektiver elektrischer Kontakt zwischen Elementen ungleicher Materialzusammensetzung fungieren.It can also more complex UBM layer can be used with good effect. In In one realization, the UBM layer can be made, for example, from a first Layer layer of Ti, TiN or Cr or a corresponding alloy and a second layer layer of Cu, Au, Ni or TiN or a be formed corresponding alloy. The first layer layer becomes in contact with the conductive Contact point or the signal line formed, and the second layer layer is formed on the first layer layer and can then as a direct support for the Serve ball structure. In this way, the UBM layer can be highly effective electrical contact between elements of dissimilar material composition act.

Aufgrund der Nützlichkeit und positiven Eigenschaften von UBM-Schichten verwenden viele Anschlusspunkte eine UBM-Schicht irgend einer Art. Als UBM-Schicht wird hierbei vorliegend jegliche Struktur auf Basis eines Metalls, einer Metalllegierung und/oder einem anderen leitfähigen Material angesehen, das zur Verbessung der Bildung, der Haftung, des Kontakts und/oder der elektrischen Verbindung zwischen einem Bump, wie einer Kugelstruktur, und einem anderen Strukturelement dient, wie einer leitfähigen Kontaktstelle oder Signalleitung.by virtue of the usefulness and positive properties of UBM layers use many connection points a UBM layer of some kind. As UBM layer is present here any structure based on a metal, a metal alloy and / or another conductive Material used to improve the formation, adhesion, the contact and / or the electrical connection between a Bump, like a ball structure, and another structural element serves as a conductive Contact point or signal line.

Die Entwurfsanforderungen und die Herstellungskomplexität in Bezug auf das Packen von Halbleiterbauelementen haben sich über die Jahre mit ansteigenden Bauelementdichten und Signalfrequenzen vervielfacht. Hochfrequenzsignale, wie Takt-, Daten- und/oder Steuersignale, haben gut verstandene elektromagnetische Übertragungseigenschaften. Da diese elektrischen Signale immer häufiger von bzw. zu den Halbleiterbauelementen mit Frequenzen bei und über einem Gigahertz übertragen werden, treten verschiedene Signalübertragungsprobleme auf.The Design requirements and manufacturing complexity in relation on the packaging of semiconductor devices have over the Years multiplied with increasing component densities and signal frequencies. Radio frequency signals, such as clock, data and / or control signals have well understood electromagnetic transmission characteristics. This one electrical signals more often from or to the semiconductor devices having frequencies at and above one Gigahertz broadcast be different signal transmission problems occur.

Beispielsweise sind die mit höheren Signalfrequenzen verknüpften, immer schmaleren Datenumschaltzeiten anfälliger gegen nachteilige Effekte von elektrischer Interferenz oder Rauschen, und die Gefahr von elektromagnetischer Interferenz (EMI) steigt mit der Frequenz der von bzw. zum Halbleiterbauelement übertragenen Signale. In einem speziell erwähnenswerten Effekt kann bei dicht integrierten Signalleitungen und Anschlusspunkten eine Kreuzkopplung von Hochfrequenzsignalen auf Signalleitungen und/oder Anschlusspunkten auftreten, die ein Leistungssignal übertragen. Ein Leistungssignal ist in diesem Zusammenhang typischerweise ein Gleichspannungssignal, wie Masse, VDD, Vss oder VCC, um eine Schaltung innerhalb des Halbleiterbauelements zu speisen, jedoch kann ein Leistungssignal irgendein Signal mit relativ niedriger Frequenz beinhalten. Bei Kopplung auf Signalleitungen oder Anschlusspunkten, die ein Leistungssignal übertragen, werden hochfrequente Signale über das Halbleiterbauelement hinweg als Rauschen übertragen.For example, increasingly narrow data switching times associated with higher signal frequencies are more susceptible to adverse effects of electrical interference or noise, and the risk of electromagnetic interference (EMI) increases with the frequency of the signals transmitted to or from the semiconductor device. In a particularly noteworthy effect, with closely integrated signal lines and connection points, cross-coupling of high-frequency signals to signal lines and / or connection points may occur which transmit a power signal. A power signal in this context is typically a DC voltage signal, such as mass, V DD, V ss or V CC to supply a circuit within the semiconductor device, however, a power signal may include any signal with relatively low frequency. When coupled to signal lines or terminals that transmit a power signal, high frequency signals are transmitted across the semiconductor device as noise.

Diese Problematik wurde durch einige verschiedene herkömmliche Abhilfemaßnahmen angegangen. Bei einer dieser Abhilfemaßnahmen sind Signalleitungen und Anschlusspunkte innerhalb des Halbleiterbauelements so ausgelegt, dass die Gefahr von Hochfrequenzsignalkopplung bzw. Hochfrequenzrauschen minimiert wird. Allerdings werden derartige Abhilfemaßnahmen auf Layout-Basis mit weiter ansteigenden Halbleiterbauelementdichten immer schwieriger zu implementieren. Es gibt hierfür einfach nicht genug verfügbaren Oberflächenplatz auf heutigen Halbleiterbauelementen, um eine adäquate Trennung zwischen Signalleitungen und Anschlusspunkten, die Leistungssignale übertragen, einerseits und solchen bereitzustellen, die Hochfrequenzsignale übertragen.These The problem was caused by a few different conventional remedies addressed. One of these remedies is signal lines and connection points within the semiconductor device designed so that the risk of high-frequency signal coupling or high-frequency noise is minimized. However, such remedies will be on a layout basis with further increasing semiconductor device densities always harder to implement. There is simply not enough surface space available for this Today's semiconductor devices to ensure adequate separation between signal lines and connection points that transmit power signals, on the one hand, and such provide that transmit high frequency signals.

Bei einer anderen herkömmlichen Abhilfemaßnahme werden Differenzsignalleitungen zur Übertragung von Leistungssignalen benutzt. Differenzsignale können bekanntermaßen in Kombination benutzt werden, um Hochfrequenzrauschkomponenten, die auf einer ein Leistungssignal übertragenden Signalleitung auftreten, im Wesentlichen auszulöschen. Allerdings verdoppelt die Benutzung von Differenzsignalleitungen die Anzahl an Leistungssignalleitungen und zugehörigen Anschlüssen in einem Halbleiterbauelement. Da die Anzahl von Anschlüssen auch aus vielen anderen Gründen ansteigt und die verfügbare Oberfläche in heutigen Halbleiterbauelementen bereits ein Problempunkt ist, wird der mit der Benutzung von Differenzsignalleitungen verbundene Entwurfsaufwand immer beträchtlicher.at another conventional one Countermeasure are differential signal lines for transmission of power signals used. Difference signals can known be used in combination to high frequency noise components, on a signal line transmitting a power signal occur, essentially obliterate. However, doubled the use of differential signal lines the number of power signal lines and associated connections in a semiconductor device. Because the number of connections also for many other reasons increases and the available surface is already a problem in today's semiconductor devices, becomes associated with the use of differential signal lines Design effort ever more substantial.

Bei einer weiteren Abhilfemaßnahme werden elektromagnetische Barrieren vorgesehen, um Hochfrequenzrauschkomponenten zu blockieren oder zu eliminieren, die auf einer Signalleitung oder einem Verbindungspunkt erscheinen. Viele dieser auf elektromagnetischen Barrieren basierenden Abhilfevarianten werden auf Packungsniveau oder höher, d.h. danach, beispielsweise auf Platinenniveau, innerhalb einer Systemintegration implementiert, die das betreffende Halbleiterbauelement enthält. Beispielsweise enthalten viele Ausführungen vom Typ System-in-Packung (SIP) und vom Typ Mehrstapelpackung (MSP) bestimmte Formen elektromagnetischer Barrieren. Ein diskreter Entkopplungskondensator ist ein üblicher Typ von elektromagnetischer Barriere, diese Komponente tendiert jedoch zu großen Abmessungen, was ihre Integration in hochintegrierte Halbleiterbauelemente schwierig macht.In a further remedial measure, electromagnetic barriers are provided to block or eliminate high frequency noise components appearing on a signal line or connection point. Many of these electromagnetic barrier based remedies are pack level or high her, ie thereafter, for example at board level, implemented within a system integration containing the semiconductor device in question. For example, many types of system-in-package (SIP) and multi-stacked (MSP) type packages include certain forms of electromagnetic barriers. A discrete decoupling capacitor is a common type of electromagnetic barrier, but this component tends to be large in size, making it difficult to integrate into highly integrated semiconductor devices.

Beispiele von Implementierungen elektromagnetischer Barrieren auf Platinenniveau sind u.a. in den Offenlegungsschriften JP 1989-206688 A und JP 1991-014284 offenbart. In der erstgenannten Druckschrift ist eine magnetische (Ferrit-)Rippe als Teil eines integrierten Schaltkreisabstandshalters vorgesehen, um eine Verbindung zwischen einer (äußeren) Leitung einer Halbleiterpackung und einer Leiterplatte (PCB) zu erleichtern. In der letztgenannten Druckschrift sind Ferrit-Rippen um eine PCß herum durch Durchkontakte angeordnet.Examples implementations of electromagnetic barriers at board level are u.a. in the publications JP 1989-206688 A and JP 1991-014284 disclosed. In the first-mentioned document is a magnetic (Ferrite) rib as part of an integrated circuit spacer provided to a connection between an (outer) line of a semiconductor package and a printed circuit board (PCB). In the latter Reference are ferrite ribs around a PCSS through vias arranged.

In der Tat sind viele verschiedene rauschabsorbierende magnetische Materialien mit hoher Verlustrate bereits in einer Vielzahl von Anwendungen eingesetzt worden, um Hochfrequenzrauschkomponenten aus einem elektrischen Pfad zu reduzieren oder eliminieren, der zur Kommunikation eines Signals dient. Die Kabel-Industrie befasst sich seit vielen Jahren mit dem Problem der EMI-Abschirmung von Übertragungsleitungen. Die Patentschrift US 6.534.708 offenbart beispielsweise ein magnetisches Material mit hoher Verlustrate, das aus einer magnetischen M-X-Y-Zusammensetzung gebildet ist, wobei M ein magnetisches Metallmaterial, das aus Eisen (Fe), Kobalt (Co) und/oder Nickel (Ni) besteht, Y Fluor (F), Stickstoff (N) und/oder Sauerstoff (O) und X ein oder mehrere Elemente außer M und Y bezeichnen. Dieses Material wird zum Umkleiden eines Signalübertragungskabels benutzt, das zum effek tiven Übertragen eines Leistungssignals in der Nähe von Hochfrequenzsignalen dient.In fact, many different high loss rate noise absorbing magnetic materials have been used in a variety of applications to reduce or eliminate high frequency noise components from an electrical path used to communicate a signal. The cable industry has been dealing with the problem of EMI shielding of transmission lines for many years. The patent US 6,534,708 discloses, for example, a high-loss-rate magnetic material formed of an MXY magnetic composition, where M is a magnetic metal material consisting of iron (Fe), cobalt (Co) and / or nickel (Ni), Y fluorine (F) , Nitrogen (N) and / or oxygen (O) and X designate one or more elements other than M and Y. This material is used to cover a signal transmission cable, which serves to effectively transmit a power signal in the vicinity of high-frequency signals.

Die Patentschrift US 6.492.588 schlägt die Verwendung eines ferrithaltigen Polymers und einer Ferrit-Rippe innerhalb eines Detonationskabels vor. Die Ferritstrukturen innerhalb des Kabels dienen als elektromagnetische Barrieren und sollen Hochfrequenzrauschen unterdrücken, das ansonsten in den leitfähigen Teil des Kabels gekoppelt wird.The patent US 6,492,588 suggests the use of a ferrite-containing polymer and a ferrite rib within a detonation cable. The ferrite structures within the cable serve as electromagnetic barriers and are designed to suppress high frequency noise that is otherwise coupled into the conductive portion of the cable.

In ähnlicher Weise offenbart die Patentschrift US 6.686.543 eine Abschirmung eines Aktuatorkabels in einem Airbagsystem durch Graphitmaterial, welches den signalleitenden Teil des Kabels umgibt. Der Inhalt dieser Patentschriften wird hiermit in vollem Umfang durch Verweis in die vorliegende Anmeldung aufgenommen.Similarly, the patent discloses US 6,686,543 a shield of an actuator cable in an airbag system by graphite material, which surrounds the signal-conducting part of the cable. The content of these patents is hereby incorporated by reference into the present application in its entirety.

Die Abmessungen und die Anwendungstechniken, wie sie für herkömmliche Kabellösungen und Lösungen auf Platinenniveau bekannt sind, um EMI zu reduzieren, lassen sich nicht ohne weiteres auf eine EMI-Unterdrückung auf Packungsniveau oder noch einem niedrigeren, d.h. im Herstellungsprozess früheren Niveau übertragen. Es besteht daher Bedarf an einer Abhilfemaßnahme, die für ein Halbleiterbauelement geeignet ist und im Unterschied zur Verwendung von Differenzsignalleitungen die Anzahl an Signalleitungen und/oder Anschlüssen nicht erhöht. Es besteht außerdem Bedarf an einer Lösung, welche die ohnehin schon hohen Anforderungen an die Entwurfskriterien in einem Halbleiterbauelement hinsichtlich Signalleitungen und Anschlusspunkten im Unterschied zu diskreten elektromagnetischen Barrieren, wie Entkopplungskondensatoren, nicht noch weiter steigert bzw. belastet. Es besteht zudem Bedarf an einer Lösung, die für eine Implementierung auf Waferniveau oder auf Waferlevel-Packungsskalierung geeignet ist, im Unterschied zu herkömmlichen PCB- und kabelbasierten Lösungen.The Dimensions and application techniques, as for conventional Cable solutions and solutions Known at board level to reduce EMI can be not readily on EMI suppression Pack level or even lower, i. in the manufacturing process earlier Transfer level. There is therefore a need for a remedy for a semiconductor device is suitable and unlike the use of differential signal lines the Number of signal lines and / or connections not increased. It exists Furthermore Need for a solution, which the already high demands on the design criteria in a semiconductor device with regard to signal lines and connection points unlike discrete electromagnetic barriers, such as decoupling capacitors, not further increased or burdened. There is also a need at a solution, the for a wafer level implementation or wafer level pack scaling suitable, in contrast to conventional PCB and cable-based Solutions.

Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelements der eingangs genannten Art und eines zugehörigen Herstellungsverfahrens zugrunde, mit denen sich die oben erwähnten Schwierigkeiten des Standes der Technik reduzieren oder eliminieren lassen und wenigstens einen Teil der vorstehend genannten Anforderungen erfüllen.Of the Invention is the technical problem of providing a Semiconductor component of the type mentioned and an associated manufacturing method underlying with which the above-mentioned difficulties of the state reduce or eliminate the technology and at least one Part of the above requirements.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 16, 24 oder 32. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.The Invention solves this problem by providing a semiconductor device with the features of claim 1 and a manufacturing method with the features of claim 16, 24 or 32. Advantageous developments The invention are specified in the subclaims.

Erfindungsgemäße Ausführungsformen ermöglichen die Realisierung einer Halbleiterbauelementpackung, die eine mit einer Signalleitung oder einem Anschlusspunkt zur Übertragung eines Leistungssignals verbundene, effektive elektromagnetische Barriere enthält. Erfindungsgemäße Ausführungsformen sind zur Implementierung auf Waferniveau, z.B. im Stadium eines Packens auf Waferniveau, während eines Herstellungsprozesses für ein Halbleiterbauelement geeignet. Die Bezeichnung „Waferlevel"- bzw. „Waferniveau"-Technik umfasst hierbei jegliche Prozess- oder Herstellungstechnik, die vor einem Zerteilen eines Wafers in einzelne Halbleitereinzelchips anwendbar ist. Erfindungsgemäße Ausführungsformen sind dadurch auf Waferniveau integral mit dem Entwurf und der Fabrikation des Halbleiterbauelements selbst und brauchen daher nicht auf Elemente außerhalb des Bauelements zurückgreifen, wie verzichtbare Zusatzelemente, Verbindungen von Packung zu Packung und auf PCB-Niveau implementierbare Lösungselemente.Embodiments of the present invention enable the realization of a semiconductor device package that includes an effective electromagnetic barrier associated with a signal line or terminal for transmitting a power signal. Embodiments of the present invention are suitable for implementation at the wafer level, eg, at the wafer level packaging stage, during a semiconductor device fabrication process. The term "wafer level" or "wafer level" technology in this case includes any process or manufacturing technique that is applicable before dividing a wafer into individual Halbleitereinzelchips. Embodiments of the invention are thereby based on Waferni veau integral with the design and fabrication of the semiconductor device itself, and therefore do not need to rely on elements external to the device such as sacrificial attachments, pack-to-pack connections, and PCB-implementable solution elements.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte her kömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:Advantageous, Embodiments described below The invention and the above for their better understanding explained above conventional embodiment are shown in the drawings, in which:

1 eine Querschnittansicht eines herkömmlichen Anschlusspunktes mit einer Kugel-Struktur, 1 a cross-sectional view of a conventional connection point with a ball structure,

2 eine Querschnittansicht eines erfindungsgemäßen Bauelements mit einer Kugel-Struktur, die eine Ferrit-Struktur beinhaltet, 2 a cross-sectional view of a device according to the invention with a ball structure, which includes a ferrite structure,

3 eine Draufsicht auf verschiedene mögliche Formen für die Ferrit-Struktur von 2, 3 a plan view of various possible shapes for the ferrite structure of 2 .

4 eine Querschnittansicht eines weiteren erfindungsgemäßen Bauelements mit einer eine Ferrit-Struktur beinhaltenden Kugel-Struktur, 4 a cross-sectional view of another device according to the invention with a ferrite structure-containing ball structure,

5A bis 5F Querschnittansichten zur Veranschaulichung eines erfindungsgemäßen Verfahrens zur Herstellung eines Bauelements mit einer Ferrit-Struktur zum Anbringen einer Kugel-Struktur, 5A to 5F Cross-sectional views for illustrating a method according to the invention for producing a component with a ferrite structure for attaching a ball structure,

6 und 7 Querschnittansichten eines weiteren erfindungsgemäßen Bauelements mit einer Ferrit-Struktur und 6 and 7 Cross-sectional views of another device according to the invention with a ferrite structure and

8A bis 8E Querschnittansichten zur Veranschaulichung eines erfindungsgemäßen Verfahrens zur Herstellung eines Bauelements nach Art der 6 und 7. 8A to 8E Cross-sectional views to illustrate a method according to the invention for the production of a device according to the type of 6 and 7 ,

Nachfolgend wird auf exemplarische Ausführungsformen der Erfindung unter Bezugnahme auf die zugehörigen 2 bis 8E näher eingegangen, wobei sich diese Ausführungsbeispiele direkt auf Signalleitungen oder auf Anschlusspunkte zur Übertragung eines Leistungssignals von und/oder zu einem Halbleiterbauelement z.B. über ein Substrat desselben hinweg beziehen können. Beide Anwendungstypen werden nachfolgend anhand von Beispielen erläutert.Hereinafter, exemplary embodiments of the invention will be described with reference to the accompanying drawings 2 to 8E these exemplary embodiments can relate directly to signal lines or connection points for transmitting a power signal from and / or to a semiconductor component, for example via a substrate thereof. Both application types are explained below using examples.

In verschiedenen Ausführungsbeispielen macht die Erfindung Gebrauch von einer Ferrit-Struktur, um Hochfrequenzrauschen von einer Signalleitung oder einem Anschlusspunkt zur Übertragung eines Leistungssignals signifikant zu reduzieren oder zu eliminieren. Eine Ferritstruktur beinhaltet in diesem Zusammenhang jegliche Zusammensetzung von oxidiertem Eisen und wenigstens einem Metall einschließlich beispielsweise Nickel (Ni), Zink (Zn), Mangan (Mn), Kobalt (Co), Magnesium (Mg) Aluminium (Al), Barium (Ba), Kupfer (Cu) und Eisen (Fe) und/oder jeglicher Metalllegierung mit einem oder mehreren dieser Metalle. Unabhängig von ihrer Art der Bildung zeigt die Ferrit-Struktur eine magnetische Antwort auf hochfrequente elektrische Signale, die in der Nähe vorbeilaufen. Nachfolgend wird ein Ausführungsbeispiel erläutert, bei dem eine Ferrit-Struktur in einen exemplarischen Anschlusspunkt eines Halbleiterbauelements eingebaut ist, der eine Bump-Struktur, d.h. eine Ball- bzw. Kugel-Struktur umfasst. Die Kugel kann in herkömmlicher Art aus Lot oder einem leitfähigen Metall wie Gold gebildet sein. Andere herkömmliche Anschlusspunkte können in gleicher Weise modifiziert werden, um gemäß der Lehre der Erfindung eine Ferrit-Struktur darin einzubauen.In various embodiments makes the invention uses a ferrite structure to high frequency noise from a signal line or a connection point for transmission significantly reduce or eliminate a power signal. A ferrite structure in this context includes any composition of oxidized iron and at least one metal including, for example Nickel (Ni), zinc (Zn), manganese (Mn), cobalt (Co), magnesium (Mg) Aluminum (Al), barium (Ba), copper (Cu) and iron (Fe) and / or any metal alloy containing one or more of these metals. Independently From their mode of formation, the ferrite structure shows a magnetic response high-frequency electrical signals passing nearby. Hereinafter, an embodiment explains in which a ferrite structure in an exemplary connection point of a semiconductor device incorporating a bump structure, i.e. a ball or Ball structure includes. The ball may be made of solder or a conductive metal in a conventional manner be formed like gold. Other conventional connection points can be found in be modified in the same way, according to the teachings of the invention a To install ferrite structure in it.

2 veranschaulicht ein Ausführungsbeispiel der Erfindung als eine strukturelle Lösung auf Waferniveau für das Problem der Kopplung von Hochfrequenzrauschen auf Signalleitungen oder Anschlusspunkte, die der Übertragung von Leistungssignalen dienen, und des anschließenden Übertragens des Rauschens. Ein in 2 gezeigter exemplarischer Anschlusspunkt 100 beinhaltet eine leitfähige Kontaktstelle 114, die auf einem Substrat 110 gebildet ist. Die leitfähige Kontaktstelle 114 kann in unterschiedlicher, nicht gezeigter Weise mit einer oder mehreren Signal leitungen, einem oder mehreren leitfähigen Durchkontakten und/oder im Substrat 110 gebildeten leitfähigen Bereichen verbunden sein. Auf dem Substrat 110 kann eine beispielsweise aus einem Oxid bestehende Isolationsschicht 112 vorgesehen sein, gefolgt von der Bildung der leitfähigen Kontaktstelle 114, wobei die Isolationsschicht 112 strukturiert ist, um die leitfähige Kontaktstelle 114 in einem gewissen Bereich freizulegen. Es kann dann eine erste Isolationsschicht 118, z.B. eine dielektrische Schicht, auf der Isolationsschicht 112 gebildet und strukturiert werden, so dass wenigstens ein Teil der leitfähigen Kontaktstelle 114 für eine elektrische Verbindung freigelassen wird. 2 illustrates an embodiment of the invention as a wafer-level structural solution to the problem of coupling high-frequency noise to signal lines or connection points that serve to transmit power signals and then transmitting the noise. An in 2 shown exemplary connection point 100 includes a conductive contact point 114 on a substrate 110 is formed. The conductive contact point 114 can in different, not shown manner with one or more signal lines, one or more conductive vias and / or in the substrate 110 be formed conductive areas. On the substrate 110 may be an existing example of an oxide insulating layer 112 be provided, followed by the formation of the conductive contact point 114 , wherein the insulation layer 112 is structured to the conductive contact point 114 to expose in a certain range. It can then be a first insulation layer 118 , eg a dielectric layer, on the insulating layer 112 be formed and structured so that at least a portion of the conductive pad 114 is released for an electrical connection.

Im Beispiel von 2 ist eine sogenannte Umverteilungs- oder Umverdrahtungsleitung 120 mit der leitfähigen Kontaktstelle 114 verbunden. Alternativ kann mit der leitfähigen Kontaktstelle 114 eine horizontal über das Substrat hinweg gebildete Signalleitung und/oder ein vertikal durch das Substrat hindurch gebildeter leitfähiger Durchkontakt verbunden sein. Umverdrahtungsleitungen werden jedoch allgemein dazu verwendet, leitfähige Kontaktstellen und an anderen Stellen des Substrats 110 positionierte Anschlusspunkte miteinander zu verbinden. Benachbarte Kugelstrukturen benötigen beispielsweise mehr Abstand als benachbarte leitfähige Kontaktstellen, da sie eine größere Abmessung haben. Die Umverdrahtungsleitung 120 dient daher als ein Beispiel stellvertretend für viele andere Typen von Signalleitungen, bei denen die Erfindung Verwendung findet.In the example of 2 is a so-called redistribution or rewiring line 120 with the conductive contact point 114 connected. Alternatively, with the conductive pad 114 a signal line formed horizontally across the substrate and / or a conductive via formed vertically through the substrate. However, rewiring leads are commonly used, conductive pads, and elsewhere on the substrate 110 to position positioned connection points with each other. Adjacent ball structures, for example, require more distance than adjacent conductive contact points, since they have a larger size. The rewiring line 120 thus serves as an example of many other types of signal lines that use the invention.

Die Umverdrahtungsleitung 120 ist durch eine darüberliegende Isolationsschicht 122 hindurch bereichsweise freigelegt und mit einer UBM-Schicht 124 verbunden. Eine Kugelstruktur 126, z.B. eine Lotkugel, sitzt auf der UBM-Schicht 124. Im Unterschied zur oben erläuterten herkömmlichen Anschlusspunktstruktur beinhaltet das vorliegende Ausführungsbeispiel gemäß der Erfindung jedoch eine Ferrit-Struktur 130, die wenigstens bereichsweise zwischen der Kugelstruktur 126 und der leit fähigen Kontaktstelle 114 vorgesehen ist. Dabei bezeichnet die Angabe „zwischen" wenigstens eine gewisse physische Positionierung der Ferrit-Struktur relativ zur Kugelstruktur 126 und zur leitfähigen Kontaktstelle 114 derart, dass ein Signal, das an der leitfähigen Kontaktstelle 114 ansteht und über die Kugelstruktur 126 zu einer externen Schaltung übertragen werden soll, über die oder nahe der Ferrit-Struktur 130 passieren muss. Diese Beziehung gilt auch für Signale, die in der entgegengesetzten Richtung von der Kugelstruktur 126 zur leitfähigen Kontaktstelle 114 laufen.The rewiring line 120 is through an overlying insulation layer 122 partially exposed and with a UBM layer 124 connected. A sphere structure 126 , eg a solder ball, sits on the UBM layer 124 , However, unlike the conventional connection point structure explained above, the present embodiment according to the invention includes a ferrite structure 130 that at least partially between the ball structure 126 and the conductive contact point 114 is provided. The term "between" at least denotes a certain physical positioning of the ferrite structure relative to the ball structure 126 and to the conductive pad 114 such that a signal is present at the conductive pad 114 pending and about the ball structure 126 to be transmitted to an external circuit, over or near the ferrite structure 130 must happen. This relationship also applies to signals that are in the opposite direction of the sphere structure 126 to the conductive contact point 114 to run.

Im Beispiel von 2 ist die Ferrit-Struktur 130 als eine kragenförmige Struktur ausgebildet, die einen unteren Teil der Kugelstruktur 126 umgibt, die mit Berührkontakt auf der UBM-Schicht 124 aufsitzt. Die kragenförmige Ferrit-Struktur 130 kann in beliebigen geeigneten Geometrien ausgebildet sein, von denen einige in 3 veranschaulicht sind. Speziell zeigt 3 als mögliche Ausführungsformen eine Ferrit-Struktur 130a mit elliptischer Kragenform, eine Ferrit-Struktur 130b mit quadratischer Kragenform, eine Ferrit-Struktur 130c mit oktagonaler Kragenstruktur und eine Ferrit-Struktur 130d mit halbkreisförmigen Kragenstrukturteilen. Die elliptische Form des von jeder dieser exemplarischen Ferrit-Strukturen umschlossenen Mittenbereichs basiert auf der Annahme, dass die Form der Kugelstruktur 126, die Form der darunterliegenden UBM-Schicht 124 und/oder die Form einer Kontaktmulde 117, die sich durch die zweite Isolationsschicht 122 hindurch erstreckt, um die Umverdrahtungsleitung 120 freizulegen, wie in den 5A bis 5F zu erkennen, eine derartige elliptische Form des Mittenbereichs für die zugehörige Ferrit-Struktur implizieren. Stattdessen kann selbstverständlich auch ein anders geformter Mittenbereich durch die exemplarischen Ferrit-Strukturen von 3 umgeben werden, wenn dies der Art und Form einer oder mehrerer der vorgenannten Elemente besser angepasst ist, z.B. ein rechteckförmiger Mittenbereich. Unabhängig von der Geometrie der betreffenden Anschlusspunktelemente kann die Form der Ferrit- Struktur 130 so ausgelegt sein, dass eine enge Passung um den elektrisch leitfähigen Pfad für das interessierende Leistungssignal herum oder in deren Nähe ermöglicht wird.In the example of 2 is the ferrite structure 130 formed as a collar-shaped structure, which is a lower part of the ball structure 126 surrounds that with touch contact on the UBM layer 124 seated. The collar-shaped ferrite structure 130 may be formed in any suitable geometries, some of which are in 3 are illustrated. Specially shows 3 as possible embodiments, a ferrite structure 130a with elliptical collar shape, a ferrite structure 130b with square collar shape, a ferrite structure 130c with octagonal collar structure and a ferrite structure 130d with semicircular collar structure parts. The elliptical shape of the center region enclosed by each of these exemplary ferrite structures is based on the assumption that the shape of the sphere structure 126 , the shape of the underlying UBM layer 124 and / or the shape of a contact tray 117 passing through the second insulation layer 122 extends through to the redistribution line 120 to uncover, as in the 5A to 5F to imply such an elliptical shape of the central region for the associated ferrite structure. Instead, of course, a differently shaped center region may be exemplified by the exemplary ferrite structures of FIG 3 surrounded, if this is better adapted to the nature and form of one or more of the aforementioned elements, such as a rectangular center area. Regardless of the geometry of the relevant connection point elements, the shape of the ferrite structure 130 be designed so that a close fit around the electrically conductive path for the power signal of interest or around it is made possible.

Dieses Designprinzip folgt aus der Erkenntnis, dass die Ferrit-Struktur 130 dazu dient, Hochfrequenzsignale zu dämpfen, die über die Struktur oder sehr nahe zu dieser passieren. Genauer gesagt, reagiert das Material, aus dem die Ferrit-Struktur 130 gebildet ist, magnetisch auf ein sehr nahe vorbeilaufendes elektrisches Signal. Das von der Ferrit-Struktur 130 in Reaktion auf vorbeilaufende Hochfrequenzsignale erzeugte Magnetfeld wirkt Phasenänderungen der Hochfrequenzsignale entgegen und tendiert daher dazu, die Amplitude und damit die Stärke dieser Signale zu verringern. Dementsprechend wird die Ferrit-Struktur 130 bei erfindungsgemäßen Ausführungsformen so ausgelegt und positioniert, dass soviel wie möglich von ihrer Masse in enge Nachbarschaft zu dem vorbeilaufenden elektrischen Signal kommt, vorzugsweise in unmittelbar umgebender Nachbarschaft. Naturgemäß sind die Entwurfskriterien für die Abmessung, die Form und die Position der Ferrit-Struktur 130 in der Praxis in hohem Maße durch das Gesamtdesign des Halbleiterbauelements bestimmt, einschließlich des Entwurfs seiner enthaltenen Anschlusspunkte und/oder der verfügbaren Layoutfläche für die verbindenden Signalleitungen.This design principle follows from the realization that the ferrite structure 130 this is to attenuate high-frequency signals that pass through or very close to the structure. Specifically, the material reacts from the ferrite structure 130 is formed, magnetically on a very close passing electrical signal. That of the ferrite structure 130 The magnetic field generated in response to passing high frequency signals counteracts phase changes of the high frequency signals and therefore tends to reduce the amplitude and thus the strength of these signals. Accordingly, the ferrite structure becomes 130 in embodiments according to the invention designed and positioned so that as much of their mass comes as close as possible to the passing electrical signal, preferably in immediately surrounding neighborhood. Naturally, the design criteria for the size, shape and position of the ferrite structure 130 determined in practice to a large extent by the overall design of the semiconductor device, including the design of its included connection points and / or the available layout area for the connecting signal lines.

4 veranschaulicht ein weiteres erfindungsgemäßes Ausführungsbeispiel in Bezug auf einen anderen exemplarischen Anschlusspunkt 200. Im Unterschied zum Ausführungsbeispiel von 2 ist die Kugelstruktur 126 im Beispiel von 4 direkt auf, d.h. vertikal fluchtend zu der leitfähigen Kontaktstelle 114 gebildet. Auch hier wird eine zwischenliegende UBM-Schicht 124 verwendet, um den elektrischen Kontakt zwischen der Kugelstruktur 126 und der leitfähigen Kontaktstelle 114 zu verbessern. Wie im Zusammenhang mit 2 erläutert, ist auch beim Ausführungsbeispiel von 4 eine Ferrit-Struktur 230 definierter Form und Abmes sung zwischen der Kugelstruktur 126 und der leitfähigen Kontaktstelle 114 angeordnet. 4 illustrates another embodiment of the invention with respect to another exemplary connection point 200 , In contrast to the embodiment of 2 is the ball structure 126 in the example of 4 directly on, ie vertically aligned with the conductive pad 114 educated. Again, there will be an intermediate UBM layer 124 used to make the electrical contact between the ball structure 126 and the conductive pad 114 to improve. As related to 2 is also explained in the embodiment of 4 a ferrite structure 230 defined shape and dimension between the ball structure 126 and the conductive pad 114 arranged.

Die 5A bis 5F veranschaulichen verschiedene Herstellungsstadien zur Bildung einer Ferrit-Struktur für einen Anschlusspunkt eines Halbleiterbauelements. Gemäß 5A kann zunächst ein herkömmlicher Elektroplattier- oder Sputterprozess verwendet werden, um eine leitfähige Kontaktstelle 114 auf einem Substrat 110 zu erzeugen. Die leitfähige Kontaktstelle 114 wird durch eine Isolationsschicht 112 hindurch freigelegt, die unter Verwendung herkömmlicher Prozesse z.B. aus einer Oxidschicht gebildet und strukturiert werden kann. Wenngleich der Übersichtlichkeit halber nicht gezeigt, kann die leitfähige Kontaktstelle 114 in verschiedener Weise mit einer im Wesentlichen horizontal verlaufenden Signalleitung, einem im Wesentlichen vertikal angeordneten leitfähigen Durchkontakt und/oder einem im Substrat 110 ausgebildeten leitfähigen Unterlagenbereich verbunden sein. Der Ausdruck „leitfähige Kontaktstelle" ist folglich in einem umfassenden Sinn dahingehend zu verstehen, dass er jeglichen leitfähigen Punkt auf einem Waferlevel-Halbleiterbauelement umfasst, an welchem ein elektrisches Signal dauerhaft oder intermittierend vorliegt.The 5A to 5F illustrate various manufacturing stages for forming a ferrite structure for a connection point of a semiconductor device. According to 5A For example, a conventional electroplating or sputtering process may be used to form a conductive pad 114 on a substrate 110 to create. The conductive contact point 114 is through an insulation layer 112 exposed, which can be formed using conventional processes such as an oxide layer and patterned. Although not shown for clarity, the conductive pad 114 in various ways with a substantially horizontally extending signal line, a substantially vertically disposed conductive via and / or in the substratum 110 be connected to trained conductive pad area. The term "conductive pad" is thus to be understood in a comprehensive sense to include any conductive dot on a wafer level semiconductor device where an electrical signal is persistent or intermittent.

Anschließend wird aus einem oder mehreren isolierenden oder passivierenden Materialien wie beispielsweise Siliziumnitrid (SiN) eine erste Isolationsschicht 118 auf der Isolationsschicht 112 gebildet und strukturiert, um wenigstens einen Teil der leitfähigen Kontaktstelle 114 freizulegen. Auf der ersten Isolationsschicht 118 wird dann in elektrischem Kontakt mit dem freigelegten Teil der leitfähigen Kontaktstelle 114 eine Umverdrahtungsleitung 120 als ein spezielles Beispiel einer Signalleitung gebildet. Die Umverdrahtungsleitung 120 kann unter Verwendung herkömmlicher Photolithographie- und Ätzprozesse aus einem Metall- oder Metalllegierungsmaterial gebildet und strukturiert werden. Danach wird auf der Umverdrahtungsleitung 120 eine zweite Isolationsschicht 122 gebildet und strukturiert, um eine Kontaktmulde 117 zu erzeugen, die einen gewünschten Teil der Umverdrahtungsleitung 120 freilegt. Die zweite Isolationsschicht 122 kann durch Aufschleuderbeschichtung auf die Oberseite der Umverdrahtungsleitung 120 aufgebracht und dann selektiv unter Verwendung herkömmlicher Photolithographie- und Ätzprozesse strukturiert werden. Die Kontaktmulde 117 kann jede beliebige geeignete Form haben, die effektiv einen Teil einer Signalleitung oder alternativ einer leitfähigen Kontaktstelle in so ausreichender Weise freilegt, dass die Vervollständigung des Anschlusspunktes ermöglicht wird.Subsequently, one or more insulating or passivating materials such as silicon nitride (SiN), a first insulating layer 118 on the insulation layer 112 formed and structured to at least a portion of the conductive pad 114 expose. On the first insulation layer 118 then becomes in electrical contact with the exposed portion of the conductive pad 114 a redistribution line 120 formed as a specific example of a signal line. The rewiring line 120 can be formed and patterned using conventional photolithography and etching processes of a metal or metal alloy material. After that, on the redistribution line 120 a second insulation layer 122 formed and structured to a contact recess 117 to generate a desired part of the redistribution line 120 exposes. The second insulation layer 122 can by spin coating on the top of the redistribution line 120 and then selectively patterned using conventional photolithography and etching processes. The contact recess 117 may be of any suitable shape that effectively exposes a portion of a signal line, or alternatively a conductive pad, sufficiently so as to allow completion of the termination point.

Gemäß 5B wird dann auf der zweiten Isolationsschicht 122 eine Ferritschicht 132 gebildet, die wenigstens Bereiche der zweiten Isolationsschicht 122 in unmittelbarer Nähe zur Kontaktmulde 117 bedeckt. Die Ferritschicht 132 kann beispielsweise aus oxidiertem Eisen und wenigstens einem Metall, wie Nickel (Ni), Zink (Zn), Mangan (Mn), Kobalt (Co), Magnesium (Mg), Aluminium (Al), Barium (Ba), Kupfer (Cu), Eisen (Fe) etc. und/oder irgendeine Metalllegierung mit einem oder mehrerer dieser Metalle gebildet werden. Dabei kann die Ferritschicht 132 in einer gewünschten Dicke aus einer einzelnen homogenen Materialschicht oder aus mehreren Schichtlagen gebildet werden, die eventuell unterschiedliche Materialzusammensetzungen haben, einschließlich Materialschichten zur Verbesserung mechanischer Adhäsion und/oder des elektrischen Kontakts mit benachbarten Elementen. Die Ferritschicht 132 kann in der gewünschten Dicke unter Verwendung eines einzigen Prozessschrittes oder inkremental mit einer Anzahl mehrerer sequentieller Prozessschritte aufgebaut werden. In einigen Ausführungsformen besitzt die Ferritschicht 132 eine Dicke zwischen etwa 100nm und etwa 1μm.According to 5B is then on the second insulation layer 122 a ferrite layer 132 formed, the at least portions of the second insulating layer 122 in the immediate vicinity of the contact recess 117 covered. The ferrite layer 132 may be, for example, oxidized iron and at least one metal such as nickel (Ni), zinc (Zn), manganese (Mn), cobalt (Co), magnesium (Mg), aluminum (Al), barium (Ba), copper (Cu) , Iron (Fe) etc. and / or any metal alloy with one or more of these metals. In this case, the ferrite layer 132 may be formed to a desired thickness from a single homogeneous material layer or from multiple layer layers which may have different material compositions, including layers of material to enhance mechanical adhesion and / or electrical contact with adjacent elements. The ferrite layer 132 can be constructed in the desired thickness using a single process step or incrementally with a number of multiple sequential process steps. In some embodiments, the ferrite layer has 132 a thickness between about 100nm and about 1μm.

Nach Bildung der Ferritschicht 132 wird eine Fotoresistschicht unter Verwendung herkömmlicher Techniken aufgebracht und strukturiert, um ein Fotoresistmuster 140 zu erzeugen, das die Geometrie der aus der Ferritschicht 132 zu bildenden Ferrit-Struktur definiert. Gemäß 5C wird das Fotoresistmuster 140 zum selektiven Entfernen der Ferritschicht 132 benutzt, um dadurch die Ferrit-Struktur 130 zu generieren.After formation of the ferrite layer 132 For example, a photoresist layer is applied and patterned using conventional techniques to form a photoresist pattern 140 to generate the geometry of the ferrite layer 132 Defined to be formed ferrite structure. According to 5C becomes the photoresist pattern 140 for selectively removing the ferrite layer 132 used to make the ferrite structure 130 to generate.

Gemäß 5D wird das Fotoresistmuster 140 nach Erzeugung der Ferrit-Struktur 130 entfernt. Eine Adhäsionsschicht 133 kann optional auf der Oberseite der Ferrit-Struktur 130 gebildet werden, um die mechanische Adhäsion und/oder den elektrischen Kontakt mit anderen Anschlusspunktelementen zu verbessern, wie einer 5D nicht gezeigten UBM-Schicht oder Kugelstruktur. Die Adhäsionsschicht 133 kann unter Verwendung herkömmlicher Fotolithographie- und Ätzprozesse erzeugt werden. In einem Ausführungsbeispiel wird sie aus einem Material gebildet, das wenigstens eines der Materialien Ti, Ta und Cr umfasst. Nach der Bildung der optionalen Adhäsionsschicht 133 können dann eine UBM-Schicht und eine Kugelstruktur auf der Ferrit-Struktur 130 gebildet werden. Wenn vorhanden, wird die Adhäsionsschicht 133 daher bei den erfindungsgemäßen Ausführungsbeispielen dahingehend angesehen, dass sie einen Teil der Ferrit-Struktur 130 bildet.According to 5D becomes the photoresist pattern 140 after generation of the ferrite structure 130 away. An adhesion layer 133 can be optional on the top of the ferrite structure 130 be formed to improve the mechanical adhesion and / or the electrical contact with other terminal elements, such as a 5D not shown UBM layer or ball structure. The adhesion layer 133 can be generated using conventional photolithography and etching processes. In one embodiment, it is formed of a material comprising at least one of Ti, Ta and Cr. After the formation of the optional adhesion layer 133 can then have a UBM layer and a spherical structure on the ferrite structure 130 be formed. If present, the adhesion layer becomes 133 Therefore, considered in the embodiments according to the invention in that they form part of the ferrite structure 130 forms.

5E veranschaulicht eine alternative Vorgehensweise, die zur Bildung eines Anschlusspunktes gemäß der Lehre der Erfindung geeignet ist. Hierbei werden zunächst alle oben in Verbindung mit 5A erläuterten Verfahrensschritte ausgeführt. Nach Bildung der Kontaktmulde 117 wird dann jedoch ein Muster aus Fotoresist 142 gebildet, um selektiv einen oder mehrere Ferritbildungsbereiche 135 in unmittelbarer Nähe zur Kontaktmulde 117, d.h. die Kontaktmulde 117 umgebend, freizulegen. Der oder die Ferritbildungsbereiche 135 nehmen dann in einem nachfolgend ausgeführten Elektroplattierprozess oder einem ähnlichen Prozess Ferritmaterial zur Bildung der Ferrit-Struktur 130 auf. Auch hier kann optional eine Adhäsionsschicht 133 als Teil der Ferrit-Struktur 130 vorgesehen werden. 5E Figure 4 illustrates an alternative approach suitable for forming a termination point according to the teachings of the invention. Here are all first in connection with 5A explained method steps executed. After formation of the contact recess 117 but then becomes a pattern of photoresist 142 formed to selectively one or more Ferritbildungsbereiche 135 in the immediate vicinity of the contact recess 117 ie the contact recess 117 surrounding, uncover. The or the ferrite formation areas 135 then take ferrite material to form the ferrite structure in a subsequent electroplating process or similar process 130 on. Again, optionally, an adhesion layer 133 as part of the ferrite structure 130 be provided.

Das unter Bezugnahme auf 5E erläuterte exemplarische Verfahren kann durch die Bildung einer Kristallkeimschicht 136 unterstützt werden, wie in 5F veranschaulicht. Die Kristallkeimschicht 136 kann beispielsweise aus einer ersten, unteren Schichtlage aus Ti oder einer Ti enthaltenden Legierung und einer zweiten, oberen Schichtlage aus Cu, Ni oder einer diese enthaltenden Legierung gebildet werden. Nach Bildung der Kristallkeimschicht 136 auf der zweiten Isolationsschicht 122 kann eine Fotoresistschicht 142 gebildet und strukturiert werden. Die Kristallkeimschicht 136 wird dadurch selektiv vom Fotoresistmuster 142 in Ferritbildungsbereichen 135 freigelegt, so dass auf den freiliegenden Teilen der Kristallkeimschicht 136 das Ferritmaterial, das schließlich die Ferrit-Struktur 130 bildet, leicht abgeschieden werden kann, z.B. durch Elektroplattieren. Nach Bildung der Ferrit-Struktur 130 werden das Fotoresistmuster 142 und Teile der Kistallkeimschicht 136, die nicht in die Ferrit-Struktur 130 eingebunden wurden, entfernt.With reference to 5E Illustrated exemplary method may be through the formation of a seed layer 136 be supported, as in 5F illustrated. The seed layer 136 For example, it may be formed of a first, lower layer layer of Ti or a Ti-containing alloy and a second, upper layer layer of Cu, Ni or an alloy containing them. After formation of the seed layer 136 on the second insulation layer 122 can a Fotore sistschicht 142 be formed and structured. The seed layer 136 becomes selective from the photoresist pattern 142 in ferrite formation areas 135 exposed so that on the exposed parts of the seed layer 136 the ferrite material, which eventually forms the ferrite structure 130 forms, can be easily deposited, for example by electroplating. After formation of the ferrite structure 130 become the photoresist pattern 142 and parts of the Kkristallkeimschicht 136 that are not in the ferrite structure 130 were included, removed.

Die vorstehenden exemplarischen Vorgehensweisen können zur Erzeugung der in 4 gezeigten Anschlusspunktstruktur modifiziert werden, bei der die leitfähige Kontaktstelle 114 direkt unter der Kugelstruktur 126, d.h. zu dieser vertikal fluchtend, gebildet ist. In diesem Fall kann die UBM-Schicht 124 auf der leitfähigen Kontaktstelle 114 gebildet werden, da diese durch die Isolationsschicht 112 und die erste Isolationsschicht 118 freigelegt bleibt. Die UBM-Schicht 124 kann nach Bildung der Ferrit-Struktur 230 auf der ersten Isolationsschicht 118 unter Verwendung eines Verfahrens gebildet werden, das den obigen, in Verbindung mit den 5A bis 5F erläuterten Vorgehensweisen entspricht. Anschließend wird die Kugelstruktur 126 auf die UBM-Schicht 124 gesetzt.The above exemplary approaches may be used to generate the in 4 modified connection point structure can be modified, in which the conductive contact point 114 directly under the ball structure 126 , ie to this vertically aligned, is formed. In this case, the UBM layer 124 on the conductive contact point 114 are formed, as this through the insulation layer 112 and the first insulation layer 118 remains exposed. The UBM layer 124 can after formation of the ferrite structure 230 on the first insulation layer 118 be formed using a method which corresponds to the above, in conjunction with the 5A to 5F explained procedures corresponds. Subsequently, the ball structure 126 on the UBM layer 124 set.

Alternativ zu den vorstehend erläuterten exemplarischen Ausführungsformen, bei denen auf der Ferrit-Struktur 130 oder 230 eine UBM-Schicht 124 vorgesehen ist, kann statt dessen die Ferrit-Struktur 130 bzw. 230 auf der UBM-Schicht 124 gebildet sein. In diesem Fall wird nach Bildung der Kontaktmulde 117, die einen Teil der leitfähigen Kontaktstelle 114 durch die Isolationsschicht 112 und die erste Isolationsschicht 118 hindurch freilegt, die UBM-Schicht 124 auf der ersten Isolationsschicht 118 in elektrischem Kontakt mit der leitfähigen Kontaktstelle 114 gebildet. Danach wird unter Verwendung eines Verfahrens entsprechend den oben erläuterten Vorgehensweisen, z.B. der in Verbindung mit den 5E und 5F erläuterten Verfahren, die Ferrit-Struktur 130 bzw. 230 auf der UBM-Schicht 124 erzeugt. In derartigen Ausführungsformen kann die optionale Verwendung der Adhäsionsschicht 133 besonders nützlich sein, d.h. die Adhäsions- bzw. Haftschicht 133 wird zwischen der Ferrit-Struktur 130 bzw. 230 und der UBM-Schicht 124 und/oder zwischen der Ferrit-Struktur 130 bzw. 230 und der Kugelstruktur 126 vorgesehen.Alternatively to the exemplary embodiments explained above, in which on the ferrite structure 130 or 230 an UBM layer 124 is provided, instead, the ferrite structure 130 respectively. 230 on the UBM layer 124 be formed. In this case, after formation of the contact well 117 that forms part of the conductive contact point 114 through the insulation layer 112 and the first insulation layer 118 through, the UBM layer 124 on the first insulation layer 118 in electrical contact with the conductive pad 114 educated. Thereafter, using a method according to the above-explained procedures, for example, in connection with the 5E and 5F explained method, the ferrite structure 130 respectively. 230 on the UBM layer 124 generated. In such embodiments, the optional use of the adhesion layer 133 be particularly useful, ie, the adhesive layer 133 is between the ferrite structure 130 respectively. 230 and the UBM layer 124 and / or between the ferrite structure 130 respectively. 230 and the ball structure 126 intended.

Die 6 und 7 veranschaulichen gemeinsam ein weiteres erfindungsgemäßes Ausführungsbeispiel, bei dem eine Ferrit-Struktur für eine Signalleitung und nicht für einen Anschlusspunkt vorgesehen ist. Bei den vorstehend erläuterten Ausführungsbeispielen wurde die Ferrit-Struktur zwischen dem Ende eines Anschlusspunktes, z.B. der Kugelstruktur 126, und einer leitfähigen Kontaktstelle gebildet, und zwar in enger Nachbarschaft zum Ende des Anschlusspunktes, z.B. so, dass sie einen unteren Teil einer Kugelstruktur umgibt, die innerhalb einer Kontaktmulde sitzt. Die Bildung derartiger Ferrit-Strukturen als eine der obersten Schichten, die unmittelbar eine Kugelstruktur zur Verbindung mit einer leitfähigen Kontaktstelle oder Signalleitung tragen, ist in entsprechenden Ausführungsformen bevorzugt, da solche obersten Schichten leicht innerhalb des Fabrikationsprozesses erreichbar sind und die Abfolge von Herstellungsschritten, die zur Bildung der Ferrit-Struktur benötigt werden, dementsprechend minimal gehalten werden kann.The 6 and 7 together illustrate another embodiment of the invention, in which a ferrite structure is provided for a signal line and not for a connection point. In the embodiments described above, the ferrite structure between the end of a connection point, for example, the ball structure 126 , and a conductive pad, in close proximity to the end of the terminal, eg, surrounding a lower part of a ball structure that sits within a contact well. The formation of such ferrite structures as one of the topmost layers directly bearing a ball structure for connection to a conductive pad or signal line is preferred in respective embodiments, as such top layers are readily achievable within the fabrication process, and the sequence of fabrication steps used in the fabrication process Formation of the ferrite structure are needed, can be kept accordingly minimal.

Beim Ausführungsbeispiel der 6 und 7 ist die Position der Ferrit-Struktur von einem Bereich nahe dem Ende des Anschlusspunktes zu einer näher an der leitfähigen Kontaktstelle liegenden Position verschoben. In einem entsprechenden Ausführungsbeispiel ist eine kragenförmige Ferrit-Struktur 430 um eine Umverdrahtungsleitung 120 herum gebildet, die eine Kugelstruktur 126 mit einer leitfähigen Kontaktstelle 114 verbindet, wie aus 6 ersichtlich. In diesem Zusammenhang bezieht sich der Ausdruck „kragenförmig" auf die sich im Wesentlichen um die Umverdrahtungsleitung 120 herum erstreckende Gestalt der Ferrit-Struktur 430. Die tatsächliche Geometrie und insbesondere die Geometrie der äußeren Bereiche der kragenförmigen Ferrit-Struktur 430 kann merklich von einer elliptischen Form abweichen. In einer entsprechenden Ausführungsform der Erfindung umgibt die kragenförmige Ferrit-Struktur 430 eng eine Signalleitung irgendeiner möglichen Querschnittsform, sie kann jedoch eine beliebige andere Außengeometrie haben, sowohl eine reguläre als auch eine irrreguläre Form, die geeignet ist, ausreichend viel Ferrit-Material in die Nähe der Signalleitung zu bringen.In the embodiment of 6 and 7 For example, the position of the ferrite structure is shifted from an area near the end of the terminal to a position closer to the conductive pad. In a corresponding embodiment, a collar-shaped ferrite structure 430 around a redistribution line 120 formed around a ball structure 126 with a conductive contact point 114 connects, how out 6 seen. In this context, the term "collar-shaped" refers to the substantially around the redistribution line 120 around extending shape of the ferrite structure 430 , The actual geometry and in particular the geometry of the outer regions of the collar-shaped ferrite structure 430 can vary noticeably from an elliptical shape. In a corresponding embodiment of the invention, the collar-shaped ferrite structure surrounds 430 However, it may have any other external geometry, both regular and irregular, that is capable of bringing enough ferrite material near the signal line.

7 ist eine damit in Beziehung stehende Querschnittansicht zur weiteren Erläuterung der Gestalt und Anordnung der exemplarischen Ferrit-Struktur 430, wie sie um die Umverdrahtungsleitung 120 herum gebildet ist. Diese Kombination von Umverdrahtungsleitung 120 und Ferrit-Struktur 430 kann zwischen eine erste Isolationsschicht 118 und eine zweite Isolationsschicht 122 eingefügt sein. Der Effekt der Ferrit-Struktur 430 auf ein durch eine Signalleitung zwischen der Kugelstruktur 126 und der leitfähigen Kontaktstelle 114 übertragenes Signal entspricht dem Effekt der Ferrit-Strukturen 130 und 230, wie sie zuvor beschrieben worden sind, d.h. sie trägt zur Dämpfung hochfrequenter Signale bei, die über die Signalleitung übertragen werden. 7 FIG. 12 is a cross-sectional view related thereto for further explaining the shape and arrangement of the exemplary ferrite structure. FIG 430 as to the rewiring line 120 is formed around. This combination of redistribution line 120 and ferrite structure 430 can be between a first insulation layer 118 and a second insulation layer 122 be inserted. The effect of the ferrite structure 430 on through a signal line between the ball structure 126 and the conductive pad 114 transmitted signal corresponds to the effect of the ferrite structures 130 and 230 as described above, ie it contributes to the attenuation of high-frequency signals transmitted via the signal line.

Einige Ausführungsformen der Erfindung nutzen die Positionierung einer Ferrit-Struktur entfernt von der Stelle, an der eine Kugelstruktur aufsitzt. Andere Ausführungsformen der Erfindung profitieren davon, dass mehrere Ferrit-Strukturen in Intervallen entlang einer Signalleitung vorgese hen werden. So können die exemplarischen Ferrit-Strukturen der 2 oder der 4 in entsprechenden Ausführungsformen der Erfindung mit der exemplarischen Ferrit-Struktur gemäß den 6 und 7 kombiniert sein.Some embodiments of the invention utilize the positioning of a ferrite structure remote from the location where a ball structure rests. Other embodiments of the invention profi The idea is that several ferrite structures are provided at intervals along a signal line. Thus, the exemplary ferrite structures of the 2 or the 4 in corresponding embodiments of the invention with the exemplary ferrite structure according to the 6 and 7 be combined.

Die 8A bis 8E veranschaulichen ein exemplarisches Verfahren zur Bildung der Ferrit-Struktur nach Art der 6 und 7. Gemäß 8A wird dazu zunächst eine erste Isolationsschicht 112 auf einem Substrat 110 gebildet, und eine zweite Isolationsschicht 118 wird auf der ersten Isolationsschicht 112 gebildet. Danach wird eine erste Ferritmaterialschicht 432 auf der zweiten Isolationsschicht 118 beispielsweise unter Verwendung eines Sputterprozesses gebildet.The 8A to 8E illustrate an exemplary process for forming the ferrite structure in the manner of 6 and 7 , According to 8A For this purpose, first a first insulation layer 112 on a substrate 110 formed, and a second insulation layer 118 gets on the first insulation layer 112 educated. Thereafter, a first ferrite material layer 432 on the second insulation layer 118 formed, for example, using a sputtering process.

Gemäß 8B wird dann eine Fotoresistschicht auf der ersten Ferritmaterialschicht 432 gebildet und strukturiert, um ein erstes Fotoresistmuster 440 mit einer ersten Öffnung zu erzeugen, welche einen ersten Teil der ersten Ferritmaterialschicht 432 freilegt. Die erste Öffnung im ersten Fotoresistmuster 440 wird abhängig von der Geometrie der Umverdrahtungsleitung 120 erzeugt. Eine erste Breite der Umverdrahtungsschicht 120 ist in den 8B bis 8E gezeigt, es versteht sich jedoch für den Fachmann, dass die Umverdrahtungsleitung 120 auch in üblicher Weise mit einer definierten Länge über das Substrat 110 hinweg gebildet wird. Anschließend kann beispielsweise ein Elektroplattierprozess verwendet werden, um die Umverdrahtungsleitung 120 auf einem freiliegenden Teil der ersten Ferritmaterialschicht 432 innerhalb des ersten Fotoresistmusters 440 zu bilden.According to 8B Then, a photoresist layer is formed on the first ferrite material layer 432 formed and textured to a first photoresist pattern 440 having a first opening which defines a first portion of the first ferrite material layer 432 exposes. The first opening in the first photoresist pattern 440 depends on the geometry of the redistribution line 120 generated. A first width of the redistribution layer 120 is in the 8B to 8E However, it is understood by those skilled in the art that the redistribution line 120 also in the usual way with a defined length over the substrate 110 is formed away. Subsequently, for example, an electroplating process may be used to apply the redistribution line 120 on an exposed part of the first ferrite material layer 432 within the first photoresist pattern 440 to build.

Gemäß 8C kann das erste Fotoresistmuster 440 dann weiter strukturiert werden, um eine zweite Öffnung zu erzeugen, die einen zweiten Teil der ersten Ferritmaterialschicht 432 in einem größeren, d.h. breiteren Bereich freilegt als der erste freigelegte Bereich der ersten Ferritmaterialschicht 432. Die zweite Öffnung im ersten Fotoresistmuster 440 wird in Relation zur zweiten Breite der zu bildenden Ferrit-Struktur definiert. Alternativ kann die erste Fotoresistschicht 440 entfernt und eine andere Fotoresistschicht gebildet werden, um die zweite Öffnung zu definieren, diese Alternative ist jedoch als äquivalent zur nochmaligen Strukturierung der ersten Fotoresistschicht 440 zu sehen.According to 8C can be the first photoresist pattern 440 then further patterned to create a second opening comprising a second portion of the first ferrite material layer 432 in a larger, ie wider area exposes than the first exposed portion of the first ferrite material layer 432 , The second opening in the first photoresist pattern 440 is defined in relation to the second width of the ferrite structure to be formed. Alternatively, the first photoresist layer 440 however, this alternative is considered equivalent to redesigning the first photoresist layer 440 to see.

Gemäß 8D wird in der zweiten Öffnung eine zweite Ferritmaterialschicht 434 gebildet, welche die Umverdrahtungsleitung 120 in Verbindung mit dem freigelegten zweiten Teil der ersten Ferritmaterialschicht 432 umgibt. Auf diese Weise kann eine kragenförmige Ferrit-Struktur 430 um die Umverdrahtungsleitung 120 herum gebildet werden.According to 8D becomes a second ferrite material layer in the second opening 434 formed, which the rewiring line 120 in conjunction with the exposed second portion of the first ferrite material layer 432 surrounds. In this way, a collar-shaped ferrite structure 430 around the rewiring line 120 to be formed around.

Gemäß 8E wird dann das erste Fotoresistmuster 440 entfernt, und wenigstens ein zweites Fotoresistmuster 442 wird gebildet und zur selektiven Entfernung der ersten und zweiten Ferritmaterialschicht 432 und 434 benutzt, um die Ferrit-Struktur 430 mit einer gewünschten Länge fertigzustellen. Danach kann, wie in den 6 und 7 dargestellt, die zweite Isolationsschicht 122 auf der Ferrit-Struktur 430 gebildet werden. Anschließend können je nach Bedarf die Anschlusspunktelemente erzeugt werden.According to 8E then becomes the first photoresist pattern 440 removed, and at least a second photoresist pattern 442 is formed and for selectively removing the first and second ferrite material layer 432 and 434 used to the ferrite structure 430 finish with a desired length. After that, as in the 6 and 7 illustrated, the second insulation layer 122 on the ferrite structure 430 be formed. Subsequently, the connection point elements can be generated as needed.

Zwecks Klarheit bezogen sich die vorstehenden Ausführungsbeispiele auf gegenwärtig eingesetzte Elemente und Technologien. Allgemein erhältliche Materialien wurden in Beziehung zur praktischen Ausführung erfindungsgemäßer Ausführungsbeispiele angegeben, wobei die Erfindung nicht auf die exemplarisch angegebenen Materialien beschränkt ist. In gleicher Weise wurden Kugelstrukturen als ein Typ eines Waferlevel-Anschlusspunktes betrachtet, die Erfindung ist jedoch in gleicher Weise für viele andere Strukturen einsetzbar, die zur Bereitstellung ähnlicher Funktionen, wie elektrische Leitfähigkeit, benutzt werden. Außer den explizit angegebenen Herstellungsprozessen können auch andere geeignete Herstellungsprozesse zur Bildung der erwähnten Schichten und Komponenten eingesetzt werden.For the purpose of Clarity, the above embodiments referred to currently used Elements and technologies. Commonly available materials were in relation to the practical embodiment of embodiments according to the invention indicated, wherein the invention is not limited to the exemplified Limited materials is. In the same way, spherical structures were considered as one type of Wafer level connection point considered, the invention is however in the same way for Many other structures can be used to provide similar Functions, such as electrical conductivity, are used. Except the Explicitly specified manufacturing processes may include other suitable ones Manufacturing processes for the formation of the mentioned layers and components be used.

Claims (34)

Halbleiterbauelement mit – einer auf einem Substrat (110) gebildeten leitfähigen Kontaktstelle (114) und – einem elektrisch mit der Kontaktstelle verbundenen Anschlusspunkt (126), gekennzeichnet durch – eine Ferrit-Struktur (130), die zwischen der leitfähigen Kontaktstelle (114) und dem Anschlusspunkt (126) gebildet ist.Semiconductor device having - one on a substrate ( 110 ) formed conductive contact point ( 114 ) and - a connection point electrically connected to the contact point ( 126 ), characterized by - a ferrite structure ( 130 ) located between the conductive contact point ( 114 ) and the connection point ( 126 ) is formed. Halbleiterbauelement nach Anspruch 1, weiter dadurch gekennzeichnet, dass der Anschlusspunkt eine Bump-Struktur beinhaltet.Semiconductor component according to claim 1, further characterized characterized in that the connection point includes a bump structure. Halbleiterbauelement nach Anspruch 2, weiter dadurch gekennzeichnet, dass die Bump-Struktur auf der leitfähigen Kontaktstelle zu dieser ausgerichtet gebildet ist.Semiconductor component according to claim 2, further characterized characterized in that the bump structure on the conductive pad is aligned aligned with this. Halbleiterbauelement nach Anspruch 2 oder 3, weiter dadurch gekennzeichnet, dass die Ferrit-Struktur eine Kragenform aufweist, welche einen Teil der Bump-Struktur umgibt.Semiconductor component according to claim 2 or 3, further characterized in that the ferrite structure is a collar shape which surrounds a part of the bump structure. Halbleiterbauelement nach einem der Ansprüche 1, 2 und 4, weiter gekennzeichnet durch eine Signalleitung, welche die leitfähige Kontaktstelle mit dem Anschlusspunkt elektrisch verbindet.Semiconductor component according to one of Claims 1, 2 and 4, further characterized by a signal line comprising the conductive Contact point electrically connects to the connection point. Halbleiterbauelement nach einem der Ansprüche 2 bis 5, weiter dadurch gekennzeichnet, dass die Bump-Struktur eine Kugelstruktur aus einem Material beinhaltet, das ein Metall oder eine Metalllegierung umfasst.Semiconductor component according to one of claims 2 to 5, further characterized in that the bump structure is a spherical structure of a material comprising a metal or a metal alloy. Halbleiterbauelement nach einem der Ansprüche 2 bis 6, weiter gekennzeichnet durch eine UBM-Schicht zwischen der Bump- Struktur und der leitfähigen Kontaktstelle.Semiconductor component according to one of claims 2 to 6, further characterized by a UBM layer between the bump Structure and the conductive Contact point. Halbleiterbauelement nach Anspruch 7, weiter dadurch gekennzeichnet, dass die UBM-Schicht zwischen der Ferrit-Struktur und der Bump-Struktur gebildet ist.Semiconductor component according to claim 7, further characterized characterized in that the UBM layer is between the ferrite structure and the bump structure is formed. Halbleiterbauelement nach Anspruch 8, weiter dadurch gekennzeichnet, dass die Ferrit-Struktur eine Haftschicht zum Aufnehmen der UBM-Schicht aufweist.A semiconductor device according to claim 8, further characterized characterized in that the ferrite structure comprises an adhesive layer for receiving the UBM layer has. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, weiter dadurch gekennzeichnet, dass die Ferrit-Struktur aus einem Material gebildet ist, das oxidiertes Eisen und wenigstens ein Metall oder eine Metalllegierung umfasst.Semiconductor component according to one of Claims 1 to 9, further characterized in that the ferrite structure of a Material is formed, the oxidized iron and at least one metal or includes a metal alloy. Halbleiterbauelement nach einem der Ansprüche 4 bis 10, weiter dadurch gekennzeichnet, dass die kragenförmige Ferrit-Struktur einen elliptischen Kragen, einen rechteckförmigen Kragen oder einen polygonalen Kragen aufweist.Semiconductor component according to one of Claims 4 to 10, further characterized in that the collar-shaped ferrite structure an elliptical collar, a rectangular collar or a polygonal Collar has. Halbleiterbauelement nach einem der Ansprüche 7 bis 11, weiter dadurch gekennzeichnet, dass die leitfähige Kontaktstelle aus einem Material gebildet ist, das Kupfer oder Aluminium beinhaltet, und die UBM-Schicht aus einem Material gebildet ist, das Titan, Wolfram, Nickel, Tantal, Chrom und/oder Gold umfasst.Semiconductor component according to one of Claims 7 to 11, further characterized in that the conductive pad is formed of a material containing copper or aluminum, and the UBM layer is formed of a material containing titanium, tungsten, Nickel, tantalum, chromium and / or gold. Halbleiterbauelement nach einem der Ansprüche 5 bis 12, weiter dadurch gekennzeichnet, dass die Signalleitung eine Umverdrahtungsleitung beinhaltet.Semiconductor component according to one of Claims 5 to 12, further characterized in that the signal line includes a redistribution line. Halbleiterbauelement nach einem der Ansprüche 5 bis 13, weiter dadurch gekennzeichnet, dass die Ferrit-Struktur eine die Signalleitung im Wesentlichen umgebende Kragenform aufweist.Semiconductor component according to one of Claims 5 to 13, further characterized in that the ferrite structure is a the signal line has substantially surrounding collar shape. Halbleiterbauelement nach einem der Ansprüche 5 bis 14, weiter dadurch gekennzeichnet, dass der Anschlusspunkt eine Kugelstruktur beinhaltet und die Ferrit-Struktur einen ersten kragenförmigen Ferrit-Strukturbereich, der einen Teil der Kugelstruktur umgibt, und einen zweiten kragenförmigen Ferrit-Strukturbereich umfasst, der die Signalleitung im Wesentlichen umgibt und zwischen der leitfähigen Kontaktstelle und der Kugelstruktur gebildet ist.Semiconductor component according to one of Claims 5 to 14, further characterized in that the connection point a Spherical structure and the ferrite structure comprises a first collar-shaped ferrite structural region, which surrounds a part of the ball structure, and a second collar-shaped ferrite structure area includes, which surrounds the signal line substantially and between the conductive contact point and the ball structure is formed. Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten. – Bilden einer leitfähigen Kontaktstelle (114) auf einem Substrat (110), – Bilden eines Anschlusspunktes (126) auf dem Substrat und – Bilden einer Ferrit-Struktur (130) zwischen der leitfähigen Kontaktstelle und dem Anschlusspunkt.Method for producing a semiconductor component with the following steps. Forming a conductive pad ( 114 ) on a substrate ( 110 ), - forming a connection point ( 126 ) on the substrate and - forming a ferrite structure ( 130 ) between the conductive pad and the terminal. Verfahren nach Anspruch 16, weiter dadurch gekennzeichnet, dass zur Bildung des Anschlusspunktes eine Bump-Struktur auf der leitfähigen Kontaktstelle zu dieser ausgerichtet gebildet wird.A method according to claim 16, further characterized that for forming the connection point a bump structure on the conductive Contact point is formed aligned to this. Verfahren nach Anspruch 16 oder 17, weiter gekennzeichnet durch die Bildung einer UBM-Schicht zwischen der leitfähigen Kontaktstelle und der Bump-Struktur.A method according to claim 16 or 17, further characterized by forming a UBM layer between the conductive pad and the bump structure. Verfahren nach Anspruch 18, weiter dadurch gekennzeichnet, dass die UBM-Schicht entweder zwischen der Bump-Struktur und der Ferrit-Struktur oder zwischen der Ferrit-Struktur und der leitfähigen Kontaktstelle gebildet wird.The method of claim 18, further characterized that the UBM layer either between the bump structure and the Ferrite structure or between the ferrite structure and the conductive pad is formed. Verfahren nach Anspruch 19, weiter gekennzeichnet durch folgende Schritte: – Bilden wenigstens einer Isolationsschicht auf dem Substrat unter Freilegung eines Teils der leitfähigen Kontaktstelle, – Bilden der Ferrit-Struktur mit einer Kragenform auf der wenigstens einen Isolationsschicht nahe des freigelegten Teils der leitfähigen Kontaktstelle, – Bilden der UBM-Schicht auf der Ferrit-Struktur in elektrischem Kontakt mit der leitfähigen Kontaktstelle und – Positionieren einer Kugelstruktur auf der UBM-Schicht zur Bildung des Anschlusspunktes derart, dass die Ferrit-Struktur wenigstens einen Teil der Kugelstruktur umgibt.The method of claim 19, further characterized through the following steps: - Form at least one insulating layer on the substrate exposed a part of the conductive contact point, - Form the ferrite structure with a collar shape on the at least one Insulating layer near the exposed part of the conductive pad, - Form the UBM layer on the ferrite structure in electrical contact with the conductive Contact point and - Positioning a spherical structure on the UBM layer to form the connection point such that the ferrite structure at least part of the ball structure surrounds. Verfahren nach einem der Ansprüche 16 bis 20, weiter gekennzeichnet durch die Bildung einer Haftschicht auf der Ferrit-Struktur.Method according to one of claims 16 to 20, further characterized by forming an adhesive layer on the ferrite structure. Verfahren nach Anspruch 19 oder 21, weiter gekennzeichnet durch folgende Schritte: – Bilden wenigstens einer Isolationsschicht auf dem Substrat zur Freilegung eines Teils der leitfähigen Kontaktstelle, – Bilden einer UBM-Schicht auf der wenigstens einen Isolationsschicht in elektrischem Kontakt zu der leitfähigen Kontaktstelle, – Bilden der Ferrit-Struktur mit einer Kragenform auf der UBM-Schicht nahe des freigelegten Teils der leitfähigen Kontaktstelle und – Positionieren einer Kugelstruktur auf der Ferrit-Struktur zur Bildung des Anschlusspunktes derart, dass die Ferrit-Struktur wenigstens einen Teil der Kugelstruktur umgibt.The method of claim 19 or 21, further characterized through the following steps: - Form at least one insulation layer on the substrate for exposure a part of the conductive contact point, - Form a UBM layer on the at least one insulating layer in electrical contact to the conductive pad, - Form the ferrite structure with a collar shape on the UBM layer near the exposed part of the conductive Contact point and - Positioning a spherical structure on the ferrite structure to form the connection point such that the ferrite structure at least part of the ball structure surrounds. Verfahren nach einem der Ansprüche 16 bis 22, weiter gekennzeichnet durch die Bildung einer Signalleitung, welche die leitfähige Kontaktstelle mit dem Anschlusspunkt verbindet.Method according to one of claims 16 to 22, further characterized by forming a signal line which is the conductive pad connects to the connection point. Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten: – Bilden einer leitfähigen Kontaktstelle (114) auf einem Substrat (110), – Bilden einer ersten Isolationsschicht (118) auf dem Substrat unter Freilegung wenigstens eines Teils der leitfähigen Kontaktstelle, – Bilden einer Signalleitung (120) auf der ersten Isolationsschicht in elektrischer Verbindung mit dem freigelegten Teil der leitfähigen Kontaktstelle, – Bilden einer zweiten Isolationsschicht (122) auf der Signalleitung, – Bilden einer Kontaktmulde (117) durch die zweite Isolationsschicht hindurch zur Freilegung eines Teils der Signalleitung, – Bilden und Strukturieren einer Ferritmaterialschicht (132) auf der zweiten Isolationsschicht zur Erzeugung einer Ferrit-Struktur nahe der Kontaktmulde und – Bilden eines Anschlusspunktes (126) in der Kontaktmulde in elektrischem Kontakt zum freigelegten Teil der Signalleitung derart, dass sich die Ferrit-Struktur zwischen dem Anschlusspunkt und dem freigelegten Teil der Signalleitung befindet.Method for producing a semiconductor component, comprising the steps of: - forming a conductive contact point ( 114 ) on a substrate ( 110 ), - forming a first insulation layer ( 118 ) on the substrate exposing at least a portion of the conductive pad, - forming a signal line ( 120 ) on the first insulating layer in electrical connection with the exposed part of the conductive pad, - forming a second insulating layer ( 122 ) on the signal line, - forming a contact well ( 117 ) through the second insulating layer to expose a part of the signal line, - forming and structuring a ferrite material layer ( 132 ) on the second insulating layer to produce a ferrite structure near the contact well and - forming a connection point ( 126 ) in the contact well in electrical contact with the exposed portion of the signal line such that the ferrite structure is between the connection point and the exposed portion of the signal line. Verfahren nach Anspruch 24, weiter dadurch gekennzeichnet, dass zur Bildung des Anschlusspunktes eine UBM-Schicht auf der Ferrit-Struktur in elektrischem Kontakt zum freigelegten Teil der Signalleitung gebildet und eine Bump-Struktur auf der UBM-Schicht positioniert wird.The method of claim 24, further characterized for forming the connection point, a UBM layer on the ferrite structure in electrical contact with the exposed part of the signal line formed and a bump structure is positioned on the UBM layer. Verfahren nach Anspruch 25, weiter dadurch gekennzeichnet, dass vor der Bildung der UBM-Schicht eine Haftschicht auf der Ferrit-Struktur gebildet wird.A method according to claim 25, further characterized that before the formation of the UBM layer, an adhesive layer is formed on the ferrite structure becomes. Verfahren nach einem der Ansprüche 24 bis 26, weiter dadurch gekennzeichnet, dass zur Strukturierung der Ferritmaterialschicht ein Fotoresistmuster auf dieser gebildet und die Ferritmaterialschicht durch das Fotoresistmuster hindurch zur Bildung der Ferrit-Struktur geätzt wird.The method of any one of claims 24 to 26, further characterized characterized in that for structuring the ferrite material layer a photoresist pattern formed on this and the ferrite material layer through the photoresist pattern is etched through to form the ferrite structure. Verfahren nach Anspruch 27, weiter dadurch gekennzeichnet, dass das Fotoresistmuster eine kragenförmige Ferrit-Struktur definiert, welche wenigstens einen Teil der Bump-Struktur im Wesentlichen umgibt.A method according to claim 27, further characterized that the photoresist pattern defines a collar-shaped ferrite structure, which at least partially surrounds at least part of the bump structure. Verfahren nach einem der Ansprüche 24 bis 26, weiter dadurch gekennzeichnet, dass die Bildung und Strukturierung der Ferritmaterialschicht folgende Schritte umfasst: – Bilden einer Fotoresistschicht auf der zweiten Isolationsschicht und Strukturieren der Fotoresistschicht, um wenigstens einen Ferritbildungsbereich zu definieren, und – Aufbringen der Ferritmaterialschicht in dem wenigstens einen Ferritbildungsbereich, um die Ferrit-Struktur zu bilden.The method of any one of claims 24 to 26, further characterized characterized in that the formation and structuring of the ferrite material layer following steps include: - Forming a photoresist layer on the second insulating layer and patterning the photoresist layer define at least one ferrite formation region, and - Apply the ferrite material layer in the at least one ferrite formation region, to form the ferrite structure. Verfahren nach Anspruch 29, weiter dadurch gekennzeichnet, dass der wenigstens eine Ferritbildungsbereich eine kragenförmige Ferrit-Struktur definiert, die wenigstens einen Teil der Bump-Struktur im Wesentlichen umgibt.A method according to claim 29, further characterized the at least one ferrite formation region is a collar-shaped ferrite structure defining at least a portion of the bump structure substantially surrounds. Verfahren nach Anspruch 29 oder 30, weiter dadurch gekennzeichnet, dass vor der Bildung des Fotoresistmusters eine Kristallkeimschicht auf der zweiten Isolationsschicht derart gebildet wird, dass wenigstens ein Teil der Kristallkeimschicht durch den Ferritbildungsbereich hindurch freiliegt und das Aufbringen der Ferritmaterialschicht im wenigstens einen Ferritbildungsbereich ein Elektroplattieren der Ferritmaterialschicht auf dem freiliegenden Teil der Kristallkeimschicht umfasst.The method of claim 29 or 30, further characterized characterized in that before the formation of the photoresist pattern a Crystal seed layer formed on the second insulating layer in such a way is that at least a part of the seed layer by the Ferritbildungsbereich and exposing the ferrite material layer in at least one Ferritbildungsbereich an electroplating the ferrite material layer on the exposed part of the seed layer includes. Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten: – Bilden einer Isolationsschicht (112) auf einem Substrat (110), – Bilden einer ersten Ferritmaterialschicht (432) auf der Isolationsschicht, – Bilden und Strukturieren einer ersten Fotoresistschicht (440) zur Erzeugung einer ersten Öffnung, welche einen ersten Teil der ersten Ferritmaterialschicht freilegt, – Bilden einer Signalleitung (120) in der ersten Öffnung der ersten Ferritmaterialschicht, – Strukturieren des ersten Fotoresistmusters zur Erzeugung einer zweiten Öffnung größer als die erste Öffnung um die Signalleitung herum zwecks Freilegung eines zweiten Teils der ersten Ferritmaterialschicht, – Bilden einer zweiten Ferritmaterialschicht (434) in der zweiten Öffnung derart, dass die Kombination des freiliegenden zweiten Teils der ersten Ferritmaterialschicht mit der zweiten Ferritmaterialschicht die Signalleitung im Wesentlichen umgibt, – Erzeugen eines zweiten Fotoresistmusters (442) auf der zweiten Ferritmaterialschicht und – Bilden einer Ferrit-Struktur (430), welche die Kombination des freiliegenden zweiten Teils der ersten Ferritmaterialschicht mit der zweiten Ferritmaterialschicht umfasst und die Signalleitung im Wesentlichen umgibt, unter Verwendung des zweiten Fotoresistmusters als Maske.Method for producing a semiconductor component, comprising the steps of: - forming an insulating layer ( 112 ) on a substrate ( 110 ), - forming a first ferrite material layer ( 432 ) on the insulating layer, - forming and structuring a first photoresist layer ( 440 ) for generating a first opening which exposes a first part of the first ferrite material layer, - forming a signal line ( 120 in the first opening of the first ferrite material layer, structuring the first photoresist pattern to produce a second opening larger than the first opening around the signal line for exposing a second part of the first ferrite material layer, forming a second ferrite material layer 434 ) in the second opening such that the combination of the exposed second portion of the first ferrite material layer with the second ferrite material layer substantially surrounds the signal line, - generating a second photoresist pattern ( 442 ) on the second ferrite material layer and - forming a ferrite structure ( 430 ) comprising the combination of the exposed second portion of the first ferrite material layer with the second ferrite material layer and substantially surrounding the signal line, using the second photoresist pattern as a mask. Verfahren nach Anspruch 32, weiter gekennzeichnet durch die Bildung einer leitfähigen Kontaktstelle und eines Anschlusspunktes auf dem Substrat, wobei die Signalleitung die leitfähige Kontaktstelle elektrisch mit dem Anschlusspunkt verbindet.The method of claim 32, further characterized through the formation of a conductive Contact point and a connection point on the substrate, wherein the signal line is the conductive one Contact point electrically connects to the connection point. Verfahren nach Anspruch 33, weiter dadurch gekennzeichnet, dass die Signalleitung eine Umverdrahtungsleitung ist.The method of claim 33, further characterized the signal line is a rewiring line.
DE102006036963A 2005-08-01 2006-08-01 Semiconductor device comprises ferrite structure formed between conductive pad and termination point Ceased DE102006036963A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020050070396A KR100606654B1 (en) 2005-08-01 2005-08-01 Semiconductor package having ferrite shielding structure for reducing electromagnetic interference, and fabrication method thereof
KR10-2005-0070396 2005-08-01
US11/387,848 2006-03-24
US11/387,848 US7495317B2 (en) 2005-08-01 2006-03-24 Semiconductor package with ferrite shielding structure

Publications (1)

Publication Number Publication Date
DE102006036963A1 true DE102006036963A1 (en) 2007-02-15

Family

ID=37681296

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006036963A Ceased DE102006036963A1 (en) 2005-08-01 2006-08-01 Semiconductor device comprises ferrite structure formed between conductive pad and termination point

Country Status (2)

Country Link
JP (1) JP5138181B2 (en)
DE (1) DE102006036963A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
KR101374148B1 (en) * 2012-06-08 2014-03-17 앰코 테크놀로지 코리아 주식회사 Semiconductor and method for manufacturing the same
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (en) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 Semiconductor device and manufacturing method thereof
KR101607981B1 (en) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 Interposer and method for manufacturing the same, and semiconductor package using the same
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870162B2 (en) * 1990-07-20 1999-03-10 セイコーエプソン株式会社 Semiconductor device and manufacturing method thereof
KR100313706B1 (en) * 1999-09-29 2001-11-26 윤종용 Redistributed Wafer Level Chip Size Package And Method For Manufacturing The Same
JP3923368B2 (en) * 2002-05-22 2007-05-30 シャープ株式会社 Manufacturing method of semiconductor device
JP4161911B2 (en) * 2004-01-30 2008-10-08 ソニー株式会社 Integrated circuit device
EP1594163A1 (en) * 2004-05-03 2005-11-09 Commissariat A L'energie Atomique A screened electrical device and a process for manufacturing the same

Also Published As

Publication number Publication date
JP5138181B2 (en) 2013-02-06
JP2007043090A (en) 2007-02-15

Similar Documents

Publication Publication Date Title
DE69915299T2 (en) METHOD FOR TRANSLATING SOLDERING ON AN ARRANGEMENT AND / OR TESTING THE ARRANGEMENT
DE69628161T2 (en) A SOLDERING STRUCTURE FOR A MICROELECTRONIC SUBSTRATE
DE69333604T2 (en) PVD and DVD formed refractory metal covered metal traces and low resistivity through holes
DE102010038264B4 (en) Inductors and processes for integrated circuits
DE69632969T2 (en) Method of forming solder bumps and solder bump structure
DE10006964C2 (en) Electronic component with a conductive connection between two conductive layers and method for producing an electronic component
WO2010006916A1 (en) Method for producing a semiconductor component, and semiconductor component
DE10337569A1 (en) Integrated connection arrangement and manufacturing method
WO2003067646A2 (en) Semiconductor substrate comprising an electrically isolated region, in particular for vertical integration
DE102006036963A1 (en) Semiconductor device comprises ferrite structure formed between conductive pad and termination point
DE112016007578T5 (en) Connection structure for a stacked die in a microelectronic device
DE102008054054A1 (en) Semiconductor device having a structure for reduced strain of metal columns
EP1500140B1 (en) Integrated circuit with integrated capacitor
DE102008063401A1 (en) Semiconductor device with a cost-efficient chip package, which is connected on the basis of metal acids
WO2012031845A1 (en) Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact
DE102020135088A1 (en) Semiconductor device
DE10146353B4 (en) Method for producing a solder bump and solder bump structure
DE10158809B4 (en) Manufacturing method for a conductor track on a substrate and a corresponding conductor track
DE10239318A1 (en) Rewiring contact points for integrated circuit chips
DE102014110655A1 (en) Segmented bonding pads and methods of fabrication
DE102018124153A1 (en) BONDED SEMICONDUCTOR COMPONENTS AND METHOD FOR TRAINING THESE COMPONENTS
DE102020129570A1 (en) BUMP STRUCTURE AND METHOD OF MANUFACTURING IT
EP3014656B1 (en) Component arrangement
DE10239081B4 (en) Method for producing a semiconductor device
DE102016117031B4 (en) Semiconductor structure and manufacturing process thereof

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final