DE102006024214B4

DE102006024214B4 - Method for producing a dielectric interlayer and method for producing a storage capacitor

Info

Publication number: DE102006024214B4
Application number: DE102006024214A
Authority: DE
Inventors: Bernd Hintze; Henry Bernhardt; Frank Bernhardt
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2006-05-23
Filing date: 2006-05-23
Publication date: 2010-05-20
Anticipated expiration: 2026-05-24
Also published as: DE102006024214A1

Abstract

Verfahren zum Herstellen einer dielektrischen Zwischenschicht, insbesondere zur Verwendung in einem Speicherkondensator einer Halbleiterspeicherzelle, mit den Verfahrensschritten:
Ausbilden einer ersten Metalloxidschicht;
Ausbilden einer Metallnitridschicht;
vollständiges Aufoxidieren der Metallnitridschicht, um eine zweite Metalloxidschicht zu bilden; und danach
Aufheizen der gesamten Schichtenfolge, um eine Mischschicht aus der ersten und zweiten Metalloxidschicht zu bilden.Method for producing a dielectric interlayer, in particular for use in a storage capacitor of a semiconductor memory cell, with the method steps:
Forming a first metal oxide layer;
Forming a metal nitride layer;
completely oxidizing the metal nitride layer to form a second metal oxide layer; and then
Heating the entire layer sequence to form a mixed layer of the first and second metal oxide layers.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer dielektrischen Zwischenschicht und einen Speicherkondensator mit einer solchen dielektrischen Zwischenschicht, insbesondere zur Verwendung in einer Halbleiterspeicherzelle, die Teil eines Halbleiterspeichers ist. Der Halbleiterspeicher ist dabei vorzugsweise ein dynamischer Schreib-Lesespeicher mit wahlfreiem Zugriff (DRAM).The The invention relates to a method for producing a dielectric Intermediate layer and a storage capacitor with such dielectric interlayer, in particular for use in a Semiconductor memory cell that is part of a semiconductor memory. The semiconductor memory is preferably a dynamic random access memory with random access (DRAM).

Halbleiterspeicher, vor allem DRAMs, werden in der Regel als Speicherzellenmatrix auf einer Halbleiterscheibe realisiert. Die Speicherzellen bestehen dabei aus einem Speicherkondensator und einem Auswahltransistor. Bei einem Lese- bzw. Schreibvorgang wird der Speicherkondensator mit einer elektrischen Ladung, die einer Dateneinheit (Bit) entspricht, über den Auswahltransistor be- bzw. entladen. Hierzu wird der Auswahltransistor über eine Bit- bzw. Wortleitung mit Hilfe einer Schalttransistoren aufweisenden peripheren Logik adressiert.Semiconductor memory, especially DRAMs, are usually called memory cell matrix realized a semiconductor wafer. The memory cells exist while a storage capacitor and a selection transistor. During a read or write operation, the storage capacitor becomes with an electric charge corresponding to a data unit (bit) over the Loading or discharging selection transistor. For this purpose, the selection transistor is switched over a bit or word line with the aid of a switching transistors having addressed to peripheral logic.

Ein wesentlicher Schwerpunkt bei der Technologieentwicklung der Halbleiterspeicher ist der Speicherkondensator. Um für eine ausreichende Speicherkapazität bei kleiner Querschnittsfläche zu sorgen, werden die Speicherkondensatoren deshalb dreidimensional realisiert. Als wesentliche Ausführungsformen von dreidimensionalen Speicherkondensatoren haben sich dabei Grabenkondensatoren und Stapelkondensatoren durchgesetzt. Bei Grabenkondensatoren wird ein Graben in das Halbleitersubstrat geätzt, der mit einer dielektrischen Zwischenschicht und einer ersten Speicherelektrodenschicht aufgefüllt wird, wobei ein dotierter Bereich des Halbleitersubstrats um den Graben herum als zweite Speicherelektrodenschicht dient. Der Aus wahltransistor der Speicherzelle wird üblicherweise auf der Halbleiteroberfläche neben dem Grabenkondensator als planarer Feldeffekttransistor ausgebildet, wobei die eine Transistorelektrode mit der einen Elektrodenschicht des Grabenkondensators verbunden ist.One major focus in the technology development of semiconductor memory is the storage capacitor. In order for sufficient storage capacity at less Cross sectional area Therefore, the storage capacitors become three-dimensional realized. As essential embodiments of three-dimensional storage capacitors have grave capacitors and Stacked capacitors enforced. In trench capacitors is a Trench etched into the semiconductor substrate, which with a dielectric Intermediate layer and a first storage electrode layer is filled, wherein a doped region of the semiconductor substrate around the trench around serves as a second storage electrode layer. The selection transistor the memory cell is usually on the semiconductor surface formed next to the trench capacitor as a planar field effect transistor, wherein the one transistor electrode having the one electrode layer the trench capacitor is connected.

Stapelkondensatoren dagegen werden auf der Oberfläche des Halbleitersubstrats ausgebildet, wobei eine erste Speicherelektrodenschicht in Form einer Krone ausgeführt ist, die über eine dielektrische Zwischenschicht von einer zweiten Speicherelektrodenschicht getrennt ist. Der Auswahltransistor der Speicherzelle ist dabei unter dem Stapelkondensator in Form eines planaren Feldeffekttransistors angeordnet, wobei die eine Transistorelektrode mit der kronenförmigen Speicherelektrodenschicht des Stapelkondensators verbunden ist.stacked capacitors against it will be on the surface of the semiconductor substrate, wherein a first storage electrode layer executed in the form of a crown is that over a dielectric interlayer of a second storage electrode layer is disconnected. The selection transistor of the memory cell is included under the stacked capacitor in the form of a planar field effect transistor arranged, wherein the one transistor electrode with the crown-shaped storage electrode layer the stacked capacitor is connected.

Aufgrund der weiterhin zunehmenden Verkleinerung der Halbleiterspeicherzellen wird auch bei dreidimensionalen Speicherkondensatoren nach zusätzlichen Möglichkeiten gesucht, gleichzeitig den Flächenbedarf zu senken und die Kondensatorkapazität zu steigern.by virtue of the still increasing reduction of the semiconductor memory cells is also for three-dimensional storage capacitors for additional options searched, at the same time the space requirement to lower and increase the capacitor capacity.

Herkömmlicherweise werden bei Speicherkondensatoren als dielektrische Zwischenschicht Materialkombinationen aus Siliziumdioxid und/oder Siliziumnitrid eingesetzt. Für Sub-100 nm Strukturen wird jedoch darüber nachgedacht, die herkömmlicher Weise eingesetzten Siliziumdioxid- und/oder Siliziumnitridschichten durch Materialien zu ersetzen, die sich durch eine höhere Dielektrizitätskonstante auszeichnen und somit eine Erhöhung der flächenspezifischen Speicherkapazität ermöglicht. Als solche sog. High-k-Dielektrika sind insbesondere binäre Oxide wie Aluminiumoxid, Tantaloxid, Hafniumoxid, Zirkoniumoxid, Oxide der Lanthangruppe, Aluminiumoxidverbindungen und weitere Einzel- und Mischoxide im Gespräch.traditionally, become in storage capacitors as a dielectric intermediate layer material combinations made of silicon dioxide and / or silicon nitride. For sub-100 However, structures are about it Reflected, the conventional way used by silicon dioxide and / or Siliziumnitridschichten To replace materials that are characterized by a higher dielectric constant excel and thus an increase the area-specific memory allows. As such so-called. High-k dielectrics are in particular binary oxides such as Alumina, tantalum oxide, hafnium oxide, zirconium oxide, oxides of Lanthanum group, alumina compounds and other single and Mixed oxides in conversation.

Viele der angedachten High-k-Dielektrika lassen sich jedoch nur sehr schwer in den Standardprozess zur Herstellung von Speicherkondensatoren im Rahmen der Siliziumplanartechnik integrieren und insbesondere nur schwierig als extrem dünne Schichten ausbilden. Ferner ist die Durchschlagfestigkeit vieler angedachter High-k-Dielektrika für den Einsatz in DRAM-Speicherkondensatoren, insbesondere was die Langzeitstabilität betrifft, unzureichend. Weiterhin hat sich gezeigt, dass bei vielen der in Frage gekommenen High-k-Dielektrika gegenüber der herkömmlichen Materialkombinationen aus Siliziumdioxid und/oder Siliziumnitrid erhöhte Leckströme auftreten, die eine verkürzte Haltezeit der Ladung im Speicherkondensator zur Folge haben.Lots However, the proposed high-k dielectrics are very difficult in the standard process for the production of storage capacitors in the Integrate the framework of silicon planar technology and especially only difficult as extremely thin layers form. Furthermore, the breakdown strength of many is planned High-k dielectrics for the use in DRAM storage capacitors, especially what the Long-term stability concerns, insufficient. Furthermore, it has been shown that many the questioned high-k dielectrics compared to the conventional Material combinations of silicon dioxide and / or silicon nitride increased Leakage currents occur the one shortened Hold time of the charge in the storage capacitor result.

Beim Einsatz von High-k-Dielektrika im Rahmen der Siliziumplanartechnik hat sich ferner herausgestellt, dass solche Schichten zu hohen Zugspannungen auf der Halbleiteroberfläche führen, was wiederum ein Verbiegen der Halbleiterscheibe nach sich zieht. Beim Einsatz von dreidimensionalen Speicherkondensatoren im Rahmen der DRAM-Herstellung können aufgrund der vergrößerten Oberfläche dabei Verbiegungen von mehreren 100 μm auftreten, wodurch die weitere Bearbeitung des Halbleitersubstrats zur Bauelementeausbildung im Rahmen der Siliziumplanartechnik, bei der Schichten nacheinander lagegenau aufgebracht werden müssen, nahezu unmöglich wird. Auch besteht die Gefahr, dass aufgrund der hohen Verspannung die Halbleiterscheibe bricht.At the Use of high-k dielectrics in the context of silicon planar technology has also been found that such layers to high tensile stresses on the semiconductor surface to lead, which in turn causes bending of the semiconductor wafer. When using three-dimensional storage capacitors in the frame of DRAM manufacturing can because of the enlarged surface while bending of several 100 μm occur, causing the further processing of the semiconductor substrate for component training in the context of silicon planar technology The layers must be successively applied positional accurate, almost impossible becomes. There is also the risk that due to the high tension the semiconductor wafer breaks.

Diese Nachteile gelten insbesondere auch beim Einsatz von Aluminiumoxid (Al₂O₃) als High-k-Dielektrikum in Speicherkondensatoren, dem bevorzugten Kandidat zum Ersatz der herkömmlichen Materialkombinationen aus Siliziumdioxid und/oder Siliziumnitrid. Aluminiumoxid zeichnet sich dadurch aus, dass es relativ einfach in den Standardprozess zur Herstellung von Speicherkondensatoren im Rahmen der Siliziumplanartechnik integriert werden kann. Bei der Herstellung von Speicherkondensatoren mit Aluminiumoxid als dielektrischer Zwischenschicht im Rahmen der Siliziumplanartechnik wird auf eine erste Kondensatorelektrode, die in der Regel eine hochdotierte Silizi umschicht ist, das Aluminiumoxid abgeschieden, das zur Verbesserung der Durchschlagfestigkeit, zur Reduzierung des Leckstroms und zur Erhöhung der Dielektrizitätskonstante mit einem Hochtemperaturprozess anschließend thermisch verdichtet wird. Dann wird auf die Aluminiumoxidschicht eine zweite Kondensatorelektrodenschicht, vorzugsweise eine Metallschicht aufgebracht. Um eine ausreichende Durchschlagfestigkeit bei gleichzeitig nicht zu hohem Leckstrom zu erreichen, muss die verdichtete Aluminiumoxidschicht eine Dicke von wenigstens 5 nm aufweisen, was zu einer hohen Zugspannung auf der Substratoberfläche führt, die Overlay-Probleme bei der nachfolgenden Prozessierung hervorruft.These disadvantages also apply in particular to the use of aluminum oxide (Al ₂ O ₃ ) as a high-k dielectric in storage capacitors, the preferred candidate for replacing the conventional material combinations of silicon dioxide and / or silicon nitride. Aluminum oxide is characterized by the fact that it is relatively easily integrated into the standard process for the production of storage capacitors in the context of silicon planar technology that can. In the production of storage capacitors with alumina as a dielectric interlayer in the context of Siliziumplanartechnik is deposited on a first capacitor electrode, which is usually a highly doped Silizi umschicht, the alumina to improve the dielectric strength, to reduce the leakage current and to increase the dielectric constant with Subsequently, a high-temperature process is thermally compressed. Then, a second capacitor electrode layer, preferably a metal layer, is applied to the aluminum oxide layer. In order to achieve sufficient dielectric strength while maintaining a low leakage current, the densified aluminum oxide layer must have a thickness of at least 5 nm, which leads to a high tensile stress on the substrate surface, which causes overlay problems in the subsequent processing.

Zwar lässt sich mit dem Einsatz von Aluminiumoxid, dessen Dielektrizitätskonstante bei 10 liegt, gegenüber den herkömmlich eingesetzten dielektrischen Zwischenschichten aus einer Materialkombination von Siliziumdioxid und/oder Siliziumnitrid eine Erhöhung der flächenspezifischen Speicherkapazität erreichen. Im Vergleich zu Aluminiumoxid wären jedoch High-k-Dielektrika mit noch wesentlich höherer Dielektrizitätskonstante zum Ersatz der herkömmlich eingesetzten Siliziumdioxid- und/oder Siliziumnitridschichten wünschenswert. So zeichnet sich z. B. Titanoxid (TiO) durch eine Dielektrizitätskonstante von über 40 aus. Titanoxid besitzt jedoch nur eine geringe thermische Stabilität. Ferner treten bei Titanoxidschichten hohe Leckströme auf und die Durchschlagfestigkeit über die Lebensdauer des Speicherkondensators ist unzureichend. Diese Nachteile ergeben sich grundsätzlich auch bei den meisten anderen in Frage kommenden binären Metalloxide, wie z. B. Tantaloxid mit einer Dielektrizitätskonstante von 25 oder Hafniumoxid mit einer Dielektrizitätskonstante von 25 bis 30.Though let yourself with the use of alumina, its dielectric constant at 10, opposite the conventional used dielectric intermediate layers of a combination of materials of silicon dioxide and / or silicon nitride an increase in area specific Reach storage capacity. Compared to alumina would be however, high-k dielectrics with even much higher dielectric constant to replace the conventionally used Silicon dioxide and / or silicon nitride layers desirable. This is how z. For example, titanium oxide (TiO) by a dielectric constant from above 40 off. However, titanium oxide has only a low thermal stability. Further occur with titanium oxide layers high leakage currents and the dielectric strength over the Life of the storage capacitor is insufficient. These disadvantages arise basically even with most other binary metal oxides in question, such as Tantalum oxide having a dielectric constant of 25 or hafnium oxide with a dielectric constant of 25 to 30.

Um dielektrische Zwischenschichten aus einem High-k-Dielektrikum mit verbesserten elektrischen und mechanischen Eigenschaften zu erreichen, werden deshalb vermehrt auch Mischschichten eingesetzt. Diese werden vorzugsweise in Form von Stapelschichten mit Hilfe des Atomlagenabscheide-(ALD)-Verfahren erzeugt, bei dem die Mischschichtmaterialien getrennt voneinander aufgebracht und mit einem anschließenden Hochtemperaturprozess vermischt werden. Eine solche Vorgehensweise ist u. a. in der US 2005/0233598 A1 beschrieben. Als Schichtenfolge werden hier vorzugsweise eine Metalloxidschicht und eine Siliziumoxid- bzw. Siliziumoxynitrid eingesetzt. Die in der US 2005/0233598 A1 vorgeschlagenen Mischschichten lassen sich jedoch nur schwer in die Standard-Siliziumplanartechnik-Verfahren integrieren. Weiterhin zeigen die Mischschichten auch hohe Leckströme und einer unzureichenden Durchschlagfestigkeit. Vor allem aber führt die Mischschichten zu hohen Zugspannungen auf der Halbleiteroberfläche und damit zu einem starken Verbiegen der Halbleiterscheibe.In order to achieve dielectric intermediate layers of a high-k dielectric with improved electrical and mechanical properties, mixed layers are therefore increasingly used. These are preferably produced in the form of stacking layers by means of the atomic layer deposition (ALD) process in which the mixed layer materials are applied separately and mixed with a subsequent high temperature process. Such an approach is ia in the US 2005/0233598 A1 described. As a layer sequence, a metal oxide layer and a silicon oxide or silicon oxynitride are preferably used here. The in the US 2005/0233598 A1 However, proposed mixed layers are difficult to integrate into the standard silicon planar technology methods. Furthermore, the mixed layers also show high leakage currents and insufficient dielectric strength. Above all, however, the mixed layers lead to high tensile stresses on the semiconductor surface and thus to a strong bending of the semiconductor wafer.

Aus der EP 1 282 160 A1 ist ein Verfahren zum Herstellen einer dielektrischen, aus Siliziumoxid und Siliziumnitrid gebildeten Schicht bekannt, bei dem die Nitridschicht teilweise in eine Oxidschicht umgewandelt wird. Die DE 10 2004 024 665 A1 beschreibt ein Verfahren zum Herstellen einer dielektrischen Zwischenschicht, bei der eine Schichtenfolge aus einer Metall-Oxidschicht und einer Metall-Nitridschicht ausgebildet wird, wobei die Metall-Nitridschicht aufgeheizt und dabei teilweise oxidiert wird. Der Aufheizschritt wird dabei vor dem Oxidationsschritt oder gemeinsam ausgeführt.From the EP 1 282 160 A1 For example, there is known a method for producing a dielectric layer formed of silicon oxide and silicon nitride, in which the nitride layer is partially converted into an oxide layer. The DE 10 2004 024 665 A1 describes a method for producing a dielectric interlayer, in which a layer sequence of a metal oxide layer and a metal nitride layer is formed, wherein the metal nitride layer is heated and thereby partially oxidized. The heating step is carried out before the oxidation step or together.

Aufgabe der Erfindung ist es, ein Verfahren zum Herstellen einer dielektrischen Zwischenschicht und einen Speicherkondensator mit einer solchen dielektrischen Zwischenschicht bereitzustellen, die sich durch verbesserte elektrische und mechanische Eigenschaften der dielektrischen Zwischenschicht auszeichnen.task The invention is a method for producing a dielectric Intermediate layer and a storage capacitor with such To provide dielectric interlayer, which improved by characterize electrical and mechanical properties of the dielectric interlayer.

Diese Aufgabe wird mit einem Verfahren gemäß Anspruch 1 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.These The object is achieved by a method according to claim 1. preferred Trainings are in the dependent claims specified.

Gemäß der Erfindung wird eine dielektrische Zwischenschicht, insbesondere zur Verwendung in einem Speicherkondensator, gebildet, indem eine Schichtenfolge mit wenigstens einer ersten Metalloxidschicht und einer zweiten Metalloxidschicht, die durch vollständiges Aufoxidieren einer Metallnitridschicht erzeugt wird, einem Temperaturprozess unterworfen wird, um eine Mischschicht zu bilden.According to the invention becomes a dielectric interlayer, especially for use in a storage capacitor, formed by a layer sequence with at least a first metal oxide layer and a second Metal oxide layer by completely oxidizing a metal nitride layer is produced, subjected to a temperature process to a To form mixed layer.

Die Ausbildung der dielektrischen Zwischenschicht aus einem Schichtenstapel, bestehend aus zwei Metalloxidschichten, die mit Hilfe eines Hochtemperaturprozesses gemischt werden, ermöglicht es, die dielektrische Zwischenschicht maßgeschneidert mit einer hohen Dielektrizitätskonstante auszubilden. Gleichzeitig lassen sich mit einer solchen Mischschicht aus zwei Metalloxiden verbesserte elektrische Eigenschaften, insbesondere eine vergrößerte Durchschlagfestigkeit gegenüber den Einzel-High-k-Dielektrikumschicht erreichen. Ferner wird sich mit einer solchen Mischschicht auch der Leckstrom auf ein Minimum reduziert.The Forming the dielectric intermediate layer from a stack of layers, consisting of two metal oxide layers, using a high-temperature process be mixed, it allows the dielectric interlayer tailored with a high permittivity train. At the same time can be with such a mixed layer from two metal oxides improved electrical properties, in particular an increased dielectric strength across from reach the single high-k dielectric layer. Further, it will become with such a mixed layer also the leakage current to a minimum reduced.

Durch die Ausbildung der zweiten Metalloxidschicht aus einer Metallnitridschicht, die vollständig aufoxidiert ist, kann ferner die Verspannung der Halbleiterscheibe aufgrund der durch die erste Metalloxidschicht hervorgerufenen Zugspannung wesentlich vermindert und somit ein Durchbiegen der Halbleiterscheibe verhindert werden.Furthermore, by forming the second metal oxide layer from a metal nitride layer which is completely oxidized, the strain of the semiconductor wafer due to the tensile stress caused by the first metal oxide layer can be substantially reduced and thus the bending of the Semiconductor disk can be prevented.

Bevorzugt ist es dabei die erste Metalloxidschicht aus Aluminiumoxid, Titanoxid, Tantaloxid, Hafniumoxid, Zirkoniumoxid oder einem Oxid der Lanthangruppe auszubilden und als Metallnitrid Aluminiumnitrid, Titannitrid, Tantalnitrid, Hafniumnitrid, Zirkoniumnitrid oder ein Nitrid der Lanthangruppe einzusetzen. Eine Mischschicht, erzeugt aus diesen Materialien, zeichnet sich durch verbesserte elektrische und mechanische Eigenschaften aus.Prefers it is the first metal oxide layer of aluminum oxide, titanium oxide, Tantalum oxide, hafnium oxide, zirconium oxide or a lanthanum oxide form as metal nitride aluminum nitride, titanium nitride, tantalum nitride, Hafnium nitride, zirconium nitride or a lanthanum nitride. A mixed layer, created from these materials, stands out by improved electrical and mechanical properties.

Dies gilt insbesondere für eine Materialkombination, bei der die erste Metalloxidschicht aus Aluminiumoxid und die aufoxidierte Metallnitridschicht aus Titannitrid besteht. Aluminiumoxid zeichnet sich durch eine gute Integration in den Standardprozess zur Herstellung von Speicherkondensatoren im Rahmen der Siliziumplanartechnik aus. Der Einsatz von Titannitrid als weitere Schicht im Schichtenstapel sorgt dafür, dass die hohe Zugspannung, die bei der Erzeugung der Aluminiumoxidschicht auf die Substratoberfläche hervorgerufen wird, weitgehend nach der Umwandlung der Titannitridschicht in eine Titanoxidschicht weitgehend kompensiert wird. Die anschlie ßende Vermischung mit der Aluminiumoxidschicht sorgt dann gegenüber einer reinen Aluminiumoxidschicht für eine wesentlich höhere Dielektrizitätskonstante. Der Vorteil einer solchen Mischschicht aus einer Aluminiumoxidschicht und einer Titanoxidschicht gegenüber einer reinen Titanoxidschicht ist ein stark verminderte Leckstrom sowie die deutlich höhere Durchschlagfestigkeit über die Lebensdauer.This especially applies to a material combination in which the first metal oxide layer Alumina and the oxidized titanium nitride metal nitride layer consists. Aluminum oxide is characterized by a good integration in the standard process for the production of storage capacitors in the context of silicon plan technology. The use of titanium nitride as another layer in the stack of layers ensures that the high tensile stress, caused in the production of the aluminum oxide layer on the substrate surface is largely after the conversion of the titanium nitride layer into a Titanium oxide layer is largely compensated. Subsequent mixing with the aluminum oxide layer then provides a pure aluminum oxide layer for one much higher Dielectric constant. The advantage of such a mixed layer of an aluminum oxide layer and a titanium oxide layer a pure titanium oxide layer is a greatly reduced leakage current as well as the much higher Dielectric strength over the life.

Gemäß einer bevorzugten Ausführungsform werden die erste Metalloxidschicht und die Metallnitridschicht mit Hilfe einer Atomlagenabscheidung ausgebildet, wobei auf die Metallnitridschicht eine weitere erste Metalloxidschicht aufgebracht wird. Das Aufoxidieren der Metallnitridschicht vor dem Erzeugen der weiteren ersten Metalloxidschicht erfolgt dabei mit Hilfe des Sauerstoff-Precursors der ersten Metalloxidschicht. Diese Vorgehensweise ermöglicht ein einfaches Aufoxidieren ohne Anlagenwechsel, das sich auf einfache Weise in den Standard-Siliziumplanarprozess integrieren lässt.According to one preferred embodiment the first metal oxide layer and the metal nitride layer using formed an atomic layer deposition, wherein the metal nitride layer a further first metal oxide layer is applied. The oxidation on the metal nitride layer before generating the further first metal oxide layer takes place with the aid of the oxygen precursor of the first metal oxide layer. This procedure allows a simple oxidizing without plant change, which is easy on Way into the standard silicon planar process.

Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert.The The invention will be apparent from the attached drawings explained in more detail.

Es zeigen:It demonstrate:

1 ein Schaltbild einer DRAM-Zelle; 1 a circuit diagram of a DRAM cell;

2 einen schematischen Querschnitt durch eine DRAM-Zelle mit einem Speicherkondensator in Form eines Grabenkondensators, der eine erfindungsgemäße dielektrische Zwischenschicht aufweist; 2 a schematic cross section through a DRAM cell with a storage capacitor in the form of a trench capacitor having a dielectric intermediate layer according to the invention;

3 eine Atomlagenabscheideanlage zum Herstellen einer erfindungsgemäßen dielektrischen Zwischenschicht; und 3 an atomic layer deposition apparatus for producing a dielectric interlayer according to the invention; and

4A bis 4E ein erfindungsgemäßes Verfahren zum Herstellen eines Speicherkondensators im Rahmen eines Standard-DRAM-Prozessablaufes. 4A to 4E an inventive method for producing a storage capacitor in the context of a standard DRAM process flow.

Die Erfindung wird anhand von Grabenkondensatoren, die im Rahmen der Standardprozessfolge zum Ausbilden von DRAM-Speicherzellen auf Siliziumbasis hergestellt werden, erläutert. Alternativ zu Grabenkondensatoren können jedoch auch andere Speicherkondensatorenformen in der erfindungsgemäßen Weise, insbesondere dreidimensionale Speicherkondensatorformen realisiert werden. Ein solcher dreidimensionaler Speicherkondensator, der in der erfindungsgemäßen Form ausgeführt sein kann, ist z. B. der Stapelkondensator.The The invention is based on trench capacitors, in the context of Standard process sequence for forming silicon based DRAM memory cells be explained. As an alternative to trench capacitors, however, other types of storage capacitors may also be used in the manner according to the invention, in particular realized three-dimensional storage capacitor forms become. Such a three-dimensional storage capacitor, which in the shape of the invention accomplished can be, is z. B. the stacked capacitor.

Die Ausbildung der erfindungsgemäßen Grabenkondensatoren erfolgt mit Hilfe der Planartechnik, die aus einer Abfolge von jeweils ganzflächig an der Scheibenoberfläche wirkenden Einzelprozessen besteht, wobei durch geeignete Maskierungsschritte gezielt eine lokale Änderung des Substrats durchgeführt wird. Bei der Herstellung von hochintegrierten Schaltungen mit Speicherkondensatoren, insbesondere von DRAMs, werden gleichzeitig eine Vielzahl von Speicherkondensatoren ausgebildet. Im Folgenden wird die Erfindung jedoch nur hinsichtlich der Ausbildung eines einzelnen Speicherkondensators als Grabenkondensator dargestellt.The Formation of trench capacitors according to the invention is done using the planar technique, which consists of a sequence of each the whole area at the disk surface acting individual processes, which targeted by appropriate masking steps a local change of the substrate becomes. In the manufacture of highly integrated circuits with storage capacitors, in particular of DRAMs, simultaneously become a multiplicity of storage capacitors educated. In the following, however, the invention is only with regard to the formation of a single storage capacitor as trench capacitor shown.

In DRAM-Speichern werden vorwiegend Ein-Transistorzellen eingesetzt, deren Schaltbild in 1 gezeigt ist. Diese Transistorzellen bestehen aus einem Speicherkondensator 1 und einem Auswahltransistor 2. Der Auswahltransistor 2 ist vorzugsweise als Feldeffekttransistor ausgebildet und weist eine erste Elektrode 21 und eine zweite Elektrode 23 auf, zwischen denen ein aktiver Bereich 22 angeordnet ist, in dem sich ein stromleitender Kanal zwischen der ersten Elektrode 21 und der zweiten Elektrode 23 ausbilden kann. Über dem aktiven Bereich 22 ist eine Isolatorschicht 24 und einen Gatelektrode 25 ausgebildet, die wie eine Plattenkondensator wirken, mit dem die Ladungsdichte im aktiven Bereich 22 beeinflusst werden kann.In DRAM memories predominantly one-transistor cells are used whose circuit diagram in 1 is shown. These transistor cells consist of a storage capacitor 1 and a selection transistor 2 , The selection transistor 2 is preferably formed as a field effect transistor and has a first electrode 21 and a second electrode 23 on, between which an active area 22 is arranged, in which a current-conducting channel between the first electrode 21 and the second electrode 23 can train. Above the active area 22 is an insulator layer 24 and a gate electrode 25 formed, which act as a plate capacitor, with which the charge density in the active region 22 can be influenced.

Die zweite Elektrode 23 des Auswahltransistors 2 ist über eine elektrische Verbindung 4 mit einer ersten Elektrode 11 des Speicherkondensators 1 verbunden. Eine zweite Elektrode 12 des Speicherkondensators 1 wiederum ist an eine leitende Verbindung 5 angeschlossen, die vorzugsweise allen Speicherkondensatoren des DRAM-Speichers gemeinsam ist. Die erste Elektrode 21 des Auswahltransistors 3 ist weiterhin mit einer Bitleitung 6 verbunden, um die im Speicherkondensator in Form von Ladungen gespeicherte Information ein- und auslesen zu können. Der Ein- oder Auslesevorgang wird dabei über eine Wortleitung 7 gesteuert, die an die Gateelektrode 25 des Auswahltransistors 2 angeschlossen ist, um durch Anliegen einer Spannung einen stromleitenden Kanal im aktiven Bereich 22 zwischen der ersten Elektrode 21 und der zweiten Elektrode 23 des Auswahltransistors 2 herzustellen.The second electrode 23 of the selection transistor 2 is via an electrical connection 4 with a first electrode 11 of the storage capacitor 1 connected. A second electrode 12 of the storage capacitor 1 turn, is to a conductive connection 5 connected, which is preferably common to all storage capacitors of the DRAM memory. The first electrode 21 of the selection transistor 3 is still with a bit line 6 connected, to be able to read in and out the information stored in the storage capacitor in the form of charges. The input or read process is via a word line 7 controlled to the gate electrode 25 of the selection transistor 2 is connected to a current-carrying channel in the active area by applying a voltage 22 between the first electrode 21 and the second electrode 23 of the selection transistor 2 manufacture.

Als Speicherkondensatoren werden bei dynamischen Speicherzellen in vielen Fällen Grabenkondensatoren eingesetzt, da durch die dreidimensionale Struktur eine wesentliche Verkleinerung der Speicherzellenfläche erreicht werden kann. Mit zunehmender Miniaturisierung der Speicherzellen sind bei einer Skalierungsgröße von unter 100 nm jedoch zusätzliche Maßnahmen erforderlich, um die drei Grundforderungen an eine dynamische Speicherzelle in einem DRAM-Speicher erfüllen zu können, nämlich eine ausreichend große Speicherkapazität von ca. 25 bis 40 fF, die für eine sichere Detektion der im Speicherkondensator eingespeicherten Ladung erforderlich ist, ein packungsdichtes und strukturfreundliches Zellen-Layout, das für eine minimale Chipfläche und damit für reduzierte Kosten sorgt, sowie eine hohe elektrische Performance, d. h. eine lange Haltezeit der Ladung im Speicherkondensator, eine große Durchschlagfestigkeit und eine hohe Lebensdauer.When Storage capacitors are in dynamic memory cells in many make Trench capacitors used because of the three-dimensional structure achieved a significant reduction of the memory cell area can be. With increasing miniaturization of the memory cells are at a scale size of less than 100 nm, however, additional activities required to meet the three basic requirements of a dynamic memory cell in a DRAM memory to be able to namely a big enough one memory from about 25 to 40 ff for a secure detection of stored in the storage capacitor Charge is required, a pack-tight and structurally friendly Cell layout that for a minimal chip area and for that reduced costs, as well as high electrical performance, d. H. a long holding time of the charge in the storage capacitor, a size Dielectric strength and a long service life.

Um bei verkleinertem Speicherkondensatorquerschnitt für eine ausreichende Speicherkapazität zu sorgen, wird die herkömmlicherweise in den Speicherkondensatoren zwischen den beiden Kondensatorelektroden eingesetzte dielektrische Zwischen schicht aus Siliziumdioxid- und/oder Siliziumnitrid durch ein High-k-Dielektrikum mit einer höheren Dielektrizitätskonstante ersetzt. Diese Vorgehensweise ermöglicht es, die Kondensatordimensionen zu verkleinern und gleichzeitig für eine die sichere Detektion der im Speicherkondensator enthaltenen Ladung erforderliche Speicherkapazität zu erreichen.Around with reduced storage capacitor cross section for a sufficient Storage capacity too worry, that is conventionally in the storage capacitors between the two capacitor electrodes used dielectric intermediate layer of silicon dioxide and / or Silicon nitride through a high-k dielectric with a higher dielectric constant replaced. This approach allows the capacitor dimensions to downsize and at the same time for a safe detection reach the charge contained in the storage capacitor required storage capacity.

Bevorzugte Materialen sind dabei binäre Metalloxide wie Aluminiumoxid. Aluminiumoxid lässt sich auf einfache Weise in die Standardprozessfolge zur Ausbildung von Speicherkondensatoren mit Hilfe der Siliziumplanartechnik integrieren. Darüber hinaus zeichnet sich Aluminiumoxid durch eine hohe Temperaturstabilität, eine große Durchschlagsfestigkeit sowie durch einen geringen Leckstrom aus. Mit einer Dielektrizitätskonstante von 10 sorgt Aluminiumoxid gegenüber dem herkömmlicherweise eingesetzten Siliziumdioxid und/oder Siliziumnitridschichten für eine erhöhte flächenspezifische Speicherkapazität.preferred Materials are binary Metal oxides such as alumina. Alumina can be easily in the standard process sequence for the formation of storage capacitors Integrate with the help of silicon planar technology. In addition, draws Alumina is characterized by a high temperature stability, a size Dielectric strength and low leakage current. With a dielectric constant out of 10 provides for alumina conventionally used silicon dioxide and / or Siliziumnitridschichten for an increased surface specific Storage capacity.

Im Rahmen der gewünschten Verkleinerung der Halbleiterspeicherzellen wäre jedoch zur Steigerung der flächenspezifische Speicherkapazität im Vergleich zu Aluminiumoxid High-k-Dielektrika mit einer noch wesentlich höheren Dielektrizitätskonstante wünschenswert. Mögliche Metalloxid-Kandidaten sind hier z. B. Zirkoniumoxid mit einer Dielektrizitätskonstante von 11 bis 25 und Hafniumoxid mit einer Die lektrizitätskonstante von 25 bis 30. Zum Einsatz können auch Lanthanoxid mit einer Dielektrizitätskonstante von 20 bis 25 sowie Yttriumoxid mit einer Dielektrizitätskonstante zwischen 11 und 12 kommen. Bei den vorgenannten Metalloxiden bestehen jedoch Schwierigkeiten bei der Integration in den Standard-Siliziumplanarprozess. Darüber hinaus treten in der Regel auch hohe Leckströme auf, die zu einer verkürzten Haltezeit der Ladung im Speicherkondensator führen.in the Frame the desired However, miniaturization of the semiconductor memory cells would be to increase the Localized memory compared to aluminum oxide high-k dielectrics with a much more significant higher Dielectric constant desirable. Possible Metal oxide candidates are here z. Zirconia with a dielectric constant from 11 to 25 and hafnium oxide with a dielectric constant from 25 to 30. Can be used also lanthanum oxide with a dielectric constant of 20 to 25 and Yttria with a dielectric constant between 11 and 12 come. In the aforementioned metal oxides, however, there are difficulties during integration into the standard silicon planar process. Furthermore As a rule, high leakage currents also occur, resulting in a shortened holding time lead the charge in the storage capacitor.

Problematisch bei allen Metalloxiden einschließlich Aluminiumoxid, die als High-k-Dielektrika angedacht werden, ist je doch, dass solche Schichten hohe Zugspannungen auf der Halbleiteroberfläche zur Folge haben, was zu einer Verbiegung der Halbleiterscheibe führt. Beim Einsatz von dreidimensionalen Speicherkondensatoren im Rahmen der DRAM-Herstellung können aufgrund der vergrößerten Oberfläche dabei Durchbiegungen von mehreren 100 μm auftreten, die eine weitere Bearbeitung des Halbleitersubstrats zur Bauelementeherstellung im Rahmen der Siliziumplanartechnik, bei der die Schichten nacheinander lagegenau aufgebracht werden müssen, nahezu unmöglich macht. Auch besteht aufgrund der hohen Verspannung die Gefahr, dass die Halbleiterscheibe bricht.Problematic in the case of all metal oxides, including alumina, as High-k dielectrics are considered, but is ever that such layers high Tensile stresses on the semiconductor surface result in what to a bending of the semiconductor wafer leads. When using three-dimensional Storage capacitors in the context of DRAM production may be due to the enlarged surface Deflections of several 100 μm occur, which is a further processing of the semiconductor substrate for component manufacturing in the context of silicon planar technology, in which the layers are successively applied in a precise position have to, almost impossible power. Also, due to the high tension, there is a risk that the Semiconductor wafer breaks.

Um die elektrischen und mechanischen Eigenschaften der High-k-Dielektrika zu verbessern, werden vermehrt auch Mischschichten eingesetzt. Hierbei kommen Aluminiumoxidverbindungen wie Hf-Al-O, Zr-Al-O oder La-Al-O in Betracht. Weiterhin werden High-k-Dielektrika mit einer Metallsilikatverbindung, wie z. B. Hf-Si-O, Zr-Si-O oder La-Si-O angedacht. Diese Aluminiumoxid- und Metallsilikatverbindungen zeichnen sich durch eine Dielektrizitätskonstante von über 14 bei einer Temperaturstabilität bis 900°C aus. Solche Mischverbindungen lassen sich mit Hilfe der Atomlagenabscheidung herstellen, wobei die einzelnen Materialien als dünne Schichten nacheinander aufgebracht und anschließend mit Hilfe eines Hochtemperaturprozesses vermischt werden. Auch beim Einsatz solcher Mischschichten auf Aluminiumoxid- und Metallsilikatbasis kommt es jedoch zu hohe Zugbelastungen auf der Halbleiteroberfläche, was zu einem starken Durchbiegen führt und eine Weiterverarbeitung der Halbleiterscheibe nahezu unmöglich macht. Weiterhin treten beim Einsatz dieser Mischschichten als dielektrische Zwischenschichten bei Speicherkondensatoren oft auch Zuverlässigkeitsprobleme auf. Dies betrifft insbesondere die Durchschlagsfestigkeit und die Leckströme, die die Haltezeit der Ladungen im Speicherkondensator bestimmen.Around the electrical and mechanical properties of high-k dielectrics too improve, mixed layers are also increasingly used. in this connection come alumina compounds such as Hf-Al-O, Zr-Al-O or La-Al-O into consideration. Furthermore, high-k dielectrics with a metal silicate compound, such as As Hf-Si-O, Zr-Si-O or La-Si-O thought. This alumina and metal silicate compounds are characterized by a dielectric constant from above 14 with a temperature stability up to 900 ° C off. Such mixed compounds can be determined by atomic layer deposition manufacture, using the individual materials as thin layers one after the other applied and then be mixed by means of a high-temperature process. Also at Use of such mixed layers based on alumina and metal silicate However, it comes to high tensile loads on the semiconductor surface, which leads to a strong bending and makes further processing of the semiconductor wafer almost impossible. Furthermore occur when using these mixed layers as a dielectric Interlayers in storage capacitors often also reliability problems on. This applies in particular to the dielectric strength and the Leakage currents, the determine the holding time of the charges in the storage capacitor.

Um einen oder mehreren der vorstehenden Nachteile beim Einsatz von High-k-Dielektrika als dielektrische Zwischenschich ten in Speicherkondensatoren zu vermindern, weist die erfindungsgemäße dielektrische Zwischenschicht, insbesondere zur Verwendung in einem Speicherkondensator in einer Halbleiterspeicherzelle, eine Schichtenfolge aus einer ersten Metalloxidschicht und einer Metallnitridschicht, die komplett aufoxidiert wird, um eine zweite Metalloxidschicht zu bilden, auf. Diese Schichtenfolge wird dann einem Hochtemperaturprozesses unterworfen, um eine Mischschicht aus der ersten Metalloxidschicht und der zweiten Metalloxidschicht zu bilden. Der Einsatz einer Mischschicht aus zwei Metalloxidschichten ermöglicht es, durch Steuerung der Metallanteile sowie Schichtdicken maßgeschneidert die Dielektrizitätskonstante sowie die übrigen elektrischen Eigenschaften, insbesondere den Leckstrom durch die Schicht sowie deren Durchschlagfestigkeit optimal einzustellen.Around one or more of the above disadvantages in the use of High-k dielectrics as dielectric Zwischenschich th in storage capacitors to reduce, the inventive dielectric intermediate layer, in particular for use in a storage capacitor in a semiconductor memory cell, a layer sequence of a first metal oxide layer and a Metal nitride layer which is completely oxidized to a second metal oxide layer to form up. This layer sequence then becomes a high-temperature process subjected to a mixed layer of the first metal oxide layer and the second metal oxide layer. The use of a mixed layer made possible from two metal oxide layers it, by controlling the metal shares and layer thicknesses tailored to the permittivity as well as the rest electrical properties, in particular the leakage current through the Layer and their dielectric strength set optimally.

Die Aufbringung der zweiten Metalloxidschicht in Form einer Metallnitridschicht, die anschließend aufoxidiert wird, sorgt dafür, dass eine Verspannung der Halbleiteroberfläche und damit ein Durchbiegen weitgehend verhindert wird. Die auf oxidierte Metallnitridschicht kompensiert nämlich die von der ersten Metalloxidschicht hervorgerufene Zugspannung.The Deposition of the second metal oxide layer in the form of a metal nitride layer, the following is oxidized, ensures that a strain of the semiconductor surface and thus a bending is largely prevented. The on oxidized metal nitride layer namely compensates the tensile stress caused by the first metal oxide layer.

Das erste Metalloxid wird vorzugsweise aus Aluminiumoxid, Titanoxid, Tantaloxid, Hafniumoxid, Zirkoniumoxid oder einem Oxid der Lanthangruppe gebildet. Als Metallnitrid wird vorzugsweise Aluminiumnitrid, Titannitrid, Tantalnitrid, Hafniumnitrid, Zirkoniumnitrid oder ein Nitrid der Lanthangruppe eingesetzt. Bevorzugt ist dabei als erstes Metalloxid Aluminiumoxid und als Metallnitrid Titannitrid einzusetzen, da sich Aluminiumoxid und Titannitrid leicht in den Standard-Siliziumplanarprozess integrieren lassen. Darüber hinaus lässt sich Titannitrid auch bei niedrigen Temperaturen leicht vollständig aufoxidieren. Die durch den Hochtemperaturprozess gebildete Aluminiumoxid/Titanoxid-Mischschicht zeichnet sich durch hervorragende mechanische und elektrische Eigenschaften, insbesondere einen niedrigen Leckstrom, eine hohe Durchschlagfestigkeit sowie eine hohe flächenspezifische Speicherkapazität aus. Ferner wird durch die Ausbildung der Mischschicht aus einer Aluminiumoxidschicht und durchoxidierte Titannitridschicht eine hervorragende Schichtqualität ohne Verspannungen auf der Halbleiteroberfläche erreicht.The first metal oxide is preferably made of alumina, titania, Tantalum oxide, hafnium oxide, zirconium oxide or an oxide of the lanthanum group formed. As metal nitride is preferably aluminum nitride, titanium nitride, Tantalum nitride, hafnium nitride, zirconium nitride or a nitride of Lanthanum group used. Preference is given here as the first metal oxide Alumina and use as metal nitride titanium nitride, since Aluminum oxide and titanium nitride easily in the standard silicon planar process integrate. About that lets out Titanium nitride can easily completely oxidize even at low temperatures. The mixed aluminum oxide / titanium oxide layer formed by the high temperature process characterized by excellent mechanical and electrical properties, in particular a low leakage current, a high dielectric strength as well as a high area-specific memory out. Furthermore, by the formation of the mixed layer of a Aluminum oxide layer and by oxidized titanium nitride one excellent coating quality achieved without tension on the semiconductor surface.

Der Schichtenstapel zur Ausbildung der Mischschicht wird vorzugsweise mit Hilfe des Atomlagenabscheide-(ALD)-Verfahrens erzeugt. Ein ALD-Reaktor vom Showerhead-Typ ist in 3 gezeigt. Der Reaktor besteht aus einer Reaktorkammer 30 mit einer heizbaren Trägerplatte 31, auf der eine zu bearbeitende Substratscheibe 32 angeordnet wird. Weiterhin ist ein Vakuumanschluss 33 vorgesehen. Der Trägerplatte 31 mit der Substratscheibe 32 gegenüber ist ein sogenannter Showerhead 34 mit einer Vielzahl parallel angeordneter Gasaustrittsöffnungen angeordnet, der an Prozessgasleitungen 35 angeschlossen ist. Charakteristisch für den Showerhead-Typ-Reaktor ist der vertikale Gasfluss. Alternativ kann auch ein Flow-Typ-Reaktor mit einem horizontalen Gasfluss oder eine Batch-Anlage eingesetzt werden.The layer stack for forming the mixed layer is preferably produced by means of the atomic layer deposition (ALD) method. An ALD showerhead-type reactor is in 3 shown. The reactor consists of a reactor chamber 30 with a heatable carrier plate 31 on which a substrate disk to be processed 32 is arranged. Furthermore, there is a vacuum connection 33 intended. The carrier plate 31 with the substrate disk 32 opposite is a so-called showerhead 34 arranged with a plurality of parallel gas outlet openings, the process gas lines 35 connected. Characteristic of the showerhead type reactor is the vertical gas flow. Alternatively, a flow-type reactor with a horizontal gas flow or a batch system can be used.

Bei der Schichtenerzeugung mit Hilfe des ALD-Rektors werden die einzelnen Materialien in Form von Precursoren nacheinander in die Reaktorkammer eingeleitet, wobei die chemische Reaktion zur Ausbildung der Schicht ausschließlich auf der Substratoberfläche stattfindet. Die Einleitung der verschiedene Reaktionsgase zur Ausbildung der Schicht wird durch zwischengeschobene Inertgas-Schritte voneinander getrennt, mit denen die Reaktorkammer vor der Einleitung des nächsten Precursors gespült werden. Mit dem ALD-Verfahren lassen sich extrem dünne Schichten aus nur wenigen Atomlagen erzeugen.at layer generation with the help of the ALD Rector becomes the individual Materials in the form of precursors successively in the reactor chamber initiated, wherein the chemical reaction to form the layer exclusively on the substrate surface takes place. The introduction of various reaction gases to education the layer is separated by intervening inert gas steps separated, with which the reactor chamber before the introduction of the next Precursors rinsed become. The ALD process allows for extremely thin layers generate from only a few atomic layers.

Erfindungsgemäß wird bei der Ausbildung der High-k-Dielektrikum-Mischschicht so vorgegangen, dass zuerst die erste Metalloxidschicht, dann die Metallnitridschicht und anschließend noch einmal die erste Metalloxidschicht aufgebracht wird. Die einzelnen Schichtdicken liegen im Bereich von vorzugsweise 0,5 bis 2 nm. Das Aufoxidieren der Metallnitridschicht erfolgt vor dem Aufbringen der zweiten Lage der ersten Metalloxidschicht mit Hilfe des Sauerstoff-Precursors der ersten Metalloxidschicht. Hierzu wird nach Aufbringen der Metallnitridschicht der Sauerstoff-Precursor, z. B. Ozon, in die Reaktorkammer eingeleitet und die Substratoberfläche auf eine Temperatur von 300°C bis 400°C aufgeheizt. Bei dieser Temperatur erfolgt dann ein vollständiges Durchoxidieren der dünnen Metallnitridschicht zur zweiten Metalloxidschicht. Anschließend wird dann weitere der Metall-Precursor für die erste Metalloxidschicht eingeleitet, um eine zweite Lage der ersten Metalloxidschicht zu bilden.According to the invention is at the formation of the high-k dielectric mixed layer so proceeded that first the first metal oxide layer, then the metal nitride layer and subsequently once again the first metal oxide layer is applied. The single ones Layer thicknesses are in the range of preferably 0.5 to 2 nm Oxidation of the metal nitride layer takes place before application the second layer of the first metal oxide layer with the aid of the oxygen precursor the first metal oxide layer. For this purpose, after application of the metal nitride layer the oxygen precursor, e.g. As ozone, introduced into the reactor chamber and the substrate surface to a temperature of 300 ° C up to 400 ° C heated. At this temperature, complete through-oxidation takes place the thin one Metal nitride layer to the second metal oxide layer. Subsequently, will then further introduced the metal precursor for the first metal oxide layer, to form a second layer of the first metal oxide layer.

Nach dem Aufbringen der gesamten Schichtenfolge wird dann ein Hochtemperaturprozess bei vorzugsweise über 1.000°C ausgeführt, um die Mischschicht zu erzeugen. Anstelle eines eigenständigen Hochtemperaturschrittes besteht auch die Möglichkeit zur Vermischung einen der im Rahmen der nachfolgenden Bauelementeherstellung eingesetzten Hochtemperaturschritte zu nutzen. Die erfindungsgemäße Vorgehensweise lässt sich einfach in den Standard-Siliziumplanarprozess integrieren, wobei durch Einsatz des ALD-Prozesses zur Schichtenerzeugung nur eine einzelne Reaktionskammer erforderlich ist, was den Prozess kostengünstig und schnell macht.To The application of the entire layer sequence then becomes a high-temperature process preferably over 1000 ° C executed to create the mixed layer. Instead of an independent high-temperature step there is also the possibility for mixing one of the in the context of the subsequent component manufacturing use high-temperature steps. The procedure according to the invention let yourself easy to integrate into the standard silicon planar process, taking by using the ALD process for layer generation only one Single reaction chamber is required, making the process cost effective and fast power.

2 zeigt eine mögliche Ausführungsform eines erfindungsgemäßen Speicherkondensators 1 als Grabenkondensator. Der Grabenkondensator 1 wird dabei in einem vorzugsweise einkristallinen Siliziumsubstrat 100 ausgebildet. Das Siliziumsubstrat 100 ist vorzugsweise stark p (p+) dotiert, z. B. mit Bor (B). Im Siliziumsubstrat 100 ist ein Graben 101 ausgeführt, der sich auf einen schmäleren oberen Grabenbereich und einem breiteren unteren Grabenbereich zusammensetzt. Eine solche Grabenform kann z. B. durch einen zweistufigen Ätzprozess erzeugt werden, wodurch sich die in 2 gezeigte Flaschenform des Graben 101 ergibt. Um einen ersten unteren Abschnitt des Grabens 101 herum ist eine stark n (n⁺) dotierte Schicht 103 ausgebildet, welche beispielsweise mit Arsen dotiert ist. Diese n⁺-dotierte Schicht bildet als vergrabene Platte die äußere Kondensatorelektrode des Grabenkondensators 1. 2 shows a possible embodiment of a storage capacitor according to the invention 1 as a trench capacitor. The trench capacitor 1 is in a preferably monocrystalline silicon substrate 100 educated. The silicon substrate 100 is preferably heavily doped p (p +), e.g. With boron (B). In the silicon substrate 100 is a ditch 101 executed, which is composed of a narrower upper trench area and a wider lower trench area. Such a trench shape can, for. B. be produced by a two-stage etching process, whereby the in 2 shown bottle shape of the trench 101 results. Around a first lower section of the trench 101 around is a heavily n (n ⁺ ) doped layer 103 formed, which is doped, for example, with arsenic. This n ⁺ -doped layer forms as a buried plate the outer capacitor electrode of the trench capacitor 1 ,

Auf der Grabenwandung im unteren Bereich ist weiter eine aus drei Schichten bestehende Dielektrikum-Schicht 110 ausgebildet. Die erste Schicht ist dabei eine 0,5 nm bis 2 nm dicke Aluminiumoxidschicht, die zweite Schicht eine 0,5 nm bis 2 nm dicke Titanoxidschicht, die durch vollständiges Aufoxidieren einer Titannitridschicht gebildet ist, und die dritte Schicht eine 0,5 nm bis 2 nm dicke Aluminiumoxidschicht. Die drei Schichten sind durch einen Hochtemperaturschritt vermischt. Statt eines Drei-Schichten-Stapels besteht die Möglichkeit alternierend noch weitere Schichten aufzubringen, wobei die erste und die letzte Schicht vorzugsweise immer aus Aluminiumoxid besteht. Alternativ zu Aluminiumoxid kann auch ein anderes der vorstehend genannten Metalloxide eingesetzt werden. Dasselbe gilt für Titannitrid, das auch durch ein anderes der vorstehend genannten Metallnitrid ersetzt werden kann.On the trench wall in the lower area is further consisting of a three-layer dielectric layer 110 educated. The first layer is a 0.5 nm to 2 nm thick aluminum oxide layer, the second layer is a 0.5 nm to 2 nm thick titanium oxide layer formed by completely oxidizing a titanium nitride layer, and the third layer is 0.5 nm to 2 nm thick aluminum oxide layer. The three layers are mixed by a high temperature step. Instead of a three-layer stack, there is the possibility of alternately applying further layers, wherein the first and the last layer preferably always consists of aluminum oxide. As an alternative to aluminum oxide, it is also possible to use another of the abovementioned metal oxides. The same applies to titanium nitride, which can also be replaced by another of the abovementioned metal nitride.

Der Graben 101 ist dann mit einer n⁺-dotierten Füllschicht 105 vorzugsweise eine Polysiliziumschicht als innerer Kondenatorelektrode aufgefüllt. Der Auswahltransistor 2 der DRAM-Zelle in der in 2 gezeigten Ausführungsform weist zwei Diffusionsbereiche 201, 202 auf, die durch Implantieren von Dotieratomen in das Siliziumsubstrat 100 erzeugt und durch einen Kanal 203 getrennt werden. Der erste Diffusionsbereich 201 dient als erste Elektrodenschicht 21 des Auswahltransistors 2 und ist durch eine Kontaktschicht 204 mit einer Bitleitung 6 verbunden. Der zweite Diffusionsbereich 202 ist durch einen Kondensatoranschluss 205 an die n⁺-dotierten Füllschicht 105, die mit der Metallschicht 104 die innere Kondensatorelektrode des Grabenkondensators bildet, angeschlossen. Der Kanal 203 ist weiterhin durch eine dielektrische Schicht 206 von einer Gateelektrodenschicht 207 abgetrennt, die Teil einer Wortleitung 7 ist.The ditch 101 is then with an n ⁺ -doped filling layer 105 preferably a polysilicon layer filled as an inner Kondenatorelektrode. The selection transistor 2 the DRAM cell in the in 2 embodiment shown has two diffusion regions 201 . 202 by implanting dopant atoms into the silicon substrate 100 generated and through a channel 203 be separated. The first diffusion area 201 serves as the first electrode layer 21 of the selection transistor 2 and is through a contact layer 204 with a bit line 6 connected. The second diffusion area 202 is through a capacitor connection 205 to the n ⁺ -doped filling layer 105 that with the metal layer 104 the inner capacitor electrode of the trench capacitor forms, connected. The channel 203 is still through a dielectric layer 206 from a gate electrode layer 207 separated, the part of a wordline 7 is.

Im oberen Bereich des Grabens ist an die Dielektrikumschicht angrenzend eine Isolatorschicht 106 zwischen der Grabenwandung und der Füllschicht 105 des Grabenkondensators 1 vorgesehen. Diese Isolatorschicht 206 verhindert, dass sich längs des Grabens ein parasitärer Transistor zwischen dem Kondensatoranschluss 205 und der vergrabenen Platte 103 ausbildet. Als Isolatorschicht 106 wird dabei vorzugsweise Siliziumdioxid eingesetzt. In Siliziumsubstrat ist weiterhin eine n⁺-dotierte Wanne 107 vorgesehen, die als Verbindung der vergrabenen Platte 103 mit den vergrabenen Platten der weiteren DRAM-Speicherzellen dient. Zur Isolation der DRAM-Zellen untereinander ist ein Isolationsgraben 108 (STI-Isolation) ausgebildet. Die Gateelektrodenschicht 207 und die Wortleitung 7 ist von der Bitleitung 6 in Kontaktschicht 204 durch eine Oxidschicht 208 isoliert.In the upper region of the trench, an insulator layer adjoins the dielectric layer 106 between the trench wall and the filling layer 105 of the trench capacitor 1 intended. This insulator layer 206 prevents a parasitic transistor between the capacitor terminal along the trench 205 and the buried plate 103 formed. As insulator layer 106 it is preferably used silica. In silicon substrate is still an n ⁺ -dotierte pan 107 provided as a connection of the buried plate 103 is used with the buried plates of the other DRAM memory cells. To isolate the DRAM cells with each other is an isolation trench 108 (STI isolation) formed. The gate electrode layer 207 and the wordline 7 is from the bit line 6 in contact layer 204 through an oxide layer 208 isolated.

Ein Ein- und Auslesevorgang der DRAM-Zelle wird über die Wortleitung 7 gesteuert, die mit der Gateelektrodenschicht 207 des Auswahltransistors verbunden ist, um durch Anlegen einer Spannung einen stromleitenden Kanal 103 zwischen den Diffusionsbereichen 201, 202 herzustellen, so dass Information in Form von Ladung in der Metallschicht 104 im Graben 101 über die Anschlussschicht 205 ein- und ausgelesen werden kann.A read and write operation of the DRAM cell is via the word line 7 controlled with the gate electrode layer 207 the selection transistor is connected to a current-conducting channel by applying a voltage 103 between the diffusion areas 201 . 202 produce information in the form of charge in the metal layer 104 in the ditch 101 over the connection layer 205 can be read in and out.

Durch die erfindungsgemäße Auslegung der dielektrischen Zwischenschicht als eine einem Temperaturprozess unterworfene Schichtenfolge, die wenigstens eine erste Metalloxidschicht und eine zweite Metalloxidschicht, die durch vollständiges Aufoxidieren einer Metallnitridschicht gebildet wird, aufweist, lässt sich die elektrische Performance des Grabenkondensators und damit der DRAM-Zelle verbessern und gleichzeitig mechanische Spannungen und eine Waferverbiegung vermindern.By the inventive design the dielectric interlayer as a temperature process subjected layer sequence, the at least one first metal oxide layer and a second metal oxide layer by fully oxidizing a metal nitride layer is formed, can be the electrical performance of the trench capacitor and thus the Improve DRAM cell while maintaining mechanical stresses and reduce wafer bending.

4A bis 4E zeigen ein Verfahren zum Erzeugen von erfindungsgemäßen Speicherkondensatoren als Grabenkondensator mit einer dielektrischen Zwischenschicht, die eine durch einen Hochtemperaturprozess erzeugte Mischschicht bestehend aus einer ersten Al₂O₃-Schicht, einer voll durchoxidierten TiN-Schicht und einer zweiten Al₂O₃-Schicht ist, im Rahmen eines Standard-DRAM-Prozesses. 4A to 4E show a method for producing storage capacitors according to the invention as a trench capacitor with an interlayer dielectric layer, which is a mixed layer produced by a high-temperature process consisting of a first Al ₂ O ₃ layer, a fully through-oxidized TiN layer and a second Al ₂ O ₃ layer, as part of a standard DRAM process.

Wie in 4A dargestellt, werden in einem ersten Prozessschritt die Gräben (zwei gezeigt) für die Grabenkondensatoren in einem p⁺-dotieren Siliziumsubstrat 301 ausgebildet. Hierzu werden nacheinander eine Oxidschicht 302 und eine Nitridschicht 303 auf der Siliziumoberfläche erzeugt. Anschließend werden mit einer Maskenschicht die Bereiche der Grabenkondensatoren auf der Siliziumoberfläche auf bekannte Weise festgelegt und durch eine erste Ätzung Gräben mit einer Tiefe von bis zu 10 μm geätzt.As in 4A 3, in a first process step, the trenches (two shown) for the trench capacitors in a p ⁺ -doped silicon substrate 301 educated. For this purpose, one oxide layer is successively 302 and a nitride layer 303 generated on the silicon surface. Subsequently, with a mask layer, the regions of the trench capacitors are fixed on the silicon surface in a known manner and etched by a first etching trenches with a depth of up to 10 microns.

In einem nächsten Prozessschritt wird dann eine dünne ätzresistente Schicht 304 abgeschieden, um den oberen Bereich des Grabens abzudecken. Die ätzresistente Schicht 304 dient als Ätzmaske für einen weiteren Ätzschritt, bei dem die Gräben im unteren Grabenbereich ausgeweitet werden. Ein Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt ist in 4B dargestellt.In a next process step will then a thin etch-resistant layer 304 deposited to cover the upper area of the trench. The etch-resistant layer 304 serves as an etching mask for a further etching step in which the trenches in the lower trench area are widened. A cross section through the silicon wafer after this process step is in 4B shown.

In einer weiteren Prozessfolge wird die n⁺-dotierte vergrabene Platte 306 ausgebildet. Hierzu wird das Siliziumsubstrat mit Arsen so dotiert, dass sich um den erweiterten Bereiches des Graben herum die n⁺-dotierte Schicht 306 ergibt. Ein Querschnitt durch diese Siliziumscheibe nach diesem Prozessschritt ist in 4C dargestellt.In a further process sequence, the n ⁺ -doped buried plate 306 educated. For this purpose, the silicon substrate is doped with arsenic such that the n ⁺ -doped layer surrounds the widened region of the trench 306 results. A cross section through this silicon wafer after this process step is in 4C shown.

In einem nächsten Prozess wird nun eine dielektrische Zwischenschicht in erfindungsgemäßer Weise ausgebildet. Dieser erfolgt vorzugsweise mit einem ALD-Reaktor, wie er in 3 gezeigt ist. Hierzu wird in einem ersten Schritt eine Aluminiumoxidschicht 307 im unteren Abschnitt auf der Grabenwandung mit einer Schichtdicke von 0,5 bis 2 nm aufgewachsen.In a next process, a dielectric intermediate layer is then formed in accordance with the invention. This is preferably carried out with an ALD reactor, as in 3 is shown. For this purpose, in an initial step, an aluminum oxide layer 307 grown in the lower section on the trench wall with a layer thickness of 0.5 to 2 nm.

Anschließend wird eine Titannitridschicht ebenfalls mit einer Dicke von 0,5 bis 2 nm erzeugt. Die Titannitridschicht wird dann vollständig aufoxidiert, indem der Sauerstoff-Precursor zur Erzeugung der Aluminiumoxidschicht eingeleitet und die Halbleiterscheibe auf 300°C bis 400°C aufgeheizt wird. Nach dem vollständigen Durchoxidieren der Titannitridschicht zur Titanoxidschicht 308 wird dann wiederum eine weitere Aluminiumoxidschicht 309 mit einer Dichte von 0,5 bis 2 nm erzeugt. Der Querschnitt durch die Siliziumscheibe nach diesen Prozessschritten ist in 4D dargestellt. Anschließend wird dann zur Erzeugung einer Mischschicht ein Hochtemperaturschritt, vorzugsweise bei einer Temperatur von 1.000°C und mehr, ausgeführt, um eine Aluminium-/Titanoxid-Mischschicht zu erzeugen.Subsequently, a titanium nitride layer is also produced with a thickness of 0.5 to 2 nm. The titanium nitride layer is then completely oxidized by introducing the oxygen precursor to produce the aluminum oxide layer and heating the semiconductor wafer to 300 ° C to 400 ° C. After completely oxidizing the titanium nitride layer to the titanium oxide layer 308 then again another aluminum oxide layer 309 produced with a density of 0.5 to 2 nm. The cross section through the silicon wafer after these process steps is in 4D shown. Then, to produce a mixed layer, a high-temperature step, preferably at a temperature of 1,000 ° C or more, is then carried out to produce an aluminum / titanium oxide mixed layer.

In einer weiteren Prozessfolge wird dann die innere Kondensatorelektrode erzeugt, in dem der Graben anschließend mit einer leitenden Füllschicht 310, vorzugsweise n⁺-dotiertem Polysilizium aufgefüllt wird. Ein Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt ist in 3E dargestellt. Der Speicherkondensator kann dann im Rahmen der bekannten Standardprozessfolge mit einem Auswahltransistor gekoppelt werden, um DRAM-Speicherzellen herzustellen.In a further process sequence, the inner capacitor electrode is then produced, in which the trench is subsequently provided with a conductive filling layer 310 , preferably n ⁺ -doped polysilicon is filled. A cross section through the silicon wafer after this process step is in 3E shown. The storage capacitor can then be coupled with a selection transistor as part of the known standard process sequence in order to produce DRAM memory cells.

Mit der erfindungsgemäßen dielektrischen Zwischenschicht in Speicherkondensatoren, die aus einer einem Temperaturprozess unterworfenen Schichtenfolge besteht, die wenigstens eine erste Metalloxidschicht und eine zweite Metalloxidschicht, die durch vollständiges Aufoxidieren einer Metallnitridschicht gebildet wird, aufweist, werden die elektrischen Eigenschaften des Speicherkondensators was Durchschlagfestigkeit, Langzeitstabilität und Kapazität betrifft, verbessert und gleichzeitig eine verbesserte Integration in die Standardprozessfolgen zum Ausbilden hoch integrierter Schaltungen erreicht.With the dielectric interlayer according to the invention in storage capacitors resulting from a temperature process subjected layer sequence, the at least one first metal oxide layer and a second metal oxide layer by fully oxidizing a metal nitride layer is formed, the electrical Properties of the storage capacitor what dielectric strength, Long-term stability and capacity concerns, while improving integration in the standard process sequences for forming highly integrated circuits reached.

Claims

Method for producing a dielectric interlayer, in particular for use in a storage capacitor of a semiconductor memory cell, with the process steps: Forming a first metal oxide layer; Form a metal nitride layer; completely oxidizing the metal nitride layer, to form a second metal oxide layer; and then Warm up the entire layer sequence to a mixed layer of the first and second metal oxide layer.

Method according to claim 1, wherein the first metal oxide is alumina, titania, tantalum oxide, Hafnium oxide, zirconium oxide or a lanthanum group oxide, and the metal nitride, aluminum nitride, titanium nitride, tantalum nitride, Hafnium nitride, zirconium nitride or a lanthanum nitride is.

Method according to claim 2, wherein the first metal oxide is alumina and the metal nitride Titanium nitride is.

Method according to one the claims 1 to 3, wherein the layers formed with an atomic layer deposition become.

Method according to claim 4, wherein on the second metal oxide layer, a further first metal oxide layer wherein the oxidation of the metal nitride layer, to form the second metal oxide layer with the aid of the oxygen precursor of the first Metal oxide layer takes place.

Method for producing a storage capacitor, in particular for use in a semiconductor memory cell, with the process steps: Forming a first electrode layer, Form a dielectric interlayer on the first electrode layer, and Forming a second electrode layer on the dielectric Intermediate layer, wherein the dielectric interlayer according to claim 1 to 3 is formed.

The method of claim 6, wherein a trench is performed in a semiconductor substrate, wherein the first electrode layer is formed in the semiconductor substrate around the trench, wherein the dielectric interlayer is formed on the trench wall, and wherein the second electrode layer is formed on the dielectric interlayer.