DE102006017281A1 - Image transfer transistor for CMOS image sensor, has thin nitride layer formed on gate insulating layer by decoupled plasma nitridation process, which operates as barrier and blocks out diffusion of dopants from gate layer - Google Patents

Image transfer transistor for CMOS image sensor, has thin nitride layer formed on gate insulating layer by decoupled plasma nitridation process, which operates as barrier and blocks out diffusion of dopants from gate layer Download PDF

Info

Publication number
DE102006017281A1
DE102006017281A1 DE200610017281 DE102006017281A DE102006017281A1 DE 102006017281 A1 DE102006017281 A1 DE 102006017281A1 DE 200610017281 DE200610017281 DE 200610017281 DE 102006017281 A DE102006017281 A DE 102006017281A DE 102006017281 A1 DE102006017281 A1 DE 102006017281A1
Authority
DE
Germany
Prior art keywords
gate
region
electrically conductive
layer
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200610017281
Other languages
German (de)
Inventor
Young-Sub Pyeongtaek You
Jung-Hwan Yongin Oh
Yong-Woo Yongin Hyung
Hun-Hyeoung Yongin Leam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050036632A external-priority patent/KR100672812B1/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006017281A1 publication Critical patent/DE102006017281A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Abstract

The transistor has a semiconductor channel region of conductivity type, and an electrically conductive gate on the channel region. A gate insulating region extends between the channel region and gate. A thin nitride layer (30) is directly formed on a gate insulating layer (28) within a process chamber using a decoupled plasma nitridation process. The thin nitride layer operates as a dopant barrier, which blocks out diffusion of dopants from the gate layer. An independent claim is also included for a method of forming an image transfer transistor of an image sensing device.

Description

Diese Anmeldung nimmt die Priorität der koreanischen Patentanmeldung Nr. 2005-36632, eingereicht am 2. Mai 2005, deren Offenbarung hierin hierdurch durch Bezugnahme aufgenommen ist, in Anspruch.These Registration takes priority Korean Patent Application No. 2005-36632, filed on May 2, 2005, the disclosure of which is hereby incorporated by reference is eligible.

GEBIET DER ERFINDUNGAREA OF INVENTION

Die vorliegende Erfindung bezieht sich auf integrierte Schaltungen und insbesondere auf Bildsensoren für integrierte Schaltungen und Verfahren zum Bilden von Bildsensoren für integrierte Schaltungen.The The present invention relates to integrated circuits and in particular on image sensors for integrated circuits and methods of forming image sensors for integrated circuits.

HINTERGRUND DER ERFINDUNGBACKGROUND THE INVENTION

CMOS-Bildsensoren weisen typischerweise ein zweidimensionales Array von Bildsensorzellen, die Bildtransporttransistoren in sich aufweisen, auf. Diese Bildsensortransistoren sind konfiguriert, um einen Transport von photoerzeugten Elektron-Loch-Paaren, die während eines Bilderfassungszeitintervalls angesammelt werden, zu steuern. Wie durch 1 dargestellt ist, weist eine herkömmliche CMOS-Bildsensorzelle 10 eine Photodiode (P/D), einen Bildtransporttransistor TX, einen Rücksetz- bzw. Neueinstell-Transistor RX, einen Auswahltransistor SX und einen Zugriffstransistor AX, die wie dargestellt verbunden sind, auf. Der Gate-Anschluss des Auswahltransistors SX ist mit einer schwebenden Diffusionsregion (F/D) verbunden. Diese schwebende Diffusionsregion F/D nimmt von der Photodiode P/D bei der Aktivierung des Bildtransporttransistors TX Ladungsträger auf. Diese Ladungsträger werden erzeugt, wenn eine Photonenstrahlung durch die Photodiode P/D empfangen wird und Elektron-Loch-Paare darin erzeugt werden. Die Ladungsträger, die in der schwebenden Diffusionsregion F/D angesammelt werden, sind wirksam, um den Gate-Anschluss des Auswahltransistors SX vorzuspannen. Die Aktivierung des Neueinstelltransistors RX ist zusätzlich wirksam, um die schwebende Diffusionsregion F/D durch elektrisches Koppeln dieser Region mit einer positiven Leistungsversorgungsspannung VDD neu einzustellen.CMOS image sensors typically include a two-dimensional array of image sensor cells having image transport transistors therein. These image sensor transistors are configured to control a transport of photogenerated electron-hole pairs accumulated during an image acquisition time interval. How through 1 1, a conventional CMOS image sensor cell 10 includes a photodiode (P / D), an image transfer transistor TX, a reset transistor RX, a selection transistor SX, and an access transistor AX connected as shown. The gate terminal of the selection transistor SX is connected to a floating diffusion region (F / D). This floating diffusion region F / D receives charge carriers from the photodiode P / D upon activation of the image transport transistor TX. These carriers are generated when photon radiation is received by the photodiode P / D and electron-hole pairs are generated therein. The carriers accumulated in the floating diffusion region F / D are operative to bias the gate terminal of the selection transistor SX. The activation of the reset transistor RX is additionally effective to readjust the floating diffusion region F / D by electrically coupling this region to a positive power supply voltage VDD.

Daten, die durch eine Menge von Ladungsträgern, die in der schwebenden Diffusionsregion F/D angesammelt werden, widergespiegelt werden, können wirksam sein, um den Auswahltransistor SX leitfähig zu machen, um dadurch die Leistungsversorgungsspannungsleitung VDD mit einem stromführenden Anschluss des Zugriffstransistors AX zu verbinden. Der Zugriffstransistor AX, der bei einem Empfang einer aktiven hohen Spannung an einer entsprechenden Zeilenleitung (ROW) leitfähig gemacht wird, ist wirksam, um die Leistungsversorgungsspannung VDD zu einer Ausgangsleitung (OUT) durchzulassen, wenn sowohl der Auswahltransistor SX als auch der Zugriffstransistor AX leitfähig sind. Um eine hohe Bildqualität zu liefern, ist oftmals ein hoher Grad eines Ladungsträgertransports von der Photodiode P/D zu der schwebenden Diffusionsregion F/D notwendig, wenn der Bildtransporttransistor TX leitfähig gemacht wird. Dieser hohe Grad eines Ladungsträgertransports ist notwendig, um ein Auftreten einer Geisterbilderzeugung (d. h. eines Bildnacheilens) zu verhindern. Die Geisterbilderzeugung kann auftreten, wenn Ladungsträger, die durch die Photodiode P/D erzeugt werden, innerhalb der Photodiode P/D verbleiben, nachdem der Bildtransporttransistor ausgeschaltet ist. Dieser Rest von Ladungsträgern beeinflusst typischerweise eine nächste unmittelbare Sammlung von Photonen durch die Photodiode P/D (z. B. während eines nächsten Rahmens einer Anzeige/Bild-Sequenz) und kann zu der Bildung von Bildartefakten führen, die die Bildqualität reduzieren.Dates, which is due to a lot of charge carriers floating in the Accumulated, mirrored, F / D diffusion region, can be effective to make the selection transistor SX conductive, thereby the Power supply voltage line VDD with a current-carrying Connection of the access transistor AX to connect. The access transistor AX, which when receiving an active high voltage at a conductive line (ROW) is effective, is effective, around the power supply voltage VDD to an output line (OUT) pass when both the selection transistor SX and the Access transistor AX conductive are. To get a high picture quality is often a high degree of charge carrier transport from the photodiode P / D to the floating diffusion region F / D necessary, when the image transport transistor TX is rendered conductive. This high Degree of cargo transport is necessary to detect the occurrence of ghosting (i.e. a picture lag). The ghosting can occur when charge carriers, which are generated by the photodiode P / D, within the photodiode P / D remain after the image transport transistor is turned off is. This remainder of charge carriers typically affects a next immediate collection of photons through photodiode P / D (eg, during a next frame a display / image sequence) and may lead to the formation of image artifacts to lead, the picture quality to reduce.

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY THE INVENTION

Ausführungsbeispiele der Erfindung weisen eine Bilderfassungsvorrichtung mit einem Bildtransporttransistor in derselben auf. Dieser Bildtransporttransistor weist eine Halbleiterkanalregion eines ersten Leitfähigkeitstyps und ein elektrisch leitfähiges Gate an der Halbleiterkanalregion auf. Eine Gate-Isolationsregion ist ebenfalls vorgesehen. Die Gate-Isolationsregion erstreckt sich zwischen der Halbleiterkanalregion und dem elektrisch leitfähigen Gate. Die Gate-Isolationsregion weist eine nitrierte Isolationsschicht, die sich zu einer Schnittstelle mit dem elektrisch leitfähigen Gate erstreckt, und eine im Wesentlichen stickstofffreie Isolationsschicht, die sich zu einer Schnittstelle mit der Halbleiterkanalregion erstreckt, auf. Bei einigen dieser Ausführungsbeispiele weist die nitrierte Isolationsschicht Siliciumoxynitrid (SiON) auf, das durch Nitrieren einer oberen Oberfläche einer Siliciumdioxidschicht gebildet werden kann. Die Gate-Isolationsregion kann eine Dicke in einem Bereich von etwa 30 Å bis etwa 100 Å aufweisen.embodiments The invention features an image capture device with an image transport transistor in the same on. This image transport transistor has a semiconductor channel region a first conductivity type and an electrically conductive gate on the semiconductor channel region. A gate isolation region is also provided. The gate isolation region extends between the semiconductor channel region and the electrically conductive gate. The gate insulation region has a nitrided insulation layer, which forms an interface with the electrically conductive gate extends, and a substantially nitrogen-free insulation layer, which extends to an interface with the semiconductor channel region, on. In some of these embodiments the nitrided insulation layer silicon oxynitride (SiON), the by nitriding an upper surface of a silicon dioxide layer can be formed. The gate insulation region may have a thickness in a range of about 30 Å about 100 Å.

Zusätzliche Bilderfassungsvorrichtungen gemäß Ausführungsbeispielen der Erfindung weisen eine Halbleiterregion mit einer Photodiode in derselben und einen Bildtransporttransistor an der Halbleiterregion auf. Dieser Bildtransporttransistor weist eine Halbleiterkanalregion eines ersten Leitfähigkeitstyps, die mit der Photodiode elektrisch gekoppelt ist, auf. Ein elektrisch leitfähiges Gate ist an der Halbleiterkanalregion vorgesehen. Eine Gate-Isolationsregion ist ebenfalls vorgesehen, die sich zwischen der Halbleiterkanalregion und dem elektrisch leitfähigen Gate erstreckt. Die Gate-Isolationsregion weist eine nitrierte Isolationsschicht, die sich zu einer Schnittstelle mit dem elektrisch leitfähigen Gate erstreckt, und eine im Wesentlichen stickstofffreie Isolationsschicht, die sich zu einer Schnittstelle mit der Halbleiterkanalregion erstreckt, auf.Additional image capture devices according to embodiments of the invention include a semiconductor region having a photodiode therein and an image transport transistor at the semiconductor region. This image transport transistor has a semiconductor channel region of a first conductivity type electrically coupled to the photodiode. An electrically conductive gate is provided on the semiconductor channel region. A gate isolation region is also provided that extends between the semiconductor channel region and the electrically conductive gate. The gate isolation region has a nitrided insulating layer extending to an interface with the electrically conductive gate, and a substantially nitrogen-free insulating layer extending to interface with the semiconductor channel region on.

Weitere Ausführungsbeispiele der Erfindung weisen ein Verfahren zum Bilden eines Bildtransporttransistors einer Bilderfassungsvorrichtung auf. Dieses Verfahren weist das Bilden einer Gate-Isolationsregion an einem Halbleitersubstrat und dann das Nitrieren einer oberen Oberfläche der Gate-Isolationsregion auf. Der Schritt des Nitrierens kann das Durchführen eines entkoppelten Plasmanitrierungs- (DPN-: DPN = Decoupled Plasma Nitridation) Verfahrens an der Gate-Isolationsregion aufweisen. Dieses DPN-Verfahren kann bei Raumtemperatur durchgeführt werden und kann in einer Reaktionskammer, die etwa äquivalente Flussraten von Stickstoffgas (N2) und Heliumgas (He) aufnimmt, durchgeführt werden. Ein elektrisch leitfähiges Gate wird dann an der nitrierten oberen Oberfläche der Gate-Isolationsregion gebildet. Bei einigen dieser Ausführungsbeispiele folgt dem Schritt des Nitrierens der Schritt des Ausheilens bzw. Glühens der Gate-Isolationsregion in einer Stickstoff-aufweisenden Umgebung. Dem Schritt des Bildens des elektrisch leitfähigen Gates kann ferner der Schritt des Ausheilens der Gate-Isolationsregion in einer Stickstoff-aufweisenden Umgebung folgen.Further embodiments of the invention include a method of forming an image transport transistor of an image capture device. This method includes forming a gate insulating region on a semiconductor substrate and then nitriding an upper surface of the gate insulating region. The step of nitriding may include performing a decoupled plasma nitridation (DPN) method on the gate isolation region. This DPN process can be carried out at room temperature and can be carried out in a reaction chamber which receives approximately equivalent flow rates of nitrogen gas (N 2 ) and helium gas (He). An electrically conductive gate is then formed on the nitrided top surface of the gate insulation region. In some of these embodiments, the step of nitriding is followed by the step of annealing the gate insulation region in a nitrogen-containing environment. The step of forming the electrically conductive gate may further be followed by the step of annealing the gate isolation region in a nitrogen-containing environment.

Bei weiteren Ausführungsbeispielen der Erfindung weist der Schritt des Bildens einer Gate-Isolationsregion das Bilden einer Gate-Oxid-Schicht an dem Halbleitersubstrat unter Verwendung eines Radikaloxidationsverfahrens auf. Dieses Radikaloxidationsverfahren kann in einer Reaktionskammer, die Wasserstoff- (H2-) und Sauerstoff- (O2-) Gas aufnimmt, durchgeführt werden. Das Radikaloxidationsverfahren kann ferner bei einer Temperatur in einem Bereich von etwa 450°C bis etwa 950°C und bei einem Druck in einem Bereich von etwa 2 Torr bis etwa 5 Torr durchgeführt werden. Ein Verhältnis der Flussraten des Sauerstoffs (O2) und des Wasserstoffs (H2) kann außerdem in einem Bereich von etwa 70 bis etwa 110 liegen. Das Wasserstoff- (H2-) und das Sauerstoff- (O2-) Gas können insbesondere mit Raten von etwa 0,1 sccm bzw. 9,0 sccm fließen.In further embodiments of the invention, the step of forming a gate insulating region comprises forming a gate oxide layer on the semiconductor substrate using a radical oxidation process. This radical oxidation process can be carried out in a reaction chamber which receives hydrogen (H 2 -) and oxygen (O 2 -) gas. The radical oxidation process may be further conducted at a temperature in a range of about 450 ° C to about 950 ° C and at a pressure in a range of about 2 Torr to about 5 Torr. A ratio of the flow rates of the oxygen (O 2 ) and the hydrogen (H 2 ) may also be in a range of about 70 to about 110. In particular, the hydrogen (H 2 ) and oxygen (O 2 ) gas may flow at rates of about 0.1 sccm and 9.0 sccm, respectively.

KURZE BESCHREIBUNG DER ZEICHNUNGENSHORT DESCRIPTION THE DRAWINGS

1 ist ein elektrisches Schema einer herkömmlichen CMOS-Bildsensorzelle. 1 is an electrical schematic of a conventional CMOS image sensor cell.

2A–2E sind Querschnittsansichten von Zwischenstrukturen, die Verfahren zum Bilden eines Bildtransporttransistors gemäß Ausführungsbeispielen der vorliegenden Erfindung darstellen. 2A - 2E 13 are cross-sectional views of intermediate structures illustrating methods of forming an image transport transistor in accordance with embodiments of the present invention.

3 ist eine graphische Darstellung, die eine Reaktionskammertemperatur als eine Funktion der Zeit während eines Radikaloxidationsverfahrens darstellt. 3 FIG. 12 is a graph illustrating a reaction chamber temperature as a function of time during a radical oxidation process. FIG.

4 ist eine graphische Darstellung, die eine Reaktionskammertemperatur als eine Funktion der Zeit während eines PNA-Ausheilverfahrens darstellt. 4 Figure 4 is a graph illustrating a reaction chamber temperature as a function of time during a PNA anneal process.

5A–5D sind Querschnittsansichten von Zwischenstrukturen, die Verfahren zum Bilden von CMOS-Bildsensoren gemäß Ausführungsbeispielen der vorliegenden Erfindung darstellen. 5A - 5D 13 are cross-sectional views of intermediate structures illustrating methods of forming CMOS image sensors according to embodiments of the present invention.

DETAILLIERTE BESCHREIBUNG VON BEVORZUGTEN AUSFÜHRUNGSBEISPIELENDETAILED DESCRIPTION OF PREFERRED EMBODIMENTS

Die vorliegende Erfindung ist im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen vollständiger beschrieben, in denen bevorzugte Ausführungsbeispiele der Erfindung gezeigt sind. Diese Erfindung kann jedoch in unterschiedlichen Formen ausgeführt sein und sollte nicht auf die hierin dargelegten Ausführungsbeispiele begrenzt aufgefasst werden. Diese Ausführungsbeispiele sind vielmehr vorgesehen, derart, dass diese Offenbarung gründlich und vollständig ist, und dieselben werden Fachleuten den Schutzbereich der Erfindung vollständig vermitteln. In den Zeichnungen sind die Dicken von Schichten und Regionen zur Verdeutlichung übertrieben dargestellt. Es ist ferner offensichtlich, dass, wenn auf eine Schicht als „an" bzw. „auf" einer anderen Schicht oder einem Substrat Bezug genommen wird, dieselbe direkt an bzw. auf der anderen Schicht oder dem Substrat sein kann oder dazwischenliegende Schichten ebenfalls vorhanden sein können. Die Ausdrücke „erster Leitfähigkeitstyp" und „zweiter Leitfähigkeitstyp" beziehen sich außerdem auf entgegengesetzte Leitfähigkeitstypen, wie z. B. N oder P, jedes hierin beschriebene und dargestellte Ausführungsbeispiel weist jedoch ebenso das komplementäre Ausführungsbeispiel desselben auf. Gleiche Ziffern beziehen sich durchgehend auf gleiche Elemente.The The present invention is described below with reference to FIGS attached Drawings more complete described in which preferred embodiments of the invention are shown. However, this invention may be embodied in various forms and should not be construed as limited to the embodiments set forth herein. These embodiments rather, such that this disclosure is thorough and Completely and they will be the scope of the invention to those skilled in the art completely mediate. In the drawings, the thicknesses of layers and regions are Exaggeration exaggerated shown. It is also obvious that when on a shift as "on" or "on" another layer or a substrate, the same directly to or may be on the other layer or substrate or intervening Layers can also be present. The terms "first Conductivity type "and" second conductivity type "also refer to opposite conductivity types, such as N or P, any embodiment described and illustrated herein However, it also has the complementary embodiment of the same. The same numbers refer to the same elements throughout.

Wie durch 2A dargestellt ist, weisen Verfahren zum Bilden eines Bildtransporttransistors gemäß Ausführungsbeispielen der vorliegenden Erfindung das Bilden einer Kanalregion 22 in einem Halbleitersubstrat 20 auf. Diese Kanalregion 22 kann als eine P-Region in dem Fall gebildet sein, dass der Bildtransporttransistor ein NMOS-Transistor ist, oder als eine N-Region in dem Fall gebildet sein, dass der Bildtransporttransistor ein PMOS-Transistor ist. Die Kanalregion 22 ist mit einer Photodiode P/D elektrisch gekoppelt. Diese Photodiode weist eine P-Region 24 (Anode) und eine N-Region 26 (Kathode) auf. Die P-Region 24 kann durch Implantieren von B oder BF2 in das Substrat 20 gebildet werden, und die N-Region 26 kann durch Implantieren von P oder AS in das Substrat 20 gebildet werden. Wie durch 2B dargestellt ist, kann eine Gate-Isolationsschicht 28 an einer oberen Oberfläche des Substrat 20 gebildet werden. Diese Gate-Isolationsschicht 28 kann durch ein thermisches Oxidationsverfahren, eine chemische Dampfabscheidung (CVD; CVD = Chemical Vapor Deposition) oder ein Radikaloxidationsverfahren gebildet werden. Die Gate-Isolationsschicht 28 kann bis zu einer Dicke in einem Bereich zwischen etwa 30 Å und etwa 100 Å gebildet werden. Ein Radikaloxidationsverfahren kann in einer Reaktionskammer, die Wasserstoff- (H2-) und Sauerstoff- (O2-) Gas aufnimmt, durchgeführt werden und kann bei einer Temperatur in einem Bereich von etwa 450°C bis etwa 950°C durchgeführt werden. Wie durch 3 dargestellt ist, kann die Temperatur in der Reaktionskammer während der Radikaloxidation als eine Funktion der Zeit von einer unteren Temperatur von 450°C zu einer maximalen Temperatur von 950°C während eines Zeitintervalls von 0t bis 1 lt variieren, wobei "t" einen Wert darstellt, der in einem Fall variieren kann, dass Zeitintervalle von 0 bis 1 lt ungleichmäßig sind. Während des Radikaloxidationsverfahrens kann die Kammer bei einem Druck in einem Bereich von etwa 2 Torr bis etwa 5 Torr gehalten werden. Das Wasserstoff- (H2-) und das Sauerstoff- (O2-) Gas können mit Raten, die ein Sauerstoff-zu-Wasserstoff-Ratenverhältnis in einem Bereich von etwa 70 bis etwa 110 erreichen, fließen. Das Wasserstoff- (H2-) und das Sauerstoff- (O2-) Gas können insbesondere mit Raten von etwa 0,1 sccm bzw. etwa 9,0 sccm fließen.How through 2A 1, methods for forming an image transport transistor according to embodiments of the present invention include forming a channel region 22 in a semiconductor substrate 20 on. This channel region 22 may be formed as a P region in the case that the image transport transistor is an NMOS transistor or may be formed as an N region in the case where the image transport transistor is a PMOS transistor. The canal region 22 is electrically coupled to a photodiode P / D. This photodiode has a P region 24 (Anode) and an N-region 26 (Cathode) on. The P region 24 can be by implanting B or BF2 into the substrate 20 be formed, and the N region 26 can be done by implanting P or AS into the substrate 20 be formed. How through 2 B can be shown, a gate insulation layer 28 on an upper surface of the substrate 20 be formed. This gate insulation layer 28 can be formed by a thermal oxidation process, a chemical vapor deposition (CVD) or a radical oxidation process. The gate insulation layer 28 can be formed to a thickness in a range between about 30 Å and about 100 Å. A radical oxidation process may be carried out in a reaction chamber that receives hydrogen (H 2 ) and oxygen (O 2 ) gas and may be conducted at a temperature in a range of about 450 ° C to about 950 ° C. How through 3 As shown, the temperature in the reaction chamber during radical oxidation may vary as a function of time from a lower temperature of 450 ° C to a maximum temperature of 950 ° C for a time interval of 0t to 1 lt, where "t" represents a value which may vary in a case that time intervals of 0 to 1 lt are uneven. During the radical oxidation process, the chamber may be maintained at a pressure in a range of about 2 Torr to about 5 Torr. The hydrogen (H 2 ) and oxygen (O 2 ) gas may flow at rates that reach an oxygen to hydrogen rate ratio in a range of about 70 to about 110. In particular, the hydrogen (H 2 ) and oxygen (O 2 ) gas may flow at rates of about 0.1 sccm and about 9.0 sccm, respectively.

Nun Bezug nehmend auf 2C wird eine dünne Nitridschicht 30 direkt an der Gate-Isolationsschicht 28 gebildet. Diese dünne Nitridschicht 30 kann in einer Verfahrenskammer unter Verwendung eines entkoppelten Plasmanitrierungs-(DPN-) Verfahrens gebildet werden, das eine obere Oberflächenregion des Siliciumdioxids (SiO2) in der Gate-Isolationsschicht 28 zu Siliciumoxynitrid (SiON) umwandeln kann. Obwohl es nicht gewünscht ist, durch jegliche Theorie begrenzt zu sein, wird angenommen, dass diese dünne Nitridschicht als eine Dotierstoff- bzw. Dotandbarriere (z. B. Bordiffusionssperrschicht) dient, die eine Aus-Diffusion von Dotierstoffen aus einer folgend ge bildeten Gate-Schicht sperrt, die Rauschcharakteristika des Bildtransporttransistors verbessert und eine Geisterbilderzeugung hemmt. Dieses DPN-Verfahren kann das Fließen von N2- und H2-Gas bei Raumtemperatur und mit Raten äquivalent zu 100 sccm bzw. 100 sccm mit einem konstanten Kammerdruck von 80 mTorr und einer Kammer-Hochfrequenzleistung von 500 Watt aufweisen. Diese dünne Nitridschicht 30 kann bis zu einer Dicke in einem Bereich zwischen etwa 1 A und etwa 10 A gebildet werden. Dieses DPN-Verfahren kann über eine Reihe von Zeitintervallen durchgeführt werden, die ein Anfangsstabilisierungszeitintervall (Dauer = 10 s), ein Zündzeitintervall (Dauer = 5 s), ein Nitrierungszeitintervall (Dauer = 60 s), ein Lösezeitintervall (Dauer = 5 s) und ein Endreinigungszeitintervall (Dauer = 5 s) aufweisen. Die Stabilisierungs- und Reinigungszeitintervalle können bei einer Hochfrequenzleistung von 0 Watt durchgeführt werden, und die Zünd-, Nitrierungs- und Lösezeitintervalle können bei einer Hochfrequenzleistung von 500 Watt durchgeführt werden. Dem DPN-Verfahren kann ein Ausheilschritt folgen, der in der Verfahrenskammer, die Stickstoff- und Sauerstoffgas, das bei einem Druck von 5 Torr gehalten wird, aufnimmt, durchgeführt wird.Now referring to 2C becomes a thin nitride layer 30 directly on the gate insulation layer 28 educated. This thin nitride layer 30 can be formed in a process chamber using a decoupled plasma nitriding (DPN) process that includes an upper surface region of the silica (SiO 2 ) in the gate insulation layer 28 to convert to silicon oxynitride (SiON). Although not wishing to be limited by any theory, it is believed that this thin nitride layer serves as a dopant barrier (eg, boron diffusion barrier layer) that prevents out-diffusion of dopants from a subsequently formed gate. Layer blocks, improves the noise characteristics of the image transport transistor and inhibits ghosting. This DPN process can include flowing N 2 and H 2 gas at room temperature and at rates equivalent to 100 sccm and 100 sccm, respectively, with a constant chamber pressure of 80 mTorr and a chamber RF power of 500 watts. This thin nitride layer 30 can be formed to a thickness in a range between about 1 A and about 10 A. This DPN process can be performed over a series of time intervals including an initial stabilization time interval (duration = 10 sec), an ignition time interval (duration = 5 sec), a nitriding time interval (duration = 60 sec), a release time interval (duration = 5 sec) and have a final cleaning time interval (duration = 5 s). The stabilization and cleaning time intervals can be performed at a high frequency power of 0 watts, and the ignition, nitriding and dissolution time intervals can be performed at a high frequency power of 500 watts. The DPN process may be followed by an annealing step carried out in the process chamber receiving nitrogen and oxygen gas maintained at a pressure of 5 Torr.

Wie durch 4 dargestellt ist, kann während eines Nachnitrierungsausheilens (PNA; PNA = Post-Nitridation Anneal) die Temperatur in der Reaktionskammer als eine Funktion der Zeit von einer unteren Temperatur von 450°C bis zu einer maximalen Temperatur von 1000°C während eines Zeitintervalls von 0t bis 9t variieren, wobei "t" einen Wert darstellt, der für den Fall variieren kann, dass Zeitintervalle von 0 bis 9t ungleichmäßig sind. Bei einigen Ausführungsbeispielen kann der PNA-Schritt nach einem folgenden Schritt zum Bilden einer elektrisch leitfähigen Gate-Schicht an der Gate-Isolationsschicht durchgeführt werden. Eine elektrisch leitfähige Gate-Schicht 32 wird an der dünnen Nitridschicht 30, wie durch 2D dargestellt ist, gebildet. Diese elektrisch leitfähige Gate-Schicht 32 kann beispielsweise aus polykristallinem Silicium gebildet werden. Nun Bezug nehmend auf 2E werden dann die Gate-Schicht 32, die Nitridschicht 30 und die Gate-Isolationsschicht 28 als Regionen 32a, 30a und 28a photolithographisch gemustert bzw. strukturiert, um eine isolierte Gate-Elektrode des Bildtransporttransistors zu definieren.How through 4 During a post-nitridation anneal (PNA), the temperature in the reaction chamber may, as a function of time, vary from a lower temperature of 450 ° C to a maximum temperature of 1000 ° C for a time interval of 0t to 9t, where "t" represents a value that may vary in the event that time intervals from 0 to 9t are uneven. In some embodiments, the PNA step may be performed after a subsequent step of forming an electrically conductive gate layer on the gate insulating layer. An electrically conductive gate layer 32 becomes on the thin nitride layer 30 like through 2D is formed. This electrically conductive gate layer 32 For example, it may be formed of polycrystalline silicon. Now referring to 2E then become the gate layer 32 , the nitride layer 30 and the gate insulation layer 28 as regions 32a . 30a and 28a photolithographically patterned to define an insulated gate electrode of the image transport transistor.

Nun Bezug nehmend auf 5A–5D weisen Verfahren zum Bilden von Bildsensoren das Bilden einer Grabentrennregion 53 und einer Kanalregion 52 in einem Halbleitersubstrat 50 aus einem ersten Leitfähigkeitstyp auf. Diese Kanalregion 52 kann als eine P-Region für den Fall gebildet werden, dass der Sensor NMOS-Bildtransporttransistoren verwendet, oder als eine N-Region für den Fall gebildet werden, dass der Sensor PMOS-Bildtransporttransistoren verwendet. Eine Photodiode wird ebenfalls benachbart zu der Kanalregion 52 gebildet. Diese Photodiode wird als ein P-N-Übergang in dem Substrat 50 gebildet. Dieser P-N-Übergang weist eine P-Region 54 und eine N-Region 56 auf. Typische P-Dotierstoffe weisen B und BF2 auf, und typische N-Dotierstoffe weisen As und P auf. Eine Gate-Isolationsschicht 58 wird an einer Oberfläche des Substrats 50 gebildet. Diese Gate-Isolationsschicht 58 kann unter Verwendung eines thermischen Oxidationsverfahrens, eines chemischen Dampfabscheidungs- (CVD-) Verfahrens oder eines Radikaloxidationsverfahrens, wie im Vorhergehenden hinsichtlich 2A–2E beschrieben ist, gebildet werden. Die Gate-Isolationsschicht 58 kann zu einer Dicke in einem Bereich zwischen etwa 30 A und etwa 100 A gebildet werden. Danach wird eine dünne Nitridschicht 60 direkt an der Gate-Isolationsschicht 58 gebildet. Diese dünne Nitridschicht 60 kann in einer Verfahrenskammer unter Verwendung eines entkoppelten Plasmanitrierungs- (DPN-) Verfahrens gebildet werden, das Siliciumdioxid (SiO2) in der Gate-Isolationsschicht 58 in Siliciumoxynitrid (SiON) umwandeln kann.Now referring to 5A - 5D For example, methods of forming image sensors include forming a trench separation region 53 and a channel region 52 in a semiconductor substrate 50 from a first conductivity type. This channel region 52 may be formed as a P region in the case that the sensor uses NMOS image transport transistors, or as an N region in the case where the sensor uses PMOS image transport transistors. A photodiode also becomes adjacent to the channel region 52 educated. This photodiode is called a PN junction in the substrate 50 educated. This PN junction has a P region 54 and an N region 56 on. Typical P-type dopants have B and BF2 and typical N-type dopants have As and P. A gate insulation layer 58 is on a surface of the substrate 50 educated. This gate insulation layer 58 can be carried out using a thermal oxidation process, a chemical vapor deposition (CVD) process or a radical oxidation process as above the respect 2A - 2E is described, are formed. The gate insulation layer 58 can be formed to a thickness in a range between about 30A and about 100A. Thereafter, a thin nitride layer 60 directly on the gate insulation layer 58 educated. This thin nitride layer 60 can be formed in a process chamber using a decoupled plasma nitriding (DPN) process, the silicon dioxide (SiO 2 ) in the gate insulation layer 58 into silicon oxynitride (SiON).

Dieses DPN-Verfahren kann das Fließen von N2- und H2-Gas bei einer Raumtemperatur und mit Raten äquivalent zu 100 sccm bzw. 100 sccm mit einem konstanten Kammerdruck von 80 mTorr und einer Kammer-Hochfrequenzleistung von 500 Watt aufweisen. Diese dünne Nitridschicht 60 kann zu einer Dicke in einem Bereich von etwa 1Δ und etwa 10Δ gebildet werden. Dieses DPN-Verfahren kann über eine Reihe von Zeitintervallen, die ein Anfangsstabilisierungszeitintervall (Dauer = 10 s), ein Zündzeitintervall (Dauer = 5 s), ein Nitrierungszeitintervall (Dauer = 60 s), ein Lösezeitintervall (Dauer = 5 s) und ein Endreinigungszeitintervall (Dauer = 5 s) aufweisen, durchgeführt werden. Die Stabilisierungs- und Reinigungszeitintervalle können bei einer Hochfrequenzleistung von 0 Watt durchgeführt werden, und die Zünd-, Nitrierungs- und Lösezeitintervalle können bei einer Hochfrequenzleistung von 500 Watt durchgeführt wer den. Dem DPN-Verfahren kann ein Ausheilschritt folgen, der in der Verfahrenskammer, die Stickstoff- und Sauerstoffgas, das bei einem Druck von 5 Torr gehalten wird, aufnimmt, durchgeführt wird. Wie durch 4 dargestellt ist, kann während eines Nachnitrierungsausheilens (PNA) die Temperatur in der Reaktionskammer als eine Funktion der Zeit von einer unteren Temperatur von 450°C bis zu einer maximalen Temperatur von 1000°C während eines Zeitintervalls von 0t bis 9t variieren, wobei "t" einen Wert darstellt, der für den Fall variieren kann, dass die Zeitintervalle von 0 bis 9t ungleichmäßig sind: Eine elektrisch leitfähige Gate-Schicht 62 wird dann an der dünnen Nitridschicht 60 gebildet. Diese elektrisch leitfähige Gate-Schicht 62 kann beispielsweise aus polykristallinem Silicium gebildet werden.This DPN process may include flowing N 2 and H 2 gas at room temperature and at rates equivalent to 100 sccm and 100 sccm, respectively, with a constant chamber pressure of 80 mTorr and a chamber RF power of 500 watts. This thin nitride layer 60 can be formed to a thickness in a range of about 1Δ and about 10Δ. This DPN method may be run over a series of time intervals including an initial stabilization time interval (duration = 10 sec), an ignition time interval (duration = 5 sec), a nitration time interval (duration = 60 sec), a release time interval (duration = 5 sec) and a final cleaning time interval (Duration = 5 s). The stabilization and cleaning time intervals can be performed at a high frequency power of 0 watts, and the ignition, nitriding and dissolution time intervals can be performed at a high frequency power of 500 watts who the. The DPN process may be followed by an annealing step carried out in the process chamber receiving nitrogen and oxygen gas maintained at a pressure of 5 Torr. How through 4 During a post-nitriding anneal (PNA), the temperature in the reaction chamber may vary as a function of time from a lower temperature of 450 ° C to a maximum temperature of 1000 ° C during a time interval from 0t to 9t, where "t" represents a value that may vary in the event that the time intervals from 0 to 9t are uneven: an electrically conductive gate layer 62 is then on the thin nitride layer 60 educated. This electrically conductive gate layer 62 For example, it may be formed of polycrystalline silicon.

Nun Bezug nehmend auf 5B werden dann die elektrisch leitfähige Gate-Schicht 62 und die Gate-Isolationsschicht 58 photolithographisch gemustert, um eine Gate-Elektrode eines Bildtransporttransistors TX (Regionen 62a, 60a und 58a), eine Gate-Elektrode eines Neueinstelltransistors RX (Regionen 62b, 60b und 58b) und eine Gate-Elektrode eines Auswahltransistors SX (Regionen 62c, 60c und 58c) zu definieren. Danach wird eine Mehrzahl von Metallleitungen 64a, 64b und 64c an entsprechenden Gate-Elektroden, wie durch 5C dargestellt ist, gebildet. Eine Metallleitung 66 kann ferner als ein Lichtsperrschutz in einer Zwischenschicht-Isolationsschicht 68, die unter Verwendung eines CVD-Verfahrens gebildet werden kann, gebildet werden.Now referring to 5B then become the electrically conductive gate layer 62 and the gate insulation layer 58 photolithographically patterned to form a gate electrode of an image transport transistor TX (regions 62a . 60a and 58a ), a gate electrode of a reset transistor RX (regions 62b . 60b and 58b ) and a gate of a selection transistor SX (regions 62c . 60c and 58c ) define. Thereafter, a plurality of metal lines 64a . 64b and 64c at corresponding gate electrodes, as by 5C is formed. A metal pipe 66 can also be used as a light blocking protection in an interlayer insulation layer 68 , which can be formed using a CVD method.

Nun Bezug nehmend auf 5D können ein Farbfilter 70, eine Mantelschicht 72 und ein Mikrolinsenarray 74 an der Zwischenschicht-Isolationsschicht 68 unter Verwendung von herkömmlichen Verfahren gebildet werden. Es kann ferner eine Passivierung (nicht gezeigt) an dem Mikrolinsenarray 74 vorgesehen werden.Now referring to 5D can a color filter 70 , a cladding layer 72 and a microlens array 74 at the interlayer insulation layer 68 be formed using conventional methods. It may further include a passivation (not shown) on the microlens array 74 be provided.

In den Zeichnungen und der Beschreibung sind typische bevorzugte Ausführungsbeispiele der Erfindung offenbart, und obwohl spezifische Ausdrücke verwendet werden, werden dieselben lediglich in einem allgemeinen und beschreibenden Sinn und nicht zum Zweck der Begrenzung verwendet, wobei der Schutzbereich der Erfindung in den folgenden Ansprüchen dargelegt ist.In The drawings and the description are typical preferred embodiments of the invention, and although using specific terms they become merely general and descriptive Sense and not used for the purpose of limiting, with the scope of protection the invention is set forth in the following claims.

Claims (25)

Bildtransporttransistor einer Bilderfassungsvorrichtung, mit: einer Halbleiterkanalregion eines ersten Leitfähigkeitstyps; einem elektrisch leitfähigen Gate an der Halbleiterkanalregion; und einer Gate-Isolationsregion, die sich zwischen der Halbleiterkanalregion und dem elektrisch leitfähigen Gate erstreckt, wobei die Gate-Isolationsregion eine nitrierte Isolationsschicht, die sich zu einer Schnittstelle mit dem elektrisch leitfähigen Gate erstreckt, und eine im Wesentlichen stickstofffreie Isolationsschicht, die sich zu einer Schnittstelle mit der Halbleiterkanalregion erstreckt, aufweist.Image transport transistor of an image acquisition device, With: a semiconductor channel region of a first conductivity type; one electrically conductive Gate at the semiconductor channel region; and a gate isolation region, located between the semiconductor channel region and the electrically conductive gate extends, wherein the gate insulation region, a nitrided insulation layer, which forms an interface with the electrically conductive gate extends, and a substantially nitrogen-free insulation layer, which extends to an interface with the semiconductor channel region, having. Bildtransporttransistor nach Anspruch 1, bei dem die nitrierte Isolationsschicht Siliciumoxynitrid (SiON) aufweist.An image transport transistor according to claim 1, wherein the nitrided insulation layer comprises silicon oxynitride (SiON). Bildtransporttransistor nach Anspruch 1, bei der das elektrisch leitfähige Gate eine Polysiliciumregion eines ersten Leitfähigkeitstyps aufweist.An image transport transistor according to claim 1, wherein the electrically conductive Gate has a polysilicon region of a first conductivity type. Bildtransporttransistor nach Anspruch 2, bei dem die Gate-Isolationsregion eine Dicke in einem Bereich von etwa 30 A bis etwa 100 A aufweist.An image transport transistor according to claim 2, wherein the gate insulation region has a thickness in a range of about 30 A has up to about 100A. Bildtransporttransistor nach Anspruch 1, bei dem die Gate-Isolationsregion eine Siliciumdioxidschicht mit einer nitrierten oberen Oberfläche aufweist.An image transport transistor according to claim 1, wherein the gate insulation region comprises a silicon dioxide layer with a nitrided one upper surface having. Bildtransporttransistor nach Anspruch 1, bei dem ein Prozentsatz von Stickstoff in der im Wesentlichen stickstofffreien Isolationsschicht kleiner als etwa 10 Gew.-% ist.An image transport transistor according to claim 1, wherein a percentage of nitrogen in the substantially nitrogen-free Insulation layer is less than about 10 wt .-% is. Bilderfassungsvorrichtung, mit: einer Halbleiterregion mit einer Photodiode in derselben; und einem Bildtransporttransistor an der Halbleiterregion, wobei der Bildtransporttransistor folgende Merkmale aufweist: eine Halbleiterkanalregion eines ersten Leitfähigkeitstyps, die mit der Photodiode elektrisch gekoppelt ist; ein elektrisch leitfähiges Gate an der Halbleiterkanalregion; und eine Gate-Isolationsregion, die sich zwischen der Halbleiterkanalregion und dem elektrisch leitfähigen Gate erstreckt, wobei die Gate-Isolationsregion eine nitrierte Isolationsschicht, die sich zu einer Schnittstelle mit dem elektrisch leitfähigen Gate erstreckt, und eine im Wesentlichen stickstofffreie Isolationsschicht, die sich zu einer Schnittstelle mit der Halbleiterkanalregion erstreckt, aufweist.Image capture device, with: a semiconductor region with a photodiode in it; and an image transport transistor at the semiconductor region, the image transport transistor following Features include: a semiconductor channel region of a first Conductivity type, which is electrically coupled to the photodiode; an electric one conductive Gate at the semiconductor channel region; and a gate isolation region, located between the semiconductor channel region and the electrically conductive gate extends, wherein the gate insulation region, a nitrided insulation layer, which forms an interface with the electrically conductive gate extends, and a substantially nitrogen-free insulation layer, which extends to an interface with the semiconductor channel region, having. Vorrichtung nach Anspruch 7, bei der die nitrierte Isolationsschicht Siliciumoxynitrid (SiON) aufweist.Apparatus according to claim 7, wherein the nitrided Insulation layer silicon oxynitride (SiON) has. Vorrichtung nach Anspruch 7, bei der das elektrisch leitfähige Gate eine Polysiliciumregion eines ersten Leitfähigkeitstyps aufweist.Apparatus according to claim 7, wherein the electrically conductive Gate has a polysilicon region of a first conductivity type. Vorrichtung nach Anspruch 8, bei der die Gate-Isolationsregion eine Dicke in einem Bereich von etwa 30 A bis etwa 100 A aufweist.The device of claim 8, wherein the gate isolation region has a thickness in a range of about 30 Å to about 100 Å. Vorrichtung nach Anspruch 7, bei der die Gate-Isolationsregion eine Siliciumdioxidschicht mit einer nitrierten oberen Oberfläche aufweist.The device of claim 7, wherein the gate isolation region has a silicon dioxide layer with a nitrided top surface. Verfahren zum Bilden eines Bildtransporttransistors einer Bilderfassungsvorrichtung, mit folgenden Schritten: Bilden einer Gate-Isolationsregion an einem Halbleitersubstrat; Nitrieren einer oberen Oberfläche der Gate-Isolationsregion; und Bilden eines elektrisch leitfähigen Gates an der nitrierten oberen Oberfläche der Gate-Isolationsregion.A method of forming an image transport transistor an image capture device, with the following steps: Form a gate insulating region on a semiconductor substrate; nitriding an upper surface the gate isolation region; and Forming an electrically conductive gate on the nitrided upper surface the gate isolation region. Verfahren nach Anspruch 12, bei dem dem Schritt des Nitrierens ein Schritt des Ausheilens der Gate-Isolationsregion in einer Stickstoff-aufweisenden Umgebung folgt.The method of claim 12, wherein the step nitriding, a step of annealing the gate insulation region in a nitrogen-containing environment follows. Verfahren nach Anspruch 12, bei dem dem Schritt des Bildens des elektrisch leitfähigen Gates ein Schritt des Ausheilens der Gate-Isolationsregion in einer Stickstoffaufweisenden Umgebung folgt.The method of claim 12, wherein the step forming the electrically conductive Gates a step of healing the gate isolation region in one Nitrogen-containing environment follows. Verfahren nach Anspruch 12, bei dem der Schritt des Nitrierens das Durchführen eines entkoppelten Plasmanitrierungs- (DPN-) Verfahrens an der Gate-Isolationsregion aufweist.The method of claim 12, wherein the step of nitriding performing of a decoupled plasma nitriding (DPN) method at the gate isolation region having. Verfahren nach Anspruch 15, bei dem das DPN-Verfahren bei etwa Raumtemperatur durchgeführt wird.The method of claim 15, wherein the DPN method performed at about room temperature becomes. Verfahren nach Anspruch 15, bei dem das DPN-Verfahren in einer Reaktionskammer, die etwa äquivalente Flussraten von Stickstoffgas (N2) und Heliumgas (He) aufnimmt, durchgeführt wird.The method of claim 15, wherein the DPN process is performed in a reaction chamber that receives approximately equivalent flow rates of nitrogen gas (N 2 ) and helium gas (He). Verfahren nach Anspruch 15, bei dem das DPN-Verfahren das Anregen eines Stickstoffplasmas bei etwa 500 Watt aufweist.The method of claim 15, wherein the DPN method stimulating a nitrogen plasma at about 500 watts. Verfahren nach Anspruch 12, bei dem der Schritt des Bildens einer Gate-Isolationsregion das Bilden einer Gate-Oxidschicht an dem Halbleitersubstrat unter Verwendung eines Radikaloxidationsverfahrens aufweist.The method of claim 12, wherein the step forming a gate insulating region, forming a gate oxide layer on the semiconductor substrate using a radical oxidation method having. Verfahren nach Anspruch 19, bei dem das Radikaloxidationsverfahren in einer Reaktionskammer, die Wasserstoff- (H2-) und Sauerstoff- (O2-) Gas aufnimmt, durchgeführt wird.The method of claim 19, wherein the radical oxidation process is carried out in a reaction chamber that receives hydrogen (H 2 ) and oxygen (O 2 ) gas. Verfahren nach Anspruch 20, bei dem das Radikaloxidationsverfahren bei einer Temperatur in einem Bereich von etwa 450°C bis etwa 950°C durchgeführt wird.The method of claim 20, wherein the radical oxidation process at a temperature in a range of about 450 ° C to about 950 ° C is performed. Verfahren nach Anspruch 21, bei dem das Radikaloxidationsverfahren bei einem Druck in einem Bereich von etwa 2 Torr bis etwa 5 Torr durchgeführt wird.The method of claim 21, wherein the radical oxidation process at a pressure in a range of about 2 Torr to about 5 Torr carried out becomes. Verfahren nach Anspruch 21, bei dem das Wasserstoff- (H2-) und das Sauerstoff- (O2-) Gas mit Raten von jeweils etwa 0,1 sccm und etwa 9,0 sccm fließen.The process of claim 21, wherein the hydrogen (H 2 ) and oxygen (O 2 ) gas flow at rates of about 0.1 sccm and about 9.0 sccm, respectively. Verfahren nach Anspruch 12, bei dem der Schritt des Bildens einer Gate-Isolationsregion das Bilden einer Gate-Oxidschicht im Wesentlichen frei von Stickstoff an dem Halbleitersubstrat aufweist.The method of claim 12, wherein the step forming a gate insulating region, forming a gate oxide layer having substantially free of nitrogen on the semiconductor substrate. Verfahren nach Anspruch 21, bei dem ein Verhältnis von Flussraten des Sauerstoffs (O2) und des Wasserstoffs (H2) in einem Bereich von etwa 70 bis etwa 110 liegt.The method of claim 21, wherein a ratio of flow rates of the oxygen (O 2 ) and the hydrogen (H 2 ) is in a range of about 70 to about 110.
DE200610017281 2005-05-02 2006-04-12 Image transfer transistor for CMOS image sensor, has thin nitride layer formed on gate insulating layer by decoupled plasma nitridation process, which operates as barrier and blocks out diffusion of dopants from gate layer Ceased DE102006017281A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020050036632A KR100672812B1 (en) 2005-05-02 2005-05-02 Image sensor and method of manufacturing the same
KR10-2005-0036632 2005-05-02
US11/222,363 2005-09-08
US11/222,363 US20060244087A1 (en) 2005-05-02 2005-09-08 CMOS image sensors and methods of fabricating same

Publications (1)

Publication Number Publication Date
DE102006017281A1 true DE102006017281A1 (en) 2006-11-16

Family

ID=37295569

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610017281 Ceased DE102006017281A1 (en) 2005-05-02 2006-04-12 Image transfer transistor for CMOS image sensor, has thin nitride layer formed on gate insulating layer by decoupled plasma nitridation process, which operates as barrier and blocks out diffusion of dopants from gate layer

Country Status (2)

Country Link
JP (1) JP2006313899A (en)
DE (1) DE102006017281A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4630907B2 (en) 2008-03-03 2011-02-09 シャープ株式会社 Solid-state imaging device and electronic information device
JP6083930B2 (en) 2012-01-18 2017-02-22 キヤノン株式会社 Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device
JP2018088495A (en) 2016-11-29 2018-06-07 キヤノン株式会社 Semiconductor device and method of manufacturing semiconductor device
JP6362121B2 (en) * 2017-01-23 2018-07-25 キヤノン株式会社 Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device

Also Published As

Publication number Publication date
JP2006313899A (en) 2006-11-16

Similar Documents

Publication Publication Date Title
DE102006060253B4 (en) Semiconductor device with photodiode and method for its production
DE102008046101B4 (en) Image sensor and method for its production
DE102005030065B4 (en) Solid-state epitaxy semiconductor device and method for producing the same
DE102007051312B4 (en) Method of manufacturing a CMOS device with Peltier element and photodiode
DE60319310T2 (en) Gate dielectric and method
US6838298B2 (en) Method of manufacturing image sensor for reducing dark current
DE102006046374B4 (en) A method of reducing paint poisoning during patterning of silicon nitride films in a semiconductor device
US6835590B2 (en) Method of manufacturing image sensor for reducing dark current
DE19908457A1 (en) Photodiode used in CMOS image sensing device
DE112010006138B3 (en) DEVICES FOR CONVERTING PHOTONS FROM HIGHER STRAINED SILICON INTO ELECTRONS
DE60220131T2 (en) Surface passivation to reduce the dark current in a CMOS image sensor
DE4400178A1 (en) Method for producing an integrated circuit
DE102007049400A1 (en) Image sensor and method of making the same
DE102008062608A1 (en) Image sensor and method for its production
DE10256201A1 (en) Semiconductor assembly having a solid-state image sensor with suppressed change in the impurity concentration distribution in a semiconductor substrate, and method for the production thereof
DE112015002554T5 (en) Relative doping concentration levels in solar cells
DE19722112B4 (en) Method of forming a shallow junction in a semiconductor device
DE69133446T2 (en) BiCMOS method with bipolar transistor with low base recombination current
DE102006017281A1 (en) Image transfer transistor for CMOS image sensor, has thin nitride layer formed on gate insulating layer by decoupled plasma nitridation process, which operates as barrier and blocks out diffusion of dopants from gate layer
DE102004063997B4 (en) Method for producing an integrated circuit arrangement
DE10211898A1 (en) Semiconductor device and method for its production
DE102008046031A1 (en) Image sensor and method of manufacturing an image sensor
DE102007040870A1 (en) Image sensor and method for its production
DE102008046253A1 (en) Method for producing the image sensor
DE102007041076A1 (en) Image sensor and method for its production

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection