DE102006015339A1 - Self-oscillating direct current-direct current down converter, has comparator with inverting input on which feedback signal derived from filter network is set, where oscillation frequency is determined by signal propagation delay - Google Patents

Self-oscillating direct current-direct current down converter, has comparator with inverting input on which feedback signal derived from filter network is set, where oscillation frequency is determined by signal propagation delay Download PDF

Info

Publication number
DE102006015339A1
DE102006015339A1 DE200610015339 DE102006015339A DE102006015339A1 DE 102006015339 A1 DE102006015339 A1 DE 102006015339A1 DE 200610015339 DE200610015339 DE 200610015339 DE 102006015339 A DE102006015339 A DE 102006015339A DE 102006015339 A1 DE102006015339 A1 DE 102006015339A1
Authority
DE
Germany
Prior art keywords
output
comparator
voltage
converter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200610015339
Other languages
German (de)
Other versions
DE102006015339B4 (en
Inventor
Neil Gibson
Kevin Scoones
Erich Bayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE200610015339 priority Critical patent/DE102006015339B4/en
Priority to US11/695,876 priority patent/US7902805B2/en
Publication of DE102006015339A1 publication Critical patent/DE102006015339A1/en
Priority to US12/190,730 priority patent/US8148963B2/en
Application granted granted Critical
Publication of DE102006015339B4 publication Critical patent/DE102006015339B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
    • H02M3/3382—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement in a push-pull circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

The converter has a comparator with a non-inverting input to which a reference voltage is applied, an inverting input on which a feedback signal is set, and an output to which a filter network is attached. The signal is derived from the network, and an output voltage of the converter is determined by the reference voltage. The signal is measured at an interconnection node of an output inductance and an output capacitor. An oscillation frequency is determined by a signal propagation delay, which is controlled by adjusting a bias current of the comparator. An independent claim is also included for a method for operating a DC-DC converter.

Description

Die vorliegende Erfindung betrifft einen selbstoszillierenden DC-DC-Abwärtswandler mit Null Hysterese.The The present invention relates to a self-oscillating DC-DC buck converter with zero hysteresis.

Hysteresewandler sind zwar einfach und genau, arbeiten jedoch mit variablen Frequenzen. Viele Anwendungen nutzen den Vorteil der Einfachheit und Genauigkeit von Hysteresewandlern aus, müssen jedoch Probleme verkraften, die durch die variable Betriebsfrequenz verursacht werden.Hysteresewandler Although simple and accurate, they work with variable frequencies. Many applications take advantage of simplicity and accuracy from hysteresis converters However, problems can be overcome by the variable operating frequency caused.

Die vorliegende Erfindung bietet ein Festfrequenzumrichten mit ähnlichen Vorteilen wie bei der Hysteresesteuerung. Die Erfindung stellt einen selbstoszillierenden DC-DC-Abwärtswandler mit Null Hysterese bereit. Der Wandler umfasst einen Komparator mit einem Versorgungseingang, einem nicht invertierenden Eingang, an den eine Referenzspannung angelegt wird, einem invertierenden Eingang, an den ein Rückkopplungssignal angelegt wird, und einem Ausgang, an den ein Filternetzwerk angeschlossen ist. Das Rückkopplungssignal wird von dem Filternetzwerk abgeleitet, und die Ausgangsspannung des Wandlers wird durch die Referenzspannung bestimmt. Die Grundidee besteht darin, dass ein Komparator als Single-Inverter-Pseudo-Ringoszillator verwendet wird. Der hohe Verstärkungsfaktor des Komparators stellt eine Oszillation mit einer Periode sicher, die doppelt so lang wie die Signallaufzeit des Komparators ist. Wenn das Ausgangssignal des Komparators einfach zu dem invertierenden Eingang rückgekoppelt wird, ergibt sich daraus eine rechteckige Wellenform an dem Ausgang des Komparators. Die an den nicht invertierenden Eingang des Komparators angelegte Spannung hat keinen Einfluss auf das Ausgangssignal des Komparators. Der Anschluss eines Filternetzwerks mit einer Induktivität und einem Kondensator an den Ausgang des Komparators und das Ableiten des Rückkopplungssignals von dem Filternetzwerk ergeben jedoch ein Ausgangssignal des Komparators, das ein Gleichspannungsausgangssignal mit einer überlagerten Welligkeit darstellt. Der Pegel des Gleichspannungsausgangs wird durch die an den nicht invertierenden Eingang des Komparators angelegte Referenzspannung und die Welligkeitsspannung gesteuert, die durch den in dem äquivalenten Serienwiderstand des an den Komparatorausgang angeschlossenen Lastkreises fließenden Induktivitätsstrom entwickelt wird. Die Welligkeit kann als Rampensignal in einem herkömmlichen DC-DC-Wandler angesehen werden. Dementsprechend entspricht die neue Topologie mit dem Versorgungseingangsignal des Komparators und der Ausgangsspannung des Komparators so geregelt, dass sie der Referenzspannung folgen, einem DC-DC-Abwärtswandler. Es sollte klargestellt werden, dass der hier definierte Komparator der Einfachheit halber einen Ausgang mit niedriger Impedanz hat, und dass praktische Realisierungen eine Leistungsstufe erfordern, die traditionell einen Gate-Treiber und ein Paar komplementärer Leistungstransistoren umfasst.The present invention provides fixed frequency switching with similar Advantages as in hysteresis control. The invention provides a self-oscillating DC-DC buck converter ready with zero hysteresis. The converter includes a comparator with a supply input, a non-inverting input, to which a reference voltage is applied, an inverting one Input to which a feedback signal is created, and an output to which a filtering network is connected is. The feedback signal is derived from the filter network, and the output voltage of the transducer is determined by the reference voltage. The basic idea is that a comparator uses as a single-inverter pseudo-ring oscillator becomes. The high gain factor of the comparator ensures one-cycle oscillation which is twice as long as the signal propagation time of the comparator. When the output signal of the comparator is easy to the inverting input fed back This results in a rectangular waveform at the output of the comparator. The to the non-inverting input of the comparator applied voltage does not affect the output signal of the Comparator. The connection of a filter network with an inductance and a Capacitor to the output of the comparator and deriving the Feedback signal from the filter network, however, give an output of the comparator, which represents a DC output signal with a superposed ripple. The level of the DC output is by the s.den not inverting input of the comparator applied reference voltage and the ripple voltage controlled by that in the equivalent Series resistance of the load circuit connected to the comparator output flowing inductor is developed. The ripple can be used as a ramp signal in a conventional DC-DC converters are considered. Accordingly, the new equivalent Topology with the supply input signal of the comparator and the Output voltage of the comparator regulated so that it is the reference voltage follow, a DC-DC buck converter. It should be made clear that the comparator defined here for simplicity, has a low impedance output, and that practical implementations require a level of performance, traditionally a gate driver and a pair of complementary power transistors includes.

In einer einfachen Realisierung umfasst das Filternetzwerk eine Ausgangsinduktivität mit einem ersten Anschluss, der mit dem Ausgang des Komparators verbunden ist, und einem zweiten Anschluss, der mit einem Ausgangskondensator verbunden ist. Das Rückkopplungssignal wird an dem Zusammenschaltungsknoten der Ausgangsinduktivität und des Ausgangskondensators abgegriffen.In In a simple implementation, the filtering network comprises an output inductance with a first one Terminal connected to the output of the comparator, and a second terminal connected to an output capacitor is. The feedback signal is at the interconnection node of the output inductor and the output capacitor tapped.

Mit der offenbarten Topologie wird die Oszillationsfrequenz durch die Signallaufzeit des Komparators und die Phasenverschiebung (Zeitverzögerung) des SW-Signals (Ausgangssignal des Komparators) durch das Filternetzwerk zu dem invertierenden Eingang des Komparators bestimmt. In der bevorzugten Ausführungsform wird die Signallaufzeit des Wandlers durch Einstellen des Vorstroms (Bias-Stroms) des Komparators gesteuert, um die Oszillationsfrequenz zu steuern. Vorzugsweise wird die Oszillationsfrequenz durch einen Frequenzregelkreis gesteuert. Ein einfacher Frequenzregelkreis hätte einen Referenztakteingang, einen mit dem Ausgang des Komparators verbundenen Signaleingang und einen Stromausgang, der mit dem Vorstromeingang des Wandlers verbunden wäre. In der bevorzugten Ausführungsform umfasst der Frequenzregelkreis jedoch einen Auf-/Abwärtszähler mit einem aufwärts zählenden Eingang, an den der Referenztakt angelegt wird, und einem abwärts zählenden Eingang, an den das Ausgangssignal des Komparators angelegt wird, und er umfasst ferner einen Digital-Analog-Wandler, der das Zählungsausgangssignal des Zählers in einen Strom umwandelt, der dem Vorstromeingang des Komparators zugeführt wird. Das System funktioniert durch Steuerung des Vorstroms des Komparators (wodurch die Signallaufzeit des Komparators variiert wird) bis die Betriebsfrequenz des Wandlers gleich der Referenztaktfrequenz ist.With According to the disclosed topology, the oscillation frequency is determined by the Signal propagation time of the comparator and the phase shift (time delay) of the SW signal (output of the comparator) through the filtering network determined to the inverting input of the comparator. In the preferred embodiment the signal propagation time of the transducer is adjusted by adjusting the bias current (Bias current) of the comparator controlled to the oscillation frequency to control. Preferably, the oscillation frequency is controlled by a Frequency loop controlled. A simple frequency control loop would have one Reference clock input, one connected to the output of the comparator Signal input and a current output connected to the bias current input of the Transducer would be connected. In the preferred embodiment However, the frequency locked loop includes an up / down counter with an upwards counting Input to which the reference clock is applied and a count down Input to which the output signal of the comparator is applied and it further includes a digital-to-analog converter that receives the count output signal of the meter converted into a current which is the bias current input of the comparator supplied becomes. The system works by controlling the bias current of the Comparator (whereby the signal propagation time of the comparator varies is) until the operating frequency of the converter is equal to the reference clock frequency is.

Der beschriebene Wandler weist eine „automatisch generierte Rampe" auf, bei der es sich um die Induktivitätsstromwelligkeit multipliziert mit dem äquivalenten Serienwiderstand (ESR, engl. „equivalent series resistance") in dem Lastkreis handelt. So lange die Größe dieser Rampe größer ist als die Größe von zu dem Ausgang des Wandlers rückgekoppelten Signalen, die aus baugruppenerzeugten Resonanzen stammen, wird die Frequenzsteuerung nicht unterbrochen. Wenn jedoch die parasitären Resonanzen in dem Bereich der Betriebsfrequenz des Wandlers liegen, wird die Frequenzeinrastung möglicherweise instabil. In einer weiteren, verbesserten Ausführungsform wird der Bereich der stabilen Frequenzsteuerung dadurch erweitert, dass der Komparator ein Paar komplementärer Nebeneingänge aufweist, die jeweils an einen von zwei verschiedenen, mit dem Ausgang des Komparators verbundenen Filterkreisen angeschlossen sind. Die Filterkreise umfassen jeweils einen zwischen den Ausgang des Komparators und einen Referenzanschluss in Reihe mit einem Kondensator geschalteten Widerstand. In dieser Ausführungsform erzeugt der Komparator intern eine Rampe und summiert diese mit dem Standard-Schnellrückkopplungssignal.The described converter has an "automatically generated ramp", which is the inductor current ripple multiplied by the equivalent series resistance (ESR) in the load circuit. As long as the size of this ramp is greater than the magnitude of signals fed back to the output of the transducer, which originate from module-generated resonances, the frequency control is not interrupted. However, if the parasitic resonances are in the range of the operating frequency of the converter, the frequency lock may become unstable. In a further improved embodiment, the range of stable frequency control is extended by the comparator having a pair of complementary side inputs each connected to one of two different filter circuits connected to the output of the comparator. The filter circuits each include a resistor connected between the output of the comparator and a reference terminal in series with a capacitor. In this embodiment, the comparator internally generates a ramp and sums it with the standard fast feedback signal.

Die Erfindung stellt auch ein Verfahren für den Betrieb eines DC-DC-Wandlers bereit, der einen Referenzspannungseingang, einen Versorgungseingang und einen Spannungsausgang aufweist. Um Strom zu sparen, wenn der Laststrom niedrig ist, wird die Referenzspannung als Reaktion auf die Detektion eines Niederlastzustands von einem nominalen Referenzpegel auf einen abgesenkten Referenzpegel verringert. Dem Spannungspegel an dem Spannungsausgang wird dann gestattet, auf einen Pegel zu sinken, der dem abgesenkten Referenzpegel entspricht. Während dieser Zeitspanne gibt es keine Aktivität von dem Wandler, woraus sich das gewünschte Stromsparen ergibt. Erst wenn der Spannungspegel an dem Spannungsausgang auf den dem abgesenkten Referenzpegel entsprechenden Pegel gesunken ist, wird die Referenzspannung auf den nominalen Referenzpegel zurückgesetzt. In einer praktischen Anwendung liegt der abgesenkte Referenzpegel weniger als 3% unter dem nominalen Referenzpegel, woraus sich eine nur geringfügige Änderung der Zielausgangsspannung des Wandlers ergibt. Wenn dieses Konzept auf den offenbarten selbstoszillierenden DC-DC-Abwärtswandler angewendet wird, ergibt sich daraus eine extrem hohe Gesamtleistungsfähigkeit.The The invention also provides a method for operating a DC-DC converter, a reference voltage input, a supply input and has a voltage output. To save power when the load current is low, the reference voltage in response to the detection of a Low load state from a nominal reference level to a lowered Reference level reduced. The voltage level at the voltage output is then allowed to sink to a level which is the lowered Reference level corresponds. While During this period, there is no activity from the transducer, resulting in the desired power saving results. Only when the voltage level at the voltage output on the level corresponding to the lowered reference level has dropped, the reference voltage is reset to the nominal reference level. In a practical application, the lowered reference level is less than 3% below the nominal reference level, resulting in a only minor change gives the target output voltage of the converter. If this concept on the disclosed self-oscillating DC-DC buck converter is applied, this results in an extremely high overall performance.

Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen. Es zeigen:Further Advantages and features of the invention will become apparent from the following Description with reference to the accompanying drawings. Show it:

1 ein Grundschaltbild eines selbstoszillierenden DC-DC-Abwärtswandlers mit Null Hysterese; 1 a basic circuit diagram of a self-oscillating DC-DC buck converter with zero hysteresis;

2 ein Signaldiagramm, das die Funktion der Schaltung gemäß 1 veranschaulicht; 2 a signal diagram showing the function of the circuit according to 1 illustrated;

3 ein schematisches Schaltbild des Wandlers mit einem zusätzlichen Frequenzregelkreis; 3 a schematic diagram of the converter with an additional frequency control circuit;

4 ein schematisches Schaltbild des Wandlers mit einem bevorzugten Frequenzregelkreis; 4 a schematic diagram of the converter with a preferred frequency control circuit;

5 ein schematisches Schaltbild einer weiterentwickelten Implementierung des Wandlers; und 5 a schematic diagram of a further developed implementation of the converter; and

6 ein schematisches Schaltbild des Wandlers mit zusätzlicher Schaltung für eine Stromsparbetriebsart. 6 a schematic diagram of the converter with additional circuit for a power-saving mode.

In 1 ist COMP ein Komparator mit hohem Verstärkungsfaktor mit einem Paar komplementärer Eingänge und einem Ausgang. Eine Referenzspannungsquelle Vref ist mit dem nicht invertierenden Eingang des Komparators verbunden. Ein Filternetzwerk, das hauptsächlich eine Ausgangsinduktivität Lout und einen Lastkondensator Cload umfasst, ist an den Ausgang des Komparators COMP angeschlossen. Lout und Cload werden wie gewöhnlich in Reihe mit einem äquivalenten Serienwiderstand Resr und einer äquivalenten Serieninduktivität Lesl gezeigt. Der Zusammenschaltungsknoten von Load und Cload und gleichzeitig auch der Spannungsausgang Vout des Schaltkreises sind mit dem invertierenden Eingang des Komparators COMP verbunden. Der Komparator COMP hat wie gewöhnlich eine Stromversorgung VDD und VSS.In 1 COMP is a high gain comparator with a pair of complementary inputs and one output. A reference voltage source Vref is connected to the non-inverting input of the comparator. A filter network comprising mainly an output inductance Lout and a load capacitor Cload is connected to the output of the comparator COMP. Lout and Cload are shown, as usual, in series with an equivalent series resistance Resr and an equivalent series inductance Les1. The interconnection node of Load and Cload and at the same time the voltage output Vout of the circuit are connected to the inverting input of the comparator COMP. The comparator COMP has, as usual, a power supply VDD and VSS.

Auf Grund des hohen Verstärkungsfaktors des Komparators COMP, der Signallaufzeit des Komparators und der durch das Filternetzwerk eingebrachten Verzögerung, ist der Oszillationszustand der in Fig. gezeigten Konfiguration mit einer festen Frequenz, die in einer typischen Realisierung mehrere MHz betragen kann, erfüllt.On Reason for the high gain of the Comparator COMP, the signal transit time of the comparator and the through the filter network introduced delay, the state of oscillation is the in Fig. shown configuration with a fixed frequency, which in a typical realization can be several MHz fulfilled.

Mit Bezug auf 2 ist (a) das Signal an dem Ausgang des Komparators COMP, auch Schaltknoten SW genannt. Das Signal an Knoten SW ist eine rechteckige Wellenform mit einem Spannungshub im Wesentlichen von Rail zu Rail. In dem gezeigten Beispiel wird angenommen, dass die Referenzspannung 2,80V beträgt. In 2(b) werden die konstante Referenzspannung von 2,80 V und die Ausgangsspannung Vout an dem Zusammenschaltungsknoten von Lout und Cout gezeigt. Wie in 2(b) ersichtlich, liegt die Ausgangsspannung Vout auf dem Pegel der Referenzspannung mit einer überlagerten Welligkeit. Obwohl die Welligkeit äußerst gering ist, agiert sie, da sie an den invertierenden Eingang des Komparators COMP angelegt wird, als ein Rampensignal ähnlich einem herkömmlichen Wandler und regelt dadurch den Pegel der Ausgangsspannung Vout. Im Rahmen dieser Erfindung wird das Rampensignal „automatisch erzeugte Rampe" genannt, damit man es von einem durch einen separaten Rampensignalgenerator erzeugten Rampensignal unterscheiden kann. Die Größe der „automatisch erzeugten Rampe" ist der Welligkeitsstrom multipliziert mit dem äquivalenten Serienwiderstand Resr.Regarding 2 is (a) the signal at the output of the comparator COMP, also called switching node SW. The signal at node SW is a rectangular waveform with a voltage swing substantially from rail to rail. In the example shown, it is assumed that the reference voltage is 2.80V. In 2 B) For example, the constant reference voltage of 2.80V and the output voltage Vout are shown at the interconnect node of Lout and Cout. As in 2 B) As can be seen, the output voltage Vout is at the level of the reference voltage with a superposed ripple. Although the ripple is extremely small, since it is applied to the inverting input of the comparator COMP, it acts as a ramp signal similar to a conventional converter, thereby regulating the level of the output voltage Vout. In the context of this invention, the ramp signal is called an "automatically generated ramp" in order to distinguish it from a ramp signal generated by a separate ramp signal generator The magnitude of the "automatically generated ramp" is the ripple current multiplied by the equivalent series resistance Resr.

In einer Anwendung, in der die Oszillationsfrequenz gesteuert werden muss, nutzt man die Tatsache aus, dass die Signallaufzeit des Komparators durch Einstellen des dem Komparator zugeführten Vorstroms gesteuert werden kann.In an application in which the oscillation frequency is controlled must, one uses the fact that the signal transit time of the comparator through Adjusting the comparator supplied bias current can be controlled can.

In der Ausführungsform gemäß 3 wurde der Grundstruktur gemäß 1 ein Frequenzregelkreis hinzugefügt. Der Frequenzregelkreis kann ein Phasen- oder Frequenzeinrastungssystem sein. Vorzugsweise ist es ein Frequenzeinrastungssystem FLL mit einem Referenztakteingang, einem Rückkopplungseingang und einem Steuerausgang. Ein Referenztaktsignal CLKref wird an den Referenztakteingang angelegt, und das Signal von dem Schaltknoten SW wird an den Rückkopplungseingang des FLL angelegt. Das Ausgangssignal von dem FLL ist ein Stromsignal, das an den Vorstromeingang BIAS des Komparators COMP angelegt wird. Der Frequenzregelkreis vergleicht die Betriebsfrequenz des Wandlers (Knoten SW) mit der Frequenz des Referenztakts CLKref und modifiziert die Signallaufzeit des Komparators basierend auf den Grundlagen der negativen Rückkopplung bis die Betriebsfrequenz gleich der Frequenz des Referenztakts CLKref ist.In the embodiment according to 3 was the basic structure according to 1 added a frequency locked loop. The frequency locked loop may be a phase or frequency lock system. Preferably, it is a frequency latching system FLL having a reference clock input, a feedback input, and a control output. A reference clock signal CLKref is applied to the reference clock input, and the signal from the switching node SW is applied to the feedback input of the FLL. The output signal from the FLL is a current signal which is applied to the bias current input BIAS of the comparator COMP. The frequency-locked loop compares the operating frequency of the converter (node SW) with the frequency of the reference clock CLKref and modifies the signal delay time of the comparator based on the principles of negative feedback until the operating frequency equals the frequency of the reference clock CLKref.

In der Ausführungsform gemäß 4 wird eine bevorzugte Implementierung des Frequenzregelkreises verwendet. Der Frequenzregelkreis umfasst einen Auf-/Abwärtszähler U/D mit einem Abwärtszähleingang, der mit dem Schaltknoten SW des Komparators COMP verbunden ist, und einem Aufwärtszähleingang, der mit der Referenztaktquelle CLKref verbunden ist. Der Zähler U/D hat einen digitalen Ausgang, der mit einem Digital-Analog-Wandler DAC verbunden ist, dessen Ausgangssignal ein dem Vorstromeingang BIAS des Komparators COMP zugeführter Steuerstrom ist. Im Betrieb erhöht jeder Referenztakt den Zähler U/D, und jeder Wandlerzyklus setzt den Zähler herab. Das System funktioniert durch Steuerung des Vorstroms des Komparators dahingehend, dass er die Signallaufzeit des Komparators variiert bis die Betriebsfrequenz des Wandlers gleich der Referenzfrequenz ist.In the embodiment according to 4 a preferred implementation of the frequency locked loop is used. The frequency-locked loop comprises an up / down counter U / D having a down-counting input connected to the switching node SW of the comparator COMP and an up-counting input connected to the reference clock source CLKref. The counter U / D has a digital output which is connected to a digital-to-analog converter DAC whose output signal is a bias current supplied to the bias current input BIAS of the comparator COMP. In operation, each reference clock increments the counter U / D, and each converter cycle lowers the counter. The system operates by controlling the bias current of the comparator to vary the signal transit time of the comparator until the operating frequency of the transducer is equal to the reference frequency.

In einer konkreten Implementierung des Wandlers können Lastreaktanzen wie eine PCB-(Leiterplatten-) Leiterzuginduktanz und Entkopplungskondensatoren das Frequenzsteuerverhalten verändern und müssen deshalb berücksichtigt werden. Insbesondere sind auf Grund der kleinen Größe der „automatisch erzeugten Rampe" Signale problematisch, die aus baugruppenerzeugten Resonanzen stammen und zu dem Ausgang des Wandlers rückgekoppelt werden. In der in 5 gezeigten bevorzugten Ausführungsform wurden aus Gründen einer besseren Stabilität zwei Rückkopplungsschleifen hinzugefügt.In a concrete implementation of the converter, load reactances such as PCB (PCB) conductor pull inductance and decoupling capacitors may alter the frequency control behavior and therefore must be taken into account. In particular, due to the small size of the "automatically generated ramp", signals originating from module-generated resonances are fed back to the output of the converter 5 In the preferred embodiment shown, two feedback loops have been added for better stability.

Unter Bezug auf 5 ist ersichtlich, dass der Komparator COMP ein Paar Haupteingänge und ein Paar Nebeneingänge aufweist. Die Haupteingänge sind in gleichartiger Konfiguration wie die vorherigen Ausführungsformen verbunden. Auf den Ausgang des Komparators folgt ein Gate-Treiber, der Teil einer Leistungsstufe ist, die komplementäre MOS-Leistungstransistoren umfasst, die durch den Gate-Treiber GD auf herkömmliche Art angesteuert werden. Der Ausgang der Leistungsstufe ist der Schaltknoten SW, an den die Ausgangsinduktivität Lout in den vorhergehenden Ausführungsformen angeschlossen ist. In dieser Ausführungsform wurden zwei Rückkopplungsschleifen hinzugefügt, die jeweils ein RC-Netzwerk umfassen. Eine erste zusätzliche Rückkopplungsschleife erstreckt sich von dem Knoten SW über einen Widerstand R1 hin zu dem invertierenden Nebeneingang des Komparators. Der Widerstand R1 ist zwischen Knoten SW und Masse in Reihe mit einem Kondensator C1 geschaltet. Eine zweite zusätzliche Rückkopplungsschleife erstreckt sich von dem Knoten SW über einen Widerstand R2 hin zu dem nicht invertierenden Nebeneingang des Komparators. Der Widerstand R2 ist zwischen Knoten SW und Masse in Reihe mit einem Kondensator C2 geschaltet. Wie in der vorhergehenden Ausführungsform wird die Oszillationsfrequenz mit einem Frequenzregelkreis FLL gesteuert. Die RC-Kombinationen in den zusätzlichen Rückkopplungsschleifen haben unterschiedliche Zeitkonstanten R·C. Wenn R1·C1 = Tau ist, dann ist R2·C2 = x·Tau, und je größer x ist, desto größer ist die Größe einer intern erzeugten Rampe, die in dem Komparator mit dem Standard-Schnellrückkopplungssignal summiert wird.With reference to 5 It can be seen that the comparator COMP has a pair of main inputs and a pair of side inputs. The main entrances are connected in a similar configuration to the previous embodiments. The output of the comparator is followed by a gate driver which is part of a power stage comprising complementary MOS power transistors driven by the gate driver GD in a conventional manner. The output of the power stage is the switching node SW to which the output inductance Lout is connected in the previous embodiments. In this embodiment, two feedback loops were added, each comprising an RC network. A first additional feedback loop extends from the node SW through a resistor R1 to the inverting side input of the comparator. The resistor R1 is connected between node SW and ground in series with a capacitor C1. A second additional feedback loop extends from the node SW through a resistor R2 to the non-inverting side input of the comparator. The resistor R2 is connected between node SW and ground in series with a capacitor C2. As in the previous embodiment, the oscillation frequency is controlled by a frequency locked loop FLL. The RC combinations in the additional feedback loops have different time constants R * C. If R1 · C1 = Tau, then R2 · C2 = x · Tau, and the greater x is, the larger the size of an internally generated ramp that is summed in the comparator with the standard fast feedback signal.

In der in 6 gezeigten Ausführungsform wurde eine Schaltung zur Bereitstellung einer Stromsparbetriebsart hinzugefügt. Ein Niederlastzustand wird von einem Niederlastdetektor detektiert. Eine niedrige Last wird dann angezeigt, wenn der Induktivitätsstrom negativ wird. Die Niederlastanzeige wird an eine Steuerlogikschaltung angelegt, die bei einer derartigen Niederlastanzeige die Referenzspannungsquelle Vref so steuert, dass sie ihren Spannungspegel von deren nominalen Wert um z.B. 1,5 % absenkt. Da der Laststrom an dem Ausgangsanschluss niedrig ist, behält der Ausgangskondensator Cload seine Ladung eine Weile bei, bis er auf den abgesenkten Referenzspannungspegel entladen ist. Zwischen dem Zeitpunkt der Niederlastanzeige und dem Zeitpunkt, an dem die Ausgangsspannung auf den abgesenkten Referenzspannungspegel gesunken ist, befindet sich der Wandler in einer Leerlaufbetriebsart. Zu dem Zeitpunkt, an dem die Ausgangsspannung auf den abgesenkten Referenzspannungspegel gesunken ist, schaltet sich der Wandler augenblicklich ein, um die Ausgangsspannung zurück bis auf den nominalen Referenzspannungspegel aufzubauen, und er fährt mit dem normalen Betrieb fort und behält den Referenzspannungspegel auf dem nominalen Wert bei, wenn kein Niederlastzustand mehr angezeigt wird. Sobald der Niederlast-(oder Nulllast-) Zustand angezeigt wird, wird die Referenzspannung wieder abgesenkt, und der Prozess wird wiederholt. Der wesentliche Vorteil dieses Ansatzes im Vergleich zu Verfahren nach dem Stand der Technik besteht darin, dass sich lediglich ein Schaltkreis, der Komparator, bei Wiederaufnahme der normalen Betriebsart schnell einschalten muss. In Lösungen nach dem Stand der Technik müssen sich ein Fehlerverstärker und ein Rampengenerator in ungefähr derselben Zeit wie der Hauptkomparator einschalten. Dies ist kritisch bei winzigen Lösungen, in denen äußerst kleine externe Induktivitäten benötigt werden. Somit wird nach dem Stand der Technik für ein bestimmtes Verhalten (und die Gesamtgröße der Lösung) in Niederleistungsbetriebsart mehr Ruhestrom verbraucht, wodurch die Batterielaufzeit in tragbaren Anwendungen verringert wird. Eine nennenswerte Eigenschaft dieser Bauart ist es, dass bei sinkender Batterie-(Versorgungs-) Spannung, wenn sich das Gerät mehr und mehr in Richtung ,100% Betriebsart' bewegt, und da die Größe der Rampen ,Tau' & ,x·Tau' entsprechend abnimmt, die Übersteuerung in dem Summierkomparator abnimmt, wodurch ein entsprechender Anstieg der Signallaufzeit des Komparators verursacht wird, den der Frequenzsteuermechanismus letztlich nicht korrigieren kann, und deshalb sieht man eine Verringerung der Betriebsfrequenz. Diese Verringerung der Betriebsfrequenz tritt gleichzeitig mit der Bewegung des Tastverhältnisses in Richtung 100% auf, und deshalb bleiben der Welligkeitsstrom in der Induktivität und somit die Ausgangsspannungswelligkeit in etwa konstant. Nach dem Stand der Technik hat der Übergang von normaler Betriebsart zu 100%-Betriebsart ein chaotischeres Verhalten gezeigt.In the in 6 In the embodiment shown, a circuit for providing a power-saving mode has been added. A low load condition is detected by a low load detector. A low load is displayed when the inductor current becomes negative. The low load indicator is applied to a control logic circuit which, in such a low load indication, controls the reference voltage source Vref to lower its voltage level from its nominal value by, for example, 1.5%. Since the load current at the output terminal is low, the output capacitor Cload maintains its charge for a while until it is discharged to the lowered reference voltage level. Between the time of the low load indication and the time when the output voltage has dropped to the lowered reference voltage level, the converter is in an idle mode. By the time the output voltage has dropped to the lowered reference voltage level, the converter instantaneously turns on to build the output voltage back to the nominal reference voltage level and continues normal operation, maintaining the reference voltage level at the nominal value when no low load condition is displayed. Once the low load (or no load) condition is displayed, the reference voltage is lowered again and the process is repeated. The main advantage of this approach compared to the state of the art The technique is that only one circuit, the comparator, must quickly turn on when resuming normal operation. In prior art solutions, an error amplifier and a ramp generator must turn on in about the same time as the main comparator. This is critical in tiny solutions where extremely small external inductances are needed. Thus, the prior art consumes more quiescent current for a particular behavior (and overall size of the solution) in low power mode, thereby reducing battery life in portable applications. A noteworthy feature of this design is that as the battery (supply) voltage decreases, as the device moves more and more in the '100% mode of operation' direction, and as the size of the ramps 'Tau'&'xTau' decreases accordingly, the clipping in the summing comparator decreases, causing a corresponding increase in the signal propagation time of the comparator, which the frequency control mechanism ultimately can not correct, and therefore one sees a reduction in the operating frequency. This reduction in the operating frequency occurs simultaneously with the movement of the duty cycle in the direction of 100%, and therefore the ripple current in the inductor and thus the output voltage ripple remain approximately constant. In the prior art, the transition from normal mode to 100% mode has shown more chaotic behavior.

Claims (10)

Selbstoszillierender DC-DC-Abwärtswandler mit Null Hysterese, umfassend einen Komparator mit einem Versorgungseingang, einem nicht invertierenden Eingang, an den eine Referenzspannung angelegt wird, einem invertierenden Eingang, an den ein Rückkopplungssignal angelegt wird, und einem Ausgang, an den ein Filternetzwerk angeschlossen ist, wobei das Rückkopplungssignal von dem Filternetzwerk abgeleitet wird, und die Ausgangsspannung des Wandlers durch die Referenzspannung bestimmt wird.Self-oscillating DC-DC buck converter with Zero hysteresis, comprising a comparator with a supply input, a non-inverting input to which a reference voltage is applied, an inverting input to which a feedback signal is created, and an output to which a filtering network is connected is, where the feedback signal is derived from the filter network, and the output voltage of the Transducer is determined by the reference voltage. Wandler gemäß Anspruch 1, bei dem das Filternetzwerk eine Ausgangsinduktivität mit einem ersten Anschluss, der mit dem Ausgang des Komparators verbunden ist, und einem zweiten Anschluss umfasst, der mit einem Ausgangskondensator verbunden ist, wobei das Rückkopplungssignal an dem Zusammenschaltungsknoten der Ausgangsinduktivität und des Ausgangskondensators abgegriffen wird.Converter according to claim 1, in which the filtering network has an output inductance with a first terminal, which is connected to the output of the comparator is, and includes a second terminal connected to an output capacitor is connected, wherein the feedback signal at the interconnection node of the output inductance and the Output capacitor is tapped. Wandler gemäß Anspruch 1 oder Anspruch 2, bei dem die Oszillationsfrequenz durch die Signallaufzeit des Wandlers bestimmt wird und die Signallaufzeit des Wandlers durch Einstellen des Vorstroms des Komparators gesteuert wird.Converter according to claim 1 or claim 2, wherein the oscillation frequency by the signal propagation time of the converter is determined and the signal transit time of the converter by Adjusting the bias current of the comparator is controlled. Wandler gemäß Anspruch 3, und umfassend einen Frequenzregelkreis mit einem Referenztakteingang, einem mit dem Ausgang des Komparators verbundenen Signaleingang und einem Stromausgang, der mit dem Vorstromeingang des Wandlers verbunden ist.Converter according to claim 3, and comprising a frequency locked loop with a reference clock input, a signal input connected to the output of the comparator and a current output connected to the bias current input of the converter connected is. Wandler gemäß Anspruch 4, bei dem der Frequenzregelkreis jedoch einen Auf-/Abwärtszähler mit einem aufwärts zählenden Eingang, an den der Referenztakt angelegt wird, und einem abwärts zählenden Eingang, an den das Ausgangssignal des Komparators angelegt wird, umfasst und ferner einen Digital-Analog-Wandler umfasst, der das Zählungsausgangssignal des Zählers in einen Strom umwandelt, der dem Vorstromeingang des Komparators zugeführt wird.Converter according to claim 4, in which the frequency locked loop but a up / down counter with a up counting Input to which the reference clock is applied and a count down Input to which the output signal of the comparator is applied and further comprising a digital-to-analog converter comprising the Counting output of the meter converted into a current which is the bias current input of the comparator supplied becomes. Wandler gemäß einem der Ansprüche 1 bis 5, bei dem der Komparator ein Paar komplementärer Nebeneingänge aufweist, die jeweils an einen von zwei verschiedenen, mit dem Ausgang des Komparators verbundenen Filterkreisen angeschlossen sind.Transducer according to a the claims 1 to 5, in which the comparator has a pair of complementary side inputs, each one to one of two different, with the output of the Comparator connected filter circuits are connected. Wandler gemäß Anspruch 6, bei dem die Filterkreise jeweils einen zwischen den Ausgang des Komparators und einen Referenzanschluss in Reihe mit einem Kondensator geschalteten Widerstand umfassen.Converter according to claim 6, in which the filter circuits each one between the output of the comparator and a reference terminal connected in series with a capacitor Include resistance. Wandler gemäß einem der Ansprüche 1 bis 7, umfassend eine Energiemanagement-Logikschaltung, eine Referenzspannungsquelle, die darauf ausgelegt ist, unter Steuerung der Energiemanagementschaltung zwischen einer Betriebsart mit nominaler Spannung und einer Betriebsart mit verringerter Spannung umgeschaltet zu werden, wobei die Referenzspannung in der Betriebsart mit verringerter Spannung nur geringfügig kleiner ist als in der Betriebsart mit nominaler Spannung, und ferner umfassend einen Detektor für niedrigen Ausgangsinduktivitätsstrom, der der Energiemanagementschaltung ein Eingangssignal bereitstellt, das dazu führt, dass sie die Referenzspannungsquelle auf die Betriebsart mit verringerter Spannung umschaltet.Transducer according to a the claims 1 to 7, comprising a power management logic circuit, a reference voltage source, designed to be under the control of the power management circuit between a nominal voltage mode and a mode of operation to be switched with reduced voltage, the reference voltage only slightly smaller in the reduced voltage mode is as in the nominal voltage mode, and further comprising a detector for low output inductor current, which provides an input signal to the power management circuit, that causes that it reduces the reference voltage source to the operating mode with reduced Voltage switches. Verfahren für den Betrieb eines DC-DC-Wandlers, der einen Referenzspannungseingang, einen Versorgungseingang und einen Spannungsausgang aufweist, umfassend die folgenden Schritte: Detektieren eines Niederlastzustands an dem Ausgang; Verringern der Referenzspannung von einem nominalen Referenzpegel auf einen abgesenkten Referenzpegel als Reaktion auf die Detektion eines Niederlastzustands; Gestatten des Spannungspegels an dem Spannungsausgang, auf einen Pegel abzusinken, der dem abgesenkten Referenzpegel entspricht; Zurücksetzen der Referenzspannung auf den nominalen Referenzpegel, nachdem der Spannungspegel an dem Spannungsausgang auf den Pegel abgesunken ist, der dem abgesenkten Referenzpegel entspricht.A method of operating a DC-DC converter having a reference voltage input, a supply input, and a voltage output, comprising the steps of: detecting a low load condition at the output; Decreasing the reference voltage from a nominal reference level to a lowered reference level in response to the detection of a low load condition; Allowing the voltage level at the voltage output to drop to a level corresponding to the lowered reference level; Resetting the reference voltage to the nominal reference level after the voltage level at the voltage output has dropped to the level corresponding to the lowered reference level. Verfahren gemäß Anspruch 9, bei dem der abgesenkte Referenzpegel weniger als 3% unter dem nominalen Referenzpegel liegt.Method according to claim 9, where the lowered reference level is less than 3% below the nominal reference level.
DE200610015339 2006-04-03 2006-04-03 Self-oscillating DC-DC buck converter with zero hysteresis Expired - Fee Related DE102006015339B4 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE200610015339 DE102006015339B4 (en) 2006-04-03 2006-04-03 Self-oscillating DC-DC buck converter with zero hysteresis
US11/695,876 US7902805B2 (en) 2006-04-03 2007-04-03 Self-oscillating DC-DC buck converter with zero hysteresis
US12/190,730 US8148963B2 (en) 2006-04-03 2008-08-13 Self-oscillating converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610015339 DE102006015339B4 (en) 2006-04-03 2006-04-03 Self-oscillating DC-DC buck converter with zero hysteresis

Publications (2)

Publication Number Publication Date
DE102006015339A1 true DE102006015339A1 (en) 2007-10-11
DE102006015339B4 DE102006015339B4 (en) 2013-03-21

Family

ID=38513225

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610015339 Expired - Fee Related DE102006015339B4 (en) 2006-04-03 2006-04-03 Self-oscillating DC-DC buck converter with zero hysteresis

Country Status (1)

Country Link
DE (1) DE102006015339B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148963B2 (en) 2006-04-03 2012-04-03 Texas Instruments Deutschland Gmbh Self-oscillating converter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675159A (en) * 1970-12-21 1972-07-04 Bell Telephone Labor Inc Self-oscillating switching regulator with frequency responsive feedback loop gain control
DE2950190A1 (en) * 1978-12-13 1980-06-19 Rca Corp SWITCHED REGULATOR WITH INDEPENDENT FEEDBACK FILTER
JPH0951672A (en) * 1995-08-08 1997-02-18 Sumitomo Metal Ind Ltd Self-excited step-down type dc-dc converter
EP1429222A1 (en) * 2002-12-09 2004-06-16 Siemens Aktiengesellschaft Buck converter
US20050067363A1 (en) * 2003-09-29 2005-03-31 Murata Manufacturing Co., Ltd. Ripple converter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548206A (en) * 1993-09-30 1996-08-20 National Semiconductor Corporation System and method for dual mode DC-DC power conversion
IT1268472B1 (en) * 1993-10-22 1997-03-04 St Microelectronics Srl BUCK CONVERTER WITH OPERATING MODE AUTOMATICALLY DETERMINED BY THE LOAD LEVEL
US5600234A (en) * 1995-03-01 1997-02-04 Texas Instruments Incorporated Switch mode power converter and method
JP3300683B2 (en) * 1999-04-15 2002-07-08 松下電器産業株式会社 Switching power supply
JP4292974B2 (en) * 2003-12-16 2009-07-08 株式会社日立製作所 Power supply device, hard disk device using the same, and IC

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675159A (en) * 1970-12-21 1972-07-04 Bell Telephone Labor Inc Self-oscillating switching regulator with frequency responsive feedback loop gain control
DE2950190A1 (en) * 1978-12-13 1980-06-19 Rca Corp SWITCHED REGULATOR WITH INDEPENDENT FEEDBACK FILTER
JPH0951672A (en) * 1995-08-08 1997-02-18 Sumitomo Metal Ind Ltd Self-excited step-down type dc-dc converter
EP1429222A1 (en) * 2002-12-09 2004-06-16 Siemens Aktiengesellschaft Buck converter
US20050067363A1 (en) * 2003-09-29 2005-03-31 Murata Manufacturing Co., Ltd. Ripple converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148963B2 (en) 2006-04-03 2012-04-03 Texas Instruments Deutschland Gmbh Self-oscillating converter

Also Published As

Publication number Publication date
DE102006015339B4 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
DE102017127263B4 (en) SWITCHING CONVERTER USING PULSE WIDTH MODULATION AND CURRENTMODE CONTROL
DE69729422T2 (en) power converter
DE102012200531A1 (en) SYSTEM AND METHOD FOR CONTROLLING A SWITCHING POWER SUPPLY
DE102005015992B4 (en) DC-DC converter
DE112018005174T5 (en) IMPROVED CONTROLLER TOPOLOGY WITH ADAPTIVE WORK CYCLE CONTROL AND SEAMLESS TRANSITION OF OPERATING MODES
DE102015211864B4 (en) Procedure for presetting a compensation capacitor voltage
DE102018101932A1 (en) Switching converter that uses pulse frequency modulation and current operation control
DE102010008943B4 (en) DC-DC converter with automatic inductance detection for efficiency optimization
DE102015204021B4 (en) Dynamic current limiting circuit
DE102009024159A1 (en) Electronic device and method for DC-DC conversion with variable working current
DE19837153A1 (en) Pulse width modulated DC-DC converter
DE112009000505T5 (en) High voltage side sampling of zero inductor current for DC-DC buck converter
DE102010009039A1 (en) Method and control circuits for controlling DC-DC circuits to generate a regulated output voltage with a reduced average inductor current
DE102010005276B4 (en) Electronic device for controlling a frequency modulation index and frequency modulation method
DE102014112855A1 (en) Current estimator for a converter
DE112019007632T5 (en) CONSTANT DUTY CYCLE BUCK CONVERTER WITH CALIBRATED RIPPLE INJECTION WITH IMPROVED TRANSIENT RESPONSE AT LIGHT LOAD AND REDUCED OUTPUT CAPACITOR SIZE
DE102018221225A1 (en) Current Emulation Auto-Calibration with Peak Current Servo
DE102015226526A1 (en) High-efficiency DC-to-DC converter with adaptive output stage
DE112021004069T5 (en) DIGITAL ON-TIME GENERATION FOR BUCK CONVERTERS
DE102009047876B4 (en) System and method for adjusting clock pulse widths for DC / DC converters
WO2010139528A9 (en) Circuit arrangement for a piezo transformer, and method therefor
DE102021124257A1 (en) Circuit for controlling a power converter, system with power converter and method
EP1647087B1 (en) Control device for controlling a charging switch in a switching controller and method for controlling a charging switch
DE102010036421A1 (en) Overcurrent protection for DC-DC converters
DE102006015339B4 (en) Self-oscillating DC-DC buck converter with zero hysteresis

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130622

R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee