-
Die
Erfindung betrifft ein Steuergerät,
ein Verfahren zum Betreiben eines Steuergeräts, ein Computerprogramm und
ein Computerprogrammprodukt.
-
Stand der
Technik
-
Die
steigenden Anforderungen an die Funktionalität von hochwertigen Systemen
für elektronische
Stabilitätsprogramme
(ESP) kann mit derzeit verfügbaren
Mikrocontrollern nicht erfüllt
werden. Die derzeit größte und
leistungsfähigste
Kontrolleinrichtung bietet lediglich einen Lesespeicher (ROM) mit 768
kB. Es ist jedoch ein Projekt mit einem Steuergerät für ein Stabilitätsprogramm
vorgesehen, für
das eine Speicherkapazität
von bis zu 1206 kB erforderlich ist. Eine bekannte Kontrolleinrichtung
bietet lediglich eine Speicherkapazität von 1024 kB und wird erst
in Zukunft verfügbar
sein. Demnach ist es erforderlich, Konzepte mit zwei Mikrocontrollern
zu entwickeln, die die Erfordernisse des Lesespeichers für das Projekt
abdecken.
-
Zur
Verknüpfung
von Mikrocontrollern ist das sogenannte VAFS-Konzept bekannt, wobei
VAFS für "Value Added Function
Server", einem werterweiterten
Funktionsserver, steht. Bei Durchführung des VASF-Konzepts ist
bislang bevorzugt eine Umlagerung bzw. ein sog. Swapping von Funktionen
in dem 20-ms-Task vorgesehen. Eine Umlagerung bereits bestehender
oder neuer Funktionen zu dem VAFS Konzept sollte eine Vorgabe für eine Verteilung
von Software zwischen einem als AS (Algorithmen Server) und einem
als VAFS ausgebildeten Mikrocontroller sein. Zusätzliche Verlagerung von variantenkodierten
Parametern von dem AS zu dem VASF sollte den Speicherplatzbedarf
des Mikrocontrollers des AS verringern.
-
Ein
Hauptziel ist es demnach, dass Umlagerungsfunktionen oder Umlagerungsparameter
von dem AS zu dem VAFS keinen Einfluss auf Funktionen eines bspw.
als Steuergerät
ausgebildeten Systems haben und Zeitverhalten von Signalen für Funktionen
sich nicht verändern.
-
Offenbarung
der Erfindung
-
Die
Erfindung betrifft ein Steuergerät
mit den Merkmalen des Patentanspruchs 1, ein Verfahren mit den Merkmalen
des Patenanspruchs 7, ein Computerprogramm mit den Merkmalen des
Patentanspruchs 10 und ein Computerprogrammprodukt mit den Merkmalen
des Patentanspruchs 11.
-
Das
erfindungsgemäße Steuergerät weist mindestens
einen ersten Mikrocontroller und mindestens einen zweiten Mikrocontroller
auf. Dabei ist der mindestens eine zweite Mikrocontroller an den
mindestens einen ersten Mikrocontroller zur zeitgleichen Bearbeitung
von Tasks und somit tasksynchron angebunden, wobei zwischen dem
mindestens einen ersten Mikrocontroller und dem mindestens einen zweiten
Mikrocontroller für
zeitversetzte Tasks eine Softwareumlagerung erfolgt.
-
Das
erfindungsgemäße Verfahren
ist zum Betreiben eines Steuergeräts, das mindestens einen ersten
Mikrocontroller und mindestens einen zweiten Mikrocontroller aufweist,
vorgesehen, wobei der mindestens eine zweite Mikrocontroller an
den mindestens einen ersten Mikrocontroller zur zeitgleichen Bearbeitung
von Tasks und somit tasksynchron angebunden. Bei Ausführung des
Verfahrens wird zwischen den Mikrocontrollern für zeitversetzte Tasks eine
Softwareumlagerung durchgeführt.
-
Die
Erfindung betrifft des weiteren ein Computerprogramm mit Programmcodemitteln,
um alle Schritte eines erfindungsgemäßen Verfahrens durchzuführen, wenn
das Computerprogramm auf einem Computer oder einer entsprechenden
Recheneinheit, insbesondere einem erfindungsgemäßen Steuergerät, ausgeführt wird.
-
Die
Erfindung betrifft außerdem
ein Computerprogrammprodukt mit Programmcodemitteln, die auf einem
computerlesbaren Datenträger
gespeichert sind, um alle Schritte eines erfindungsgemäßen Verfahrens
durchzuführen,
wenn das Computerprogramm auf einem Computer oder einer entsprechenden
Recheneinheit, insbesondere einem erfindungsgemäßen Steuergerät, ausgeführt wird.
-
Mit
der Erfindung wird ein Konzept zur Funktionsumlagerung bzw. einem
sog. Swapping von Funktionen von Software, insbesondere Softwaremodulen,
die als Tasks bzw. Prozesse oder Aufgaben mit unterschiedlichen
Zeitspannen ausgebildet sein können,
zwischen mindestens zwei Mikrocontrollern oder entsprechenden Recheneinheiten
bereitgestellt.
-
Mit
diesem Software-Funktionsumlagerungs-Konzept, im nachfolgenden kurz
SWFS-Konzept, kann ein Nachteil des VAFS-Konzepts, nämlich eine
Verzögerung
um einen Taskzyklus, vermieden werden. Das SWFS-Konzept unterstützt einen 20-ms-Task
im ersten Mikrocontroller, insbesondere einem AS bzw. Algorithmenserver,
und einen 40-ms-Task in dem zweiten Mikrocontroller, der hier bevorzugt
als VAFS bzw. Value Added Function Server ausgebildet ist. Dabei
soll ein 20-ms-Task innerhalb des VAFS für Funktionen benutzt werden,
die als VAFS-Tasks in dem VAFS-Konzept ablaufen. Der 40-ms-Task
soll für
die Funktionen der Software benutzt werden, die in dem 40-ms-Task
laufen können. Dies
entspricht einer Umlagerung des kompletten 40-ms-Tasks der Software.
-
Das
SWFS-Konzept kann dieselbe Kommunikationsinfrastruktur wie das VAFS-Konzept
nutzen. Im Unterschied zu dem VAFS-Konzept hat eine Umlagerung der
40-ms-Tasks von dem AS zu dem VAFS jedoch keinerlei Auswirkung auf
eine Zeitspanne und/oder ein Zeitverhalten von Signalen der Funktionen.
Aufgrund dieses vorteilhaften Zeitverhaltens erfolgt keine Veränderung
des Zeitverhaltens des 40-ms-Tasks in bezug auf andere Tasks. Ebensowenig
verändert
sich das Zeitverhalten der Funktionen im VAFS im Vergleich zu dem
VAFS-Konzept.
-
Die
Umlagerung der Funktionen beeinflusst lediglich Software, die unabhängig von
der Hardware ist und eindeutige Schnittstellen zu anderen Softwareteilen
innerhalb anderer Tasks aufweist. Innerhalb von ESP-Steuergeräten bzw.
-Systemen (ESP: elektronisches Stabilitätsprogramm für Fahrzeuge) erlaubt
dies eine einfache Umlagerungen sämtlicher Softwarefunktionen
der 40-ms-Tasks ohne Änderung der
Zeitspannen und/oder Zeiteinteilungen.
-
In
Ausgestaltung werden sämtliche
Codes der Funktionen, die in dem 40-ms-Task ablaufen, dem VAFS zugeordnet.
Variablen einer Taskkopie, bei denen es sich im vorliegenden Beispiel
um Schnittstellenvariablen zwischen dem 40-ms-Task und anderen Tasks
handeln kann, können
von dem AS zu dem als VASF ausgebildeten zweiten Mikrocontroller über eine
sog. SPI (Serial Peripheral Interface) und somit über eine
serielle Schnittstelle hin und her kopiert und somit auch umgelagert
werden. Die bereits gebräuchliche
VASF-Kommunikationsschnittstellensoftware
(VAFSCIF) ist zu derartigen Kopien fähig, falls sämtliche
Daten einer Taskkopie des 40-ms-Tasks in einem Zyklus bzw. Arbeitstakt verfügbar sind.
Außerdem
ist eine erste veränderliche
Struktur für
eine Kommunikation von dem AS zu dem VASF und eine zweite veränderliche
Struktur zur Kommunikation von dem VASF zu dem AS vorgesehen. Derartige
Strukturen werden in diesem Zusammenhang als Datenübertragungsfunktionen
bezeichnet.
-
Eine
Software-Ausführungssequenz
kann in 40-ms-Zeitabschnitte, die jeweils als ein Zyklus bezeichnet
werden, aufgeteilt werden. In jedem Zyklus werden achtmal 5-ms-Tasks
(k bis k+7) durchgeführt. 10-ms-Tasks
werden viermal (k bis k+3) durchgeführt, entsprechend werden 20-ms-Tasks zweimal
(k, k+1) und die 40-ms-Tasks nur einmal durchgeführt. Daten für eine Taskkopie
des 40-ms-Tasks werden von einer ersten Taskausführung eines schnelleren Tasks
innerhalb jedes Zyklus ausgeführt.
Dies bedeutet, dass die Daten von dem ersten 5-ms-Task (k), dem
ersten 10-ms-Task (k) und dem ersten 20-ms-Task (k) gebildet werden.
Am Ende des ersten 20-ms-Tasks beginnt der 40-ms-Task, falls dieser dem
AS zugeordnet ist. Hierbei handelt es sich um den frühesten Zeitpunkt,
zu dem eine Übertragung von
Daten zu dem VAFS begonnen werden kann. In Abhängigkeit der Ausführungszeit
der 5-ms, 10-ms-und 20-ms-Tasks
kann dies aber auch sehr früh
innerhalb des Zyklus geschehen, so dass es denkbar ist, dass ein
vorhergehender 20-ms-Task innerhalb des VAFS noch nicht abgeschlossen
ist. In diesem Fall steht die SPI noch nicht für eine Datenübertragung
zur Verfügung.
Der letzte Zeitpunkt, zu dem der erste 20-ms-Task beendet sein muss,
ist der Beginn des vierten 5-ms-Tasks
(k+3), sobald die Taskkopiedaten des ersten 20-ms-Tasks zu dem 40-ms-Task
kopiert sind.
-
Demnach
sollte der Beginn eines Datentransfers und somit ein Triggern des
40-ms-Tasks in dem VAFS-Task während
des vierten 5-ms-Tasks (k+3) stattfinden. Zu diesem Zeitpunkt muss
die Datenübertragung
der letzten VAFS-Tasks sowie des ersten 20-ms-Tasks beendet sein.
-
Im
VAFS wird eine Ausführung
des 40-ms-Tasks begonnen, sobald die Datenübertragung über die SPI von dem als AS
ausgebildeten ersten Mikrocontroller abgeschlossen ist. Eine Routine zur
Taskkopie liest die Daten von dem ersten 5-ms-Task, dem ersten 10-ms-Task
und dem ersten 20-ms-Task des aktuellen Zyklus (k). Sobald der 40-ms-Task
abgeschlossen ist, werden die Daten für den ersten 5-ms-Task, den
ersten 10-ms-Task und den ersten 20-ms-Task des nächstfolgenden ASW-(bzw.
Algorithmensoftware) Zyklus in einen Datenübertragungspuffer geschrieben.
Nachdem die Daten über
die SPI zu dem AS übertragen
worden sind, kann jeder erste Task des nachfolgenden Zyklus die
zugeordneten Daten zu demselben Zeitpunkt lesen, als ob der 40-ms-Task
auf dem AS gelaufen wäre.
Somit ergeben sich keine Zeitunterschiede.
-
Um
das bestehende VAFS-Konzept in die vorliegende Erfindung mit einzubeziehen,
was einen 20-ms-Task im VAFS für
OEM-Funktionen, also Funktionen eines Herstellers für Originalausstattungen,
erfordert, sind die nachfolgend beschriebenen Ergänzungen
notwendig. Der 40-ms-Task in dem VAFS läuft vollständig zeitgleich bzw. parallel
zu einem zweiten Teil eines Zyklus in dem AS ab. Dies bedeutet,
dass der 40-ms-Task zu Beginn des vierten 5-ms-Tasks startet und beendet sein muss,
bevor der erste 5-ms-Task des nächsten
Zyklus beginnt. Somit verbleibt ein 20-ms-Zeitabschnitt in der ersten
Hälfte dieses
Zyklus. Um diesen 20-ms-Zeitabschnitt
für den
20-ms-Task in dem VAFS zu nutzen, insbesondere in dem ersten 5-ms-Task, wird ebenfalls
die Datenübertragung
zu dem VAFS begonnen. Hierbei werden lediglich Daten für die Funktionen
in dem 20-ms-Task des VAFS aktualisiert. Sobald die Datenübertragung
abgeschlossen ist, wird in dem VAFS der 20-ms-Task gestartet.
-
Sobald
diese beendet ist, werden die Daten über die SPI zurück zu dem
AS übertragen.
Diese Sequenz muss vollständig
abgeschlossen sein, bevor der vierte 5-ms-Task beginnt. In dem vierten 5-ms-Task
werden die Daten des 20-ms-Tasks in dem VAFS gelesen und neue Daten
für den
nächsten 20-ms-Task
in dem VAFS bereitgestellt. Diese Daten werden gemeinsam mit den
Taskkopiedaten des 40-ms-Tasks in dem Datenübertragungspuffer gespeichert.
Wenn der vierte 5-ms-Task die Daten zu dem VAFS überträgt, überträgt dieser die Daten für den 20-ms-Task ebenso wie für den 40-ms-Task
zum selben Zeitpunkt. Auf Seiten des VAFS wird zuerst der 40-ms-Task
und danach der 20-ms-Tasks ausgeführt. Am Ende des 20-ms-Tasks
werden sowohl die Ausgabedaten des 40-ms-Tasks als auch die Ausgabedaten
des 20-ms-VAFS-Tasks über
die SPI zurück zu
dem AS übertragen.
-
Innerhalb
des VAFS wird demnach pro Zyklus nachfolgende Sequenz alle sich
40 Millisekunden wiederholend ausgeführt:
20-ms-VAFS Task => ausgelagerter 40-ms-Task
des AS => 20-ms-VAFS-Task.
-
Die
vorliegende Erfindung bietet in weiterer Ausgestaltung weitere Computerressourcen,
wenn ein zweiter 40-ms-Task auf dem AS installiert wird. Dieser
wird um 20 ms zu dem ersten 40-ms-Task
des ASW phasenverschoben. In diesem Fall wird der zweite 40-ms-Task
vor dem ersten 20-ms-Task in dem VAFS ausgeführt, so dass die nachfolgende
Sequenz sich alle 40 ms wiederholend ausgeführt wird:
40-ms-VAFS-Task
=> 20-ms-VAFS-Task
=> ausgelagerter 40-ms-Task
des AS => 20-ms-VAFS-Task.
-
In
einer Einrichtung bzw. einem System mit Funktionsumlagerung für Software
kann mit der Erfindung eine Softwareversion bereitgestellt werden, die
auf zwei Mikrocontrollern ausführbar
ist. Demnach müssen
in dem Steuergerät
oder allgemein einer Einrichtung, in der Funktionsumlagerung von Software
realisiert wird, die Software für
den AS und den VAFS aufeinander abgestimmt sein bzw. zueinander
passen.
-
In
weiterer Ausgestaltung können
in jedem Software-Zyklus verschieden Aktionen ausgeführt werden.
So kann der erste 5-ms-Task Daten des letzten 20-ms-VAFS-Tasks und
des letzten 40-ms-Tasks lesen.
Außerdem
kann der erste 5-ms-Task eine Datenübertragung zu dem VAFS mit
Daten für
Funktionen des 20-ms-VAFS-Tasks und Funktionen des 40-ms-VAFS-Tasks
beginnen. Der vierte 5-ms-Task kann Daten des letzten 20-ms-VAFS-Tasks
und des letzten 40-ms-VAFS-Tasks
lesen. Des weiteren kann der vierte 5-ms-Task eine Datenübertragung
zu dem VAFS mit Daten für
Funkionen des 20-ms-VAFS Tasks und des 40-ms-Tasks beginnen. Es
sei betont, dass die Überlagerung
der Funktionen des 40-ms-Tasks von dem AS zu dem VAFS keinen Einfluss
auf das Zeitverhalten des Signals der Funktionen hat.
-
Kurze Beschreibung der
Zeichnungen
-
1 zeigt
in schematischer Darstellung das Zeitverhalten einer Ausführungsform
von zwei Mikrocontrollern bei Durchführung einer ersten Variante
des erfindungsgemäßen Verfahrens.
-
2 zeigt
in schematischer Darstellung die Speicherplatzaufteilung einer Ausführungsform
von zwei Mikrocontrollern innerhalb einer Ausführungsform eines erfindungsgemäßen Steuergeräts bei Durchführung einer
zweiten Variante des erfindungsgemäßen Verfahrens.
-
Ausführungsformen
der Erfindung
-
1 zeigt
in schematischer Darstellung das Zeitverhalten eines ersten als
Algorithmenserver (AS) ausgebildeten Mikrocontroller 2 und
einen zweiten als Funktionsserver mit Zusatzwerten (Value Added
Funktion Server, VASF) ausgebildeten Mikrocontroller 4,
die über
einer serielle periphäre
Schnittstelle 6 (SPI) miteinander verbunden sind. Die Komponenten
aus 1 sind entlang einer Zeitachse 8, die
in diesem Ausführungsbeispiel
in 5-ms-Intervalle unterteilt ist, aufgetragen. Innerhalb eines
aktuellen Zyklus, der in diesem Ausführungsbeispiel 40 ms dauert,
werden in den Mikrocontrollern 2, 4 unterschiedliche,
untereinander verbundene Softwaremodule ausgeführt. Dabei wirken die Softwaremodule
durch Übergabe
von Taskkopien und Umlagerung (Swapping) von Software und/oder Funktionen
zusammen.
-
Bei
derartigen Softwaremodulen handelt es sich, jeweils von links nach
rechts dargestellt und somit innerhalb des aktuellen Zyklus nacheinender
ausgeführt,
um Tasks, die unterschiedliche Zeitspannen umfassen. In einer ersten
Reihe sind das ein erster 5-ms-Task 10, ein zweiter 5-ms-Task 12,
ein dritter 5-ms-Task 14, ein vierter 5-ms-Task 16,
ein fünfter 5-ms-Task 18,
ein sechster 5-ms-Task 20, ein siebter 5-ms-Task 22 und
ein achter 5-ms-Task 24, bei einem neunten 5-ms-Task 26 handelt
es sich um den ersten 5-ms-Task des nächsten Zyklus. Neben den acht
genannten 5-ms-Tasks 10, 12, 14, 16, 18, 20, 22, 24 werden
während
des aktuellen Zyklus, hier in der zweiten Reihe dargestellt, ein
erster 10-ms-Task 28, ein zweiter 10-ms-Task 30,
ein dritter 10-ms-Task 32 und ein vierter 10-ms-Task 34 ausgeführt. Bei
einem nur teilweise dargestellten fünften 10-ms-Task 36 handelt
es ich um den ersten 10-ms-Task 36 des nachfolgenden Zyklus.
In der dritten Reihe des ersten Mikrocontrollers 2 sind
ein erster 20-ms-Task 38 und ein
zweiter 20-ms-Task 40 des aktuellen Zyklus dargestellt,
in der vierten Reihe ist ein 40-ms-Task 42 des aktuellen
Zyklus dargestellt. In der fünften
Reihe umfasst der aktuelle Zyklus des ersten Mikrocontrollers 2 zwei
VAFSCIF Empfangs-Puffer 44 und zwei VASFCIF Übertragungs-Puffer 46.
Der zweite Mikrocontroller 4 umfasst während des aktuellen Zyklus
einen 20-ms-VASF-Task 48, einen 20-ms-VASF-Task 49 und
einen 40-ms-VASF-Task 50. Ein 20-ms-VASF-Task 52 des
nachfolgenden Zyklus ist nur teilweise dargestellt.
-
Es
ist vorgesehen, dass ausgehend von einzelnen Tasks Taskkopien zu
anderen Softwaremodulen übermittelt
werden. Derartige Übermittlungen sind
durch Pfeile zwischen den jeweiligen Softwaremodulen dargestellt.
-
Eine
Funktionsumlagerung zwischen den beiden Mikrocontrollern 2, 4 erfolgt über die
Schnittstelle 6. Dabei werden Daten von dem ersten 5-ms-Task 10 zu
dem 20-ms-VASF-Task 48 übertragen.
Von dem 20-ms-VASF-Task 48 erfolgt über die Schnittstelle 6 eine
Funktionsumlagerung zu dem ersten VAFSCIF Empfangs-Puffer 44.
In dem ersten VASFCIF Übertragungs-Puffer 46 werden
Taskkopien des ersten 5-ms-Tasks 10, des ersten 10-ms-Tasks 28 und
des ersten 20-ms-Tasks 38 empfangen. Über die Schnittstelle 6 erfolgt
zu dem 40-ms-VASF-Task 50 eine Übertragung
der Daten. Von diesem 40-ms-VASF-Task 50 erfolgt über die Schnittstelle 6 zu
dem zweiten VAFSCIF Empfangs-Puffer 44 eine Übertragung
der Daten.
-
2 beschreibt
in schematischer Darstellung ein Steuergerät 60, das einen ersten
als Algorithmenserver (AS) ausgebildeten Mikrocontroller 62 und
einen zweiten als Funktionsserver mit Zusatzwerten (Value Added
Funktion Server, VASF) ausgebildeten Mikrocontroller 64 aufweist.
Beide Mikrocontroller 62, 64 weisen jeweils folgende
in 2 tabellarisch strukturierte Module auf: einen
Lesespeicher (ROM) 66 (erste Spalte) und einen Arbeitsspeicher (RAM) 68,
der jeweils in einen internen Sektor 70 (zweite Spalte),
einen AS-VASF Sektor 72 (dritte Spalte)
zur Umlagerung von Daten von dem ersten Mikrocontroller 62 zu
dem zweiten Mikrocontroller 64 und einen VASF-AS Sektor 74 (vierte
Spalte) zur Umlagerung von Daten von dem zweiten Mikrocontroller 64 zu
dem ersten Mikrocontroller 62 aufweist.
-
In
dem Lesespeicher 66 des ersten Mikrocontrollers 62 ist
Software für
5-ms-Tasks "BSC TASK_5" 76, Software
für 10-ms-Tasks "HIM TASK_10" 78 und
Software für
20-ms-Tasks "SIF TASK_20" 80 abgelegt.
Es ist vorgesehen, dass bei Betrieb des ersten Mikrocontrollers 62 aus
der Software "BSC
TASK_5" 76 für den internen
Sektor 70 des Arbeitsspeichers 70 5-ms-Tasks "vBscT5" 82, "vBscT5x20" 84 und "vBscT5x40" 86 bereitgestellt werden.
Außerdem werden
dem internen Sektor 70 aus der Software "HIM TASK_10" 78 10-ms-Tasks "vHimT10x5" 88, "vHimT10" 90 und "vHim10x40" 92 bereitgestellt.
Aus der Software für
20-ms-Tasks "SIF TASK_20" 80 werden
20-ms-Tasks "vSifT20x5" 94, "vSifT20x20" 96 und "vSifT20x40" 98 bereitgestellt.
-
Der
Lesespeicher 66 des zweiten Mikrocontrollers 64 umfasst
Software für
40-ms-Tasks "FZR Task_40", mit der dem internen
Sektor 70 des Lesespeichers 68 40-ms-Tasks "vFzrT40x5" 102 und "vFzrT40x20" 104 bereitgestellt
werden.
-
Innerhalb
der Mikrocontroller 62, 64 sind Taskkopien vorgesehen,
die durch gepunktetdurchgezogene Pfeile repräsentiert sind. In dem ersten
Mikrocontroller 62 erfolgt eine Taskkopie von dem 5-ms-Task "vBscT5x40" 86 zu einem
5-ms-Task "vBsc5T40c40" 106 in
dem AS-VASF Sektor 72, eine Taskkopie von dem 10-ms-Task "vHimT10x40" 92 zu einem
10-ms-Task "vHimT10x40c40" 108 in
dem AS-VASF Sektor 72. Außerdem ist eine Taskkopie von
dem 40-ms-Task "vSifT20x40" 98 zu einem 40-ms-Task "vSifT20x40c40" 110 in
dem AS-VASF Sektor 72 vorgesehen.
-
Für den 5-ms-Task "vBsc5T40c40" 106, den 10-ms-Task "vHimT10x40c40" 108 und
den 40-ms-Task "vSifT20x40c40" 110 wird
von dem AS-VASF Sektor 72 des ersten Mikrocontrollers eine durch
einen Pfeil dargestellte Datenübertragung 112 in
den AS-VASF Sektor 72 des zweiten Mikrocontrollers 64 durchgeführt. Es
ist vorgesehen, dass aus dem AS-VASF Sektor 72 des zweiten
Mikrocontrollers 64 lediglich Daten der Tasks gelesen werden
(gestrichelter Doppelpfeil). Des weiteren erfolgen Taskkopien für den 5-ms-Task "vBsc5T40c40" 106, den
10-ms-Task "vHimT10x40c40" 108 und
den 40-ms-Task "vSifT20x40c40" 110 aus
dem AS-VASF Sektor 72 in
den internen Sektor 70 des zweiten Mikrocontrollers 64.
-
Für die beiden
40-ms-Tasks "vFzrT40x5" 102 bzw. "vFzrT40x20" 104 aus
dem internen Sektor 70 des zweiten Mikrocontrollers 64 sind
jeweils Taskkopien in den VAFS-AS Sektor 74 zu den 40-ms-Tasks "vFzrT40x5c5" 114 bzw. "vFzrT40x20c20" 116 vorgesehen.
Für diese
beiden 40-ms-Tasks "vFzrT40x5c5" 114 bzw. "vFzrT40x20c20" 116 erfolgt
eine Datenübertragung 118 (Pfeil)
aus dem VAFS-AS Sektor 74 des zweiten Mikrocontrollers 64 zu
dem VAFS-AS Sektor des ersten Mikrocontrollers 62. Der
VASF-AS Sektor des ersten Mikrocontrollers 62 ist zum Lesen der
darin abgelegten Tasks vorgesehen (gestrichelter Doppelpfeil). Für die 40-ms-Tasks "vFzrT40x5c5" 114 bzw. "vFzrT40x20c20" 116 sind
Taskkopien in den internen Sektor des ersten Mikrocontrollers 62 vorgesehen.