DE102006004796B4 - A method of fabricating a BiCMOS device comprising a first bipolar device and a second bipolar device of the same doping type - Google Patents

A method of fabricating a BiCMOS device comprising a first bipolar device and a second bipolar device of the same doping type Download PDF

Info

Publication number
DE102006004796B4
DE102006004796B4 DE200610004796 DE102006004796A DE102006004796B4 DE 102006004796 B4 DE102006004796 B4 DE 102006004796B4 DE 200610004796 DE200610004796 DE 200610004796 DE 102006004796 A DE102006004796 A DE 102006004796A DE 102006004796 B4 DE102006004796 B4 DE 102006004796B4
Authority
DE
Germany
Prior art keywords
layer
bipolar
base
emitter
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200610004796
Other languages
German (de)
Other versions
DE102006004796A1 (en
Inventor
Scott Balster
Hiroshi Yasuda
Badih Cedar Park El-Kareh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE200610004796 priority Critical patent/DE102006004796B4/en
Priority to US11/670,729 priority patent/US8450179B2/en
Publication of DE102006004796A1 publication Critical patent/DE102006004796A1/en
Application granted granted Critical
Publication of DE102006004796B4 publication Critical patent/DE102006004796B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)

Abstract

Verfahren zur Herstellung eines BiCMOS-Bauelements, umfassend ein erstes bipolares Bauelement und ein zweites bipolares Bauelement desselben Dotierungstyps, wobei das Verfahren die folgenden Schritte umfasst:
– Abscheidung einer dielektrischen Schicht (24) über einer Halbleiterschicht (14);
– Abscheidung einer Gate-Leiterschicht (26) über der dielektrischen Schicht (24);
– Definition von Basiszonen (28, 30) des ersten und des zweiten bipolaren Bauelements;
– Entfernen der Gate-Leiterschicht (26) und der dielektrischen Schicht (24) in den Basiszonen (28, 30) des ersten und des zweiten bipolaren Bauelements;
– Abscheidung einer Basisschicht (32) auf der Gate-Leiterschicht (26) und auf der freigelegten Halbleiterschicht (14) in den Basiszonen (28, 30) des ersten und des zweiten bipolaren Bauelements;
– Abscheidung einer Isolierschicht (36) über der Basisschicht (32);
– Bildung einer Photoresistschicht (38) und Definition von Emitterzonen (40, 42) des ersten und des zweiten bipolaren Bauelements;
– Entfernen der Photoresistschicht (38) in den Emitterzonen...A method of fabricating a BiCMOS device comprising a first bipolar device and a second bipolar device of the same doping type, the method comprising the steps of:
Depositing a dielectric layer (24) over a semiconductor layer (14);
Depositing a gate conductor layer (26) over the dielectric layer (24);
- Definition of base zones (28, 30) of the first and the second bipolar device;
Removing the gate conductor layer (26) and the dielectric layer (24) in the base regions (28, 30) of the first and second bipolar devices;
Depositing a base layer (32) on the gate conductor layer (26) and on the exposed semiconductor layer (14) in the base regions (28, 30) of the first and second bipolar devices;
- depositing an insulating layer (36) over the base layer (32);
- forming a photoresist layer (38) and defining emitter regions (40, 42) of the first and second bipolar devices;
Removing the photoresist layer (38) in the emitter zones ...

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines BiCMOS-Bauelements, umfassend ein erstes bipolares Bauelement und ein zweites bipolares Bauelement desselben Dotierungstyps.The The present invention relates to a process for producing a BiCMOS device comprising a first bipolar device and a second bipolar device of the same doping type.

In rauschempfindlichen analogen Anwendungen für hohe Qualitätsansprüche werden typischerweise bipolare Transistoren mit einem Verstärkungsfaktor nahe 1000 benötigt, um bei einem bestimmten Kollektorstrom den Basisstrom und somit das Rauschen zu verringern. Eigenständige monolithische, bipolare Transistoren mit einem Verstärkungsfaktor nahe 1000 sind aus dem Stand der Technik bekannt. Die Komplexität der Integration eines solchen bipolaren Super-Beta-Transistors in einen herkömmlichen BiCMOS-Fertigungsfluss ist prohibitiv, und die Herstellungskosten würden dadurch übermäßig steigen.In noise-sensitive analog applications for high quality standards typically bipolar transistors with a gain factor needed near 1000, at a certain collector current the base current and thus the Reduce noise. independent monolithic, bipolar transistors with a gain factor near 1000 are known in the art. The complexity of integration such a bipolar super-beta transistor in a conventional BiCMOS manufacturing flow is prohibitive, and manufacturing costs would thereby increase excessively.

Aus der US 6,472,288 B2 ist ein Verfahren zur Herstellung eines BiCMOS-Bauelements bekannt, bei dem zwei bipolare Bauelemente mit verschiedenen Dotierprofilen gebildet werden. Dazu werden die Basisschichten der bipolaren Bauelemente nacheinander abgeschieden, so daß die Dotierprofile unabhängig voneinander eingestellt werden können.From the US 6,472,288 B2 a method for producing a BiCMOS device is known in which two bipolar devices are formed with different doping profiles. For this purpose, the base layers of the bipolar devices are deposited successively, so that the doping profiles can be set independently.

Aus der US 6,531,369 B1 ist ein Heterobipolartransistor bekannt, der eine SiGe-Basis aufweist, deren Ge-Konzentration vom Kollektor zum Emitter abnimmt.From the US 6,531,369 B1 For example, a heterobipolar transistor is known which has a SiGe base whose Ge concentration decreases from the collector to the emitter.

In der US 5,856,695 A ein BiCMOS-Bauelement gezeigt, das zwei NPN-Transistoren aufweist, deren Basisschichten jeweils ein unterschiedliches Dotierprofil aufweisen. Die Dotierprofile sind so gewählt, daß ein Transistor mit durchschnittlichem Verstärkungsfaktor und ein Transistor mit sehr großem Verstärkungsfaktor gebildet ist.In the US 5,856,695 A a BiCMOS device having two NPN transistors whose base layers each have a different doping profile. The doping profiles are chosen to form an average gain transistor and a very high gain transistor.

In dem Artikel „SiGe BiCMOS Technology for Communication Products" (Racanelli, Kempf; Proceedings of the 2003 Custom Integrated Circuits Conference, 2003, S. 331-334) ist ein BiCMOS-Bauelement mit einem 200 GHz SiGe-Bipolartransistor und einem 0,13 μm CMOS-Transistor gezeigt. Das Verfahren zur Herstellung dieses BiCMOS-Bauelements ist im Prozeßablauf und in der Architektur gleich einem bekannten Verfahren zur Herstellung eines BiCMOS-Bauelements mit SiGe-Bipolartransistor und einem 0,35 μm, 0,25 μm oder 0,18 μm CMOS-Transistor, es wurde lediglich die Abscheidetemperatur von SiGe begrenzt und die Implantationsparameter wurden optimiert.In the article "SiGe BiCMOS Technology for Communication Products "(Racanelli, Kempf; Proceedings of the 2003 Custom Integrated Circuits Conference, 2003, pp. 331-334) a BiCMOS device with a 200 GHz SiGe bipolar transistor and a 0.13 μm CMOS transistor shown. The method of making this BiCMOS device is in the process flow and in architecture similar to a known method of manufacture a BiCMOS device with SiGe bipolar transistor and a 0.35 μm, 0.25 μm or 0.18 μm CMOS transistor, only the deposition temperature of SiGe was limited and the implantation parameters were optimized.

Die vorliegende Erfindung stellt ein Verfahren zur Integration eines bipolaren Super-Beta-Transistors in einen bestehenden BiCMOS-Fertigungsfluss mit minimal höherer Komplexität bereit.The The present invention provides a method for integrating a bipolar super-beta transistor into an existing BiCMOS manufacturing flow with slightly higher complexity ready.

Das Verfahren gemäß der vorliegenden Erfindung umfaßt die Schritte der Abscheidung einer dielektrischen Schicht über einer Halbleiterschicht, der Abscheidung einer Gate-Leiterschicht über der dielektrischen Schicht, der Definition von Basiszonen des ersten und des zweiten bipolaren Bauelements, des Entfernens der Gate-Leiterschicht und der dielektrischen Schicht in den Basiszonen des ersten und des zweiten bipolaren Bauelements, der Abscheidung einer Basisschicht auf der Gate-Leiterschicht und auf der freigelegten Halbleiterschicht in den Basiszonen des ersten und des zweiten bipolaren Bauelements, der Abscheidung einer Isolierschicht über der Basisschicht, der Bildung einer Photoresistschicht und der Definition von Emitterzonen des ersten und des zweiten bipolaren Bauelements, des Entfernens der Photoresistschicht in den Emitterzonen des ersten und des zweiten bipolaren Bauelements, wodurch zwei Emitterfenster gebildet werden, der Maskierung des Emitterfensters des ersten bipolaren Bauelements und der Behandlung der Basisschicht in der Basiszone des zweiten bipolaren Bauelements mit einem zusätzlichen Emitterimplantat durch das zugehörige Emitterfenster. Da die Basisstrukturierung und die Basisabscheidung des ersten und des zweiten bipolaren Bauelements in demselben Prozessschritt stattfinden, erfordert das Verfahren gemäß der vorliegenden Erfindung lediglich einen zusätzlichen Maskierungsschritt für die selektive Implantation der Basiszone des zweiten bipolaren Transistors durch das zugehörige Emitterfenster. Die zusätzliche Implantation verursacht, dass der Emitter-Basis-Übergang tiefer in die SiGe-Zone verschoben wird, so dass die Ge-Konzentration an dem Emitter-Basis-Übergang im Vergleich zu der Ge-Konzentration an dem Emitter-Basis-Übergang ohne zusätzliche Implantation erhöht wird. Die Konzentration von Ge an dem Emitter-Basis-Übergang ist entscheidend für den Verstärkungsfaktor des bipolaren Transistors. Eine Erhöhung der Ge-Konzentration an dem Übergang durch die zusätzliche Implantation führt zu einem bipolaren Transistor mit erhöhtem Verstärkungsfaktor. Des Weiteren hat die zusätzliche Implantation den Effekt, dass der Basisdotierstoff nahe seiner Höchstkonzentration durch den implantierten Dotierstoff kompensiert wird, wodurch die Gummelzahl, die ungefähr gleich der Anzahl von Majoritätsladungsträgern pro Einheitsfläche in der Basis ist, verringert wird. Eine verringerte Gummelzahl führt ebenfalls zu einem erhöhten Verstärkungsfaktor. Auf diese Weise kann man bipolare Transistoren mit einem Mindestverstärkungsfaktor von 1000 erhalten.The Method according to the present invention Invention the steps of depositing a dielectric layer over one Semiconductor layer, the deposition of a gate conductor layer over the dielectric layer, the definition of base zones of the first and the second bipolar device, removing the gate conductor layer and the dielectric layer in the base zones of the first and the second second bipolar device, the deposition of a base layer on the gate conductor layer and on the exposed semiconductor layer in the base zones of the first and second bipolar devices, the deposition of an insulating layer over the base layer, the formation a photoresist layer and the definition of emitter zones of the first and second bipolar device, removing the Photoresist layer in the emitter zones of the first and second bipolar device, whereby two emitter windows are formed, the masking of the emitter window of the first bipolar device and the treatment of the base layer in the base zone of the second bipolar device with an additional emitter implant through the associated Emitter window. Because the basic structuring and the base separation of the first and second bipolar devices in the same process step take place, requires the method according to the present invention just an extra Masking step for the selective implantation of the base region of the second bipolar transistor through the associated Emitter window. The additional Implantation causes the emitter-base junction deeper into the SiGe zone is shifted so that the Ge concentration at the emitter-base junction compared to the Ge concentration at the emitter-base junction without additional Implantation increased becomes. The concentration of Ge at the emitter-base junction is crucial for the amplification factor of the bipolar transistor. An increase in the Ge concentration the transition through the additional Implantation leads to a bipolar transistor with increased gain. Furthermore has the extra Implantation the effect that the basic dopant near its maximum concentration is compensated by the implanted dopant, whereby the Gummelzahl, about equal to the number of majority carriers per unit area in the base is reduced. A reduced Gummelzahl leads as well to an increased Gain. In this way one can use bipolar transistors with a minimum amplification factor received from 1000.

Ein nicht zur Erfindung gehörendes Verfahren umfaßt die Schritte der Abscheidung einer dielektrischen Schicht über einer Halbleiterschicht, der Abscheidung einer Gate-Leiterschicht über der dielektrischen Schicht, der Definition einer Basiszone des ersten bipolaren Bauelements, des Entfernens der Gate-Leiterschicht und der dielektrischen Schicht in der Basiszone des ersten bipolaren Bauelements, der Abscheidung einer Basisschicht auf der Gate-Leiterschicht und auf der Halbleiterschicht in der Basiszone des ersten bipolaren Bauelements, der Definition einer Basiszone des zweiten bipolaren Bauelements, des Entfernens der Basisschicht, der Gate-Leiterschicht und der dielektrischen Schicht in der Basiszone des zweiten bipolaren Bauelements, der Abscheidung einer Basisschicht in der Basiszone des zweiten bipolaren Bauelements, wobei die Basisschichten des ersten und des zweiten bipolaren Bauelements in situ während der Abscheidung dotiert werden, um verschiedene Dotierungsprofile zu erhalten. Da die Basisschichten des ersten und des zweiten bipolaren Bauelements separat abgeschieden werden, können die Dotierungsprofile der beiden bipolaren Bauelemente unabhängig voneinander gebildet werden. In dieser Variante erfordert die Integration eines bipolaren Super-Beta-Transistors in den gegenwärtigen BiCMOS-Fertigungsfluss eine separate Basisstrukturierung und -abscheidung und einen zusätzlichen selektiv implantierten Kollektor (SIC).A method not belonging to the invention comprises the steps of depositing a dielectric layer over a semiconductor layer, the Ab depositing a gate conductor layer over the dielectric layer, defining a base region of the first bipolar device, removing the gate conductor layer and the dielectric layer in the base region of the first bipolar device, depositing a base layer on the gate conductor layer, and on the semiconductor layer in the base region of the first bipolar device, defining a base region of the second bipolar device, removing the base layer, the gate conductor layer and the dielectric layer in the base region of the second bipolar device, depositing a base layer in the base region of the second bipolar device, wherein the base layers of the first and second bipolar devices are doped in situ during deposition to obtain different doping profiles. Since the base layers of the first and second bipolar devices are deposited separately, the doping profiles of the two bipolar devices can be formed independently of each other. In this variant, the integration of a bipolar super-beta transistor into the current BiCMOS manufacturing flow requires separate base patterning and deposition and an additional selectively implanted collector (SIC).

In der bevorzugten Ausführungsform sind die Basisschichten Silizium-Germanium-Schichten. Um ein bipolares Bauelement mit erhöhtem Verstärkungsfaktor zu erhalten, wird die Basisschicht des zweiten bipolaren Transistors in situ dotiert, um an dem Emitter-Basis-Übergang eine höhere Germaniumkonzentration zu erhalten als die Basisschicht des ersten bipolaren Transistors an ihrem Emitter-Basis-Übergang aufweist.In the preferred embodiment the base layers are silicon germanium layers. To obtain a bipolar device with increased gain, is the base layer of the second bipolar transistor is doped in situ, around at the emitter-base junction a higher one Germanium concentration to be obtained as the base layer of the first bipolar transistor has at its emitter-base junction.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsformen in Übereinstimmung mit der vorliegenden Erfindung und unter Bezugnahme auf die Zeichnungen, in denen:Further Features and advantages of the invention will become apparent from the following Description of preferred embodiments in accordance with the present invention and with reference to the drawings, in which:

1 schematisch einen Teil eines BiCMOS-Bauelements zeigt, der für die Herstellung eines bipolaren Medium-Beta-Transistors und eines bipolaren Super-Beta-Transistors gemäß dem erfindungsgemäßen Verfahren bereitgestellt wird; 1 schematically shows a portion of a BiCMOS device, which is provided for the production of a bipolar medium-beta transistor and a bipolar super-beta transistor according to the inventive method;

2 schematisch den Teil des BiCMOS-Bauelements gemäß 1 nach der Maskierung eines der beiden Emitterfenster zur selektiven Belichtung der Basis des bipolaren Super-Beta-Transistors mit einem zusätzlichen Emitterimplantat durch das andere der beiden Emitterfenster zeigt; 2 schematically the part of the BiCMOS device according to 1 after masking one of the two emitter windows for selective exposure of the base of the bipolar super-beta transistor with an additional emitter implant through the other of the two emitter windows;

3 die Dotierstoffkonzentration in Abhängigkeit von der Tiefe des bipolaren Transistors eines bipolaren Medium-Beta-Transistors im Vergleich zu einem bipolaren Super-Beta-Transistor zeigt; 3 shows the dopant concentration as a function of the depth of the bipolar transistor of a bipolar medium-beta transistor in comparison to a bipolar super-beta transistor;

4 und 5 schematisch einen Teil eines BiCMOS-Bauelements zeigen, der für die Herstellung eines bipolaren Medium-Beta-Transistors und eines bipolaren Super-Beta-Transistors gemäß einem nicht zur Erfindung gehörenden Verfahren bereitgestellt wird. 4 and 5 schematically show a portion of a BiCMOS device, which is provided for the production of a bipolar medium-beta transistor and a bipolar super-beta transistor according to a non-invention method.

1 zeigt einen Teil des BiCMOS-Bauelements, der für die Herstellung eines bipolaren Super-Beta-Transistors neben einem bipolaren Medium-Beta-Transistor vorgesehen ist. Der bipolare Super-Beta-Transistor und der bipolare Medium-Beta-Transistor haben denselben Dotierungstyp. Sie sind vorzugsweise NPN-Transistoren. Das BiCMOS-Bauelement umfasst eine vergrabene Oxidschicht (BOX) 10, die einen Trägerwafer 12 von einer darüber liegenden monokristallinen Halbleiterschicht 14, die typischerweise eine Siliziumschicht ist, trennt. Die Halbleiterschicht 14 umfasst elektrisch aktive Zonen 16 für den bipolaren Medium-Beta-Transistor und den bipolaren Super-Beta-Transistor und elektrisch inaktive Zonen 18 zur Isolierung der elektrisch aktiven Zonen 16 voneinander. Die elektrisch inaktiven Zonen 18 werden vorzugsweise durch in die Halbleiterschicht 14 geätzte Gräben 20 gebildet, die mit einem Isoliermaterial wie Oxid gefüllt sind. Die elektrisch aktiven Zonen 16 umfassen eine N-dotierte vergrabene Schicht (NBL) für jeden bipolaren Transistor. Vorzugsweise werden N-dotierte Sinker 22 in den elektrisch aktiven Zonen 16 der bipolaren Bauelemente gebildet. Die Sinker 22 dienen dazu, den Reihenwiderstand in den bipolaren Bauelementen zu verringern. Verfahren zur Bildung der oben erwähnten Struktur sind aus dem Stand der Technik wohl bekannt und werden hier nicht beschrieben. 1 Figure 4 shows a portion of the BiCMOS device intended for fabrication of a bipolar super beta transistor in addition to a bipolar medium beta transistor. The bipolar super-beta transistor and the bipolar medium-beta transistor have the same doping type. They are preferably NPN transistors. The BiCMOS device includes a buried oxide layer (BOX) 10 containing a carrier wafer 12 from an overlying monocrystalline semiconductor layer 14 , which is typically a silicon layer, separates. The semiconductor layer 14 includes electrically active zones 16 for the bipolar medium beta transistor and the bipolar super beta transistor and electrically inactive zones 18 for the isolation of the electrically active zones 16 from each other. The electrically inactive zones 18 are preferably through in the semiconductor layer 14 etched trenches 20 formed, which are filled with an insulating material such as oxide. The electrically active zones 16 include an N-doped buried layer (NBL) for each bipolar transistor. Preferably, N-doped sinkers 22 in the electrically active zones 16 the bipolar components formed. The sinkers 22 serve to reduce the series resistance in the bipolar devices. Methods for forming the above-mentioned structure are well known in the art and will not be described here.

Eine dünne dielektrische Schicht 24, die typischerweise eine Oxidschicht ist, wird auf der Halbleiterschicht 14 gewachsen. Die dielektrische Schicht 24 bildet das Gate-Oxid der MOS-Transistoren des BiCMOS-Bauelements, die in 1 nicht sichtbar sind. In modernen CMOS-Prozessen liegt die Dicke des Gate-Oxids zwischen 2 und 12 nm. Eine dotierte oder undotierte Gate-Leiterschicht 26, die typischerweise eine Polysiliziumschicht ist, wird über der dielektrischen Schicht 24 abgeschieden. Danach werden die Basiszone 28 des bipolaren Medium-Beta-Transistors und die Basiszone 30 des bipolaren Super-Beta-Transistors gleichzeitig in denselben Prozessschritten durch wohl bekannte Strukturierungstechniken definiert, die zum Beispiel das Auftragen einer Photoresistschicht (hier nicht gezeigt) auf der Gate-Leiterschicht 26, die Belichtung ausgewählter Zonen der Photoresistschicht, die Entwicklung des Photoresists, das Ätzen der Zonen der Gate-Leiterschicht 26, die nicht mehr von dem Photoresist bedeckt werden, und das Entfernen des restlichen Photoresists umfassen. Die Gate-Leiterschicht 26 wird vorzugsweise durch RIE (reaktives Ionenätzen) geätzt. Anschließend werden die unbedeckte dielektrische Schicht 24 in der Basiszone 28 des bipolaren Medium-Beta-Transistors und in der Basiszone 30 des bipolaren Super-Beta-Transistors in demselben Prozessschritt geätzt, und es wird eine Basisschicht 32 abgeschieden. In der bevorzugten Ausführungsform ist die Basisschicht 32 eine Silizium-Germanium-Schicht.A thin dielectric layer 24 which is typically an oxide layer, becomes on the semiconductor layer 14 grown. The dielectric layer 24 forms the gate oxide of the MOS transistors of the BiCMOS device used in 1 are not visible. In modern CMOS processes, the thickness of the gate oxide is between 2 and 12 nm. A doped or undoped gate conductor layer 26 which is typically a polysilicon layer, is over the dielectric layer 24 deposited. After that, the base zone 28 of the bipolar medium beta transistor and the base region 30 of the bipolar super-beta transistor are simultaneously defined in the same process steps by well-known patterning techniques, for example, applying a photoresist layer (not shown) to the gate conductor layer 26 , the exposure of selected areas of the photoresist layer, the development of the photoresist, the etching of the zones of the gate conductor layer 26 which are no longer covered by the photoresist and which include removal of the residual photoresist. The gate conductor layer 26 is preferably etched by RIE (reactive ion etching). Then the uncovered dielectrics shift 24 in the base zone 28 of the medium-beta bipolar transistor and in the base region 30 of the bipolar super-beta transistor etched in the same process step, and it becomes a base layer 32 deposited. In the preferred embodiment, the base layer is 32 a silicon germanium layer.

Während der Abscheidung wird die Basisschicht 32 in situ dotiert. Da beide Transistoren NPN-Transistoren sind, ist Bor ein typischer Dotierstoff. Die Silizium-Germanium-Schicht 32 wächst epitaktisch in den Basiszonen 28, 30 der bipolaren Transistoren über der belichteten monokristallinen Halbleiterschicht 14 (durch horizontale Striche hervorgehoben) und als polykristallines Silizium über den belichteten, elektrisch inaktiven Zonen 18 und über der Polysiliziumschicht 26 (durch diagonale Striche hervorgehoben). Über der Basisschicht 32 wird eine Grenzflächen-Oxidschicht 34 gebildet. Das Vorhandensein einer Grenzflächen-Oxidschicht 34 verringert den Basisstrom und erhöht den Verstärkungsfaktor des Transistors. Somit werden die Basis des bipolaren Medium-Beta-Transistors und die Basis des bipolaren Super-Beta-Transistors gleichzeitig definiert und gleichzeitig abgeschieden, so dass die Bildung der Basis des bipolaren Super-Beta-Bauelements bis zu diesem Punkt des Fertigungsflusses keine zusätzlichen Maskierungs- oder Prozessschritte erfordert.During deposition, the base layer becomes 32 doped in situ. Since both transistors are NPN transistors, boron is a typical dopant. The silicon germanium layer 32 grows epitaxially in the basal zones 28 . 30 the bipolar transistors over the exposed monocrystalline semiconductor layer 14 (highlighted by horizontal dashes) and polycrystalline silicon over the exposed, electrically inactive zones 18 and over the polysilicon layer 26 (highlighted by diagonal lines). Above the base layer 32 becomes an interface oxide layer 34 educated. The presence of an interface oxide layer 34 reduces the base current and increases the gain of the transistor. Thus, the base of the bipolar medium-beta transistor and the base of the bipolar super-beta transistor are simultaneously defined and deposited simultaneously, so that the formation of the base of the bipolar super-beta device does not require any additional masking up to this point of the manufacturing flow. or process steps required.

Über der Grenzflächen-Oxidschicht 34 wird eine Isolierschicht 36 gebildet, und über der Isolierschicht 36 wird eine Photoresistschicht 38 gebildet. Die Isolierschicht 36 wird vorzugsweise durch einen Stapel von Nitrid und Oxid gebildet. Die Emitterzone 40 des bipolaren Medium-Beta-Transistors und die Emitterzone 42 des bipolaren Super-Beta-Transistors werden definiert, und die Photoresistschicht 38 und die Isolierschicht 36 werden in diesen Emitterzonen, 40, 42 entfernt, so dass ein Emitterfenster 44 für den bipolaren Medium-Beta-Transistor und ein Emitterfenster 46 für den bipolaren Super-Beta-Transistor gebildet werden. Wiederum werden die Definition der Emitterzonen 40, 42 und die Bildung der Emitterfenster 44, 46 für den bipolaren Medium-Beta-Transistor und den bipolaren Super-Beta-Transistor in denselben Prozessschritten vorgenommen, und deshalb erfordert die Integration des bipolaren Super-Beta-Transistors in den gegenwärtigen BiCMOS-Prozess bis zu diesem Punkt des Fertigungsflusses im Vergleich zu dem Fertigungsfluss eines BiCMOS-Bauelements ohne bipolaren Super-Beta-Transistor keine zusätzlichen Maskierungs- oder Prozessschritte.Over the interfacial oxide layer 34 becomes an insulating layer 36 formed, and over the insulating layer 36 becomes a photoresist layer 38 educated. The insulating layer 36 is preferably formed by a stack of nitride and oxide. The emitter zone 40 of the bipolar medium beta transistor and the emitter zone 42 of the bipolar super-beta transistor are defined, and the photoresist layer 38 and the insulating layer 36 be in these emitter zones, 40 . 42 removed, leaving an emitter window 44 for the bipolar medium beta transistor and an emitter window 46 be formed for the bipolar super-beta transistor. Again, the definition of the emitter zones 40 . 42 and the formation of the emitter windows 44 . 46 for the bipolar medium beta transistor and the bipolar super beta transistor in the same process steps, and therefore the integration of the bipolar super beta transistor in the current BiCMOS process requires up to this point of the manufacturing flow compared to the manufacturing flow of a BiCMOS device without bipolar super-beta transistor, no additional masking or process steps.

2 zeigt die nächsten Schritte zur Integration des bipolaren Super-Beta-Transistors in den gegenwärtigen BiCMOS-Fertigungsfluss. Das Emitterfenster 44 des bipolaren Medium-Beta-Transistors wird durch einen Photoresist maskiert, so dass nur die Basiszone 30 des bipolaren Super-Beta-Transistors in dem darauf folgenden Implantationsschritt freigelegt ist. In dem darauf folgenden Implantationsschritt wird ein Dotierstoff selektiv in die Basiszone 30 des bipolaren Super-Beta-Transistors durch das zugehörige Emitterfenster 46 mit einer Energie und Dosis implantiert, die den Emitter-Basis-Übergang tiefer in die SiGe-Zone verschiebt, so dass die Ge-Konzentration an dem Emitter-Basis-Übergang im Vergleich zu der Ge-Konzentration an dem Emitter-Basis-Übergang ohne zusätzliche Implantation erhöht wird. In dem Falle eines NPN-Transistors ist der zusätzliche Dotierstoff typischerweise Arsen oder Phosphor. 2 shows the next steps to integrate the bipolar super beta transistor into the current BiCMOS manufacturing flow. The emitter window 44 The bipolar medium beta transistor is masked by a photoresist, leaving only the base region 30 of the bipolar super-beta transistor is exposed in the subsequent implantation step. In the subsequent implantation step, a dopant selectively enters the base zone 30 of the bipolar super-beta transistor through the associated emitter window 46 implanted with an energy and dose that shifts the emitter-base junction deeper into the SiGe zone, so that the Ge concentration at the emitter-base junction compared to the Ge concentration at the emitter-base junction without additional implantation is increased. In the case of an NPN transistor, the additional dopant is typically arsenic or phosphorus.

Nach der zusätzlichen Implantation wird das Emitterfenster 44 des bipolaren Medium-Beta-Transistors wieder geöffnet, und es wird auf dieselbe Weise wie in dem BiCMOS-Standardprozess ein Emitter gebildet. Da die Basiszone 30 des bipolaren Super-Beta-Transistors durch das Emitterfenster 46 freigelegt ist, werden die Emitter beider Transistoren gleichzeitig gebildet. Der Emitter wird typischerweise durch Abscheidung einer epitaktischen Polysiliziumschicht gebildet. Die Polysiliziumschicht wird vorzugsweise während der Abscheidung in situ dotiert, in dem Falle eines NPN-Transistors typischerweise mit Arsen oder Phosphor.After the additional implantation, the emitter window becomes 44 of the bipolar medium beta transistor, and an emitter is formed in the same manner as in the BiCMOS standard process. Because the base zone 30 of the bipolar super-beta transistor through the emitter window 46 is exposed, the emitters of both transistors are formed simultaneously. The emitter is typically formed by depositing an epitaxial polysilicon layer. The polysilicon layer is preferably doped in situ during deposition, in the case of an NPN transistor typically with arsenic or phosphorus.

3 zeigt die Dotierungsprofile eines Medium-Beta-NPN-Transistors im Vergleich zu denen eines Super-Beta-NPN-Transistors. Die Dotierungsprofile erhält man durch SIMS (sekundäre Ionenmassenspektrometrie). Die Dotierstoffe sind Bor (B), Arsen (As) und Germanium (Ge). Die Profile sind die Profile des fertigen BiCMOS-Bauelements nach Hochtemperaturprozessschritten und Ausheilzyklen. Wie man erkennen kann, schneidet das As-Profil das Ge-Profil auf Grund der zusätzlichen Implantation mit As bei einem höheren Ge-Konzentrationswert im Vergleich zu dem Ge-Konzentrationswert ohne zusätzliche Implantation. Die Tiefe, bei der sich diese beiden Profile schneiden, entspricht in etwa der Tiefe, in der sich der Emitter-Basis-Übergang befindet, so dass die Ge-Konzentration an dem Emitter-Basis-Übergang auf Grund der zusätzlichen Implantation erhöht ist. Der Schnittpunkt zwischen dem As- und dem Ge-Profil mit zusätzlicher As-Implantation ist in 3 durch Ziffer 1 markiert. Da die Konzentration von Ge an dem Emitter-Basis-Übergang wesentlich für den Verstärkungsfaktor des bipolaren Transistors ist, führt die zusätzliche Implantation zu einem bipolaren Transistor mit einem höheren Verstärkungsfaktor. Wie durch Ziffer 2 in 3 markiert, hat die zusätzliche Implantation mit As ferner den Effekt, dass der Basisdotierstoff B nahe seiner Höchstkonzentration durch das implantierte As kompensiert wird, wodurch die Gummelzahl, die ungefähr gleich der Anzahl von Majoritätsladungsträgern pro Einheitsfläche in der Basis ist, verringert wird. Eine verringerte Gummelzahl führt ebenfalls zu einem erhöhten Verstärkungsfaktor. Auf diese Weise können Super-Beta-Transistoren mit einem Mindestverstärkungsfaktor von 1000 hergestellt werden. Der Verstärkungsfaktor eines bipolaren Medium-Beta-Transistor liegt typischerweise zwischen 150 und 300. In Bezug auf das Profil von B bemerkt man in 3, dass der Schwanz an dem Basis-Kollektor-Übergang eine erhöhte Konzentration hat. Dies lässt sich auf Zwischengittersilizium zurückführen, das mit der zusätzlichen Emitterimplantation eingeführt wird, da das Zwischengittersilizium die Diffusion von Bor verbessert. 3 shows the doping profiles of a medium beta NPN transistor compared to those of a super beta NPN transistor. The doping profiles are obtained by SIMS (secondary ion mass spectrometry). The dopants are boron (B), arsenic (As) and germanium (Ge). The profiles are the profiles of the finished BiCMOS device after high-temperature process steps and annealing cycles. As can be seen, the As profile cuts the Ge profile due to the additional implantation with As at a higher Ge concentration value compared to the Ge concentration value without additional implantation. The depth at which these two profiles intersect corresponds approximately to the depth at which the emitter-base junction is located, so that the Ge concentration at the emitter-base junction is increased due to the additional implantation. The intersection between the As and the Ge profile with additional As implantation is in 3 by numeral 1 marked. Since the concentration of Ge at the emitter-base junction is significant to the gain of the bipolar transistor, the additional implantation results in a higher gain bipolar transistor. As by numeral 2 in 3 Furthermore, the additional implantation with As has the effect of compensating for the base dopant B near its maximum concentration by the implanted As, thereby reducing the gum index, which is approximately equal to the number of majority carriers per unit area in the base. A reduced gum also leads to an increased amplification factor. In this way, super-beta transistors with a minimum amplification factor of 1000 can be produced. The gain of a bipolar medium-beta transistor is typically between 150 and 300. With respect to the profile of B, note in 3 in that the tail has an increased concentration at the base-collector junction. This can be attributed to interstitial silicon introduced with the additional emitter implantation, since the interstitial silicon improves the diffusion of boron.

4 und 5 zeigen schematisch eine nicht zur Erfindung gehörende Variante zur Integration eines bipolaren Super-Beta-Transistors in ein Standard-BiCMOS-Bauelement. Gemäß dieser Variante werden die Basisstrukturierung und die Abscheidung des bipolaren Medium-Beta-Transistors und des bipolaren Super-Beta-Transistors nacheinander durchgeführt. Wie in dem Verfahren gemäß der ersten Variante wird eine dünne dielektrische Schicht 124, die typischerweise eine Oxidschicht ist und das Gateoxid des MOS-Transistors bildet, auf der Halbleiterschicht 114 gewachsen. Eine Gate-Leiterschicht 126, die typischerweise eine Polysiliziumschicht ist, wird über der dünnen dielektrischen Schicht 124 abgeschieden. Danach wird im Gegensatz zu der ersten Variante lediglich die Basiszone 128 des bipolaren Medium-Beta-Transistors definiert, und es werden lediglich die Gate-Leiterschicht 126 und die dünne dielektrische Schicht 124 in der definierten Basiszone 128 des bipolaren Medium-Beta-Transistors entfernt. Dann wird eine Basisschicht 132 in der Basiszone 128 des bipolaren Medium-Beta-Transistors und auf der Gate-Leiterschicht 126 abgeschieden. Die Basisschicht 132 ist vorzugsweise eine Silizium-Germanium-Schicht und wird während der Abscheidung in situ dotiert. Die Silizium-Germanium-Schicht wächst epitaktisch in der Basiszone 128 des bipolaren Medium-Beta-Transistors über der belichteten monokristallinen Halbleiterschicht 114 (durch horizontale Striche hervorgehoben) und als polykristallines Silizium über den belichteten elektrisch inaktiven Zonen 118 und über der Gate-Leiterschicht 126 (durch diagonale Striche hervorgehoben). 4 and 5 schematically show a not belonging to the invention variant for the integration of a bipolar super-beta transistor in a standard BiCMOS device. According to this variant, the basic structuring and the deposition of the bipolar medium-beta transistor and the bipolar super-beta transistor are carried out successively. As in the method according to the first variant, a thin dielectric layer is formed 124 , which is typically an oxide layer and forms the gate oxide of the MOS transistor, on the semiconductor layer 114 grown. A gate conductor layer 126 which is typically a polysilicon layer, overlies the thin dielectric layer 124 deposited. After that, in contrast to the first variant, only the base zone 128 of the medium-beta bipolar transistor, and only the gate conductor layer becomes 126 and the thin dielectric layer 124 in the defined base zone 128 of the bipolar medium beta transistor removed. Then it becomes a base layer 132 in the base zone 128 of the bipolar medium beta transistor and on the gate conductor layer 126 deposited. The base layer 132 is preferably a silicon germanium layer and is doped in situ during deposition. The silicon germanium layer grows epitaxially in the base zone 128 of the bipolar medium beta transistor over the exposed monocrystalline semiconductor layer 114 (highlighted by horizontal dashes) and polycrystalline silicon over the exposed electrically inactive zones 118 and over the gate conductor layer 126 (highlighted by diagonal lines).

Erst nach der Bildung der Basisschicht 132 des bipolaren Medium-Beta-Transistors wird die Basiszone 130 des bipolaren Super-Beta-Transistors zum Beispiel durch Auftragen einer Photoresistschicht auf der Basisschicht 132, Belichtung ausgewählter Zonen der Photoresistschicht, Entwicklung des Photoresists, Ätzung der nicht mehr von dem Photoresist bedeckten Zonen der Basisschicht 132 und Entfernen des restlichen Photoresists definiert. Danach werden die unbedeckte Gate-Leiterschicht 126 und die dünne dielektrische Schicht 124 in der Basiszone 130 des bipolaren Super-Beta-Transistors geätzt, und es wird eine Basisschicht 150 für den bipolaren Super-Beta-Transistor abgeschieden. Da die Basisschicht 150 des bipolaren Super-Beta-Transistors separat von der Basisschicht 132 des bipolaren Medium-Beta-Transistors abgeschieden wird, kann das Dotierungsprofil des bipolaren Super-Beta-Transistors unabhängig von dem Dotierungsprofil des bipolaren Medium-Beta-Transistors gebildet werden. Nach der Basisabscheidung wird ein selektiv implantierter Kollektor (SIC) unter die intrinsische Basis des bipolaren Super-Beta-Transistors positioniert, z.B. durch Implantation durch die Basis-Epitaxialschicht während der Maskierung durch das Emitterfenster.Only after the formation of the base layer 132 of the bipolar medium beta transistor becomes the base zone 130 of the bipolar super-beta transistor, for example, by applying a photoresist layer on the base layer 132 , Exposure of selected areas of the photoresist layer, development of the photoresist, etching of the areas of the base layer no longer covered by the photoresist 132 and removing the remaining photoresist defined. Thereafter, the uncovered gate conductor layer 126 and the thin dielectric layer 124 in the base zone 130 of the bipolar super-beta transistor etched, and it becomes a base layer 150 deposited for the bipolar super-beta transistor. Because the base layer 150 of the bipolar super beta transistor separate from the base layer 132 of the bipolar medium-beta transistor, the doping profile of the bipolar super-beta transistor can be formed independently of the doping profile of the bipolar medium-beta transistor. After base deposition, a selectively implanted collector (SIC) is positioned below the intrinsic base of the bipolar super-beta transistor, eg, by implantation through the base epitaxial layer during masking by the emitter window.

In der bevorzugten Ausführungsform der Variante ist die Basisschicht 150 eine Silizium-Germanium-Schicht. Um einen bipolaren Transistor mit erhöhtem Verstärkungsfaktor zu erhalten, wird die Basisschicht 150 in situ dotiert, um eine im Vergleich zu der Germanium-Konzentration an dem Emitter-Basis-Übergang des benachbarten bipolaren Medium-Beta-Transistors erhöhte Germanium-Konzentration an dem Emitter-Basis-Übergang zu erhalten. Des Weiteren wird die Basis-Gummelzahl durch Kompensierung des Basisdotierstoffs bei dessen Höchstkonzentration mit dem zusätzlich implantierten Dotierstoff verringert. Die verringerte Basis-Gummelzahl führt ebenfalls zu einem erhöhten Verstärkungsfaktor des bipolaren Bauelements.In the preferred embodiment of the variant, the base layer is 150 a silicon germanium layer. To obtain a bipolar transistor with increased gain, the base layer becomes 150 doped in situ to obtain an increased germanium concentration at the emitter-base junction compared to the germanium concentration at the emitter-base junction of the adjacent bipolar medium beta transistor. Furthermore, the base rubber number is reduced by compensating the base dopant at its maximum concentration with the additionally implanted dopant. The reduced base rubber count also leads to an increased gain of the bipolar device.

Während sich die obigen Ausführungsformen hauptsächlich auf NPN-Transistoren beziehen, sollte angemerkt werden, dass ähnliche Techniken verwendet werden können, um wahlweise den Verstärkungsfaktor eines PNP-Transistors zu erhöhen, da ein höherer Ge-Gehalt an dem Emitter-Basis-Übergang ebenfalls zu einem höheren Kollektorstrom in einem PNP-Transistor führt.While the above embodiments mainly on NPN transistors It should be noted that similar techniques are used can be to optionally the amplification factor a PNP transistor to raise, there a higher one Ge content at the emitter-base junction also to a higher one Collector current in a PNP transistor leads.

Claims (8)

Verfahren zur Herstellung eines BiCMOS-Bauelements, umfassend ein erstes bipolares Bauelement und ein zweites bipolares Bauelement desselben Dotierungstyps, wobei das Verfahren die folgenden Schritte umfasst: – Abscheidung einer dielektrischen Schicht (24) über einer Halbleiterschicht (14); – Abscheidung einer Gate-Leiterschicht (26) über der dielektrischen Schicht (24); – Definition von Basiszonen (28, 30) des ersten und des zweiten bipolaren Bauelements; – Entfernen der Gate-Leiterschicht (26) und der dielektrischen Schicht (24) in den Basiszonen (28, 30) des ersten und des zweiten bipolaren Bauelements; – Abscheidung einer Basisschicht (32) auf der Gate-Leiterschicht (26) und auf der freigelegten Halbleiterschicht (14) in den Basiszonen (28, 30) des ersten und des zweiten bipolaren Bauelements; – Abscheidung einer Isolierschicht (36) über der Basisschicht (32); – Bildung einer Photoresistschicht (38) und Definition von Emitterzonen (40, 42) des ersten und des zweiten bipolaren Bauelements; – Entfernen der Photoresistschicht (38) in den Emitterzonen (40, 42) des ersten und des zweiten bipolaren Bauelements, wodurch zwei Emitterfenster (44, 46) gebildet werden; – Maskierung des Emitterfensters (44) des ersten bipolaren Bauelements und Behandlung der Basisschicht (32) in der Basiszone (30) des zweiten bipolaren Bauelements mit einem zusätzlichen Emitterimplantat durch das zugehörige Emitterfenster (46).A method of making a BiCMOS device comprising a first bipolar device and a second bipolar device of the same doping type, the method comprising the steps of: depositing a dielectric layer ( 24 ) over a semiconductor layer ( 14 ); Deposition of a gate conductor layer ( 26 ) over the dielectric layer ( 24 ); - Definition of base zones ( 28 . 30 ) of the first and second bipolar devices; Removal of the gate conductor layer ( 26 ) and the dielectric layer ( 24 ) in the base zones ( 28 . 30 ) of the first and second bipolar devices; - deposition of a base layer ( 32 ) on the gate conductor layer ( 26 ) and on the exposed semiconductor layer ( 14 ) in the base zones ( 28 . 30 ) of the first and second bipolar devices; - deposition of an insulating layer ( 36 ) above the base layer ( 32 ); Formation of a photoresist layer ( 38 ) and definition of emitter zones ( 40 . 42 ) of the first and second bipolar devices; Removing the photoresist layer ( 38 ) in the emitter zones ( 40 . 42 ) of the first and the second bipolar device, whereby two emitter windows ( 44 . 46 ) are formed; - Masking of the emitter window ( 44 ) of the first bipolar device and treatment of the base layer ( 32 ) in the base zone ( 30 ) of the second bipolar device with an additional emitter implant through the associated emitter window ( 46 ). Verfahren gemäß Anspruch 1, ferner umfassend den Schritt der Öffnung des maskierten Emitterfensters (44) des ersten bipolaren Bauelements und der Bildung einer Emitterschicht auf den freigelegten Teilen der Basisschicht (32) durch die zugehörigen Emitterfenster (44, 46).The method of claim 1, further comprising the step of opening the masked emitter window ( 44 ) of the first bipolar device and the formation of an emitter layer on the exposed parts of the base layer ( 32 ) through the associated emitter window ( 44 . 46 ). Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem die Basisschicht (32) während der Abscheidung der Basisschicht (32) in situ dotiert wird.Method according to one of the preceding claims, in which the base layer ( 32 ) during the deposition of the base layer ( 32 ) is doped in situ. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem die Basisschicht (32) eine Silizium-Germanium-Schicht ist.Method according to one of the preceding claims, in which the base layer ( 32 ) is a silicon germanium layer. Verfahren gemäß Anspruch 4, bei dem die zusätzliche Emitterimplantation derart ist, dass der Emitter-Basis-Übergang tiefer in die Silizium-Germanium-Schicht verschoben wird.Method according to claim 4, in which the additional Emitter implantation is such that the emitter-base junction moved deeper into the silicon germanium layer. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem die zusätzliche Emitterimplantation mit Arsen vorgenommen wird.Method according to one of the preceding claims, where the extra Emitter implantation with arsenic is done. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem die zusätzliche Emitterimplantation mit Phosphor vorgenommen wird.Method according to one the claims 1 to 5, in which the additional Emitter implantation with phosphorus is made. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem das zweite bipolare Bauelement einen höheren Verstärkungsfaktor als das erste bipolare Bauelement hat.Method according to one of the preceding claims, in which the second bipolar device has a higher amplification factor than the first one has bipolar device.
DE200610004796 2006-02-02 2006-02-02 A method of fabricating a BiCMOS device comprising a first bipolar device and a second bipolar device of the same doping type Expired - Fee Related DE102006004796B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200610004796 DE102006004796B4 (en) 2006-02-02 2006-02-02 A method of fabricating a BiCMOS device comprising a first bipolar device and a second bipolar device of the same doping type
US11/670,729 US8450179B2 (en) 2006-02-02 2007-02-02 Semiconductor device having a first bipolar device and a second bipolar device and method for fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610004796 DE102006004796B4 (en) 2006-02-02 2006-02-02 A method of fabricating a BiCMOS device comprising a first bipolar device and a second bipolar device of the same doping type

Publications (2)

Publication Number Publication Date
DE102006004796A1 DE102006004796A1 (en) 2007-08-16
DE102006004796B4 true DE102006004796B4 (en) 2008-01-03

Family

ID=38265814

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610004796 Expired - Fee Related DE102006004796B4 (en) 2006-02-02 2006-02-02 A method of fabricating a BiCMOS device comprising a first bipolar device and a second bipolar device of the same doping type

Country Status (1)

Country Link
DE (1) DE102006004796B4 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856695A (en) * 1991-10-30 1999-01-05 Harris Corporation BiCMOS devices
US6472288B2 (en) * 2000-12-08 2002-10-29 International Business Machines Corporation Method of fabricating bipolar transistors with independent impurity profile on the same chip
US6531369B1 (en) * 2000-03-01 2003-03-11 Applied Micro Circuits Corporation Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856695A (en) * 1991-10-30 1999-01-05 Harris Corporation BiCMOS devices
US6531369B1 (en) * 2000-03-01 2003-03-11 Applied Micro Circuits Corporation Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe)
US6472288B2 (en) * 2000-12-08 2002-10-29 International Business Machines Corporation Method of fabricating bipolar transistors with independent impurity profile on the same chip

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RACANELLI, M., KEMPF, P.: SiGe BiCMOS Technology for Communication Products, In: Proceedings of the 2003 Custom Integrated Circuits Conference, 2003, S. 331-334 *

Also Published As

Publication number Publication date
DE102006004796A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
DE3702810C2 (en) Method of manufacturing a semiconductor device consisting of CMOS transistors, vertical bipolar transistors and diodes
EP1597770A1 (en) Bipolar transistor with an improved base emitter junction and method for the production thereof
DE102014113989A1 (en) Seibipolartransistor
DE102015204411B4 (en) Transistor and method of making a transistor
DE69729927T2 (en) Bipolar transistor with a non-homogeneous emitter in a BICMOS integrated circuit
DE10358047A1 (en) Complementary bipolar semiconductor device
EP1415340A2 (en) Method for the parallel production of an mos transistor and a bipolar transistor
DE10160509A1 (en) Semiconductor device and method for its manufacture
EP1436842B1 (en) Bipolar transistor and method for producing the same
EP1701386A1 (en) Method for intergration of two bilopar transistors on an semiconductor substrate, semiconductor structure in an semiconductor body and an cascod circuit
DE10005442A1 (en) Bipolar transistor
DE2039091A1 (en) A transistor with minimal side injection in a monolithic semiconductor body and method of manufacturing this transistor
DE102006004796B4 (en) A method of fabricating a BiCMOS device comprising a first bipolar device and a second bipolar device of the same doping type
DE10317096B4 (en) Process for the preparation of complementary bipolar transistors with SiGe base regions
DE69534105T2 (en) Manufacturing method of an integrated circuit with complementary insulated bipolar transistors
DE10254663B4 (en) Transistor with low-impedance base terminal and method for manufacturing
WO2000019535A1 (en) Semiconductor structure for semiconductor components
EP1153437B1 (en) Bipolar transistor and method for producing same
DE10249897B4 (en) Self-aligning process for producing a transistor
EP1128429A1 (en) Method for the manufacture of bipolar transistors in a BiCMOS process
DE102022101059A1 (en) Extended shallow trench isolation for very low loss in lateral fin-type bipolar transistor devices
EP1493184B1 (en) Method for the production of an integrated circuit and integrated circuit with a bipolar transistor and a hetero bipolar transistor
EP1118124A1 (en) Bipolar transistor and method for producing same
DE102004055213B4 (en) Method for producing an integrated circuit on a semiconductor chip
DE19845787A1 (en) Bipolar transistor, especially a high speed vertical bipolar transistor, is produced by single-poly technology with differential epitaxial base production using a nucleation layer to improve nucleation on an insulation region

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee