DE102006003567A1 - Manufacturing structure of assembly of photoelectric semiconductor wafer involves covering large area of wafer by current conducting material and photoelectric semiconductor is then stacked on current conducting material - Google Patents

Manufacturing structure of assembly of photoelectric semiconductor wafer involves covering large area of wafer by current conducting material and photoelectric semiconductor is then stacked on current conducting material Download PDF

Info

Publication number
DE102006003567A1
DE102006003567A1 DE102006003567A DE102006003567A DE102006003567A1 DE 102006003567 A1 DE102006003567 A1 DE 102006003567A1 DE 102006003567 A DE102006003567 A DE 102006003567A DE 102006003567 A DE102006003567 A DE 102006003567A DE 102006003567 A1 DE102006003567 A1 DE 102006003567A1
Authority
DE
Germany
Prior art keywords
wafer
photoelectric semiconductor
photoelectric
conducting material
current conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006003567A
Other languages
German (de)
Inventor
Bily Wang
Jonnie Pan Chiao Chuang
Chuan-Fa Shu Lin Lin
Chi-Wen Chung Li Hung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harvatek Corp
Original Assignee
Harvatek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harvatek Corp filed Critical Harvatek Corp
Priority to DE102006003567A priority Critical patent/DE102006003567A1/en
Publication of DE102006003567A1 publication Critical patent/DE102006003567A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

The method involves a wafer (10) with a given place (18) for connecting with flip-chip and a large area of the place is covered with current conducting material. A photoelectric semiconductor is stacked on the current conducting material and then photoelectric semiconductor chip (12) is packed with high molecular weight materials (14) for formation of semi-finished product. The semi-finished product is cut for formation of photoelectric structure of different dimensions or individual units.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen des Montageaufbaus eines Halbleiters, insbesondere ein Verfahren zum Herstellen des Montageaufbaus eines fotoelektrischen Halbleiterwafers.The The invention relates to a method for producing the mounting structure a semiconductor, in particular a method for producing the Mounting structure of a photoelectric semiconductor wafer.

Wie bekannt ist, sind Hersteller im Bereich der gedruckten Schaltung bestrebt, die Produktionsleistung der Fertigungsstraße beim Verpacken von fotoelektrischen Halbleiterchips zu erhöhen. Dazu wird das Herstellungsverfahren verbessert oder neues Material eingesetzt, um die Gesamt-Herstellungskosten zu reduzieren oder die Herstellungszeit zu reduzieren. Die Verbesserung des Herstellungsverfahrens ist immer noch sehr wichtig. Aufgrund der Präzision der Chipverpackungsmaschinen ist der Neuentwurf der Maschinen schwierig und die Durchführung desselben sehr teuer. Denkbar wäre, dass eine Änderung des peripheren Verfahrens in Anpassung an die Eigenschaften der ursprünglichen Maschine vorgenommen wird, was für eine erhebliche Herabsetzung der Kosten sorgt. Als solches ist das Verbessern des Herstellungsverfahrens relativ billig und leicht erreichbar.As is known, manufacturers are in the field of printed circuit strives to increase the production performance of the production line Increase packaging of photoelectric semiconductor chips. This will be improved the manufacturing process or used new material, to reduce the overall manufacturing cost or manufacturing time to reduce. The improvement of the manufacturing process is always still very important. Due to the precision of chip packaging machines the redesign of the machines is difficult and the implementation of the same very expensive. It would be conceivable that a change of the peripheral process in adaptation to the properties of original Machine is made, what for a significant reduction in costs. As such, that is Improving the manufacturing process relatively cheap and easy reachable.

Substrate integrierter Schaltungen (IC-Substrate), wie BGA (Abk. für Ball Grid Array), CSP (Abk. für Chip Scale Packaging) und Flip-Chips, waren über die vergangenen Jahre umfangreichen Verbesserungen unterworfen. Tragbare elektronische Produkte werden auch kleiner und dünner, so dass IC-Substrate feinere Leitungen und kleinere Löcher für ihre Produkte benötigen. Entsprechend den Anforderungen an die Kompaktheit von tragbaren elektronischen Produkten werden Leiterplatten in Richtung feinerer Linien und kleinerer Löcher weiterentwickelt. Aufgrund der Fortschritte der Packungstechnik wird die Nachfrage nach IC-Substraten auf hohem Niveau erhöht. Hierdurch ergibt sich eine sehr gute Perspektive der Packung von Chips kleiner Abmessungen. Um die Nachfrage nach Handy-Substraten und Kommunikationsprodukten zu decken, kann die Packung der Chips kleiner Abmessung vermutlich weiterentwickelt werden.substrates integrated circuits (IC substrates), such as BGA (abbreviation for Ball Grid Array), CSP (abbr Chip Scale Packaging) and flip chips have been extensive over the past few years Subject to improvements. Become a portable electronic products also smaller and thinner, allowing IC substrates finer wires and smaller holes for their products need. According to the compactness requirements of portable electronic products, printed circuit boards are in the direction of finer Lines and smaller holes further developed. Due to the advances of packaging technology is Increased the demand for IC substrates at a high level. hereby results in a very good perspective of the package of chips smaller Dimensions. To meet the demand for cell phone substrates and communication products To cover, the package of chips of small size may be further developed become.

Aus 1 sind ein herkömmlicher Packungsaufbau 1a von LEDs (Leuchtdioden), ein Substrat 10a, das mit einem LED-Chip 12a verbunden ist und eine Leitung 14a, die gemeinsam mit einem Packungsmaterial 16a verpackt sind, ersichtlich. Während der Herstellung gibt es viele komplexe Prozesse und Effizienzprobleme mit dem herkömmlichen Packungsaufbau 1a von LEDs. Beim Verkleben des Packungsaufbaus 1a treten beispielsweise häufig Probleme mit zu großen Abmessungen oder ungenügender Präzision auf, was in der Praxis zu Einbußen bei der Packungsgröße und zusätzlichen Funktionen führt. Außerdem entsteht eine negative Auswirkung auf die Fehlerlosigkeit der Verpackung. Daher ist es nötig, einen Montageaufbau bereitzustellen, der für eine leichte Steuerung der Präzision sorgt. Herkömmliche RGB-Chips 111, 112, 113 können nicht nahe aneinander gesetzt werden, da die herkömmliche Linienbreite zu breit ist.Out 1 are a conventional packaging design 1a of LEDs (Light Emitting Diodes), a substrate 10a that with a LED chip 12a is connected and a line 14a that come together with a packing material 16a are packaged, can be seen. During manufacturing, there are many complex processes and efficiency problems with conventional packaging design 1a of LEDs. When bonding the package structure 1a For example, problems with too large dimensions or insufficient precision often occur, which in practice leads to losses in package size and additional functions. In addition, there is a negative impact on the flawlessness of the packaging. Therefore, it is necessary to provide a mounting structure that provides easy control of precision. Conventional RGB chips 111 . 112 . 113 can not be placed close to each other because the conventional line width is too wide.

Folglich wird das emittierte Licht nicht sehr hell sein. Dasselbe Problem gilt ebenfalls im Bereich der Packung von Lichtsensoren.consequently the emitted light will not be very bright. The same problem also applies to the packaging of light sensors.

Um das Herstellungsverfahren zu verbessern, sowie Qualität und Leistungsfähigkeit zu erhöhen, ist es notwendig, in Anpassung an unterschiedliche Zustände neue Produktionsprozesse und Konstruktionen zu entwickeln, wobei der stromleitende Klebstoff im Druckverfahren unmittelbar auf dem Wafer aufgetragen ist, oder stromleitende Bumps darauf angeordnet sind. Dann können die fotoelektrischen Halbleiterchips auf dem Wafer aufgeklebt werden, woraufhin ein Eintritt in die Packungsstraße stattfindet. Dies bewirkt eine Verbesserung der Qualität und eine Erweiterung der Funktionen, da die fotoelektrischen Halbleiterchips mit dem Wafer in Klebeverbindung stehen. Unter Verwendung des Druckverfahrens zum Auftragen von Klebstoff und mit der Anordnung der stromleitenden Bumps ergeben sich eine Erhöhung der Positioniergenauigkeit und der Fehlerlosigkeit von Produkten und eine Herabsetzung von Kosten. Durch das Installieren von peripheren Maschinen und unter Berücksichtigung der Installierungsgrundsätze des industriellen Verfahrens kann eine optimale Lösung gefunden werden. Insbesondere ist der erfindungsgemäße Montageaufbau gut für den Einsatz bei fotoelektrischen Halbleitern wie Leuchtdioden, Lichtsensoren, Leistungschips, usw, mit großen Abmessungen geeignet, da der fotoelektrische Halbleiter mit großer Abmessung mit benötigten Modulschaltungen versehen ist, die im Wafer eingebettet sind. Dies ermöglicht eine Herabsetzung der Baugröße des fotoelektrischen Geräts. Zudem können sich die fotoelektrischen Halbleiterchips dicht neben dem fotoelektrischen Halbleiter befinden.Around improve the manufacturing process, as well as quality and performance to increase, it is necessary to adapt to different states new To develop production processes and constructions, whereby the Conductive adhesive in the printing process directly on the wafer is applied, or current-conducting bumps are arranged thereon. Then can the photoelectric semiconductor chips are adhered to the wafer, whereupon an entry into the packing road takes place. this causes an improvement in quality and an extension of the functions, since the photoelectric semiconductor chips with the wafer in adhesive bond. Using the printing process for applying adhesive and with the arrangement of the current-conducting Bumps result in an increase the positioning accuracy and the flawlessness of products and a reduction of costs. By installing peripheral Machines and considering the installation principles of the industrial process can find an optimal solution become. In particular, the mounting structure according to the invention is good for use in photoelectric semiconductors such as light-emitting diodes, light sensors, Power chips, etc, with large ones Dimensions suitable because of the large size photoelectric semiconductor with needed Module circuits is provided, which are embedded in the wafer. This allows a reduction in the size of the photoelectric device. moreover can the photoelectric semiconductor chips close to the photoelectric Semiconductors are located.

Ferner erzeugen die großen Abmessungen herkömmlicher Leiterplatten eine akkumulative Wärmewirkung, was eine negative Auswirkung auf die Standzeit der Produkte bewirkt, da die herkömmlichen Leiterplatten, wie Epoxidharz-Substrate, eine schlechte Wärmeabführleistung aufweisen.Further produce the big ones Dimensions of conventional PCBs have an accumulative thermal effect, which is a negative Effect on the life of the products causes, as the conventional Printed circuit boards, such as epoxy substrates, have poor heat dissipation performance exhibit.

Das Hauptziel der Erfindung betrifft ein Verfahren zum Herstellen eines Montageaufbaus eines fotoelektrischen Halbleiterwafers. Es schafft ein neues Verfahren zur Verwendung in fotoelektrischen Halbleiter-Packungsverfahren, das die Herstellungskosten verringert. Die Erfindung kann mit einem automatischen Halbleiterverfahren verwendet werden, so dass kostengünstige, qualitativ hochwertige Produkte mit fotoelektrischen Halbleiterchip-Packungsanwendungen geschaffen werden.The main object of the invention relates to a method of manufacturing a mounting structure of a photoelectric semiconductor wafer. It provides a new method for use in photoelectric semiconductor packaging processes that reduces manufacturing costs. The invention can be with an au automatic semiconductor processes can be used to provide low cost, high quality products with photoelectric semiconductor chip packaging applications.

Das zweite Ziel der Erfindung ist das Bereitstellen eines Verfahrens zum Herstellen eines Montageaufbaus eines fotoelektrischen Halbleiterwafers, der die dünnen elektrischen Leitungen und winzigen Herstellungsstrukturen produziert, die für IC-Substrate notwendig sind.The The second object of the invention is to provide a method for manufacturing a mounting structure of a photoelectric semiconductor wafer, the the thin ones produces electrical wiring and tiny manufacturing structures, the for IC substrates are necessary.

Das dritte Ziel der Erfindung ist das Bereitstellen eines Verfahren zum Herstellen eines Montageaufbaus eines fotoelektrischen Halbleiterwafers, der einen Anforderungsmodul-Schaltkreis (demand module circuit) im Voraus im Wafer anbringen kann, wodurch das fotoelektrische Volumen der Vorrichtung reduziert wird. Das wird einem Einzelchip erlauben, als modularisierter Chip ausgebildet zu werden, oder in eine Halbleitervorrichtung verpackt zu werden.The Third object of the invention is to provide a method for manufacturing a mounting structure of a photoelectric semiconductor wafer, the a request module circuit in advance in the wafer, whereby the photoelectric volume of the Device is reduced. That will allow a single chip, be formed as a modularized chip, or in a semiconductor device to be packed.

Das vierte Ziel der Erfindung ist das Bereitstellen eines Verfahrens zum Herstellen eines Montageaufbaus eines fotoelektrischen Halbleiterwafers, der Wärme besser ableitet als gegenwärtige Aufbauten, indem ein Wafersubstrat verwendet wird.The Fourth object of the invention is to provide a method for manufacturing a mounting structure of a photoelectric semiconductor wafer, the Heat better derives as present Abutments by using a wafer substrate.

Das fünfte Ziel der Erfindung ist das Bereitstellen eines Verfahrens zum Herstellen eines Montageaufbaus eines fotoelektrischen Halbleiterwafers, mit dem sich das Anzeigefeld je nach Wunsch in erwünschten Abmessungen schneiden lässt. Beim Auftreten von Defektpunkten ist das Schneiden in einzelnen Einheits-Leuchtdioden möglich, um eine optimale Ausnutzung zu bewirken.The fifth The aim of the invention is to provide a method for manufacturing a mounting structure of a photoelectric semiconductor wafer, with the display panel can be cut to desired dimensions as desired leaves. When defect points occur, the cutting is in individual Unitary LEDs possible, for optimal utilization.

Um die obengenannten Ziele zu erreichen, wird gemäß der Erfindung stromleitendes Material auf einen Wafer aufgedruckt. Das überwindet zwei Probleme in herkömmlichen Verpackungsverfahren – die Größe des Substrats und die schlechte Funktion des Schaltkreises. Gemäß der Erfindung werden die fotoelektrischen Halbleiterchips unter Verwendung einer speziellen Verpackungsmaschine verpackt. Die Erfindung schafft auch eine ökonomischere Anwendung eines Halbleiterchip-Packungsverfahrens als das Verfahren gemäß dem Stand der Technik.Around To achieve the above objects, according to the invention is electrically conductive Material printed on a wafer. This overcomes two problems in usual Packaging process - the Size of the substrate and the bad function of the circuit. According to the invention are the photoelectric semiconductor chips using a packed special packaging machine. The invention also succeeds a more economical one Application of a semiconductor chip packaging method as the method according to the state of Technology.

Die Erfindung schafft auch einen ESD (elektrostatische Entladung, Electro Static Discharge)-Schaltkreis-Überspannungsschutz, Konstantspannung, Konstantstrom und Rauschfilterung für den Wafer.The Invention also provides an ESD (Electrostatic Discharge, Electro Static Discharge) circuit overvoltage protection, Constant voltage, constant current and noise filtering for the wafer.

Die Erfindung weist einen Wafer auf, der mit Vorder- und Rückseite versehen ist. Die Vorderseite verfügt über eine Mehrzahl von vorgegebenen Stellen zur Verbindung mit Flip-Chips, fotoelektrische Halbleiterchips, von denen jeder Flip-Chip-Kontakte aufweist, um einen elektrischen Kontakt zur vorgegebenen Stelle an der Vorderseite des Wafers zu ermöglichen, und stromleitendes Material, das sich auf der Vorderseite des Wafers befindet, um eine elektrische Verbindung zwischen den fotoelektrischen Halbleiterchips und dem Wafer herzustellen.The Invention has a wafer with the front and back is provided. The front has a plurality of predetermined Locations for connection with flip chips, photoelectric semiconductor chips, each of which has flip-chip contacts to provide an electrical Contact to the specified location on the front of the wafer too enable, and electrically conductive material located on the front of the wafer located to an electrical connection between the photoelectric semiconductor chips and the wafer.

Das Montageverfahren der Erfindung weist die folgenden Schritte auf: Bereitstellen eines Wafer mit einer vorgegebenen Stelle zum Verbinden mit Flip-Chips; Auftragen einer Mehrzahl von stromleitenden Materialien auf die vorgegebene Stelle; Aufstapeln von fotoelektrischen Halbleitern auf die stromleitenden Materialien des Wafers; Verpacken des fotoelektrischen Halbleiters mit einem hochmolekularen Material zum Herstellen eines halbfertigen Produkts; Schneiden des halbfertigen Produkts zum Bilden eines fotoelektrischen Montageaufbaus.The Assembly method of the invention comprises the following steps: Providing a wafer with a predetermined location for bonding with flip chips; Applying a plurality of current-conducting materials to the given place; Stacking of photoelectric semiconductors on the current-carrying materials of the wafer; Packaging of the photoelectric Semiconductor with a high molecular weight material for producing a half-finished product; Cutting the half-finished product to make a photoelectric mounting structure.

Die obige Zusammenfassung beabsichtigt, beispielhafte Ausführungsformen der Erfindung darzustellen, die am Besten in Verbindung mit der folgenden detaillierten Beschreibung verstanden werden, und beabsichtigt nicht, den Umfang der angefügten Patentansprüche zu begrenzen.The The above abstract is intended to include exemplary embodiments of the invention, the best in connection with the following detailed description, and intended not, the scope of the attached claims to limit.

Die Merkmale der Erfindung, die neu sind, werden insbesondere in den angefügten Patentansprüchen erklärt. Die Erfindung selbst, kann jedoch durch Bezugnahme auf die folgende detaillierte Beschreibung der Erfindung, die bestimmte beispielhafte Ausführungsformen der Erfindung beschreibt, in Verbindung mit der begleitenden Zeichnung verstanden werden, wobei die Zeichnung zeigt:The Features of the invention, which are novel, are particularly in the appended claims explained. The invention itself, however, can be understood by reference to the following Detailed description of the invention, the certain exemplary embodiments of the invention, in conjunction with the accompanying drawings be understood, the drawing shows:

1 eine schematische Darstellung eines herkömmlichen Verpackungsaufbaus von Leuchtdioden; 1 a schematic representation of a conventional packaging structure of LEDs;

2 eine Draufsicht auf den herkömmlichen Verpackungsaufbau der Leuchtdioden; 2 a plan view of the conventional packaging structure of the LEDs;

3 eine Draufsicht auf einen erfindungsgemäßen Montageaufbau eines fotoelektrischen Halbleiterwafers; 3 a plan view of a mounting structure according to the invention of a photoelectric semiconductor wafer;

4 die Klebverbindung zwischen einem fotoelektrischen Halbleiterchip und dem Wafer im Schnitt; 4 the bond between a photoelectric semiconductor chip and the wafer in section;

5 eine Draufsicht auf ein Rot-Grün-Blau-Chipmodul, das aus dem erfindungsgemäßen Aufbau hergestellt ist; und 5 a plan view of a red-green-blue chip module, which is made of the structure according to the invention; and

5A eine Draufsicht auf direktes Herstellen des Rot-Grün-Blau-Chipmoduls, das aus dem erfindungsgemäßen Aufbau hergestellt ist; und 5A a plan view of directly producing the red-green-blue chip module, which is made of the structure according to the invention; and

6 eine schematische Darstellung eines weiteren Ausführungsbeispiels des erfindungsgemäßen Montageaufbaus. 6 a schematic representation of another embodiment of the mounting structure according to the invention.

Das erfindungsgemäße Verfahren besteht darin, dass stromleitender Klebstoff auf einen Wafer aufgetragen wird, oder Gold- oder Zinn-Stud-Bumps darauf aufgebracht werden, um eine einfache Kontaktierung in dem Montageverfahren eines fotoelektrischen Chips zu ermöglichen. Das erfindungsgemäße Verfahren kann in folgende Schritte zusammengefasst werden: Herstellen des Wafers, Aufbringen des stromleitenden Materials, Überlagern von fotoelektrischen Halbleiterchips auf dem Wafer (wodurch sich das Golddrahtbonden erübrigt); und schließlich Verpacken und Abschneiden des fotoelektrischen Halbleiters. Durch die Druckausrichtung ergibt sich eine Herabsetzung des akkumulierten Fluchtungsfehlers, was einen Beitrag zur Fluchtungsgenauigkeit leistet. Daher wird eine einfache Ausrichtung von fotoelektrischen Halbleiterchips auf den Wafer bewirkt. Verglichen mit peripheren Hilfsmaschinen, ist die Erfindung ein ökonomischeres Herstellungssystem zum Verpacken von Halbleiter-Chips. Darüber hinaus können Zenerdioden, Überspannungsschutz-, Spannungs-Stabilisierungs-, Strom-Stabilisierungs-, Störschutz- und Antistatikentladungs-Schaltungen im Wafer eingebettet werden, um die gesamten Funktionen des fotoelektrischen Halbleiters zu verbessern.The inventive method consists of applying conductive adhesive to a wafer or gold or tin stud bumps will be applied to it, to a simple contact in the assembly process of a photoelectric To allow chips. The inventive method can be summarized in the following steps: Making the Wafers, applying the current-conducting material, overlaying of photoelectric semiconductor chips on the wafer (resulting in the gold wire bonding is unnecessary); and finally packaging and cutting the photoelectric semiconductor. By the pressure alignment results in a reduction of the accumulated misalignment, which contributes to alignment accuracy. Therefore, will a simple alignment of photoelectric semiconductor chips on causes the wafer. Compared with peripheral auxiliary machines, is the invention a more economical Manufacturing system for packaging semiconductor chips. In addition, Zener diodes, overvoltage protection, Voltage Stabilization, Current Stabilization, Noise Protection and antistatic discharge circuits embedded in the wafer, to improve the overall functions of the photoelectric semiconductor.

Der erfindungsgemäße Aufbau umfasst einen mit einer Vorder- und Rückseite versehenen Wafer, eine vorgegebene Stelle 18 an der Vorderseite des Wafers zum Verbinden von Flip-Chips und fotoelektrischen Halbleiterchips, die als Leistungshalbleiter oder Leuchtdioden ausgeführt sind, und auch Chipkontakte aufweisen, die an den vorgegebenen Stellen 18 angeordnet sind. Es gibt auch an der Vorderseite des Wafers angeordnete stromleitende Materialien. Über das stromleitende Material sind der fotoelektrische Halbleiter und der Wafer verbunden. Der fotoelektrische Halbleiter kann als Leuchtdiode oder Bildsensor ausgeführt sein.The construction according to the invention comprises a wafer provided with a front and a back, a predetermined location 18 on the front side of the wafer for connecting flip chips and photoelectric semiconductor chips, which are designed as power semiconductors or light-emitting diodes, and also having chip contacts, which at the predetermined locations 18 are arranged. There are also conductive materials disposed on the front side of the wafer. Via the current-conducting material, the photoelectric semiconductor and the wafer are connected. The photoelectric semiconductor can be embodied as a light-emitting diode or image sensor.

Das erfindungsgemäße Verfahren zum Herstellen eines Montageaufbaus eines fotoelektrischen Halbleiterwafers weist die folgenden Schritte auf: Vorbereiten eines Wafers 10 mit einer zum Verbinden von Flip-Chips dienenden, vorgegebenen Stelle 18; Anbringen von stromleitenden Klebestücken 13 an der vorgegebenen Stelle 18; Überlagern von fotoelektrischen Halbleiterchips 12, wie Leistungshalbleiter oder Leuchtdioden, auf die stromleitenden Klebestücke 13 des Wafers 10; Verpacken der fotoelektrischen Halterleiterchips 12 mit hochmolekularem Material, um ein halbfertiges Produkt zu bilden; und Schneiden des halbfertigen Produkts zum Bilden eines fotoelektrischen Montageaufbaus in unterschiedlichen Abmessungen oder in einzelnen Einheiten.The method of manufacturing a mounting structure of a semiconductor photoelectric wafer according to the present invention comprises the steps of: preparing a wafer 10 with a predetermined location for connecting flip-chips 18 ; Attaching current-conducting adhesive pieces 13 at the given location 18 ; Overlay of photoelectric semiconductor chips 12 , such as power semiconductors or light-emitting diodes, on the current-conducting adhesive pieces 13 of the wafer 10 ; Packaging the photoelectric holder conductor chips 12 with high molecular weight material to form a semi-finished product; and cutting the semi-finished product to form a photoelectric mounting structure in different dimensions or in individual units.

Wie aus 3, die eine Draufsicht eines erfindungsgemäßen Ausführungsbeispiels zeigt, ersichtlich ist, weist die Vorderseite des Wafers 10 eine Mehrzahl von fotoelektrischen Halbleiterchips 12 auf. 4 zeigt eine Ansicht des fotoelektrischen Halbleiterchips 12 und des Wafers 10 im Schnitt. 4 zeigt einen Wafer 10, der mit Vorder- und Rückseite versehen ist, wobei die Vorderseite über eine vorgegebene Stelle 18 zur Verbindung mit Flip-Chips verfügt; fotoelektrische Halbleiterchips 12, von denen jeder Flip-Chip-Kontakte 11 aufweist, um einen elektrischen Kontakt zur vorgegebenen Stelle 18 zu ermöglichen; und stromleitendes Material 13, das sich auf der Vorderseite des Wafers 10 befindet, um eine elektrische Verbindung von dem Wafer 10 zu den fotoelektrischen Halbleiterchips 12 herzustellen. Außerdem können Bildschirme in unterschiedlichen Abmessungen durch Schneiden hergestellt werden, wie dies von Strichlinien in 3 dargestellt ist. Darüber hinaus lässt sich das Halbfertigprodukt des fotoelektrischen Halbleiterchips (12) zu Leuchtdioden in einzelnen Einheiten, die von Strichlinien in 3 dargestellt sind, schneiden, wenn Defektpunkte während der Herstellung auftreten. Hierdurch ergibt sich eine optimale Ausnutzung, was einen Beitrag zur Steigerung der Fehlerlosigkeit leistet.How out 3 , which shows a plan view of an embodiment of the invention, can be seen, the front of the wafer 10 a plurality of photoelectric semiconductor chips 12 on. 4 shows a view of the photoelectric semiconductor chip 12 and the wafer 10 on average. 4 shows a wafer 10 which is provided with front and back, with the front over a predetermined location 18 for connection to flip chips; Photoelectric semiconductor chips 12 , each of which has flip-chip contacts 11 has to make electrical contact with the specified location 18 to enable; and electroconductive material 13 that is on the front of the wafer 10 located to an electrical connection from the wafer 10 to the photoelectric semiconductor chips 12 manufacture. In addition, screens of different dimensions can be made by cutting, such as dashed lines 3 is shown. In addition, the semi-finished product of the photoelectric semiconductor chip ( 12 ) to light emitting diodes in individual units, that of dashed lines in 3 are shown cut when defect points occur during manufacture. This results in an optimal utilization, which makes a contribution to increasing the flawlessness.

Nachfolgend wird auf 4 bis 6 Bezug genommen. 6 zeigt einen Wafer 10 mit einem Positionierzeichen 17. 4 und 5A zeigen ein stromleitendes Klebestück 13, das im Siebdruckverfahren auf den Wafer 10 aufgebracht ist. Alternativ dazu kann es im Stahlplattendruck hergestellt werden. Das stromleitende Klebestück 13 besitzt eine Dicke von 10-50 μm. Die Flip-Chip-Kontakte 11 befinden sich in der Mitte, am Rand des fotoelektrischen Halbleiterchips 12 oder flächendeckend auf dem fotoelektrischen Halbleiterchip 12. Auf der Vorderseite des Wafers 10 ist eine Überspannungsschutzschaltung 15 vorgesehen, die parallel zu dem fotoelektrischen Halbleiterchip 12 angeschlossen ist, um eine Überspannung zu verhindern. Die Überspannungsschutzschaltung 15 besteht aus zwei einander zugewandten, in Reihe geschalteten Überspannungsschutzdioden 16. Das stromleitende Klebestück 13 besteht aus Lötpaste oder Silber-Paste.The following will be on 4 to 6 Referenced. 6 shows a wafer 10 with a positioning mark 17 , 4 and 5A show an electrically conductive adhesive piece 13 screen-printed on the wafer 10 is applied. Alternatively, it can be made in steel plate printing. The electrically conductive adhesive piece 13 has a thickness of 10-50 microns. The flip-chip contacts 11 are located in the middle, at the edge of the photoelectric semiconductor chip 12 or area-wide on the photoelectric semiconductor chip 12 , On the front of the wafer 10 is an overvoltage protection circuit 15 provided in parallel with the photoelectric semiconductor chip 12 connected to prevent overvoltage. The overvoltage protection circuit 15 consists of two facing, connected in series overvoltage protection diodes 16 , The electrically conductive adhesive piece 13 consists of solder paste or silver paste.

Die fotoelektrischen Halbleiterchips 12 können als Leuchtdioden verwendet werden. Wie in 5 gezeigt ist, sind eine Mehrzahl von roten, grünen, blauen, ultravioletten oder infraroten Halbleiterchips in einem gewissen Bereich des Wafers 10 angeordnet, um eine LED zu bilden. Der Rot-Grün-Blau-Chip kann unter Verwendung des Flip-Chip-Verfahrens hergestellt werden, indem ein Rot-Grün-Blau-Chipmodul unmittelbar gefertigt wird und durch Drahtbonden elektrisch mit dem Trägermaterial 10' verbunden wird (siehe 5A) oder in ein Element gepackt wird (siehe 4).The photoelectric semiconductor chips 12 can be used as light emitting diodes. As in 5 3, a plurality of red, green, blue, ultraviolet or infrared semiconductor chips are in a certain area of the wafer 10 arranged to form an LED. The red-green-blue chip can be fabricated using the flip-chip process by directly fabricating a red-green-blue chip module and electrically bonding to the substrate by wire bonding 10 ' is connected (see 5A ) or packed in an element (see 4 ).

In 4 ist der Wafer 10 an seiner Unterfläche mit einem Lötabschnitt 22 versehen. Als solches kann der. Wafer 10 selbst als Trägermaterial wirken, ohne Drahtbonden zu benötigen. In 6 ist ein anderes Ausführungsbeispiel der Erfindung gezeigt. In diesem Ausführungsbeispiel können die Chips der integrierten Schaltung gemäß der Erfindung in einem Bereich angeordnet und polykristallin sein.In 4 is the wafer 10 on its lower surface with a soldering section 22 Mistake. As such, the. wafer 10 act as a carrier material without the need for wire bonding. In 6 another embodiment of the invention is shown. In this embodiment, the chips of the integrated circuit according to the invention may be arranged in a region and polycrystalline.

Des Weiteren kann ein hochmolekularer Packungsaufbau 14 vorgesehen sein, der den fotoelektrischen Halbleiterchip 12 umschließt. Das elektrische Verbinden zwischen dem Wafer und dem fotoelektrischen Halbleiterchip kann als Metall-Metall-Eutektikum oder durch Schmelzen unterschiedlicher Metalle, wie Au-Au-Eutektikum, Au-Sn-Schmelze, Sn-Sn-Eutektikum oder Sn-Sn-Schmelze erfolgen.Furthermore, a high molecular packing structure 14 be provided, which the photoelectric semiconductor chip 12 encloses. The electrical connection between the wafer and the photoelectric semiconductor chip can take place as a metal-metal eutectic or by melting different metals, such as Au Au eutectic, Au-Sn melt, Sn-Sn eutectic or Sn-Sn melt.

Bekannte Leiterplatten können mit Linien, die dünner als 0, 05 mm sind, nicht funktionieren. Hierdurch ergibt sich eine Drahtbreite der herkömmlichen Verpackungsträgerplatte von mindestens 0,05 mm. Jedoch können Wafer mit einer Linienbreite von weniger als 0,005 mm aufgrund der oben erwähnten Gestaltung, bei welcher der Wafer als Trägerplatte dient, funktionieren, was eine erhebliche Herabsetzung der Abmessungen der Bauelemente bewirkt. Die Anwendung auf Leuchtdioden ist besonders vorteilhaft, da die Verkürzung des Abstands zwischen einzelnen Chips die Leuchteigenschaft verbessert. Im Hinblick auf die Wärmeableitung leitet das Wafersubstrat Wärme besser ab als bekannte Substrate aus Epoxidharz, wodurch eine Erhöhung der Standzeit erzielt wird.Known PCBs can with lines that are thinner than 0, 05 mm, do not work. This results in a Wire width of conventional Packing support plate of at least 0.05 mm. However, you can Wafers with a line width of less than 0.005 mm due to above-mentioned design, in which the wafer serves as a carrier plate, work, resulting in a significant reduction in dimensions causes the components. The application to light emitting diodes is special advantageous because the shortening the distance between individual chips improves the lighting feature. in the With regard to heat dissipation the wafer substrate conducts heat better than known substrates made of epoxy resin, thereby increasing the Life is achieved.

Das erfindungsgemäße Verfahren zum Herstellen eines Montageaufbaus eines fotoelektrischen Halbleiterwafers basiert auf einem Silizium-Wafer-Trägermaterial [Si/SiC base], auf dem eine Schaltung vorgesehen ist wie bei gedruckter Leiterplatte [PCB]. Der LED-Chip [RGB] ist durch Flip-Chip-Technik auf einer vorgegebenen Stelle des Silizium-Trägermaterials montiert. Durch das Kontaktieren der Schaltung zu dem Silizium-Trägermaterial wird bewirkt, dass das ganze Array eine bestimmte Funktion aufweist. Der Grund für die Auswahl des Silizium-Trägermaterials als Trägermaterial besteht darin, dass das IC-Verfahren eine viel höhere Schaltungsintensität besitzt als die gedruckte Leiterplatte, das metallische Leitungsgerüst, der keramische Wafer, usw. und dass das Silizium-Trägermaterial dem nah aneinander gesetzten, optischen Array einen noch feinen Schaltungsaufbau ermöglicht. Ein weiterer Vorteil des Silizium-Trägermaterials beruht darauf, dass der Wärmeausdehnungskoeffizient des Silizium-Trägermaterials nahezu demjenigen der LED-Chips entspricht. Damit wird vermieden, dass zwischen der Leuchtdiode und der Trägerplatte eine mechanische Beanspruchung auf Druck und Zug vorkommt, die zur Herabsetzung der Zuverlässigkeit führt, wenn die Leuchtdiode aufleuchtet und somit die Wärme erzeugt.The inventive method for manufacturing a mounting structure of a photoelectric semiconductor wafer based on a silicon wafer carrier material [Si / SiC base], on which a circuit is provided as in printed circuit board [PCB]. The LED chip [RGB] is preset by flip-chip technology Position of the silicon carrier material assembled. By contacting the circuit to the silicon substrate causes the whole array to have a specific function. The reason for the selection of the silicon carrier material as a carrier material is that the IC process has a much higher circuit intensity as the printed circuit board, the metallic wire framework, the ceramic wafers, etc., and that the silicon substrate is close to each other set optical array allows a still fine circuit structure. Another advantage of the silicon carrier material is based on that the thermal expansion coefficient of the silicon carrier material almost equal to that of the LED chips. This avoids that between the light emitting diode and the carrier plate a mechanical stress on pressure and train occurs, which helps to reduce reliability leads, when the LED lights up and thus generates the heat.

Ferner wird das Pixel gemäß der vorliegenden Erfindung erhöht, indem die Arrays der Chips dicht aneinander angeordnet sind. Im Unterschied zu herkömmlicher Anzeigetafel, die aus auf dem PCB-Trägermaterial angebrachten Oberflächenmontage-Leuchtdioden besteht, lässt sich erfindungsgemäß die Dichte stark erhöhen und der betrachtbare Abstand erheblich verringern. Hierdurch ist die Anwendung des Anzeigefelds in kurzem Abstand zu Benutzern möglich. Ein weiterer Vorteil besteht darin, dass sich das Anzeigefeld je nach Wunsch in erwünschten Abmessungen schneiden lässt wie bei LCD-Anzeigen. Beim Auftreten von Defektpunkten ist das Schneiden in einzelnen Einheits-Leuchtdioden möglich, um eine optimale Ausnutzung zu bewirken und somit einen großen Beitrag zur Erhöhung der Fehlerlosigkeit zu leisten.Further the pixel becomes according to the present Invention increased, by arranging the arrays of the chips close together. in the Difference to conventional Display board consisting of surface mount LEDs mounted on the PCB substrate exists, leaves according to the invention, the density increase greatly and significantly reduce the viewable distance. This is the application of the display field in short distance to users possible. One Another advantage is that the display panel depending on Wish in desired Dimensions can be cut as with LCD displays. When defect points occur, this is cutting in single unit LEDs possible for optimal utilization to effect and thus a big one Contribution to the increase to do the flawless.

Zusammengefasst lassen sich mit dem erfindungsgemäßen Aufbau beispielsweise folgende Vorteile realisieren:

  • 1. Präzise Ausrichtung und Erhöhung der Fehlerlosigkeit: Beim erfindungsgemäßen Aufbau werden das stromleitende Waferdruckmaterial auf den Wafer aufgedruckt und die fotoelektrischen Halbleiterchips auf dem Wafer aufgestapelt, was für eine Verringerung des Positionierfehlers sorgt und somit eine Erhöhung der Fehlerlosigkeit erlaubt.
  • 2. Verringerung der Verpackungsgröße: Die fotoelektrischen Halbleiterchips oder Leuchtdioden sind auf den Wafer aufgestapelt, sodass die Verpackungsgröße als Wafergröße betrachtet werden kann.
  • 3. Kostengünstige Verfahrensanlagen: Das Verfahren kann einfach eingerichtet werden, da die nötigen Anlagen sowohl kostengünstig als auch leicht zu beschaffen sind. Die Kosten der Anlagen, z. B. für stromleitenden Druckklebestoff werden durch einfache Verfahren reduziert.
  • 4. Verbesserung der Funktionen: Auf dem Wafer können zusätzliche Bauelemente wie Überspannungsschutz-, Gleichspannungs-, Gleichstrom-, Störschutz- und/oder Antistatikausrüstungen, Überstromschutzdioden eingebaut werden.
  • 5. Beim Auftreten von Defektpunkten ist das Schneiden in einzelnen Einheits-Leuchtdioden möglich, um eine optimale Ausnutzung zu bewirken und somit einen großen Beitrag zur Erhöhung der Fehlerlosigkeit zu leisten.
  • 6. Der Wärmeausdehnungskoeffizient des Silizium-Trägermaterials entspricht nahezu demjenigen der LED-Chips. Damit wird vermieden, dass zwischen der Leuchtdiode und der Trägerplatte eine mechanische Beanspruchung auf Druck und Zug entsteht, die zur Herabsetzung der Zuverlässigkeit führt, wenn die Leuchtdiode aufleuchtet und somit die Wärme erzeugt.
In summary, for example, the following advantages can be realized with the structure according to the invention:
  • 1. Precise Alignment and Increase of Flawlessness: In the structure of the present invention, the electroconductive wafer printing material is printed on the wafer and the photoelectric semiconductor chips are stacked on the wafer, which provides a reduction in the positioning error, thus allowing an increase in flawlessness.
  • 2. Packaging Size Reduction: The photoelectric semiconductor chips or light emitting diodes are stacked on the wafer so that the package size can be considered wafer size.
  • 3. Cost-effective process equipment: The process can be easily set up because the necessary equipment is both inexpensive and easy to procure. The costs of the facilities, z. B. for conductive printing adhesive are reduced by simple methods.
  • 4. Improvement of functions: Additional components such as overvoltage protection, DC voltage, DC, noise protection and / or anti-static equipment, overcurrent protection diodes can be installed on the wafer.
  • 5. When defect points occur, cutting in single unit LEDs is possible to maximize utilization and thus make a major contribution to increasing flawlessness.
  • 6. The thermal expansion coefficient of the silicon substrate is almost equal to that of the LED chips. This avoids that a mechanical stress on pressure and train arises between the light emitting diode and the carrier plate, which leads to the reduction of the reliability when the LED lights up and thus generates the heat.

1a1a
Packungsaufbau von Leuchtdiodenpackage structure of light emitting diodes
10a10a
Substratsubstratum
12a12a
LED-ChipLED chip
14a14a
Leitungmanagement
16a16a
Packungsmaterialpacking material
1010
Waferwafer
1111
Flip-Chip-KontakteFlip-chip contacts
1212
fotoelektrischer Halbleiterchipphotoelectric Semiconductor chip
1313
stromleitendes Klebestückcurrent-conducting adhesive piece
1414
hochmolekularer Packungsaufbauhigh molecular weight package structure
1515
ÜberspannungsschutzschaltungOvervoltage protection circuit
1616
ÜberspannungsschutzdiodeOvervoltage protection diode
1717
PositionierzeichenPositionierzeichen
1818
vorgegebene Stellespecified Job
10'10 '
Trägermaterialsupport material
2222
Lötabschnittsoldering section

Claims (7)

Verfahren zum Herstellen eines Montageaufbaus eines fotoelektrischen Halbleiterwafers aufweisend: Bereitstellen eines Wafer (10) mit einer vorgegebenen Stelle (18) zum Verbinden mit Flip-Chips; Auftragen einer Mehrzahl von stromleitenden Materialien auf die vorgegebene Stelle (18); Aufstapeln eines fotoelektrischen Halbleiters auf die stromleitenden Materialien des Wafers; Verpacken des fotoelektrischen Halbleiterchips (12) mit hochmolekularen Materialien zum Herstellen eines halbfertigen Produkts; und Schneiden des halbfertigen Produkts zum Bilden eines fotoelektrischen Montageaufbaus in unterschiedlichen Abmessungen oder in einzelnen Einheiten.A method for producing a mounting structure of a photoelectric semiconductor wafer comprising: providing a wafer ( 10 ) with a predetermined position ( 18 ) for connection to flip chips; Applying a plurality of electrically conductive materials to the predetermined location ( 18 ); Stacking a photoelectric semiconductor on the current-conducting materials of the wafer; Packaging the photoelectric semiconductor chip ( 12 ) with high molecular weight materials to make a semi-finished product; and cutting the semi-finished product to form a photoelectric mounting structure in different dimensions or in individual units. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Wafer (10) Überspannungsschutz-, Gleichspannungs-, Gleichstrom-, Störschutz- und/oder Antistatikausrüstungen aufweist, die mit der vorgegebenen Stelle (18) elektrisch verbunden sind.Method according to claim 1, characterized in that the wafer ( 10 ) Has overvoltage protection, DC, DC, noise and / or anti-static equipment which is connected to the specified location ( 18 ) are electrically connected. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Halbfertigprodukt des fotoelektrischen Halbleiterchips (12) in einzelnen Einheiten schneidbar ist, wenn Defektpunkte während der Herstellung auftreten.A method according to claim 1, characterized in that the semi-finished product of the photoelectric semiconductor chip ( 12 ) can be cut in individual units if defect points occur during manufacture. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das stromleitende Material entweder im Siebdruckverfahren oder im Stahlplattendruckverfahren hergestellt ist.Method according to claim 1, characterized in that that the current-conducting material either by screen printing or manufactured in steel plate printing process. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das stromleitende Material (13) aus Lötpaste oder Ag-Paste besteht.Method according to claim 1, characterized in that the current-conducting material ( 13 ) consists of solder paste or Ag paste. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindung zwischen dem Wafer (10) und dem fotoelektrischen Halbleiterchip (12) aus einer Gruppe gewählt ist, die Metall-Metall-Eutektikum, Schmelzen unterschiedlicher Metalle, Au-Sn-Schmelzen und Sn-Sn-Schmelzen aufweist.Method according to claim 1, characterized in that the connection between the wafer ( 10 ) and the photoelectric semiconductor chip ( 12 ) is selected from a group comprising metal-metal eutectic, different metal melts, Au-Sn melts, and Sn-Sn melts. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindung zwischen dem Wafer (10) und dem fotoelektrischen Halbleiterchip (12) aus einer Gruppe gewählt ist, die ein Au-Au-Eutektikum, Au-Sn-Schmelzen, ein Sn-Sn-Eutektikum und Sn-Sn-Schmelzen aufweist.Method according to claim 1, characterized in that the connection between the wafer ( 10 ) and the photoelectric semiconductor chip ( 12 ) is selected from a group including Au Au eutectic, Au-Sn melting, Sn-Sn eutectic and Sn-Sn melting.
DE102006003567A 2005-01-26 2006-01-25 Manufacturing structure of assembly of photoelectric semiconductor wafer involves covering large area of wafer by current conducting material and photoelectric semiconductor is then stacked on current conducting material Ceased DE102006003567A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006003567A DE102006003567A1 (en) 2005-01-26 2006-01-25 Manufacturing structure of assembly of photoelectric semiconductor wafer involves covering large area of wafer by current conducting material and photoelectric semiconductor is then stacked on current conducting material

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005003700.3 2005-01-26
DE102005003700 2005-01-26
DE102006003567A DE102006003567A1 (en) 2005-01-26 2006-01-25 Manufacturing structure of assembly of photoelectric semiconductor wafer involves covering large area of wafer by current conducting material and photoelectric semiconductor is then stacked on current conducting material

Publications (1)

Publication Number Publication Date
DE102006003567A1 true DE102006003567A1 (en) 2006-08-10

Family

ID=36709903

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006003567A Ceased DE102006003567A1 (en) 2005-01-26 2006-01-25 Manufacturing structure of assembly of photoelectric semiconductor wafer involves covering large area of wafer by current conducting material and photoelectric semiconductor is then stacked on current conducting material

Country Status (1)

Country Link
DE (1) DE102006003567A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416171A (en) * 2019-09-05 2019-11-05 东莞市欧思科光电科技有限公司 Integrated photo-electronic display unit and its manufacture craft, electro-optical display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416171A (en) * 2019-09-05 2019-11-05 东莞市欧思科光电科技有限公司 Integrated photo-electronic display unit and its manufacture craft, electro-optical display device

Similar Documents

Publication Publication Date Title
DE102004044149B4 (en) High-performance light emitting diode device
EP1022787B1 (en) Method of producing a surface-mountable optical element and surface-mountable optical element
DE102007017831B4 (en) Semiconductor module and a method for producing a semiconductor module
DE10301512A1 (en) Reduced chip package and process for its manufacture
DE10246892A1 (en) LED matrix with high radiation power
DE102006016345A1 (en) Semiconductor module with discrete components and method for producing the same
DE102007063341A1 (en) Wafer level package (WLP) with die-receiving bore and method for its production
EP0642166A2 (en) On circuit board mounted multichip module
DE102006033175A1 (en) electronics assembly
DE102005053974B3 (en) Electrical circuit arrangement has heat sink thermally coupled to a circuit carrier for electronic components and a second carrier within the first having an electronic component between it and the heat sink
DE102008059468A1 (en) Optoelectronic lamp
DE10238781A1 (en) Semiconductor device
DE102013219780A1 (en) Power semiconductor module and method for producing a power semiconductor module
DE202007015105U1 (en) Packaging structure of LED chips with high light emission performance
DE102009032253A1 (en) Electronic component
EP1278243A2 (en) Multichip Module assembled in COB structure, especially Compact Flash Card with high memory capacity and Method of Manufacturing the same
EP3262627B1 (en) Light-emitting diode apparatus and method for manufacturing a light-emitting diode apparatus
DE102006003567A1 (en) Manufacturing structure of assembly of photoelectric semiconductor wafer involves covering large area of wafer by current conducting material and photoelectric semiconductor is then stacked on current conducting material
DE19702186C2 (en) Process for packaging integrated circuits
DE102006024147B3 (en) An electronic module including a semiconductor device package and a semiconductor chip and method of making the same
DE10302022B4 (en) Method for producing a reduced chip package
DE10233641B4 (en) Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
DE102004010614A1 (en) A base semiconductor device for a semiconductor component stack and method of making the same
WO2014206666A1 (en) Circuit device and method for producing a circuit device for controlling a transmission of a vehicle
DE102007002807B4 (en) chip system

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection