DE102005063258A1 - Electrical contacts manufacturing method for e.g. dynamic random access memory cell, involves applying spacer layer on upper side wall region of conductors before arranging contacts, where spacer layer separates conductors from contacts - Google Patents

Electrical contacts manufacturing method for e.g. dynamic random access memory cell, involves applying spacer layer on upper side wall region of conductors before arranging contacts, where spacer layer separates conductors from contacts Download PDF

Info

Publication number
DE102005063258A1
DE102005063258A1 DE102005063258A DE102005063258A DE102005063258A1 DE 102005063258 A1 DE102005063258 A1 DE 102005063258A1 DE 102005063258 A DE102005063258 A DE 102005063258A DE 102005063258 A DE102005063258 A DE 102005063258A DE 102005063258 A1 DE102005063258 A1 DE 102005063258A1
Authority
DE
Germany
Prior art keywords
spacer layer
side wall
contact
protective cap
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005063258A
Other languages
German (de)
Other versions
DE102005063258B4 (en
Inventor
Stefan Tegen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005063258A priority Critical patent/DE102005063258B4/en
Publication of DE102005063258A1 publication Critical patent/DE102005063258A1/en
Application granted granted Critical
Publication of DE102005063258B4 publication Critical patent/DE102005063258B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

The method involves arranging contacts adjacent to electrical conductors of a silicon substrate and electrically separating the contacts from the conductors. A spacer layer (100) e.g. oxide layer, is coated on a side wall region of the conductors before arranging the contacts. The spacer layer separates the conductors from the contacts. A protection cap made of a dielectric material e.g. silicon nitride, is applied on sides of the conductors. An upper side wall section (200) of the protection cap and the side wall region of the conductors are provided with the spacer layer. An independent claim is also included for an electronic component e.g. dynamic random access memory (DRAM) cell, comprising a field effect transistor.

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines elektrischen Kontakts für ein in oder auf einem Substrat befindliches elektrisches Bauelement, wobei der Kontakt örtlich neben einer elektrischen Leiterbahn des Substrats und elektrisch getrennt von dieser angeordnet wird.The The invention relates to a method for producing an electrical Contact for an electrical component located in or on a substrate, the contact being local in addition to an electrical trace of the substrate and electrically isolated is arranged by this.

Derartige Verfahren zum Herstellen von Kontakten werden beispielsweise bei der Produktion von DRAM-Speicherzellen eingesetzt.such Methods for making contacts, for example, in used in the production of DRAM memory cells.

Aufgrund der im Bereich der elektronischen Bauelemente fortschreitenden Miniaturisierung tritt das Problem auf, dass bei der Herstellung eines Kontaktes Kurzschlüsse zur benachbarten Leiterbahn auftreten können.by virtue of the progress of miniaturization in the field of electronic components The problem occurs when making a contact shorts can occur to the adjacent track.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, ein zuverlässiges Verfahren zum Herstellen von elektrischen Kontakten anzugeben, bei dem Kurschlüsse zwischen Kontakt und benachbarter Leiterbahn vermieden und eine kapazitive Kopplung zwischen Kontakt und Leiterbahn so gering wie möglich gehalten wird.Of the Invention is therefore based on the object a reliable one Specify a method for producing electrical contacts at the course conclusions avoided between contact and adjacent trace and a capacitive coupling between contact and trace as low as possible is held.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass vor dem Aufbringen des Kontakts auf den Seitenflächen der Leiterbahn eine Spacerschicht aufgetragen wird, die die Leiterbahn elektrisch von dem Kontakt trennt.These Task is inventively characterized solved, that before applying the contact on the side surfaces of the Conductor is applied a spacer layer, which is the conductor track electrically disconnects from the contact.

Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass sich durch die zusätzliche seitliche Spacerschicht eine ausreichende Isolation zwischen Kontakt und Leiterbahn erreichen lässt.One An essential advantage of the method according to the invention is that through the extra lateral spacer layer sufficient insulation between contact and track can be achieved.

Um eine besonders gute kapazitive Entkopplung zwischen Kontakt und Leiterbahn zu erreichen, wird es als vorteilhaft angesehen, wenn für die Spacerschicht ein Isolationsmaterial mit einer möglichst kleinen Dielektrizitätskonstante verwendet wird. Siliziumoxid ist beispielsweise besser geeignet als Siliziumnitrid, weil es eine Dielektrizitätskonstante von nur ca. 3,9 aufweist, im Gegensatz zu Siliziumnitrid mit einer Dielektrizitätskonstante von ca. 7,8. Zusätzliche Kopplungskapazitäten zwischen Kontakt und Leiterbahn sind beispielsweise bei DRAM-Speicherbausteinen oder auch bei elektronischen Logikbausteinen deshalb unerwünscht, weil diese die Schaltgeschwindigkeit der „Chips" begrenzen und im Falle von Speicherbausteinen größere Speicherkondensatoren erforderlich machen als dies ohne kapazitive „Zusatzkopplung" der Fall ist.Around a particularly good capacitive decoupling between contact and It is considered to be advantageous if it is to be reached for the spacer layer an insulating material with the smallest possible dielectric constant is used. For example, silica is better suited than Silicon nitride, because it has a dielectric constant of only about 3.9 as opposed to silicon nitride with a dielectric constant from about 7.8. additional coupling capacitances between contact and trace are, for example, in DRAM memory devices or even in electronic logic modules therefore undesirable, because this limit the switching speed of the "chips" and in the Case of memory modules larger storage capacitors required as this is the case without capacitive "additional coupling".

Besonders einfach und damit vorteilhaft lässt sich das Verfahren durchführen, wenn auf der Leiterbahn vor dem Aufbringen der Spacerschicht – nachfolgend erste Spacerschicht genannt – eine Schutzkappe aus nichtleitendem Material (z. B. aus Siliziumnitrid) aufgebracht wird und der Seitenwandbereich der Schutzkappe und der Seitenwandbereich der Leiterbahn mit der ersten Spacerschicht versehen werden. Nachfolgend wird die erste Spacerschicht im Seitenwandbereich der Schutzkappe bis zu einer vorgegebenen Ätztiefe derart weggeätzt, dass in einem oberen Seitenwandabschnitt der Schutzkappe die erste Spacerschicht entfernt wird und in einem unteren Seitenwandabschnitt stehen bleibt. Auf dem oberen Seitenwandabschnitt der Schutzkappe wird dann eine zweite Spacerschicht aufgetragen, wobei die zweite Spacerschicht aus einem anderen Material als die zuvor aufgetragene erste Spacerschicht besteht. Diese vorteilhafte Verfahrensvariante verwendet zwei Spacerschichten, nämlich eine „untere" erste Spacerschicht, die die Leiterbahn von dem Kontakt trennt und kapazitiv bestmöglich entkoppelt; für die erste Spacerschicht wird demgemäß ein Material mit einer möglichst kleinen Dielektrizitätskonstante gewählt. Die Funktion der zweiten „oberhalb" bzw. im oberen Seitenwandabschnitt der Schutzkappe angeordneten Spacerschicht besteht darin, die „unterhalb" angeordnete Spacerschicht im weiteren Verfahrensverlauf zu schützen. Wird nämlich als erste Spacerschicht beispielsweise Siliziumoxid aufgetragen, so ist dieses unter Umständen nicht widerstandsfähig genug, um Ätzangriffen, die während der weiteren Kontaktherstellung erforderlich sind, standzuhalten. Um dieses Problem zu bewältigen, wird im oberen Seitenwandabschnitt der Schutzkappe die zweite Spacerschicht aufgetragen, die vorzugsweise aus einem widerstandsfähigeren Material wie beispielsweise Polysilizium besteht. Da die zweite Spacerschicht auf der nichtleitenden Schutzkappe aufliegt, muss die zweite Spacerschicht im Übrigen nicht aus nichtleitendem Material bestehen; vielmehr kann sie beispielsweise auch aus einem hochleitfähigen Polysilizium bestehen, dass zusammen mit dem Kontaktmaterial des Kontaktes elektrisch zusammenwirkt und somit einen Bestandteil des elektrischen Kontakts bildet.Especially easy and thus advantageous can be perform the procedure if on the conductor before applying the spacer layer - below first spacer layer called - one Protective cap made of non-conductive material (eg silicon nitride) is applied and the side wall portion of the protective cap and the Side wall region of the conductor track provided with the first spacer layer become. Subsequently, the first spacer layer in the sidewall area the protective cap etched away to a predetermined etching depth such that in an upper side wall portion of the protective cap, the first spacer layer is removed and remains in a lower side wall section. On the upper side wall portion of the cap is then a applied second spacer layer, wherein the second spacer layer made of a different material than the previously applied first spacer layer consists. This advantageous method variant uses two spacer layers, namely a "lower" first spacer layer, which separates the conductor from the contact and capacitively decoupled best possible; for the first Spacer layer is accordingly a material with one as possible small dielectric constant selected. The function of the second "above" or in the upper side wall section the protective cap arranged spacer layer is the "below" arranged spacer layer to protect in the further course of the proceedings. Namely as first spacer layer, for example, silicon oxide applied, so is this may happen not resistant enough, for etching attacks, the while the further contact production are required to withstand. Around to deal with this problem In the upper side wall portion of the protective cap, the second spacer layer applied, preferably made of a more resistant Material such as polysilicon exists. Because the second Spacer layer rests on the non-conductive cap, the second spacer layer by the way not made of non-conductive material; rather, she can, for example also from a highly conductive Polysilicon exist that, together with the contact material of the Contact electrically interacts and thus a part of the forms electrical contact.

Vorzugsweise schützt die zweite Spacerschicht die erste Spacerschicht gegen einen senkrecht zur Oberfläche des Substrats erfolgenden gerichteten, anisotropen Ätzangriff.Preferably protects the second spacer layer the first spacer layer against a perpendicular to the surface directed, anisotropic etch attack of the substrate.

Im Falle einer Herstellung eines Kontaktes, der räumlich zwischen zwei benachbarten Leiterbahnen und isoliert zu diesen hergestellt werden soll, wird bevorzugt derart vorgegangen, dass auf der Oberseite der beiden Leiterbahnen jeweils eine Schutzkappe aus nichtleitendem Material aufgebracht wird. Die unteren Seitenwandabschnitte der beiden Schutzkappen und die Seitenwandbereiche der benachbarten Leiterbahnen werden mit der ersten Spacerschicht versehen. Die oberen Seitenwandabschnitte der beiden Schutzkappen werden mit der zweiten Spacerschicht versehen, die die erste Spacerschicht im unteren Seitenwandabschnitt der Schutzkappe und die erste Spacerschicht im Seitenwandbereich der Leiterbahn gegen einen Ätzangriff, insbesondere während eines vertikalen, anisotropen Ätzschritts, schützt.In the case of a contact, which is to be produced spatially between two adjacent interconnects and insulated from them, it is preferred to proceed such that in each case a protective cap made of non-conductive material is applied to the upper side of the two interconnects. The lower side wall portions of the two protective caps and the side wall portions of the adjacent conductor tracks are provided with the first spacer layer. The upper sidewall sections of the two protective caps become provided with the second spacer layer which protects the first spacer layer in the lower side wall portion of the protective cap and the first spacer layer in the sidewall region of the conductor against an etching attack, in particular during a vertical, anisotropic etching step.

Nach dem Aufbringen der ersten Spacerschicht auf dem Seitenwandbereich der Schutzkappen sowie auf dem Seitenwandbereich der Leiterbahnen wird der Zwischenraum zwischen den benachbarten Leiterbahnen vorzugsweise mit einem Füllmaterial gefüllt.To the application of the first spacer layer on the sidewall region the protective caps and on the sidewall area of the tracks For example, the gap between the adjacent tracks will be preferable with a filling material filled.

Vor dem Füllen des Zwischenraums mit Füllmaterial – also nach dem Aufbringen der ersten Spacerschicht auf dem Seitenwandbereich der Schutzkappen sowie auf dem Seitenwandbereich der Leiterbahnen – wird vorzugsweise noch ein Schutzliner, beispielsweise ein Siliziumnitridliner, aufgebracht, der gegenüber den im Weiteren Verfahrensverlauf verwendeten Ätzmitteln widerstandsfähiger als das Material der ersten Spacerschicht (z. B. Siliziumoxidmaterial) ist.In front the filling the space with filler - so after the application of the first spacer layer on the sidewall region the protective caps and on the sidewall portion of the tracks - is preferably another protective liner, for example a silicon nitride liner, applied, opposite the etchants used in the course of the process more resistant than the material of the first spacer layer (eg silicon oxide material) is.

Nach dem Füllen des Zwischenraums wird auf der Oberseite der Schutzkappen bevorzugt eine Isolationsschicht aufgebracht und derart strukturiert, dass auf der Oberseite der Schutzkappen der beiden Leiterbahnen jeweils ein Isolationsabschnitt gebildet wird.To the filling the gap is preferred on top of the protective caps applied an insulating layer and structured such that on the top of the protective caps of the two conductor tracks respectively an isolation section is formed.

Besonders bevorzugt sind die Isolationsabschnitte jeweils kleiner als die Oberseite der jeweiligen Schutzkappe, so dass bei der Bildung der zweite Spacerschicht Stufen entstehen. Durch eine solche Dimensionierung und die Stufenbildung lassen sich vergrößerte Landeflächen („landing pads") – also größere Kontaktflächen – für eine spätere Kontaktierung der fertiggestellten Kontakte ermöglichen.Especially Preferably, the insulation portions are each smaller than the Top of the respective protective cap, so that in the formation of the second spacer layer steps arise. By such sizing and the stepping can be increased landing areas ("landing Pads ") - so larger contact surfaces - for a later contact allow the finished contacts.

Vorzugsweise wird während des Ätzschrittes, bei dem die erste Spacerschicht in dem oberen Seitenwandabschnitt der Schutzkappe entfernt wird und auf dem unteren Seitenwandabschnitt stehen bleibt, gleichzeitig auch das Füllmaterial bis zu der vorgegeben Ätztiefe entfernt.Preferably is during the etching step, wherein the first spacer layer in the upper sidewall portion the protective cap is removed and on the lower side wall portion stops, at the same time the filling material up to the specified etching depth away.

Nach der Herstellung der zweiten Spacerschicht auf dem oberen Seitenwandabschnitt der Schutzkappen wird das Füllmaterial bevorzugt vollständig entfernt; unmittelbar oder mittelbar anschließend wird in den Zwischenraum ein leitendes Kontaktmaterial eingefüllt, das den elektrischen Kontakt bildet.To the production of the second spacer layer on the upper side wall portion the protective caps, the filler is preferred Completely away; directly or indirectly afterwards becomes in the intermediate space a conductive contact material is filled, which forms the electrical contact.

Nach der Herstellung der zweiten Spacerschicht und noch vor dem Einfüllen des leitenden Kontaktmaterials in den Zwischenraum kann außerdem noch ein Implantationsschritt durchgeführt werden, durch den leitfähige Bereiche, vorzugsweise Source- oder Drainbereiche eines Feldeffekttransistors, in dem Substrat gebildet werden.To the preparation of the second spacer layer and before filling the Conductive contact material in the gap may also still performing an implantation step through which conductive regions, preferably source or Drain regions of a field effect transistor, formed in the substrate become.

Mit dem beschriebenen Verfahren kann auf einem Substrat, auf dem eine Mehrzahl an Leiterbahnen vorhanden ist, eine Vielzahl an Kontakten zwischen den Leiterbahnen hergestellt werden.With The described method can be applied to a substrate on which a Plural is present on tracks, a variety of contacts be made between the tracks.

Um die hergestellten Kontakte elektrisch voneinander zu trennen, kann nach dem Einfüllen des leitenden Kontaktmaterials beispielsweise ein CMP-Schritt (CMP: Chemical Mechanical Polishing) durchgeführt werden.Around can electrically separate the contacts produced after filling the conductive contact material, for example, a CMP step (CMP: Chemical Mechanical Polishing).

Besonders bevorzugt wird das beschriebene Verfahren im Bereich der Mikroelektronik durchgeführt, wobei Kontakte für Source- oder Drain-Anschlüsse von Feldeffektransistoren, insbesondere solche einer Speicherzelle, hergestellt werden. Die Kontakte werden in diesem Falle durch die erste Spacerschicht beispielsweise von Gate-Leiterbahnen des jeweiligen Transistors oder eines benachbarten Transistors getrennt.Especially the method described is preferred in the field of microelectronics carried out, being contacts for Source or drain connections of field effect transistors, in particular those of a memory cell, getting produced. The contacts are in this case by the first spacer layer, for example, of gate conductor tracks of the respective Transistor or an adjacent transistor disconnected.

Die Erfindung bezieht sich außerdem auf ein elektronisches Bauelement, insbesondere eine DRAM-Speicherzelle, mit zumindest einem Feldeffektransistor mit einem Gatekontakt, der mit einer Leiterbahn in Verbindung steht, und mit einem elektrischen Source- oder Drain-Kontakt neben der Leiterbahn.The Invention also relates to an electronic component, in particular a DRAM memory cell, with at least one field effect transistor with a gate contact, the communicating with a track, and with an electrical track Source or drain contact next to the track.

Der Erfindung liegt diesbezüglich die Aufgabe zugrunde, ein elektronisches Bauelement, insbesondere eine DRAM- Speicherzelle, anzugeben, bei dem Kurschlüsse zwischen dem Kontakt und der benachbarten Leiterbahn vermieden werden und eine kapazitive Kopplung zwischen dem Kontakt und der Leiterbahn so gering wie möglich gehalten wird.Of the Invention is in this regard the object of an electronic component, in particular a DRAM memory cell, indicate at the end of the course be avoided between the contact and the adjacent trace and a capacitive coupling between the contact and the trace as low as possible is held.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass eine Schutzkappe aus nichtleitendem Material auf der Oberseite der Leiterbahn aufgebracht ist, auf dem Seitenwandbereich der Leiterbahn sowie auf einem unteren Seitenwandabschnitt der Schutzkappe eine erste Spacerschicht aus nichtleitendem Material vorhanden ist, auf einem oberen Seitenwandabschnitt der Schutzkappe eine zweite Spacerschicht aus einem anderen Material als die erste Spacerschicht aufgetragen ist, und das Kontaktmaterial des Kontakts seitlich an die erste Spacerschicht auf der Leiterbahn, seitlich an die erste Spacerschicht auf dem unteren Seitenwandabschnitt der Schutzkappe und seitlich an die zweite Spacerschicht auf dem oberen Seitenwandabschnitt der Schutzkappe mittelbar oder unmittelbar angrenzt.These Task is inventively characterized solved, that a protective cap made of non-conductive material on the top the conductor track is applied, on the sidewall region of the conductor track and on a lower side wall portion of the protective cap a first spacer layer of non-conductive material is present on an upper side wall portion of the protective cap, a second spacer layer made of a different material than the first spacer layer is, and the contact material of the contact laterally to the first spacer layer on the trace, laterally on the first spacer layer on the lower side wall portion of the protective cap and laterally to the second Spacer layer on the upper side wall portion of the protective cap directly or indirectly adjacent.

Vorteilhafte Ausgestaltungen des erfindungsgemäßen elektronischen Bauelements sind in Unteransprüchen angegeben. Bezüglich der Vorteile des elektronischen Bauelements und bezüglich der Vorteile vorteilhafter Ausgestaltungen des elektronischen Bauelements wird auf die obigen Ausführungen im Zusammenhang mit dem erfindungsgemäßen Verfahren verwiesen.Advantageous embodiments of the inventions According to the invention electronic component are specified in subclaims. With regard to the advantages of the electronic component and with regard to the advantages of advantageous embodiments of the electronic component, reference is made to the above statements in connection with the method according to the invention.

Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels näher erläutert. Dabei zeigen beispielhaft:The Invention will be explained in more detail with reference to an embodiment. there show by way of example:

1 ein Ausführungsbeispiel für ein erfindungsgemäßes elektronisches Bauelement während eines beispielhaften Herstellungsverfahrens im Querschnitt; 1 an embodiment of an inventive electronic component during an exemplary manufacturing process in cross section;

2 das Bauelement gemäß 1 nach einer weiteren Bearbeitung und 2 the device according to 1 after further processing and

3 das Bauelement gemäß den 1 und 2 nach der Fertigstellung der Kontakte. 3 the device according to the 1 and 2 after the completion of the contacts.

In den 1 bis 3 werden für identische oder vergleichbare Elemente der Übersicht halber stets dieselben Bezugszeichen verwendet.In the 1 to 3 For reasons of identical or comparable elements, the same reference numbers are always used for the sake of clarity.

In der 1 erkennt man ein Siliziumsubstrat 10, auf dem eine Gateoxidschicht 20 aufgetragen ist. Auf der Gateoxidschicht 20 befinden sich zwei Gate-Leiterbahnen 30a und 30b, die jeweils durch eine obere Leiterbahnschicht 40 und eine untere Leiterbahnschicht 50 gebildet sind. Die untere Leiterbahnschicht 50 besteht beispielsweise aus hochdotiertem Polysilizium, während die obere Leiterbahnschicht 40 beispielsweise aus Metall besteht.In the 1 one recognizes a silicon substrate 10 on which a gate oxide layer 20 is applied. On the gate oxide layer 20 There are two gate tracks 30a and 30b , each through an upper wiring layer 40 and a lower wiring layer 50 are formed. The lower conductor layer 50 For example, consists of highly doped polysilicon, while the upper wiring layer 40 for example, consists of metal.

Auf den beiden Gate-Leiterbahnen 30a und 30b ist jeweils eine Schutzkappe 60a bzw. 60b aufgebracht. Die Schutzkappen 60a und 60b bestehen beispielsweise aus Nitrit.On the two gate tracks 30a and 30b each is a protective cap 60a respectively. 60b applied. The protective caps 60a and 60b consist for example of nitrite.

Die in der 1 dargestellten Gate-Leiterbahnen 30a und 30b sowie die darüber befindlichen Schutzkappen 60a und 60b lassen sich beispielsweise herstellen, indem auf die Gateoxidschicht 20 zunächst unstrukturiert die untere Leiterbahnschicht 50, die obere Leiterbahnschicht 40 sowie eine Nitrid-Schutzkappenschicht 60 (z. B. aus Siliziumnitrid) aufgebracht werden. Das aus diesen drei Schichten 40, 50 und 60 bestehende Schichtpaket wird anschließend im Rahmen eines Maskierungs – und Ätzschrittes derart strukturiert, dass die in der 1 dargestellten Gate-Leiterbahnen 30a und 30b sowie die darauf befindlichen Schutzkappen 60a und 60b gebildet werden.The in the 1 illustrated gate tracks 30a and 30b as well as the protective caps above 60a and 60b can be prepared, for example, by applying to the gate oxide layer 20 initially unstructured the lower wiring layer 50 , the upper wiring layer 40 and a nitride cap layer 60 (For example, from silicon nitride) are applied. This from these three layers 40 . 50 and 60 The existing layer package is then structured as part of a masking and etching step in such a way that the layers in the 1 illustrated gate tracks 30a and 30b as well as the protective caps on it 60a and 60b be formed.

Auf die Seitenwandbereiche 70 der beiden Schutzkappen 60a und 60b sowie auf die Seitenwandbereiche 80 der beiden Gate-Leiterbahnen 30a und 30b wird nachfolgend eine erste Spacerschicht 100 – vorzugsweise aus einem nichtleitenden Material mit einer relativ kleiner Dielektrizitätskonstante wie bei spielsweise einem Siliziumoxid-Material – aufgebracht und anisotrop, und zwar senkrecht zur Oberfläche des Substrates 10, geätzt. Durch diesen Ätzschritt bilden sich auf den Seitenwandbereichen 70 und 80 sogenannte Spacer 100'. Nach der Fertigstellung der Spacer 100' wird vorzugsweise – jedoch ist dies nicht zwingend erforderlich – ein Schutzliner 110 (z. B. aus Siliziumnitrid-Material) ganzflächig aufgebracht.On the sidewall areas 70 the two protective caps 60a and 60b as well as on the sidewall areas 80 of the two gate tracks 30a and 30b subsequently becomes a first spacer layer 100 - Preferably from a non-conductive material having a relatively small dielectric constant as in example a silicon oxide material - applied and anisotropic, perpendicular to the surface of the substrate 10 etched. This etching step forms on the sidewall regions 70 and 80 so-called spacers 100 ' , After completion of the spacer 100 ' is preferably - but this is not mandatory - a protective liner 110 (For example, made of silicon nitride material) applied over the entire surface.

Der zwischen den Leiterbahnen 30a und 30b befindliche Zwischenraum 120 wird in einem weiteren Prozessschritt mit einem Füllmaterial 130 aus einem isolierenden Material, beispielsweise einem Oxid (z. B. BPSG – oder SOG-Oxid (BPSG: Bor-Phosphor-Silikat-Glas (stark dotiertes SiO2); SOG: Spin-On-Glas (gut verfließendes SiO2-Material)) gefüllt. Auf das resultierende Schichtpaket wird eine Isolationsschicht 140 aufgebracht, die beispielsweise ebenfalls aus einem Oxid, insbesondere einem LPTEOS-Oxid (LPTEOS: Low Pressure Oxidabscheidung) besteht.The between the tracks 30a and 30b intermediate space 120 is in a further process step with a filler 130 from an insulating material, for example an oxide (eg BPSG or SOG oxide (BPSG: boron-phosphorus-silicate glass (heavily doped SiO 2 ); SOG: spin-on-glass (good flowing SiO 2 material) The layer package becomes an insulating layer 140 applied, which for example also consists of an oxide, in particular a LPTEOS oxide (LPTEOS: Low Pressure Oxidabscheidung).

Die Isolationsschicht 140 wird mit einer Maske 150 mit einer Lochstruktur versehen, die in der 1 bereits vorstrukturiert ist und aus einer Hartmaskenschicht 160 sowie einer Fotolackschicht 170 besteht. Die Maske 150 wird strukturiert und das resultierende Schichtpaket einem Ätzschritt unterworfen. Bei diesem Ätzschritt wird die Isolationsschicht 140 sowie das Füllmaterial 130 bis zu einer vorgegebenen Tiefe T geätzt (vgl. 2). Bei dieser Ätzung wird gleichzeitig das auf einem oberen Seitenwandabschnitt 200 der beiden Schutzkappen 60a und 60b befindliche Spacermaterial der ersten Spacerschicht 100 gemeinsam mit der darauf befindlichen Schutzlinerschicht 110 entfernt. Ein unterer Seitenwandabschnitt 210 der beiden Schutzkappen 60a und 60b bleibt dabei von der ersten Spacerschicht 100, dem Schutzliner 110 sowie dem Füllmaterial 130 bedeckt.The insulation layer 140 comes with a mask 150 provided with a hole structure in the 1 already pre-structured and from a hardmask layer 160 and a photoresist layer 170 consists. The mask 150 is patterned and the resulting layer package subjected to an etching step. In this etching step, the insulating layer 140 as well as the filling material 130 etched to a predetermined depth T (cf. 2 ). In this etching, the same time on an upper side wall portion 200 the two protective caps 60a and 60b located spacer material of the first spacer layer 100 together with the protective liner layer thereon 110 away. A lower sidewall section 210 the two protective caps 60a and 60b Remains of the first spacer layer 100 , the protective liner 110 as well as the filling material 130 covered.

Durch den beschriebenen Ätzschritt wird die Isolationsschicht 140 derart strukturiert, dass sich zwei Isolationsabschnitte 230a und 230b bilden, die jeweils auf der Oberseite der Schutzlinerschicht 110 und damit auf den Schutzkappen 60a bzw. 60b angeordnet sind.By the described etching step, the insulating layer 140 structured such that there are two isolation sections 230a and 230b form, each on top of the protective liner layer 110 and thus on the caps 60a respectively. 60b are arranged.

Auf die resultierende Struktur wird anschließend eine zweite Spacerschicht, vorzugsweise aus einem leitenden Polysilizium-Material, aufgetragen, so dass die oberen Seitenwandabschnitte 200 der beiden Schutzkappen 60a und 60b sowie die beiden Isolationsabschnitte 230a und 230b von der zweiten Spacerschicht abgedeckt werden. Die zweite Spacerschicht ist in der 2 mit dem Bezugszeichen 250 gekennzeichnet. Die resultierende Struktur zeigt die 2.A second spacer layer, preferably of a conductive polysilicon material, is then applied to the resulting structure, so that the upper side wall sections 200 the two protective caps 60a and 60b as well as the two insulation sections 230a and 230b be covered by the second spacer layer. The second spacer layer is in the 2 with the reference mark chen 250 characterized. The resulting structure shows the 2 ,

In nachfolgenden Verfahrensschritten wird die in der 2 dargestellte Struktur einem anisotropen Ätzschritt unterworfen, bei dem das Füllmaterial 130 im Zwischenraum 120 vollständig entfernt wird. Die zweite Spacerschicht 250 liegt – wie sich in der 2 erkennen lässt – oberhalb der ersten Spacerschicht 100, so dass bei diesem anisotropen Ätzschritt die untere Oxid-Spacerschicht 100 von der oberen zweiten Polysilizium-Spacerschicht 250 geschützt wird. Bei dem anisotropen Ätzschritt wird somit im Wesentlichen nur das Füllmaterial 130 weggeätzt; die erste Spacerschicht 100 auf dem unteren Seitenwandabschnitt 210 der beiden Schutzkappen 60a und 60b sowie im unteren Seitenwandbereich 80 der beiden Leiterbahnen 30a und 30b bleibt dabei weitgehend unversehrt. Die Schutzlinerschicht 110 verbleibt bei diesem Ätzschritt je nach Prozessführung auf der ersten Spacerschicht 100 oder wird von dieser entfernt.In subsequent process steps in the 2 structure subjected to an anisotropic etching step in which the filler 130 in the space 120 is completely removed. The second spacer layer 250 lies - as reflected in the 2 indicates - above the first spacer layer 100 such that in this anisotropic etching step, the lower oxide spacer layer 100 from the upper second polysilicon spacer layer 250 is protected. Thus, in the anisotropic etching step, substantially only the filler material becomes 130 etched away; the first spacer layer 100 on the lower side wall section 210 the two protective caps 60a and 60b as well as in the lower sidewall area 80 the two tracks 30a and 30b remains largely intact. The protective liner layer 110 remains in this etching step, depending on the process control on the first spacer layer 100 or is removed from this.

Wie bereits erwähnt und wie sich in der 2 erkennen lässt, befindet sich die zweite Spacerschicht 250 auf dem oberen Seitenwandabschnitt 200 und die erste Spacerschicht 100 auf dem unteren Seitenwandabschnitt 210, so dass also die zweite Spacerschicht 250 „oberhalb" der ersten Spacerschicht 100 liegt; unter dem Begriff „oberhalb" ist also die relative Lage der beiden Spacerschichten auf den Seitenwandabschnitten gemeint und nicht deren relative Lage zueinander: Relativ zueinander liegen die beiden Spacerschichten 100 und 250 – bezogen auf die Seitenwandabschnitte 200 und 210 – „nebeneinander" und nicht „aufeinander".As already mentioned and how in the 2 can be seen, is the second spacer layer 250 on the upper side wall section 200 and the first spacer layer 100 on the lower side wall section 210 , so that is the second spacer layer 250 "Above" the first spacer layer 100 lies; The term "above" thus means the relative position of the two spacer layers on the side wall sections and not their relative position to each other: Relative to each other are the two spacer layers 100 and 250 - Based on the side wall sections 200 and 210 - "next to each other" and not "on top of each other".

Nachdem das Füllmaterial 130 aus dem Zwischenraum 120 vollständig entfernt ist, können im Rahmen eines Implantationsschrittes Source- und/oder Drain-Bereiche in das Siliziumsubstrat 10 implantiert werden, indem entsprechende Dotierstoffe in das Substrat 10 eingebracht werden. Durch diesen Implantationsschritt wird eine in den 1 bis 3 nicht weiter dargestellte Feldeffekttransistorstruktur im Substrat 100 gebildet.After the filling material 130 from the gap 120 is completely removed, as part of an implantation step, source and / or drain regions in the silicon substrate 10 be implanted by placing appropriate dopants in the substrate 10 be introduced. Through this implantation step, one in the 1 to 3 not shown field effect transistor structure in the substrate 100 educated.

Nach dem Implantationsschritt wird Kontaktmaterial 300 in den Zwischenraum 120 eingeführt, womit die Bildung fertiger Kontakte 310 auf dem Siliziumsubstrat 10 abgeschlossen wird.After the implantation step becomes contact material 300 in the gap 120 introduced, bringing the formation of finished contacts 310 on the silicon substrate 10 is completed.

Dies zeigt die 3.This shows the 3 ,

Wie sich in den 2 und 3 erkennen lässt, sind die Isolationsabschnitte 230a und 230b kleiner als die Oberfläche der beiden Schutzkappen 60a und 60b, so dass beim Abscheiden bzw. Aufbringen der zweiten Spacerschicht 250 Stufen 350 entstehen. Der Vorteil dieser Stufen 350 besteht darin, dass die Landeflächen 360 der Kontakte 310 breiter sind als die Breite A des Zwischenraumes 120 zwischen den Leiterbahnen 30a und 30b. Eine Kontaktierung der hergestellten Kontakte 310 ist somit einfacher möglich als bei einer anderen Prozessführung, bei der die Isolationsabschnitte 230a und 230b dieselbe Größe bzw. Fläche aufweisen wie die darunter liegende Oberseite der beiden Schutzkappen 60a und 60b und damit keine Stufen 350 gebildet werden.As reflected in the 2 and 3 recognize are the isolation sections 230a and 230b smaller than the surface of the two protective caps 60a and 60b such that during the deposition or application of the second spacer layer 250 stages 350 arise. The advantage of these stages 350 is that the landing surfaces 360 the contacts 310 wider than the width A of the space 120 between the tracks 30a and 30b , A contacting of the contacts produced 310 is thus easier than with another process, in which the insulation sections 230a and 230b the same size or area as the underlying top of the two caps 60a and 60b and therefore no steps 350 be formed.

1010
Siliziumsubstratsilicon substrate
2020
Gateoxidschichtgate oxide layer
3030
Gate-LeiterbahnschichtGate wiring layer
30a, 30b30a, 30b
Gate-LeiterbahnGate conductor
4040
obere Leiterbahnschichtupper Wiring layer
5050
untere Leiterbahnschichtlower Wiring layer
6060
SchutzkappenschichtProtective cap layer
60a, 60b60a, 60b
Schutzkappencaps
7070
Seitenwandbereich der SchutzkappenSidewall region the caps
8080
Seitenwandbereich der LeiterbahnenSidewall region the tracks
100100
erste Spacerschichtfirst spacer
100'100 '
Spacerspacer
110110
Schutzlinerprotective liner
120120
Zwischenraumgap
130130
Füllmaterialfilling material
140140
Isolationsschichtinsulation layer
150150
Maskemask
160160
HartmaskenschichtHard mask layer
170170
FotolackmaskePhotoresist mask
200200
oberer Seitenwandabschnitt der Schutzkappenupper Side wall section of the protective caps
210210
unterer Seitenwandabschnitt der Schutzkappenlower Side wall section of the protective caps
230a, 230b230a, 230b
Isolationsabschnitteinsulation sections
250250
zweite Spacerschichtsecond spacer
300300
KontaktmaterialContact material
310310
Kontaktecontacts
350350
Stufenstages
360360
Landeflächenlanding areas

Claims (19)

Verfahren zum Herstellen eines elektrischen Kontakts (310) für ein in oder auf einem Substrat (10) befindliches elektrisches Bauelement, wobei der Kontakt örtlich neben einer elektrischen Leiterbahn (30a, 30b) des Substrats (10) und elektrisch getrennt von dieser angeordnet wird, dadurch gekennzeichnet, dass vor dem Aufbringen des Kontakts (310) auf dem Seitenwandbereich (80) der Leiterbahn (30a, 30b) eine Spacerschicht (100) aufgetragen wird, die die Leiterbahn (30a, 30b) elektrisch von dem Kontakt (310) trennt.Method for producing an electrical contact ( 310 ) for in or on a substrate ( 10 ) located electrical component, wherein the contact locally next to an electrical conductor track ( 30a . 30b ) of the substrate ( 10 ) and is arranged electrically separated from this, characterized in that prior to the application of the contact ( 310 ) on the sidewall area ( 80 ) the conductor track ( 30a . 30b ) a spacer layer ( 100 ) is applied, which the conductor track ( 30a . 30b ) electrically from the contact ( 310 ) separates. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Spacerschicht (100) eine Oxidschicht oder eine Oxidenthaltende Schicht auf dem Seitenwandbereich (80) der Leiterbahn aufgetragen wird.Method according to claim 1, characterized in that as a spacer layer ( 100 ) an oxide layer or an oxide-containing layer on the Sidewall area ( 80 ) the conductor is applied. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, – dass auf der Leiterbahn (30a, 30b) vor dem Aufbringen der Spacerschicht (100) – nachfolgend erste Spacerschicht genannt – eine Schutzkappe (60a, 60b) aus nichtleitendem Material aufgebracht wird und der Seitenwandbereich (70) der Schutzkappe (60a, 60b) und der Seitenwandbereich (80) der Leiterbahn (30a, 30b) mit der ersten Spacerschicht (100) versehen werden, – die erste Spacerschicht (100) im Seitenwandbereich (80) der Schutzkappe (60a, 60b) bis zu einer vorgegebenen Ätztiefe (T) derart weggeätzt wird, dass in einem oberen Seitenwandabschnitt (200) der Schutzkappe die erste Spacerschicht (100) entfernt wird und in einem unteren Seitenwandabschnitt (210) stehen bleibt, und – dass auf dem oberen Seitenwandabschnitt (200) der Schutzkappe eine zweite Spacerschicht (250) aufgetragen wird, wo bei die zweite Spacerschicht (250) aus einem anderen Material als die zuvor aufgetragene erste Spacerschicht (100) besteht.Method according to one of the preceding claims, characterized in that - on the conductor track ( 30a . 30b ) before applying the spacer layer ( 100 ) - hereinafter called the first spacer layer - a protective cap ( 60a . 60b ) is applied from non-conductive material and the sidewall region ( 70 ) of the protective cap ( 60a . 60b ) and the sidewall area ( 80 ) the conductor track ( 30a . 30b ) with the first spacer layer ( 100 ), - the first spacer layer ( 100 ) in the sidewall area ( 80 ) of the protective cap ( 60a . 60b ) is etched away to a predetermined etching depth (T) such that in an upper side wall section (FIG. 200 ) of the protective cap, the first spacer layer ( 100 ) and in a lower side wall section ( 210 ), and - that on the upper side wall section ( 200 ) of the protective cap, a second spacer layer ( 250 ) is applied, where in the second spacer layer ( 250 ) of a different material than the previously applied first spacer layer ( 100 ) consists. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die zweite Spacerschicht (250) die erste Spacerschicht gegen einen senkrecht zur Oberfläche des Substrats erfolgenden gerichteten, anisotropen Ätzangriff schützt.Method according to claim 3, characterized in that the second spacer layer ( 250 ) protects the first spacer layer against a directed, anisotropic etch attack perpendicular to the surface of the substrate. Verfahren nach einem der voranstehenden Ansprüche 3 oder 4, dadurch gekennzeichnet, dass ein Kontakt (310) räumlich zwischen zwei benachbarten Leiterbahnen (30a, 30b) und isoliert zu diesen hergestellt wird, indem – auf der Oberseite der beiden Leiterbahnen (30a, 30b) jeweils eine Schutzkappe (60a, 60b) aus nichtleitendem Material aufgebracht wird, – die unteren Seitenwandabschnitte (210) der beiden Schutzkappen (60a, 60b) und die Seitenwandbereiche (80) der benachbarten Leiterbahnen (30a, 30b) mit der ersten Spacerschicht (100) versehen werden, und – die oberen Seitenwandabschnitte (200) der beiden Schutzkappen (60a, 60b) mit der zweiten Spacerschicht (250) versehen werden, die die erste Spacerschicht (100) im unteren Seitenwandabschnitt (210) der Schutzkappen und die erste Spacerschicht (100) im Seitenwandbereich (80) der Leiterbahn (30a, 30b) gegen einen Ätzangriff schützt.Method according to one of the preceding claims 3 or 4, characterized in that a contact ( 310 ) spatially between two adjacent tracks ( 30a . 30b ) and isolated to these is produced by - on top of the two tracks ( 30a . 30b ) each have a protective cap ( 60a . 60b ) is applied from non-conductive material, - the lower side wall sections ( 210 ) of the two protective caps ( 60a . 60b ) and the sidewall areas ( 80 ) of the adjacent tracks ( 30a . 30b ) with the first spacer layer ( 100 ), and the upper side wall sections ( 200 ) of the two protective caps ( 60a . 60b ) with the second spacer layer ( 250 ), the first spacer layer ( 100 ) in the lower side wall section ( 210 ) of the protective caps and the first spacer layer ( 100 ) in the sidewall area ( 80 ) the conductor track ( 30a . 30b ) protects against an etching attack. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass nach dem Aufbringen der ersten Spacerschicht (100) auf dem Seitenwandbereich (70) der Schutzkappen sowie auf dem Seitenwandbereich (80) der Leiterbahnen der Zwischenraum (120) zwischen den benachbarten Leiterbahnen mit einem Füllmaterial (130) gefüllt wird.A method according to claim 5, characterized in that after the application of the first spacer layer ( 100 ) on the sidewall area ( 70 ) of the protective caps and on the sidewall area ( 80 ) of the tracks of the space ( 120 ) between the adjacent tracks with a filler material ( 130 ) is filled. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass nach dem Aufbringen der ersten Spacerschicht (100) auf dem Seitenwandbereich (70) der Schutzkappen sowie auf dem Seiten wandbereich (80) der Leiterbahnen und vor dem Füllen des Zwischenraums (120) mit Füllmaterial (130) ein Schutzliner (110) aufgebracht wird, der gegenüber den im Weiteren Verfahrensverlauf verwendeten Ätzmitteln widerstandsfähiger als das Material der ersten Spacerschicht (100) ist.A method according to claim 6, characterized in that after the application of the first spacer layer ( 100 ) on the sidewall area ( 70 ) of the protective caps and on the side wall area ( 80 ) of the tracks and before filling the gap ( 120 ) with filling material ( 130 ) a protective liner ( 110 ), which is more resistant to the etchants used in the course of the process than the material of the first spacer layer (US Pat. 100 ). Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass nach dem Füllen des Zwischenraums (120) auf der Oberseite der Schutzkappen eine Isolationsschicht (140) aufgebracht und derart strukturiert wird, dass auf der Oberseite der Schutzkappen der beiden Leiterbahnen jeweils ein Isolationsabschnitt (230a, 230b) gebildet wird.A method according to claim 6 or 7, characterized in that after filling the gap ( 120 ) on the top of the protective caps an insulating layer ( 140 ) is applied and structured such that on the upper side of the protective caps of the two interconnects each have an insulation section ( 230a . 230b ) is formed. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Isolationsabschnitte (230a, 230b) jeweils kleiner als die Oberseite der jeweiligen Schutzkappe (60a, 60b) sind, so dass beim Aufbringen der zweite Spacerschicht (250) Stufen (350) in dieser entstehen.Method according to claim 8, characterized in that the insulation sections ( 230a . 230b ) each smaller than the top of the respective protective cap ( 60a . 60b ), so that when applying the second spacer layer ( 250 ) Stages ( 350 ) arise in this. Verfahren nach einem der voranstehenden Ansprüche 7 bis 9, dadurch gekennzeichnet, dass das Füllmaterial (130) ebenfalls bis zu der vorgegeben Ätztiefe (T) entfernt wird, während die erste Spacerschicht (100) in dem oberen Seitenwandabschnitt (200) der Schutzkappe entfernt wird.Method according to one of the preceding claims 7 to 9, characterized in that the filling material ( 130 ) is also removed up to the predetermined etching depth (T), while the first spacer layer ( 100 ) in the upper side wall section (FIG. 200 ) of the protective cap is removed. Verfahren nach einem der voranstehenden Ansprüche 7 bis 10, dadurch gekennzeichnet, dass nach der Herstellung der zweiten Spacerschicht (250) auf dem oberen Seitenwandabschnitt (200) der Schutzkappen das Füllmaterial (130) vollständig entfernt wird und in den Zwischenraum (120) ein leitendes Kontaktmaterial (300) eingefüllt wird, das den elektrischen Kontakt (310) bildet.Method according to one of the preceding claims 7 to 10, characterized in that after the production of the second spacer layer ( 250 ) on the upper side wall portion ( 200 ) of the protective caps the filling material ( 130 ) is completely removed and into the space ( 120 ) a conductive contact material ( 300 ) is filled, the electrical contact ( 310 ). Verfahren nach einem der voranstehenden Ansprüche 5 bis 11, dadurch gekennzeichnet, dass nach der Herstellung der zweiten Spacerschicht (250) und vor dem Einfüllen des leitenden Kontaktmaterials in den Zwischenraum ein Implantations schritt durchgeführt wird, durch den leitfähige Bereiche, vorzugsweise Source- oder Drainbereiche eines Feldeffekttransistors, in dem Substrat (100) gebildet werden.Method according to one of the preceding claims 5 to 11, characterized in that after the preparation of the second spacer layer ( 250 ) and before filling the conductive contact material in the gap an implantation step is performed, through the conductive regions, preferably source or drain regions of a field effect transistor, in the substrate ( 100 ) are formed. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Substrat eine Mehrzahl an Leiterbahnen (30a, 30b) vorhanden ist und eine Mehrzahl an Kontakten (310) zwischen den Leiterbahnen hergestellt wird.Method according to one of the preceding claims, characterized in that on the substrate a plurality of conductor tracks ( 30a . 30b ) and a plurality of contacts ( 310 ) is produced between the interconnects. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass nach dem Einfüllen des leitenden Kontaktmaterials (300) ein CMP-Schritt durchgeführt wird, mit dem die Kontakte (310) elektrisch voneinander getrennt werden.A method according to claim 13, characterized in that after filling the conductive Contact material ( 300 ) a CMP step is performed, with which the contacts ( 310 ) are electrically separated from each other. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass ein Kontakt (310) für einen Source- oder Drain-Anschluss eines Feldeffektransistors einer Speicherzelle hergestellt wird.Method according to one of the preceding claims, characterized in that a contact ( 310 ) is made for a source or drain terminal of a field effect transistor of a memory cell. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass der Kontakt (310) von einer Gate-Leiterbahn (30a, 30b) eines Transistors durch die erste Spacerschicht (100) getrennt wird.Method according to claim 15, characterized in that the contact ( 310 ) of a gate trace ( 30a . 30b ) of a transistor through the first spacer layer ( 100 ) is separated. Elektronisches Bauelement, insbesondere eine DRAM-Speicherzelle, mit zumindest einem Feldeffektransistor mit einem Gatekontakt, der mit einer Leiterbahn (30a) in Verbindung steht, und mit einem elektrischen Source- oder Drain-Kontakt neben der Leiterbahn (30a), dadurch gekennzeichnet, dass – eine Schutzkappe (60a) aus nichtleitendem Material auf der Oberseite der Leiterbahn (30a) aufgebracht ist, – auf dem Seitenwandbereich (80) der Leiterbahn sowie auf einem unteren Seitenwandabschnitt (210) der Schutzkappe (60a) eine erste Spacerschicht (100) aus nichtleitendem Material vorhanden ist, – auf einem oberen Seitenwandabschnitt (200) der Schutzkappe (60a) eine zweite Spacerschicht (250) aus einem anderen Material als die erste Spacerschicht (100) aufgetragen ist, – und das Kontaktmaterial (300) des Kontakts (310) seitlich an die erste Spacerschicht (100) auf der Leiterbahn (30a), seitlich an die erste Spacerschicht (100) auf dem unteren Seitenwandabschnitt (210) der Schutzkappe (60a) und seitlich an die zweite Spacerschicht (250) auf dem oberen Seitenwandabschnitt {200) der Schutzkappe (60a) mittelbar oder unmittelbar angrenzt.Electronic component, in particular a DRAM memory cell, having at least one field effect transistor with a gate contact which is connected to a conductor track ( 30a ) and with an electrical source or drain contact next to the track ( 30a ), characterized in that - a protective cap ( 60a ) of non-conductive material on top of the track ( 30a ) is applied, - on the sidewall area ( 80 ) of the track and on a lower side wall portion ( 210 ) of the protective cap ( 60a ) a first spacer layer ( 100 ) is made of non-conductive material, - on an upper side wall section ( 200 ) of the protective cap ( 60a ) a second spacer layer ( 250 ) of a different material than the first spacer layer ( 100 ), and - the contact material ( 300 ) of the contact ( 310 ) laterally to the first spacer layer ( 100 ) on the track ( 30a ), laterally to the first spacer layer ( 100 ) on the lower side wall portion ( 210 ) of the protective cap ( 60a ) and laterally to the second spacer layer ( 250 ) on the upper sidewall section { 200 ) of the protective cap ( 60a ) directly or indirectly. DRAM-Speicherzelle nach Anspruch 17, dadurch gekennzeichnet, dass die Schutzkappe (60a) aus einem elektrisch nichtleitenden Material besteht.DRAM memory cell according to claim 17, characterized in that the protective cap ( 60a ) consists of an electrically non-conductive material. DRAM-Speicherzelle nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass die erste Spacerschicht (100) aus Oxid-Material besteht oder Oxid-Material aufweist und dass die zweite Spacerschicht (250) aus Polysilizium-Material besteht oder Polysilizium-Material aufweist.DRAM memory cell according to claim 17 or 18, characterized in that the first spacer layer ( 100 ) consists of oxide material or oxide material and that the second spacer layer ( 250 ) consists of polysilicon material or has polysilicon material.
DE102005063258A 2005-12-30 2005-12-30 Method for producing an electrical contact for an electrical component and an electrical component Expired - Fee Related DE102005063258B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005063258A DE102005063258B4 (en) 2005-12-30 2005-12-30 Method for producing an electrical contact for an electrical component and an electrical component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005063258A DE102005063258B4 (en) 2005-12-30 2005-12-30 Method for producing an electrical contact for an electrical component and an electrical component

Publications (2)

Publication Number Publication Date
DE102005063258A1 true DE102005063258A1 (en) 2007-07-12
DE102005063258B4 DE102005063258B4 (en) 2008-08-21

Family

ID=38169811

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005063258A Expired - Fee Related DE102005063258B4 (en) 2005-12-30 2005-12-30 Method for producing an electrical contact for an electrical component and an electrical component

Country Status (1)

Country Link
DE (1) DE102005063258B4 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0771024A1 (en) * 1995-10-27 1997-05-02 Siemens Aktiengesellschaft Borderless contact etch process with sidewall spacer and selective isotropic etch process
US6165879A (en) * 1999-10-26 2000-12-26 United Microelectronics Corp. Method for improving manufacturing process of self-aligned contact
US6235593B1 (en) * 1999-02-18 2001-05-22 Taiwan Semiconductor Manufacturing Company Self aligned contact using spacers on the ILD layer sidewalls
US6287957B1 (en) * 1999-10-07 2001-09-11 Worldwide Semiconductor Manufacturing Corporation Self-aligned contact process
US6368957B1 (en) * 1998-10-05 2002-04-09 Oki Electric Industry Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE10141301A1 (en) * 2000-08-23 2002-05-08 Samsung Electronics Co Ltd Semiconductor device e.g., dynamic random access memory device, includes silicon oxide spacers on sides of conductor structures, and silicon nitride spacers on partially exposed upper side portions of conductor structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0771024A1 (en) * 1995-10-27 1997-05-02 Siemens Aktiengesellschaft Borderless contact etch process with sidewall spacer and selective isotropic etch process
US6368957B1 (en) * 1998-10-05 2002-04-09 Oki Electric Industry Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US6235593B1 (en) * 1999-02-18 2001-05-22 Taiwan Semiconductor Manufacturing Company Self aligned contact using spacers on the ILD layer sidewalls
US6287957B1 (en) * 1999-10-07 2001-09-11 Worldwide Semiconductor Manufacturing Corporation Self-aligned contact process
US6165879A (en) * 1999-10-26 2000-12-26 United Microelectronics Corp. Method for improving manufacturing process of self-aligned contact
DE10141301A1 (en) * 2000-08-23 2002-05-08 Samsung Electronics Co Ltd Semiconductor device e.g., dynamic random access memory device, includes silicon oxide spacers on sides of conductor structures, and silicon nitride spacers on partially exposed upper side portions of conductor structures

Also Published As

Publication number Publication date
DE102005063258B4 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
DE69721411T2 (en) Semiconductor device and manufacturing method therefor
DE4319070C2 (en) Semiconductor device with a multilayer interconnect structure and manufacturing method therefor
DE4310955C2 (en) Process for processing a semiconductor wafer
DE10296608B4 (en) Method for producing a memory cell
DE19834917A1 (en) Forming self-aligned vias in a semiconductor device
DE69838202T2 (en) End point sensation and apparatus
DE10140754A1 (en) Circuit arrangement and method for manufacturing a circuit arrangement
DE102004001853B3 (en) Fabrication of connection contacts of semiconductors for future nanotechnologies including deposition of contact layer on masking layer during later back polishing stage
DE4312468A1 (en) Dynamic random access memory cell - has insulating film on word-line, covered by conductive layer, insulating layer and bit-line formed on insulating layer
DE69932664T2 (en) Method and device for protecting an area adjacent to a region to be etched and method for producing a fuse
DE19743765C2 (en) Method of manufacturing a semiconductor device with a crack prevention pattern
DE10255845B3 (en) Production of a trench capacitor for a semiconductor memory cell comprises forming a trench in a substrate using a hard mask, forming a capacitor dielectric, insulating collar and conducting filler in trench regions, and further processing
DE10039185B4 (en) Semiconductor device with potential fuse, and method for its production
DE102011010362B4 (en) Semiconductor device with via and manufacturing process
DE102005063258B4 (en) Method for producing an electrical contact for an electrical component and an electrical component
DE10347458A1 (en) Semiconductor device forming method e.g. for embedded memory, involves forming single layer spacer on side walls of conductive pattern by etching one spacer layer using another spacer as mask
DE10305365B4 (en) Method and arrangement for contacting terminals of a bipolar transistor
DE4447254C2 (en) Method of manufacturing a metal oxide semiconductor field effect transistor
DE10321494B4 (en) Manufacturing method for a semiconductor structure
DE102009039416A1 (en) Lowered interlayer dielectric in a metallization structure of a semiconductor device
DE3542939A1 (en) SEMICONDUCTOR MEMORY COMPONENT
DE10249216B3 (en) Production of a contact hole in a semiconductor structure comprises forming an insulation made from silicon oxide for embedding first and second structural elements, forming a mask on the insulation, and further processing
DE10341544B4 (en) Method for producing a printed conductor arrangement and printed conductor arrangement
DE19755676B4 (en) A method of fabricating a guard ring assembly of a semiconductor device and semiconductor device having such a guard ring assembly
DE10055290C1 (en) Manufacturing process for an integrated circuit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee