Die
Erfindung betrifft ein Speicherbauelement mit mehreren resistiv
schaltenden Speicherzellen, insbesondere PCM-Speicherzellen.The
The invention relates to a memory device with a plurality of resistive
switching memory cells, in particular PCM memory cells.
Bei
herkömmlichen
Speicherbauelementen, insbesondere herkömmlichen Halbleiter-Speicherbauelementen
unterscheidet man zwischen sog. Funktionsspeicher-Bauelementen (z.B.
PLAs, PALs, etc.), und sog. Tabellenspeicher-Bauelementen, z.B. ROM-Bauelementen
(ROM = Read Only Memory bzw. Festwertspeicher – insbesondere PROMs, EPROMs,
EEPROMs, Flash-Speicher, etc.), und RAM-Bauelementen (RAM = Random
Access Memory bzw. Schreib-Lese-Speicher, z.B. DRAMs und SRAMs).at
usual
Memory devices, in particular conventional semiconductor memory devices
a distinction is made between so-called function memory components (e.g.
PLAs, PALs, etc.), and so-called table storage devices, e.g. ROM devices
(ROM = Read Only Memory - in particular PROMs, EPROMs,
EEPROMs, flash memory, etc.), and RAM devices (RAM = Random
Access Memory, e.g. DRAMs and SRAMs).
Ein
RAM-Bauelement ist ein Speicher, bei dem man nach Vorgabe einer
Adresse Daten abspeichern, und unter dieser Adresse später wieder
auslesen kann.One
RAM device is a memory in which one of the specification of a
Store address data, and at this address later again
can read.
Bei
SRAMs (SRAM = Static Random Access Memory) bestehen die einzelnen
Speicherzellen z.B. aus wenigen, beispielsweise 6 Transistoren,
und bei sog. DRAMs (DRAN = Dynamic Random Access Memory) i.A. nur
aus einem einzigen, entsprechend angesteuerten kapazitiven Element
(z.B. der Gate-Source-Kapazität eines
MOSFETs), mit dessen Kapazität
jeweils ein Bit als Ladung gespeichert werden kann.at
SRAMs (Static Random Access Memory) consist of the individual
Memory cells e.g. from a few, for example 6 transistors,
and DRAMs (DRAN = Dynamic Random Access Memory) i.A. just
from a single, appropriately controlled capacitive element
(e.g., the gate-source capacitance of a
MOSFETs), with its capacity
one bit each can be stored as a charge.
Diese
Ladung bleibt allerdings nur für
kurze Zeit erhalten; deshalb muß regelmäßig, z.B.
ca. alle 64 ms, ein sog. „Refresh" durchgeführt werden.These
Charge remains only for
received a short time; therefore, regularly, e.g.
Approx. every 64 ms, a so-called "refresh" be performed.
Im
Gegensatz hierzu muß bei
SRAMs kein "Refresh" durchgeführt werden;
d.h., die in der Speicherzelle gespeicherten Daten bleiben gespeichert, solange
dem SRAM eine entsprechende Versorgungsspannung zugeführt wird.in the
Contrast must be at
SRAMs no "refresh" are performed;
that is, the data stored in the memory cell remains stored as long as
a corresponding supply voltage is supplied to the SRAM.
Bei
nicht-flüchtigen
Speicherbauelementen (NVMs bzw. Nonvolatile memories), z.B. EPROMs, EEPROMs,
und Flash-Speichern bleiben demgegenüber die gespeicherten Daten
auch dann gespeichert, wenn die Versorgungsspannung abgeschaltet wird.at
non-volatile
Memory devices (NVMs or nonvolatile memories), e.g. EPROMs, EEPROMs,
and flash memories, in contrast, retain the stored data
stored even when the supply voltage is switched off.
Des
weiteren sind – seit
neuerem – auch
sog. „resistive" bzw. „resistiv
schaltende" Speicherbauelemente
bekannt, z.B. sog. Phasenwechsel-Speicher (Phase Change Memories
oder „PCMs").Of
others are - since
newer - too
so-called "resistive" or "resistive
switching "memory components
known, e.g. so-called phase change memories (Phase Change Memories
or "PCMs").
Bei „resistiven" bzw. „resistiv
schaltenden" Speicherbauelementen
wird ein – z.B.
zwischen zwei entsprechenden Elektroden (d.h. einer Anode, und einer
Kathode) angeordnetes – „aktives" bzw. „schaltaktives" Material durch entsprechende
Schaltvorgänge
in einen mehr oder weniger leitfähigen
Zustand versetzt (wobei z.B. der mehr leitfähige Zustand einer gespeicherten,
logischen „eins" entspricht, und
der weniger leitfähige
Zustand einer gespeicherten, logischen „null", oder umgekehrt). Dies kann z.B. der
logischen Anordnung eines Bits entsprechen.For "resistive" or "resistive
switching "memory devices
becomes a - e.g.
between two corresponding electrodes (i.e., an anode, and a
Cathode) - "active" or "switching active" material by appropriate
switching operations
in a more or less conductive
State (for example, where the more conductive state of a stored,
logical "one" corresponds, and
the less conductive
State of a stored, logical "zero", or vice versa)
logical arrangement of a bit.
Bei
Phasenwechsel-Speichern (Phase Change Memories, PCRAMs) kann als – zwischen zwei
entsprechende Elektroden geschaltetes – „schaltaktives" Material z.B. eine
entsprechende Chalkogenidverbindung verwendet werden (z.B. eine Ge-Sb-Te-(„GST"-) oder Ag-In-Sb-Te-Verbindung).at
Phase change memories (PCRAMs) can be used as - between two
corresponding "switched-active" material, e.g.
corresponding chalcogenide compound (e.g., a Ge-Sb-Te ("GST") or Ag-In-Sb-Te compound).
Das
Chalkogenidverbindungs-Material kann durch entsprechende Schaltvorgänge in einen
amorphen, d.h. relativ schwach leitfähigen, oder einen kristallinen,
d.h. relativ stark leitfähigen,
Zustand versetzt werden (wobei z.B. der relativ stark leitfähige Zustand
einer gespeicherten, logischen „eins" entsprechen kann, und der relativ schwach
leitfähige Zustand
einer gespeicherten, logischen „null", oder umgekehrt).The
Chalcogenide compound material can be converted by appropriate switching operations in one
amorphous, i. relatively weakly conductive, or crystalline,
i.e. relatively strong conductive,
State (e.g., the relatively highly conductive state
a stored, logical "one" can correspond, and the relatively weak
conductive state
a stored, logical "zero", or vice versa).
Phasenwechsel-Speicherzellen
sind z.B. aus G. Wicker: "Nonvolatile, High Density, High Performance
Phase Change Memory",
SPIE Conference an Electronics and Structures for MEMS, Vol. 3891, Queensland,
2, 1999 bekannt, sowie z.B. aus Y.N. Hwang et.
al.: "Completely
CMOS Compatible Phase Change Nonvolatile RAM Using NMOS Cell Transistors", IEEE Proceedings
of the Nonvolatile Semiconductor Memory Workshop, Monterey, 91,
2003 , S. Lai et. al.: "OUM-a 180nm nonvolatile memory cell
element technology for stand alone and embedded applications", IEDM 2001 ,
etc.Phase change memory cells are eg off G. Wicker: "Nonvolatile, High Density, High Performance Phase Change Memory", SPIE Conference to Electronics and Structures for MEMS, Vol. 3891, Queensland, 2, 1999 known, as well as eg YN Hwang et. al .: "Completely CMOS Compatible Phase Change Nonvolatile RAM Using NMOS Cell Transistors", IEEE Proceedings of the Nonvolatile Semiconductor Memory Workshop, Monterey, 91, 2003 . S. Lai et. al .: "OUM-a 180nm nonvolatile memory cell element technology for standalone and embedded applications", IEDM 2001 , Etc.
Um
bei einer entsprechenden Speicherzelle einen Wechsel von einem amorphen,
d.h. relativ schwach leitfähigen
Zustand des schaltaktiven Materials in einen kristallinen, d.h.
relativ stark leitfähigen Zustand
zu erreichen, kann an den Elektroden ein entsprechender Heiz-Strom-Puls
angelegt werden, der dazu führt,
dass das schaltaktive Material über die
Kristallisationstemperatur hinaus aufgeheizt wird, und kristallisiert
(„Schreibvorgang").Around
with a corresponding memory cell a change from an amorphous,
i.e. relatively weakly conductive
State of the switching active material in a crystalline, i.
relatively strong conductive state
can reach at the electrodes a corresponding heating current pulse
be created, which leads
that the switching active material on the
Crystallization temperature is heated up, and crystallized
( "Write").
Umgekehrt
kann ein Zustands-Wechsel des schaltaktiven Materials von einem
kristallinen, d.h. relativ stark leitfähigen Zustand in einen amorphen, d.h.
relativ schwach leitfähigen
Zustand z.B. dadurch erreicht werden, dass – wiederum mittels eines entsprechenden
Heiz-Strom-Pulses – das
schaltaktive Material über
die Schmelztemperatur hinaus aufgeheizt, und anschließend durch
schnelles Abkühlen
in einen amorphen Zustand „abgeschreckt" wird („Löschvorgang").Vice versa
can a state change of the switching active material of a
crystalline, i. relatively strong conductive state into an amorphous, i.
relatively weakly conductive
State e.g. be achieved in that - again by means of a corresponding
Heiz-Strom-Pulses - the
switching active material over
heated up the melting temperature, and then by
fast cooling
is "quenched" into an amorphous state ("erase").
Auf
diesem bzw. einem entsprechenden Prinzip beruhende Phasenwechsel-Speicherzellen sind
z.B. in der Veröffentlichung Y.
Ha et. al.: "An edge
contact type cell for Phase change RAM featuring very low Power
consumption", VLSI
2003 , beschrieben, sowie z.B. in H. Horii et. al.: "A novel cell technology
using N-doped GeSbTe films for Phase change RAM", VLSI 2003 , Y. Hwang
et. al.: "Full integration
and reliability evaluation of Phase-change RAM based an 0.24μm-CMOS technologies", VLSI 2003 ,
und S. Ahn et. al.: "Highly
Manufacturable High Density Phase Change Memory of 64Mb and beyond", IEDM 2004 ,
etc.On this or a corresponding principle based phase change memory cells are eg in the publication Y. Ha et. al .: "An edge contact type cell for phase change RAM featuring very low power consumption", VLSI 2003 , described, as well as in H. Horii et. al .: "A novel cell technology using N-doped films for phase change RAM", VLSI 2003 . Y. Hwang et. al .: "Full integration and reliability of phase-change RAM based on 0.24μm CMOS technologies", VLSI 2003 , and S. Ahn et. al .: "Highly Manufacturable High Density Phase Change Memory of 64Mb and beyond", IEDM 2004 , Etc.
Damit
ein entsprechendes Speicherbauelement zuverlässig arbeiten kann, müssen die
o.g. an die jeweiligen Speicherzellen anzulegenden Lösch- bzw.
Schreib-Heiz-Strom-Pulse
jeweils entsprechend relativ genau vordefinierte Höhen aufweisen.In order to
a corresponding memory device can work reliably, the
above-mentioned to be applied to the respective memory cells extinguishing or
Write heating current pulses
each correspondingly have relatively precisely predefined heights.
Die
die Lösch-
bzw. Schreib-Heiz-Strom-Pulse – z.B. über entsprechende
Bit- und Ground-Leitungen – treibenden
Transistoren müssen
deswegen mit relativ hoher Genauigkeit dimensioniert werden.The
the extinguishing
or write-heating current pulses - e.g. via appropriate
Bit and ground lines - driving
Transistors must
Therefore, be dimensioned with relatively high accuracy.
Problematisch
ist jedoch die Tatsache, dass aufgrund des nicht zu vernachlässigenden
elektrischen Widerstands der Bit- und
Ground-Leitungen die tatsächlichen
Höhen der
an einer jeweiligen Speicherzelle anliegenden Lösch- bzw. Schreib-Heiz-Strom-Pulse
von der Lage der jeweils angesteuerten Speicherzelle innerhalb des
Speicher-Zellfelds bzw. Zell-Arrays
abhängen
(insbesondere von den jeweils relevanten, „effektiven" Bit- und Ground-Leitungs-Längen, z.B.
der Länge
des jeweils relevanten Ground-Leitungs-Abschnitts hin zum jeweils
treibenden Transistor, und der Länge
des jeweils relevanten Bit-Leitungs-Abschnitts hin zur jeweiligen
Speicherzelle).Problematic
However, the fact is that due to the not negligible
bit and bit electrical resistance
Ground lines the actual
Heights of
Erase or write heating current pulses applied to a respective memory cell
from the location of the respectively driven memory cell within the
Memory cell fields or cell arrays
depend
(In particular, from the respective relevant "effective" bit and ground line lengths, e.g.
the length
of the relevant ground line section towards each
driving transistor, and the length
of the relevant bit line section to the respective
Memory cell).
Aus
diesem Grund ist vorgeschlagen worden, die Höhe des elektrischen Widerstand
der entsprechenden Leitungen so weit wie möglich zu reduzieren (vgl. z.B. W.
Cho et. al.: "A
0.18um 3.0-V 64-Mb nonvolatile Phase transition random access memory
(PRAM)", IEEE J.
Sol. State Circuits 40(1), 293, 2005 ).For this reason, it has been proposed to reduce the height of the electrical resistance of the respective lines as far as possible (cf., for example W. Cho et. al .: "A 0.18um 3.0-V 64-Mb nonvolatile phase transition random access memory (PRAM)", IEEE J. Sol. State Circuits 40 (1), 293, 2005 ).
Des
weiteren ist vorgeschlagen worden, die für den jeweils treibenden Transistor
verwendeten Lösch-
bzw. Schreib-Spannungen
von der Lage der jeweils angesteuerten Speicherzelle innerhalb des Speicher-Zellfelds
abhängig
zu machen (vgl. z.B. F. Redeschi et. al.: "A 8Mb demonstrator
for high density 1.8V Phase-change memories", VLSI 2004 ).Furthermore, it has been proposed to make the erase or write voltages used for the respective driving transistor dependent on the position of the respectively addressed memory cell within the memory cell array (cf. F. Redeschi et. al .: "A 8Mb demonstrator for high-density 1.8V phase-change memories", VLSI 2004 ).
Nachteilig
ist u.a. die relativ hohe Schalt-Komplexität.adversely
is u.a. the relatively high switching complexity.
Aus
der US 65 83 033 B1 ist
ein Speicherbauelement bekannt mit mehreren Speicherzellen, denen
zur Ansteuerung jeweils mindestens eine Schalt-Einrichtung zugeordnet
ist, sowie einer Strom-Zufuhr- und einer Strom-Abfuhr-Leitung, wobei
die Strom-Zufuhr-Leitung und die Strom-Abfuhr-Leitung im Wesentlichen
parallel zueinander verlaufen.From the US 65 83 033 B1 is a memory device known with a plurality of memory cells, each of which is assigned to control at least one switching device, and a power supply and a current-discharge line, wherein the power supply line and the power-discharge line substantially parallel to each other.
In
der US 2004/0184331
A1 und der US 2004/0233748
A1 sind Speicherbauelemente mit winklig verlaufenden aktiven
Bereichen offenbart.In the US 2004/0184331 A1 and the US 2004/0233748 A1 are disclosed memory devices with angularly extending active areas.
Die
Erfindung hat zur Aufgabe, ein neuartiges Speicherbauelement mit
mehreren resistiv schaltenden Speicherzellen zur Verfügung zu
stellen, insbesondere ein Speicherbauelement, das auf relativ kompakte
Weise gefertigt werden kann.The
Invention has the task of a novel memory device with
several resistive switching memory cells available
In particular, a memory device based on relatively compact
Way can be made.
Die
Erfindung erreicht dieses bzw. weitere Ziele durch den Gegenstand
des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind
in den Unteransprüchen
angegeben.The
Invention achieves this or other goals by the subject
of claim 1. Advantageous developments of the invention are
in the subclaims
specified.
Im
folgenden wird die Erfindung anhand mehrerer Ausführungsbeispiele
und der beigefügten Zeichnung
schematisch näher
erläutert.
In den Zeichnungen zeigen:in the
The following is the invention with reference to several embodiments
and the attached drawing
schematically closer
explained.
In the drawings show:
1 eine
schematische Darstellung eines – beispielhaften – Aufbaus
einer resistiv schaltenden Speicherzelle gemäß dem Stand der Technik; 1 a schematic representation of an - exemplary - construction of a resistively switching memory cell according to the prior art;
2 eine
schematische, beispielhafte Darstellung eines Abschnitts eines Speicherbauelements
mit einer Vielzahl von Speicherzellen gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung; 2 a schematic, exemplary representation of a portion of a memory device having a plurality of memory cells according to an embodiment of the present invention;
3 einen
Querschnitt durch ein entsprechend dem in 2 gezeigten
Funktions-Prinzip aufgebautes Speicherbauelement gemäß einer
ersten Variante; 3 a cross section through a corresponding to the in 2 shown function principle built memory device according to a first variant;
4 einen
Querschnitt durch ein entsprechend dem in 2 gezeigten
Funktions-Prinzip aufgebautes Speicherbauelement gemäß einer
zweiten, alternativen Variante; 4 a cross section through a corresponding to the in 2 shown functional principle built memory device according to a second alternative variant;
5a-5c eine
Draufsicht auf das in 3 bzw. 4 gezeigte
Speicherbauelement gemäß verschiedenen,
alternativen Layout-Varianten; 5a - 5c a top view of the in 3 respectively. 4 shown memory device according to various alternative layout variants;
5d-5f eine
Draufsicht auf ein Speicherbauelement gemäß verschiedenen weiteren, alternativen
Layout-Varianten; und 5d - 5f a plan view of a memory device according to various other alternative layout variants; and
6 einen
Querschnitt durch ein entsprechend dem in 2 gezeigten
Funktions-Prinzip aufgebautes Speicherbauelement gemäß einer
weiteren, alternativen Variante. 6 a cross section through a corresponding to the in 2 shown functional principle built memory device according to a further alternative variant.
In 1 ist – rein schematisch,
und beispielhaft – der
Aufbau einer resistiv schaltenden Speicherzelle 1 (hier:
einer Phasenwechsel-Speicherzelle 1 (Phase Change Memory
Cell)) gemäß dem Stand
der Technik gezeigt.In 1 is - purely schematic, and example haft - the structure of a resistive switching memory cell 1 (here: a phase change memory cell 1 (Phase Change Memory Cell)) according to the prior art.
Diese
weist zwei entsprechende Elektroden 2a, 2b (hier:
zwei als Anode bzw. Kathode fungierende Metall-Elektroden 2a, 2b)
auf, zwischen denen eine entsprechende, schaltaktive Materialschicht 3 angeordnet
ist, die durch entsprechende Schaltvorgänge in einen mehr oder weniger
leitfähigen
Zustand versetzt werden kann (wobei z.B. der mehr leitfähige Zustand
einer gespeicherten, logischen „eins" entspricht, und der weniger leitfähige Zustand
einer gespeicherten, logischen „null", oder umgekehrt).This has two corresponding electrodes 2a . 2 B (here: two functioning as anode or cathode metal electrodes 2a . 2 B ), between which a corresponding switching active material layer 3 is arranged, which can be set by appropriate switching operations in a more or less conductive state (eg, the more conductive state of a stored, logical "one" corresponds, and the less conductive state of a stored, logical "zero", or vice versa).
Bei
der o.g. Phasenwechsel-Speicherzelle 1 kann als „schaltaktives" Material für die o.g.
Materialschicht 3 z.B. eine entsprechende Chalkogenidverbindung
verwendet werden (z.B. eine Ge-Sb-Te- oder Ag-In-Sb-Te-Verbindung).In the above-mentioned phase change memory cell 1 can be used as a "switching-active" material for the above-mentioned material layer 3 For example, a corresponding chalcogenide compound can be used (eg, a Ge-Sb-Te or Ag-In-Sb-Te compound).
Das
Chalkogenidverbindungs-Material kann durch entsprechende Schaltvorgänge in einen
amorphen, d.h. relativ schwach leitfähigen, oder einen kristallinen,
d.h. relativ stark leitfähigen
Zustand versetzt werden (wobei z.B. der relativ stark leitfähige Zustand
einer gespeicherten, logischen „eins" entsprechen kann, und der relativ schwach
leitfähige
Zustand einer gespeicherten, logischen „null", oder umgekehrt).The
Chalcogenide compound material can be converted by appropriate switching operations in one
amorphous, i. relatively weakly conductive, or crystalline,
i.e. relatively strong conductive
State (e.g., the relatively highly conductive state
a stored, logical "one" can correspond, and the relatively weak
conductive
State of a stored, logical "zero", or vice versa).
Phasenwechsel-Speicherzellen
sind z.B. aus G. Wicker, Nonvolatile, High Density, High
Performance Phase Change Memory, SPIE Conference an Electronics
and Structures for MEMS, Vol. 3891, Queensland, 2, 1999 bekannt,
sowie z.B. aus Y.N. Hwang et. al., Completely CMOS Compatible
Phase Change Nonvolatile RAM Using NMOS Cell Transistors, IEEE Proceedings
of the Nonvolatile Semiconductor Memory Workshop, Monterey, 91,
2003 , S. Lai et. al., OUM-a 180nm nonvolatile memory
cell element technology for stand alone and embedded applications,
IEDM 2001 , etc.Phase change memory cells are eg off G. Wicker, Nonvolatile, High Density, High Performance Phase Change Memory, SPIE Conference on Electronics and Structures for MEMS, Vol. 3891, Queensland, 2, 1999 known, as well as eg YN Hwang et. al., Completely CMOS Compatible Phase Change Nonvolatile RAM Using NMOS Cell Transistors, IEEE Proceedings of the Nonvolatile Semiconductor Memory Workshop, Monterey, 91, 2003 . S. Lai et. al., OUM-a 180nm nonvolatile memory cell element technology for standalone and embedded applications, IEDM 2001 , Etc.
Wie
aus 1 weiter hervorgeht, kann – optional – bei Phasenwechsel-Speicherzellen 1 unterhalb
der schaltaktiven Materialschicht 3, und oberhalb der unteren
Elektrode 2b eine entsprechende – z.B. einen relativ hohen
Widerstand aufweisende – Heiz-Materialschicht 5 vorgesehen
sein, die von einer entsprechenden Isolierschicht 4 umgeben
ist.How out 1 can be seen, optionally - in phase change memory cells 1 below the switching active material layer 3 , and above the lower electrode 2 B a corresponding - eg a relatively high resistance having - heating material layer 5 be provided by a corresponding insulating layer 4 is surrounded.
Um
bei der Speicherzelle 1 einen Wechsel von einem amorphen,
d.h. relativ schwach leitfähigen Zustand
des „aktiven" Materials in einen
kristallinen, d.h. relativ stark leitfähigen Zustand zu erreichen, kann
an den Elektroden 2a, 2b ein entsprechender Heiz-Strom-Puls
angelegt werden, der dazu führt, dass
die Heiz-Materialschicht 5, und hieran angrenzende Bereiche
der schaltaktiven Materialschicht 3 entsprechend – über die
Kristallisationstemperatur des schaltaktiven Materials hinausgehend – erwärmt werden,
was eine Kristallisation der entsprechenden Bereiche der schaltaktiven
Materialschicht 3 zur Folge hat („Schreibvorgang").To the memory cell 1 To achieve a change from an amorphous, ie relatively weakly conductive state of the "active" material in a crystalline, ie relatively strong conductive state, can at the electrodes 2a . 2 B a corresponding heating current pulse are applied, which causes the heating material layer 5 , and adjoining areas of the switching active material layer 3 be heated in accordance with - beyond the crystallization temperature of the switching active material, resulting in a crystallization of the corresponding areas of the switching active material layer 3 has the consequence ("writing process").
Umgekehrt
kann ein Zustands-Wechsel der entsprechenden Bereiche der schaltaktiven
Materialschicht 3 von einem kristallinen, d.h. relativ
stark leitfähigen
Zustand in einen amorphen, d.h. relativ schwach leitfähigen Zustand
z.B. dadurch erreicht werden, dass – wiederum durch Anlegen eines
entsprechenden Heiz-Strom-Pulses an den Elektroden 2a, 2b,
und das dadurch erreichte Aufheizen der Heiz-Materialschicht 5,
und entsprechender Bereiche der schaltaktiven Materialschicht 3 – die entsprechenden
Bereiche der schaltaktiven Materialschicht 3 über die
Schmelztemperatur hinaus aufgeheizt, und anschließend durch
schnelles Abkühlen
in einen kristallinen Zustand „abgeschreckt" werden („Löschvorgang").Conversely, a state change of the corresponding areas of the switching active material layer 3 be achieved by a crystalline, ie relatively strong conductive state in an amorphous, ie relatively weakly conductive state, for example, characterized in that - again by applying a corresponding heating current pulse to the electrodes 2a . 2 B , And thereby achieved heating the heating material layer 5 , and corresponding areas of the switching active material layer 3 - The corresponding areas of the switching active material layer 3 heated above the melting temperature, and then "quenched" by rapid cooling in a crystalline state ("erase").
In 2 ist – rein schematisch,
und beispielhaft – ein
Abschnitt eines Speicherbauelements gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung gezeigt.In 2 For example, purely schematically, and by way of example, a portion of a memory device according to an embodiment of the present invention is shown.
Das
Speicherbauelement weist – entsprechend
wie herkömmliche
Speicherbauelemente – einen
oder mehrere Zell-Arrays 10 auf.The memory device has one or more cell arrays, corresponding to conventional memory devices 10 on.
In
dem Zell-Array 10 sind – in einer Vielzahl von jeweils
parallelen Zeilen und jeweils parallelen Spalten nebeneinanderliegend – eine Vielzahl
von Speicherzellen 1 angeordnet (der einfacheren Darstellbarkeit
halber sind in 2 lediglich zwei der Vielzahl
von Speicherzellen 1 gezeigt).In the cell array 10 are - in a plurality of parallel rows and each parallel columns next to each other - a plurality of memory cells 1 arranged (for simplicity 's sake, are in 2 only two of the plurality of memory cells 1 shown).
Die
Speicherzellen 1 können
entsprechend identisch oder ähnlich
wie oben anhand von 1 beschrieben aufgebaut sein,
oder auf beliebige andere Weise.The memory cells 1 may be identical or similar as above based on 1 be described described, or in any other way.
Damit
das Speicherbauelement zuverlässig arbeiten
kann, müssen
die o.g. an die jeweiligen Speicherzellen 1 anzulegenden
Lösch-
bzw. Schreib-Heiz-Strom-Pulse jeweils entsprechend relativ genau
vordefinierte Höhen
aufweisen.In order for the memory device to work reliably, the above must be addressed to the respective memory cells 1 to be applied to erase or write heating current pulses respectively correspondingly have exactly predefined heights.
Wie
aus 2 hervorgeht, werden die Lösch- bzw. Schreib-Heiz-Strom-Pulse über entsprechende
jeweils entsprechende Bit-Leitungen 11 („BL") und Ground-Leitungen 12 („GL") treibende Transistoren 13 zur
Verfügung
gestellt.How out 2 As can be seen, the erase or write-heating current pulses via respective respective bit lines 11 ("BL") and ground lines 12 ("GL") driving transistors 13 made available.
Die
Bit-Leitungen 11 und Ground-Leitungen 12 verlaufen – wie im
folgenden noch genauer erläutert
wird – im
Wesentlichen parallel zueinander, und erstrecken sich jeweils im
Wesentlichen über
die gesamte Länge
des Zell-Arrays 10.The bit lines 11 and ground lines 12 run - as will be explained in more detail below - substantially parallel to each other, and each extend substantially over the ge entire length of the cell array 10 ,
In
dem Zell-Array 10 sind – wie aus den Ausführungen
unten hervorgeht – eine
Vielzahl von Bit-Leitungen 11 (z.B. mehr als 10 oder 20
Bit-Leitungen, etc.), und eine Vielzahl von Ground-Leitungen 12 vorgesehen
(z.B. mehr als 10 oder 20 Ground-Leitungen, etc.) (der einfacheren
Darstellbarkeit halber ist in 2 lediglich
die Bit-Leitung 11, und die Ground-Leitung 12 gezeigt).In the cell array 10 are - as can be seen from the comments below - a variety of bit lines 11 (eg more than 10 or 20 bit lines, etc.), and a variety of ground lines 12 (for example, more than 10 or 20 ground lines, etc.) (for ease of illustration, see FIG 2 only the bit line 11 , and the ground line 12 shown).
Die
Anzahl an Bit-Leitungen 11 kann z.B. gleich groß sein,
wie die Anzahl an Ground-Leitungen 12.The number of bit lines 11 For example, it can be the same size as the number of ground lines 12 ,
Die
Bit-Leitungen 11 können – wie im
folgenden noch genauer erläutert
wird – (außerhalb
des Zell-Arrays 10) z.B. an eine Versorgungs-Spannungs-Quelle
bzw. Strom-Quelle angeschlossen sein bzw. werden, und die Ground-Leitungen 12 an
Masse.The bit lines 11 can - as will be explained in more detail below - (outside the cell array 10 ) be connected eg to a supply voltage source or power source, and the ground lines 12 to mass.
Um
sicherzustellen, dass die an die jeweiligen Speicherzellen 1 anzulegenden
Lösch-
bzw. Schreib-Heiz-Strom-Pulse jeweils entsprechend relativ genau
vordefinierte – für sämtliche
Speicherzellen 1 im Wesentlichen gleich große – Höhen aufweisen, sollten
die o.g. Transistoren 13 jeweils mit relativ hoher Genauigkeit – und alle
im Wesentlichen gleich groß – dimensioniert
sein.To make sure that the to the respective memory cells 1 to be applied erase or write-heating current pulses respectively correspondingly predefined exactly - for all memory cells 1 Essentially equal - have heights, the above-mentioned transistors should 13 each with relatively high accuracy - and all substantially the same size - be dimensioned.
Jede
der Speicherzellen 1 ist jeweils an eine der jeweiligen
Speicherzelle 1 zugeordnete Bit-Leitung 11 angeschlossen
(wobei jeweils mehrere Speicherzellen 1 an ein- und dieselbe
Bit-Leitung 11 angeschlossen sind).Each of the memory cells 1 is in each case to one of the respective memory cell 1 assigned bit line 11 connected (each with several memory cells 1 on one and the same bit line 11 are connected).
Zusätzlich ist
jede der Speicherzellen 1 an den Source-Drain-Pfad eines der jeweiligen
Speicherzelle 1 zugeordneten Transistors 13 angeschlossen.In addition, each of the memory cells 1 to the source-drain path of one of the respective memory cell 1 associated transistor 13 connected.
Der
Source-Drain-Pfad jedes Transistors 13 ist – zusätzlich – an eine
dem jeweiligen Transistor 13 zugeordnete Ground-Leitung 12 angeschlossen
(wobei jeweils mehrere Transistoren 13 bzw. deren Source-Drain-Pfade
an ein- und dieselbe Ground-Leitung 12 angeschlossen
sind).The source-drain path of each transistor 13 is - in addition - to a respective transistor 13 assigned ground line 12 connected (where in each case several transistors 13 or their source-drain paths to one and the same ground line 12 are connected).
Die
Steuer-Anschlüsse
der Transistoren 13 sind jeweils an entsprechende Wort-Leitungen 14a, 14b („WL1", „WL2") angeschlossen.The control terminals of the transistors 13 are each to corresponding word lines 14a . 14b ("WL1", "WL2") connected.
Die
Wort-Leitungen 14a, 14b verlaufen – wie im
folgenden noch genauer erläutert
wird – im
Wesentlichen parallel zueinander, und im Wesentlichen senkrecht
zu den Bit- bzw. Ground-Leitungen 11, 12.The word lines 14a . 14b run - as will be explained in more detail below - substantially parallel to each other, and substantially perpendicular to the bit or ground lines 11 . 12 ,
Wie
aus 2 weiter hervorgeht, erstrecken sich die Wort-Leitungen 14a, 14b jeweils
im Wesentlichen über
die gesamte Länge
des Zell-Arrays 10.How out 2 further, the word lines extend 14a . 14b each substantially over the entire length of the cell array 10 ,
In
dem Zell-Array 10 kann – wie aus den Ausführungen
unten hervorgeht – eine
relativ hohe Anzahl an Wort-Leitungen 14a, 14b vorgesehen
sein (z.B. mehr als 10 oder 20 Wort-Leitungen, etc.) (der einfacheren
Darstellbarkeit halber ist in 2 lediglich
die Wort-Leitung 14a, und die Wort-Leitung 14b gezeigt).In the cell array 10 can - as can be seen from the comments below - a relatively high number of word lines 14a . 14b be provided (eg more than 10 or 20 word lines, etc.) (for the sake of simplicity of illustration is in 2 only the word line 14a , and the word line 14b shown).
Soll
an eine entsprechende Speicherzelle 1 (z.B. – bei einem
ersten Beispiel – an
die in der Zeichnung oben liegend dargestellte Speicherzelle 1 (oder z.B. – bei einem
zweiten Beispiel – an
die in der Zeichnung unten liegend dargestellte Speicherzelle 1))
ein Lösch-
bzw. Schreib- Heiz-Strom-Puls angelegt werden, wird an dem Steuer-Anschluss
des der jeweiligen Speicherzelle 1 zugeordneten Transistors 13 über die
dem jeweiligen Transistor 13 zugeordnete Wort-Leitung 14a, 14b ein
entsprechendes Steuer-Signal angelegt (beim ersten Beispiel also über die in
der Zeichnung oben liegend dargestellte Wort-Leitung 14a ein
entsprechendes Steuer-Signal
an den Steuer-Anschluss des in der Zeichnung oben liegend dargestellten
Transistors 13, und beim zweiten Beispiel über die
in der Zeichnung unten liegend dargestellte Wort-Leitung 14b ein
entsprechendes Steuer-Signal an den Steuer-Anschluss des in der
Zeichnung unten liegend dargestellten Transistors 13).Target to a corresponding memory cell 1 (For example - in a first example - to the memory cell shown in the drawing above 1 (or eg - in a second example - to the memory cell shown in the drawing below 1 )), a erase heating current pulse is applied to the control terminal of the respective memory cell 1 associated transistor 13 over the respective transistor 13 associated word line 14a . 14b a corresponding control signal applied (in the first example so on the lying in the drawing above word line 14a a corresponding control signal to the control terminal of the transistor shown in the drawing above 13 , and in the second example, over the word line shown in the drawing below 14b a corresponding control signal to the control terminal of the transistor shown in the drawing below 13 ).
In
Reaktion auf das Steuer-Signal wechselt der entsprechende Transistor 13 von
einem nicht-leitfähigen
in einen leitfähigen
Zustand.In response to the control signal, the corresponding transistor changes 13 from a non-conductive to a conductive state.
In
Folge hierauf fließt – beim o.g.
ersten Beispiel – ein
entsprechender Lösch-
bzw. Schreib- Heiz-Strom-Puls über
die Bit-Leitung 11 (genauer: einen Bit-Leitungs-Abschnitt
mit – hier
relativ kleiner – Länge a1),
die in der Zeichnung oben liegend dargestellte Speicherzelle 1,
den Source-Drain-Pfad des in der Zeichnung oben liegend dargestellten
Transistors 13, und die Ground-Leitung 12 (genauer:
einen Ground-Leitungs-Abschnitt
mit – hier
relativ großer – Länge b1).As a result, in the above-mentioned first example, a corresponding extinguishing or write-heating current pulse flows via the bit line 11 (More precisely: a bit line section with - here relatively smaller - length a1), the memory cell shown in the drawing above 1 , the source-drain path of the transistor shown in the drawing above 13 , and the ground line 12 (more precisely: a ground-line section with - here relatively large - length b1).
Demgegenüber fließt – beim o.g.
zweiten Beispiel – ein
entsprechender Lösch-
bzw. Schreib-Heiz-Strom-Puls über
die Bit-Leitung 11 bzw. einen Bit-Leitungs-Abschnitt mit – hier relativ
großer – Länge a2,
die in der Zeichnung unten liegend dargestellte Speicherzelle 1,
den Source-Drain-Pfad des in der Zeichnung unten liegend dargestellten
Transistors 13, und die Ground-Leitung 12 bzw.
einen Ground-Leitungs-Abschnitt mit – hier relativ kleiner – Länge b2.In contrast, in the above-mentioned second example, a corresponding erase or write-heating current pulse flows via the bit line 11 or a bit line section with - here relatively large - length a2, the memory cell shown in the drawing below 1 , the source-drain path of the transistor shown in the drawing below 13 , and the ground line 12 or a ground line section with - here relatively smaller - length b2.
Aufgrund
der o.g. parallelen Lage der Bit- und Ground-Leitungen 11, 12 ist – wie aus 2,
und der Darstellung oben hervorgeht – die tatsächliche Höhe des an der jeweiligen Speicherzelle 1 anliegenden
Lösch-
bzw. Schreib-Heiz-Strom-Pulses – ungeachtet
des elektrischen Widerstands der Bit- und Ground-Leitungen – im Wesentlichen
unabhängig von
der Lage der jeweils angesteuerten Speicherzelle 1 innerhalb
des Zell-Arrays 10 (und
damit für
sämtliche
Speicherzellen 1 im Wesentlichen gleich groß).Due to the above parallel position of the bit and ground lines 11 . 12 is - like out 2 , and the graph above shows the actual height of the memory cell 1 issue the erase or write-power pulse - regardless of the electrical resistance of the bit and ground lines - substantially independent of the location of each driven memory cell 1 within the cell array 10 (and thus for all memory cells 1 essentially the same size).
Die
aufsummierte Gesamt-Länge
der jeweils vom jeweiligen Lösch-
bzw. Schreib-Heiz-Strom-Puls tatsächlich durchflossenen Bit-
und Ground-Leitungs-Abschnitte ist nämlich – unabhängig von der Lage der jeweils
angesteuerten Speicherzelle 1 innerhalb des Zell-Arrays 10 – im Wesentlichen
konstant.The accumulated total length of each of the respective erase or write-heating current pulse actually traversed bit and ground line sections is namely - regardless of the location of each driven memory cell 1 within the cell array 10 - essentially constant.
Für das o.g.
erste Beispiel ergibt sich z.B. – wie aus 2 hervorgeht – als aufsummierte
Gesamt-Länge
der vom jeweiligen Lösch-
bzw. Schreib-Heiz-Strom-Puls tatsächlich durchflossenen Bit-
und Ground-Leitungs-Abschnitte eine Länge von a1 + b1, und für das o.g.
zweite Beispiel als aufsummierte Gesamt-Länge der vom jeweiligen Lösch- bzw.
Schreib-Heiz-Strom-Puls tatsächlich
durchflossenen Bit- und Ground-Leitungs-Abschnitte eine – im Wesentlichen
identische – Länge von
a2 + b2 (d.h. es gilt a1 + b1 ≌ a2
+ b2).For the above first example, for example, results - as from 2 is apparent - as accumulated total length of the respective erase or write-current current pulse actually traversed bit and ground line sections has a length of a1 + b1, and for the above-mentioned second example as a summed total length of The bit and ground line sections which are actually flowed through by the respective erasure or write-heating current pulse have a length of a2 + b2 (substantially identical) (ie a1 + b1 + a2 + b2).
In 3 ist
ein Querschnitt durch ein entsprechend dem in 2 gezeigten
Funktions-Prinzip aufgebautes Speicherbauelement gemäß einer
ersten Variante gezeigt.In 3 is a cross section through a corresponding to the in 2 shown functional principle constructed memory device according to a first variant.
Bei
der ersten Variante sind die Ground-Leitungen 12 jeweils
oberhalb der – parallel
hierzu verlaufenden – Bit-Leitungen 11 angeordnet
(wobei die Bit-Leitungen 11 gegenüber den Ground-Leitungen 12 nach
unten hin in vertikaler Richtung versetzt liegend angeordnet sind,
und zwar derart, dass – im Querschnitt
betrachtet – die
Ebene, auf der die Unterseiten der Ground-Leitungen 12 liegen
um einen Abstand c von der Ebene, auf der die Oberseiten der Bit-Leitungen 11 liegen
beabstandet ist).In the first variant are the ground lines 12 in each case above the bit lines running parallel thereto 11 arranged (where the bit lines 11 opposite the ground lines 12 are arranged lying down offset in the vertical direction, in such a way that - viewed in cross section - the plane on which the undersides of the ground lines 12 lie at a distance c from the plane on which the tops of the bit lines 11 are spaced).
Die
Höhe der
Ground-Leitungen 12 kann im Wesentlichen identisch zur
Höhe der
Bit-Leitungen 11 sein.The height of the ground lines 12 can be essentially identical to the height of the bit lines 11 be.
Entsprechend
kann auch – wie
z.B. aus 5a hervorgeht – die Breite
der Ground-Leitungen 12 im Wesentlichen identisch sein,
wie die Breite der Bit-Leitungen 11 (und/oder im Wesentlichen
identisch zur Breite der Wort-Leitungen 14b).Accordingly can also - such as 5a shows - the width of the ground lines 12 be essentially the same as the width of the bit lines 11 (and / or substantially identical to the width of the word lines 14b ).
Wie
weiter z.B. aus 5a hervorgeht, sind die Ground-Leitungen 12 und
Bit-Leitungen 11 – von oben
her betrachtet – jeweils
in seitlicher Richtung versetzt zueinander liegend angeordnet (wobei
die Bit-Leitungen 11 gegenüber den Ground-Leitungen 12 – von oben
her betrachtet – jeweils
um eine Bit- bzw.
Ground-Leitungs-Breite versetzt sein können).As further example 5a shows are the ground lines 12 and bit lines 11 - Viewed from above - each offset in a lateral direction to each other (wherein the bit lines 11 opposite the ground lines 12 - viewed from above - may each be offset by a bit or ground line width).
Die äußeren, seitlichen – z.B. jeweils
in der Zeichnung links (oder rechts) liegenden – Längskanten der Ground-Leitungen 12 verlaufen
somit – von oben
her betrachtet – jeweils
genau senkrecht oberhalb entsprechender, benachbarter – z.B. jeweils
in der Zeichnung rechts (oder links) liegender – Längskanten der Bit-Leitungen 11.
Alternativ kann die Leitungsbreite jeweils auch etwas kleiner als
oben angegeben gewählt
sein, z.B. um Platz für
einen Spacer zu schaffen.The outer, lateral - eg in the drawing left (or right) lying - longitudinal edges of the ground lines 12 thus run - viewed from above - respectively exactly vertically above corresponding, adjacent - for example, each in the drawing right (or left) lying - longitudinal edges of the bit lines 11 , Alternatively, the line width may each be selected slightly smaller than indicated above, for example to make room for a spacer.
Wieder
bezogen auf 3 erstreckt sich von der Ground-Leitung 12 aus
eine – als
Ground-Leitungs-Kontakt fungierende – Elektrode 15 senkrecht nach
unten hin zum Transistor 13.Relegated to 3 extends from the ground line 12 from an electrode acting as ground-line contact 15 vertically down to the transistor 13 ,
Wie
z.B. aus 5a hervorgeht, ist die – als Ground-Leitungs-Kontakt
fungierende – Elektrode 15 genau
zwischen zwei benachbarten Bit-Leitungen 11 liegend angeordnet
(d.h. erstreckt sich von der Ground-Leitung 12 aus – zwischen
den zwei benachbarten Bit-Leitungen 11 hindurchgehend – nach unten
zum Transistor 13).Such as out 5a is apparent, is the - acting as a ground line contact - electrode 15 exactly between two adjacent bit lines 11 lying horizontally (ie extends from the ground line 12 off - between the two adjacent bit lines 11 going through - down to the transistor 13 ).
Mit
Hilfe der – als
Ground-Leitungs-Kontakt fungierenden – Elektrode 15 wird
also eine elektrisch leitende Verbindung zwischen der Ground-Leitung 12,
und dem Transistor 13 – genauer:
dessen Source-Drain-Pfad – geschaffen,
ohne dass die Elektrode 15 die o.g. zwei benachbarten Bit-Leitungen 11 kontaktiert.With the aid of the - acting as a ground line contact - electrode 15 So is an electrically conductive connection between the ground line 12 , and the transistor 13 - more precisely, its source-drain path - created without the electrode 15 the above two adjacent bit lines 11 contacted.
Um
dies – bei
dem o.g. relativ engen Versatz zwischen den Bit- und Ground-Leitungen 11, 12 – zu gewährleisten,
wird bei der Herstellung der Elektrode 15 ein entsprechendes,
in Bezug auf die Bit-Leitungen 11 selbstjustierendes Prozessführungs-Verfahren verwendet.
Die Selbstjustierung kann z.B. dadurch erreicht werden, dass zur Ätzung eines
Kontaktlochs für
die Elektrode 15 auf die Bit-Leitungen 11 eine
nichtleitende Hartmaske und Seitenspacer aufgebracht werden, zu
denen selektiv eine Kontaktlochätzung
(oxid) durchgeführt
wird. Alternativ kann statt der Seitenspacer nach der Kontaktlochätzung ein
isolierender Spacer in das Kontaktloch eingebracht werden.At this - with the above-mentioned relatively narrow offset between the bit and ground lines 11 . 12 - to ensure is used in the manufacture of the electrode 15 a corresponding, in relation to the bit lines 11 self-adjusting process control method used. The self-adjustment can be achieved, for example, by etching a contact hole for the electrode 15 on the bit lines 11 a nonconductive hardmask and side spacer are selectively applied to which a contact hole etch (oxide) is performed. Alternatively, instead of the side spacer after the contact hole etching, an insulating spacer can be introduced into the contact hole.
Wie
aus 3 hervorgeht, ist der Transistor 13,
und die Elektrode 15 zwei verschiedenen – in der Darstellung
gemäß 3 rechts
bzw. links von der Elektrode 15 liegend angeordneten – Speicherzellen 1 zugeordnet;
die Lösch-
bzw. Schreib-Heiz-Strom-Pulse werden von jeweils einem einzelnen
Transistor 13 getrieben („single-gate" Konzept).How out 3 shows, is the transistor 13 , and the electrode 15 two different - in the illustration according to 3 right or left of the electrode 15 lying arranged - memory cells 1 assigned; the erase heating current pulses are each from a single transistor 13 driven ("single-gate" concept).
Wie
weiter aus 3 hervorgeht, erstrecken sich
die – bereits
oben erwähnten,
als Zell-Kontakt fungierenden – (oberen)
Elektroden 2a der Speicherzellen 1 von der jeweils
entsprechenden Bit-Leitung 11 aus senkrecht nach unten,
und die – ebenfalls
als Zell-Kontakt fungierenden – (unteren)
Elektroden 2b der Speicherzellen 1 jeweils vom
Transistor 13 aus senkrecht nach oben.How farther 3 As can be seen, extend the - already mentioned above, acting as a cell-contact - (upper) electrodes 2a the memory cells 1 from the corresponding bit line 11 from vertically downwards, and the - also acting as a cell contact - (lower) electrodes 2 B the memory cells 1 each from the transistor 13 from vertically upwards.
Bei
den Speicherzellen 1 kann es sich im Prinzip um beliebige,
resistiv schaltende Speicherzellen 1 handeln, insbesondere
um entsprechende – oben
näher erläuterte – Phasenwechsel-Speicherzellen 1,
beispielsweise entsprechende „heater" oder „active-in-via" Phasenwechsel-Speicherzellen,
etc., z.B. um Speicherzellen mit einer Zellgröße von 6F2, oder weniger.In the memory cells 1 In principle, it can be any resistively switching memory cells 1 act, in particular to corresponding - explained in more detail above - phase change memory cells 1 For example, corresponding "heater" or "active-in-via" phase change memory cells, etc., for example, memory cells with a cell size of 6F2, or less.
Wie
z.B. aus 5a hervorgeht, können die – als Zell-Kontakt fungierenden – Elektroden 2a, 2b jeweils
genau zwischen zwei benachbarten Ground-Leitungen 12 liegend
angeordnet sein.Such as out 5a As can be seen, the - acting as a cell-contact - electrodes 2a . 2 B exactly between two adjacent ground lines 12 be arranged horizontally.
Mit
Hilfe der – als
Zell-Kontakt fungierenden – (in
der Darstellung gemäß 3 z.B.
links liegenden) Elektrode 2a wird z.B. eine elektrisch
leitende Verbindung zwischen der schaltaktiven Materialschicht (bzw.
der Heiz-Materialschicht 5) der (z.B. in der Zeichnung
links liegenden) Speicherzelle 1, und der in 3 gezeigten
Bit-Leitung 11 geschaffen, und mit Hilfe der (in der Darstellung
gemäß 3 z.B.
rechts liegenden) Elektrode 2a z.B. eine elektrisch leitende
Verbindung zwischen der schaltaktiven Materialschicht (bzw. der
Heiz-Materialschicht 5) der (z.B. in der Zeichnung rechts
liegenden) Speicherzelle 1, und einer zu der in 3 gezeigten Bit-Leitung 11 benachbarten
Bit-Leitung.With the help of - acting as a cell contact - (in the illustration according to 3 eg left) electrode 2a For example, an electrically conductive connection between the switching active material layer (or the heating material layer 5 ) of the (for example in the drawing left) memory cell 1 , and in 3 shown bit line 11 created, and with the help of (according to 3 eg right) electrode 2a For example, an electrically conductive connection between the switching active material layer (or the heating material layer 5 ) of the (for example in the drawing right) memory cell 1 , and one to the in 3 shown bit line 11 adjacent bit line.
Entsprechend
wird mit Hilfe der – ebenfalls als
Zell-Kontakt fungierenden – Elektroden 2b jeweils eine
elektrisch leitende Verbindung zwischen der schaltaktiven Materialschicht
(bzw. der Heiz-Materialschicht 5) der jeweiligen Speicherzelle 1,
und dem Transistor 13 geschaffen (genauer: mit dessen Source-Drain-Pfad).Accordingly, with the help of - also acting as a cell contact - electrodes 2 B in each case an electrically conductive connection between the switching active material layer (or the heating material layer 5 ) of the respective memory cell 1 , and the transistor 13 created (more precisely, with its source-drain path).
Die
Elektroden 15 bzw. 2a, 2b können im Prinzip
aus beliebigen, brauchbaren Elektrodenmaterialien hergestellt sein,
z.B. aus einer Titanverbindung, wie z.B. TiN, TiSiN, TiAlN, TaSiN
oder TiW, etc., oder z.B. Wolfram.The electrodes 15 respectively. 2a . 2 B may in principle be made of any useful electrode materials, for example of a titanium compound, such as TiN, TiSiN, TiAlN, TaSiN or TiW, etc., or eg tungsten.
Die
Speicherzellen 1, und die Elektrode 15, sowie
die Bit-Leitungen 11,
und die Ground-Leitungen 12 sind durch entsprechendes,
die Speicherzellen 1 bzw. die Elektrode 15, sowie
die Bit- und Ground-Leitungen 11, 12 umgebendes
Isoliermaterial 16 elektrisch voneinander isoliert.The memory cells 1 , and the electrode 15 , as well as the bit lines 11 , and the ground lines 12 are by corresponding, the memory cells 1 or the electrode 15 , as well as the bit and ground lines 11 . 12 surrounding insulating material 16 electrically isolated from each other.
Als
Isoliermaterial 16 kann z.B. SiO2 verwendet
werden, oder ein beliebiges anderes, brauchbares Isoliermaterial.As insulating material 16 For example, SiO 2 can be used, or any other suitable insulating material.
In 4 ist
ein Querschnitt durch ein entsprechend dem in 2 gezeigten
Funktions-Prinzip aufgebautes Speicherbauelement gemäß einer
zweiten, zu der in 3 gezeigten ersten Variante
alternativen Variante gezeigt.In 4 is a cross section through a corresponding to the in 2 shown function principle built memory device according to a second, to the in 3 shown first variant shown alternative variant.
Das
Speicherbauelement gemäß der zweiten
Variante ist entsprechend ähnlich
bzw. identisch aufgebaut, wie das Speicherbauelement der ersten Variante.The
Memory device according to the second
Variant is similar
or identically constructed, as the memory device of the first variant.
Allerdings
sind die – parallel
zu den Bit-Leitungen 11' verlaufenden – Ground-Leitungen 12' nicht jeweils
oberhalb, sondern jeweils unterhalb der Bit-Leitungen 11' liegend angeordnet,
und die Speicherzellen 1' nicht
unterhalb der Bit- und Ground-Leitungen 11', 12', sondern in einer zwischen den Bit-Leitungen 11' und den Ground-Leitungen 12' liegenden Ebene.However, these are - parallel to the bit lines 11 ' running - Ground lines 12 ' not above each, but below the bit lines 11 ' arranged horizontally, and the memory cells 1' not below the bit and ground lines 11 ' . 12 ' but in one between the bit lines 11 ' and the ground lines 12 ' lying level.
Die
Ground-Leitungen 12' sind
gegenüber den
Bit-Leitungen 11' derart
nach unten hin in vertikaler Richtung versetzt liegend angeordnet,
dass – im Querschnitt
betrachtet – die
Ebene, auf der die Unterseiten der Bit-Leitungen 11' liegen um einen
Abstand c' von der
Ebene, auf der die Oberseiten der Ground-Leitungen 12' liegen beabstandet ist.The ground lines 12 ' are opposite the bit lines 11 ' arranged offset downwards in the vertical direction such that - viewed in cross section - the plane on which the undersides of the bit lines 11 ' lie at a distance c 'from the plane on which the tops of the ground lines 12 ' are spaced apart.
Die
Höhe und
Breite der Ground-Leitungen 12' kann im Wesentlichen identisch
zur Höhe
und Breite der Bit-Leitungen 11' sein.The height and width of the ground lines 12 ' can be essentially identical to the height and width of the bit lines 11 ' be.
Die
Ground-Leitungen 12' und
Bit-Leitungen 11' sind – entsprechend
wie oben erläutert,
und wie z.B. in 5a dargestellt – von oben
her betrachtet jeweils in seitlicher Richtung versetzt zueinander
liegend angeordnet (wobei die Bit-Leitungen 11' gegenüber den
Ground-Leitungen 12' – von oben
her betrachtet – jeweils
um eine Bit- bzw. Ground-Leitungs-Breite
versetzt sein können).The ground lines 12 ' and bit lines 11 ' are - as explained above, and such as in 5a shown - viewed from above each offset in the lateral direction to each other (wherein the bit lines 11 ' opposite the ground lines 12 ' - viewed from above - may each be offset by a bit or ground line width).
Wie
aus 4 hervorgeht, erstreckt sich von der Ground-Leitung 12' aus eine – als Ground-Leitungs-Kontakt
fungierende – Elektrode 15' senkrecht nach
unten hin zum Transistor 13'.How out 4 indicates extends from the ground line 12 ' from an electrode acting as ground-line contact 15 ' vertically down to the transistor 13 ' ,
Wie
z.B. aus 5a hervorgeht, kann die – als Ground-Leitungs-Kontakt
fungierende – Elektrode 15' genau zwischen
zwei benachbarten Bit-Leitungen 11' liegend angeordnet sein.Such as out 5a As can be seen, the - functioning as a ground line contact - electrode 15 ' exactly between two adjacent bit lines 11 ' be arranged horizontally.
Mit
Hilfe der – als
Ground-Leitungs-Kontakt fungierenden – Elektrode 15' wird eine elektrisch
leitende Verbindung zwischen der Ground-Leitung 12', und dem Transistor 13' – genauer:
dessen Source-Drain-Pfad – geschaffen.With the aid of the - acting as a ground line contact - electrode 15 ' becomes an electrically conductive connection between the ground line 12 ' , and the transistor 13 ' - more precisely, its source-drain path - created.
Wie
weiter aus 4 hervorgeht, erstrecken sich
die – als
Zell-Kontakt fungierenden – (oberen) Elektroden 2a' der Speicherzellen 1' von der jeweils entsprechenden
Bit-Leitung 11' aus
senkrecht nach unten, und die – ebenfalls
als Zell-Kontakt
fungierenden – (unteren)
Elektroden 2b' der
Speicherzellen 1' jeweils
vom Transistor 13' aus
senkrecht nach oben.How farther 4 As can be seen, extend the - acting as a cell-contact - (upper) electrodes 2a ' the memory cells 1' from the corresponding bit line 11 ' from perpendicular to below, and the - also acting as a cell contact - (lower) electrodes 2 B' the memory cells 1' each from the transistor 13 ' from vertically upwards.
Wie
z.B. aus 5a hervorgeht, können die – als Zell-Kontakt fungierenden – Elektroden 2a', 2b' jeweils genau zwischen
zwei benachbarten Ground-Leitungen 12' liegend angeordnet sein.Such as out 5a As can be seen, the - acting as a cell-contact - electrodes 2a ' . 2 B' exactly between two adjacent ground lines 12 ' be arranged horizontally.
Dadurch
wird erreicht, dass sich die – als Zell-Kontakt
fungierenden – unteren
Elektroden 2b' vom
Transistor 13' aus – zwischen
den zwei benachbarten Ground-Leitungen 12' hindurchgehend – nach oben
hin zur schaltaktiven Materialschicht (bzw. zur Heiz-Materialschicht 5)
der jeweiligen Speicherzelle 1 erstrecken.This ensures that the - acting as a cell contact - lower electrodes 2 B' from the transistor 13 ' out - between the two adjacent ground lines 12 ' going through - up to the switching active material layer (or to the heating material layer 5 ) of the respective memory cell 1 extend.
Mit
Hilfe der – als
Zell-Kontakt fungierenden – Elektroden 2b' wird jeweils
eine elektrisch leitende Verbindung zwischen der schaltaktiven Materialschicht
(bzw. der Heiz-Materialschicht 5)
der jeweiligen Speicherzelle 1', und dem Transistor 13' geschaffen
(genauer: mit dessen Source-Drain-Pfad), ohne dass die Elektroden 2b' die o.g. zwei
benachbarten Ground-Leitungen 12' kontaktieren.With the help of - acting as a cell-contact - electrodes 2 B' In each case, an electrically conductive connection between the switching active material layer (or the heating material layer 5 ) of the respective memory cell 1' , and the transistor 13 ' created (more precisely: with its source-drain path), without the electrodes 2 B' the above two adjacent ground lines 12 ' to contact.
Entsprechend ähnlich wird
mit Hilfe der (in der Darstellung gemäß 4 z.B. links
liegenden) Elektrode 2a' z.B.
eine elektrisch leitende Verbindung zwischen der schaltaktiven Materialschicht
(bzw. der Heiz-Materialschicht 5) der (z.B. in der Zeichnung links
liegenden) Speicherzelle 1',
und der in 4 gezeigten Bit-Leitung 11' geschaffen,
und mit Hilfe der (in der Darstellung gemäß 4 z.B. rechts
liegenden) Elektrode 2a' z.B.
eine elektrisch leitende Verbindung zwischen der schaltaktiven Materialschicht
(bzw. der Heiz-Materialschicht 5) der (z.B. in der Zeichnung
rechts liegenden) Speicherzelle 1', und einer zu der in 4 gezeigten
Bit-Leitung 11' benachbarten
Bit-Leitung.Similarly similar is with the help of (in the illustration according to 4 eg left) electrode 2a ' For example, an electrically conductive connection between the switching active material layer (or the heating material layer 5 ) of the (for example in the drawing left) memory cell 1' , and in 4 shown bit line 11 ' created, and with the help of (according to 4 eg right) electrode 2a ' For example, an electrically conductive connection between the switching active material layer (or the heating material layer 5 ) of the (for example in the drawing right) memory cell 1' , and one to the in 4 shown bit line 11 ' adjacent bit line.
Sowohl
bei der in 3 als auch bei der in 4 dargestellten
Variante kann zur Erzeugung eines entsprechenden Lösch- bzw. Schreib-Heiz-Strom-Pulses
entsprechend wie herkömmlich
an die Bit-Leitung 11, 11' eine entsprechende – von der
o.g. Versorgungs-Spannungs-Quelle bzw. Strom-Quelle erzeugte – Versorgungs-Spannung
Vbl angelegt werden, und die Ground-Leitung 12, 12' an Masse angeschlossen bleiben – die an
der Bit-Leitung anliegende Spannung wechselt dann z.B. von 0V (Ground-Potential) auf
Vbl; die an der Ground-Leitung anliegende Spannung verbleibt – konstant – bei 0V
(Modus 1).Both at the in 3 as well as at the 4 illustrated variant may be to generate a corresponding erase or write-heating current pulse according to conventional to the bit line 11 . 11 ' a corresponding - generated by the above supply voltage source or power source - supply voltage Vbl are applied, and the ground line 12 . 12 ' remain connected to earth - the voltage applied to the bit line then changes, for example, from 0V (ground potential) to Vbl; the voltage applied to the ground line remains constant at 0V (mode 1).
Alternativ
kann zur Erzeugung eines entsprechenden Lösch- bzw. Schreib-Heiz-Strom-Pulses sowohl
das Bit- als auch das Ground-Leitungs-Potential geändert werden.
Beispielsweise kann zunächst
sowohl an die Bit- als auch die Ground-Leitung 12, 12' eine (z.B.
jeweils identische) Mittel-Spannung angelegt werden; daraufhin kann die
Bit-Leitung 11, 11' an
eine entsprechende – von der
o.g. Versorgungs-Spannungs-Quelle
bzw. Strom-Quelle erzeugte – Versorgungs-Spannung Vbl,
und die Ground-Leitung 12, 12' an Masse angeschlossen werden – die an
der Bit-Leitung anliegende Spannung wechselt dann z.B. von Vbl/2
auf Vbl, und die an der Ground-Leitung anliegende Spannung von Vbl/2
auf 0V (Modus 1').Alternatively, both the bit and ground potentials may be changed to produce a corresponding erase current pulse. For example, initially to both the bit and the ground line 12 . 12 ' an (eg identical) average voltage can be applied; then the bit line can 11 . 11 ' to a corresponding - generated by the above supply voltage source or power source - supply voltage Vbl, and the ground line 12 . 12 ' connected to ground - the voltage applied to the bit line then changes, for example, from Vbl / 2 to Vbl, and the voltage applied to the ground line from Vbl / 2 to 0V (mode 1 ').
Da
der Leistungsverbrauch im Wesentlichen proportional zum Quadrat
des Spannungshubs ist, kann hierdurch der Leistungsverbrauch reduziert werden
(von ca. Vbl2 auf ca. 2 × (Vbl/2)2).Since the power consumption is substantially proportional to the square of the voltage swing, thereby the power consumption can be reduced (from about Vbl 2 to about 2 × (Vbl / 2) 2 ).
Bei
einer weiteren Alternative kann die Rolle der Bit- und Ground-Leitungen 11, 11', 12, 12' vertauscht
werden:
Zur Erzeugung eines entsprechenden Lösch- bzw. Schreib-Heiz-Strom-Pulses wird
dann an die Ground-Leitung 12, 12' z.B. eine entsprechende – von der
o.g. Versorgungs-Spannungs-Quelle
bzw. Strom-Quelle erzeugte – Versorgungs-Spannung
Vbl angelegt; die Bit-Leitung 11, 11' bleibt fortdauern
an Masse angeschlossen – die
an der Ground-Leitung anliegende Spannung wechselt dann z.B. von
0V auf Vbl; die an der Bit-Leitung anliegende Spannung verbleibt – konstant – bei 0V
(Modus 2).In another alternative, the role of the bit and ground lines 11 . 11 ' . 12 . 12 ' to be exchanged:
To generate a corresponding erase or write heating current pulse is then to the ground line 12 . 12 ' for example, a corresponding - generated by the above supply voltage source or current source - supply voltage Vbl applied; the bit line 11 . 11 ' remains permanently connected to earth - the voltage applied to the ground line then changes eg from 0V to Vbl; the voltage applied to the bit line remains constant at 0V (mode 2).
Alternativ
kann – wiederum – sowohl
das Bit- als auch das Ground-Leitungs-Potential geändert werden:
Beispielsweise kann zunächst
sowohl an die Bit- als auch die Ground-Leitung 12, 12' eine (z.B.
jeweils identische) Mittel-Spannung angelegt werden; daraufhin kann
die Ground-Leitung 11, 11' an eine entsprechende – von der
o.g. Versorgungs-Spannungs-Quelle
bzw. Strom-Quelle erzeugte – Versorgungs-Spannung
Vbl, und die Bit-Leitung 12, 12' an Masse angeschlossen werden – die an
der Ground-Leitung anliegende Spannung wechselt dann z.B. von Vbl/2
auf Vbl, und die an der Bit-Leitung anliegende Spannung von Vbl/2
auf 0V (Modus 2').Alternatively - again - both the bit and the ground line potential can be changed: For example, first to both the bit and the ground line 12 . 12 ' an (eg identical) average voltage can be applied; then the ground line can 11 . 11 ' to a corresponding - generated by the above supply voltage source or power source - supply voltage Vbl, and the bit line 12 . 12 ' connected to ground - the voltage applied to the ground line then changes, for example, from Vbl / 2 to Vbl, and the voltage applied to the bit line from Vbl / 2 to 0V (mode 2 ').
Bei
einer weiteren Alternative kann das Speicherbauelement – insbesondere
eine entsprechende Bit- und Ground-Leitung 11, 11', 12, 12' – wahlweise
selektiv im o.g. Modus 1, 1',
2, oder 2' betrieben
werden, z.B. jeweils abwechselnd im Modus 1 und 2, oder – besonders
vorteilhaft – jeweils
abwechselnd im Modus 1' und
2' (bidirektionaler
Betrieb der Speicherzellen 1, 1').In a further alternative, the memory device - in particular a corresponding bit and ground line 11 . 11 ' . 12 . 12 ' - selectively selectively in the above-mentioned mode 1, 1 ', 2, or 2' are operated, for example, alternately in the mode 1 and 2, or - particularly advantageous - each alternately in the mode 1 'and 2' (bidirectional operation of the memory cells 1 . 1' ).
Dadurch,
dass die Bit-Leitung 11, 11' wahlweise selektiv (z.B. jeweils
abwechselnd) auch entsprechend wie eine herkömmliche Ground-Leitung betrieben
wird, und die Ground-Leitung 12, 12' umgekehrt wahlweise
selektiv auch entsprechend wie eine herkömmliche Bit-Leitung, kann z.B.
die Gefahr von Migrationsfehlern reduziert werden, und die Gefahr
einer hot electron damage des jeweiligen Transistor-Gates, etc.By doing that, the bit line 11 . 11 ' optionally selectively (eg alternately) also according to how a conventional ground line is operated, and the ground line 12 . 12 ' vice versa selectively selectively also as a conventional bit line, for example, the danger be reduced by migration errors, and the risk of hot electron damage of the respective transistor gate, etc.
Wie
z.B. aus 5a hervorgeht, können die vertikalen
Mittelachsen von jeweils zwei jeweils ein- und demselben Transistor 13 zugeordneten
Speicherzellen 1 (bzw. die vertikalen Mittelachsen des ersten
und zweiten Elektroden-Paars 2a, 2b von
jeweils zwei jeweils ein- und demselben Transistor 13 zugeordneten
Speicherzellen 1) – und/oder
die vertikalen Mittelachsen des ersten und/oder zweiten als Zell-Kontakt fungierenden
Elektroden-Paars 2a, 2b, und der zugeordneten,
als Ground-Leitungs-Kontakt fungierenden Elektrode 15 – jeweils
auf einer vertikalen Ebene (in 5a gestrichelt
dargestellt) liegen, die winklig gegenüber den Längsachsen (in 5a ebenfalls
gestrichelt dargestellt) der Bit- und Ground-Leitungen 11, 12 angeordnet
ist.Such as out 5a As can be seen, the vertical center axes of each two one and the same transistor 13 associated memory cells 1 (or the vertical center axes of the first and second electrode pair 2a . 2 B of two each one and the same transistor 13 associated memory cells 1 ) And / or the vertical center axes of the first and / or second cell-contacting electrode pair 2a . 2 B , and the associated electrode acting as a ground line contact 15 - each on a vertical plane (in 5a shown in dashed lines) lying at an angle to the longitudinal axes (in 5a also shown in dashed lines) of the bit and ground lines 11 . 12 is arranged.
Wie
sich z.B. aus 5a ergibt, liegen bei den hier
erläuterten
Ausführungsbeispielen
die vertikalen Mittelachsen des ersten und zweiten Elektroden-Paars 2a, 2b von
jeweils zwei jeweils ein- und demselben Transistor 13 zugeordneten
Speicherzellen 1, und die Mittelachse der zugeordneten,
als Ground-Leitungs-Kontakt fungierenden Elektrode 15 auf
ein- und derselben
vertikalen Ebene (in 5a gestrichelt dargestellt).As for example from 5a results, lie in the embodiments described here, the vertical center axes of the first and second electrode pair 2a . 2 B of two each one and the same transistor 13 associated memory cells 1 and the central axis of the associated ground-gate contact electrode 15 on one and the same vertical plane (in 5a shown in dashed lines).
Der
zwischen der/den o.g. vertikalen Ebenen, und den Längsachsen
der Bit- und Ground-Leitungen 11, 12 eingeschlossene
Winkel α kann
z.B. zwischen 15° und
75° betragen,
insbesondere z.B. zwischen 20° und
50°, etc.The between the above vertical levels, and the longitudinal axes of the bit and ground lines 11 . 12 included angle α can be, for example, between 15 ° and 75 °, in particular between 20 ° and 50 °, etc.
Die
o.g. Transistoren 13 (bzw. die Elektroden 2a, 2b, 15)
sind jeweils in – in 5a fett
umrandet dargestellten – aktiven
Bereichen 17 liegend angeordnet.The above transistors 13 (or the electrodes 2a . 2 B . 15 ) are each in - in 5a bold outlined - active areas 17 arranged horizontally.
Die
aktiven Bereiche 17 sind jeweils von – zwischen entsprechenden aktiven
Bereichen 17 liegenden, isolierenden – STI – (Shallow Trench Isolation-)Bereichen
umgeben.The active areas 17 are each of - between corresponding active areas 17 lying, insulating - STI - (shallow trench isolation) areas surrounded.
Bei
den aktiven Bereichen 17 handelt es sich im Wesentlichen – lithographisch
gesehen – (und
wie im folgenden noch genauer erläutert wird) um entsprechende
(gewinkelte) Linienschichtebenen (und nicht um isolierte (2-dimensionale)
Strukturen).In the active areas 17 it is essentially - lithographically - (and will be explained in more detail below) about corresponding (angled) line layer planes (and not isolated (2-dimensional) structures).
Wie
sich aus 5a ergibt, sind bei den hier erläuterten
Ausführungsbeispielen
in ein- und demselben aktiven Bereich 17 nicht nur jeweils
ein einzelner Transistor 13 (bzw. die diesem zugeordneten
als Ground-Leitungs-Kontakt und Zell-Kontakte fungierenden Elektroden 2a, 2b, 15)
angeordnet.As it turned out 5a results are in the embodiments described here in one and the same active area 17 not just a single transistor each 13 (or the electrodes associated therewith acting as ground line contact and cell contacts 2a . 2 B . 15 ) arranged.
Stattdessen
erstreckt sich ein jeweils einen einzelnen Transistor 13 umfassender
erster Teil-Abschnitt 17a („erster Haupt-Abschnitt 17a'') eines aktive Bereichs 17 – in der
Darstellung gemäß 5a nach
oben und unten hin – über entsprechende
zweite Teil-Abschnitte 17b („Zwischen-Abschnitt 17b'') weiter zu entsprechenden dritten
Teil-Abschnitten 17c des aktiven Bereichs 17 (d.h.
zu weiteren Haupt-Abschnitten 17c), die jeweils einen weiteren Transistor 13 umfassen
(bzw. die diesem zugeordneten als Ground-Leitungs-Kontakt und Zell-Kontakte fungierenden
Elektroden 2a, 2b, 15), und von dort aus über einen
entsprechenden weiteren Zwischen-Abschnitt zu einem weiteren Haupt-Abschnitt, etc.,
etc.Instead, each one extends a single transistor 13 comprehensive first part section 17a ("First main section 17a '' ) of an active area 17 - in the illustration according to 5a up and down - over corresponding second part sections 17b ( "Intermediate section 17b '' ) to corresponding third part sections 17c of the active area 17 (ie to other main sections 17c ), each one another transistor 13 include (or the electrodes associated therewith as ground line contact and cell contacts 2a . 2 B . 15 ), and from there via a corresponding further intermediate section to another main section, etc., etc.
Wie
sich aus 5a ergibt, verlaufen die Längsachsen
der o.g. Zwischen-Abschnitte 17b des aktiven Bereichs 17 z.B.
jeweils parallel zu den Längsachsen
der Bit- und Ground-Leitungen 11, 12.As it turned out 5a results, the longitudinal axes of the above-mentioned intermediate sections 17b of the active area 17 eg in each case parallel to the longitudinal axes of the bit and ground lines 11 . 12 ,
Demgegenüber verlaufen
die Längsachsen der
o.g. Haupt-Abschnitte 17a, 17c des
aktiven Bereichs 17 jeweils schräg zu den Längsachsen der Bit- und Ground-Leitungen 11, 12 (und
zwar jeweils so, dass zwischen den Längsachsen der Haupt-Abschnitte 17a, 17c des
aktiven Bereichs 17 und den Längsachsen der Bit- und Ground-Leitungen 11, 12 jeweils
der o.g. Winkel α eingeschlossen
wird).In contrast, the longitudinal axes of the above-mentioned main sections 17a . 17c of the active area 17 each obliquely to the longitudinal axes of the bit and ground lines 11 . 12 (and in each case so that between the longitudinal axes of the main sections 17a . 17c of the active area 17 and the longitudinal axes of the bit and ground lines 11 . 12 each of the above-mentioned angle α is included).
Dadurch
ergibt sich insgesamt betrachtet ein in etwa die Form einer Schlangenlinie
annehmender Verlauf des aktiven Bereichs 17 über den
Zell-Array 10.As a result, as a whole, the profile of the active region assumes approximately the shape of a serpentine line 17 over the cell array 10 ,
Um
jeweils benachbarte, zu ein- und demselben aktiven Bereich 17 gehörende, über einen
entsprechenden Zwischen-Abschnitt 17b miteinander verbundene
Haupt-Abschnitte 17a, 17c eines aktiven Bereichs
elektrisch voneinander isoliert zu halten, ist zwischen den entsprechenden
Haupt-Abschnitten 17a, 17c – d.h. im jeweiligen Zwischen-Abschnitt 17b – jeweils
ein (sich quer zu den Ground- und Bit-Leitungen erstreckender) Isolations-Gate-Bereich 18 vorgesehen,
der sich elektrisch permanent im off-Zustand befindet.Each adjacent, to one and the same active area 17 belonging, via an appropriate intermediate section 17b interconnected main sections 17a . 17c electrically isolating an active region from one another is between the respective main sections 17a . 17c - ie in the respective intermediate section 17b - One each (extending transversely to the ground and bit lines) isolation gate area 18 provided, which is electrically permanently in the off state.
In
den 5b und 5c sind
alternative Layout-Varianten des in 5a gezeigten
Speicherbauelements gezeigt.In the 5b and 5c are alternative layout variants of in 5a shown memory device shown.
Das
in 5b gezeigte Speicherbauelement ist entsprechend ähnlich bzw.
identisch aufgebaut, wie das in 5a gezeigte
Speicherbauelement.This in 5b shown memory component is constructed similarly or identical, as in 5a shown memory component.
Allerdings
verlaufen die Längsachsen
(in 5b gestrichelt dargestellt) entsprechender Haupt-Abschnitte 17a', 17c' entsprechender
aktiver Bereiche 17' bei
der in 5b gezeigten Layout-Variante
nicht alle auf gleiche Weise schräg zu den Längsachsen (in 5b gestrichelt
dargestellt) der Bit- und Ground-Leitungen 11, 12,
sondern so, dass zwischen den Längsachsen
der Haupt-Abschnitte 17a', 17c' eines jeweiligen
aktiven Bereichs 17' und den
Längsachsen
der Bit- und Ground-Leitungen 11, 12 jeweils
abwechselnd einpositiver und negativer Winkel +α, -α eingeschlossen wird (wobei
+α z.B. zwischen
+15° und
+75° betragen
kann, insbesondere z.B. zwischen +20° und +50°, und -α z.B. zwischen -15° und -75°, insbesondere
z.B. zwischen -20° und -50°, etc.).However, the longitudinal axes (in 5b dashed lines) corresponding main sections 17a ' . 17c ' corresponding active areas 17 ' at the in 5b not all shown in the same way obliquely to the longitudinal axes (in 5b shown in dashed lines) of Bit and ground lines 11 . 12 but so that between the longitudinal axes of the main sections 17a ' . 17c ' a respective active area 17 ' and the longitudinal axes of the bit and ground lines 11 . 12 in each case alternating positive and negative angle + α, -α is included (where + α, for example, between + 15 ° and + 75 ° may be, in particular between + 20 ° and + 50 °, and -α, for example between -15 ° and - 75 °, especially between -20 ° and -50 °, etc.).
Dadurch
ergibt sich insgesamt betrachtet ein etwa Zick-Zack-Form annehmender
Verlauf des aktiven Bereichs 17 über den Zell-Array 10.As a result, as a whole, this results in an approximately zig-zag shape of the active region 17 over the cell array 10 ,
Das
in 5c gezeigte Speicherbauelement ist entsprechend ähnlich bzw.
identisch aufgebaut, wie das in 5b gezeigte
Speicherbauelement.This in 5c shown memory component is constructed similarly or identical, as in 5b shown memory component.
Allerdings
verlaufen die Bit- und Ground-Leitungen 11, 12 nicht
fortlaufend gerade.However, the bit and ground lines run 11 . 12 not continuously straight.
Stattdessen
wird zwischen den Längsachsen
(in 5c gestrichelt dargestellt) von – im Bereich
nahe der Haupt-Abschnitte 17a'', 17c'' entsprechender
aktiver Bereiche 17'' angeordneten – ersten Abschnitten 11a, 12a der
Bit- und Ground-Leitungen 11, 12, und den Längsachsen
(in 5c gestrichelt dargestellt) von – im Bereich
nahe der Zwischen-Abschnitte 17b'' entsprechender aktiver Bereiche 17'' angeordneten – zweiten Abschnitten 11b, 12b der Bit-
und Ground-Leitungen 11, 12, jeweils abwechselnd
ein positiver und negativer Winkel +β, -β eingeschlossen.Instead, between the longitudinal axes (in 5c dashed line) of - in the area near the main sections 17a '' . 17c '' corresponding active areas 17 '' arranged - first sections 11a . 12a the bit and ground lines 11 . 12 , and the longitudinal axes (in 5c dashed line) of - in the area near the intermediate sections 17b '' corresponding active areas 17 '' arranged - second sections 11b . 12b the bit and ground lines 11 . 12 , alternately a positive and negative angle + β, -β included.
Der
Winkel +β kann
z.B. zwischen +10° und +60° betragen,
insbesondere z.B. zwischen +15° und +45°, und -β z.B. zwischen
-10° und
-60°, insbesondere
z.B. zwischen -15° und- 45°, etc.).Of the
Angle + β can
e.g. between + 10 ° and + 60 °,
in particular e.g. between + 15 ° and + 45 °, and -β e.g. between
-10 ° and
-60 °, in particular
e.g. between -15 ° and -45 °, etc.).
Des
weiteren verlaufen die Längsachsen
(in 5c gestrichelt dargestellt) entsprechender Haupt-Abschnitte 17a'', 17c'' entsprechender
aktiver Bereiche 17'' bei der in 5c gezeigten
Layout-Variante – entsprechend ähnlich wie
bei der in 5b gezeigten Layout-Variante – so, dass
zwischen den Längsachsen
der Haupt-Abschnitte 17a'', 17c'' eines jeweiligen aktiven Bereichs 17'' und den Längsachsen der Zwischen-Abschnitte 17c'' eines jeweiligen aktiven Bereichs 17'' jeweils abwechselnd – jedoch jeweils
gegenläufig
zu den Bit- und Ground-Leitungen – ein positiver und negativer
Winkel +α,
-α eingeschlossen
wird.Furthermore, the longitudinal axes (in 5c dashed lines) corresponding main sections 17a '' . 17c '' corresponding active areas 17 '' at the in 5c shown layout variant - similar to the in 5b shown layout variant - so that between the longitudinal axes of the main sections 17a '' . 17c '' a respective active area 17 '' and the longitudinal axes of the intermediate sections 17c '' a respective active area 17 '' alternately - but in each case in opposite directions to the bit and ground lines - a positive and negative angle + α, -α is included.
Dadurch
ergibt sich insgesamt betrachtet ein etwa Zick-Zack-Form annehmender
Verlauf des aktiven Bereichs 17'' über den
Zell-Array 10, und ein eine hierzu gegenläufige Zick-Zack-Form annehmender Verlauf
der Bit- und Ground-Leitungen 11, 12.As a result, as a whole, this results in an approximately zig-zag shape of the active region 17 '' over the cell array 10 , and a course of the bit and ground lines assuming this in opposite zig-zag form 11 . 12 ,
In
den 5d, 5e, 5f sind
weitere alternative Layout-Varianten
für ein
Speicherbauelement gemäß der vorliegenden
Erfindung gezeigt.In the 5d . 5e . 5f Further alternative layout variants for a memory component according to the present invention are shown.
Die
in den 5d, 5e, 5f gezeigten Speicherbauelemente
sind entsprechend ähnlich bzw.
identisch aufgebaut, wie die oben erläuterten Speicherbauelemente;
allerdings teilen sich – anders als
bei den oben erläuterten
Speicherbauelementen – jeweils
zwei Speicherzellen 1 statt jeweils einer einzelnen jeweils
zwei als Ground-Leitungs-Kontakt fungierende Elektroden 15;
die Lösch-
bzw. Schreib-Heiz-Strom-Pulse werden statt jeweils von einem einzelnen
von jeweils zwei Transistoren getrieben („dual-gate" Konzept).The in the 5d . 5e . 5f The memory components shown are correspondingly similar or identical, as the memory components explained above; however, unlike the memory devices discussed above, there are two memory cells each 1 instead of a single each two acting as ground line contact electrodes 15 ; the erase heating current pulses are instead driven by a single one of every two transistors ("dual-gate" concept).
Die
jeweils verwendeten Speicherzellen können entsprechend größere Zellgrössen aufweisen, als
oben beschrieben, z.B. 8F2 (oder weniger).The
each used memory cells may have correspondingly larger cell sizes than
described above, e.g. 8F2 (or less).
Bei
den in 5e und 5f gezeigten
Layouts verlaufen die Bit- und Ground-Leitungen 11, 12 (-entsprechend
wie bei dem in 5a und 5b gezeigten
Layout-)fortlaufend gerade.At the in 5e and 5f The layouts shown are the bit and ground lines 11 . 12 (as in the in 5a and 5b shown layout) continuously straight.
Des
weiteren wird bei den in 5e und 5f gezeigten
Layouts eine entsprechende Speicherzelle 1 – die entsprechende
als Zell-Kontakt fungierenden Elektroden 2a, 2b aufweist – jeweils
von zwei Transistoren gespeist, wobei der erste Transistor jeweils über eine – als Ground-Leitungs-Kontakt fungierende – Elektrode 15a gespeist
wird, und der zweite Transistor jeweils über eine – als Ground-Leitungs-Kontakt fungierende – Elektrode 15b.Furthermore, at the in 5e and 5f shown layouts a corresponding memory cell 1 - The corresponding acting as a cell contact electrodes 2a . 2 B each fed by two transistors, wherein the first transistor in each case via a - acting as a ground line contact - electrode 15a is fed, and the second transistor in each case via a - acting as a ground line contact - electrode 15b ,
Wie
sich aus 5e und 5f ergibt,
sind die beiden – als
Ground-Leitungs-Kontakt fungierenden – Elektroden 15a, 15b der
beiden die Speicherzelle 1 speisenden Transistoren jeweils
mit ein- und derselben Ground-Leitung 12 verbunden.As it turned out 5e and 5f results are the two - acting as a ground line contact - electrodes 15a . 15b the two the memory cell 1 feeding transistors each with one and the same ground line 12 connected.
Bei
dem in 5e gezeigten Layout ist die – als Zell-Kontakt fungierende – Elektrode 2b der
Speicherzelle 1 mit einer anderen Bit-Leitung 11 verbunden,
als die dem gleichen aktiven Bereich 17 zugeordnete, der
Speicherzelle 1 bzw. Elektrode 2b nächstfolgende
Speicherzelle bzw. Elektrode 2b' (diese ist nämlich statt mit der Bit-Leitung 11 mit
einer zu dieser benachbarten Bit-Leitung 11' verbunden).At the in 5e The layout shown is the electrode acting as a cell contact 2 B the memory cell 1 with another bit line 11 connected as the same active area 17 associated, the memory cell 1 or electrode 2 B next following memory cell or electrode 2 B' (This is instead of the bit line 11 with a bit line adjacent to this 11 ' connected).
Demgegenüber ist
bei dem in 5f gezeigten, alternativen Layout
die – als
Zell-Kontakt fungierende – Elektrode 2b der
Speicherzelle 1 mit ein- und derselben Bit-Leitung 11 verbunden,
wie die dem gleichen aktiven Bereich 17' zugeordnete, der Speicherzelle 1 bzw.
Elektrode 2b nächstfolgende
Speicherzelle bzw. Elektrode 2b''.In contrast, in the in 5f shown alternative layout the - acting as a cell-contact - electrode 2 B the memory cell 1 with one and the same bit line 11 connected as the same active area 17 ' associated, the memory cell 1 or electrode 2 B next following memory cell or electrode 2 B'' ,
Dadurch
ergibt sich insgesamt betrachtet für die in 5e und 5f gezeigten
Layouts ein etwa Zick-Zack-Form annehmender Verlauf des aktiven Bereichs 17, 17' über den
Zell-Array 10, wobei der aktive Bereich 17, 17' bei dem in 5e gezeigten Layout
nach jeder zweiten Wortleitung 14b seine Richtung ändert, und
bei dem in 5f gezeigten Layout doppelt
so oft (nach jeder Wortleitung 14b).This results in a total for the in 5e and 5f shown layouts about Zig-zag shape of the active area 17 . 17 ' over the cell array 10 , where the active area 17 . 17 ' at the in 5e shown layout after every other word line 14b his direction changes, and at the in 5f shown layout twice as often (after every word line 14b ).
Bei
dem in 5d gezeigten Layout verlaufen
die Bit- und Ground-Leitungen 11, 12 (-entsprechend
wie bei dem in 5c gezeigten Layout-)nicht fortlaufend
gerade.At the in 5d The layout shows the bit and ground lines 11 . 12 (as in the in 5c shown layout) not continuously straight.
Stattdessen
wird zwischen den Längsachsen
(in 5d gestrichelt dargestellt) jeweils aufeinanderfolgender
Bit- und Ground-Leitungs-Abschnitte 11a, 12a,
und einer senkrecht zu den Wort-Leitungen 14b verlaufenden
Linie (in 5d gestrichelt dargestellt)
jeweils abwechselnd ein positiver und negativer Winkel +β, -β eingeschlossen.Instead, between the longitudinal axes (in 5d shown in dashed lines) each successive bit and ground line sections 11a . 12a , and one perpendicular to the word lines 14b extending line (in 5d dashed lines) alternately a positive and negative angle + β, -β included.
Entsprechend
wird zwischen den Längsachsen
(in 5d gestrichelt dargestellt) jeweils aufeinanderfolgender
Abschnitte 17a, 17b entsprechender aktiver Bereiche 17,
und der o.g. senkrecht zu den Wort-Leitungen 14b verlaufenden
Linie (in 5d gestrichelt dargestellt)
jeweils abwechselnd – jedoch jeweils
gegenläufig
zu den Bit- und Ground-Leitungen – ein positiver und negativer
Winkel +α,
-α eingeschlossen.Accordingly, between the longitudinal axes (in 5d shown in phantom) each successive sections 17a . 17b corresponding active areas 17 , and the above-mentioned perpendicular to the word lines 14b extending line (in 5d shown in dashed lines) alternately - but in each case in opposite directions to the bit and ground lines - a positive and negative angle + α, -α included.
Dadurch
ergibt sich insgesamt betrachtet ein etwa Zick-Zack-Form annehmender
Verlauf des aktiven Bereichs 17 über den Zell-Array 10,
und ein eine hierzu gegenläufige
Zick-Zack-Form annehmender Verlauf
der Bit- und Ground-Leitungen 11, 12.As a result, as a whole, this results in an approximately zig-zag shape of the active region 17 over the cell array 10 , and a course of the bit and ground lines assuming this in opposite zig-zag form 11 . 12 ,
In 6 ist
ein Querschnitt durch ein entsprechend dem in 2 gezeigten
Funktions-Prinzip aufgebautes Speicherbauelement gemäß einer
weiteren, zu den in 3 und 4 gezeigten
Varianten alternativen Variante gezeigt.In 6 is a cross section through a corresponding to the in 2 shown function principle built memory device according to another, to the in 3 and 4 shown variants alternative variant shown.
Das
Speicherbauelement gemäß der weiteren
Variante ist im Wesentlichen entsprechend ähnlich bzw. identisch aufgebaut,
wie das Speicherbauelement der in 4 gezeigten
zweiten Variante.The memory device according to the further variant is substantially similar or identical in construction, as the memory device of in 4 shown second variant.
Die – parallel
zu den Bit-Leitungen 11' verlaufenden – Ground-Leitungen 12' sind jeweils
unterhalb der Bit-Leitungen 11' liegend angeordnet, und die Speicherzellen 1', 1'' in einer zwischen den Bit-Leitungen 11' und den Ground-Leitungen 12' liegenden Ebene.The - parallel to the bit lines 11 ' running - Ground lines 12 ' are each below the bit lines 11 ' arranged horizontally, and the memory cells 1' . 1'' in one between the bit lines 11 ' and the ground lines 12 ' lying level.
Die
Speicherzellen 1', 1'' weisen jeweils eine Heiz-Material-Schicht 5', 5'', und eine daran angrenzende schaltaktive
Materialschicht 3', 3'', insbesondere eine entsprechende
Phasenwechsel-Materialschicht 3', 3'' auf.The memory cells 1' . 1'' each have a heating material layer 5 ' . 5 '' , and an adjacent switching active material layer 3 ' . 3 '' , in particular a corresponding phase change material layer 3 ' . 3 '' on.
Wie
aus 6 hervorgeht, erstreckt sich von der Ground-Leitung 12' aus eine – als Ground-Leitungs-Kontakt fungierende – Elektrode 15' senkrecht nach
unten hin zum Transistor 13'.How out 6 indicates extends from the ground line 12 ' from an electrode acting as ground-line contact 15 ' vertically down to the transistor 13 ' ,
Wie
weiter aus 6 hervorgeht, kontaktiert ein
oberer Bereich der schaltaktiven Materialschicht 3', 3'' der Speicherzellen 1', 1'' direkt die Bit-Leitung 11'.How farther 6 shows, contacted an upper portion of the switching active material layer 3 ' . 3 '' the memory cells 1' . 1'' directly the bit line 11 ' ,
Die – als Zell-Kontakt
fungierenden – (unteren)
Elektroden 2b' der
Speicherzellen 1', 1'' erstrecken sich von der Heiz-Material-Schicht 5', 5'' aus senkrecht nach unten zum Transistor 13'.The - acting as cell contact - (lower) electrodes 2 B' the memory cells 1' . 1'' extend from the heating material layer 5 ' . 5 '' from vertical down to the transistor 13 ' ,
Der – den beiden
Speicherzellen 1' – zugeordnete
Transistor 13' ist
in einem aktiven Bereich 17' angeordnet,
in dem – neben
dem Transistor 13' – weitere
Transistoren angeordnet sind, die nicht den beiden Speicherzellen 1' zugeordnet
sind, sondern entsprechenden, weiteren Speicherzellen 1''.The - the two memory cells 1' - assigned transistor 13 ' is in an active area 17 ' arranged in which - next to the transistor 13 ' - Further transistors are arranged, not the two memory cells 1' are assigned, but corresponding, further memory cells 1'' ,
Um
jeweils benachbarte, jeweils verschiedenen Transistoren zugeordnete
Teil-Bereiche des aktiven Bereichs 17' elektrisch voneinander isoliert
zu halten, ist zwischen den Teil-Bereichen
(bzw. zwischen jeweils benachbarten aktiven Gate-Bereichen 19' der Teil-Bereiche) jeweils ein
entsprechender Isolations-Gate-Bereich 18' vorgesehen, der sich elektrisch
permanent im off-Zustand befindet.In each case adjacent, each different transistors associated with parts of the active area 17 ' electrically isolated from each other is between the sub-areas (or between each adjacent active gate areas 19 ' the partial regions) each have a corresponding isolation gate region 18 ' provided, which is electrically permanently in the off state.
-
11
-
Speicherzellememory cell
-
1'1'
-
Speicherzellememory cell
-
1''1''
-
Speicherzellememory cell
-
2a2a
-
Elektrodeelectrode
-
2a'2a '
-
Elektrodeelectrode
-
2b2 B
-
Elektrodeelectrode
-
2b'2 B'
-
Elektrodeelectrode
-
2b''2 B''
-
Elektrodeelectrode
-
33
-
schaltaktive
Materialschichtswitching active
material layer
-
3'3 '
-
schaltaktive
Materialschichtswitching active
material layer
-
3''3 ''
-
schaltaktive
Materialschichtswitching active
material layer
-
44
-
Isolier-SchichtInsulating layer
-
55
-
Heiz-Material-SchichtHeating material layer
-
5'5 '
-
Heiz-Material-SchichtHeating material layer
-
5''5 ''
-
Heiz-Material-SchichtHeating material layer
-
1010
-
Zell-ArrayCell array
-
1111
-
Bit-LeitungBit line
-
11'11 '
-
Bit-LeitungBit line
-
11a11a
-
Bit-Leitungs-AbschnittBit line section
-
11b11b
-
Bit-Leitungs-AbschnittBit line section
-
1212
-
Ground-LeitungGround line
-
12'12 '
-
Ground-LeitungGround line
-
12a12a
-
Ground-Leitungs-AbschnittGround guidance section
-
12b12b
-
Ground-Leitungs-AbschnittGround guidance section
-
1313
-
Transistortransistor
-
13'13 '
-
Transistortransistor
-
14a14a
-
Wort-LeitungWord line
-
14b14b
-
Wort-LeitungWord line
-
1515
-
Elektrodeelectrode
-
15'15 '
-
Elektrodeelectrode
-
15a15a
-
Elektrodeelectrode
-
15b15b
-
Elektrodeelectrode
-
1616
-
Isoliermaterialinsulating material
-
1717
-
aktiver
Bereichactive
Area
-
17'17 '
-
aktiver
Bereichactive
Area
-
17''17 ''
-
aktiver
Bereichactive
Area
-
17a17a
-
erster
Teil-Abschnitt eines aktiven Bereichsfirst
Part section of an active area
-
17a'17a '
-
erster
Teil-Abschnitt eines aktiven Bereichsfirst
Part section of an active area
-
17a''17a ''
-
erster
Teil-Abschnitt eines aktiven Bereichsfirst
Part section of an active area
-
17b17b
-
zweiter
Teil-Abschnitt eines aktiven Bereichssecond
Part section of an active area
-
17b'17b '
-
zweiter
Teil-Abschnitt eines aktiven Bereichssecond
Part section of an active area
-
17b''17b ''
-
zweiter
Teil-Abschnitt eines aktiven Bereichssecond
Part section of an active area
-
17c17c
-
dritter
Teil-Abschnitt eines aktiven Bereichsthird
Part section of an active area
-
17c'17c '
-
dritter
Teil-Abschnitt eines aktiven Bereichsthird
Part section of an active area
-
17c''17c ''
-
dritter
Teil-Abschnitt eines aktiven Bereichsthird
Part section of an active area
-
1818
-
Isolations-Gate-BereichIsolation gate region
-
18'18 '
-
Isolations-Gate-BereichIsolation gate region
-
19'19 '
-
aktiver
Gate-Bereichactive
Gate region