DE102005030831B3 - Gate drive circuit for junction field effect transistor (JFET) e.g. for semiconductor power switch, has input for receiving control circuit of gate drive circuit - Google Patents

Gate drive circuit for junction field effect transistor (JFET) e.g. for semiconductor power switch, has input for receiving control circuit of gate drive circuit Download PDF

Info

Publication number
DE102005030831B3
DE102005030831B3 DE200510030831 DE102005030831A DE102005030831B3 DE 102005030831 B3 DE102005030831 B3 DE 102005030831B3 DE 200510030831 DE200510030831 DE 200510030831 DE 102005030831 A DE102005030831 A DE 102005030831A DE 102005030831 B3 DE102005030831 B3 DE 102005030831B3
Authority
DE
Germany
Prior art keywords
voltage
drive circuit
level
voltage level
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200510030831
Other languages
German (de)
Inventor
Ivan Hofsajer
Ashot Melkonyan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE200510030831 priority Critical patent/DE102005030831B3/en
Application granted granted Critical
Publication of DE102005030831B3 publication Critical patent/DE102005030831B3/en
Priority to FR0605636A priority patent/FR2888422A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

A gate control circuit (1) for a barrier junction JFET has an output (4) at which a voltage level for driving the barrier layer FET can be tapped off in reaction to a first state of the control signal. A control circuit (10) is provided for generating a first voltage level, an input (11) is provided for receiving the control signal of the gate control/drive circuit (1), and output (12) is provided for outputting a first voltage level in reaction to a first state of the control signal (s1) and a level generating device (20) is designed so that a second voltage level is prepared so that by linking the first- and second-voltage levels, the voltage level at the gate control circuit amounts to at least the height of the pinch-off voltage.

Description

Die Erfindung betrifft eine Gate-Ansteuerschaltung für einen Sperrschicht-Feldeffekttransistor.The The invention relates to a gate drive circuit for a junction field effect transistor.

Leistungshalbleiterschalter, wie z.B. bipolare Sperrschicht-Transistoren, MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) oder IGBTs (Insulated Gate Bipolar Transistors), werden beispielsweise in Schaltnetzteilen oder anderen elektronischen Schaltungen eingesetzt, bei denen große Ströme und/oder Spannungen geschaltet werden müssen. Ein Steueranschluss des Leistungshalbleiterschalters ist dabei mit einer Steuerschaltung verbunden, welche den Steueranschluss des Leistungshalbleiterschalters zum „An-„ und „Ausschalten" ansteuert.Power semiconductor switches, such as. bipolar junction transistors, MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) or For example, IGBTs (Insulated Gate Bipolar Transistors) are used used in switching power supplies or other electronic circuits, where large currents and / or Voltages must be switched. A control terminal of the power semiconductor switch is with a control circuit connected to the control terminal of Power semiconductor switch for "on" and "off" drives.

Während als Leistungshalbleiterschalter bisher überwiegend bipolare Sperrschicht-Transistoren, MOSFETs oder IGBTs zum Einsatz kamen, werden nun in Hochspannungs- und Hochfrequenzanwendungen verstärkt Sperrschicht-Feldeffekttransistoren als Leistungshalbleiterschalter eingesetzt. Das Ansteuern eines Sperrschicht-Feldeffekttransistors (Junction Field Effect Transistor JFET) erfordert bislang das Vorsehen spezieller Steuerschaltkreise, welche meist in diskreter Form aufgebaut sind. Dies resultiert daher, dass zum Ausschalten eines Sperrschicht-Feldeffekttransistors im Gegensatz zu den oben genannten Leistungshalbleiterschaltern ein negativer Spannungspegel im Bereich zwischen –25 und –42 V erforderlich ist. Zum Leitendschalten des Sperrschicht-Feldeffekttransistors ist hingegen kein Spannungspegel am Steueranschluss erforderlich, so dass die Ansteuerung leistungslos erfolgen kann.While as Power semiconductor switch so far mainly bipolar junction transistors, MOSFETs or IGBTs are now being used in high voltage and high frequency applications reinforced Junction field effect transistors as power semiconductor switches used. The driving of a junction field effect transistor (Junction Field Effect Transistor JFET) so far requires the provision of special Control circuits, which are usually constructed in discrete form. This results, therefore, in turning off a junction field effect transistor in contrast to the power semiconductor switches mentioned above a negative voltage level in the range between -25 and -42 V is required is. On the other hand, to turn on the junction field-effect transistor, there is no voltage level required at the control terminal, so that the drive is powerless can be done.

Der Nachteil diskret aufgebauter Steuerschaltungen besteht jedoch darin, dass hohe Frequenzen im Bereich von 200 kHz bis 500 kHz zum Betreiben des Sperrschicht-Feldeffekttransistors nur mit sehr aufwendigen Treibern erreichbar sind. Eine Gate-Ansteuerschaltung für einen Sperrschicht-Feldeffekttransistor in diskreter Bauweise kann beispielsweise dem Artikel „A gate drive circuit for silicon carbide JFET", K. Mino, S. Herold und J.W. Kolar, Proc. Industrial Electronics Society Annual Meeting, Nov. 2003, pp. 1162-1166, entnommen werden. Die darin beschriebene Steuerschaltung erzeugt eine negative Überspannung mit dem Avalanche-Verfahren. Hierdurch ergibt sich eine Unabhängigkeit von der so genannten Pinchoff-Spannung, bei der der Sperrschicht-Feldeffekttransistor zu sperren beginnt. Nachteilig sind der komplizierte Schaltungsaufbau sowie eine verhältnismäßig geringe dV/dT-Immunität aufgrund der hochohmigen Gate-Ansteuerschaltung während ihres „Aus"-Zustands.Of the Disadvantage of discretely constructed control circuits is, however, that high frequencies in the range of 200 kHz to 500 kHz to operate the junction field effect transistor only with very expensive Drivers are available. A gate drive circuit for a junction field effect transistor in discrete design, for example, the article "A gate drive circuit for silicon carbide JFET ", K. Mino, S. Herold and J.W. Kolar, Proc. Industrial Electronics Society Annual Meeting, Nov. 2003, pp. 1162-1166. The control circuit described therein generates a negative overvoltage with the avalanche method. This results in independence from the so-called pinchoff voltage at which the junction field effect transistor begins to lock. Disadvantages are the complicated circuit structure as well a relatively small one dV / dT immunity due the high-resistance gate drive circuit during its "off" state.

Eine integriert aufgebaute Gate-Ansteuerschaltung für einen Sperrschicht-Feldeffekttransistor kann der US 6,741,099 B1 entnommen werden. Diese Gate-Ansteuerschaltung ist dazu ausgebildet, ausgangsseitig einen negativen Spannungspegel bereitzustellen, mit welchem ein Sperrschicht-Feldeffekttransistors sperrend geschaltet werden kann.An integrated gate drive circuit for a junction field effect transistor can be the US Pat. No. 6,741,099 B1 be removed. This gate drive circuit is designed to provide on the output side a negative voltage level with which a junction field-effect transistor can be switched off.

Proprietäre Lösungen, wie oben beschrieben, verhindern jedoch einen breiten Einsatz von Sperrschicht-Feldeffekttransistoren.Proprietary solutions, however, as described above, prevent widespread use of junction field effect transistors.

Die Aufgabe der vorliegenden Erfindung ist es daher, eine Gate-Ansteuerschaltung für einen Sperrschicht-Feldeffekttransistor anzugeben, welche die Ansteuerung solcher Leistungshalbleiterschaltelemente mit einfacheren Mitteln erlaubt.The It is therefore an object of the present invention to provide a gate drive circuit for a junction field effect transistor specify which the control of such power semiconductor switching elements allowed with simpler means.

Diese Aufgabe wird mit einer Gate-Ansteuerschaltung mit den Merkmalen des Patentanspruches 1 gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Patentansprüchen.These Task is with a gate drive circuit with the features of claim 1. Advantageous embodiments will be apparent from the dependent claims.

Die erfindungsgemäße Gate-Ansteuerschaltung für einen Sperrschicht-Feldeffekttransistor weist einen Ausgang auf, an dem in Reaktion auf einen ersten Zustand eines Steuersignals ein Spannungspegel zum Ansteuern des Sperrschicht-Feldeffekttransistors abgreifbar ist. Die Gate-Ansteuerschaltung umfasst weiter eine Steuerschaltung zur Erzeugung eines ersten Spannungspegels und ein Pegelerzeugungsmittel. Die Steuerschaltung zur Erzeugung des Spannungspegels umfasst einen Eingang zum Empfang des Steuersignals der Gate-Ansteuerschaltung, was einen ersten und einen zweiten Zustand aufweisen kann, und einen Ausgang zum Abgeben eines ersten Spannungspegels in Reaktion auf einen ersten Zustand des Steuersignals, wobei der erste Spannungspegel einen Betrag kleiner als die Pinchoff-Spannung des Sperrschicht-Feldeffekttransistors aufweist. Das Pegelerzeugungsmittel ist dazu ausgebildet, einen zweiten Spannungspegel bereitzustellen, so dass durch eine Verknüpfung des ersten und des zweiten Spannungspegels der am Ausgang der Gate-Ansteuerschaltung anliegende Spannungspegel einen Betrag aufweist, der zumindest die Höhe der Pinchoff-Spannung erreicht, wenn das Steuersignal den ersten Zustand aufweist.The Gate drive circuit according to the invention for one Junction field effect transistor has an output at which in response to a first state of a control signal, a voltage level for driving the junction field effect transistor can be tapped. The gate drive circuit further comprises a control circuit for generating a first voltage level and a level generating means. The control circuit for generating the voltage level comprises an input for receiving the control signal the gate drive circuit, which may have a first and a second state, and a Output for outputting a first voltage level in response to a first state of the control signal, wherein the first voltage level an amount smaller than the pinchoff voltage of the junction field effect transistor having. The level generating means is adapted to a provide second voltage level, so that by linking the first and the second voltage level at the output of the gate drive circuit applied voltage level has an amount that at least the height of Pinchoff voltage reached when the control signal is the first state having.

Die erfindungsgemäße Gate-Ansteuerschaltung macht sich dabei besondere Übertragungseigenschaften eines Sperrschicht-Feldeffekttransistors zunutze. Es wurde herausgefunden, dass die Drain-Source-Spannung über der Laststrecke des Sperrschicht-Feldeffekttransistors über einen weiten Bereich eines an dem Steueranschluss anliegenden negativen Spannungspegels nahezu konstant ist. Bis zum Erreichen der Pinchoff-Spannung, bei der Sperrschicht-Feldeffekttransistor von einem leitenden in einen nicht leitenden Zustand geschaltet wird, weist dieser einen nahezu konstanten, geringen widerstand auf. Erst mit dem Erreichen der Pinchoff-Spannung steigt der Widerstand schlagartig an, wodurch der nicht leitende Zustand erreicht wird.The gate drive circuit according to the invention makes use of special transmission properties of a junction field effect transistor. It has been found that the drain-to-source voltage across the load path of the junction field-effect transistor is nearly constant over a wide range of negative voltage levels applied to the control terminal. Until reaching the pinchoff voltage, at the lock Shift field effect transistor is switched from a conductive to a non-conductive state, this has a nearly constant, low resistance. Only when reaching the pinchoff voltage, the resistance increases abruptly, whereby the non-conductive state is reached.

Die erfindungsgemäße Gate-Ansteuerschaltung macht sich diesen Umstand zunutze, indem durch das Pegelerzeugungsmittel der Steueranschluss des Sperrschicht-Feldeffekttransistors mit einem negativen Spannungspegel, dem zweiten Spannungspegel (nachfolgend auch als Offset-Spannung bezeichnet), permanent beaufschlagt wird. Durch die Verknüpfung des zweiten Spannungspegels mit dem ersten Spannungspegel, welcher durch die Steuerschaltung erzeugt wird, ist sichergestellt, dass die Pinchoff-Spannung erreicht werden kann. Dadurch braucht der erste, durch die Steuerschaltung erzeugte Spannungspegel lediglich einen Betrag aufzuweisen, der kleiner als die Pinchoff-Spannung des Sperrschicht-Feldeffekttransistors ist. Dies ermöglicht den Einsatz einer Steuerschaltung, die als integrierter Baustein ausgebildet ist. Dabei können solche Steuerschaltungen verwendet werden, die ohne weitere Modifikation oder Beschaltung zur Ansteuerung eines konventionellen MOSFETs oder IGBTs herangezogen werden können.The Gate drive circuit according to the invention makes use of this circumstance by the level-generating means the control terminal of the junction field effect transistor having a negative voltage level, the second voltage level (hereinafter also referred to as offset voltage), is permanently applied. By linking the second voltage level with the first voltage level, which is generated by the control circuit, it is ensured that the pinchoff voltage can be reached. This requires the first voltage level generated by the control circuit only to have an amount smaller than the pinchoff voltage of the junction field effect transistor. This allows the use a control circuit, which is designed as an integrated component is. It can such control circuits are used without further modification or wiring for driving a conventional MOSFET or IGBTs can be used.

Die Erfindung ermöglicht damit eine Gate-Ansteuerschaltung, welche komplexe proprietäre Lösungen entbehrlich macht. Es kann stattdessen eine herkömmliche Steuerschaltung, wie diese in vielfältiger Weise auf dem Markt verfügbar sind, um ein Pegelerzeugungsmittel ergänzt werden, wodurch die für Sperrschicht-Feldeffekttransistoren erforderlichen betragsmäßig höheren Spannungspegel erzeugbar sind. Die Problematik konventioneller Steuerschaltungen besteht darin, dass diese lediglich auf die Erzeugung eines Spannungspegels von maximal 20 V ausgelegt sind. Mit einem derartigen Spannungspegel wäre jedoch ein Sperrschicht-Feldeffekttransistor nicht schaltbar. Der fehlende Spannungshub wird durch das Pegelerzeugungsmittel bereitgestellt, welche den von ihm erzeugten zweiten Spannungspegel mit dem von der Steuerschaltung erzeugten Spannungspegel verknüpft, um die Pinchoff-Spannung zu übersteigen.The Invention allows thus a gate drive circuit, which dispenses with complex proprietary solutions power. It may instead use a conventional control circuit, such as these in more diverse Way available in the market are added to a level-generating means, whereby the barrier-field effect transistors required magnitude higher voltage level can be generated. The problem of conventional control circuits is that these only on the generation of a voltage level of a maximum of 20V are designed. With such a voltage level would be, however a junction field effect transistor can not be switched. The missing one Voltage swing is provided by the level generating means, which the second voltage level generated by it with the of the control circuit generated voltage level linked to to exceed the pinchoff voltage.

In einer Ausgestaltung ist das Pegelerzeugungsmittel zur Erzeugung eines konstanten zweiten Spannungspegels ausgebildet. Hierdurch wird die Wahl einer geeigneten Steuerschaltung besonders erleichtert. Eine genauere Pinchoff-Spannung kann dadurch stufenlos eingestellt werden.In In one embodiment, the level generating means is for generating a constant second voltage level formed. hereby the choice of a suitable control circuit is particularly facilitated. A more accurate pinchoff voltage can be adjusted continuously become.

Der zweite Spannungspegel nimmt einen Mindestwert an, der sich nach folgender Formel bemisst: VOffset = VJFET – VST, wobeiThe second voltage level assumes a minimum value, which is calculated according to the following formula: V offset = V JFET - V ST . in which

VOffset V offset
der von dem Pegelerzeugungsmittel erzeugte zweite Spannungspegel ist,that of the level generating means generated second voltage level,
VJFET V JFET
die Pinchoff-Spannung des Sperrschicht-Feldeffekttransistors (JFET) ist, undthe pinchoff voltage the junction field effect transistor (JFET) is, and
VST V ST
der von der Steuerschaltung erzeugbare erste Spannungspegel ist.that of the control circuit can be generated first voltage level.

Dabei ist es besonders bevorzugt, wenn der zweite Spannungspegel den Mindestwert annimmt. Dies ergibt sich aus der Tatsache, dass der über der Laststrecke anliegende Widerstand umso kleiner ist, je kleiner die negative Vorspannung oder Offsetspannung ist. Der zweite Spannungspegel wird damit bevorzugt an den von der Steuerschaltung erzeugbaren Spannungshub, den ersten Spannungspegel, angepasst.there it is particularly preferred if the second voltage level is the minimum value accepts. This results from the fact that the over the load distance applied resistance is smaller, the smaller the negative Bias voltage or offset voltage. The second voltage level is thus preferably to the generated by the control circuit voltage swing, the first voltage level, adjusted.

Die erfindungsgemäße Ansteuerschaltung lässt sich dadurch auf besonders einfache Weise realisieren, wenn der zweite Spannungspegel aus einer die Steuerschaltung versorgenden Versorgungsspannung abgeleitet ist.The Control circuit according to the invention can be realize in a particularly simple manner, if the second Voltage level from a supply voltage supplying the control circuit is derived.

In einer Ausführungsform ist ein Eingang des Pegelerzeugungsmittels mit dem Ausgang der Steuerschaltung gekoppelt und ein Ausgang des Pegelerzeugungsmittels bildet den Ausgang der Ga te-Ansteuerschaltung. Mit anderen Worten bedeutet dies, dass die Verknüpfung des ersten und des zweiten Spannungspegels in dieser Ausführungsform in dem Pegelerzeugungsmittel vorgenommen wird.In an embodiment is an input of the level generating means to the output of the control circuit coupled and an output of the level generating means forms the Output of the Ga te drive circuit. In other words means this, that linking the first and second voltage levels in this embodiment is performed in the level generating means.

Daneben sind auch solche Ausführungsformen der Erfindung denkbar, in denen die Verknüpfung des ersten und des zweiten Spannungspegels durch die Steuerschaltung realisiert ist.Besides are also such embodiments the invention conceivable, in which the linkage of the first and the second Voltage level is realized by the control circuit.

Im einfachsten Fall kann das Pegelerzeugungsmittel eine Spannungsquelle aufweisen, die zwischen dem Eingang und dem Ausgang des Pegelerzeugungsmittels geschaltet ist. Die Spannungsquelle stellt dabei konstant einen zweiten Spannungspegel (Offsetspannung) zur Verfügung, welcher dem durch die Steuerschaltung erzeugten ersten Spannungspegel überlagert und dem Steueranschluss des Sperrschicht-Feldeffekttransistors zugeführt wird.in the In the simplest case, the level-generating means can be a voltage source between the input and the output of the level generating means is switched. The voltage source constantly sets one second voltage level (offset voltage) available, which by the Control circuit superimposed generated first voltage level and the control terminal the junction field effect transistor supplied becomes.

In einer weiteren Ausführungsform weist das Pegelerzeugungsmittel eine Induktivität, eine Gleichrichteranordnung und einen Ladungsspeicher auf, wobei der Ladungsspeicher zwischen dem Eingang und dem Ausgang und parallel zu der Gleichrichteranordnung verschaltet ist, die eine an der Induktivität anliegende Wechselspannung gleichrichtet. Durch den zwischen dem Eingang und dem Ausgang verschalteten Ladungsspeicher, der durch die Induktivität und die Gleichrichteranordnung geladen wird, kann ein konstanter zweiter Spannungspegel bereitgestellt werden. Die von der Sekundärwicklung des Transformators abgeleitete Spannung stellt eine Offset-Spannung dar, welche zur Ansteuerung des Sperrschicht-Feldeffekttransistors benutzt wird.In a further embodiment, the level generating means comprises an inductance, a rectifier arrangement and a charge storage, wherein the charge storage is connected between the input and the output and parallel to the rectifier arrangement, which rectifies an alternating voltage applied to the inductance. By between the input and the output ver switched charge storage, which is charged by the inductance and the rectifier arrangement, a constant second voltage level can be provided. The voltage derived from the secondary winding of the transformer represents an offset voltage which is used to drive the junction field effect transistor.

Die Induktivität kann beispielsweise die Sekundärwicklung eines Transformators darstellen. Ein Vorteil dieser Ausführungsform besteht darin, dass eine Potentialtrennung zu der Primärseite des Transformators gegeben ist.The inductance For example, the secondary winding represent a transformer. An advantage of this embodiment is that a potential separation to the primary side of Given transformer.

In einer anderen Ausführungsform ist ein Ausgang des Pegelerzeugungsmittels mit einem Bezugspotentialanschluss der Steuerschaltung gekoppelt. Hierdurch wird ein „Level-Shifting" des durch die Steuerschaltung erzeugten ersten Spannungspegels bewirkt. Die Verknüpfung des ersten und des zweiten Spannungspegels wird bei diesem Ausführungsbeispiel durch die Steuerschaltung bewirkt.In another embodiment is an output of the level generating means with a reference potential terminal coupled to the control circuit. As a result, a "level-shifting" of the by the control circuit caused generated first voltage level. The link of the first and second voltage levels in this embodiment caused by the control circuit.

In einer konkreten Ausgestaltung weist das Pegelerzeugungsmittel einen Spannungsteiler mit einem ersten und einem zweiten Widerstand und ein Gleichrichtelement auf, wobei das Gleichrichtelement mit seinem ersten Anschluss mit einem Knotenpunkt des ersten und des zweiten Widerstands verbunden ist und mit seinem zweiten Anschluss mit dem Ausgang des Pegelerzeugungsmittels gekoppelt ist. Bevorzugt ist einer der beiden Widerstände des Spannungsteilers als verstellbarer Widerstand ausgebildet, da dadurch die Höhe des von der Pegelerzeugungsschaltung erzeugten zweiten Spannungspegels auf einfache Weise einstellbar ist. Diese Ausführungsform ermöglicht ein stufenloses Einstellen des am Ausgang der Gate-Ansteuerschaltung anliegenden Spannungspegels. Hierdurch ist es insbesondere möglich, die erfindungsgemäße Gate-Ansteuerschaltung für Sperrschicht-Feldeffekttransistoren mit unterschiedlichen Pinchoff-Spannungen einzusetzen.In a concrete embodiment, the level generating means a Voltage divider with a first and a second resistor and a rectifying element, wherein the rectifying element with its first connection with a node of the first and the second Resistor is connected and with its second connection with the Output of the level generating means is coupled. Is preferred one of the two resistances of the Voltage divider designed as an adjustable resistor, as a result the height of the second voltage level generated by the level generating circuit is easily adjustable. This embodiment allows a stepless adjustment of the output of the gate drive circuit applied voltage level. This makes it possible in particular, the Gate drive circuit according to the invention for junction field effect transistors use with different pinchoff voltages.

Bevorzugt ist es weiterhin, wenn das Pegelerzeugungsmittel einen Ladungsspeicher aufweist, der zwischen dem zweiten Anschluss des Gleichrichtelements und einem Bezugspotential des Pegelerzeugungsmittels verschaltet ist. Der Ladungsspeicher dient als Puffer, welcher insbesondere Pulsströme bei Schaltvorgängen der Steuerschaltung in Reaktion auf Schaltvorgänge zwischen dem ersten und dem zweiten Zustand des Steuersignals aufnimmt.Prefers it is furthermore, if the level generating means a charge storage between the second terminal of the rectifying element and a reference potential of the level generating means interconnected is. The charge storage serves as a buffer, which in particular pulse currents during switching operations the control circuit in response to switching operations between the first and the second state of the control signal receives.

Der Sperrschicht-Feldeffekttransistor basiert bevorzugt auf Silizium-Carbid-Technologie, da Bauelemente in Silizium-Carbid-Technologie höhere Sperrspannungen aufnehmen können.Of the Junction field effect transistor is preferably based on silicon carbide technology, because components in silicon carbide technology higher blocking voltages be able to record.

Darüber hinaus weisen derartige Bauelemente den Vorteil auf, dass diese mit Temperaturen bis zu 350°C betrieben werden können. Ein weiterer Vorteil von Silizium-Carbid-Bauelementen besteht darin, dass diese aufgrund eines fehlenden Gate-Oxyds eine lediglich kleine Kapazität zwischen dem Gate- und dem Source-Anschluss aufweisen, wodurch Schaltvorgänge mit geringerem Energieaufwand und mit größerer Geschwindigkeit möglich sind.Furthermore Such components have the advantage that these with temperatures up to to 350 ° C can be operated. Another advantage of silicon carbide devices is that that these due to a lack of gate oxide only a small capacity between the gate and the source terminal, whereby switching operations with lower energy consumption and with greater speed are possible.

Die Erfindung wird nachfolgend anhand der Figuren näher erläutert. Es zeigen:The Invention will be explained in more detail with reference to FIGS. Show it:

1 eine schematische Darstellung einer erfindungsgemäßen Gate-Ansteuerschaltung, 1 a schematic representation of a gate drive circuit according to the invention,

2 ein erstes Ausführungsbeispiel eines Pegelerzeugungsmittels der erfindungsgemäßen Gate-Ansteuerschaltung, 2 A first embodiment of a level generating means of the gate drive circuit according to the invention,

3 ein zweites Ausführungsbeispiel eines Pegelerzeugungsmittels der erfindungsgemäßen Gate-Ansteuerschaltung, 3 A second embodiment of a level generating means of the gate drive circuit according to the invention,

4 ein drittes Ausführungsbeispiel eines Pegelerzeugungsmittels der erfindungsgemäßen Gate-Ansteuerschaltung, 4 A third embodiment of a level generating means of the gate drive circuit according to the invention,

5 die zeitlichen Verläufe von in der Gate-Ansteuerschaltung erzeugten ersten und zweiten Spannungspegeln sowie die zwischen Drain- und Source-Anschluss des angesteuerten Sperrschicht-Feldeffekttransistors anliegende Spannung, und 5 the time profiles of first and second voltage levels generated in the gate drive circuit and the voltage applied between the drain and source terminals of the driven junction field effect transistor, and

6 eine Darstellung der über der Laststrecke des Sperrschicht-Feldeffekttransistors anliegenden Drain-Source-Spannung in Abhängigkeit des am Gate-Anschluss anliegenden Spannungspegels. 6 a representation of the voltage applied across the load path of the junction field effect transistor drain-source voltage as a function of the voltage applied to the gate terminal voltage level.

1 zeigt in einer schematischen Darstellung eine erfindungsgemäße Gate-Ansteuerschaltung 1 für einen Sperrschicht-Feldeffekttransistor 2. Die Gate-Ansteuerschaltung 1 ist mit ihrem Ausgang 4 mit einem Source-Anschluss S des Sperrschicht-Feldeffekttransistors 2 verbunden. Mit seinem Source-Anschluss S sowie mit seinem Steuer- oder Gate-Anschluss G ist der Sperrschicht-Feldeffekttransistor 2 mit einem Bezugspotential, z.B. Masse, verbunden. Der Drain-Anschluss D ist über eine Last 5 mit einem Versorgungspotentialanschluss gekoppelt, an dem eine Versorgungsspannung Vdd anliegt. In 1 ist eine so genannte Low-Side-Konfiguration dargestellt. Die Verbindung des Ausgangs 4 mit dem Source-Anschluss S ermöglicht die Verwendung positiver Potentiale in der Gate-Ansteuerschaltung. 1 shows a schematic representation of a gate drive circuit according to the invention 1 for a junction field effect transistor 2 , The gate drive circuit 1 is with her exit 4 with a source terminal S of the junction field effect transistor 2 connected. With its source terminal S and with its control or gate terminal G is the junction field effect transistor 2 connected to a reference potential, eg ground. The drain terminal D is over a load 5 coupled to a supply potential terminal to which a supply voltage Vdd is applied. In 1 is a so-called low-side configuration shown. The connection of the exit 4 with the source terminal S enables the use of positive potentials in the gate drive circuit.

Der Sperrschicht-Feldeffekttransistor 2 basiert bevorzugt auf Silizium-Carbid-Technologie. Neben einer höheren Spannungsfestigkeit über seiner Laststrecke Drain-Source kann der Transistor 2 bis zu Junction-Temperaturen von 600°C betrieben werden. Da Sperrschicht-Feldeffekttransistoren kein Gate-Oxyd aufweisen, besteht zwischen dem Gate-Anschluss G und dem Source-Anschluss S eine lediglich kleine Kapazität, so dass ein stetiges An- und Ausschalten des Transistors 2 mit geringem Energieaufwand und hoher Geschwindigkeit betrieben werden kann.The junction field effect transistor 2 is preferably based on silicon carbide technology. In addition to a higher dielectric strength across its load path drain-source, the transistor 2 operated up to junction temperatures of 600 ° C. Since junction field-effect transistors have no gate oxide, there is only a small capacitance between the gate terminal G and the source terminal S, so that a continuous switching on and off of the transistor 2 can be operated with low energy consumption and high speed.

Bekanntermaßen können Sperrschicht-Feldeffekttransistoren leistungslos leitend geschaltet werden. Dies bedeutet, der Sperrschicht-Feldeffekttransistor 2 ist leitend, wenn der Source-Anschluss S mit keinerlei Spannung beaufschlagt ist. Zum Sperren benötigt der Sperrschicht-Feldeffekttransistor 2 hingegen eine hohe negative Spannung zwischen dem Gate-Ansteuerschaltung G und dem Source-Anschluss S im Bereich von –25 bis –42 V. Die zum Ausschalten des Sperrschicht-Feldeffekttransistors 2 benötigte Spannung wird auch als Pinchoff-Spannung bezeichnet.As is known, junction field-effect transistors can be turned on without power. This means the junction field effect transistor 2 is conductive, when the source terminal S is supplied with no voltage. Locking requires the junction field effect transistor 2 however, a high negative voltage between the gate drive circuit G and the source terminal S in the range of -25 to -42 V. The to turn off the junction field effect transistor 2 required voltage is also referred to as pinchoff voltage.

Durch das Anlegen eines ersten Zustands eines Steuersignals s1 an einem Eingang 3 der Gate-Ansteuerschaltung 1 wird der Sperrschicht-Feldeffekttransistor 2 ausgeschaltet, d.h. zwischen dem Gate-Anschluss G und dem Source-Anschluss S liegt zumindest die Pinchoff-Spannung an. Beim Anliegen eines zweiten Zustands des Steuersignals s1 an dem Eingang 3 wird der Sperrschicht-Feldeffekttransistor 2 durch die Gate-Ansteuerschaltung 1 dagegen leitend geschaltet.By applying a first state of a control signal s1 to an input 3 the gate drive circuit 1 becomes the junction field effect transistor 2 switched off, ie between the gate terminal G and the source terminal S is at least the pinchoff voltage. When applying a second state of the control signal s1 at the input 3 becomes the junction field effect transistor 2 through the gate drive circuit 1 turned on, on the other hand.

Die erfindungsgemäße Gate-Ansteuerschaltung 1 umfasst im wesentlichen eine Steuerschaltung 10 sowie ein Pegelerzeugungsmittel 20. Die Steuerschaltung 10 weist einen Eingang 11 und einen Ausgang 12 auf. An einem Versorgungspotentialanschluss wird die Steuerschaltung mit einer Versorgungsspannung Vcc beaufschlagt. An einem Bezugspotentialanschluss 13 liegt ein Bezugspotential, z.B. Masse, an. Der Eingang 11 ist mit dem Eingang 3 der Gate-Ansteuerschaltung 1 gekoppelt. Der Ausgang 12 ist mit einem Eingang 21 des Pegelerzeugungsmittels 20 gekoppelt. Ein Ausgang 22 des Pegelerzeugungsmittels 20 bildet den Ausgang 4 der Gate-Ansteuerschaltung 1.The gate drive circuit according to the invention 1 essentially comprises a control circuit 10 and a level generating means 20 , The control circuit 10 has an entrance 11 and an exit 12 on. At a supply potential terminal, the control circuit is supplied with a supply voltage Vcc. At a reference potential connection 13 is a reference potential, eg ground, on. The entrance 11 is with the entrance 3 the gate drive circuit 1 coupled. The exit 12 is with an entrance 21 the level generating means 20 coupled. An exit 22 the level generating means 20 makes the exit 4 the gate drive circuit 1 ,

Die Steuerschaltung 10, die als integrierter Baustein ausgebildet ist, ist dazu eingerichtet, in Reaktion auf den ersten Zustand des Steuersignals s1 an seinem Ausgang 12 einen ersten Spannungspegel abzugeben, der einen Betrag aufweist, der kleiner als die Pinchoff-Spannung des Sperrschicht-Feldeffekttransistors 2 ist. Weist das Steuersignal s1 den zweiten Zustand auf, so liegt am Ausgang 12 kein Spannungspegel an.The control circuit 10 , which is implemented as an integrated component, is set up in response to the first state of the control signal s1 at its output 12 deliver a first voltage level having an amount less than the pinchoff voltage of the junction field effect transistor 2 is. If the control signal s1 has the second state, then it is at the output 12 no voltage level.

Die Aufgabe des Pegelerzeugungsmittels 20 ist es, den bis zum Erreichen der Pinchoff-Spannung fehlenden Hub zu erzeugen, so dass der am Ausgang 4 anliegende Spannungspegel in der Lage ist, den Sperrschicht-Feldeffekttransistor 2 auszuschalten. Das Pegelerzeugungsmittel 20 ist deshalb dazu ausgebildet, einen zweiten Spannungspegel bereitzustellen, und eine Ver knüpfung des ersten und des zweiten Spannungspegels vorzunehmen. Das Ergebnis dieser Verknüpfung, das als Spannungspegel am Ausgang 4 der Gate-Ansteuerschaltung 1 anliegt, weist dann zumindest die Höhe der Pinchoff-Spannung auf.The task of the level generating means 20 is to generate the missing until reaching the pinchoff voltage stroke, so that at the output 4 applied voltage level is capable of the junction field effect transistor 2 off. The level generating means 20 is therefore configured to provide a second voltage level, and to make a connection of the first and second voltage levels. The result of this link, called the voltage level at the output 4 the gate drive circuit 1 is applied, then has at least the height of the pinchoff voltage.

Die Kombination des Pegelerzeugungsmittels 20 und der Steuerschaltung zur Erzeugung der Pinchoff-Spannung ermöglicht den Einsatz herkömmlicher, auf dem Markt erhältlicher Steuerschaltungen. Dabei können solche Steuerschaltungen 10 in der erfindungsgemäßen Gate-Ansteuerschaltung eingesetzt werden, die auch zur Ansteuerung eines MOSFET oder IGBT verwendet werden, und einen Spannungspegel von maximal 20 V erzeugen können. Dabei ist es vorteilhaft, wenn solche Steuerschaltungen eingesetzt werden, die ein Mittel zum Erzeugen eines negativen Spannungspegels an ihrem Ausgang 12 umfassen.The combination of the level generating agent 20 and the pinchoff voltage generating circuit enables the use of conventional control circuits available on the market. In this case, such control circuits 10 be used in the gate drive circuit according to the invention, which are also used to drive a MOSFET or IGBT, and can generate a voltage level of 20 V maximum. It is advantageous if such control circuits are used, which provide a means for generating a negative voltage level at its output 12 include.

Das Pegelerzeugungsmittel 20 ist derart ausgebildet, dass der zweite Spannungspegel durch dieses permanent, also unabhängig vom Wert des Steuersignals s1, bereitgestellt wird. Dies hat zur Folge, dass am Ausgang 4 der Gate-Ansteuerschaltung 1 immer zumindest der zweite Spannungspegel anliegt.The level generating means 20 is designed such that the second voltage level is provided by this permanent, that is independent of the value of the control signal s1. This has the consequence that at the exit 4 the gate drive circuit 1 always at least the second voltage level is applied.

Dieses Vorgehen beruht auf der Erkenntnis, dass die über der Drain-Source-Strecke des Sperrschicht-Feldeffekttransistors 2 abfallende Spannung Vds bis zum Erreichen der Pinchoff-Spannung zwischen Gate-Anschluss G und Source-Anschluss S einem nur geringen Anstieg unterworfen ist (vgl. 6). Aufgrund eines geringen Anstiegs der Drain-Source-Spannung Vds ist es jedoch vorteilhaft, den zweiten Spannungspegel, der auch als Offsetspannung bezeichnet wird, so gering wie möglich zu wählen. Der zweite Spannungspegel bemisst sich deshalb aus der Differenz der Pinchoff-Spannung des Sperrschicht-Feldeffekttransistors und dem von der Steuerschaltung 10 erzeugbaren ersten Spannungspegel.This approach is based on the recognition that the over the drain-source path of the junction field effect transistor 2 falling voltage Vds until reaching the pinchoff voltage between the gate terminal G and source terminal S is subjected to only a slight increase (see. 6 ). However, due to a small increase in the drain-source voltage Vds, it is advantageous to choose the second voltage level, which is also referred to as offset voltage, as small as possible. The second voltage level is therefore measured from the difference between the pinchoff voltage of the junction field effect transistor and that of the control circuit 10 producible first voltage level.

Das Vorsehen des Pegelerzeugungsmittels 20 ermöglicht damit den Einsatz von Steuerschaltungen, welche lediglich in der Lage sind, einen Spannungspegel zu erzeugen, der kleiner ist als die Pinchoff-Spannung des Sperrschicht-Feldeffekttransistors.The provision of the level-generating means 20 thus allows the use of control circuits which are only able to produce a voltage level which is smaller than the pinchoff voltage of the junction field effect transistor.

Die technische Ausgestaltung des Pegelerzeugungsmittels 20 ist prinzipiell unerheblich, solange der notwendige Spannungshub, der zweite Spannungspegel, bereitgestellt werden kann. In den 2 bis 4 sind verschiedene Ausführungsbeispiele möglicher Pegelerzeugungsmittel dargestellt.The technical design of the level generating means 20 is basically irrelevant as long as the necessary voltage swing, the second voltage level, can be provided. In the 2 to 4 different embodiments of possible level generating means are shown.

Die einfachste Form ist in dem ersten Ausführungsbeispiel gemäß 2 gezeigt, in dem das Pegelerzeugungsmittel durch eine Konstant-Spannungsquelle gebildet ist, deren positiver Anschluss den Eingang 21 und deren negativer Anschluss den Ausgang 22 bildet.The simplest form is according to the first embodiment 2 in which the level generating means is formed by a constant voltage source whose positive terminal is the input 21 and its negative terminal the output 22 forms.

In dem zweiten Ausführungsbeispiel gemäß 3 umfasst das Pegelerzeugungsmittel 20 einen Spannungsteiler mit Widerständen 25, 26, der zwischen einem Versorgungspotentialanschluss und einem Bezugspotentialanschluss verschaltet ist. Das Versorgungspotential Vcc des Pegelerzeugungsmittels 20 kann von der Vorsorgungsspannung Vcc der Steuerschaltung 10 abgeleitet sein, was jedoch nicht zwingend ist. Der zwischen den Widerständen 25, 26 gebildete Knotenpunkt 28 ist mit einem ersten Anschluss eines Gleichrichtelements 27 in Form einer Diode verbunden. Der andere Anschluss der Diode ist mit dem Ausgang 22 des Pegelerzeugungsmittels 20 gekoppelt. Dieser ist mit dem Bezugspotential 13 der Steuerschaltung 10 gekoppelt. Zur Einstellung der an dem Knotenpunkt 28 abfallenden Spannung ist der Widerstand 26 verstellbar ausgebildet.In the second embodiment according to 3 includes the level generating means 20 a voltage divider with resistors 25 . 26 , which is connected between a supply potential terminal and a reference potential terminal. The supply potential Vcc of the level generating means 20 may be from the supply voltage Vcc of the control circuit 10 be derived, but this is not mandatory. The one between the resistors 25 . 26 formed node 28 is connected to a first terminal of a rectifying element 27 connected in the form of a diode. The other terminal of the diode is with the output 22 the level generating means 20 coupled. This is with the reference potential 13 the control circuit 10 coupled. To adjust the at the node 28 decreasing voltage is the resistance 26 adjustable trained.

Die an dem Knotenpunkt 28 über dem Widerstand 26 abfallende Spannung definiert den durch das Pegelerzeugungsmittel bereitgestellten zweiten Spannungspegel. Durch die Diode wird eine Überlagerung des zweiten Spannungspegels mit dem am Ausgang 12 von der Steuerschaltung 10 erzeugten Spannungspegel vorgenommen. Durch einen Ladungsspeicher 35, der mit einem zweiten Anschluss des Gleichrichtelements 27 und einem Bezugspotentialanschluss des Pegelerzeugungsmittels 20 verschaltet ist, kann ein Pulsen durch die von der Steuerschaltung 10 vorgenommenen Schaltvorgänge kompensiert werden. Der Ladungsspeicher 35 übernimmt dabei Pulsströme, die durch Schaltvorgänge der Steuerschaltung 10 verursacht sind.The at the junction 28 above the resistance 26 decreasing voltage defines the second voltage level provided by the level generating means. Through the diode, a superposition of the second voltage level with the at the output 12 from the control circuit 10 generated voltage level. Through a charge storage 35 connected to a second terminal of the rectifying element 27 and a reference potential terminal of the level generating means 20 is connected, can be pulsed by the control circuit 10 made switching operations are compensated. The charge storage 35 takes over pulse currents caused by switching operations of the control circuit 10 caused.

Insgesamt bewirkt das Pegelerzeugungsmittel 20 ein Verschieben der am Ausgang 12 der Steuerschaltung 10 anliegenden Spannung, unabhängig davon, ob am Steuereingang 11 ein erster oder ein zweiter Zustand des Ansteuersignals s1 anliegt. Die Schaltungsanordnung ermöglicht aufgrund des als verstellbarer Widerstand ausgebildeten Widerstands 26 ein stufenloses Einstellen des zweiten Spannungspegels am Ausgang 22 und damit einen stufenlos einstellbaren Spannungspegel am Ausgang 4 der Gate-Ansteuerschaltung. Hierdurch wird es in vorteilhafter Weise möglich, die Gate-Ansteuerschaltung für Sperrschicht-Feldeffekttransistoren mit unterschiedlicher Pinchoff-Spannung einzusetzen.Overall, the level generating means causes 20 a shift of the output 12 the control circuit 10 applied voltage, regardless of whether at the control input 11 a first or a second state of the drive signal s1 is present. The circuit allows due to the designed as an adjustable resistor resistance 26 a continuous adjustment of the second voltage level at the output 22 and thus a continuously adjustable voltage level at the output 4 the gate drive circuit. This makes it advantageously possible to use the gate drive circuit for junction field effect transistors with different pinchoff voltage.

In dem dritten Ausführungsbeispiel gemäß 4 weist das Pegelerzeugungsmittel 20 eine Induktivität 29, eine Gleichrichteranordnung 30, z.B. in Form zweier Dioden, sowie einen Ladungsspeicher 31 auf. Ein erster Anschluss des Ladungsspeichers 31 mit (negativer Ladung) ist mit dem Eingang 21 des Pegelerzeugungsmittels 20 verbunden. Der andere Anschluss des Ladungsspeichers 31 (mit positiver Ladung) ist mit dem Ausgang 22 verbunden. Die Anoden der beiden Dioden der Gleichrichteranordnung 30 sind jeweils mit der Induktivität 29 verbunden. Die Kathoden der Dioden sind miteinander und mit dem zweiten Anschluss des Ladungsspeichers 31 verbunden. Der erste Anschluss des Ladungsspeichers 31 ist ferner mit einer Mittelanzapfung der Induktivität 29 gekoppelt. Die an der als Sekundärwicklung ausgebildeten Induktivität 29 anliegende Spannung wird durch die Gleichrichteranordnung 30 gleichgerichtet und als „Offset"-Spannung dem ersten Spannungspegel der Steuerschaltung 10 überlagert, so dass der am Ausgang 4 der Gate-Ansteuerschaltung anliegende Spannungspegel einen Betrag aufweist, der wenigstens die Höhe der Pinchoff-Spannung des Sperrschicht-Feldeffekttransistors erreicht, wenn das Steuersignal s1 den ersten Zustand aufweist.In the third embodiment according to 4 has the level generating means 20 an inductance 29 , a rectifier arrangement 30 , for example in the form of two diodes, and a charge storage 31 on. A first connection of the charge storage 31 with (negative charge) is with the input 21 the level generating means 20 connected. The other connection of the charge storage 31 (with positive charge) is with the output 22 connected. The anodes of the two diodes of the rectifier arrangement 30 are each with the inductance 29 connected. The cathodes of the diodes are connected to each other and to the second terminal of the charge storage device 31 connected. The first connection of the charge storage 31 is also with a center tap of the inductance 29 coupled. The at the trained as a secondary winding inductance 29 applied voltage is through the rectifier arrangement 30 rectified and as the "offset" voltage to the first voltage level of the control circuit 10 superimposed, so that at the exit 4 the voltage applied to the gate drive circuit has an amount which reaches at least the height of the pinchoff voltage of the junction field effect transistor when the control signal s1 has the first state.

Der beschriebene Aufbau der Gleichrichteranordnung ist lediglich beispielhaft. Für das bestimmungsgemäße Funktionieren ist lediglich das Vorhandensein einer Gleichrichteranordnung von Bedeutung. Diese könnte deshalb auch mit vier Dioden und ohne Mittelabgriff ausgebildet sein.Of the described construction of the rectifier arrangement is merely exemplary. For the proper functioning is merely the presence of a rectifier arrangement of Importance. This could Therefore, formed with four diodes and without center tap be.

Die Induktivität 29 kann beispielsweise eine Sekundärwicklung eines Transformators darstellen. Von einer weiteren, nicht dargestellten Sekundärwicklung dieses Transformators könnte die Versorgungsspannung Vcc der Steuerschaltung 10 bereitgestellt sein. Diese Aufteilung ermöglicht einerseits eine Isolierung gegenüber der Primärseite des Transformators und gegenüber der anderen Wicklung zur Bereitstellung der Versorgungsspannung Vcc der Steuerschaltung. Hierdurch lassen sich während der Schaltvorgänge des Sperrschicht-Feldeffekttransistors Störungen in den Signalen verringern.The inductance 29 may represent, for example, a secondary winding of a transformer. From a further, not shown secondary winding of this transformer, the supply voltage Vcc of the control circuit 10 be provided. This division allows on the one hand insulation from the primary side of the transformer and with respect to the other winding to provide the supply voltage Vcc of the control circuit. As a result, during the switching operations of the junction field effect transistor disturbances in the signals can be reduced.

In 5 sind beispielhaft die für einen Schaltvorgang (obere Kurve Vds) innerhalb der Gate-Ansteuerschaltung erzeugten Spannungspegel (erster Spannungspegel Vgate, zweiter Spannungspegel Voffset) dargestellt.In 5 For example, the voltage level (first voltage level Vgate, second voltage level Voffset) generated for a switching operation (upper curve Vds) within the gate drive circuit is shown.

Durch das Bereitstellen des zweiten Spannungspegels als Offsetspannung kann der von der eigentlichen Steuerschaltung zu erzeugende Spannungspegel reduziert werden, so dass herkömmliche, auf dem Markt verfügbare Steuerschaltungen einsetzbar sind. Dies ermöglicht die Realisierung kostengünstiger Gate-Ansteuerschaltungen für Sperrschicht-Feldeffekttransistoren, insbesondere auf Silizium-Carbid-Basis.By providing the second voltage level as an offset voltage, the voltage level to be generated by the actual control circuit can be reduced, so that conventional control circuits available on the market can be reduced can be used. This makes it possible to realize cost-effective gate drive circuits for junction field-effect transistors, in particular based on silicon carbide.

Claims (13)

Gate-Ansteuerschaltung (1) für einen Sperrschicht-Feldeffekttransistor (JFET), mit einem Ausgang (4), an dem in Reaktion auf einen ersten Zustand eines Steuersignals (s1) ein Spannungspegel zum Ansteuern des Sperrschicht-Feldeffekttransistors (JFET) abgreifbar ist, gekennzeichnet durch – eine Steuerschaltung (10) zur Erzeugung eines ersten Spannungspegels, aufweisend: – einen Eingang (11) zum Empfang des Steuersignals (s1) der Gate-Ansteuerschaltung (1), das einen ersten und einen zweiten Zustand aufweisen kann, und – einen Ausgang (12) zum Abgeben ersten Spannungspegels in Reaktion auf ersten Zustand des Steuersignals (s1), wobei der erste Spannungspegel einen Betrag kleiner als die Pinchoff-Spannung des Sperrschicht-Feldeffekttransistors (JFET) aufweist, – ein Pegelerzeugungsmittel (20), das dazu ausgebildet ist, einen zweiten Spannungspegel bereitzustellen, so dass durch eine Verknüpfung des ersten und zweiten Spannungspegels der am Ausgang (4) der Gate-Ansteuerschaltung (1) anliegende Spannungspegel einen Betrag aufweist, der zumindest die Höhe der Pinchoff-Spannung erreicht, wenn das Steuersignal (s1) den ersten Zustand aufweist.Gate drive circuit ( 1 ) for a junction field effect transistor (JFET), with an output ( 4 ) at which a voltage level for driving the junction field-effect transistor (JFET) can be tapped off in response to a first state of a control signal (s1), characterized by a control circuit ( 10 ) for generating a first voltage level, comprising: - an input ( 11 ) for receiving the control signal (s1) of the gate drive circuit ( 1 ), which may have a first and a second state, and - an output ( 12 ) for outputting a first voltage level in response to a first state of the control signal (s1), the first voltage level having an amount smaller than the pinchoff voltage of the junction field effect transistor (JFET), a level generating means ( 20 ), which is designed to provide a second voltage level, such that by linking the first and second voltage levels at the output ( 4 ) of the gate drive circuit ( 1 ) applied voltage level has an amount which reaches at least the height of the pinchoff voltage when the control signal (s1) has the first state. Ansteuerschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Steuerschaltung (10) als integrierter Baustein ausgebildet ist.Drive circuit according to Claim 1, characterized in that the control circuit ( 10 ) is designed as an integrated component. Ansteuerschaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Pegelerzeugungsmittel (20) zur Erzeugung eines konstanten zweiten Spannungspegels (Offsetspannung) ausgebildet ist.Drive circuit according to one of the preceding claims, characterized in that the level generating means ( 20 ) is designed to generate a constant second voltage level (offset voltage). Ansteuerschaltung nach Anspruch 3, dadurch gekennzeichnet, dass der zweite Spannungspegel einen Mindestwert annimmt, der sich nach folgender Formel bemisst: VOffset = VJFET – VST wobei VOffset der von dem Pegelerzeugungsmittel (20) erzeugte zweite Spannungspegel ist, VJFET die Pinchoff-Spannung des Sperrschicht-Feldeffekttransistors (JFET) ist, VST der von der Steuerschaltung (10) erzeugbare erste Spannungspegel ist.Drive circuit according to claim 3, characterized in that the second voltage level assumes a minimum value, which is calculated according to the following formula: V offset = V JFET - V ST where V offset is that of the level generating means ( 20 ) is the second voltage level generated, V JFET is the pinchoff voltage of the junction field effect transistor (JFET), V ST is that of the control circuit ( 10 ) is producible first voltage level. Ansteuerschaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der zweite Spannungspegel aus einer die Steuerschaltung (10) versorgenden Versorgungsspannung (Vcc) abgeleitet ist.Drive circuit according to one of the preceding claims, characterized in that the second voltage level from a control circuit ( 10 ) supplying supply voltage (Vcc) is derived. Ansteuerschaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass ein Eingang (21) des Pegelerzeugungsmittels (20) mit dem Ausgang (12) der Steuerschaltung (10) gekoppelt ist und ein Ausgang (22) des Pegelerzeugungsmittels (20) den Ausgang (4) der Gate-Ansteuerschaltung (1) bildet.Drive circuit according to one of the preceding claims, characterized in that an input ( 21 ) of the level generating agent ( 20 ) with the output ( 12 ) of the control circuit ( 10 ) and an output ( 22 ) of the level generating agent ( 20 ) the output ( 4 ) of the gate drive circuit ( 1 ). Ansteuerschaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Pegelerzeugungsmittel (20) eine Spannungsquelle (23) aufweist, die zwischen dem Eingang (21) und dem Ausgang (22) des Pegelerzeugungsmittels (20) verschaltet ist.Drive circuit according to one of the preceding claims, characterized in that the level generating means ( 20 ) a voltage source ( 23 ) located between the entrance ( 21 ) and the output ( 22 ) of the level generating agent ( 20 ) is interconnected. Ansteuerschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Pegelerzeugungsmittel (20) eine Induktivität (29), eine Gleichrichteranordnung (30) und einen Ladungsspeicher (31) aufweist, wobei der Ladungsspeicher (31) zwischen dem Eingang (21) und dem Ausgang (22) und parallel zu der Gleichrichteranordnung (30) verschaltet ist, die eine an der Induktivität (29) anliegende Wechselspannung gleichrichtet.Drive circuit according to one of Claims 1 to 6, characterized in that the level-generating means ( 20 ) an inductance ( 29 ), a rectifier arrangement ( 30 ) and a charge storage ( 31 ), wherein the charge storage ( 31 ) between the entrance ( 21 ) and the output ( 22 ) and parallel to the rectifier arrangement ( 30 ), one at the inductance ( 29 ) rectifies applied AC voltage. Ansteuerschaltung nach Anspruch 8, dadurch gekennzeichnet, dass die Induktivität (29) eine Sekundärwicklung eines Transformators ist.Drive circuit according to claim 8, characterized in that the inductance ( 29 ) is a secondary winding of a transformer. Ansteuerschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass ein Ausgang (22) des Pegelerzeugungsmittels (20) mit einem Bezugspotentialanschluss (13) der Steuerschaltung (10) gekoppelt ist.Drive circuit according to one of Claims 1 to 5, characterized in that an output ( 22 ) of the level generating agent ( 20 ) with a reference potential connection ( 13 ) of the control circuit ( 10 ) is coupled. Ansteuerschaltung nach Anspruch 10, dadurch gekennzeichnet, dass das Pegelerzeugungsmittel (20) einen Spannungsteiler mit einem ersten und einem zweiten Widerstand (25, 26) und ein Gleichrichtelement (27) aufweist, wobei das Gleichrichtelement (27) mit seinem ersten Anschluss mit einem Knotenpunkt (28) des ersten und des zweiten Widerstands (25, 26) verbunden ist und mit seinem zweiten Anschluss mit dem Ausgang (22) des Pegelerzeugungsmittels (20) gekoppelt ist.Drive circuit according to claim 10, characterized in that the level generating means ( 20 ) a voltage divider having a first and a second resistor ( 25 . 26 ) and a rectifying element ( 27 ), wherein the rectifying element ( 27 ) with its first connection to a node ( 28 ) of the first and the second resistor ( 25 . 26 ) and with its second connection to the output ( 22 ) of the level generating agent ( 20 ) is coupled. Ansteuerschaltung nach Anspruch 11, dadurch gekennzeichnet, dass das Pegelerzeugungsmittel (20) einen Ladungsspeicher (35) aufweist, der zwischen dem zweiten Anschluss des Gleichrichtelements (27) und einem Bezugspotential des Pegelerzeugungsmittels (20) verschaltet ist.Drive circuit according to Claim 11, characterized in that the level-generating means ( 20 ) a charge storage ( 35 ) provided between the second terminal of the rectifying element ( 27 ) and a reference potential of the level generating means ( 20 ) is interconnected. Ansteuerschaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass diese für einen auf Silizium-Carbid-Technologie (SiC) basierenden Sperrschicht-Feldeffekttransistor (JFET) vorgesehen ist.Drive circuit according to one of the preceding claims, characterized in that this for a on silicon carbide technology (SiC) ba is provided floating junction field effect transistor (JFET).
DE200510030831 2005-07-01 2005-07-01 Gate drive circuit for junction field effect transistor (JFET) e.g. for semiconductor power switch, has input for receiving control circuit of gate drive circuit Expired - Fee Related DE102005030831B3 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200510030831 DE102005030831B3 (en) 2005-07-01 2005-07-01 Gate drive circuit for junction field effect transistor (JFET) e.g. for semiconductor power switch, has input for receiving control circuit of gate drive circuit
FR0605636A FR2888422A1 (en) 2005-07-01 2006-06-23 GATE CONTROL CIRCUIT FOR A JUNCTION FIELD EFFECT TRANSISTOR.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510030831 DE102005030831B3 (en) 2005-07-01 2005-07-01 Gate drive circuit for junction field effect transistor (JFET) e.g. for semiconductor power switch, has input for receiving control circuit of gate drive circuit

Publications (1)

Publication Number Publication Date
DE102005030831B3 true DE102005030831B3 (en) 2006-06-14

Family

ID=36500486

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510030831 Expired - Fee Related DE102005030831B3 (en) 2005-07-01 2005-07-01 Gate drive circuit for junction field effect transistor (JFET) e.g. for semiconductor power switch, has input for receiving control circuit of gate drive circuit

Country Status (2)

Country Link
DE (1) DE102005030831B3 (en)
FR (1) FR2888422A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915944B2 (en) 2009-04-27 2011-03-29 General Electric Company Gate drive circuitry for non-isolated gate semiconductor devices
DE102008021672B4 (en) * 2007-04-30 2019-12-24 Northrop Grumman Systems Corporation Gate control circuit for a wide band gap semiconductor junction transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741099B1 (en) * 2003-01-31 2004-05-25 Power-One Limited Transistor driver circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741099B1 (en) * 2003-01-31 2004-05-25 Power-One Limited Transistor driver circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Mino, K. et al.: A Gate Drive Circuit for Sili- con Carbide JFET. In: Proc. Industrial Electron- ics Society, Nov. 2003, S. 1162-1166 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008021672B4 (en) * 2007-04-30 2019-12-24 Northrop Grumman Systems Corporation Gate control circuit for a wide band gap semiconductor junction transistor
US7915944B2 (en) 2009-04-27 2011-03-29 General Electric Company Gate drive circuitry for non-isolated gate semiconductor devices

Also Published As

Publication number Publication date
FR2888422A1 (en) 2007-01-12

Similar Documents

Publication Publication Date Title
DE102013219472B4 (en) SWITCHING CIRCUIT WITH A FIRST TRANSISTOR CONSTRUCTION ELEMENT AND A SECOND TRANSISTOR COMPONENT SWITCHED IN SERIES
DE102016101907B4 (en) Electronic circuit, driving circuit and method
DE19902520B4 (en) Hybrid power MOSFET
DE112007000857B4 (en) Three driver circuits for semiconductor elements with short-circuit detection
DE60027538T2 (en) Overvoltage-protected current inverter with a voltage-controlled circuit
DE102006029928B3 (en) Electronic switching device for switching high electric current, has isolating unit connected between control connection of switching unit and load supply of another switching unit, where isolation unit decouples switching units
DE602005005822T2 (en) Circuit and adaptive method for driving a half-bridge circuit
DE102009029694B4 (en) Control of a transistor with variable drive current
DE10346307B3 (en) Switching control element for semiconductor switch has input control signal passed to control switch connected to gate of FET and via capacitor to source and drain is connected to load
DE102015102878B4 (en) Electronic control circuit
DE102013207224B4 (en) Circuit for driving a transistor
DE102005027442B4 (en) Circuit arrangement for switching a load
DE102004045231A1 (en) A semiconductor device capable of preventing a malfunction caused by a false signal generated in a level shift circuit
DE102014108576B4 (en) Driver circuit with Miller clamping functionality for power semiconductor switches, power semiconductor switches and inverter bridges
EP0766395A2 (en) Power transistor with short-circuit protection
DE102017124748A1 (en) CONFIGURABLE CLAMP SWITCHING
DE102015104946B4 (en) Electronic driver circuit and method
DE102015101975A1 (en) Electronic circuit operable as an electronic switch
DE4413546A1 (en) DC control circuit
DE4013997A1 (en) DC current controller for inductive loads - uses by=pass semiconductor blocks with progressive switching to minimise component stress
DE102005030831B3 (en) Gate drive circuit for junction field effect transistor (JFET) e.g. for semiconductor power switch, has input for receiving control circuit of gate drive circuit
EP0854574A2 (en) Driver circuit
DE102019104691B4 (en) diode circuit
DE10305361B4 (en) Electronic high-frequency switch
WO2000048317A1 (en) Circuit for galvanically insulated control of a load controlled power switch

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150203