DE102005029273A1 - Frequency divider circuit for use in semiconductor body, has correction circuit whose outputs are connected with nodes provided between signal inputs of dividing circuit and input of circuit - Google Patents

Frequency divider circuit for use in semiconductor body, has correction circuit whose outputs are connected with nodes provided between signal inputs of dividing circuit and input of circuit Download PDF

Info

Publication number
DE102005029273A1
DE102005029273A1 DE200510029273 DE102005029273A DE102005029273A1 DE 102005029273 A1 DE102005029273 A1 DE 102005029273A1 DE 200510029273 DE200510029273 DE 200510029273 DE 102005029273 A DE102005029273 A DE 102005029273A DE 102005029273 A1 DE102005029273 A1 DE 102005029273A1
Authority
DE
Germany
Prior art keywords
signal
divider circuit
current
output
frequency divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200510029273
Other languages
German (de)
Inventor
Grégoire Le Grand de Mercey
Josef Schmal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200510029273 priority Critical patent/DE102005029273A1/en
Publication of DE102005029273A1 publication Critical patent/DE102005029273A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters
    • H03K23/542—Ring counters, i.e. feedback shift register counters with crossed-couplings, i.e. Johnson counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

The circuit has a dividing circuit (4) with signal inputs (43, 44) that are coupled with an input (11). The dividing circuit delivers a frequency division signal with a phased component at an output (6) and a quadrature component at an output (7). A correction circuit (3) delivers a correction signal to outputs, which are connected with nodes that are provided between the signal inputs of the dividing circuit and an input of the circuit. An independent claim is also included for a method for frequency division.

Description

Die vorliegende Erfindung betrifft eine Frequenzteilerschaltung und ein Verfahren zur Frequenzteilung.The The present invention relates to a frequency divider circuit and a method for frequency division.

Drahtlose Kommunikationssysteme benutzen häufig eine so genannte Quadraturmodulation und/oder Quadraturdemodulation für die Übertragung von Daten. Dabei werden die zu übertragenden Informationen beispielsweise in der Amplitude und in der Phase eines Signals codiert. Im Gegensatz zu einer reinen Amplituden- oder Phasenmodulation wird es möglich, deutlich größere Übertragungsraten zu gewährleisten.wireless Communication systems often use a so-called quadrature modulation and / or quadrature demodulation for the transmission of data. This will be the information to be transmitted encoded, for example, in amplitude and phase of a signal. In contrast to a pure amplitude or phase modulation it will possible, significantly higher transfer rates to ensure.

13 zeigt ein so genanntes Konstellationsdiagramm für eine QPSK-Modulation (Quadratur-Phase-Shift-Keying-Modulation). Die Abszisse stellt eine erste Komponente dar, die als reelle Komponente I bezeichnet wird. Die dazu senkrechte Ordinate bildet die zweite Komponente, die Quadraturkomponente Q. Die zu übertragenden Informationen werden abhängig von der gewählten Modulationsart und von ihrem Inhalt in einem der dargestellten Punkte durch ein Wertepaar i, q codiert. Ein solches Wertepaar i, q wird als Symbol bezeichnet. Das Gesamtsignal ergibt sich aus der Summe der sich zeitlich in ihrer Phase und Amplitude verändernden Komponenten I(t) und Q(t). Eine derartige Modulation wird auch als I/Q-Modulation bezeichnet. 13 shows a so-called constellation diagram for a QPSK modulation (quadrature phase shift keying modulation). The abscissa represents a first component, which is referred to as real component I. The perpendicular ordinate forms the second component, the quadrature component Q. The information to be transmitted is encoded by a pair of values i, q depending on the modulation type selected and its content in one of the points shown. Such a pair of values i, q is called a symbol. The total signal results from the sum of the components I (t) and Q (t), which change in time and in their phase and amplitude. Such modulation is also referred to as I / Q modulation.

Zur Realisierung einer I/Q-Modulation ist es notwendig, entsprechende Trägersignale für die erste Komponente I und die zweite Komponente Q bereitzustellen. Die beiden Trägersignale zeichnen sich im Idealfall dadurch aus, dass sie die gleiche Frequenz und einen Phasenversatz von 90° zueinander aufweisen. In diesem Zusammenhang spricht man auch kurz von I/Q-Signalen oder von einer Inphasenkomponente I bzw. einer Quadraturkomponente Q.to Realization of an I / Q modulation, it is necessary to appropriate carrier signals for the provide first component I and the second component Q. The two carrier signals ideally characterized by the fact that they have the same frequency and have a phase offset of 90 ° to each other. In this context one speaks also briefly of I / Q-signals or of an in-phase component I or a quadrature component Q.

In modernen Kommunikationsgeräten besteht die Möglichkeit, Trägersignale für die Komponenten I und Q sowohl für den Sendeteil als auch den Empfangsteil zu verwenden. Dazu wird häufig im Empfangsteil mit Hilfe der I- und Q-Signale das empfangene Signal auf eine Zwischenfrequenz heruntergemischt und anschließend weiterverarbeitet. Entsprechend werden in einem Sender die Trägersignale I und Q mit den zu übertragenen Informationen moduliert und anschließend auf die Ausgangsfrequenz umgesetzt.In modern communication devices it is possible, carrier signals for the Components I and Q both for to use the transmitting part as well as the receiving part. This will be often in the receiver using the I and Q signals, the received signal down-mixed to an intermediate frequency and then further processed. Accordingly, in a transmitter, the carrier signals I and Q with the to transfer Information modulated and then converted to the output frequency.

Zur Bereitstellung und Erzeugung der beiden Signale I und Q werden oft so spezielle Frequenzteilerschaltungen verwendet. Ein Beispiel eines solchen Frequenzteilers ist in der Druckschrift von D. Pfaff et al.: "A 14 mA, 2 GHz 0.25 µm CMOS Quadratur Demodulator including a low Phase Noise Local Oscillator", ESSCIRC, 2001, enthalten. Hierbei wird ein Master/Slave-Flip-Flop verwendet, die ein Eingangssignal in ihrer Frequenz teilt und zwei frequenzgeteilte Ausgangssignale erzeugt, die einen Phasenversatz von 90° aufweisen und somit die reelle Komponente I und die Quadraturkomponente Q bilden.to Provision and generation of the two signals I and Q often become so used special frequency divider circuits. An example of one Such a frequency divider is described in the document by D. Pfaff et al .: "A 14 mA, 2 GHz 0.25 μm CMOS Quadrature Demodulator Including a Low Phase Noise Local Oscillator ", ESSCIRC, 2001, contain. Here, a master / slave flip-flop is used, the divides an input signal in its frequency and two frequency-divided Output signals generated which have a phase offset of 90 ° and thus the real component I and the quadrature component Q form.

Bei diesen Teilerschaltungen ist eine hohe Empfindlichkeit der Signalerzeugung auf Änderungen im Taktzyklus des eingespeisten Taktsignals, auf Gleichsignaloffsets sowie auf harmonische Störanteile im Taktsignal gegeben. 11 zeigt eine Darstellung zur Verdeutlichung des Effekts. Bei einem idealen Taktzyklus, wie er im Taktsignal CLK1 vorhanden ist, beträgt die Phasendifferenz der vom Frequenzteiler 1b aus gangsseitig abgegebener Komponenten I und Q 90°. Eine Abweichung von dem idealen Taktzyklus im Taktsignal, wie es beispielsweise bei dem Taktsignal CLK2 der Fall ist, erzeugt eine Änderung der Phasendifferenz zwischen den beiden Komponenten I und Q und führt so zu einem Phasenversatz. Ein weiteres Problem sind Bauteilstreuungen in den verschiedenen Elementen der Frequenzteilerschaltung, die ebenfalls zu einem Phasenversatz beitragen können.In these divider circuits, a high sensitivity of the signal generation is given to changes in the clock cycle of the injected clock signal, DC offset and harmonic noise components in the clock signal. 11 shows a representation to illustrate the effect. With an ideal clock cycle as present in clock signal CLK1, the phase difference is that of the frequency divider 1b from the output side components I and Q 90 °. A deviation from the ideal clock cycle in the clock signal, as is the case for example with the clock signal CLK2, produces a change in the phase difference between the two components I and Q, thus leading to a phase offset. Another problem is component scattering in the various elements of the frequency divider circuit, which can also contribute to a phase offset.

Die Verwendung eines derartigen Signals mit einer zusätzlichen Phasendifferenz bedingt bei einer Signaldemodulation während eines Empfangsvorgangs zusätzliche Bitfehler aufgrund einer Veränderung der Lage der Symbole im Konstellationsdiagramm. Entsprechend führt ein zusätzlicher Phasenversatz bei einer I/Q-Modulation in einem Sendepfad zu einem zusätzlichen Übersprechen der beiden Datenströme und damit ungewünschten Seitenbändern im Ausgangsspektrum.The Use of such a signal with an additional Phase difference due to signal demodulation during one Reception process additional Bit error due to a change the location of the symbols in the constellation diagram. Accordingly introduces additional Phase offset in an I / Q modulation in a transmission path to a additional crosstalk the two data streams and thus unwanted Sidebands in Output spectrum.

Eine dem Erfinder bekannte Möglichkeit zur Korrektur zeigt 12. Dabei werden den Ausgängen der Teilerschaltung zusätzliche Pufferschaltungen 99 nachgeschaltet, die unabhängig voneinander programmierbar sind. Sie verstärken bzw. dämpfen einerseits die Amplitude der beiden Komponenten I und Q und addieren eine zusätzliche Verzögerung bezüglich der beiden Phasen. Dadurch lässt sich eine eventuelle Phasendifferenz ausgleichen.A way known to the inventor for correction shows 12 , In this case, the outputs of the divider circuit additional buffer circuits 99 downstream, which are independently programmable. On the one hand they amplify or attenuate the amplitude of the two components I and Q and add an additional delay with respect to the two phases. This makes it possible to compensate for a possible phase difference.

Aufgabe der Erfindung ist es, eine Frequenzteilerschaltung anzugeben, bei der mit einfachen Mitteln ein ungewünschter Phasenversatz im Ausgangssignal reduziert wird. Eine weitere Aufgabe der Erfindung ist es ein Verfahren anzugeben, bei dem eine Frequenzteilung mit möglichst wenig Störungen in dem frequenzgeteilten Ausgangssignal anzugeben.task The invention is to provide a frequency divider circuit at the simple means an undesirable phase shift in the output signal is reduced. Another object of the invention is a method in which a frequency division with as few disturbances in the specify frequency-divided output signal.

Diese Aufgaben werden mit dem Gegenstand des unabhängigen Patentanspruchs 1 bzw. 13 gelöst. Vorteilhafte Ausgestaltungsformen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.These tasks are with the counter Stand of the independent claim 1 or 13 solved. Advantageous embodiments and further developments of the invention are the subject of the dependent claims.

Gemäß dem vorgeschlagenen Prinzip ist vorgesehen, eine Korrektur eines unerwünschten Phasenversatzes direkt bei der Erzeugung des frequenzgeteilten Signals vorzunehmen. Zudem erlaubt das vorgeschlagene Prinzip eine zusätzliche Phasenverzögerung auf eine der beiden Komponenten sowohl zu addieren als auch davon abzuziehen und daher eine hohe Flexibilität zu erreichen.According to the proposed Principle is provided, a correction of an undesirable phase shift directly in the generation of the frequency-divided signal. In addition, the proposed principle allows an additional phase delay to add to one of the two components as well as of it deduct and therefore achieve high flexibility.

Eine Frequenzteilerschaltung weist hierzu einen Eingang auf, der mit einem Signaleingang einer Teilerschaltung gekoppelt ist. Die Teilerschaltung ist zur Abgabe eines frequenzgeteilten Signals mit einer ersten Komponente an einen ersten Ausgang und einer zweiten Komponente an einen zweiten Ausgang, abgeleitet aus einem am Signaleingang anliegenden Taktsignal, ausgeführt. Erste und zweite Komponente bilden eine Inphasenkomponente und eine Quadraturkomponente. Sie weisen eine nominelle Phasendifferenz von 90° auf. Die Frequenzteilerschaltung enthält erfindungsgemäß eine Korrektureinrichtung mit einem Regeleingang. Die Korrektureinrichtung ist zur Abgabe eines Korrektursignals an einen Ausgang ausgeführt. Der Ausgang der Korrektureinrichtung ist mit einem Knoten zwischen dem Signaleingang der Teilerschaltung und dem Eingang der Frequenzteilerschaltung verbunden.A For this purpose, frequency divider circuit has an input, which with a signal input of a divider circuit is coupled. The divider circuit is for delivering a frequency divided signal with a first one Component to a first output and a second component to a second output derived from one at the signal input applied clock signal, executed. First and second components form an in-phase component and a Quadrature component. They have a nominal phase difference of 90 ° up. The frequency divider circuit contains According to the invention, a correction device with a control input. The correction device is for delivery a correction signal to an output executed. The output of the correction device is with a node between the signal input of the divider circuit and the input of the frequency divider circuit.

Mit der Korrektureinrichtung wird dem Signaleingang der Teilerschaltung ein Korrektursignal zugeführt und damit eine lineare Phasenverzögerung innerhalb der Teilerschaltung er zeugt. Eine Korrektur einer zusätzlichen Phasendifferenz zwischen der ersten und der zweiten Komponente erfolgt also nicht ausgangsseitig an der ersten und zweiten Komponente, sondern bereits im Vorfeld an dem einem Signaleingang der Teilerschaltung zugeführten Taktsignals.With the correction device is the signal input of the divider circuit supplied a correction signal and thus a linear phase delay within the divider circuit generated. A correction of an additional phase difference between the first and the second component does not take place on the output side at the first and second component, but already in advance at the one signal input of the divider circuit supplied clock signal.

Dadurch wird die Amplitude der ersten und der zweiten Komponente nicht beeinflusst. Zusätzliche Temperatureffekte, die innerhalb der Teilerschaltung entstehen, können besonders einfach korrigiert werden. Ebenso lassen sich Prozessvariationen bei der Herstellung und Toleranzen in den Bauelementen der Frequenzteilerschaltung korrigieren. Unter dem Begriff frequenzgeteiltes Signal wird ein Signal verstanden, dessen Frequenz um einen bestimmten Faktor bezüglich einer Frequenz eines Taktsignals geteilt ist. Die Frequenz des geteilten Signals ist daher um den Faktor geringer als die Frequenz des Ausgangssignals.Thereby the amplitude of the first and second components is not affected. additional Temperature effects that arise within the divider circuit, can be easily corrected. Likewise, process variations can be in the manufacture and tolerances in the components of the frequency divider circuit correct. The term frequency-divided signal is a Signal understood, whose frequency by a certain factor with respect to a Frequency of a clock signal is divided. The frequency of the split Signal is therefore less than the frequency of the output signal by a factor.

In einer Ausgestaltungsform ist die Teilerschaltung zu einer Stromgegentaktsignalverarbeitung ausgeführt. In dieser Ausgestaltung umfasst der Signaleingang der Teilerschaltung einen ersten und einen zweiten Anschluss. Die Korrektureinrichtung ist mit beiden Anschlüssen gekoppelt und derart ausgeführt, ein entsprechendes Korrektursignal an einen der beiden Anschlüsse abzugeben. Dadurch wird gezielt eine zusätzliche Phasenverzögerung in einem der beiden Phasensignalpfade induziert.In In one embodiment, the divider circuit is a current-train signal processing executed. In this embodiment, the signal input comprises the divider circuit a first and a second connection. The correction device is with both connections coupled and executed in such a way to deliver a corresponding correction signal to one of the two terminals. This will specifically add an extra phase delay induced in one of the two phase signal paths.

In einer anderen Ausgestaltungsform ist die wenigstens eine Korrektureinrichtung mit wenigstens einer regelbaren Stromquelle zur Abgabe eines Stromsignals ausgeführt. In dieser Ausgestaltungsform ist die Teilerschaltung demnach zu einer Stromsignalverarbeitung ausgebildet.In In another embodiment, the at least one correction device with at least one controllable current source for outputting a current signal executed. In this embodiment, the divider circuit is therefore too a current signal processing formed.

In einer anderen Ausführungsform umfasst die Korrektureinrichtung eine regelbare Spannungsquelle zur Abgabe eines Spannungssignals an den Knoten. Je nach Art der Signalverarbeitung gibt somit die Korrektureinrichtung ein Stromsignal oder ein Spannungssignal zur Korrektur eines Phasenversatzes im frequenzgeteilten Signal zwischen der ersten und zweiten Komponente ab.In another embodiment the correction device comprises a controllable voltage source for delivering a voltage signal to the node. Depending on the type of Signal processing thus gives the correction device a current signal or a voltage signal for correcting a phase shift in frequency divided signal between the first and second components from.

In einer anderen Ausführungsform der Erfindung ist zwischen dem Eingang der Frequenzteilerschaltung und dem Signaleingang der Teilerschaltung ein Spannungs-/Stromkonverter zur Umwandlung eines Spannungssignals in ein Stromsignal vorgesehen. In dieser Ausführungsform ist die Teilerschaltung zur Stromsignalverarbeitung ausgeführt. Zweckmäßigerweise ist die Korrektureinrichtung zur Abgabe eines Stromsignals mit dem Knoten zwischen dem Signaleingang und dem Spannungs-/Stromkonverter gekoppelt. In einer alternativen Ausführungsform ist die Korrektureinrichtung mit einer regelbaren Spannungsquelle zur Abgabe eines Spannungssignals mit dem Knoten zwischen dem Eingang der Frequenzteilerschaltung und dem Spannungs-/Stromkonverter ausgebildet.In another embodiment the invention is between the input of the frequency divider circuit and the signal input of the divider circuit, a voltage / current converter provided for converting a voltage signal into a current signal. In this embodiment the divider circuit for current signal processing is executed. Conveniently, is the correction device for outputting a current signal with the Node between the signal input and the voltage / current converter coupled. In an alternative embodiment, the correction device with a controllable voltage source for delivering a voltage signal with the node between the input of the frequency divider circuit and the voltage / current converter.

Zur Verringerung parasitärer kapazitiver Effekte und einer Verbesserung des Signalverhaltens ist in einer Weiterbildung der Erfindung zwischen dem Signaleingang der Teilerschaltung und dem Eingang eine Kaskodeschaltung angeordnet. Diese weist wenigstens einen in einen Signalpfad geschalteten Transistor auf.to Reducing parasitic capacitive effects and an improvement of the signal behavior is in a development of the invention between the signal input the divider circuit and the input arranged a cascode circuit. This has at least one transistor connected in a signal path on.

In einer anderen Ausführungsform enthält die Teilerschaltung ein erstes Flip-Flop mit einem ersten Transistorpaar und einem zweiten Transistorpaar sowie ein mit dem ersten Flip-Flop rückgekoppeltes zweites Flip-Flop mit einem dritten Transistorpaar und einem vierten Transistorpaar. Das erste Flip-Flop ist ausgangsseitig an den ersten Ausgang und das zweite Flip-Flop ausgangsseitig an den zweiten Ausgang der Teilerschaltung angeschlossen. In einer Weiterbildung dieser Ausgestaltungsform ist jeweils ein Transistor des ersten und des zweiten Transistorpaares mit einem Anschluss mit einem gemeinsamen Fußpunkt verbunden. Dieser bildet den Signaleingang der Teilerschaltung.In another embodiment, the divider circuit includes a first flip-flop having a first transistor pair and a second transistor pair and a second flip-flop fed back to the first flip-flop with a third transistor pair and a fourth transistor pair. The output side of the first flip-flop is connected to the first output and the second flip-flop is connected on the output side to the second output of the divider circuit. In a development of this embodiment is respectively a transistor of the first and the second transistor pair is connected to a terminal with a common base point. This forms the signal input of the divider circuit.

In einer Ausgestaltungsform umfasst die Korrektureinrichtung einen Steuereingang zur Zuführung eines wertdiskreten Regelsignals sowie wenigstens zwei abhängig von dem wertdiskreten Regelsignal schaltbare Teilquellen. Diese sind in einer Ausführungsform als Teilstromquellen, in einer alternativen Ausführungsform als Teilspannungsquellen ausgeführt.In In one embodiment, the correction device comprises a Control input to the feeder a value-discrete control signal and at least two depending on the discrete-value control signal switchable sub-sources. These are in one embodiment as partial current sources, in an alternative embodiment as partial voltage sources executed.

In einer anderen Weiterbildung der Erfindung ist die Korrektureinrichtung zur Abgabe eines wertkontinuierlichen Korrektursignals in Form eines Stromsignals oder eines Spannungssignals ausgebildet. Es ist dabei zweckmäßig, wenn eine erste der wenigstens zwei Teilstromquellen zur Abgabe eines ersten Stroms und eine zweite der wenigstens zwei Teilquellen zur Abgabe eines zweiten Stroms ausgeführt sind. Dabei kann in einem ersten Fall ein Wert des ersten Stroms gleich einem Wert des zweiten Stroms sein. In dieser Ausgestaltungsform lassen sich somit wenigstens zwei gleich große Teilstromquellen regelbar in den Signalpfad schalten. In einer anderen Ausführungsform unterscheidet sich der Wert des von der ersten der wenigstens zwei Teilstromquellen abgegebenen Stroms von dem Wert des von der zweiten Teilstromquelle abgegebenen Stroms um den Faktor 2. In dieser Ausgestaltungsform erfolgt eine binäre Gewichtung der schaltbaren Teilstromquellen.In Another development of the invention is the correction device for outputting a value-continuous correction signal in the form of a current signal or a voltage signal is formed. It is useful if a first of the at least two partial flow sources for delivering a first Electricity and a second of the at least two partial sources for delivery executed a second stream are. In this case, in a first case, a value of the first stream be equal to a value of the second stream. In this embodiment Thus, at least two equal partial flow sources can be regulated switch to the signal path. In another embodiment the value of the first of the at least two differs Partial current sources output current from the value of the second Partial current source output current by a factor of 2. In this embodiment is a binary Weighting of the switchable partial current sources.

Natürlich lassen sich die Teilstromquellen durch entsprechende Teilspannungsquellen ersetzen, sodass in einer Ausgestaltungsform eine erste Teilspannungsquelle zur Abgabe einer ersten Spannung und eine zweite Teilspannungsquelle zur Abgabe einer zweiten Spannung vorgesehen sind. Die Spannungswerte der ersten und zweiten Teilspannungsquelle sind in einer Ausführungsform der Erfindung gleich groß, in einer zweiten Ausführungsform unterscheiden sich die Werte der von der ersten und der zweiten Teilspannungsquelle abgegebenen Spannungen um den Faktor 2.Of course leave the partial current sources through corresponding partial voltage sources replace, so in one embodiment, a first partial voltage source for delivering a first voltage and a second partial voltage source are provided for delivering a second voltage. The voltage values The first and second partial voltage sources are in one embodiment the same size as the invention, differ in a second embodiment the values of the first and the second partial voltage source delivered voltages by a factor of 2.

In einer anderen Ausführungsform der Erfindung umfasst die Korrektureinrichtung eine Referenzstromquelle, die an einen Stromquellentransistor eines Stromspiegels angeschlossen ist. Der Stromquellentransistor ist mit einem ersten Anschluss an den Ausgang der Korrektureinrichtung und mit einem zweiten Anschluss zu dessen Regelung an eine Schalteinrichtung angeschlossen, deren Steuerung wiederum durch das eingangsseitig zugeführte Signal erfolgt. Mit dieser Ausgestaltungsform lässt sich auf einfache Weise eine Stromquellenbank mit mehreren parallel angeordneten Ausgangstransistoren realisieren. Dabei können in einer Ausgestaltungsform die verschiedenen Ausgangstransistoren zur Abgabe des jeweils gleichen Stroms ausgebildet sein. Alternativ lassen sich die Ausgangstransistoren auch für eine Abgabe unterschiedlicher Ströme realisieren.In another embodiment invention, the correction device comprises a reference current source, connected to a current source transistor of a current mirror is. The current source transistor is connected to the first terminal Output of the correction device and with a second connection connected to the control of a switching device whose Control in turn by the input side signal supplied he follows. With this embodiment can be easily realize a power source bank with a plurality of parallel output transistors. It can in one embodiment, the various output transistors be designed to deliver the same stream. alternative let the output transistors also for a different delivery streams realize.

Bezüglich des Verfahrens wird die Aufgabe gelöst durch ein Verfahren mit den Schritten:

  • – Bereitstellen eines Taktsignals sowie eines Korrektursignals;
  • – Wandeln des Taktsignals in ein Gegentaktsignal mit einem ersten Teilsignal und einem zweiten Teilsignal;
  • – Addieren des Korrektursignals auf wenigstens ein Teilsignal des ersten und des zweiten Teilsignals;
  • – Frequenzteilen des Gegentaktsignals und Erzeugen einer Inphasenkomponente und einer Quadraturkomponente;
  • – Abgeben der Inphasenkomponente und der Quadraturkomponente.
With regard to the method, the object is achieved by a method comprising the steps:
  • - Providing a clock signal and a correction signal;
  • Converting the clock signal into a push-pull signal having a first sub-signal and a second sub-signal;
  • Adding the correction signal to at least one sub-signal of the first and second sub-signals;
  • - Frequency components of the push-pull signal and generating an in-phase component and a quadrature component;
  • - Delivering the in-phase component and the quadrature component.

Mit dem dargestellten Verfahren wird ein möglicher unerwünschter Phasenversatz in den Ausgangskomponenten reduziert, indem bereits das Taktsignal beziehungsweise die daraus direkt abgeleiteten Teilsignale mit einem Korrektursignal beaufschlagt werden. Die anschließende Frequenzteilung erfolgt somit mit bereits einem veränderten Taktsignal.With the illustrated method becomes a possible undesirable Phase offset in the output components is reduced by already the clock signal or the directly derived therefrom sub-signals be applied with a correction signal. The subsequent frequency division takes place thus with already a changed one Clock signal.

In einer zweckmäßigen Weiterbildung des Verfahrens erfolgen eine Signalverarbeitung und im Besonderen der Schritt der Frequenzteilung in der Stromdomäne, da dieses sich besser für die Frequenzteilung eignet als eine Signalverarbeitung von Spannungssignalen. Das Taktsignal wird daher vor der Frequenzteilung in ein Gegentaktstromsignal gewandelt. Anschließend werden das Gegentaktstromsignal in seiner Frequenz geteilt und eine Inphasenkomponente und eine Quadraturkomponente als Gegentaktstromkomponenten erzeugt. Diese werden in einer Ausgestaltung wieder in Spannungssignale gewandelt.In an appropriate training The method is a signal processing and in particular the step of frequency division in the current domain, as this is better for frequency division suitable as a signal processing of voltage signals. The clock signal is therefore converted to a differential mode current signal before frequency division. Subsequently The push-pull current signal is divided in its frequency and a Inphase component and a quadrature component as push-pull current components generated. These are in one embodiment again in voltage signals changed.

In einer anderen Weiterbildung wird eine Frequenzteilung ohne eine Korrektur vorgenommen und anschließend die Phasendifferenz zwischen der erzeugten Inphasenkomponente und der Quadraturkomponente ermittelt. Diese wird mit einem Schwellwert verglichen. Bei einem Überschreiten des Schwellwertes wird ein Korrektursignal erzeugt und das Taktsignal mit dem Korrektursignal beaufschlagt. Damit lässt sich ein Regelkreis implementieren, mit dem auch im Betrieb und nach äußeren Einflüssen auf die Frequenzteilerschaltung eine weiterführende Korrektur vorgenommen werden kann.In Another training is a frequency division without one Correction done and then the phase difference between the generated in-phase component and the quadrature component determined. This is compared with a threshold value. When crossing of the threshold, a correction signal is generated and the clock signal supplied with the correction signal. This can be used to implement a control loop with the also in operation and external influences on the frequency divider circuit a further correction can be made.

Im Weiteren wird die Erfindung anhand verschiedener Ausführungsbeispiele unter Bezugnahme auf die Zeichnungen im Detail erläutert. So zeigen:In addition, the invention with reference to ver various embodiments explained with reference to the drawings in detail. To show:

1 ein Blockschaltbild einer ersten Ausführungsform der Erfindung, 1 a block diagram of a first embodiment of the invention,

2 ein Blockschaltbild einer zweiten Ausführungsform der Erfindung, 2 a block diagram of a second embodiment of the invention,

3 ein Ausführungsbeispiel mit einer Ausgestaltung der Teilerschaltung, 3 an embodiment with an embodiment of the divider circuit,

4 ein Schaltbild einer dritten Ausführungsform der erfindungsgemäßen Frequenzteilerschaltung, 4 a circuit diagram of a third embodiment of the frequency divider circuit according to the invention,

5A ein Schaltbild einer weiteren Ausführungsform der erfindungsgemäßen Frequenzteilerschaltung, 5A a circuit diagram of another embodiment of the frequency divider circuit according to the invention,

5B ein Schaltbild einer Abwandlung der Ausführungsform gemäß 5A, 5B a circuit diagram of a modification of the embodiment according to 5A .

6 eine weitere Ausführungsform der Erfindung, 6 a further embodiment of the invention,

7 eine Ausführungsform eines Spannungs-/Stromkonverters, 7 an embodiment of a voltage / current converter,

8 eine weitere Ausführungsform eines Spannungs-/Stromkonverters, 8th a further embodiment of a voltage / current converter,

9 eine dritte Ausführungsform eines Spannungs-/Stromkonverters zur Erzeugung eines Gegentaktausgangssignals aus einem Eintaktsignal, 9 a third embodiment of a voltage / current converter for generating a push-pull output signal from a single-ended signal,

10 eine Ausgestaltung einer regelbaren Stromquelle, 10 an embodiment of a controllable current source,

11 ein Blockschaltbild eines bekannten Frequenzteilers mit einem Signal-Zeit-Diagramm zur Verdeutlichung einer Phasendifferenz im Ausgangssignal, 11 2 shows a block diagram of a known frequency divider with a signal-time diagram for illustrating a phase difference in the output signal;

12 eine bekannte Frequenzteileranordnung, 12 a known frequency divider arrangement,

13 ein I/Q-Konstellationsdiagramm. 13 an I / Q constellation diagram.

1 zeigt eine Frequenzteilerschaltung 1 nach dem vorgeschlagenen Prinzip, die in einem Halbleiterkörper 1c als integrierte Schaltung implementiert ist. Der Halbleiterkörper 1c umfasst auf seiner Oberfläche mehrere Anschlusskontaktstellen zur Zuführung einer Versorgungsspannung bzw. eines Versorgungsstroms. Eine weitere Anschlusskontaktstelle 11c dient zur Zuführung des Taktsignals, aus dem das frequenzgeteilte Signal erzeugt wird. An weiteren Anschlusskontakten 6c, 7c ist das wiederum frequenzgeteilte Signal mit seiner ersten Komponente I und seiner zweiten Komponente Q abgreifbar. 1 shows a frequency divider circuit 1 according to the proposed principle, in a semiconductor body 1c implemented as an integrated circuit. The semiconductor body 1c comprises on its surface a plurality of connection pads for supplying a supply voltage or a supply current. Another connection point 11c serves to supply the clock signal from which the frequency-divided signal is generated. At other connection contacts 6c . 7c In turn, the frequency-divided signal with its first component I and its second component Q can be tapped off.

Die in 1 dargestellte Ausführungsform der Frequenzteilerschaltung 1 besitzt einen Eingang 11, dem das Taktsignal zugeführt wird. Der Eingang 11 ist mit einer Oszillatorschaltung 90 verbunden. Weiterhin ist an den Eingang 11 ein Spannungs-/Stromkonverter 2 mit seinem Eingang 22 angeschlossen. Dieser wandelt das von der Oszillatorschaltung 90 abgegebene Spannungstaktsignal in ein entsprechendes Gegentaktstromsignal und gibt es an seinen beiden Ausgängen 22 und 23 aus.In the 1 illustrated embodiment of the frequency divider circuit 1 has an entrance 11 to which the clock signal is supplied. The entrance 11 is with an oscillator circuit 90 connected. Continue to the entrance 11 a voltage / current converter 2 with his entrance 22 connected. This converts that from the oscillator circuit 90 delivered voltage clock signal in a corresponding push-pull current signal and is available at its two outputs 22 and 23 out.

Weiterhin enthält die Frequenzteilerschaltung 1 eine Teilerschaltung 4, die zur Gegentaktstromsignalverarbeitung ausgeführt ist. Ein erster Eingang 43 ist mit dem ersten Ausgang 22 des Spannungs-/Stromkonverters 2 gekoppelt. Ein zweiter Eingang 44 ist an den zweiten Ausgang 23 des Spannungs-/Stromkonverters 2 angeschlossen. Die Teilerschaltung 4 erzeugt aus dem eingangsseitig anliegenden Gegentaktstromsignal ein frequenzgeteiltes Signal mit einer ersten Komponente 2 und einer dazu nominell um 90° phasenversetzten Komponente Q. Die erste Komponente I wird als Stromsignal an einem ersten Ausgangsabgriff 41 bereitgestellt, die zweite Komponente Q an einem zweiten Ausgang 42. Die Ausgänge 41 und 42 der Teilerschaltung 4 sind an einen Strom-Spannungskonverter 5 angeschlossen, der die Stromsignale in Spannungssignale wandelt und den Ausgängen 6 und 7 der Frequenzteilerschaltung 1 zuführt.Furthermore, the frequency divider circuit includes 1 a divider circuit 4 which is executed for push-pull current signal processing. A first entrance 43 is with the first exit 22 of the voltage / current converter 2 coupled. A second entrance 44 is at the second exit 23 of the voltage / current converter 2 connected. The divider circuit 4 generates a frequency-divided signal with a first component from the input-side push-pull current signal 2 and a nominally 90 ° out of phase component Q. The first component I is used as a current signal at a first output tap 41 provided, the second component Q at a second output 42 , The exits 41 and 42 the divider circuit 4 are connected to a current-voltage converter 5 connected, which converts the current signals into voltage signals and the outputs 6 and 7 the frequency divider circuit 1 supplies.

Abweichungen und Toleranzen in den einzelnen Bauelementen der Teilerschaltung 4 können dazu führen, dass die ausgangsseitig abgreifbaren Komponenten I und Q sowohl unterschiedliche Amplitude als auch eine von der optimalen Phasendifferenz von 90° abweichende Phasendifferenz aufweisen. So können beispielsweise geringe unterschiedliche Abmessungen in den Bauteilen zu Änderungen im Signalverhalten führen. Zur Korrektur eines möglichen ungewünschten Phasenversatzes zwischen den Komponenten I, Q ist eine Korrekturschaltung 3 vorgesehen, die zwischen die Ausgänge 22 und 23 des Spannungs-/Stromkonverters 2 und die Eingänge 43, 44 der Teilerschaltung 4 geschaltet ist. Die Korrektureinrichtung 3 enthält zwei unabhängig voneinander regelbare Stromquellen 31 und 32. Der Aus gang der Stromquelle 31 ist an einem Knoten 25 mit dem Eingang 44 der Teilerschaltung 4 verbunden. Entsprechend ist ein Stromausgang der Stromquelle 32 über den Knoten 24 mit dem Signaleingang 43 der Teilerschaltung 4 gekoppelt. Die beiden Stromquellen 31 und 32 sind ausgeführt, unabhängig voneinander einen steuerbaren Strom den beiden Knoten 24, 25 zuzuführen.Deviations and tolerances in the individual components of the divider circuit 4 can lead to the components I and Q, which can be tapped on the output side, both having different amplitude and a phase difference deviating from the optimum phase difference of 90 °. For example, small different dimensions in the components can lead to changes in the signal behavior. To correct a possible unwanted phase offset between the components I, Q is a correction circuit 3 provided between the outputs 22 and 23 of the voltage / current converter 2 and the entrances 43 . 44 the divider circuit 4 is switched. The correction device 3 contains two independently controllable power sources 31 and 32 , The output of the power source 31 is at a node 25 with the entrance 44 the divider circuit 4 connected. Accordingly, a current output of the power source 32 over the node 24 with the signal input 43 the divider circuit 4 coupled. The two power sources 31 and 32 are executed independently of each other a controllable current the two nodes 24 . 25 supply.

Damit wird eine zusätzliche Asymmetrie innerhalb des Gegentaktsignals an den Eingängen 43 und 44 erzeugt. Diese erzwungene Ungleichheit im Gegentaktstromsignal an den Eingängen 43 und 44 ist so gewählt, dass die durch die innerhalb der Teilerschaltung 4 vorhandenen Bauteiltoleranzen erzeugte Abweichung korrigiert wird. Demnach ist die Änderung des Eingangsstroms an den Signaleingängen 43 und 44 so gewählt, dass eine eventuell unerwünschte zusätzliche Phasendifferenz in den Ausgangssignalen der Teilerschaltung korrigiert wird. Der über die Knoten 24 und 25 zugeführte Gleichstrom erhöht oder reduziert die steigenden und fallenden Taktflanken der beiden Ausgangskomponenten 2 und Q und resultiert somit in einer Veränderung der Phasendifferenz zwischen den beiden Komponenten. Durch geeignete Wahl des Gleichstroms an den Knoten 24 und 25 lässt sich so die exakte Phasendifferenz einstellen.This adds an additional asymmetry within the push-pull signal at the inputs 43 and 44 generated. This forced inequality in push-pull current signal at the inputs 43 and 44 is chosen so that by the within the divider circuit 4 existing deviation is corrected. Thus, the change of the input current at the signal inputs 43 and 44 chosen so that any unwanted additional phase difference in the output signals of the divider circuit is corrected. The one about the knots 24 and 25 supplied DC increases or decreases the rising and falling clock edges of the two output components 2 and Q and thus results in a change in the phase difference between the two components. By suitable choice of direct current to the node 24 and 25 can be adjusted so the exact phase difference.

2 zeigt eine leichte Abwandlung der erfindungsgemäßen Frequenzteilerschaltung. In dieser Ausgestaltungsform gibt der Oszillator 90 bereits ein Gegentaktstromsignal an seinem Ausgang ab. Damit ist eine Spannungs-/Stromkonversion nicht mehr notwendig, sondern das Gegentaktstromsignal kann direkt über den Eingang 11 an die beiden Signaleingänge 43, 44 der Teilerschaltung gelegt werden. 2 shows a slight modification of the frequency divider circuit according to the invention. In this embodiment, the oscillator outputs 90 already a push-pull current signal at its output. Thus, a voltage / current conversion is no longer necessary, but the push-pull current signal can directly via the input 11 to the two signal inputs 43 . 44 the divider circuit are placed.

Darüber hinaus umfassen die beiden Stromquellen 31 und 32 jeweils einen Regeleingang 35, die mit einer Regelschaltung RS gekoppelt sind. Die Ausgänge 6 und 7 der Frequenzteilerschaltung sind wiederum an eine Messvorrichtung MS angeschlossen, welche die Phasendifferenz zwischen den beiden Komponenten I am Signalausgang 6 und der Komponente Q an dem Signalausgang 7 ermittelt. Bei einer Abweichung von der idealen Phasendifferenz von 90° gibt die Messvorrichtung MS ein entsprechendes Steuersignal an die Regelschaltung RS ab. Diese erzeugt daraus Regelsignale, welche die Stromabgabe der beiden Stromquellen 31 und 32 steuern. Dabei kann die Regelschaltung RS sowohl zur digitalen als auch zur analogen Signalverarbeitung ausgeführt sein.In addition, the two include power sources 31 and 32 one control input each 35 which are coupled to a control circuit RS. The exits 6 and 7 the frequency divider circuit are in turn connected to a measuring device MS, which the phase difference between the two components I at the signal output 6 and the component Q at the signal output 7 determined. In a deviation from the ideal phase difference of 90 °, the measuring device MS outputs a corresponding control signal to the control circuit RS. This generates control signals which determine the current output of the two current sources 31 and 32 Taxes. In this case, the control circuit RS can be designed both for digital and for analog signal processing.

Somit lassen sich auch zeitlich variabel auftretende Änderungen in der Phasendifferenz erkennen und korrigieren. Dazu gehören beispielsweise Temperatureffekte in der Teilerschaltung 4. Zudem hat die Regelschaltung RS einen hier nicht gezeigten Speicher. In diesem sind bereits mehrere Korrekturwerte abgelegt, die in einer Testphase der Frequenzteilerschaltung ermittelt wurden. Die Korrekturwerte dienen zur Erzeugung eines Korrektursignals, welches einen unerwünschten Phasenversatz aufgrund bauteilbedingter Streuungen ausgleicht.Thus, it is also possible to detect and correct changes in the phase difference that occur over time. These include, for example, temperature effects in the divider circuit 4 , In addition, the control circuit RS has a memory, not shown here. In this several correction values are already stored, which were determined in a test phase of the frequency divider circuit. The correction values serve to generate a correction signal which compensates for an undesired phase offset due to component-related scattering.

Eine weitere Ausgestaltungsform, mit einer Darstellung der Teilerschaltung 4, zeigt die 3. Wirkungs- bzw. funktionsgleiche Bauelemente tragen die gleichen Bezugszeichen. Die in der 3 dargestellte Ausführungsform der Frequenzteilerschaltung ist zur Gegentaktsignalverarbeitung ausgeführt. Am Eingang 11 ist demnach ein Gegentaktsignal CLK, CLK_X zuführbar. Der erste Ausgang 6 ist zur Abgabe der ersten Komponente in Form eines Gegentaktsignals I, Ix, der zweite Aus gang der Frequenzteilerschaltung zur Abgabe der zweiten Komponente in Form des Gegentaktsignals Q, Qx ausgebildet.Another embodiment, with a representation of the divider circuit 4 , show the 3 , Function or functionally identical components carry the same reference numerals. The in the 3 illustrated embodiment of the frequency divider circuit is designed for push-pull signal processing. At the entrance 11 Accordingly, a push-pull signal CLK, CLK_X can be supplied. The first exit 6 is designed to deliver the first component in the form of a push-pull signal I, Ix, the second output from the frequency divider circuit for delivering the second component in the form of the push-pull signal Q, Qx.

Auch in dieser Ausführung liegt das Taktsignal CLK, CLK_X als Spannungssignal vor und wird über den Spannungs-/Stromkonverter 2 in ein entsprechendes Gegentaktstromsignal gewandelt und an den Ausgängen 22 und 23 abgegeben. Der Ausgang 22 ist mit dem Signaleingang 43, der Ausgang 23 des Spannungs-/Stromkonverters 2 mit dem Signaleingang 44 verbunden.Also in this embodiment, the clock signal CLK, CLK_X is present as a voltage signal and is via the voltage / current converter 2 converted into a corresponding push-pull current signal and at the outputs 22 and 23 issued. The exit 22 is with the signal input 43 , the exit 23 of the voltage / current converter 2 with the signal input 44 connected.

In dieser Darstellungsform ist die Teilerschaltung 4 mit zwei rückgekoppelten Flip-Flop-Schaltungen 81 und 91 ausgeführt. Diese bilden in der gezeigten Darstellung ein so genanntes Master/Slave-Flip-Flop und erzeugen aus dem eingangsseitig zugeführten Stromtaktsignal ein frequenzgeteiltes Gegentaktausgangssignal mit der Inphasenkomponente I, Ix und der Quadraturkomponente Q, Qx.In this form of representation is the divider circuit 4 with two feedback flip-flops 81 and 91 executed. These form in the illustration shown a so-called master / slave flip-flop and generate from the input side supplied power clock signal a frequency-divided push-pull output signal with the in-phase component I, Ix and the quadrature component Q, Qx.

Jedes der beiden Flip-Flops 81 und 91 enthält, wie dargestellt, ein erstes Transistorpaar 811 bzw. 911 sowie ein zweites Transistorpaar 812 bzw. 912. Das erste und das zweite Transistorpaar 811, 812 umfassen jeweils einen Transistor M11, M12, deren erste Anschlüsse in einem Fußpunkt 813 miteinander gekoppelt sind und an den ersten Signaleingang 43 angeschlossen sind. An den zweiten Signaleingang 44 sind die als erste Anschlüsse der zweiten Transistoren M13 und M14 des ersten und zweiten Transistorpaares 811, 812 des Master-Flip-Flops 81 angeschlossen.Each of the two flip-flops 81 and 91 contains, as shown, a first transistor pair 811 respectively. 911 and a second pair of transistors 812 respectively. 912 , The first and the second transistor pair 811 . 812 each comprise a transistor M11, M12, whose first terminals are at a foot point 813 coupled to each other and to the first signal input 43 are connected. To the second signal input 44 are the first terminals of the second transistors M13 and M14 of the first and second transistor pair 811 . 812 of the master flip flop 81 connected.

Die Steueranschlüsse der beiden Transistoren M13 und M14 des ersten beziehungsweise zweiten Transistorpaares sind kreuzgekoppelt mit den jeweils zweiten Anschlüssen des anderen Transistorpaares. So ist der jeweils zweite Anschluss der Tran sistoren M13 und M11 des ersten Transistorpaares 811 mit dem Steueranschluss des Transistors M14 des zweiten Transistorpaares M12 verbunden. Entsprechend sind die zweiten Anschlüsse der Transistoren M12, M14 des zweiten Transistorpaares an den Steueranschluss des Transistors M13 des ersten Transistorpaares 811 angeschlossen.The control terminals of the two transistors M13 and M14 of the first and second transistor pair are cross-coupled to the respective second terminals of the other transistor pair. Thus, the respective second terminal of the Tran transistors M13 and M11 of the first transistor pair 811 connected to the control terminal of the transistor M14 of the second transistor pair M12. Accordingly, the second terminals of the transistors M12, M14 of the second transistor pair are connected to the control terminal of the transistor M13 of the first transistor pair 811 connected.

In dazu symmetrischer Weise sind die Transistoren M21, M23 des Transistorpaares 911 sowie die Transistoren M22, M24 des Transistorpaares 912 des zweiten Flip-Flops 91 verschaltet. Eine Rückkopplung zur Erzeugung der Phasendifferenz zwischen einer ersten Komponente 2, Ix und der zweiten Komponente Q, Qx erfolgt über eine Rückkopplung zwischen den Stromausgängen der Flip-Flops 81 und 91.In symmetric manner, the transistors M21, M23 of the transistor pair 911 and the transistors M22, M24 of the transistor pair 912 of the second flip-flop 91 connected. A feedback for generating the phase difference zwi a first component 2 , Ix and the second component Q, Qx via a feedback between the current outputs of the flip-flops 81 and 91 ,

Zu diesem Zweck sind die zweiten Anschlüsse der Transistoren M11, M12 des Master-Flip-Flops 81, welche gleichzeitig auch den Ausgang für die Komponente Q, Qx bilden, mit den Steueranschlüssen der Transistoren M21, M22 des Slave-Flip-Flops 91 verbunden. Entsprechend sind die zweiten Anschlüsse der Transistoren M21, M22 einerseits an den Ausgang 6 der Frequenzteilerschaltung 1 angeschlossen und andererseits an die Steueranschlüsse der Transistoren M11, M12 des Master-Flip-Flops 81 rückgeführt. Durch diese Verschaltung wird eine gekreuzte Rückkopplung zwischen den beiden Flip-Flops 81 und 91 gebildet, die im Betreib der Schaltung ausgangsseitig eine erste Komponente I, Ix sowie eine dazu phasenversetzte zweite Komponente Q, Qx erzeugen.For this purpose, the second terminals of the transistors M11, M12 of the master flip-flop 81 , which at the same time also constitute the output for the component Q, Qx, with the control terminals of the transistors M21, M22 of the slave flip-flop 91 connected. Accordingly, the second terminals of the transistors M21, M22 on the one hand to the output 6 the frequency divider circuit 1 connected and on the other hand to the control terminals of the transistors M11, M12 of the master flip-flop 81 recycled. Through this interconnection, a crossed feedback between the two flip-flops 81 and 91 formed in the operation of the circuit on the output side, a first component I, Ix and a phase-shifted second component Q, Qx generate.

Die Frequenzteilung des Gegentakteingangssignals durch die beiden Flip-Flops 81, 91 erfolgt in der Stromdomäne. Eine Umwandlung der von den Transistoren der Flip-Flops 81, 91 abgegebenen Stromsignale in entsprechende Spannungssignale für die Abgabe eines Spannungssignals an den Ausgängen 6 und 7 ist durch die mit den Ausgängen der Teilertransistoren M11 bis M24 gekoppelten Strom/Spannungskonverters 5 realisiert.The frequency division of the Gegentakteingangssignals by the two flip-flops 81 . 91 takes place in the stream domain. A conversion of the transistors of the flip-flops 81 . 91 output current signals into corresponding voltage signals for the output of a voltage signal at the outputs 6 and 7 is through the coupled to the outputs of the divider transistors M11 to M24 current / voltage converter 5 realized.

Darüber hinaus wird in dieser Ausgestaltung an den Knoten 24, 25 ein Gleichstromsignal über die regelbaren Stromquellen 31, 32 den Signaleingängen 43, 44 der Teilerschaltung 4 zugeführt. Die bauteilebedingten Toleranzen bzw. Abweichungen zwischen den einzelnen Feldeffekttransistoren M11 bis M24 können so selektiv korrigiert werden. Dabei lassen sich die beiden Stromquellen 31, 32 unabhängig voneinander ansteuern. So kann in jedem Zweig und bei jedem Teilsignal des Gegentaktstromsignals selektiv ein Gleichstrom abführen oder hinzufügen. Durch die Veränderung des zugeführten Gleichstroms wird eine Änderung des Schaltvorgangs, beispielsweise eine Beschleunigung des Umschaltens in den Teilertransistoren der Teilerschaltung 4 von einem logisch niedrigen auf einen logisch hohen Pegel erreicht. Somit ändert sich die so genannte "Slew-Rate", die ein Maß für die Umschaltgeschwindigkeit angibt. Dadurch wird die Phasendifferenz zwischen der Inphasenkomponente 2, Ix und der Quadraturkomponente Q, Qx geändert.In addition, in this embodiment, the node 24 . 25 a DC signal via the controllable current sources 31 . 32 the signal inputs 43 . 44 the divider circuit 4 fed. The component-related tolerances or deviations between the individual field-effect transistors M11 to M24 can thus be selectively corrected. This allows the two power sources 31 . 32 independently of each other. Thus, a DC current can be selectively dissipated or added in each branch and each sub-signal of the differential mode current signal. By changing the supplied direct current is a change of the switching operation, for example, an acceleration of the switching in the divider transistors of the divider circuit 4 reached from a logic low to a logic high level. Thus, the so-called "slew rate", which indicates a measure of the switching speed, changes. This will cause the phase difference between the inphase component 2 , Ix and the quadrature component Q, Qx changed.

Eine entsprechende Darstellung, die nochmals die Verschaltung eines Master/Slave-Flip-Flops zur Erzeugung eines frequenzgeteilten Ausgangssignals mit einer ersten Komponente I und einer zweiten Komponente Q zeigt, ist ebenfalls in 3 zu erkennen.A corresponding representation, which again shows the interconnection of a master / slave flip-flop for generating a frequency-divided output signal with a first component I and a second component Q, is also shown in FIG 3 to recognize.

Es lässt sich mit dieser Topologie in Form einer entsprechenden Verschaltung mehrerer Flip-Flop-Elemente auch eine Frequenzteilung um einen größeren Faktor, beispielsweise um den Faktor 4, bei gleichzeitiger Erzeugung einer ersten Komponen te I und einer dazu phasenversetzten Komponente Q realisieren. Ein solches Beispiel zeigt 6.It can be realized with this topology in the form of a corresponding interconnection of a plurality of flip-flop elements and a frequency division by a larger factor, for example by a factor of 4, while simultaneously generating a first component te I and a phase-shifted component Q. Such an example shows 6 ,

In dieser Ausführungsform sind, wie dargestellt, zwei Master/Slave-Flip-Flops M1, S1 und M2, S2 hintereinander verschaltet und über eine Möbius-Architektur rückgekoppelt. Im Einzelnen erfolgt eine Frequenzteilung des den einzelnen Flip-Flop-Schaltungen M1, S1, M2, S2 zugeführten Taktsignals CLK, CLK_X durch das erste Master/Slave-Flip-Flop M1, S1 und das zweite Master/Slave-Flip-Flop M2, S2. Die Verschaltung innerhalb der einzelnen dargestellten Flip-Flop-Schaltungen M1, M2, S1, S2 erfolgt in gleicher Weise, wie in 3 dargestellt. Im Unterschied zu der in 3 dargestellten Ausführung wird aber der Ausgang des Slave-Flip-Flops S1 auf den Eingang des Master-Flip-Flops M2 gelegt und der Ausgang des zweiten Slave-Flip-Flops S2 auf den Eingang des Masters M1 rückgeführt. Dadurch werden aus einem Taktsignal eine Inphasenkomponente und eine Quadraturkomponente mit einem Viertel der Taktfrequenz erzeugt.In this embodiment, as shown, two master / slave flip-flops M1, S1 and M2, S2 connected in series and fed back via a Möbius architecture. In detail, a frequency division of the individual flip-flop circuits M1, S1, M2, S2 supplied clock signal CLK, CLK_X by the first master / slave flip-flop M1, S1 and the second master / slave flip-flop M2, S2. The interconnection within the individual illustrated flip-flop circuits M1, M2, S1, S2 takes place in the same way as in FIG 3 shown. Unlike the in 3 illustrated embodiment but the output of the slave flip-flop S1 is placed on the input of the master flip-flop M2 and the output of the second slave flip-flop S2 is returned to the input of the master M1. As a result, an in-phase component and a quadrature component with a quarter of the clock frequency are generated from a clock signal.

Auch bei dieser Ausführungsform sind zusätzlich regelbare Stromquellen 31 und 32 vorgesehen, deren Ausgänge mit den Knoten 23, 24 gekoppelt sind.Also in this embodiment are additionally controllable current sources 31 and 32 provided, whose outputs are connected to the nodes 23 . 24 are coupled.

Für eine Realisierung des Spannungs-/Stromkonverters 2 sowie des Strom-Spannungskonverters 5 am Signaleingang bzw. Signalausgang der Teilerschaltung 4 sind verschiedene Ausführungsformen denkbar. Eine konkrete Realisierungsvariante zeigt 4. Wirkungs- bzw. funktionsgleiche Bauelemente tragen auch hier die gleichen Bezugszeichen.For a realization of the voltage / current converter 2 and the current-voltage converter 5 at the signal input or signal output of the divider circuit 4 Various embodiments are conceivable. A concrete implementation variant shows 4 , Effective or functionally identical components bear the same reference numerals here as well.

In der Ausführung nach 4 ist der Eingang 11 der Frequenzteilerschaltung 1 zur Zuführung des Gegentaktspannungs signals CLK, CLK_X mit zwei Kondensatoren 110 zur Unterdrückung eines Gleichspannungsanteils gekoppelt. Der Spannungs-/Stromkonverter 2 umfasst zwei Feldeffekttransistoren 203, 202, deren Steueranschlüsse mit jeweils einem Anschluss der Kondensatoren 110 verbunden sind. Jeweils ein Anschluss der beiden Transistoren 202, 203 ist an einem gemeinsamen Fußpunkt mit dem Massepotenzialanschluss 205 gekoppelt. Zur Einstellung des Arbeitspunktes der beiden Feldeffekttransistoren sind darüber hinaus zwei Widerstände 200, 201 vorgesehen. Diese koppeln den Steueranschluss des jeweiligen Transistors mit seinem Drainanschluss.In the execution after 4 is the entrance 11 the frequency divider circuit 1 for supplying the push-pull voltage signal CLK, CLK_X with two capacitors 110 coupled to suppress a DC component. The voltage / current converter 2 includes two field effect transistors 203 . 202 whose control connections each with a connection of the capacitors 110 are connected. One connection each of the two transistors 202 . 203 is at a common base with the ground potential connection 205 coupled. To set the operating point of the two field effect transistors are also two resistors 200 . 201 intended. These couple the control terminal of the respective transistor with its drain terminal.

Die dargestellte Ausführungsform des Spannungs-/Stromkonverters 2 erzeugt aus dem zugeführten Gegentaktspannungssignal CLK, CLK_X ein Gegentaktstromsignal und gibt dieses an den Signaleingang 43, 44 der Teilerschaltung 4 weiter. Zur Verbesserung der Signaleigenschaft ist zwischen den Ausgängen des Spannungs-/Stromkonverters 2 und den Signaleingängen 43 und 44 der Teilerschaltung 4 eine Kaskodeschaltung 26 vorgesehen. Diese umfasst jeweils einen in den Signalpfad für das Gegentaktstromsignal geschalteten Feldeffekttransistor 261, 260. Die Steueranschlüsse der beiden Kaskodetransistoren 261, 260 sind an einen Bias-Anschluss 262 zur Zuführung eines entsprechenden Einstellpotenzials angeschlossen. Dadurch ist eine Kaskodeschaltung realisiert, welche die parasitären Kapazitäten in den Feldeffekttransistoren des Spannungs-/Stromkonverters 2 reduziert und so zu einer Verbesserung des Übertragungsverhaltens des Spannungs-/Stromkonverters 2 beiträgt.The illustrated embodiment of the voltage / current converter 2 generates from the supplied push-pull voltage signal CLK, CLK_X a push-pull current signal and outputs this to the signal input 43 . 44 the divider circuit 4 further. To improve the signal characteristic is between the outputs of the voltage / current converter 2 and the signal inputs 43 and 44 the divider circuit 4 a cascode circuit 26 intended. This comprises in each case one in the signal path for the push-pull current signal switched field effect transistor 261 . 260 , The control terminals of the two cascode transistors 261 . 260 are at a bias connection 262 connected to supply a corresponding adjustment potential. As a result, a cascode circuit is realized, which controls the parasitic capacitances in the field-effect transistors of the voltage / current converter 2 reduces and thus to an improvement of the transmission behavior of the voltage / current converter 2 contributes.

Als Strom/Spannungskonverter 5 ist jeweils ein weiterer Feldeffekttransistor 501, 502, 503, 504 vorgesehen, deren erste Anschlüsse an einen Versorgungspotenzialanschluss 206 zur Zuführung eines Versorgungspotenzials VDD angeschlossen sind.As a current / voltage converter 5 is in each case another field effect transistor 501 . 502 . 503 . 504 whose first connections are to a supply potential connection 206 are connected to supply a supply potential VDD.

Der Steueranschluss eines jeden Transistors ist darüber hinaus über einen Widerstand 505, 506, 507, 508 ebenfalls mit dem Versorgungspotenzialanschluss 206 gekoppelt. Zusätzlich sind Kondensatoren 509 bis 512 vorgesehen, die mit einem Anschluss an den Steueranschluss der Transistoren 501 bis 504 und mit dem zweiten Anschluss an den jeweiligen Ausgang der Transistoren 501 bis 504 angeschlossen sind.The control terminal of each transistor is also a resistor 505 . 506 . 507 . 508 also with the supply potential connection 206 coupled. In addition, there are capacitors 509 to 512 provided with a connection to the control terminal of the transistors 501 to 504 and with the second connection to the respective output of the transistors 501 to 504 are connected.

Mit der Schaltung wird das von den Schalttransistoren der Teilerschaltung 4 abgegebene Stromsignal wieder in ein Spannungssignal gewandelt. Darüber hinaus ist die Teilerschaltung 4 zwischen dem Versorgungspotenzialanschluss 206 und dem Massepotenzialanschluss 205 für eine Versorgung der Teilerschaltung angeordnet. Die einzelnen Strom/Spannungskonverter aus den Transistoren 501 bis 504 und den mit ihnen gekoppelten Elementen 505 bis 512 sind für den jeweiligen hochfrequenten Signalstrom hochohmig. Dadurch lässt sich das frequenzgeteilte Signal mit der Inphasenkomponente I und der Quadraturkomponente Q an den Signalausgängen 6 und 7 der Frequenzteilerschaltung 1 abgreifen. Zur Korrektur eines möglichen Phasenversatzes aufgrund bauteilbedingter Abweichungen innerhalb der Teilerschaltung 4 sind auch hier regelbare Stromquellen 31 und 32 vorgesehen. Diese sind mit ihren Ausgängen an die Knoten 24, 25 bzw. an die Signaleingänge 43, 44 der Teilerschaltung 4 angeschlossen.With the circuit that of the switching transistors of the divider circuit 4 output current signal converted back into a voltage signal. In addition, the divider circuit 4 between the supply potential connection 206 and the ground potential connection 205 arranged for a supply of the divider circuit. The individual current / voltage converters from the transistors 501 to 504 and the elements linked to them 505 to 512 are high-impedance for the respective high-frequency signal current. This allows the frequency-divided signal with the in-phase component I and the quadrature component Q at the signal outputs 6 and 7 the frequency divider circuit 1 tap. To correct a possible phase offset due to component-related deviations within the divider circuit 4 are here also controllable power sources 31 and 32 intended. These are with their outputs to the nodes 24 . 25 or to the signal inputs 43 . 44 the divider circuit 4 connected.

Neben der hier dargestellten Ausführung eines Spannungs-/Stromkonverters 2 lassen sich auch andere Wandler einsetzen, um das Signalübertragungsverhalten und die Wandlung in ein Gegentaktstromsignal weiter zu verbessern. 7 zeigt ein weiteres Ausführungsbeispiel eines Spannungs-/Stromkonverters.In addition to the version of a voltage / current converter shown here 2 It is also possible to use other converters in order to further improve the signal transmission behavior and the conversion into a push-pull current signal. 7 shows a further embodiment of a voltage / current converter.

In dieser Ausgestaltungsform sind die Steueranschlüsse der Transistoren 202 und 203 jeweils an einen Widerstand 211 bzw. 212 angeschlossen. Die jeweils zweiten Anschlüsse der beiden Widerstände 211 und 212 führen an einen Steueranschluss eines Stromspiegeltransistors 213, dem ein Referenzstrom über einen Referenzanschluss 214 zugeführt wird. Der Stromspiegeltransistor dient zur Einstellung eines Arbeitspunktes für die Transistoren 202 und 203 zur Spannungs-/Stromkonversion. Dadurch lassen sich die beiden Feldeffekttransistoren 202 und 203 in einem besonders linearen Bereich ihrer Kennlinie betreiben und so ein besonders gutes lineares Übertragungsverhalten gewährleisten.In this embodiment, the control terminals of the transistors 202 and 203 each to a resistor 211 or 212 connected. The respective second connections of the two resistors 211 and 212 lead to a control terminal of a current mirror transistor 213 to which a reference current via a reference terminal 214 is supplied. The current mirror transistor is used to set an operating point for the transistors 202 and 203 for voltage / current conversion. This allows the two field effect transistors 202 and 203 operate in a particularly linear range of their characteristic and thus ensure a particularly good linear transmission behavior.

Eine weitere Ausführungsform eines Spannungs-/Stromkonverters zeigt 8. Hierbei ist zwischen dem Fußpunkt 207 und dem Massepotenzialanschluss 205 zur Zuführung eines Massepotenzials VSS eine Stromquelle 215 angeordnet. Auch mit dieser Ausführungsform wird ein Gegentaktspannungssignal an dem Eingang 11 mit seinen beiden Eingangsanschlüssen in ein Stromsignal gewandelt und als Gegentaktstromsignal an den Ausgangsabgriffen 209 und 210 bereitgestellt.Another embodiment of a voltage / current converter shows 8th , Here is between the foot point 207 and the ground potential connection 205 for supplying a ground potential VSS a current source 215 arranged. Also with this embodiment, a push-pull voltage signal is applied to the input 11 with its two input terminals converted into a current signal and as a push-pull current signal at the output taps 209 and 210 provided.

Zur Umwandlung eines Eintaktspannungssignals in ein Gegentaktstromsignal eignet sich der in 9 dargestellte Spannungs-/Stromkonverter. Hierbei wird am Eingang 11 ein Eintaktsignal cLK dem Steueranschluss des Transistors 203 zugeführt. Der Steueranschluss des Transistors 202 ist mit einem Referenzpotenzialanschluss 11b zur Zuführung eines Referenzpotenzials VDD gekoppelt. Im Betrieb wird so das eingangsseitig zugeführte Eintaktsignal in ein Gegentaktstromsignal gewandelt und an den Ausgangsabgriffen 209 und 210 bereitgestellt.For converting a single-ended voltage signal into a differential mode current signal, the in 9 shown voltage / current converter. This is at the entrance 11 a single-ended signal cLK to the control terminal of the transistor 203 fed. The control terminal of the transistor 202 is with a reference potential connection 11b coupled to supply a reference potential VDD. In operation, the input signal supplied on the input side is thus converted into a differential mode current signal and at the output taps 209 and 210 provided.

Eine Ausführungsform der erfindungsgemäßen Frequenzteilerschaltung, bei der als Korrektursignal ein Spannungssignal zugeführt wird, ist in 5A dargestellt. Dazu sind zwei regelbare Spannungsquellen 31a, 32a vorgesehen. Ein Spannungsausgang der ersten regelbaren Spannungsquelle 31a ist an einen Anschluss des Kondensators 110 sowie an den Steueranschluss des ersten Transistors 202 des Spannungs-/Stromkonverters 2 angeschlossen. Ein Ausgang der zweiten Spannungsquelle 32a ist mit dem Steueranschluss des zweiten Transistors 203 des Spannungs-/Stromkonverters 2 verbunden. Beide regelbaren Spannungsquellen 31a, 32a besitzen jeweils einen Regeleingang 35a bzw. 35 zur Zuführung eines Regelsignals. Mit den zugeführten Regelsignalen werden die Ausgangsspannungen der beiden Spannungsquellen 31a und 32a gesteuert.An embodiment of the frequency divider circuit according to the invention, in which a voltage signal is supplied as the correction signal, is in 5A shown. These are two controllable voltage sources 31a . 32a intended. A voltage output of the first controllable voltage source 31a is to a connection of the capacitor 110 and to the control terminal of the first transistor 202 of the voltage / current converter 2 connected. An output of the second voltage source 32a is connected to the control terminal of the second transistor 203 of the voltage / current converter 2 connected. Both controllable voltage sources 31a . 32a each have a control input 35a respectively. 35 to Zu guiding a control signal. With the supplied control signals, the output voltages of the two voltage sources 31a and 32a controlled.

Dadurch wird in dem Gegentaktsignal am Eingang 11 des Frequenzteilers eine zusätzliche Spannung hinzugefügt, oder von ihr weggeführt. Diese wird von dem Spannungs-/Stromkonverter 2 in einen Gleichstrom umgesetzt und den Signaleingängen der Teilerschaltung 4 zugeführt. In der dargestellten Ausgestaltung erfolgt demnach eine Korrektur über die Addition bzw. Subtraktion zusätzlicher Gleichspannungen und die anschließende Umwandlung in Stromsignale. Zur Korrektur der asymmetrischen Erzeugung des frequenzgeteilten Ausgangssignals mit der ersten Komponente und der zweiten Komponente aufgrund von Bauteilabweichungen in der Teilerschaltung 4 können demnach sowohl regelbare Stromquellen als auch regelbare Gleichspannungsquellen dienen.This will result in the push-pull signal at the input 11 added to the frequency divider an additional voltage, or led away from it. This is provided by the voltage / current converter 2 converted into a direct current and the signal inputs of the divider circuit 4 fed. Accordingly, in the illustrated embodiment, a correction takes place via the addition or subtraction of additional DC voltages and the subsequent conversion into current signals. For correcting the asymmetric generation of the frequency-divided output signal with the first component and the second component due to component deviations in the divider circuit 4 Accordingly, both controllable current sources and controllable DC voltage sources can serve.

Als Strom/Spannungskonverter zur Umwandlung des von der Teilerschaltung abgegebenen frequenzgeteilten Stromsignals mit der Inphasen- und der Quadraturkomponente sind in dieser Ausgestaltung zwei CV-Operationsverstärker 520 und 521 vorgese hen. Sie werden auch als Transimpedanzverstärker bezeichnet und weisen vorliegend einen Stromeingang und einen Spannungsausgang auf. Ebenso ist in den Verstärkern 520 und 521 ein nicht gezeigter Versorgungsanschluss vorgesehen, der mit den Stromeingängen zur Versorgung der Mischertransistoren gekoppelt ist.As a current / voltage converter for converting the output from the divider circuit frequency-divided current signal with the in-phase and the quadrature component are in this embodiment, two CV operational amplifiers 520 and 521 intended. They are also referred to as transimpedance amplifiers and in the present case have a current input and a voltage output. Likewise, in the amplifiers 520 and 521 an unillustrated supply terminal is provided, which is coupled to the current inputs for supplying the mixer transistors.

Im Einzelnen ist der Operationsverstärker 520 mit seinem invertierenden Eingang "-" an den Ausgangsabgriff 41b der Frequenzteilerschaltung 4 und mit dem nicht invertierenden Eingang "+" an den Ausgangsabgriff 41a der Teilerschaltung 4 angeschlossen. Ebenso ist der Operationsverstärker 521 eingangsseitig mit den Ausgangsabgriffen 42a und 42b verbunden. Die beiden Operationsverstärker 520 und 521 dienen als Strom-/Spannungskonverter und bieten darüber hinaus die Möglichkeit, sehr hohe Verstärkungen zu erzielen. An ihren beiden invertierenden bzw. nicht invertierenden Ausgängen sind die Inphasenkomponente I und die Quadraturkomponente Q jeweils in Form einer Gegentaktkomponente abgreifbar.In particular, the operational amplifier 520 with its inverting input "-" to the output tap 41b the frequency divider circuit 4 and with the non-inverting input "+" to the output tap 41a the divider circuit 4 connected. Likewise, the operational amplifier 521 on the input side with the output taps 42a and 42b connected. The two operational amplifiers 520 and 521 serve as a current / voltage converter and also offer the possibility to achieve very high gains. At its two inverting or non-inverting outputs, the in-phase component I and the quadrature component Q can each be tapped in the form of a push-pull component.

5B zeigt eine diesbezügliche Abwandlung. In dieser Ausführung sind den Operationsverstärker 520a und 521a Stromquellen 530 und 531 vorgeschaltet. Sie versorgen die Mischertransistoren in der Mischerzelle 4 mit dem notwendigen Strom. Das frequenzgeteilte Signal wird von den Operationsverstärkern wieder in ein Spannungssignal gewandelt und am Ausgang bereitgestellt. Ebenso ist es denkbar durch die Quellen 530 und 531 eine Strom/Spannungswandlung vorzunehmen und die Operationsverstärker für eine Verstärkung des frequenzgeteilten Signals auszubilden. 5B shows a related modification. In this version are the operational amplifier 520a and 521 power sources 530 and 531 upstream. They supply the mixer transistors in the mixer cell 4 with the necessary electricity. The frequency-divided signal is converted back into a voltage signal by the operational amplifiers and provided at the output. It is also conceivable through the sources 530 and 531 to perform a current / voltage conversion and form the operational amplifier for amplification of the frequency-divided signal.

10 zeigt eine Ausgestaltungsform der regelbaren Stromquellen 31 und 32. Die beiden Stromquellen 31 und 32 sind grundsätzlich in gleicher Weise ausgeführt. In dieser Ausgestaltungsform sind sie als wertdiskret bzw. digital regelbare Stromquellen ausgebildet und weisen jeweils einen Steueranschluss 35b zur Zuführung eines digitalen Regelsignals auf. 10 shows an embodiment of the controllable current sources 31 and 32 , The two power sources 31 and 32 are basically executed in the same way. In this embodiment, they are designed as discrete-value or digitally controllable current sources and each have a control terminal 35b for supplying a digital control signal.

Jede der beiden regelbaren Stromquellen enthält eine Vielzahl parallel geschalteter Transistoren 311 bis 314 bzw. 321 bis 324, die als Stromquellentransistoren wirken. Jeweils ein erster Anschluss eines jeden der Transistoren 311 bis 314 bzw. 321 bis 324 ist über eine Schalteinrichtung 316 bis 319 bzw. 326 bis 329 mit einem Massepotenzialanschluss 205 verbunden. Die Schalteinrichtungen 316 bis 319 bzw. 326 bis 329 werden jeweils über das Regelsignal am Regeleingang 35b angesteuert. Darüber hinaus sind ein Referenztransistor 305 sowie eine Referenzstromquelle 300 vorgesehen. Der Referenztransistor 305 ist zwischen dem Versorgungspotenzialanschluss 206, der Referenzstromquelle 300 und dem Massepotenzialanschluss 205 geschaltet. Sein Steueranschluss ist wiederum an den Ausgang der Referenzstromquelle 300 angeschlossen und bildet somit einen Stromspiegeltransistor.Each of the two controllable current sources contains a multiplicity of parallel-connected transistors 311 to 314 respectively. 321 to 324 acting as current source transistors. In each case a first terminal of each of the transistors 311 to 314 respectively. 321 to 324 is via a switching device 316 to 319 respectively. 326 to 329 with a ground potential connection 205 connected. The switching devices 316 to 319 respectively. 326 to 329 are each via the control signal at the control input 35b driven. In addition, they are a reference transistor 305 as well as a reference current source 300 intended. The reference transistor 305 is between the supply potential connection 206 , the reference current source 300 and the ground potential connection 205 connected. Its control terminal is in turn connected to the output of the reference current source 300 connected and thus forms a current mirror transistor.

Der Steueranschluss des Referenztransistors 305 ist darüber hinaus auch mit jedem Steueranschluss der Stromquellentransistoren 311 bis 314 sowie 321 bis 324 der Stromquelle 31 und 32 verbunden. Der Referenztransistor bildet demnach mit den Stromquellentransistoren eine so genannte Stromquellenbank. Die Größe des von den Stromquellentransistoren 311 bis 314 bzw. 321 bis 324 abgegebenen Stroms ist abhängig von deren geometrischen Abmessungen. In diesem Ausführungsbeispiel unterscheiden sich die Kanalweiten W zwei benachbarter Stromquellentransistoren in ihrem abzugebenden Strom um den Faktor 2. Dies erfolgt beispielsweise durch eine geeignete Herstellung der entsprechenden Transistoren. Es ist auch möglich, die Kanallänge eines jeden Transistors unterschiedlich zu wählen. Ebenso ist es denkbar, mehrere Transistoren gleicher geometrischer Abmessungen parallel anzuordnen. Zusätzlich lassen sich auch Kombinationen realisieren.The control terminal of the reference transistor 305 is also with each control terminal of the current source transistors 311 to 314 such as 321 to 324 the power source 31 and 32 connected. The reference transistor thus forms with the current source transistors a so-called current source bank. The size of the current source transistors 311 to 314 respectively. 321 to 324 output current is dependent on their geometric dimensions. In this embodiment, the channel widths W of two adjacent current source transistors differ in their current to be output by the factor 2 , This is done for example by a suitable preparation of the corresponding transistors. It is also possible to choose the channel length of each transistor differently. It is also conceivable to arrange a plurality of transistors of the same geometric dimensions in parallel. In addition, combinations can also be realized.

Durch die hier gewählte Ausführungsform wird eine binäre Gewichtung des von der jeweiligen Stromquelle abgegebenen Stroms erreicht.By the one chosen here Embodiment is a binary one Weighting of the current delivered by the respective power source reached.

Dazu werden abhängig von dem digitalen Regelsignal am Regeleingang 35b einige der Schalter 316 bis 319 bzw. 326 bis 329 geschlossen. Der über den Referenztransistor 305 fließende Strom wird nun in die Stromquellentransistoren gespiegelt und erzeugt so jeweils den abhängig von der Schalterstellung gewählten Ausgangsstrom. Durch das Regelsignal lassen sich die einzelnen Schalter der ersten und der zweiten Stromquelle unabhängig voneinander ansteuern.These are dependent on the digital control signal at the control input 35b some of the switches 316 to 319 respectively. 326 to 329 closed. The over the reference transistor 305 flowing electricity is now mirrored in the current source transistors and thus generates the selected depending on the switch position output current. The control signal allows the individual switches of the first and the second current source to be controlled independently of one another.

Darüber hinaus sind ausgangsseitig zwei Kaskodetransistoren 315 und 325 vorgesehen. Diese dienen unter anderem auch dazu, die jeweiligen regelbaren Stromquellen 31 und 32 abzuschalten, wenn dies erwünscht ist. Die Regelung der einzelnen Stromquellen erfolgt über die Regelschaltung 700, die bevorzug auch einen Teil der Regelschaltung RS eines Regelkreises bildet.In addition, on the output side, two cascode transistors 315 and 325 intended. Among other things, these also serve the respective controllable current sources 31 and 32 switch off if desired. The regulation of the individual power sources via the control circuit 700 , which also forms a part of the control circuit RS of a control circuit.

Die dargestellten Ausführungsformen sind beliebig kombinierbar. So ist es möglich, den Regelkreis zur Ermittlung einer unerwünschten Phasendifferenz auch für regelbare Spannungsquellen gemäß der Ausführungsform der 5 vorzusehen. Anstatt der dargestellten Feldeffekttransistoren lassen sich auch Bipolartransistoren oder eine Kombination aus Feldeffekt- und Bipolartransistoren verwenden. Ebenso sind ver schiedene Ausgestaltungsformen regelbarer Stromquellen möglich. Der Einsatz von PTAT-Stromquellen (Proportional to Absolut Temperature), deren Ausgangströme von der Temperatur definiert abhängig sind, erlaubt es, die Temperaturabhängigkeit der Frequenzteilerschaltung zu verringern.The illustrated embodiments can be combined as desired. Thus, it is possible for the control circuit for determining an undesirable phase difference for controllable voltage sources according to the embodiment of the 5 provided. Instead of the field effect transistors shown, it is also possible to use bipolar transistors or a combination of field effect and bipolar transistors. Likewise, various embodiments of controllable current sources are possible. The use of PTAT current sources (Proportional to Absolute Temperature), whose output currents are dependent on the temperature defined, allows to reduce the temperature dependence of the frequency divider circuit.

1, 1b1, 1b
FrequenzteilerschaltungFrequency divider circuit
22
Spannungs-/StromkonverterVoltage / current converter
33
Korrektureinrichtungcorrector
44
Teilerschaltungdivider circuit
55
Strom/SpannungskonverterCurrent / voltage converter
6, 76 7
Ausgängeoutputs
1111
Eingang der Frequenzteilerschaltungentrance the frequency divider circuit
2121
TaktsignaleingangClock signal input
22, 2322 23
GegentaktausgangPush-pull output
24, 2524 25
Knotennode
2626
Kaskodeschaltungcascode
31, 3231 32
Stromquellenpower sources
31a, 32a31a, 32a
regelbare Spannungsquellenadjustable voltage sources
3535
Regeleingangcontrol input
35b35b
digitaler Regeleingangdigital control input
41, 4241 42
Signalausgängesignal outputs
43, 4443 44
Signaleingängesignal inputs
3535
Regeleingangcontrol input
81, 9181, 91
Flip-FlopFlip-flop
9090
Oszillatorschaltungoscillator circuit
9999
Pufferschaltungbuffer circuit
110110
Kondensatorencapacitors
200, 201200 201
Widerständeresistors
202, 203202 203
Transistorentransistors
260, 261260 261
Kaskodetransistorencascode
262262
Bias-AnschlussBias port
205205
MassepotenzialanschlussGround potential terminal
206206
VersorgungspotenzialanschlussSupply potential terminal
211,212211.212
Widerständeresistors
300300
ReferenzstromquelleReference current source
311, 312, ..., 322, 324311 312, ..., 322, 324
Transistorentransistors
315, 325315 325
Kaskodetransistorencascode
316, ..., 328, 329316 ..., 328, 329
Schalterswitch
305305
Referenztransistorreference transistor
501, 502, ..., 504501 502, ..., 504
Transistorentransistors
505, 506, ..., 508505 506, ..., 508
Widerstandresistance
509, 510, ..., 512509 510, ..., 512
Kondensatorcapacitor
811, 812811, 812
Transistorpaartransistor pair
911, 912911, 912
Transistorpaartransistor pair
M11, M12, ..., M24M11, M12, ..., M24
Schalttransistorswitching transistor
M1, M2M1, M2
Master-Flip-FlopMaster flip-flop
S1, S2S1, S2
Slave-Flip-FlopSlave flip-flop
RSRS
Regelschaltungcontrol circuit
MSMS
PhasenmessvorrichtungPhase measuring device
I, IxI, ix
reelle Komponentereal component
Q, QxQ, Qx
Quadraturkomponentequadrature component
CLK, CLK_XCLK, CLK_x
Taktsignalclock signal

Claims (15)

Frequenzteilerschaltung, aufweisend: – einen Eingang (11); – eine Teilerschaltung (4) mit einem Signaleingang (43, 44), der mit dem Eingang (11) gekoppelt ist, die Teilerschaltung (4) ausgeführt zur Abgabe eines frequenzgeteilten Signals mit einer Inphasenkomponente (I, Ix) an einen ersten Ausgang (6) und Quadraturkomponente (Q, Qx) an einen zweiten Ausgang (7) aus einem am Signaleingang (43, 44) anliegenden Taktsignal; – wenigstens eine Korrektureinrichtung (3, 31, 32, 31a, 32a) mit einem Regeleingang (35, 35a, 35b), wobei die Korrektureinrichtung (3, 31, 32, 31a, 32a) zur Abgabe eines Korrektursignals an einen Ausgang (310, 320) eingerichtet ist und der Ausgang (310, 320) mit einem zwischen dem Signaleingang (43, 44) der Teilerschaltung (4) und dem Eingang (11) der Frequenzteilerschaltung vorgesehenen Knoten verbunden ist.Frequency divider circuit, comprising: - an input ( 11 ); A divider circuit ( 4 ) with a signal input ( 43 . 44 ), with the entrance ( 11 ), the divider circuit ( 4 ) for outputting a frequency-divided signal having an in-phase component (I, Ix) to a first output ( 6 ) and quadrature component (Q, Qx) to a second output ( 7 ) from one at the signal input ( 43 . 44 ) applied clock signal; At least one correction device ( 3 . 31 . 32 . 31a . 32a ) with a control input ( 35 . 35a . 35b ), the correction device ( 3 . 31 . 32 . 31a . 32a ) for delivering a correction signal to an output ( 310 . 320 ) and the output ( 310 . 320 ) with one between the signal input ( 43 . 44 ) of the divider circuit ( 4 ) and the entrance ( 11 ) of the frequency divider circuit provided node is connected. Frequenzteilerschaltung nach Anspruch 1, bei der die wenigstens eine Korrektureinrichtung (3, 31, 32, 31a, 32a) eine regelbare Stromquelle (31, 32) zur Abgabe eines Stromsignals an den Knoten (24, 25) oder eine regelbare Spannungsquelle (31a, 32a) zur Abgabe eines Spannungssignals an den Signaleingang (43, 44) der Teilerschaltung (4) umfasst.Frequency divider circuit according to Claim 1, in which the at least one correction device ( 3 . 31 . 32 . 31a . 32a ) a controllable current source ( 31 . 32 ) for delivering a current signal to the node ( 24 . 25 ) or a controllable voltage source ( 31a . 32a ) for delivering a voltage signal to the signal corridor ( 43 . 44 ) of the divider circuit ( 4 ). Frequenzteilerschaltung nach einem der Ansprüche 1 bis 2, bei der die Teilerschaltung (4) für eine Stromgegentaktsignalverarbeitung ausgeführt ist.Frequency divider circuit according to one of Claims 1 to 2, in which the divider circuit ( 4 ) is executed for current-quantity signal processing. Frequenzteilerschaltung nach einem der Ansprüche 1 bis 3, bei der der erste Ausgang (6) und der zweite Ausgang (7) der Teilerschaltung (4) mit einem ersten Anschluss (206) zur Zu führung eines Versorgungspotenzials (VDD) und der Signaleingang (43, 44) der Teilerschaltung (4) mit einem zweiten Anschluss (205) zur Zuführung eines Bezugspotenzials (VSS) gekoppelt sind.Frequency divider circuit according to one of Claims 1 to 3, in which the first output ( 6 ) and the second output ( 7 ) of the divider circuit ( 4 ) with a first connection ( 206 ) for supplying a supply potential (VDD) and the signal input ( 43 . 44 ) of the divider circuit ( 4 ) with a second connection ( 205 ) are coupled to supply a reference potential (VSS). Frequenzteilerschaltung nach einem der Ansprüche 1 bis 4, bei der zwischen dem Eingang (11) der Frequenzteilerschaltung und dem Signaleingang (43, 44) der Teilerschaltung (4) ein Spannungs-/Stromkonverter (2) zur Umwandlung eines Spannungssignals in ein Stromsignal vorgesehen ist.Frequency divider circuit according to one of claims 1 to 4, wherein between the input ( 11 ) of the frequency divider circuit and the signal input ( 43 . 44 ) of the divider circuit ( 4 ) a voltage / current converter ( 2 ) is provided for converting a voltage signal into a current signal. Frequenzteilerschaltung nach Anspruch 5, bei welcher der Spannungs-/Stromkonverter (2) einen ersten Transistor (203) und einen zweiten Transistor (202) umfasst, bei denen jeweils ein erster Anschluss in einem gemeinsam Fußpunkt (207) miteinander verbunden sind, bei denen jeweils ein zweiter Anschluss (209, 210) mit dem Signaleingang (43, 44) der Teilerschaltung (4) verbunden sind und bei denen ein Steueranschluss wenigstens eines des ersten und zweiten Transistors (203, 202) an den Eingang (11) der Frequenzteilerschaltung angeschlossen ist.Frequency divider circuit according to Claim 5, in which the voltage / current converter ( 2 ) a first transistor ( 203 ) and a second transistor ( 202 ), each having a first terminal in a common footing ( 207 ), each having a second connection ( 209 . 210 ) with the signal input ( 43 . 44 ) of the divider circuit ( 4 ) and in which a control terminal of at least one of the first and second transistors ( 203 . 202 ) to the entrance ( 11 ) of the frequency divider circuit is connected. Frequenzteilerschaltung nach einem der Ansprüche 1 bis 6, bei der zwischen dem Signaleingang (43, 44) der Teilerschaltung (4) und dem Eingang (11) der Frequenzteilerschaltung eine Kaskodeschaltung (26) geschaltet ist, die wenigstens einen in einen Signalpfad geschalteten Transistor (260, 261) aufweist.Frequency divider circuit according to one of claims 1 to 6, wherein between the signal input ( 43 . 44 ) of the divider circuit ( 4 ) and the entrance ( 11 ) of the frequency divider circuit a cascode circuit ( 26 ) is connected, the at least one transistor connected in a signal path ( 260 . 261 ) having. Frequenzteilerschaltung nach einem der Ansprüche 1 bis 7, bei der die Teilerschaltung (4) ein erstes Flip-Flop (M1, 81) mit einem ersten Transistorpaar (811) und einen zweiten Transistorpaar (812) sowie ein mit dem ersten Flip-Flop (M1, 81) rückgekoppeltes zweites Flip-Flop (S1, 91) mit einem dritten Transistorpaar (911) und einem vierten Transistorpaar (912) umfasst, wobei das erste Flip-Flop (M1, 81) ausgangsseitig an den ersten Ausgang (6) und das zweite Flip-Flop (S1, 91) ausgangsseitig den zweiten Ausgang (7) angeschlossen ist.Frequency divider circuit according to one of Claims 1 to 7, in which the divider circuit ( 4 ) a first flip-flop (M1, 81 ) with a first transistor pair ( 811 ) and a second transistor pair ( 812 ) and one with the first flip-flop (M1, 81 ) fed back second flip-flop (S1, 91 ) with a third transistor pair ( 911 ) and a fourth transistor pair ( 912 ), wherein the first flip-flop (M1, 81 ) on the output side to the first output ( 6 ) and the second flip-flop (S1, 91 ) on the output side, the second output ( 7 ) connected. Frequenzteilerschaltung nach Anspruch 8, bei der jeweils ein Transistor (M11, M12) des ersten und des zweiten Transistorpaares (811, 812) mit einem Anschluss an einen gemeinsamen Fußpunkt (813) angeschlossen sind, der den Signaleingang (43) der Teilerschaltung (4) bildet.Frequency divider circuit according to Claim 8, in which in each case one transistor (M11, M12) of the first and the second transistor pair ( 811 . 812 ) with a connection to a common foot point ( 813 ) are connected, the signal input ( 43 ) of the divider circuit ( 4 ). Frequenzteilerschaltung nach einem der Ansprüche 1 bis 9, bei der die Korrektureinrichtung (3) einen Steuereingang (35b) zur Zuführung eines wertdiskreten Regelsignals sowie wenigstens zwei, abhängig von dem wertdiskreten Regelsignals schaltbare Stromquellen (311, 312, 321, 322) umfasst.Frequency divider circuit according to one of Claims 1 to 9, in which the correction device ( 3 ) a control input ( 35b ) for supplying a value-discrete control signal and at least two, depending on the discrete-value control signal switchable current sources ( 311 . 312 . 321 . 322 ). Frequenzteilerschaltung nach Anspruch 10, bei der eine erste (311, 321) der wenigstens zwei Stromquellen (311, 312, 321, 322) zur Abgabe eines ersten Stromes und eine zweite (312, 322) der wenigstens zwei Stromquellen (311, 312, 321, 322) zur Abgabe eines zweiten Stroms ausgeführt sind, wobei ein Wert des ersten Stroms gleich einem Wert des zweiten Stroms ist, oder der Wert der ersten Stroms sich von dem Wert des zweiten Stroms um den Faktor 2 unterscheidet.Frequency divider circuit according to claim 10, wherein a first ( 311 . 321 ) of the at least two current sources ( 311 . 312 . 321 . 322 ) for delivering a first stream and a second ( 312 . 322 ) of the at least two current sources ( 311 . 312 . 321 . 322 ) for delivering a second current, wherein a value of the first current is equal to a value of the second current, or the value of the first current is different from the value of the second current by a factor of 2. Frequenzteilerschaltung nach einem der Ansprüche 10 bis 11, bei der die Korrektureinrichtung (3) eine Referenzstromquelle (300) umfasst, die an einen Stromspiegeltransistor (305) einer Stromquellenbank angeschlossen ist, deren Ausgangstransistor (311, 312, 313, 314) mit einem ersten Anschluss an den Ausgang der Korrektureinrichtung (3) und mit einem zweiten Anschluss an eine Schalteinrichtung (316, 317, 318, 319) angeschlossen ist.Frequency divider circuit according to one of Claims 10 to 11, in which the correction device ( 3 ) a reference current source ( 300 ) connected to a current mirror transistor ( 305 ) is connected to a power source bank whose output transistor ( 311 . 312 . 313 . 314 ) with a first connection to the output of the correction device ( 3 ) and with a second connection to a switching device ( 316 . 317 . 318 . 319 ) connected. Verfahren zur Frequenzteilung, umfassend die Schritte: – Bereitstellen eines Taktsignals (CLK, CLK_X); – Bereitstellen eines Korrektursignals; – Wandeln des Taktsignals (CLK, CLK_X) in ein Gegentaktsignal mit einem ersten Teilsignal und einem zweiten Teilsignal; – Addieren des Korrektursignals auf wenigstens eines des ersten und des zweiten Teilsignals; – Frequenzteilen des Gegentaktsignals und Erzeugen einer Inphasenkomponente (I) und einer Quadraturkomponente (Q); – Abgeben der Inphasenkomponente (I) und der Quadraturkomponente (Q).Frequency division method comprising the steps: - Provide a clock signal (CLK, CLK_X); - Providing a correction signal; - Change of the clock signal (CLK, CLK_X) into a push-pull signal having a first one Sub-signal and a second sub-signal; - Adding the correction signal to at least one of the first and second sub-signals; - Frequency parts of the push-pull signal and generating an in-phase component (I) and a quadrature component (Q); - Delivering the in-phase component (I) and the quadrature component (Q). Verfahren nach Anspruch 13, bei der der Schritt des Frequenzteilens des Gegentaktsignals mit einer Stromsignalverarbeitung erfolgt und das Verfahren weiterhin die Schritte umfasst: – Wandeln des bereitgestellten Taktsignals (CLK, CLK_X)) in ein Gegentaktstromsignal; – Wandeln der Inphasenkomponente (I) in ein Gegentaktspannungssignal (I, Ix); – Wandeln der Quadraturkomponente (Q) in ein Gegentaktspannungssignal (Q, Qx).The method of claim 13, wherein the step the frequency division of the push-pull signal with a current signal processing and the method further comprises the steps of: - Change the provided clock signal (CLK, CLK_X)) into a push-pull current signal; - Change the in-phase component (I) into a push-pull voltage signal (I, Ix); - Change the quadrature component (Q) into a push-pull voltage signal (Q, Qx). Verfahren nach einem der Ansprüche 13 bis 14, bei dem der Schritt des Bereitstellens eines Korrektursignals die Schritte umfasst: – Ermitteln einer Phasendifferenz der Inphasenkomponente (I) und der Quadraturkomponente (Q); – Vergleichen der Phasendifferenz mit einem Schwellwert; – Erzeugen eines Korrektursignals aus der Phasendifferenz bei Überschreitendes Schwellwertes.The method of any one of claims 13 to 14, wherein the step of providing a correction signal comprises the steps of: - determining a phase difference of the in-phase component (I) and the quadrature component (Q); - comparing the phase difference with a threshold value; - Generating a correction signal from the phase difference when the threshold is exceeded.
DE200510029273 2005-06-23 2005-06-23 Frequency divider circuit for use in semiconductor body, has correction circuit whose outputs are connected with nodes provided between signal inputs of dividing circuit and input of circuit Ceased DE102005029273A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510029273 DE102005029273A1 (en) 2005-06-23 2005-06-23 Frequency divider circuit for use in semiconductor body, has correction circuit whose outputs are connected with nodes provided between signal inputs of dividing circuit and input of circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510029273 DE102005029273A1 (en) 2005-06-23 2005-06-23 Frequency divider circuit for use in semiconductor body, has correction circuit whose outputs are connected with nodes provided between signal inputs of dividing circuit and input of circuit

Publications (1)

Publication Number Publication Date
DE102005029273A1 true DE102005029273A1 (en) 2006-12-28

Family

ID=37513562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510029273 Ceased DE102005029273A1 (en) 2005-06-23 2005-06-23 Frequency divider circuit for use in semiconductor body, has correction circuit whose outputs are connected with nodes provided between signal inputs of dividing circuit and input of circuit

Country Status (1)

Country Link
DE (1) DE102005029273A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008135954A2 (en) * 2007-05-08 2008-11-13 Nxp B.V. Calibration-free local oscillator signal generation for a harmonic-rejection mixer
CN114236454A (en) * 2021-12-03 2022-03-25 北京东方计量测试研究所 Error calibration method and device of broadband resistor divider

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19926358C1 (en) * 1999-06-10 2001-03-01 Fujitsu Microelectronics Europe Phase splitter circuit for modulator in telecommunications system has frequency doubler coupled in series with frequency divider controlled by phase detector for selectively providing additional 180 degree phase shift
JP2003304297A (en) * 2002-04-12 2003-10-24 Matsushita Electric Ind Co Ltd Quadrature modulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19926358C1 (en) * 1999-06-10 2001-03-01 Fujitsu Microelectronics Europe Phase splitter circuit for modulator in telecommunications system has frequency doubler coupled in series with frequency divider controlled by phase detector for selectively providing additional 180 degree phase shift
JP2003304297A (en) * 2002-04-12 2003-10-24 Matsushita Electric Ind Co Ltd Quadrature modulator

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008135954A2 (en) * 2007-05-08 2008-11-13 Nxp B.V. Calibration-free local oscillator signal generation for a harmonic-rejection mixer
WO2008135954A3 (en) * 2007-05-08 2009-08-06 Nxp Bv Calibration-free local oscillator signal generation for a harmonic-rejection mixer
CN101682298B (en) * 2007-05-08 2012-12-05 Nxp股份有限公司 Calibration-free local oscillator signal generation for a harmonic-rejection mixer
US8385475B2 (en) 2007-05-08 2013-02-26 Nxp, B.V. Calibration-free local oscillator signal generation for a harmonic-rejection mixer
CN114236454A (en) * 2021-12-03 2022-03-25 北京东方计量测试研究所 Error calibration method and device of broadband resistor divider
CN114236454B (en) * 2021-12-03 2024-05-28 北京东方计量测试研究所 Error calibration method and device for broadband resistor divider

Similar Documents

Publication Publication Date Title
DE102009054113B4 (en) Process, voltage and temperature control for high-gain, high-gain, variable-gain and low-power MOSFET resistors
EP0046482B1 (en) Circuit for delay normalisation of interconnected semiconductor chips
DE102005054216B4 (en) Output stage, amplifier control loop and use of the output stage
DE102005034440A1 (en) Amplifier arrangement for use in polar transmitter, has DC converter releasing supply potential into connector of amplifier stage, and digital-analog converter converting amplitude modulation word into analog signal for controlling stage
DE102005008372B4 (en) Controllable amplifier and its use
DE102005028747A1 (en) Mixer arrangement for frequency conversion, has desired value regulating circuit comparing common-mode level of input signal with reference signal to generate control signal to regulatable current source to control signal levels
DE1901804B2 (en) STABILIZED DIFFERENTIAL AMPLIFIER
DE102018009314B4 (en) Synthesizer power amplifier interface in a radio circuit
DE2528449A1 (en) CIRCUIT ARRANGEMENT FOR CONVERTING LOGICAL SIGNALS
DE102004060177B3 (en) Polar modulator for use in radio communication system, has phase control loop outputting high frequency derived from frequencies of reference and phase modulated signals, and power source outputting current based on AM signal
EP0763916B1 (en) Receiver circuit with constant input impedance
DE10149585A1 (en) Integrated, controllable delay circuit, has multiplexers connected together in series, with delay time set by number of multiplexers through which clock signal passes
DE102004019366B4 (en) Circuit arrangement for a broadband mixer with predistortion and high linearity and method for broadband mixing
DE10130123A1 (en) Delay control loop for generating complementary clock signals
EP0274606A2 (en) Arrangement for creating an integrated CMOS ciruit technique delay network and a phase comparator section
DE19950714A1 (en) Circuit arrangement for combining bias with signals, has variable selectable gain with gain factor between null and unity, that varies in proportion to differential input control voltage
DE102005029273A1 (en) Frequency divider circuit for use in semiconductor body, has correction circuit whose outputs are connected with nodes provided between signal inputs of dividing circuit and input of circuit
DE602006000532T2 (en) pulse generator
EP1405400B1 (en) Interface circuit for connecting to an output of a frequency converter
DE10164971B4 (en) Pseudo-differential line driver for amplifying a differential input current
EP0269758B1 (en) Current change-over switch
DE19680542C2 (en) Logic signal selection circuit
DE102004056765B4 (en) Polar modulator and its use
DE10137150A1 (en) Line driver for data transmission
DE60118412T2 (en) DIGITAL-ANALOG CONVERTER

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection