DE102005012374B4

DE102005012374B4 - Apparatus and method for identifying messages relevant to a bus subscriber in a data bus system

Info

Publication number: DE102005012374B4
Application number: DE200510012374
Authority: DE
Inventors: Siegfried Lamprecht
Original assignee: Individual
Current assignee: K2L GmbH
Priority date: 2005-03-17
Filing date: 2005-03-17
Publication date: 2007-02-15
Anticipated expiration: 2025-03-18
Also published as: DE102005012374A1

Abstract

Vorrichtung zum Identifizieren von für einen Busteilnehmer relevanten Nachrichten (8) in einem Datenbussystem (1) mit einer Mehrzahl an Busteilnehmern (2, 3, 4, 5, 6), wobei die für einen Busteilnehmer relevanten Nachrichten anhand eines Identifikationsdatums identifiziert werden, mit
– zumindest einer Speichereinrichtung (10) mit Speicherzellen (11),
– einer Nachrichtenermittlungseinrichtung, die dazu eingerichtet und/oder dazu ausgebildet ist, aus einer ihr zugeführten Nachricht (8) ein Identifikationsdatum (20) zu ermitteln und der zumindest einen Speichereinrichtung (10) zumindest teilweise als Adresssignal zuzuführen, und
– einer Leseeinrichtung (14) zum Auslesen von Daten aus der zumindest einen Speichereinrichtung (10), die gemäß dem Adresssignal die dem Adresssignal zugeordnete Speicherzelle ausliest,
dadurch gekennzeichnet, dass
– eine Einrichtung (13) zum Bearbeiten des Identifikationsdatums vorgesehen ist, die das Identifikationsdatum (20) in einen ersten und einen zweiten Teil (21,22) aufteilt,
– den ersten Teil (21) des Identifikationsdatums (20) der zumindest einen Speichereinrichtung (10) als Adresssignal...Device for identifying messages relevant to a bus subscriber (8) in a data bus system (1) having a plurality of bus subscribers (2, 3, 4, 5, 6), the messages relevant for a bus subscriber being identified on the basis of an identification datum
At least one memory device (10) with memory cells (11),
A message determination device which is set up and / or designed to determine an identification data (20) from a message (8) supplied to it and to supply the at least one memory device (10) at least partially as an address signal, and
A reading device (14) for reading out data from the at least one memory device (10), which reads out the memory cell assigned to the address signal in accordance with the address signal,
characterized in that
A device (13) for processing the identification data is provided, which divides the identification data (20) into a first part and a second part (21, 22),
- The first part (21) of the identification data (20) of the at least one memory device (10) as an address signal ...

Description

Die Anmeldung betrifft eine Vorrichtung zum Identifizieren von für einen Busteilnehmer relevanten Nachrichten in einem Datenbussystem mit einer Mehrzahl an Busteilnehmern, wobei die für einen Busteilnehmer relevanten Nachrichten anhand eines Identifikationsdatums identifiziert werden. Die Vorrichtung weist eine Speichereinrichtung mit Speicherzellen sowie eine Nachrichtenermittlungseinrichtung auf, die dazu eingerichtet und/oder dazu ausgebildet ist, aus einer ihr zugeführten Nachricht ein Identifikationsdatum zu ermitteln und der Speichereinrichtung zumindest teilweise als Adresssignal zuzuführen. Es ist ferner eine Leseeinrichtung zum Auslesen von Daten aus der Speichereinrichtung, die gemäß dem Adresssignal, die dem Adresssignal zugeordnete Speicherzelle ausliest, vorgesehen.The The application relates to a device for identifying one Bus subscriber relevant messages in a data bus system with a plurality of bus subscribers, wherein the relevant for a bus subscriber Messages are identified by an identification date. The device has a memory device with memory cells and a message determining means adapted thereto and / or is adapted to from a message supplied to it to determine an identification date and the memory device at least partially supplied as an address signal. It is also a reading device for reading data from the Memory device which, according to the address signal, provided the memory cell associated with the address signal, provided.

Die Erfindung betrifft weiterhin ein Verfahren zum Identifizieren von für einen Busteilnehmer relevanten Nachrichten in einem Datenbussystem mit einer Mehrzahl an Busteilnehmern, wobei die für einen Busteilnehmer relevanten Nachrichten anhand eines Identifikationsdatums identifiziert werden, bei dem aus einer Nachricht ein Identifikationsdatum ermittelt und einer Speichereinrichtung mit Speicherzellen zumindest teilweise als Adresssignal zugeführt wird. Es werden ferner Daten aus der Speichereinrichtung ausgelesen, indem gemäß dem Adresssignal die dem Adresssignal zugeordnete Speicherzelle ausgelesen wird.The The invention further relates to a method for identifying for one Bus subscriber relevant messages in a data bus system with a plurality of bus subscribers, wherein the relevant for a bus subscriber Messages are identified by an identification date, in which an identification date is determined from a message and a memory device with memory cells at least partially supplied as an address signal becomes. Data is also read from the memory device, by according to the address signal the memory cell assigned to the address signal is read out.

Eine derartige Vorrichtung und ein derartiges Verfahren zum Identifizieren eines Busteilnehmers in einem Datenbussystem sind beispielsweise aus der DE 38 28 289 C2 bekannt. Das Datenbussystem ist ein Netz gemäß der CCITT-Empfehlung I.430, bei der eine Teilnehmer-Leitung (Telefonleitung) eine innerbetriebliche Busleitung steuert und ein Steuergerät hieran angeschlossen ist. Die Busteilnehmer dieses Datenbussystems sind als Telekommunikations-Endgeräte ausgebildet und an die innerbetriebliche Busleitung angeschlossen, wobei die Vorrichtung zum Identifizieren eines Busteilnehmers in Form einer Endgerät-Identifizierungs-Steuerschaltung wahlweise in einem Hauptgerät des Telekommunikationssystems oder den Endgeräten eingebaut sein kann. Die Datenübertragung zwischen dem Hauptgerät und den Telekommunikations-Endgeräten basiert auf dem so genannten HDLC-Rahmen (High-Level-Data-Link-Control), welches ein bitorientiertes Steuerungsverfahren bei der Datenübertragung im Duplex-Betrieb ist.Such an apparatus and method for identifying a bus subscriber in a data bus system are known, for example, from US Pat DE 38 28 289 C2 known. The data bus system is a network according to the CCITT recommendation I.430, in which a subscriber line (telephone line) controls an in-house bus line and a control unit is connected thereto. The bus subscribers of this data bus system are designed as telecommunication terminals and connected to the in-house bus line, the device for identifying a bus subscriber in the form of a terminal identification control circuit optionally being able to be installed in a main unit of the telecommunication system or the terminals. The data transmission between the main device and the telecommunication terminals is based on the so-called HDLC (High-Level-Data-Link-Control) frame, which is a bit-oriented control method in data transmission in duplex mode.

Die Speichereinrichtung in diesem Datenbussystem hat eine Konfiguration von 8 × 8 Bits, wobei die werthöheren 3 Bits der Adresssignale als Spaltenadresse und die wertniederen 3 Bits als Zeilenadresse verwendet werden. Jedem Endgerät wird ein bestimmtes, als TEI-Wert bezeichnetes, Identifikationsdatum zugeordnet und unter einem entsprechenden Adresssignal wird ein erster logischer Wert eingeschrieben. Bei der anschließenden Kommunikation extrahiert das Steuerteil das Identifikationsdatum einer Nachricht und gibt es an die Speichereinrichtung als Adresssignal weiter und gibt ein Lesesignal ab. Ist in der entsprechenden Speicherzelle ein erster logischer Wert enthalten, so wird die Nachricht durch einen nachgeschalteten Mikrorechner behandelt und im anderen Falle verworfen.The Storage device in this data bus system has a configuration from 8 × 8 Bits, with the higher values 3 bits of the address signals as the column address and the lower-order ones 3 bits are used as the row address. Each terminal is a assigned a specific identification date, called the TEI value and under a corresponding address signal becomes a first logical Value inscribed. In the subsequent communication extracted the control part gives the identification date of a message and it continues to the memory device as an address signal and inputs Read signal off. Is in the corresponding memory cell a first logical value, so the message is followed by a downstream Microcomputer treated and discarded in the other case.

Ein derartiges Datenbussystem unterscheidet sich von Datenbussystemen, welche im Bereich von Kraftfahrzeugen oder der industriellen Automatisierungstechnik Anwendung finden. Dort kommt als Übertragungstechnologie die CAN-Technologie (Controller Area Network) zum Einsatz. Aufgrund der für CAN-Datenbussysteme typischen Nachrichtenübertragung im Broadcast-Modus empfangen alle Busteilnehmer des Datenbussystems sämtliche auf einer Busleitung des Datenbussystems übertragenen Nachrichten und müssen diese als für den Busteilnehmer relevant oder nicht relevant unterscheiden. Die Identifikation des im Rahmen einer CAN-Nachricht übertragenen Inhalts, der auch als Payload bezeichnet wird, geschieht dabei primär durch die Auswertung des CAN-Identifiers. Derartige CAN-Identifier, nachfolgend als Identifikationsdatum bezeichnet, sind typischerweise mit 11 oder 29 Bit Länge realisiert. Die Busteilnehmer bestimmen bei dem Broadcast-Prinzip eigenständig, welche Nachrichten sie in ihrer Applikation auswerten wollen und welche Nachrichten nicht behandelt werden sollen.One such data bus system differs from data bus systems, which in the field of motor vehicles or industrial automation technology Find application. There comes as transmission technology the CAN (Controller Area Network) technology is used. by virtue of the for CAN data bus systems typical message transmission in broadcast mode all bus subscribers of the data bus system receive all messages transmitted on a bus line of the data bus system and have to this as for Distinguish the bus participant relevant or irrelevant. The Identification of the transmitted in the context of a CAN message Content, which is also referred to as payload, happens primarily by the evaluation of the CAN identifier. Such CAN identifiers, below designated as the identification date are typically 11 or 29 bits in length realized. The bus subscribers determine the broadcast principle independently, which messages you want to evaluate in your application and which messages should not be treated.

Dazu können typischerweise für jeden Busteilnehmer einfache Hardware-Filter vorgesehen sein, die einen Teil der Nachrichten derart ausfiltern können, dass keine Rechenlast für den in einem Busteilnehmer angeschlossenen Mikrorechner verursacht wird, wenn der Hardware-Filter nicht passiert wird. Aufgrund der bei diesen Filtern typischen Unschärfe kann es vorkommen, dass nicht relevante Nachrichten den Filter dennoch passieren und unter Aufwendung von aktiven Ressourcen, d.h. Rechenlast des Mikrorechners, „abgewehrt" werden müssen. Je nach Umfang der an der Busleitung anliegenden Anzahl an Nachrichten, der in den jeweiligen Nachrichten enthaltenen Informationen und der durch den Filter ausfilterbaren Identifikationsdaten kann dies zu einem hohen Anteil an Rechenlast für die jeweiligen Busteilnehmer führen, wenn viele nicht relevante Nachrichten den Hardware-Filter passieren und aktiv von dem Mikrorechner abgewehrt werden müssen.To can typically for Each bus participant should be provided with simple hardware filters be able to filter out some of the messages in such a way that there is no computational burden for the caused in a bus participant connected microcomputer, if the hardware filter is not happening. Because of these Filter typical blur It may happen that non-relevant messages still filter happen and using active resources, i. computing load of the microcomputer, must be "fended off." Ever according to the number of messages present on the bus line, the information contained in the respective news and the filterable by the filter identification data can do this to a high proportion of computing load for the respective bus users to lead, when many non-relevant messages pass through the hardware filter and actively must be repelled by the microcomputer.

Ferner ist aus der DE 101 43 356 A1 ein Akzeptanzfilter bekannt, mit dem überprüft wird, ob eine Nachricht für einen Empfänger relevant ist. Der Akzeptanzfilter weist einen Identifizierer-Speicher und einen Komparator auf und ist zur Anwendung in CAN-Busteilnehmern vorgesehen.Furthermore, from the DE 101 43 356 A1 an acceptance filter is known that checks whether a message is relevant for a recipient. The Ak The filter has an identifier memory and a comparator and is intended for use in CAN bus subscribers.

Es ist Aufgabe der vorliegenden Erfindung, eine Vorrichtung und ein Verfahren zum Identifizieren einer Nachricht in einem Datenbussystem, in dem Nachrichten nach dem Broadcast-Prinzip verbreitet werden, anzugeben, welches eine einfache und effiziente Filterung von für einen Busteilnehmer relevanten Nachrichten ermöglicht.It Object of the present invention, an apparatus and a Method for identifying a message in a data bus system, in which messages are broadcast according to the broadcasting principle, specify a simple and efficient filtering for one Bus subscriber relevant news allows.

Diese Aufgabe wird mit einer Vorrichtung gemäß den Merkmalen des Patentanspruches 1, mit einem Verfahren gemäß den Merkmalen des Patentanspruches 11 sowie mit einem Computerprogrammprodukt gemäß den Merkmalen des Patentanspruches 15 gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Patentansprüchen.These Task is with a device according to the features of claim 1, with a method according to the features of claim 11 and a computer program product according to the characteristics of claim 15. Advantageous embodiments will be apparent from the respective dependent claims.

Der Grundgedanke der vorliegenden Erfindung besteht darin, ein Identifikationsdatum einer Nachricht teilweise als Adresse einer Speichereinrichtung zu interpretieren und den Inhalt der adressierten Speicherzelle anhand des anderen Teils des Identifikationsdatums zu interpretieren, um eine Entscheidung zu treffen, ob die in der Nachricht enthaltenen Daten für den Busteilnehmer von Interesse sind oder nicht. Die Erfindung ermöglicht auf diese Weise eine vollständige, d.h. 100%ige, Erkennung von relevanten Nachrichten bei gleichzeitig minimalem Aufwand in der Realisierung. Der besondere Vorteil besteht darin, dass für einen angeschlossenen Mikrorechner bei einer Realisierung in Hardware keine und bei einer Realisierung in Software eine geringe Rechenlast entsteht, die mit der Entscheidung zu tun hat, ob eine Nachricht für einen Busteilnehmer von Relevanz ist oder nicht. Hierdurch ergibt sich eine laufzeiteffiziente, selektive Filterung von Nachrichten, welche nicht relevante Nachrichten aus einer Schar von Identifikationsdaten wollständig ausfiltern kann.Of the The basic idea of the present invention is an identification date a message partially as the address of a memory device to interpret and the contents of the addressed memory cell using the other part of the identification date, to make a decision as to whether the message contained in the message Data for the bus subscriber is of interest or not. The invention enables this way a complete, i.e. 100%, detection of relevant messages at the same time minimal effort in the realization. The special advantage exists in that for a connected microcomputer when implemented in hardware no and with a realization in software a small calculation load arises, which has to do with the decision whether a message for one Bus participant is relevant or not. This results in a runtime-efficient, selective filtering of messages, which irrelevant news from a group of identification data wanted constantly can filter out.

Eine Ausprägung in Hardware kann insbesondere dazu genutzt werden, die Anzahl von Interrupts eines Mikrorechners derart zu reduzieren, so dass nur noch relevante Nachrichten ein Empfangsinterrupt auslösen. Der eigentliche Programmablauf bzw. die Recheneinheit eines angebundenen Mikrorechners wird bei irrelevanten Nachrichten demzufolge nicht unterbrochen.A shaping in hardware can be used in particular, the number of To reduce interrupts of a microcomputer such that only still relevant messages trigger a receive interrupt. Of the actual program sequence or the arithmetic unit of a connected As a result, microcomputers will not work on irrelevant messages interrupted.

Die erfindungsgemäße Vorrichtung zum Identifizieren von für einen Busteilnehmer relevanten Nachrichten in einem Datenbussystem mit einer Mehrzahl an Busteilneh mern, bei dem die für eine Busteilnehmer relevanten Nachrichten anhand eines Identifikationsdatums identifiziert werden, umfasst demgemäss zumindest eine Speichereinrichtung mit Speicherzellen, eine Nachrichtenermittlungseinrichtung, die dazu eingerichtet und/oder dazu ausgebildet ist, aus einer ihr zugeführten Nachricht ein Identifikationsdatum zu ermitteln und der zumindest einen Speichereinrichtung zumindest teilweise als Adresssignal zuzuführen, sowie eine Leseeinrichtung zum Auslesen von Daten aus der zumindest einen Speichereinrichtung, die gemäss dem Adresssignal die dem Adresssignal zugeordnete Speicherzelle ausliest. Es ist eine Einrichtung zum Bearbeiten des Identifikationsdatums vorgesehen, die das Identifikationsdatum in einen ersten und einen zweiten Teil aufteilt. Diese führt den ersten Teil des Identifikationsdatums der zumindest einen Speichereinrichtung als Adresssignal und den zweiten Teil des Identifikationsdatums zumindest einer Dekodiereinrichtung zu. Die Dekodiereinrichtung wertet anhand des zweiten Teils des Identifikationsdatums den Inhalt der dem Adresssignal zugeordneten Speicherzelle aus, um anhand des ausgelesenen logischen Zustands die Relevanz der Nachricht für den Busteilnehmer zu bestimmen.The inventive device for identifying for a bus subscriber relevant messages in a data bus system with a plurality of Busteilneh numbers, in which for a bus subscriber relevant messages identified by an identification date accordingly at least one memory device with memory cells, a message detection device, that is set up and / or designed to be made up of one supplied Message to identify an identification date and the least to supply a memory device at least partially as an address signal, as well as a reading device for reading out data from the at least one Storage device according to the address signal, the memory cell associated with the address signal reads. It is a facility for editing the identification date provided that the identification date in a first and a second part divides. This leads the first part of the identification data of the at least one memory device as an address signal and the second part of the identification date at least one decoder to. The decoder evaluates the content based on the second part of the identification date the memory cell associated with the address signal in order to use the logical state, the relevance of the message for the bus subscriber to determine.

Die Einrichtung zum Bearbeiten des Identifikationsdatums kann beispielsweise in der Nachrichtenermittlungseinheit integriert sein oder durch diese ausgebildet sein. Das Datenbussystem ist bevorzugt nach dem Prinzip des Controller Area Network (CAN) ausgebildet und zum Einsatz in einem Kraftfahrzeug oder einer sonstigen Industrieanwendung, z.B. in der Textilindustrie, vorgesehen. Ein Busteilnehmer ist dann ein Steuergerät eines derartigen CAN-Bussystems. Die Bitbreite des Identifikationsdatums beträgt hier typischerweise 11 oder 29 Bit.The Means for editing the identification date, for example be integrated in the message detection unit or by this be formed. The data bus system is preferred according to The principle of the Controller Area Network (CAN) is designed and used in a motor vehicle or other industrial application, e.g. in the textile industry. A bus participant is then a control unit such a CAN bus system. The bit width of the identification date is here typically 11 or 29 bits.

Die Aufteilung des Identifikationsdatums in einen ersten und einen zweiten Teil stellt anschaulich eine Grobfilterung dar, deren Ergebnis anschließend einer feineren Filterung unterworfen wird. Dies bedeutet, dass lediglich ein Teil des Identifikationsdatums als Adresse der Speichereinrichtung interpretiert wird. Die verbleibenden Bits des zweiten Teils des Identifikationsdatums werden dann einer Dekodiereinrichtung zugeführt, die anhand dieser Informationen eine Interpretation des Speicherzelleninhalts an der betreffenden Adresse vornehmen kann, um zu entscheiden, ob die Nachricht durch den Busteilnehmer verarbeitet oder von diesem blockiert werden soll.The Division of the identification date into a first and a second Part clearly shows a coarse filtering, the result of a is subjected to finer filtering. This means that only a part of the identification data as the address of the memory device is interpreted. The remaining bits of the second part of the Identification data are then fed to a decoder which based on this information, an interpretation of the memory cell contents the relevant address to decide whether the Message processed or blocked by the bus user shall be.

Gemäss einer Ausgestaltung der Erfindung ist die Anzahl der Speicherzellen geringer als die Anzahl der Identifikationsdaten des Datenbussystems, wobei jede der Speicherzellen eine Bitbreite aufweist, die 2 hoch der Anzahl der Bits des zweiten Teils des Identifikationsdatums entspricht. Hierdurch ist es mit Vorteil möglich, eine Speichereinrichtung in der Vorrichtung vorzusehen, welche mit einer gegenüber dem Stand der Technik geringeren Anzahl an Steuerleitungen zur Selektion einer Speicherzelle auskommt. Die Anzahl der Speicherzellen ist demzufolge kleiner als 2 hoch der Anzahl der Bits des Identifikationsdatums; im Falle eines CAN-Datenbussystems ist die Anzahl der Speicherzellen somit kleiner als 2¹¹ bzw. 2²⁹.According to one embodiment of the invention, the number of memory cells is less than the number of identification data of the data bus system, each of the memory cells having a bit width which corresponds to 2 times the number of bits of the second part of the identification data. This makes it possible with advantage to provide a memory device in the device, which with a counter over the state of the art less number of control lines for the selection of a memory cell manages. The number of memory cells is thus less than 2 times the number of bits of the identification data; in the case of a CAN data bus system, the number of memory cells is thus smaller than 2 ¹¹ or 2 ²⁹ .

Gemäss einer weiteren Ausgestaltung selektiert die Dekodiereinrichtung auf Basis des m Bit breiten zweiten Teils des Identifikationsdatums ein Bit der dem Adresssignal, gewonnen aus dem ersten Teil des Identifikationsdatums, zugeordneten und 2^m Bit breiten Speicherzelle, um anhand des ausgelesenen logischen Zustands des einen Bits die empfangene Nachricht und damit indirekt den Busteilnehmer zu identifizieren. Die Aufgabe der Dekodiervorrichtung besteht somit darin, eine Speicherzelleneinheit aus den 2^m möglichen Speicherzelleneinheiten einer Speicherzelle auszuwählen, damit der Inhalt dieser Speicherzelleneinheit durch die Leseeinrichtung ausgelesen und durch eine Auswerteeinrichtung interpretiert werden kann.According to a further embodiment, the decoder selects a bit of the address signal, obtained from the first part of the identification data, allocated and 2 ^m- bit wide memory cell based on the m-bit second part of the identification data to the basis of the read logic state of the one bit, the received Message and thus indirectly identify the bus participant. The object of the decoding device is thus to select a memory cell unit from the 2 ^m possible memory cell units of a memory cell, so that the content of this memory cell unit can be read by the reading device and interpreted by an evaluation device.

Gemäss einer Ausgestaltung ist eine Auswerteeinrichtung zum Auswerten des logischen Zustands einer Speicherzelle bzw. Speicherzelleneinheit vorgesehen, die bei einem ersten logischen Zustand einer Speicherzelleneinheit die der Nachrichtenermittlungseinrichtung zugeführte Nachricht zurückweist, und die bei einem zweiten logischen Zustand einer Speicherzelleneinheit die der Nachrichtenermittlungseinrichtung zugeführte Nachricht zur weiteren Verarbeitung an einen Mikrorechner weiter leitet.According to one Embodiment is an evaluation device for evaluating the logical State of a memory cell or memory cell unit provided, in a first logical state of a memory cell unit rejects the message supplied to the message-discovery facility, and at a second logical state of a memory cell unit the message supplied to the message detection device for further Processing continues to a microcomputer.

Zweckmäßigerweise ist ferner eine Initialisierungseinrichtung zum Zurücksetzen und/oder Initialisieren zumindest einer der Speicherzellen bzw. Speicherzelleneinhei ten in einen ersten logischen Zustand und/oder einen zweiten logischen Zustand vorgesehen. Durch das Zurücksetzen der Speichereinrichtung wird bezweckt, dass keine der an einer Busleitung des Datenbussystems anliegenden Nachrichten durch den Busteilnehmer bzw. die erfindungsgemäße Vorrichtung als relevant erachtet werden. Mit dem Initialisieren zumindest einer der Speicherzellen bzw. Speicherzelleneinheiten wird festgelegt, welche Identifikationsdaten als relevant für die Vorrichtung betrachtet werden.Conveniently, is also an initialization device for resetting and / or initializing at least one of the memory cells or Speicherzelleneinhei th in a first logic state and / or provided a second logical state. By resetting The memory device is intended that none of the on a bus line of the data bus system adjacent messages by the bus subscriber or the device according to the invention be considered relevant. By initializing at least one the memory cells or memory cell units is determined which identification data is considered relevant to the device become.

Gemäss einer zweckmäßigen Ausgestaltung ist vorgesehen, dass die Vorrichtung in jedem der Busteilnehmer des Datenbussystems angeordnet ist. Jeder der Busteilnehmer ist somit autark in der Lage, über das Blockieren oder das Durchlassen einer an der Busleitung anliegenden Nachricht zu entscheiden. Eine übergeordnete Instanz erübrigt sich bei dieser Vorgehensweise.According to one expedient embodiment provided that the device in each of the bus participants of the Data bus system is arranged. Each of the bus participants is thus self-sufficient able to over the blocking or passage of a voltage applied to the bus line Message to decide. A parent Instance is unnecessary with this approach.

Ein erfindungsgemäßer Busteilnehmer weist demgemäss eine, wie oben beschriebene, Vorrichtung auf. Ein erfindungsgemäßes Datenbussystem verfügt über eine Vorrichtung, wie diese soeben beschrieben wurde.One inventive bus subscriber has accordingly a device as described above. An inventive data bus system has a Device as just described.

Das erfindungsgemäße Verfahren weist die gleichen Vorteile auf, wie sie in Verbindung mit der Vorrichtung zum Identifizieren eines Busteilnehmers in einem Datenbussystem eben beschrieben wurden.The inventive method has the same advantages as in connection with the device for identifying a bus participant in a data bus system just described.

Bei dem erfindungsgemäßen Verfahren zum Identifizieren von für einen Busteilnehmer relevanten Nachrichten in einem Datenbussystem mit einer Mehrzahl an Busteilnehmern, wobei die für einen Busteilnehmer relevanten Nachrichten anhand eines Identifikationsdatums identifiziert werden, wird aus einer Nachricht ein Identifikationsdatum ermittelt und einer Speichereinrichtung mit Speicherzellen als Adresssignal zugeführt. Es werden Daten aus der Speichereinrichtung ausgelesen, indem gemäß dem Adresssignal die dem Adresssignal zugeordnete Speicherzelle ausgelesen wird. Weiter wird das Identifikationsdatum in einen ersten und einen zweiten Teil aufgeteilt und der erste Teil des Identifikationsdatums der Speichereinrichtung als Adresssignal und der zweite Teil des Identifikationsdatums einer Dekodiereinrichtung zugeführt. Die Dekodiereinrichtung wertet anhand des zweiten Teils des Identifikationsdatums den Inhalt der dem Adresssignal zugeordneten Speicherzelle aus, um anhand des ausgelesenen logischen Zustands die Relevanz der Nachricht für den Busteilnehmer zu bestimmen.at the method according to the invention for identifying for a bus subscriber relevant messages in a data bus system with a plurality of bus subscribers, which are for a bus subscriber relevant messages identified by an identification date If an identification date is determined from a message and a memory device having memory cells as an address signal fed. Data is read out of the memory device according to the address signal the memory cell assigned to the address signal is read out. Further, the identification date becomes a first and a second part divided and the first part of the identification date of the memory device as an address signal and the second part of the identification date of Supplied decoding device. The decoder evaluates based on the second part of the identification date the content of the memory cell associated with the address signal, the relevance of the message based on the read logical state for the To determine bus subscribers.

In einer Weiterbildung ist vorgesehen, dass die Dekodiereinrichtung auf Basis des m Bit breiten zweiten Teils des Identifikationsdatums ein Bit der dem Adresssignal zugeordneten und 2^m Bit breiten Speicherzelle selektiert, um anhand des ausgelesenen logischen Zustands des einen Bits die Relevanz der Nachricht für den Busteilnehmer zu bestimmen. Mit anderen Worten wird hierdurch eine Speicherzelleneinheit von 2^m Speicherzelleneinheiten der Speicherzelle selektiert, um deren Inhalt auszuwerten.In a further development, it is provided that the decoding device selects a bit of the address signal associated with the address signal and 2 ^m bits wide memory cell based on the m-bit second part of the identification data to the basis of the read logic state of the one bit, the relevance of the message for the bus subscriber determine. In other words, a memory cell unit of 2 ^m memory cell units of the memory cell is thereby selected in order to evaluate its content.

In einer anderen Ausgestaltung ist vorgesehen, dass eine Initialisierungseinheit zumindest eine der Speicherzellen oder der Speicherzelleneinheiten einer oder mehrerer Speicherzellen in einen ersten logischen Zustand und/oder einen zweiten logischen Zustand versetzt.In another embodiment provides that an initialization unit at least one of the memory cells or the memory cell units of a or a plurality of memory cells in a first logical state and / or set a second logical state.

Eine weitere Ausgestaltung sieht vor, dass eine Auswerteeinrichtung zum Auswerten des logischen Zustands einer Speicherzelle bei einem ersten logischen Zustand der Speicherzelle die der Nachrichtenermittlungseinrichtung zugeführte Nachricht zurückweist und bei einem zweiten logischen Zustand der Speicherzelle die der Nachrichtenermittlungseinrichtung zugeführte Nachricht zur weiteren Verarbeitung an einen Mikrorechner weiterleitet.A Another embodiment provides that an evaluation device for Evaluate the logical state of a memory cell at a first logical State of the memory cell of the message detection device supplied Message rejects and in a second logic state of the memory cell, the Message determination device supplied message for further processing to a microcomputer.

Das erfindungsgemäße Computerprogrammprodukt ist dazu ausgebildet, das oben beschriebene Verfahren durchzuführen.The Computer program product according to the invention is designed to perform the method described above.

Die Erfindung wird nachfolgend anhand der Figuren näher erläutert. Es zeigen:The Invention will be explained in more detail with reference to FIGS. Show it:

1 eine schematische Darstellung eines Datenbussystems mit einer Mehrzahl an Busteilnehmern, in welcher eine erfindungsgemäße Vorrichtung integriert ist, 1 a schematic representation of a data bus system with a plurality of bus subscribers, in which a device according to the invention is integrated,

2 den schematischen Aufbau einer Nachricht, die in einem nach dem Broadcast-Prinzip arbeitenden Datenbussystem übertragen wird, 2 the schematic structure of a message that is transmitted in a working on the broadcast principle data bus system,

3 einen schematischen Aufbau einer erfindungsgemäßen Vorrichtung zum Identifizieren einer Nachricht in einem Datenbussystem, 3 a schematic structure of an inventive device for identifying a message in a data bus system,

4 das Vorgehen bei der Auswertung des Inhalts einer Speicherzelle durch eine Dekodiereinrichtung der erfindungsgemäßen Vorrichtung gemäß 3, 4 the procedure in the evaluation of the contents of a memory cell by a decoding device of the device according to the invention 3 .

5 einen beispielhaften Aufbau einer Dekodiereinrichtung zum Auswerten des Inhalts der Speicherzelle, und 5 an exemplary structure of a decoder for evaluating the contents of the memory cell, and

6 eine schematischen Aufbau einer anderen Ausgestaltung einer erfindungsgemäßen Vorrichtung 6 a schematic structure of another embodiment of a device according to the invention

1 zeigt ein Datenbussystem 1, wie es typisch für den Einsatz in einem Kraftfahrzeug oder in der industriellen Automatisierungstechnik, z.B. der Textilindustrie, ist. Das Datenbussystem ist bevorzugt nach dem Prinzip des Controller Area Networks (CAN) aufgebaut, kann jedoch prinzipiell auch auf anderen Technologien und Topologien beruhen. Das Datenbussystem 1 weist beispielhaft fünf Busteilnehmer 2, 3, 4, 5, 6 auf, die über eine Busleitung 7 miteinander verbunden sind, über welche die Busteilnehmer 2, 3, 4, 5, 6 Nachrichten 8 austauschen können. Die Busteilnehmer können zusätzlich zu dem Anschluss an den Datenbus weitere Ein- und Ausgänge, z.B. zum Anschließen von Sensoren oder Aktoren oder zum Anschluss der Stromversorgung, aufweisen. Dieses bekannte Datenbussystem arbeitet nach dem Multi-Master-Prinzip, was bedeutet, dass alle Busteilnehmer 2, 3, 4, 5, 6 gleichberechtigt sind. Wenn der Datenbus frei ist, kann jeder der Busteilnehmer eine Nachricht an die Busleitung 7 legen, die dann von allen anderen Busteilnehmern empfangen wird. Diese Art der Datenübertragung wird auch als Broadcast-Prinzip bezeichnet. 1 shows a data bus system 1 as it is typical for use in a motor vehicle or in industrial automation technology, such as the textile industry. The data bus system is preferably based on the principle of the Controller Area Network (CAN), but in principle can also be based on other technologies and topologies. The data bus system 1 has, for example, five bus subscribers 2 . 3 . 4 . 5 . 6 on, over a bus line 7 connected by which the bus participants 2 . 3 . 4 . 5 . 6 news 8th can exchange. In addition to the connection to the data bus, the bus users can have further inputs and outputs, for example for connecting sensors or actuators or for connecting the power supply. This known data bus system works on the multi-master principle, which means that all bus subscribers 2 . 3 . 4 . 5 . 6 are equal. When the data bus is free, each of the bus users can send a message to the bus 7 which is then received by all other bus subscribers. This type of data transmission is also referred to as broadcast principle.

Nachdem eine Nachricht üblicherweise nur für einen oder eine bestimmte Anzahl an Busteilnehmern relevant ist, sind die Busteilnehmer 2, 3, 4, 5, 6 jeweils mit einer Vorrichtung ausgestattet, die es erlaubt, lediglich die für sie relevanten Nachrichten zu verarbeiten und sämtliche anderen, nicht für sie bestimmten Nachrichten, zu blockieren. Das Blockieren erfolgt dabei dergestalt, dass ein in den Busteilnehmern 2, 3, 4, 5, 6 enthaltener Mikrorechner in seinem Arbeitsablauf nicht unterbrochen wird, es sei denn, die Nachricht ist für den betreffenden Busteilnehmer bestimmt.After a message is usually only relevant for one or a certain number of bus subscribers, the bus subscribers 2 . 3 . 4 . 5 . 6 each equipped with a device that allows to process only the messages relevant to them and to block all other, not intended for them messages. The blocking takes place in such a way that one in the bus participants 2 . 3 . 4 . 5 . 6 microcomputer is not interrupted in its workflow, unless the message is intended for the relevant bus subscriber.

Aus der 2 geht in schematischer Darstellung der prinzipielle Aufbau einer solchen über eine Busleitung 7 übertragenen Nachricht 8 hervor. Die Nachricht 8 weist ein Identifikationsdatum 20 sowie einen Nutzdaten enthaltenen Bereich 23 auf. Darüber hinaus können weitere Felder oder Datenbereiche vorgesehen sein, die jedoch im Rahmen der vorliegenden Erfindung von untergeordnetem Interesse sind. Anhand der in dem Identifikationsdatum 20 enthaltenen Bitfolge, die bei einem CAN-Datenbussystem entweder 11 oder 29 Bit breit ist, kann eine Nachricht 8 an einen bestimmten Busteilnehmer oder mehrere Busteilnehmer des Datenbussystems anhand des Identifikationsdatums adressiert werden. Der zweite Teil des Identifikationsdatums kann dem Identifikationsdatum an beliebiger Stelle entnommen sein. Es bieten sich die m höchst- oder niederwertigsten Bits des Identifikationsdatums an.From the 2 is a schematic representation of the basic structure of such a via a bus line 7 transmitted message 8th out. The message 8th has an identification date 20 as well as a user data contained area 23 on. In addition, other fields or data areas may be provided, but are of minor interest in the context of the present invention. Based on the in the identification date 20 contained in a CAN data bus system either 11 or 29 bits wide, a message 8th addressed to a specific bus subscriber or multiple bus users of the data bus system based on the identification date. The second part of the identification date can be taken from the identification date at any point. The m most or least significant bits of the identification date are suitable.

Die in 3 näher dargestellte erfindungsgemäße Vorrichtung ermöglicht es, Nachrichten anhand ihres Identifikationsdatums in einem Busteilnehmer genau auszufiltern. Hierzu wird durch eine Nachrichtenermittlungseinrichtung 13 eine an der Datenbusleitung 7 anliegende Nachricht 8 ermittelt und das n Bit breite Identifikationsdatum 20 aus dieser ermittelt. Die Nachrichtenübermittlungseinrichtung 13 weist eine Einrichtung auf, die das Identifikationsdatum 20 in einen n-m Bit breiten ersten Teil 21 und in einen zweiten m Bit breiten Teil 22 aufteilt (2). In dem in 3 dargestellten Ausführungsbeispiel wurde m = 3 gewählt. Der erste Teil 21 (n-3 Bit) des Identifikationsdatums 20 wird einer Speichereinrichtung 10 als Adresssignal zugeführt, worauf eine schematisch der Speichereinrichtung 10 zugeordnete Leseein richtung 14 die gemäß dem Adresssignal die dem Adresssignal zugeordnete Speicherzelle ausliest und den Speicherzelleninhalt einer Dekodiereinrichtung 15 zuführt. Der zweite Teil 22 des Identifikationsdatums 20 (3 Bit) wird ebenfalls der Dekodiereinrichtung 15 zugeführt.In the 3 Device according to the invention shown in detail makes it possible to filter out messages based on their identification date in a bus subscriber exactly. This is done by a message detection device 13 one on the data bus 7 attached message 8th determined and the n-bit wide identification date 20 determined from this. The messaging device 13 has a device that has the identification date 20 in a nm bit first part 21 and in a second m-bit part 22 splits ( 2 ). In the in 3 illustrated embodiment, m = 3 was selected. The first part 21 (n-3 bits) of the identification date 20 becomes a storage device 10 supplied as an address signal, followed by a schematic of the memory device 10 associated Leseein direction 14 in accordance with the address signal reads out the memory cell associated with the address signal and the memory cell contents of a decoder 15 supplies. The second part 22 of the identification date 20 (3 bits) also becomes the decoder 15 fed.

Die Speichereinrichtung 10 weist allgemein eine Anzahl 2^(n-m) an Speicherzellen auf (im Beispiel 2^(n-3)), die jeweils 2^m Bit breit sind (im Beispiel 2³ = 8 Bit). Die Leseeinrichtung 14 ermittelt somit eine Speicherzelle mit insgesamt 2^m Speicherzelleneinheiten, die jeweils einen Binärwert aufweisen. Ein erster logischer Wert, z.B. „1", entspricht dabei einem ersten logischen Zustand, welcher indiziert, dass die ein entsprechendes Identifikationsdatum aufweisende Nachricht dem Busteilnehmer zugeordnet ist. Ein zweiter logischer Zustand, z.B. „0", indiziert dagegen, dass die dem Identifikationsdatum zugehörige Nachricht nicht dem Busteilnehmer zugeordnet ist.The storage device 10 generally has a number 2 ^(nm) of memory cells (in the example 2 ^(n-3) ), each 2 ^m wide (in the example 2 ³ = 8 bits). The reading device 14 thus determines a memory cell with a total of 2 ^m memory cell units, each having a binary value. A first logi In this case, a logical value, for example "1", corresponds to a first logical state, which indicates that the message having a corresponding identification data is assigned to the bus subscriber A second logical state, eg "0", indicates that the message associated with the identification data is not is assigned to the bus subscriber.

In 4 ist ein Beispiel einer beschriebenen Speicherzelle 11 angegeben, welche acht Speicherzelleneinheiten 12a, 12b, ... 12h aufweist. Zur Entscheidung, ob ein Identifikationsdatum einem Busteilnehmer zugeordnet ist, wird somit der Inhalt einer einzigen der 2^m Speicherzelleneinheiten betrachtet. Die Auswahl der relevanten Speicherzelleneinheit erfolgt anhand einer Dekodierung der Bits der Speicherzelle 11 mit dem zweiten Teil des Identifikationsdatums 20 durch die Dekodiereinrichtung 15 (3). Dies ist in 4 beispielhaft dargestellt. Im Ausführungsbeispiel weist der zweite Teil des Identifikationsdatums insgesamt 3 Bit auf, so dass sich die möglichen Kombinationen 000 bis 111 in der in 4 gezeigten Weise ergeben. Jedem dieser Werte ist nun eine entsprechende Speicherzelleneinheit 12a...12h zugeordnet, wobei die in der Figur dargestellte Zuordnung willkürlich gewählt ist. Die zwei mit dem Pfeil gekennzeichneten Bitfolgen „100" und „111" in Verbindung mit dem ersten Teil 21 des Identifikationsdatums 20 werden somit durch die Vorrichtung zum Identifizieren zur weiteren Bearbeitung durch einen Mikrorechner des Busteilnehmers durchgelassen. Die übrigen, nicht mit einem Pfeil gekennzeichneten, Bitkombinationen (in Verbindung mit dem ersten Teil des Identifikationsdatums) führen hingegen zu einer Blockade der durch die Nachrichtenermittlungseinrichtung ermittelten Einheit.In 4 is an example of a described memory cell 11 indicated which eight memory cell units 12a . 12b , ... 12h having. In order to decide whether an identification data is assigned to a bus subscriber, the content of a single one of the 2 ^m memory cell units is thus considered. The selection of the relevant memory cell unit is based on a decoding of the bits of the memory cell 11 with the second part of the identification date 20 by the decoder 15 ( 3 ). This is in 4 exemplified. In the exemplary embodiment, the second part of the identification data has a total of 3 bits, so that the possible combinations 000 to 111 in the in 4 shown manner. Each of these values is now a corresponding memory cell unit 12a ... 12h assigned, wherein the mapping shown in the figure is chosen arbitrarily. The two bit sequences "100" and "111" marked with the arrow in conjunction with the first part 21 of the identification date 20 are thus passed through the device for identifying for further processing by a microcomputer of the bus station. The remaining bit combinations, not marked with an arrow (in conjunction with the first part of the identification data), on the other hand, lead to a blockade of the unit determined by the message detection device.

Ein Ausführungsbeispiel, auf welche Weise die Dekodiereinrichtung 15 aufgebaut sein könnte, ist in 5 angegeben. Es wird von einem n = 11 Bit breiten Identifikationsdatum einer Nachricht 8 ausgegangen. Die drei werthöheren Bits werden als zweiter Teil 22 den Eingängen A_n, A_n-1 und A_n-2 zugeführt. Die dem ersten Teil 21 des Identifikationsdatums 20 zurechenbaren Bits werden der Speichereinrichtung 10 als Adresssignal zugeführt, und die in der dem Adresssignal zugeordneten Speicherzelle beinhalteten acht Speicherzelleneinheiten als Signal 26 den Eingängen D₇, D₆, ... D₀ in der in der 5 gezeigten Weise zugeführt. Die Eingänge D₇, D₆, ... D₀ sind jeweils mit UND-Gattern 61.7, 61.6, ... 61.0 zugeführt. Jedes der UND-Gatter weist darüber hinaus zwei weitere Eingänge auf. Diese sind entweder mit einem der Eingänge A_n, A_m-1, oder A_n-2 direkt oder einem diesen Eingängen nachgeschalteten Inverter, welche als NAND-Gatter 60_n , 60_n-1 , 60_n-2 ausgeführt sind, verbunden. Die Ausgänge der UND-Gatter 61.0, 61.1, ... 61.7 werden den Eingängen eines ODER-Gatters 62 zugeführt, dessen Ausgang 27 einer Auswerteeinheit 17 (3) zugeführt wird, um zu überprüfen, ob die Speicherzelleneinheit einen ersten oder einen zweiten logischen Zustand aufweist.An embodiment, how the decoder 15 could be built in 5 specified. It is characterized by an n = 11 bit wide identification date of a message 8th went out. The three higher-value bits are used as the second part 22 the inputs A _n , A _n-1 and A _n-2 supplied. The first part 21 of the identification date 20 attributable bits are the memory device 10 supplied as an address signal, and in the memory cell associated with the address signal included eight memory cell units as a signal 26 the inputs D ₇ , D ₆ , ... D ₀ in the in the 5 supplied shown manner. The inputs D ₇ , D ₆ , ... D ₀ are each with AND gates 61.7 . 61.6 , ... 61.0 fed. Each of the AND gates also has two further inputs. These are either with one of the inputs A _n , A _m-1 , or A _n-2 directly or downstream of these inputs inverter, which acts as a NAND gate 60 _n . 60 _n-1 . 60 _n-2 are executed connected. The outputs of the AND gates 61.0 . 61.1 , ... 61.7 are the inputs of an OR gate 62 fed, whose output 27 an evaluation unit 17 ( 3 ) to check whether the memory cell unit has a first or a second logic state.

Alternativ lässt sich die Filterung eines Identifikationsdatums auch in Form einer Software realisieren, wobei die Aufteilung des Identifikationsdatums in einen ersten und einen zweiten Teil, beispielsweise durch eine „Modulo"-Operation, erfolgen kann, durch welche ein Index auf eine Speicherzelle eines Speichers generiert wird. Anschließend erfolgt eine Teilung über eine Division, eine Maskierung und eine Verschiebung. Der dabei erhaltene Rest wird dazu benutzt, eine Ergebnismaske zu generieren, z.B. in dem die Zahl „1" entsprechend des Restbetrages binär geshiftet wird. Mit dem durch die Modulo-Operation erhaltenen Teil wird aus dem Speicherzelleninhalt ein Ergebnisvektor indiziert. Die Ergebnismaske wird mit dem Ergebnisvektor mit einer logischen UND-Operation verknüpft. Entsprechend der nachgeschalteten Auswerteeinheit wird die Nachricht übernommen oder blockiert.alternative let yourself the filtering of an identification date also in the form of software realize, with the division of the identification date into one first and a second part, for example by a "modulo" operation, can take place, which generates an index on a memory cell of a memory becomes. Subsequently a division takes place over a division, a masking and a shift. The case The remainder is used to generate a result mask, e.g. in which the number "1" corresponds to the Balance is binary is being shifted. With the part obtained by the modulo operation a result vector is indexed from the memory cell contents. The result mask is combined with the result vector with a logical AND operation linked. The message is accepted according to the downstream evaluation unit or blocked.

Bevor ein Auslesen der Speichereinrichtung 10 in der oben beschriebenen Weise erfolgen kann, muss dieser initialisiert werden, d.h. es muss festgelegt werden, welches oder welche Identifikationsdaten durch die Vorrichtung übernommen oder blockiert werden sollen. Zu diesem Zweck ist eine Initialisierungseinrichtung 16 vorgesehen, die einen 2^(n-m) Bit breiten Adressbus 24 und einen 2^m Bit breiten Datenbus 25 aufweist. Vor einer Initialisierung der Speichereinrichtung ist es zweckmäßig, sämtliche Speicherzellen und damit sämtliche Speicherzelleneinheiten in den zweiten logischen Zustand zu versetzen, so dass im Ergebnis zunächst sämtliche Identifikationsdaten und zugehörige Nachrichten durch die Vorrichtung blockiert werden. In einem zweiten Schritt wird festgelegt, welche Identifikationsdaten durch die betreffende Vorrichtung verarbeitet werden sollen. Hierzu wird, wie beim Auslesen der Speichereinrichtung, ein erster Teil des Identifikationsdatums als Adresssignal zugeführt. Anhand des über den Datenbus übertragenen 2^m Bit breiten Datums kann nun festgelegt werden, welche Identifikationsdaten behandelt werden sollen. Hierzu werden die betreffenden Speicherzelleneinheiten 12 in einen ersten logischen Zustand versetzt, die dem entsprechenden zweiten Teil des Identifikationsdatums zugeordnet sein sollen, wobei die Gesamtheit des ersten und zweiten Teils des Identifikationsdatums das zu behandelnde Identifikationsdatum umfasst.Before reading the memory device 10 in the manner described above, this must be initialized, ie it must be determined which or which identification data to be adopted or blocked by the device. For this purpose, an initialization device 16 provided a 2 ^(nm) bit wide address bus 24 and a 2 ^m bit wide data bus 25 having. Before an initialization of the memory device, it is expedient to put all the memory cells and thus all the memory cell units in the second logical state, so that, as a result, first all identification data and associated messages are blocked by the device. In a second step, it is determined which identification data are to be processed by the device in question. For this purpose, as in the reading of the memory device, a first part of the identification data is supplied as an address signal. Based on the 2 ^m bit-wide data transmitted via the data bus, it is now possible to specify which identification data should be handled. For this purpose, the respective memory cell units 12 in a first logical state to be associated with the corresponding second part of the identification data, wherein the entirety of the first and second part of the identification date comprises the identification date to be treated.

6 zeigt eine weitere Ausprägung der erfindungsgemäßen Vorrichtung in einer schematischen Form. Diese Ausprägung stellt eine Erweiterung des in Verbindung mit 3 beschriebenen Ausführungsbeispiels dar. Die Vorrichtung weist eine zusätzliche Speichereinrichtung 10' auf, deren Aufbau konstruktiv identisch mit der Speichereinrichtung 10 ist. Dementsprechend umfasst die Speichereinrichtung 10' 2^(n-3) Speicherzellen 11, die jeweils eine Breite von 2^m = 8 Bit aufweisen. Der erste Teil 21 (n-3)-Bit des Identifikationsdatums 20 wird der Speichereinrichtung 10' als Adresssignal 21' zugeführt, worauf eine schematisch der Speichereinrichtung 10' zugeordnete Leseeinrichtung 14' die gemäß dem Adresssignal die dem Adresssignal zugeordnete Speicherzelle ausliest und den Speicherzelleninhalt einer Dekodiereinrichtung 15' zuführt. Der zweite Teil 22 des Identifikationsdatums 20 (3 Bit) wird der Dekodiereinrichtung 15' als Eingangssignal 22' zugeführt. Ausgangsseitig ist die Dekodiereinrichtung 15' mit der Auswerteeinrichtung 17 verbunden. Die Leseeinrichtung 14' ermittelt eine dem Adresssignal entsprechende Speicherzelle mit den insgesamt 2^m Speicherzelleneinheiten, die jeweils einen Binärwert aufweisen. Jede der Speicherzelleneinheiten umfasst ein Attribut, wobei das Attribut bei entsprechender Selektierung durch die Dekodiereinrichtung 15' der Auswerteeinrichtung 17 zugeführt wird. Die Dekodierung der dem Adresssignal entsprechenden Speicherzelle erfolgt dabei, wie dies in Verbindung mit den 3 und 4 beschrieben wurde. 6 shows a further embodiment of the device according to the invention in a schematic form. This expression represents an extension of in connection with 3 The device has an additional memory device 10 ' on, the structure of which is structurally identical to the memory device 10 is. Accordingly, the memory includes direction 10 ' 2 ^(n-3) memory cells 11 , each having a width of 2 ^m = 8 bits. The first part 21 (n-3) -bit of the identification date 20 becomes the storage device 10 ' as address signal 21 ' fed, followed by a schematic of the memory device 10 ' associated reading device 14 ' in accordance with the address signal reads out the memory cell associated with the address signal and the memory cell contents of a decoder 15 ' supplies. The second part 22 of the identification date 20 (3 bits) becomes the decoder 15 ' as input signal 22 ' fed. On the output side is the decoder 15 ' with the evaluation device 17 connected. The reading device 14 ' determines a memory cell corresponding to the address signal with the total of 2 ^m memory cell units, each having a binary value. Each of the memory cell units comprises an attribute, wherein the attribute, when appropriately selected by the decoder 15 ' the evaluation device 17 is supplied. The decoding of the memory cell corresponding to the address signal takes place, as in connection with the 3 and 4 has been described.

Während anhand der Speichereinrichtung 10 und der Dekodiereinrichtung 15 eine Filterung anhand des Identifikationsdatums 20 erfolgt, wird durch die zusätzlich vorgesehene Speichereinrichtung 10' und die zusätzlich vorgesehene Dekodiereinrichtung 15' eine Attributierung des Identifikationsdatums 20 vorgenommen. In der Auswerteeinrichtung 17 kann eine Verknüpfung dieser beiden Informationen erfolgen. Dies kann in einfachster Weise durch das Vorsehen eines entsprechenden Gatters erfolgen, wobei dies entsprechend der gewünschten logischen Funktionalität gewählt wird.While based on the storage device 10 and the decoder 15 a filtering based on the identification date 20 is done by the additionally provided storage device 10 ' and the additionally provided decoder 15 ' an attribution of the identification date 20 performed. In the evaluation device 17 a link can be made between these two pieces of information. This can be done in the simplest way by providing a corresponding gate, this being chosen according to the desired logical functionality.

Die Initialisierung der Speichereinrichtung 10' kann, wie dies in der Figur mit durchbrochenen Linien 24', 25' angedeutet ist, durch die bereits vorhandene Initialisierungseinrichtung 16 erfolgen. Es kann jedoch auch vorgesehen sein, eine zusätzliche Initialisierungseinrichtung vorzusehen, welche ausschließlich der Speichereinrichtung 10' zugeordnet ist.The initialization of the storage device 10 ' can, as in the figure with broken lines 24 ' . 25 ' is indicated by the already existing initialization device 16 respectively. However, it may also be provided to provide an additional initialization device, which is exclusive of the memory device 10 ' assigned.

In einer weiteren, nicht dargestellten Variante, könnten weitere zusätzliche Speichereinrichtungen 10' vorgesehen sein, welche jeweils eine weitere Attributierung des Identifikationsdatums 20 ermöglichen. Wie in der in 6 gezeigten schematischen Darstellung, würde das Ergebnis einer Dekodierung der Auswerteeinrichtung 17 zugeführt werden, um dort einer weiteren Verknüpfung oder Bewertung unterzogen zu werden.In another variant, not shown, further additional storage devices could 10 ' be provided, which in each case a further attribution of the identification date 20 enable. As in the 6 shown schematic representation, the result would be a decoding of the evaluation 17 be fed there to be subjected to further linking or evaluation.

Entgegen der zeichnerischen Darstellung könnte die Funktionalität der Dekodiereinrichtung 15' auch in der Dekodiereinrichtung 15 vorgesehen sein.Contrary to the graphic representation, the functionality of the decoder could 15 ' also in the decoder 15 be provided.

Mit dem in der 6 gezeigten Ausführungsbeispiel ergeben sich somit verschiedene Möglichkeiten, ein gefiltertes Identifikationsdatum mit weiteren Attributen zu versehen. Der Umfang der Attributierung hängt dabei von der Anzahl der gewählten zusätzlichen Speichereinrichtungen 10' ab.With the in the 6 shown embodiment, there are thus various ways to provide a filtered identification date with other attributes. The amount of attribution depends on the number of additional memory devices selected 10 ' from.

In einer weiteren, ebenfalls nicht dargestellten Ausführungsform könnte die Anordnung aus zusätzlicher Speichereinrichtung 10' und Dekodiereinrichtung 15' auch der Auswerteeinrichtung 17 nachgeschaltet sein, wobei der Speichereinrichtung 10' als Eingangssignal 21' dann ein Ausgangssignal der Auswerteeinrichtung 17 zugeführt wird, das dem ersten Teil des Identifikationsdatums entspricht. Der zweite Teil des Identifikationsdatums wird der zusätzlichen Dekodiereinrichtung zugeführt werden. Im Gegensatz zu der in 6 gezeigten Ausführungsform ergibt sich dadurch eine kaskadierte Vorrichtung. Die Anzahl der Kaskaden ist dabei beliebig wählbar.In a further, not shown embodiment, the arrangement of additional memory device 10 ' and decoder 15 ' also the evaluation device 17 be downstream, the memory device 10 ' as input signal 21 ' then an output signal of the evaluation device 17 is supplied, which corresponds to the first part of the identification date. The second part of the identification data will be supplied to the additional decoder. Unlike the in 6 As shown, this results in a cascaded device. The number of cascades is arbitrary.

Ebenso ist eine Kombination der kaskadierten Vorrichtung mit der in der Figur gezeigten parallelen Variante denkbar.As well is a combination of the cascaded device with that in the Figure shown parallel variant conceivable.

In den beschriebenen Ausführungsbeispielen wurde davon ausgegangen, dass die Speichereinrichtung 10 Speicherzellen 11 mit einer Bitbreite von acht Bit aufweist. Es sind selbstverständlich auch solche Speichereinrichtungen einsetzbar, die eine kleinere oder größere Bitbreite aufweisen. Die Bitbreite korrespondiert dabei grundsätzlich mit der Bitbreite des zweiten Teils 22 des Identifikationsdatums 20. Welche Bitbreite gewählt wird, hängt im Wesentlichen davon ab, wie viele Adressleitungen zur Adressierung der Speichereinrichtung 10 vorgesehen werden sollen.In the described embodiments, it has been assumed that the memory device 10 memory cells 11 having a bit width of eight bits. Of course, such memory devices can also be used which have a smaller or larger bit width. The bit width basically corresponds to the bit width of the second part 22 of the identification date 20 , Which bit width is selected depends essentially on how many address lines for addressing the memory device 10 should be provided.

In einer anderen Ausgestaltung ist vorgesehen, dass eine Vorselektion der Nachrichten durch weitere Informationen in der ausgelesenen Speicherzelle vorgesehen sind. In diesem Fall ist die Bitbreite der Speicherzellen entsprechend größer zu wählen.In another embodiment provides that a preselection the news by further information in the read Memory cell are provided. In this case, the bit width is the Memory cells to select correspondingly larger.

Die Speichereinrichtung kann beliebiger Natur sein. Es kommen sowohl nichtflüchtige als auch flüchtige Speicher in Betracht. Letztere können vor allem dann Anwendung finden, wenn die Inhalte der Speichereinrichtung zur Laufzeit des Busteilnehmers Änderungen unterworfen werden sollen. Hierdurch ist eine dynamische Rekonfiguration möglich.The Storage device may be of any nature. There are both nonvolatile as well as fleeting Memory into consideration. The latter can especially then find application when the contents of the storage device at runtime of the bus participant changes should be subjected. This is a dynamic reconfiguration possible.

Claims

Device for identifying messages relevant to a bus subscriber ( 8th ) in a data bus system ( 1 ) with a plurality of bus subscribers ( 2 . 3 . 4 . 5 . 6 ), wherein the messages relevant for a bus subscriber are identified on the basis of an identification date, with At least one memory device ( 10 ) with memory cells ( 11 ), - a message determination device, which is set up and / or adapted to receive from a message supplied to it ( 8th ) an identification date ( 20 ) and the at least one memory device ( 10 ) at least partially supplied as an address signal, and - a reading device ( 14 ) for reading out data from the at least one memory device ( 10 ) which, in accordance with the address signal, reads out the memory cell assigned to the address signal, characterized in that - a device ( 13 ) is provided for processing the identification date, the identification date ( 20 ) into a first and a second part ( 21 . 22 ), - the first part ( 21 ) of the identification date ( 20 ) of the at least one memory device ( 10 ) as address signal, and - the second part ( 22 ) of the identification date ( 20 ) at least one decoding device ( 15 ), wherein the at least one decoding device ( 15 ) based on the second part ( 22 ) of the identification date ( 20 ) the content of the memory cell associated with the address signal ( 11 ) evaluates the relevance of the message for the bus subscriber ( 2 . 3 . 4 . 5 . 6 ).

Apparatus according to claim 1, characterized in that the number of memory cells is less than the number of identification data of the data bus system ( 1 ) and each of the memory cells has a bit width equal to 2 times the number of bits of the second part of the identification data.

Apparatus according to claim 1 or 2, characterized in that the decoding device ( 15 ) based on the m-bit second part ( 22 ) of the identification date ( 20 ) one bit of the address signal associated with the 2 ^m bit wide memory cell ( 11 ) in order to use the read-out logic state of the one bit to determine the relevance of the message for the bus user ( 2 . 3 . 4 . 5 . 6 ).

Device according to one of the preceding claims, characterized in that an evaluation device ( 17 ) for evaluating the logic state of a memory cell unit ( 12 ) of the selected memory cell ( 11 ) is provided, which - in a first logical state of a memory cell unit ( 12 ) of the message-determining device ( 13 ) and, in the case of a second logic state of a memory cell unit ( 12 ) of the message-determining device ( 13 ) for further processing to a microcomputer.

Device according to one of the preceding claims, characterized in that an initialization device ( 16 ) for resetting and / or initializing at least one of the memory cells ( 11 ) is provided in a first and / or a second logical state.

Device according to one of the preceding claims, characterized in that the device in each of the bus subscribers ( 2 . 3 . 4 . 5 . 6 ) of the data bus system ( 1 ) is provided.

Device according to one of the preceding claims, characterized in that the data bus system ( 1 ) is arranged in a motor vehicle.

Device according to one of the preceding claims, characterized in that the message detection device ( 13 ) supplied message as a CAN (Controller Area Network) message is formed.

Bus subscriber, characterized in that this a device according to any one of the preceding claims.

Data bus system, characterized in that this a device according to one of claims 1 to 8.

Method for identifying messages relevant to a bus subscriber ( 8th ) in a data bus system ( 1 ) with a plurality of bus subscribers ( 2 . 3 . 4 . 5 . 6 ), whereby for a bus subscriber ( 2 . 3 . 4 . 5 . 6 ) relevant messages are identified on the basis of an identification date in which - from a message ( 8th ) an identification date ( 20 ) and a memory device ( 10 ) with memory cells ( 11 ) is at least partially supplied as an address signal, - data from the memory device ( 10 ) are read out by, according to the address signal, the memory cell assigned to the address signal ( 11 ), characterized in that - the identification date ( 20 ) into a first and a second part ( 21 . 22 ), - the first part ( 21 ) of the identification date ( 20 ) of the storage device ( 10 ) is supplied as an address signal, and - the second part ( 22 ) of the identification date ( 20 ) a decoder ( 15 ), the decoding device ( 15 ) based on the second part ( 22 ) of the identification date ( 20 ) the contents of the memory cell associated with the address signal ( 11 ) evaluates the relevance of the message for the bus subscriber ( 2 . 3 . 4 . 5 . 6 ).

Method according to claim 11, characterized in that the decoding device ( 15 ) based on the m-bit second part ( 22 ) of the identification date ( 20 ) one bit of the address signal associated with the 2 ^m bit wide memory cell ( 11 ) in order to use the read-out logic state of the one bit to determine the relevance of the message for the bus user ( 2 . 3 . 4 . 5 . 6 ).

Method according to one of claims 11 or 12, characterized in that an initialization device ( 16 ) at least one of the memory cells ( 11 ) or memory cell units ( 12 ) one or more memory cells ( 11 ) in a first and / or a second logical state.

Method according to one of claims 11 to 13, characterized in that an evaluation device ( 17 ) for evaluating the logic state of a memory cell unit ( 12 ) of the selected memory cell ( 11 ) - in a first logical state of a memory cell unit ( 11 ) of the message-determining device ( 13 ) and, in the case of a second logic state of a memory cell unit ( 11 ) of the message-determining device ( 13 ) for further processing to a microcomputer.

Computer program product for carrying out the Method according to one of the claims 11 to 14.