DE102005004376A1 - Semiconductor memory device e.g. high-density chain-ferroelectric RAM, has capacitor arrangement with capacitors serving as memory units, where memory units and capacitors are separated from each other by insulation area - Google Patents

Semiconductor memory device e.g. high-density chain-ferroelectric RAM, has capacitor arrangement with capacitors serving as memory units, where memory units and capacitors are separated from each other by insulation area Download PDF

Info

Publication number
DE102005004376A1
DE102005004376A1 DE102005004376A DE102005004376A DE102005004376A1 DE 102005004376 A1 DE102005004376 A1 DE 102005004376A1 DE 102005004376 A DE102005004376 A DE 102005004376A DE 102005004376 A DE102005004376 A DE 102005004376A DE 102005004376 A1 DE102005004376 A1 DE 102005004376A1
Authority
DE
Germany
Prior art keywords
semiconductor memory
memory device
cavity
region
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005004376A
Other languages
German (de)
Inventor
Rainer Dr. Bruchhaus
Günther Dr. Schindler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005004376A priority Critical patent/DE102005004376A1/en
Publication of DE102005004376A1 publication Critical patent/DE102005004376A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

The device (100) has a capacitor arrangement (10) with memory capacitors (C) that are arranged in a vertical manner and serve as memory units (11). The memory units and the capacitors are designed, such that the memory units and capacitors are separated from each other by an insulation area, which is designed from or with an electrically insulating hollow structure (H) in a material that is provided for the device and the arrangement. The memory units are arranged spatially and directly adjacent to each other. An independent claim is also included for a method of manufacturing a semiconductor memory device.

Description

Die vorliegende Erfindung betrifft eine Halbleiterspeichereinrichtung sowie ein Verfahren zu deren Herstellung. Die vorliegende Erfindung betrifft insbesondere einen hochdichten Chain-FeRAM mit vertikaler Kondensatoranordnung und Kondensatorentkopplung durch lange Luftspalte.The The present invention relates to a semiconductor memory device and a process for their preparation. The present invention in particular, relates to a high-density vertical chain FeRAM Capacitor arrangement and capacitor decoupling by long air gaps.

Bei der Weiterentwicklung moderner Halbleiterspeichertechnologien müssen immer höhere Anforderungen im Hinblick auf eine möglichst hohe Speicherdichte bei gleichzeitiger Einhaltung bestimmter Zuverlässigkeitskriterien berücksichtigt werden. Je näher die einzelnen Speicherzellen aneinander heranrücken, um möglichst hohe Speicherdichten zu erreichen, desto schwieriger wird es, direkt benachbarte Speicherzellen gegen ein Übersprechen zu schützen, z. B. durch eine entsprechend vorzusehende elektrische Isolation.at The advancement of modern semiconductor memory technologies must always higher Requirements with regard to the highest possible storage density while respecting certain reliability criteria become. The nearer the individual memory cells approach each other to the highest possible storage densities The more difficult it becomes to reach directly adjacent memory cells against crosstalk too protect, z. B. by a correspondingly to be provided electrical insulation.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiterspeichereinrichtung anzugeben, bei welcher auf möglichst einfache Art und Weise eine elektrische Isolation und damit funktionale Integrität direkt zueinander benachbarter Speicherelemente oder Speicherzellen auch bei Höchstintegration bei einer Halbleiterspeichereinrichtung erreicht werden kann.Of the Invention is based on the object, a semiconductor memory device indicate, with which as possible simple way of electrical isolation and thus functional Integrity directly adjacent memory elements or memory cells also at maximum integration can be achieved in a semiconductor memory device.

Die der Erfindung zugrunde liegende Aufgabe wird erfindungsgemäß bei einer Halbleiterspeichereinrichtung mit den Merkmalen des unabhängigen Patentanspruchs 1 gelöst. Die der Erfindung zugrunde liegende Aufgabe wird des Weiteren bei einem Verfahren zum Herstellen einer Halbleiterspeichereinrichtung erfindungsgemäß mit den Merkmalen des unabhängigen Patentanspruchs 15 gelöst. Vorteilhafte Weiterbildungen der erfin dungsgemäßen Halbleiterspeichereinrichtung und des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung sind jeweils Gegenstand der abhängigen Unteransprüche.The The object underlying the invention is in a Semiconductor memory device having the features of the independent patent claim 1 solved. The object underlying the invention is further at a method of manufacturing a semiconductor memory device according to the invention with the Characteristics of the independent Patent claim 15 solved. advantageous Further developments of the semiconductor memory device according to the invention and the method of the invention for manufacturing a semiconductor memory device are respectively Subject of the dependent Dependent claims.

Erfindungsgemäß wird eine Halbleiterspeichereinrichtung vorgeschlagen, bei welcher eine Kondensatoranordnung einer Mehrzahl als Speicherelemente dienender und vertikal angeordneter Speicherkondensatoren vorgesehen ist, bei welcher räumlich direkt zueinander benachbarte Speicherelemente und Speicherkondensatoren durch einen Isolationsbereich voneinander getrennt ausgebildet sind und bei welcher der jeweilige Isolationsbereich aus oder mit einer elektrisch isolierenden Hohlraumstruktur in dem für die Halbleiterspeichereinrichtung und die Kondensatoranordnung vorgesehenen Material ausgebildet ist.According to the invention is a Semiconductor memory device proposed in which a capacitor arrangement a plurality serving as storage elements and vertically arranged Storage capacitors is provided, in which spatially directly adjacent memory elements and storage capacitors are formed separated from each other by an isolation region and in which the respective isolation area from or with an electrical insulating cavity structure in the semiconductor memory device and the capacitor arrangement provided material is formed.

Es ist somit eine Kernidee der erfindungsgemäßen Halbleiterspeichereinrichtung, einen notwendigerweise vorzusehenden Isolationsbereich zur Trennung räumlich direkt zueinander benachbarter Speicherelemente und damit in Zusammenhang stehender Speicherkondensatoren einer zugrunde liegenden Kondensatoranordnung mit oder aus einer elektrisch isolierenden Hohlraumstruktur aufzubauen, wobei die Hohlraumstruktur in dem der Halbleiterspeichereinrichtung und der Kondensatoranordnung zugrunde liegenden Materialbereich ausgebildet ist. Auf diese Art und Weise kann besonders einfach eine elektrische Isolation direkt zueinander benachbarter Speicherzellen erreicht werden, weil das zusätzliche Einbringen isolierender Materialien und die damit verbundenen Abscheide- und Strukturierungsprozesse entfallen können. Darüber hinaus können Materialunverträglichkeiten vermieden werden.It is thus a core idea of the semiconductor memory device according to the invention, a necessarily provided isolation area for separation spatial directly adjacent storage elements and related standing storage capacitors of an underlying capacitor arrangement build with or from an electrically insulating cavity structure, wherein the cavity structure in the semiconductor memory device and the capacitor arrangement underlying material area is trained. In this way can be particularly easy an electrical isolation of directly adjacent memory cells be achieved because the additional introduction insulating materials and the associated deposition and Structuring processes can be omitted. In addition, material incompatibilities be avoided.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Hohlraumstruktur als Anordnung aus einem oder mehreren Hohlräumen ausgebildet ist.at a preferred embodiment the semiconductor memory device according to the invention it is envisaged that the cavity structure as an arrangement of a or more cavities is trained.

In diesem Fall ist es gemäß einer anderen Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung alternativ oder zusätzlich vorgesehen, dass der jeweilige Hohlraum oder die Hohlräume mit einer elektrisch isolierenden Deckschicht abgedeckt sind.In In this case, it is according to one another embodiment the semiconductor memory device according to the invention alternatively or additionally provided that the respective cavity or cavities with an electrically insulating cover layer are covered.

Gemäß einer anderen bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es alternativ oder zusätzlich vorgesehen, dass der jeweilige Hohlraum als ein Ersatzbereich eines im Bereich des auszubildenden Hohlraums ursprünglich vorgesehenen Opfermaterials ausgebildet ist.According to one another preferred embodiment the semiconductor memory device according to the invention it is alternative or in addition provided that the respective cavity as a spare area of a formed in the area of the trainee cavity initially provided sacrificial material is.

Der jeweilige Hohlraum kann gemäß einer vorteilhaften Weiterbildung der erfindungsgemäßen Halbleiterspeichereinrichtung alternativ oder zusätzlich evakuiert ausgebildet sein.Of the each cavity can according to an advantageous Further development of the semiconductor memory device according to the invention alternatively or additionally be evacuated trained.

Alternativ dazu kann der jeweilige Hohlraum bei einer anderen vorteilhaften Weiterbildung der erfindungsgemäßen Halbleiterspeichereinrichtung mit einem Gas gefüllt ausgebildet sein, insbesondere mit einem inerten Gas.alternative For this purpose, the respective cavity in another advantageous Further development of the semiconductor memory device according to the invention filled with a gas be formed, in particular with an inert gas.

Besonders bevorzugt ist, wenn der Speicherkondensator gemäß einer anderen vorteilhaften Weiterbildung der erfindungsgemäßen Halbleiterspeichereinrichtung jeweils als ferroelektrischer Speicherkondensator ausgebildet ist, und zwar insbesondere als Anordnung aus einem zwischen einer ersten Elektrodeneinrichtung und einer zweiten Elektrodeneinrichtung angeordneten ferroelektrischen Speichermaterialbereich.It is particularly preferred if the storage capacitor according to another advantageous embodiment of the semiconductor memory device according to the invention is in each case designed as a ferroelectric storage capacitor, in particular as an arrangement of a between a first electrode means and a second electrode device arranged ferroelectric memory material area.

Es ist ferner vorteilhaft, wenn die Speicherkondensatoren bei einer anderen Fortbildung der erfindungsgemäßen Halbleiter speichereinrichtung zueinander lateral benachbart ausgebildet sind, insbesondere etwa in einer gemeinsamen vertikalen Schicht liegend.It is also advantageous if the storage capacitors at a another development of the semiconductor memory device according to the invention are laterally adjacent to each other, in particular approximately lying in a common vertical layer.

Es kann gemäß einer anderen Ausgestaltungsform der erfindungsgemäßen Halbleiterspeichereinrichtung eine Kondensatoranordnung vom Chaintyp vorgesehen sein.It can according to a Another embodiment of the semiconductor memory device according to the invention a capacitor arrangement of the Chaintyp be provided.

Bevorzugt wird, dass alternativ oder zusätzlich für jeden Speicherkondensator zum Zugriff auf diesen ein Auswahltransistor vorgesehen ist.Prefers will that alternatively or additionally for each Storage capacitor to access this a selection transistor is provided.

In diesem Fall ist es zusätzlich von Vorteil, wenn zum Ansprechen eines jeweiligen Speicherkondensators durch einen jeweils zugeordneten Auswahltransistor jeweils ein Plugbereich oder Anschlussbereich vorgesehen ist, welcher mit einer der Elektrodeneinrichtung des jeweiligen Speicherkondensators einerseits und mit einem Source-/Drainbereich eines Auswahltransistors andererseits verbunden ist.In In this case it is additional advantageous if to respond to a respective storage capacitor by a respective associated selection transistor in each case a plug area or connecting region is provided, which with one of the electrode device the respective storage capacitor on the one hand and with a source / drain region a selection transistor on the other hand is connected.

Es kann alternativ oder zusätzlich auch vorgesehen sein, dass der jeweilige Auswahltransistor – insbesondere vertikal – unterhalb des jeweils zugeordneten Speicherkondensators ausgebildet ist.It may alternatively or additionally Also be provided that the respective selection transistor - in particular vertical - below is formed of the respective associated storage capacitor.

Einerseits ist es denkbar, dass gemäß einer bevorzugten Fortbildung der erfindungsgemäßen Halbleiterspeichereinrichtung ein jeweiliger Hohlraum der Hohlraumstruktur oberhalb eines Plugbereichs und lateral zum Plugbereich versetzt ausgebildet ist.On the one hand It is conceivable that according to a preferred Training of the semiconductor memory device according to the invention a respective cavity of the cavity structure above a plug area and is laterally offset from the plug area.

Es ist aber alternativ dazu gemäß einer anderen bevorzugten Fortbildung der erfindungsgemäßen Halbleiterspeichereinrichtung auch denkbar, dass ein jeweiliger Hohlraum der Hohlraum struktur oberhalb eines Plugbereichs und an derselben lateralen Position wie der zugeordnete Plugbereich ausgebildet ist.It but is alternatively according to one Another preferred development of the semiconductor memory device according to the invention also conceivable that a respective cavity of the cavity structure above a plug range and at the same lateral position as the associated one Plug area is formed.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Halbleiterspeichereinrichtung vorgeschlagen, bei welchem eine Kondensatoranordnung einer Mehrzahl als Speicherelemente dienender und vertikal angeordneter Speicherkondensatoren vorgesehen wird, bei welchem räumlich direkt zueinander benachbarte Speicherelemente und Speicherkondensatoren durch einen Isolationsbereich voneinander getrennt ausgebildet werden und bei welchem der jeweilige Isolationsbereich aus oder mit einer elektrisch isolierenden Hohlraumstruktur in dem für die Halbleiterspeichereinrichtung und die Kondensatoranordnung vorgesehenen Material ausgebildet wird.According to one Another aspect of the present invention is a method for Manufacturing a semiconductor memory device proposed in at which a capacitor arrangement of a plurality as storage elements serving and vertically arranged storage capacitors is at which spatially directly adjacent memory elements and storage capacitors be formed separated by an isolation area and in which the respective isolation area from or with a electrically insulating cavity structure in the semiconductor memory device and the capacitor arrangement provided material is formed.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung ist es vorgesehen, dass die Hohlraumstruktur als Anordnung aus einem oder mehreren Hohlräumen ausgebildet wird.at a preferred embodiment the method according to the invention For manufacturing a semiconductor memory device, it is provided that the cavity structure is formed as an arrangement of one or more cavities becomes.

In diesem Fall ist es gemäß einer anderen Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung alternativ oder zusätzlich vorgesehen, dass der jeweilige Hohlraum oder die Hohlräume mit einer elektrisch isolierenden Deckschicht abgedeckt werden.In In this case, it is according to one another embodiment the method according to the invention for producing a semiconductor memory device alternatively or additionally provided that the respective cavity or cavities with an electrically insulating cover layer are covered.

Gemäß einer anderen bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung ist es alternativ oder zusätzlich vorgesehen, dass der jeweilige Hohlraum als ein Ersatzbereich eines im Bereich des auszubildenden Hohlraums ursprünglich vorgesehenen Opfermaterials ausgebildet wird.According to one another preferred embodiment the method according to the invention for manufacturing a semiconductor memory device, it is alternative or additionally provided that the respective cavity as a spare area of a originally provided sacrificial material in the area of the trainee cavity is trained.

Der jeweilige Hohlraum kann gemäß einer vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung alternativ oder zusätzlich evakuiert ausgebildet werden.Of the each cavity can according to an advantageous Further development of the method according to the invention for producing a semiconductor memory device alternatively or additionally be trained evacuated.

Alternativ dazu kann der jeweilige Hohlraum bei einer anderen vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung mit einem Gas gefüllt ausgebildet werden, insbesondere mit einem inerten Gas.alternative For this purpose, the respective cavity in another advantageous Further development of the method according to the invention for manufacturing a semiconductor memory device with a gas filled trained be, especially with an inert gas.

Besonders bevorzugt ist, wenn der Speicherkondensator gemäß einer anderen vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung jeweils als ferroelektrischer Speicherkondensator ausgebildet wird, und zwar insbesondere als Anordnung aus einem zwischen einer ersten Elektrodeneinrichtung und einer zweiten Elektrodeneinrichtung angeordneten ferroelektrischen Speichermaterialbereich.Especially preferred is when the storage capacitor according to another advantageous Further development of the method according to the invention for producing a semiconductor memory device in each case as ferroelectric Storage capacitor is formed, in particular as Arrangement of a between a first electrode means and a second electrode device arranged ferroelectric Storage material area.

Es ist ferner vorteilhaft, wenn die Speicherkondensatoren bei einer anderen Fortbildung des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung zueinander lateral benachbart ausgebildet werden, insbesondere etwa in einer gemeinsamen vertikalen Schicht liegend.It is also advantageous if the storage capacitors at a another development of the method for manufacturing according to the invention a semiconductor memory device laterally adjacent to each other be formed, in particular approximately in a common vertical Layer lying.

Es kann gemäß einer anderen Ausgestaltungsform des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung eine Kondensatoranordnung vom Chaintyp vorgesehen werden.It may be provided in accordance with another embodiment of the method for producing a semiconductor memory device according to the invention a capacitor arrangement of the Chaint type become.

Bevorzugt wird, dass alternativ oder zusätzlich für jeden Speicherkondensator zum Zugriff auf diesen ein Auswahltransistor vorgesehen wird.Prefers will that alternatively or additionally for each Storage capacitor to access this a selection transistor is provided.

In diesem Fall ist es zusätzlich von Vorteil, wenn zum Ansprechen eines jeweiligen Speicherkondensators durch einen jeweils zugeordneten Auswahltransistor jeweils ein Plugbereich oder Anschlussbereich vorgesehen wird, welcher mit einer der Elektrodeneinrichtung des jeweiligen Speicherkondensators einerseits und mit einem Source-/Drainbereich eines Auswahltransistors andererseits verbunden wird.In In this case it is additional advantageous if to respond to a respective storage capacitor by a respective associated selection transistor in each case a plug area or connecting region is provided, which with one of the electrode device the respective storage capacitor on the one hand and with a source / drain region a selection transistor on the other hand is connected.

Es kann alternativ oder zusätzlich auch vorgesehen sein, dass der jeweilige Auswahltransistor unterhalb des jeweils zugeordneten Speicherkondensators ausgebildet wird.It may alternatively or additionally also be provided that the respective selection transistor below is formed of the respective associated storage capacitor.

Einerseits ist es denkbar, dass gemäß einer bevorzugten Fortbildung des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung ein jeweiliger Hohlraum der Hohlraumstruktur oberhalb eines Plugbereichs und lateral zum Plugbereich versetzt ausgebildet wird.On the one hand It is conceivable that according to a preferred Training of the method according to the invention for manufacturing a semiconductor memory device, a respective one Cavity of the cavity structure above a plug area and laterally is formed offset to the plug area.

Es ist aber alternativ dazu gemäß einer anderen bevorzugten Fortbildung des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung auch denkbar, dass ein jeweiliger Hohlraum der Hohlraumstruktur oberhalb eines Plugbereichs und an derselben lateralen Position wie der zugeordnete Plugbereich ausgebildet wird.It but is alternatively according to one Another preferred development of the method according to the invention for producing a semiconductor memory device also conceivable a respective cavity of the cavity structure above a Plug range and at the same lateral position as the assigned Plug area is formed.

Nachfolgend werden diese und weitere Aspekte der vorliegenden Erfindung mit anderen Worten noch einmal im Detail erläutert:
Die Erfindung betrifft unter anderem insbesondere einen hochdichten Chain-FeRAM mit insbesondere vertikal ausgebildeter Kondensatoranordnung einer Mehrzahl Speicherkondensatoren sowie eine dabei vorgesehene Kondensatorentkopplung durch lange Luftspalte oder lang gezogene Hohlraumstrukturen.In the following, these and further aspects of the present invention will be explained in detail in other words:
The invention relates, inter alia, in particular to a high-density chain FeRAM with, in particular, a vertically formed capacitor arrangement of a plurality of storage capacitors and a capacitor decoupling provided by long air gaps or elongated cavity structures.

Ein Ziel ist dabei zumindest die elektrische Entkopplung von vertikalen ferroelektrischen Speicherkondensatoren in hochdichten Chain-FeRAMs.One The aim is at least the electrical decoupling of vertical ferroelectric storage capacitors in high-density Chain-FeRAMs.

Grundlegendes Prinzip der vorliegenden Erfindung ist in diesem Fall das Ausbilden und Einbringen von langen Luftspalten oder Hohlräumen, die eine im Vergleich zu sonstigen Füllmaterialien sehr niedrige Dielektrizitätszahl besitzen. Durch die Hohlräume allgemein und durch die Luftspalte insbesondere werden das elektrische Ankoppeln und insbesondere das Übersprechen das elektrische Übersprechen der einzelnen Kondensatoren – insbesondere in einer Kondensatorkette – minimiert.Understanding Principle of the present invention is in this case the forming and introducing long air gaps or voids, which is one in comparison to other filling materials very low dielectric constant have. Through the cavities In general, and through the air gaps, in particular, the electrical Coupling and especially the crosstalk the electrical crosstalk the individual capacitors - in particular in a condenser chain - minimized.

Gegenstand der vorliegenden Erfindung sind weiterhin verschiedene Prozessabläufe, wie sie auch in den Figuren dargestellt sind. Diese beruhen zum Einen darauf, dass die Hohlräume und insbesondere die Luftspalte mittels einer Opferschicht, die nach Ausbildung und Strukturierung aufgegeben und entfernt wird, ausgebildet werden, und zum Anderen darauf, dass einmal ausgebildete Hohlräume, gegebenenfalls mit und ohne Opferschicht, mit einem Deckmaterial abgedeckt und versiegelt werden.object The present invention also provides various process flows, such as they are also shown in the figures. These are based on the one hand on the cavities and in particular the air gaps by means of a sacrificial layer, the abandoned after training and structuring and removed, be trained, and on the other hand, that once trained cavities optionally with and without sacrificial layer, with a covering material covered and sealed.

Nachfolgend wird die vorliegende Erfindung anhand bevorzugter Ausführungsformen auf der Grundlage der beigefügten schematischen Zeichnungen näher erläutert.following The present invention is based on preferred embodiments on the basis of the attached schematic drawings closer explained.

1 zeigt in schematischer und geschnittener Seitenansicht ein erstes Zwischenstadium oder eine erste Zwischenstufe, die bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer erfindungsgemäßen Halbleiterspeichereinrichtung erreicht werden können. 1 shows a schematic and sectional side view of a first intermediate stage or a first intermediate stage, which can be achieved in a preferred embodiment of the inventive method for producing a semiconductor memory device according to the invention.

2A zeigt in schematischer und geschnittener Seitenansicht ein weiteres Zwischenstadium oder eine weitere Zwischenstufe, die bei der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer erfindungsgemäßen Halbleiterspeichereinrichtung erreicht werden können. 2A shows a schematic and sectional side view of a further intermediate stage or a further intermediate stage, which can be achieved in the preferred embodiment of the inventive method for producing a semiconductor memory device according to the invention.

2B zeigt in schematischer Draufsicht das Zwischenstadium oder die Zwischenstufe aus 2A. 2 B shows a schematic plan view of the intermediate stage or the intermediate stage 2A ,

3A zeigt in schematischer und geschnittener Seitenansicht ein weiteres Zwischenstadium oder eine weitere Zwischenstufe, die bei der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer erfindungsgemäßen Halbleiterspeichereinrichtung erreicht werden kann. 3A shows a schematic and sectional side view of a further intermediate stage or a further intermediate stage, which can be achieved in the preferred embodiment of the inventive method for producing a semiconductor memory device according to the invention.

3B zeigt in schematischer Draufsicht das Zwischenstadium oder die Zwischenstufe aus 3A. 3B shows a schematic plan view of the intermediate stage or the intermediate stage 3A ,

4 zeigt in schematischer und geschnittener Seitenansicht ein weiteres Zwischenstadium oder eine weitere Zwischenstufe, die bei der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer erfindungsgemäßen Halbleiterspeichereinrichtung erreicht werden können. 4 shows a schematic and sectional side view of a further intermediate stage or a further intermediate stage, which can be achieved in the preferred embodiment of the inventive method for producing a semiconductor memory device according to the invention.

5 zeigt in schematischer und geschnittener Seitenansicht ein weiteres Zwischenstadium oder eine weitere Zwischenstufe, die bei der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer erfindungsgemäßen Halbleiterspeichereinrichtung erreicht werden können. 5 shows a schematic and sectional side view of a further intermediate stage or a further intermediate stage, which in the preferred embodiment of the invention Method for producing a semiconductor memory device according to the invention can be achieved.

6 zeigt in schematischer und geschnittener Seitenansicht ein weiteres Zwischenstadium oder eine weitere Zwischenstufe, die bei der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer erfindungsgemäßen Halbleiterspeichereinrichtung erreicht werden können. 6 shows a schematic and sectional side view of a further intermediate stage or a further intermediate stage, which can be achieved in the preferred embodiment of the inventive method for producing a semiconductor memory device according to the invention.

7 zeigt in schematischer und geschnittener Seitenansicht ein weiteres Zwischenstadium oder eine weitere Zwischenstufe, die bei der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer erfindungsgemäßen Halbleiterspeichereinrichtung erreicht werden können, und mithin eine bevorzugte Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung. 7 shows a schematic and sectional side view of a further intermediate stage or a further intermediate stage, which can be achieved in the preferred embodiment of the inventive method for producing a semiconductor memory device according to the invention, and thus a preferred embodiment of the semiconductor memory device according to the invention.

8 zeigt in schematischer und geschnittener Seitenansicht eine andere bevorzugte Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung. 8th shows a schematic and sectional side view of another preferred embodiment of the semiconductor memory device according to the invention.

Nachfolgend werden strukturell und/oder funktionell ähnliche oder vergleichbare Elemente mit denselben Bezugszeichen bezeichnet, ohne dass in jedem Fall ihres Auftretens eine detaillierte Beschreibung wiederholt wird.following be structurally and / or functionally similar or comparable Elements denoted by the same reference numerals without being in any Case of their occurrence a detailed description is repeated becomes.

Anhand der 1 bis 7 wird in schematischer Art und Weise zunächst eine erste Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung 100 erläutert.Based on 1 to 7 First, a first embodiment of the method according to the invention for producing an embodiment of the semiconductor memory device according to the invention is shown in a schematic manner 100 explained.

Bei diesem Verfahren wird zugrunde gelegt, dass zunächst ein Halbleitermaterialbereich 20 bereitgestellt wird, der z. B. in Form eines Wafers ausgebildet ist und einen Oberflächenbereich 20a aufweist. In diesem Halbleitermaterialbereich 20, der gegebenenfalls einen ersten Schichtbereich 21 und einen zweiten Schichtbereich 22 aufweisen kann, werden die für die Halbleiterspeichereinrichtung 100 notwendigen Auswahltransistoren T in Form von z. B. Feldeffekttransistoren T ausgebildet. Vorzugsweise werden die Auswahltransistoren T im Bereich der Oberfläche 20a des Halbleitermaterialbereichs 20 ausgebildet, dort mit entsprechenden Sourcebereichen S und Drainbereichen D. Diese Sourcebereiche S und Drainbereiche D sind in der in den Figuren gezeigten Ausführungsform n-dotierte Dotiergebiete 23 bzw. 24, die in einer so genannten p-Wanne 22 als zweitem Bereich des Halbleitermaterialbereichs 20 eingebracht sind. Es stehen sich bei der Anordnung der Auswahltransistoren T jeweils zwei Sourcebereiche S und zwei Drainbereiche D gegenüber. Zwischen den Sourcebereichen S und den Drainbereichen D der Auswahltransistoren T bildet sich ein so genannter Kanalbereich K aus, der gegenüber den darüber folgenden Materialschichten durch eine so genannte Isolationsschicht oder Gateisolationsschicht GOX elektrisch isoliert ist. Auf dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 ist direkt anschließend ein Isolationsbereich 30 ausgebildet, der direkt an der Grenzfläche zur Oberfläche 20a des Halbleitermaterialbereichs 20 die Gateisolation GOX aufweist. Oberhalb der Kanalbereiche K und der Gateisolation GOX sind dann die Gateelektroden G als Teil der Wortleitungen WL, vorgesehen. Über die Anschlussmetallisierungen 25 ist dann jeweils ein Anschlussbereich P oder Plug P im Isolationsbereich 30 ausgebildet.In this method, it is assumed that initially a semiconductor material region 20 is provided, the z. B. is formed in the form of a wafer and a surface area 20a having. In this semiconductor material area 20 optionally a first layer region 21 and a second layer area 22 may be those for the semiconductor memory device 100 necessary selection transistors T in the form of z. B. field effect transistors T formed. Preferably, the selection transistors T are in the region of the surface 20a of the semiconductor material region 20 formed there with respective source regions S and drain regions D. These source regions S and drain regions D are n-doped doping regions in the embodiment shown in the figures 23 respectively. 24 in a so-called p-tub 22 as the second region of the semiconductor material region 20 are introduced. In each case, two source regions S and two drain regions D face each other in the arrangement of the selection transistors T. Between the source regions S and the drain regions D of the selection transistors T, a so-called channel region K is formed, which is electrically insulated from the material layers above by a so-called insulation layer or gate insulation layer GOX. On the surface area 20a of the semiconductor material region 20 is immediately afterwards an isolation area 30 formed directly at the interface to the surface 20a of the semiconductor material region 20 has the gate insulation GOX. Above the channel regions K and the gate insulation GOX, the gate electrodes G are then provided as part of the word lines WL. About the terminal metallizations 25 is then in each case a connection area P or plug P in the isolation area 30 educated.

Die soeben beschriebene Struktur ist der Ausgangspunkt für die nachfolgend zu beschreibende Prozessabfolge zur erfindungsgemäßen Herstellung einer Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung 100.The structure just described is the starting point for the process sequence to be described below for the production according to the invention of an embodiment of the semiconductor memory device according to the invention 100 ,

Zunächst wird durch an sich bekannte Maßnahmen im Isolationsbereich 30 im Bereich von dessen Oberfläche 30a bei der beschriebenen Ausführungsform des erfindungsgemäßen Herstel lungsverfahrens eine vergrabene oder verborgene Diffusionsbarriere B ausgebildet, die insbesondere als Iridiumdiffusionsbarriere in Erscheinung treten kann.First, by measures known per se in the isolation area 30 in the area of its surface 30a formed in the described embodiment of the manufacturing process according to the invention a buried or buried diffusion barrier B, which may occur in particular as iridium diffusion barrier in appearance.

Auf der so erhaltenen planaren Struktur mit Oberflächenbereich 30a wird dann eine erste dünne Isolationsschicht 40 ausgebildet, z. B. aus einem Aluminiumoxid Al2O3. Nachfolgend wird dann das für die auszubildenden Speicherkondensatoren notwendige Speicherdielektrikum oder Speichermaterial 50 ausgebildet, hier in Form eines ferroelektrischen Speichermaterials 50, z. B. Pb(Zr,Ti)O3 oder PZT. Es folgt dann die Abscheidung einer zweiten dünnen Isolationsschicht 60, z. B. ebenfalls aus einem Aluminiumoxid, vorzugsweise aus Al2O3. Daran schließt sich das Abscheiden und Strukturieren einer Hartmaske 70 an, z. B. aus Siliziumdioxid. Die so erhaltene Struktur mit den Ausnehmungen 72 ist in der 1 dargestellt.On the thus obtained planar structure with surface area 30a then becomes a first thin insulation layer 40 trained, z. B. from an alumina Al 2 O 3 . In the following, the storage dielectric or storage material necessary for the storage capacitors to be formed then becomes 50 formed, here in the form of a ferroelectric memory material 50 , z. Pb (Zr, Ti) O 3 or PZT. This is followed by the deposition of a second thin insulating layer 60 , z. B. also from an aluminum oxide, preferably from Al 2 O 3 . This is followed by the deposition and patterning of a hard mask 70 on, for. B. of silicon dioxide. The structure thus obtained with the recesses 72 is in the 1 shown.

Im Übergang zu dem in den 2A in geschnittener Seitenansicht und der 2B in Draufsicht gezeigten Zwischenstufe des erfindungsgemäßen Verfahrens findet gemäß der ausgebildeten Hartmaske 70 eine Öffnung der Plugbereiche P durch entsprechendes Rückätzen der ersten und zweiten dünnen Isolationsschichten 40 und 60 mit dem dazwischen liegenden Speicherdielektrikum 50 statt, so dass die Diffusionsbarrierebereiche B, welche die Plugbereiche P nach oben hin abschließen, an ihrer Oberfläche freigelegt erscheinen. Dies geschieht, indem die Ausnehmungen 72 in der Hartmaske 70 zu Ausnehmungen 72' in die Tiefe erweitert werden. Die sich ergebende Anordnung ist in 2A in geschnittener Seitenansicht dargestellt, wogegen die 2B die nämliche Struktur in Draufsicht zeigt.In the transition to the in the 2A in cut side view and the 2 B shown in plan view intermediate stage of the method according to the invention takes place according to the trained hard mask 70 an opening of the plug regions P by appropriately etching back the first and second thin insulating layers 40 and 60 with the storage dielectric in between 50 Instead, so that the diffusion barrier areas B, which close the plug areas P upwards, appear exposed on its surface. This is done by the recesses 72 in the hard mask 70 to recesses 72 ' into the depths tert. The resulting arrangement is in 2A shown in a sectional side view, whereas the 2 B showing the same structure in plan view.

Im Übergang zu den in den 3A und 3B dargestellten Zwischenzustand der Ausführungsform des erfindungsgemäßen Her stellungsverfahrens wird dann erneut eine Siliziumoxidhartmaske 90 für einen zweiten Ätzvorgang in Bezug auf das Speicherdielektrikum 50 ausgebildet, und zwar nachdem die durch das Öffnen zu den Plugs P entstandenen Ausnehmungen 72', die in der 2A mit der Trenchbreite b dargestellt sind, mit dem Elektrodenmaterial 80 für die auszubildenden ersten Elektroden 14 und zweiten Elektroden 18 gefüllt wurden. Die 3A zeigt den Zwischenzustand wieder in geschnittener Seitenansicht, wohingegen die 3B die entsprechende Anordnung in Draufsicht zeigt.In the transition to the in the 3A and 3B shown intermediate state of the embodiment of the invention Her adjusting method is then again a Siliziumoxidhartmaske 90 for a second etching process with respect to the storage dielectric 50 formed, after the resulting from the opening to the plugs P recesses 72 ' in the 2A are shown with the trench width b, with the electrode material 80 for the first electrodes to be trained 14 and second electrodes 18 were filled. The 3A shows the intermediate state again in a sectional side view, whereas the 3B the corresponding arrangement in plan view shows.

4 zeigt die Anordnung auf 3A mit einem um 90° gedrehten Schnitt parallel zu den Wortleitungen WL aus 3A und durch die Plugbereiche P hindurch. Im Gegensatz dazu verlaufen die Schnitte der 1, 2A und 2B senkrecht zu den Wortleitungen WL, so dass diese in diesen Figuren zu sehen sind, in 4 jedoch nicht in Erscheinung treten. 4 shows the arrangement 3A with a rotated by 90 ° section parallel to the word lines WL 3A and through the plug areas P. In contrast, the cuts of the 1 . 2A and 2 B perpendicular to the word lines WL, so that they can be seen in these figures, in 4 however, do not appear.

Im Übergang zu dem in 5 dargestellten Zwischenzustand erfolgt dann eine zweite Ätzung des Speichermaterials 50 oder Kondensatordielektrikums 50, also z. B. des PZT, unter gleichzeitiger Ätzung der ersten und zweiten dünnen Isolationsschichten 40 und 60 mit einem Überätzen in den Isolationsbereich 30 hinein, also bis unterhalb des Niveaus der Diffusionsbarrieren B und den entsprechenden Plugoberflächen. Die so erhaltene Struktur mit den darin ausgebildeten Ausnehmungen werden dann konform mit einer weiteren dünnen Isolationsschicht, z. B. in Form von Al2O3 beschichtet. Es entstehen die eigentlichem Hohlräume h, zunächst jedoch in einem Zwischenstadium.In the transition to the in 5 shown intermediate state then takes place a second etching of the memory material 50 or capacitor dielectric 50 , ie z. B. the PZT, with simultaneous etching of the first and second thin insulating layers 40 and 60 with an over-etching in the isolation area 30 into, ie below the level of the diffusion barriers B and the corresponding plug surfaces. The structure thus obtained with the recesses formed therein are then conformed with another thin insulating layer, e.g. B. in the form of Al 2 O 3 coated. It creates the actual cavities h, but initially in an intermediate stage.

Sämtliche bisher beschriebenen Ätzvorgänge können mittels Verfahren des reaktiven Ionenätzens oder mittels RIE-Verfahren durchgeführt werden.All previously described etching processes can by means of Method of reactive ion etching or by RIE method carried out become.

Die in 5 dargestellte Struktur mit der Vorform der Hohlräume h ist Ausgangspunkt für zwei unterschiedliche Vorgehensweisen zur erfindungsgemäßen Herstellung der erfindungsgemäßen Halbleiterspeichereinrichtung 100.In the 5 illustrated structure with the preform of the cavities h is the starting point for two different approaches to the inventive production of the semiconductor memory device according to the invention 100 ,

Bei der ersten Ausführungsform des erfindungsgemäßen Verfahrens wird, wie das in 6 dargestellt ist, zunächst temporär ein weiterer Materialbereich 95 aus einem Opfermaterial, hier aus Polyimid, in den Hohlräumen abgeschieden, z. B. mittels CMP planarisiert und mit einer Abdeckschicht 97, z. B. porösen Siliziumoxid, abgedeckt. Dadurch werden die Ausnehmungen oder Hohlräume h, die in der 5 noch frei dargestellt sind, mit dem Opfermaterial 95 gefüllt, ohne dass die weitere Oberfläche der Struktur aus der 5 mit dem Opfermaterial 95 benetzt ist oder bleibt.In the first embodiment of the method according to the invention, as in 6 is shown, initially temporarily another area of material 95 from a sacrificial material, here polyimide, deposited in the cavities, z. B. planarized by means of CMP and with a cover layer 97 , z. As porous silica, covered. Thereby, the recesses or cavities h, which in the 5 are still shown freely, with the sacrificial material 95 filled without the further surface of the structure from the 5 with the sacrificial material 95 is wet or stays wet.

Im Übergang zu der in 6 gezeigten Struktur wird dann – z. B. durch Erhitzen – das Opfermaterial 95 durch einen so genannten Burn-Out-Vorgang entfernt, so dass unterhalb der porösen Siliziumoxidschicht 97 eine Hohlraumanordnung H mit einer Mehrzahl Hohlräume h jeweils zwischen den Plugbereichen P und den darüber angeordneten Paaren erster Elektrodeneinrichtungen 14 und zweiter Elektrodeneinrichtungen 18 für direkt benachbarte Kondensatoreinrichtungen C entstehen. Diese Hohlräume h können auch als so genannte Airgaps ausgebildet sein oder werden. Abschließend wird die so beschriebene Anordnung noch mittels einer Versiegelungsschicht 98, z. B. aus Siliziumdioxid, als weiterer Abdeckschicht 98 auf der porösen Siliziumoxidschicht 97 als erster Abdeckschicht 97 versiegelt.In the transition to the in 6 structure shown is then -. B. by heating - the sacrificial material 95 removed by a so-called burn-out process, so that below the porous silicon oxide layer 97 a cavity assembly H having a plurality of cavities h between each of the plug regions P and the above-arranged pairs of first electrode devices 14 and second electrode means 18 arise for directly adjacent capacitor devices C. These cavities h can also be designed as so-called air gaps. Finally, the arrangement thus described is still using a sealing layer 98 , z. B. of silicon dioxide, as a further covering layer 98 on the porous silicon oxide layer 97 as the first covering layer 97 sealed.

Bei einer anderen Vorgehensweise wird, ausgehend von der 5, direkt eine Versiegelung der Ausnehmungen oder Hohlräume h durch Abscheiden einer Siliziumdioxidschicht 98 ausgebildet, wobei das Material und das Verfahren zum Abscheiden der Ver siegelungsschicht 98 so gewählt werden, dass sich gerade kein den Kanten folgendes konformes Abscheiden durch die Versiegelungsschicht 98 in den Hohlräumen h der Hohlraumanordnung H ergibt und die die Hohlräume h bildenden Ausnehmungen somit ungefüllt und leer bleiben und der elektrischen Isolation direkt benachbarter Speicherelemente 11 oder Speicherkondensatoren C dienen können.In another approach, starting from the 5 , directly sealing the recesses or cavities h by depositing a silicon dioxide layer 98 formed, wherein the material and the method for depositing the Ver sealing layer 98 be chosen so that no straight following the edges following conformal deposition by the sealing layer 98 in the cavities h of the cavity assembly H results and thus the cavities h-forming recesses remain unfilled and empty and the electrical insulation of directly adjacent storage elements 11 or storage capacitors C can serve.

1010
Kondensatoranordnungcapacitor arrangement
1111
Speicherelement, SpeicherzelleStorage element, memory cell
1414
erste Elektrodeneinrichtungfirst electrode means
1616
Speichermaterial, Speichermaterialbereich,Storage material Storage material area,
Kondensatordielektrikum, Ferroelektrikumcapacitor dielectric, ferroelectric
1818
zweite Elektrodeneinrichtungsecond electrode means
2020
Halbleitermaterialbereich, SubstratSemiconductor material region, substratum
20a20a
Oberflächenbereich surface area
2121
erster Materialbereich, erster Schichtbefirst Material area, first layer
reichrich
2222
zweiter Materialbereich, zweiter Schichtbesecond Material area, second layer
reich, p-Wannerich, p-well
2323
Dotierbereich für Sourcebereich, Sourcedoping for source area, source
2424
Dotierbereich für Drainbereich, Drainbereichdoping for drainage area, drain region
2525
Metallisierungmetallization
3030
Isolationsbereich, SiliziumdioxidQuarantine, silica
30a30a
Oberflächenbereichsurface area
3131
Isolation für Gate G und Wortleitung WLisolation for gate G and word line WL
4040
erste, dünne Isolationsschichtfirst, thin insulation layer
40a40a
Oberflächenbereichsurface area
5050
Materialbereich/Material für SpeichermateriMaterial region / Material for storage materials
al bzw. Kondensatordielektrikum, Pb(Zr,Ti)O3 al or capacitor dielectric, Pb (Zr, Ti) O 3
oder PZTor PZT
50a50a
Oberflächenbereichsurface area
6060
zweite, dünne Isolationsschichtsecond, thin insulation layer
60a60a
Oberflächenbereichsurface area
7070
Hartmaskehard mask
7272
Ausnehmung, Trenchrecess trench
72'72 '
erweiterte Ausnehmung, erweiterter TrenchAdvanced Recess, extended trench
8080
Elektrodenmaterialelectrode material
9090
Hartmaskehard mask
9292
IsolationsbereichQuarantine
9595
Opfermaterial, PolyimidSacrificial material, polyimide
9797
Abdeckschicht, erste Abdeckschicht, porösescovering, first covering layer, porous
Siliziumoxidsilica
9898
Versiegelungsschicht, VersiegelungsmaterialSealing layer, sealing material
zweite Abdeckschichtsecond covering
100100
erfindungsgemäße Halbleiterspeichereinrichinventive semiconductor memory device
tungtung
BB
Barrierebereich, DiffusionsbarriereBarrier region, diffusion barrier
CC
Speicherkondensatorstorage capacitor
DD
Drainbereich, Drain, DrainelektrodeDrain region, Drain, drain electrode
GG
Gatebereich, Gate, GateelektrodeGate area Gate, gate electrode
GOXGOX
Gateisolation, GateoxidGate insulation, gate oxide
HH
Hohlraumstrukturcavity structure
HH
Hohlraumcavity
II
IsolationsbereichQuarantine
PP
Plugbereich, Anschlussbereich, AnschlussPlug area Connection area, connection
SS
Sourcebereich, Source, SourceelektrodeSource region, Source, source electrode
TT
Auswahltransistorselection transistor
WLWL
Wortleitungwordline

Claims (28)

Halbleiterspeichereinrichtung (100), – bei welcher eine Kondensatoranordnung (10) einer Mehrzahl als Speicherelemente (11) dienender und vertikal angeordneter Speicherkondensatoren (C) vorgesehen ist, – bei welcher räumlich direkt zueinander benachbarte Speicherelemente (11) und Speicherkondensatoren (C) durch einen Isolationsbereich (I) voneinander getrennt ausgebildet sind und – bei welcher der jeweilige Isolationsbereich (I) aus oder mit einer elektrisch isolierenden Hohlraumstruktur (H) in dem für die Halbleiterspeichereinrichtung (100) und die Kondensatoranordnung (10) vorgesehenen Material ausgebildet ist.Semiconductor memory device ( 100 ), - in which a capacitor arrangement ( 10 ) of a plurality as memory elements ( 11 ) serving and vertically arranged storage capacitors (C) is provided, - in which spatially directly adjacent to each other memory elements ( 11 ) and storage capacitors (C) are formed separated from each other by an isolation region (I) and - in which the respective isolation region (I) consists of or with an electrically insulating cavity structure (H) in the semiconductor memory device ( 100 ) and the capacitor arrangement ( 10 ) provided material is formed. Halbleiterspeichereinrichtung nach Anspruch 1, bei welcher die Hohlraumstruktur (H) als Anordnung aus einem oder mehreren Hohlräumen (h) ausgebildet ist.A semiconductor memory device according to claim 1, wherein which the cavity structure (H) as an arrangement of one or more cavities (h) is formed. Halbleiterspeichereinrichtung nach Anspruch 2, bei welcher der jeweilige Hohlraum (h) oder die Hohlräume (h) mit einer elektrisch isolierenden Deckschicht (97, 98) abgedeckt sind.Semiconductor memory device according to claim 2, wherein the respective cavity (h) or the cavities (h) with an electrically insulating cover layer ( 97 . 98 ) are covered. Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche 2 oder 3, bei welcher der jeweilige Hohlraum (h) als ein Ersatzbereich eines im Bereich des auszubildenden Hohlraums (h) ursprünglich vorgesehenen Opfermaterials (95) ausgebildet ist.Semiconductor memory device according to one of the preceding Claims 2 or 3, in which the respective cavity (h) acts as a replacement region of a sacrificial material originally provided in the region of the cavity (h) to be formed ( 95 ) is trained. Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche 2 bis 4, bei welcher der jeweilige Hohlraum (h) evakuiert ausgebildet ist.Semiconductor memory device according to one of the preceding claims 2 to 4, in which the respective cavity (h) is evacuated is. Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche 2 bis 4, bei welcher der jeweilige Hohlraum (h) mit einem Gas gefüllt ausgebildet ist, insbesondere mit einem inerten Gas.Semiconductor memory device according to one of the preceding claims 2 to 4, in which the respective cavity (h) formed filled with a gas is, especially with an inert gas. Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche, bei welcher der Speicherkondensator (C) jeweils als ferroelektrischer Speicherkondensator ausgebildet ist, und zwar insbesondere als Anordnung aus einem zwischen einer ersten Elektrodeneinrichtung (14) und einer zweiten Elektrodeneinrichtung (18) angeordneten ferroelektrischen Speichermaterialbereich (16).Semiconductor memory device according to one of the preceding claims, in which the storage capacitor (C) is designed in each case as a ferroelectric storage capacitor, in particular as an arrangement of a device between a first electrode device ( 14 ) and a second electrode device ( 18 ) arranged ferroelectric memory material area ( 16 ). Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche, bei welcher die Speicherkondensatoren (C) zueinander lateral benachbart ausgebildet sind, insbesondere etwa in einer gemeinsamen vertikalen Schicht liegend.Semiconductor memory device according to one of the preceding Claims, in which the storage capacitors (C) laterally adjacent to each other are formed, in particular approximately in a common vertical Layer lying. Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche, bei welcher eine Kondensatoranordnung (10) vom Chaintyp vorgesehen ist.Semiconductor memory device according to one of the preceding claims, in which a capacitor arrangement ( 10 ) is provided by the Chaintyp. Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche, bei welcher für jeden Speicherkondensator (C) ein Auswahltransistor (T) vorgesehen ist.Semiconductor memory device according to one of the preceding Claims, at which for each storage capacitor (C) a selection transistor (T) is provided is. Halbleiterspeichereinrichtung nach Anspruch 10, bei welcher zum Ansprechen eines Speicherkondensators (C) durch einen jeweils zugeordneten Auswahltransistor (T) jeweils ein Plugbereich (P) vorgesehen ist, der mit einer der Elektrodeneinrichtung (14, 18) des jeweiligen Speicherkonden sators (C) einerseits und mit einem Source-/Drainbereich (S, D, 23, 24) eines Auswahltransistors (T) andererseits verbunden ist.Semiconductor memory device according to Claim 10, in which a respective plug-in region (P) is provided for responding to a storage capacitor (C) by a respectively assigned selection transistor (T) which is connected to one of the electrode devices (C). 14 . 18 ) of the respective Speicherkonden sators (C) on the one hand and with a source / drain region (S, D, 23 . 24 ) of a selection transistor (T), on the other hand. Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche 10 oder 11, bei welcher der jeweilige Auswahltransistor (T) unterhalb des jeweils zugeordneten Speicherkondensators (C) ausgebildet ist.Semiconductor memory device according to one of the preceding claims 10 or 11, in which the respective selection transistor (T) extends below the respective associated storage capacitor (C) is formed. Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche 11 oder 12, bei welcher ein jeweiliger Hohlraum (h) der Hohlraumstruktur (H) oberhalb eines Plugbereichs (P) und lateral zum Plugbereich (P) versetzt ausgebildet ist.Semiconductor memory device according to one of the preceding claims 11 or 12, wherein a respective cavity (h) of the cavity structure (H) above a plug area (P) and laterally to the plug area (P) is formed offset. Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche 11 bis 13, bei welcher ein jeweiliger Hohlraum (h) der Hohlraumstruktur (H) oberhalb eines Plugbereichs (P) und an derselben lateralen Position wie der zugeordnete Plugbereich (P) ausgebildet ist.Semiconductor memory device according to one of the preceding claims 11 to 13, wherein a respective cavity (h) of the cavity structure (H) above a plug region (P) and at the same lateral position how the associated plug area (P) is formed. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung (100), – bei welchem eine Kondensatoranordnung (10) einer Mehrzahl als Speicherelemente (11) dienender und vertikal angeordneter Speicherkondensatoren (C) vorgesehen wird, – bei welchem räumlich direkt zueinander benachbarte Speicherelemente (11) und Speicherkondensatoren (C) durch einen Isolationsbereich (I) voneinander getrennt ausgebildet werden und – bei welchem der jeweilige Isolationsbereich (I) aus oder mit einer elektrisch isolierenden Hohlraumstruktur (H) in dem für die Halbleiterspeichereinrichtung (100) und die Kondensatoranordnung (10) vorgesehenen Material ausgebildet wird.Method for producing a semiconductor memory device ( 100 ), - in which a capacitor arrangement ( 10 ) of a plurality as memory elements ( 11 ) serving and vertically arranged storage capacitors (C) is provided, - in which spatially directly adjacent memory elements ( 11 ) and storage capacitors (C) are formed separated from each other by an isolation region (I) and - in which the respective isolation region (I) consists of or with an electrically insulating cavity structure (H) in the semiconductor memory device ( 100 ) and the capacitor arrangement ( 10 ) provided material is formed. Verfahren nach Anspruch 15, bei welchem die Hohlraumstruktur (H) als Anordnung aus einem oder mehreren Hohlräumen (h) ausgebildet wird.The method of claim 15, wherein the cavity structure (H) is formed as an arrangement of one or more cavities (h). Verfahren nach Anspruch 16, bei welchem der jeweilige Hohlraum (h) oder die Hohlräume (h) mit einer elektrisch isolierenden Deckschicht (97, 98) abgedeckt werden.Method according to Claim 16, in which the respective cavity (h) or the cavities (h) are provided with an electrically insulating covering layer ( 97 . 98 ) are covered. Verfahren nach einem der vorangehenden Ansprüche 16 oder 17, bei welchem der jeweilige Hohlraum (h) als ein Ersatzbereich eines im Bereich des auszubildenden Hohlraums (h) ursprünglich vorgesehenen Opfermaterials (95) ausgebildet wird.Method according to one of the preceding claims 16 or 17, in which the respective cavity (h) acts as a replacement region of a sacrificial material originally provided in the region of the cavity (h) to be formed ( 95 ) is formed. Verfahren nach einem der vorangehenden Ansprüche 16 bis 18, bei welchem der jeweilige Hohlraum (h) evakuiert ausgebildet wird.Method according to one of the preceding claims 16 to 18, in which the respective cavity (h) is evacuated becomes. Verfahren nach einem der vorangehenden Ansprüche 15 bis 18, bei welchem der jeweilige Hohlraum (h) mit einem Gas gefüllt ausgebildet wird, insbesondere mit einem inerten Gas.Method according to one of the preceding claims 15 to 18, in which the respective cavity (h) formed filled with a gas is, especially with an inert gas. Verfahren nach einem der vorangehenden Ansprüche 15 bis 20, bei welchem der Speicherkondensator (C) jeweils als ferroelektrischer Speicherkondensator ausgebildet wird, und zwar insbesondere als Anordnung aus einem zwischen einer ersten Elektrodeneinrichtung (14) und einer zweiten Elektrodenein richtung (18) angeordneten ferroelektrischen Speichermaterialbereich (16).Method according to one of the preceding claims 15 to 20, wherein the storage capacitor (C) is formed in each case as a ferroelectric storage capacitor, in particular as an arrangement of a between a first electrode means ( 14 ) and a second Elektrodenein direction ( 18 ) arranged ferroelectric memory material area ( 16 ). Verfahren nach einem der vorangehenden Ansprüche 15 bis 21, bei welchem die Speicherkondensatoren (C) zueinander lateral benachbart ausgebildet werden, insbesondere etwa in einer gemeinsamen vertikalen Schicht liegend.Method according to one of the preceding claims 15 to 21, in which the storage capacitors (C) to each other laterally be formed adjacent, in particular in a common vertical layer lying. Verfahren nach einem der vorangehenden Ansprüche 15 bis 22, bei welchem eine Kondensatoranordnung (10) vom Chaintyp vorgesehen wird.Method according to one of the preceding claims 15 to 22, wherein a capacitor arrangement ( 10 ) is provided by the chaint type. Verfahren nach einem der vorangehenden Ansprüche 15 bis 23, bei welchem für jeden Speicherkondensator (C) ein Auswahltransistor (T) vorgesehen wird.Method according to one of the preceding claims 15 to 23, in which for each storage capacitor (C) a selection transistor (T) is provided becomes. Verfahren nach Anspruch 24, bei welchem zum Ansprechen eines Speicherkondensators (C) durch einen jeweils zugeordneten Auswahltransistor (T) jeweils ein Plugbereich (P) vorgesehen wird, der mit einer der Elektrodeneinrichtung (14, 18) des jeweiligen Speicherkondensators (C) einerseits und mit einem Source-/Drainbereich (S, D, 23, 24) eines Auswahltransistors (T) andererseits verbunden wird.Method according to Claim 24, in which a respective plug-in region (P) is provided for responding to a storage capacitor (C) by means of a respectively assigned selection transistor (T) which is connected to one of the electrode devices (C). 14 . 18 ) of the respective storage capacitor (C) on the one hand and with a source / drain region (S, D, 23 . 24 ) of a selection transistor (T), on the other hand. Verfahren nach einem der vorangehenden Ansprüche 24 oder 25, bei welchem der jeweilige Auswahltransistor (T) – insbesondere vertikal – unterhalb des jeweils zugeordneten Speicherkondensators (C) ausgebildet wird.Method according to one of the preceding claims 24 or 25, in which the respective selection transistor (T) - in particular vertical - below the respectively associated storage capacitor (C) is formed. Verfahren nach einem der vorangehenden Ansprüche 25 oder 26, bei welchem ein jeweiliger Hohlraum (h) der Hohlraumstruktur (H) oberhalb eines Plugbereichs (P) und lateral zum Plugbereich (P) versetzt ausgebildet wird. Method according to one of the preceding claims 25 or 26, wherein a respective cavity (h) of the cavity structure (H) above a plug area (P) and laterally to the plug area (P) is formed offset. Verfahren nach einem der vorangehenden Ansprüche 25 bis 27, bei welchem ein jeweiliger Hohlraum (h) der Hohlraumstruktur (H) oberhalb eines Plugbereichs (P) und an derselben lateralen Position wie der zugeordnete Plugbereich (P) ausgebildet wird.Method according to one of the preceding claims 25 to 27, in which a respective cavity (h) of the cavity structure (H) above a plug region (P) and at the same lateral position how the associated plug area (P) is formed.
DE102005004376A 2005-01-31 2005-01-31 Semiconductor memory device e.g. high-density chain-ferroelectric RAM, has capacitor arrangement with capacitors serving as memory units, where memory units and capacitors are separated from each other by insulation area Ceased DE102005004376A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005004376A DE102005004376A1 (en) 2005-01-31 2005-01-31 Semiconductor memory device e.g. high-density chain-ferroelectric RAM, has capacitor arrangement with capacitors serving as memory units, where memory units and capacitors are separated from each other by insulation area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005004376A DE102005004376A1 (en) 2005-01-31 2005-01-31 Semiconductor memory device e.g. high-density chain-ferroelectric RAM, has capacitor arrangement with capacitors serving as memory units, where memory units and capacitors are separated from each other by insulation area

Publications (1)

Publication Number Publication Date
DE102005004376A1 true DE102005004376A1 (en) 2006-08-10

Family

ID=36709506

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005004376A Ceased DE102005004376A1 (en) 2005-01-31 2005-01-31 Semiconductor memory device e.g. high-density chain-ferroelectric RAM, has capacitor arrangement with capacitors serving as memory units, where memory units and capacitors are separated from each other by insulation area

Country Status (1)

Country Link
DE (1) DE102005004376A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956463A (en) * 2011-08-12 2013-03-06 瑞创国际公司 Method for fabricating a damascene self-aligned ferroelectric random access memory (f-ram) having a ferroelectric capacitor aligned with a three dimensional transistor structure
US10347829B1 (en) 2011-08-12 2019-07-09 Cypress Semiconductor Corporation Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) device structure employing reduced processing steps

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
US6472266B1 (en) * 2001-06-18 2002-10-29 Taiwan Semiconductor Manufacturing Company Method to reduce bit line capacitance in cub drams
US6492245B1 (en) * 2001-10-16 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming air gap isolation between a bit line contact structure and a capacitor under bit line structure
US20030168717A1 (en) * 1999-09-27 2003-09-11 Hae-Jeong Lee Method for fabricating capacitor array preventing crosstalk between adjacent capacitors in semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
US20030168717A1 (en) * 1999-09-27 2003-09-11 Hae-Jeong Lee Method for fabricating capacitor array preventing crosstalk between adjacent capacitors in semiconductor device
US6472266B1 (en) * 2001-06-18 2002-10-29 Taiwan Semiconductor Manufacturing Company Method to reduce bit line capacitance in cub drams
US6492245B1 (en) * 2001-10-16 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming air gap isolation between a bit line contact structure and a capacitor under bit line structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956463A (en) * 2011-08-12 2013-03-06 瑞创国际公司 Method for fabricating a damascene self-aligned ferroelectric random access memory (f-ram) having a ferroelectric capacitor aligned with a three dimensional transistor structure
CN102956463B (en) * 2011-08-12 2015-11-18 瑞创国际公司 Be used for manufacturing the method for inserted autoregistration ferroelectric RAM (F-RAM)
US10347829B1 (en) 2011-08-12 2019-07-09 Cypress Semiconductor Corporation Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) device structure employing reduced processing steps

Similar Documents

Publication Publication Date Title
DE102004031385B4 (en) A method of fabricating ridge field effect transistors in a DRAM memory cell array, curved channel field effect transistors, and DRAM memory cell array
DE10362018B4 (en) Arrangement and method for the production of vertical transistor cells and transistor-controlled memory cells
DE102004055463B4 (en) Integrated circuit device having capacitor electrodes with insulating spacers thereon and method of making the same
DE102021100089B4 (en) THREE-DIMENSIONAL STORAGE DEVICE AND METHOD
DE112018007788T5 (en) THREE-DIMENSIONAL STORAGE DEVICE WITH MULTIPLE STACKS AND METHOD OF MANUFACTURING IT
DE102006049158A1 (en) Transistor, memory cell array and method of manufacturing a transistor
DE10204871A1 (en) Capacitorless 1-transistor DRAM cell and manufacturing process
DE102010003452B4 (en) A method of manufacturing a semiconductor device having a capacitor formed in the contact plane
DE102005026944A1 (en) Contact Scheme for memory arrangement and manufacturing method thereof
DE10308888A1 (en) Two-capacitor apparatus in or on a substrate where the outer capacitor partially encloses the inner capacitor useful in computer and semiconductor technology, e.g. for dynamic random access memory (DRAM) components
DE19811882A1 (en) DRAM cell arrangement
DE10258194A1 (en) Semiconductor memory with charge trapping memory cells and manufacturing process
EP1116270A1 (en) Integrated circuit comprising vertical transistors, and a method for the production thereof
DE102005037029B4 (en) Process for producing a semiconductor product and semiconductor product
DE10334547B4 (en) A manufacturing method for a trench capacitor with an insulation collar, which is electrically connected on one side to a substrate via a buried contact
DE102020116563A1 (en) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
EP1709681B1 (en) Semiconductor memory cell and corresponding method of producing the same
DE102005004376A1 (en) Semiconductor memory device e.g. high-density chain-ferroelectric RAM, has capacitor arrangement with capacitors serving as memory units, where memory units and capacitors are separated from each other by insulation area
DE19901894A1 (en) DRAM memory with nodal capacitor structure
DE102004021401A1 (en) Stack capacitor array and method of manufacturing a stacked capacitor array
DE102006003393A1 (en) Method for contacting bit lines for non-volatile memory cells
DE4409718A1 (en) Capacitor for a semiconductor device and method for its production
DE10057806B4 (en) Ferroelectric memory device and method for its production
DE102004022602A1 (en) Method for producing a trench capacitor, method for producing a memory cell, trench capacitor and memory cell
DE102006017795B4 (en) Semiconductor memory device and method for manufacturing a semiconductor memory device

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection