DE102005004376A1 - Semiconductor memory device e.g. high-density chain-ferroelectric RAM, has capacitor arrangement with capacitors serving as memory units, where memory units and capacitors are separated from each other by insulation area - Google Patents
Semiconductor memory device e.g. high-density chain-ferroelectric RAM, has capacitor arrangement with capacitors serving as memory units, where memory units and capacitors are separated from each other by insulation area Download PDFInfo
- Publication number
- DE102005004376A1 DE102005004376A1 DE102005004376A DE102005004376A DE102005004376A1 DE 102005004376 A1 DE102005004376 A1 DE 102005004376A1 DE 102005004376 A DE102005004376 A DE 102005004376A DE 102005004376 A DE102005004376 A DE 102005004376A DE 102005004376 A1 DE102005004376 A1 DE 102005004376A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor memory
- memory device
- cavity
- region
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft eine Halbleiterspeichereinrichtung sowie ein Verfahren zu deren Herstellung. Die vorliegende Erfindung betrifft insbesondere einen hochdichten Chain-FeRAM mit vertikaler Kondensatoranordnung und Kondensatorentkopplung durch lange Luftspalte.The The present invention relates to a semiconductor memory device and a process for their preparation. The present invention in particular, relates to a high-density vertical chain FeRAM Capacitor arrangement and capacitor decoupling by long air gaps.
Bei der Weiterentwicklung moderner Halbleiterspeichertechnologien müssen immer höhere Anforderungen im Hinblick auf eine möglichst hohe Speicherdichte bei gleichzeitiger Einhaltung bestimmter Zuverlässigkeitskriterien berücksichtigt werden. Je näher die einzelnen Speicherzellen aneinander heranrücken, um möglichst hohe Speicherdichten zu erreichen, desto schwieriger wird es, direkt benachbarte Speicherzellen gegen ein Übersprechen zu schützen, z. B. durch eine entsprechend vorzusehende elektrische Isolation.at The advancement of modern semiconductor memory technologies must always higher Requirements with regard to the highest possible storage density while respecting certain reliability criteria become. The nearer the individual memory cells approach each other to the highest possible storage densities The more difficult it becomes to reach directly adjacent memory cells against crosstalk too protect, z. B. by a correspondingly to be provided electrical insulation.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiterspeichereinrichtung anzugeben, bei welcher auf möglichst einfache Art und Weise eine elektrische Isolation und damit funktionale Integrität direkt zueinander benachbarter Speicherelemente oder Speicherzellen auch bei Höchstintegration bei einer Halbleiterspeichereinrichtung erreicht werden kann.Of the Invention is based on the object, a semiconductor memory device indicate, with which as possible simple way of electrical isolation and thus functional Integrity directly adjacent memory elements or memory cells also at maximum integration can be achieved in a semiconductor memory device.
Die der Erfindung zugrunde liegende Aufgabe wird erfindungsgemäß bei einer Halbleiterspeichereinrichtung mit den Merkmalen des unabhängigen Patentanspruchs 1 gelöst. Die der Erfindung zugrunde liegende Aufgabe wird des Weiteren bei einem Verfahren zum Herstellen einer Halbleiterspeichereinrichtung erfindungsgemäß mit den Merkmalen des unabhängigen Patentanspruchs 15 gelöst. Vorteilhafte Weiterbildungen der erfin dungsgemäßen Halbleiterspeichereinrichtung und des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung sind jeweils Gegenstand der abhängigen Unteransprüche.The The object underlying the invention is in a Semiconductor memory device having the features of the independent patent claim 1 solved. The object underlying the invention is further at a method of manufacturing a semiconductor memory device according to the invention with the Characteristics of the independent Patent claim 15 solved. advantageous Further developments of the semiconductor memory device according to the invention and the method of the invention for manufacturing a semiconductor memory device are respectively Subject of the dependent Dependent claims.
Erfindungsgemäß wird eine Halbleiterspeichereinrichtung vorgeschlagen, bei welcher eine Kondensatoranordnung einer Mehrzahl als Speicherelemente dienender und vertikal angeordneter Speicherkondensatoren vorgesehen ist, bei welcher räumlich direkt zueinander benachbarte Speicherelemente und Speicherkondensatoren durch einen Isolationsbereich voneinander getrennt ausgebildet sind und bei welcher der jeweilige Isolationsbereich aus oder mit einer elektrisch isolierenden Hohlraumstruktur in dem für die Halbleiterspeichereinrichtung und die Kondensatoranordnung vorgesehenen Material ausgebildet ist.According to the invention is a Semiconductor memory device proposed in which a capacitor arrangement a plurality serving as storage elements and vertically arranged Storage capacitors is provided, in which spatially directly adjacent memory elements and storage capacitors are formed separated from each other by an isolation region and in which the respective isolation area from or with an electrical insulating cavity structure in the semiconductor memory device and the capacitor arrangement provided material is formed.
Es ist somit eine Kernidee der erfindungsgemäßen Halbleiterspeichereinrichtung, einen notwendigerweise vorzusehenden Isolationsbereich zur Trennung räumlich direkt zueinander benachbarter Speicherelemente und damit in Zusammenhang stehender Speicherkondensatoren einer zugrunde liegenden Kondensatoranordnung mit oder aus einer elektrisch isolierenden Hohlraumstruktur aufzubauen, wobei die Hohlraumstruktur in dem der Halbleiterspeichereinrichtung und der Kondensatoranordnung zugrunde liegenden Materialbereich ausgebildet ist. Auf diese Art und Weise kann besonders einfach eine elektrische Isolation direkt zueinander benachbarter Speicherzellen erreicht werden, weil das zusätzliche Einbringen isolierender Materialien und die damit verbundenen Abscheide- und Strukturierungsprozesse entfallen können. Darüber hinaus können Materialunverträglichkeiten vermieden werden.It is thus a core idea of the semiconductor memory device according to the invention, a necessarily provided isolation area for separation spatial directly adjacent storage elements and related standing storage capacitors of an underlying capacitor arrangement build with or from an electrically insulating cavity structure, wherein the cavity structure in the semiconductor memory device and the capacitor arrangement underlying material area is trained. In this way can be particularly easy an electrical isolation of directly adjacent memory cells be achieved because the additional introduction insulating materials and the associated deposition and Structuring processes can be omitted. In addition, material incompatibilities be avoided.
Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Hohlraumstruktur als Anordnung aus einem oder mehreren Hohlräumen ausgebildet ist.at a preferred embodiment the semiconductor memory device according to the invention it is envisaged that the cavity structure as an arrangement of a or more cavities is trained.
In diesem Fall ist es gemäß einer anderen Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung alternativ oder zusätzlich vorgesehen, dass der jeweilige Hohlraum oder die Hohlräume mit einer elektrisch isolierenden Deckschicht abgedeckt sind.In In this case, it is according to one another embodiment the semiconductor memory device according to the invention alternatively or additionally provided that the respective cavity or cavities with an electrically insulating cover layer are covered.
Gemäß einer anderen bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es alternativ oder zusätzlich vorgesehen, dass der jeweilige Hohlraum als ein Ersatzbereich eines im Bereich des auszubildenden Hohlraums ursprünglich vorgesehenen Opfermaterials ausgebildet ist.According to one another preferred embodiment the semiconductor memory device according to the invention it is alternative or in addition provided that the respective cavity as a spare area of a formed in the area of the trainee cavity initially provided sacrificial material is.
Der jeweilige Hohlraum kann gemäß einer vorteilhaften Weiterbildung der erfindungsgemäßen Halbleiterspeichereinrichtung alternativ oder zusätzlich evakuiert ausgebildet sein.Of the each cavity can according to an advantageous Further development of the semiconductor memory device according to the invention alternatively or additionally be evacuated trained.
Alternativ dazu kann der jeweilige Hohlraum bei einer anderen vorteilhaften Weiterbildung der erfindungsgemäßen Halbleiterspeichereinrichtung mit einem Gas gefüllt ausgebildet sein, insbesondere mit einem inerten Gas.alternative For this purpose, the respective cavity in another advantageous Further development of the semiconductor memory device according to the invention filled with a gas be formed, in particular with an inert gas.
Besonders bevorzugt ist, wenn der Speicherkondensator gemäß einer anderen vorteilhaften Weiterbildung der erfindungsgemäßen Halbleiterspeichereinrichtung jeweils als ferroelektrischer Speicherkondensator ausgebildet ist, und zwar insbesondere als Anordnung aus einem zwischen einer ersten Elektrodeneinrichtung und einer zweiten Elektrodeneinrichtung angeordneten ferroelektrischen Speichermaterialbereich.It is particularly preferred if the storage capacitor according to another advantageous embodiment of the semiconductor memory device according to the invention is in each case designed as a ferroelectric storage capacitor, in particular as an arrangement of a between a first electrode means and a second electrode device arranged ferroelectric memory material area.
Es ist ferner vorteilhaft, wenn die Speicherkondensatoren bei einer anderen Fortbildung der erfindungsgemäßen Halbleiter speichereinrichtung zueinander lateral benachbart ausgebildet sind, insbesondere etwa in einer gemeinsamen vertikalen Schicht liegend.It is also advantageous if the storage capacitors at a another development of the semiconductor memory device according to the invention are laterally adjacent to each other, in particular approximately lying in a common vertical layer.
Es kann gemäß einer anderen Ausgestaltungsform der erfindungsgemäßen Halbleiterspeichereinrichtung eine Kondensatoranordnung vom Chaintyp vorgesehen sein.It can according to a Another embodiment of the semiconductor memory device according to the invention a capacitor arrangement of the Chaintyp be provided.
Bevorzugt wird, dass alternativ oder zusätzlich für jeden Speicherkondensator zum Zugriff auf diesen ein Auswahltransistor vorgesehen ist.Prefers will that alternatively or additionally for each Storage capacitor to access this a selection transistor is provided.
In diesem Fall ist es zusätzlich von Vorteil, wenn zum Ansprechen eines jeweiligen Speicherkondensators durch einen jeweils zugeordneten Auswahltransistor jeweils ein Plugbereich oder Anschlussbereich vorgesehen ist, welcher mit einer der Elektrodeneinrichtung des jeweiligen Speicherkondensators einerseits und mit einem Source-/Drainbereich eines Auswahltransistors andererseits verbunden ist.In In this case it is additional advantageous if to respond to a respective storage capacitor by a respective associated selection transistor in each case a plug area or connecting region is provided, which with one of the electrode device the respective storage capacitor on the one hand and with a source / drain region a selection transistor on the other hand is connected.
Es kann alternativ oder zusätzlich auch vorgesehen sein, dass der jeweilige Auswahltransistor – insbesondere vertikal – unterhalb des jeweils zugeordneten Speicherkondensators ausgebildet ist.It may alternatively or additionally Also be provided that the respective selection transistor - in particular vertical - below is formed of the respective associated storage capacitor.
Einerseits ist es denkbar, dass gemäß einer bevorzugten Fortbildung der erfindungsgemäßen Halbleiterspeichereinrichtung ein jeweiliger Hohlraum der Hohlraumstruktur oberhalb eines Plugbereichs und lateral zum Plugbereich versetzt ausgebildet ist.On the one hand It is conceivable that according to a preferred Training of the semiconductor memory device according to the invention a respective cavity of the cavity structure above a plug area and is laterally offset from the plug area.
Es ist aber alternativ dazu gemäß einer anderen bevorzugten Fortbildung der erfindungsgemäßen Halbleiterspeichereinrichtung auch denkbar, dass ein jeweiliger Hohlraum der Hohlraum struktur oberhalb eines Plugbereichs und an derselben lateralen Position wie der zugeordnete Plugbereich ausgebildet ist.It but is alternatively according to one Another preferred development of the semiconductor memory device according to the invention also conceivable that a respective cavity of the cavity structure above a plug range and at the same lateral position as the associated one Plug area is formed.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Halbleiterspeichereinrichtung vorgeschlagen, bei welchem eine Kondensatoranordnung einer Mehrzahl als Speicherelemente dienender und vertikal angeordneter Speicherkondensatoren vorgesehen wird, bei welchem räumlich direkt zueinander benachbarte Speicherelemente und Speicherkondensatoren durch einen Isolationsbereich voneinander getrennt ausgebildet werden und bei welchem der jeweilige Isolationsbereich aus oder mit einer elektrisch isolierenden Hohlraumstruktur in dem für die Halbleiterspeichereinrichtung und die Kondensatoranordnung vorgesehenen Material ausgebildet wird.According to one Another aspect of the present invention is a method for Manufacturing a semiconductor memory device proposed in at which a capacitor arrangement of a plurality as storage elements serving and vertically arranged storage capacitors is at which spatially directly adjacent memory elements and storage capacitors be formed separated by an isolation area and in which the respective isolation area from or with a electrically insulating cavity structure in the semiconductor memory device and the capacitor arrangement provided material is formed.
Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung ist es vorgesehen, dass die Hohlraumstruktur als Anordnung aus einem oder mehreren Hohlräumen ausgebildet wird.at a preferred embodiment the method according to the invention For manufacturing a semiconductor memory device, it is provided that the cavity structure is formed as an arrangement of one or more cavities becomes.
In diesem Fall ist es gemäß einer anderen Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung alternativ oder zusätzlich vorgesehen, dass der jeweilige Hohlraum oder die Hohlräume mit einer elektrisch isolierenden Deckschicht abgedeckt werden.In In this case, it is according to one another embodiment the method according to the invention for producing a semiconductor memory device alternatively or additionally provided that the respective cavity or cavities with an electrically insulating cover layer are covered.
Gemäß einer anderen bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung ist es alternativ oder zusätzlich vorgesehen, dass der jeweilige Hohlraum als ein Ersatzbereich eines im Bereich des auszubildenden Hohlraums ursprünglich vorgesehenen Opfermaterials ausgebildet wird.According to one another preferred embodiment the method according to the invention for manufacturing a semiconductor memory device, it is alternative or additionally provided that the respective cavity as a spare area of a originally provided sacrificial material in the area of the trainee cavity is trained.
Der jeweilige Hohlraum kann gemäß einer vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung alternativ oder zusätzlich evakuiert ausgebildet werden.Of the each cavity can according to an advantageous Further development of the method according to the invention for producing a semiconductor memory device alternatively or additionally be trained evacuated.
Alternativ dazu kann der jeweilige Hohlraum bei einer anderen vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung mit einem Gas gefüllt ausgebildet werden, insbesondere mit einem inerten Gas.alternative For this purpose, the respective cavity in another advantageous Further development of the method according to the invention for manufacturing a semiconductor memory device with a gas filled trained be, especially with an inert gas.
Besonders bevorzugt ist, wenn der Speicherkondensator gemäß einer anderen vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung jeweils als ferroelektrischer Speicherkondensator ausgebildet wird, und zwar insbesondere als Anordnung aus einem zwischen einer ersten Elektrodeneinrichtung und einer zweiten Elektrodeneinrichtung angeordneten ferroelektrischen Speichermaterialbereich.Especially preferred is when the storage capacitor according to another advantageous Further development of the method according to the invention for producing a semiconductor memory device in each case as ferroelectric Storage capacitor is formed, in particular as Arrangement of a between a first electrode means and a second electrode device arranged ferroelectric Storage material area.
Es ist ferner vorteilhaft, wenn die Speicherkondensatoren bei einer anderen Fortbildung des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung zueinander lateral benachbart ausgebildet werden, insbesondere etwa in einer gemeinsamen vertikalen Schicht liegend.It is also advantageous if the storage capacitors at a another development of the method for manufacturing according to the invention a semiconductor memory device laterally adjacent to each other be formed, in particular approximately in a common vertical Layer lying.
Es kann gemäß einer anderen Ausgestaltungsform des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung eine Kondensatoranordnung vom Chaintyp vorgesehen werden.It may be provided in accordance with another embodiment of the method for producing a semiconductor memory device according to the invention a capacitor arrangement of the Chaint type become.
Bevorzugt wird, dass alternativ oder zusätzlich für jeden Speicherkondensator zum Zugriff auf diesen ein Auswahltransistor vorgesehen wird.Prefers will that alternatively or additionally for each Storage capacitor to access this a selection transistor is provided.
In diesem Fall ist es zusätzlich von Vorteil, wenn zum Ansprechen eines jeweiligen Speicherkondensators durch einen jeweils zugeordneten Auswahltransistor jeweils ein Plugbereich oder Anschlussbereich vorgesehen wird, welcher mit einer der Elektrodeneinrichtung des jeweiligen Speicherkondensators einerseits und mit einem Source-/Drainbereich eines Auswahltransistors andererseits verbunden wird.In In this case it is additional advantageous if to respond to a respective storage capacitor by a respective associated selection transistor in each case a plug area or connecting region is provided, which with one of the electrode device the respective storage capacitor on the one hand and with a source / drain region a selection transistor on the other hand is connected.
Es kann alternativ oder zusätzlich auch vorgesehen sein, dass der jeweilige Auswahltransistor unterhalb des jeweils zugeordneten Speicherkondensators ausgebildet wird.It may alternatively or additionally also be provided that the respective selection transistor below is formed of the respective associated storage capacitor.
Einerseits ist es denkbar, dass gemäß einer bevorzugten Fortbildung des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung ein jeweiliger Hohlraum der Hohlraumstruktur oberhalb eines Plugbereichs und lateral zum Plugbereich versetzt ausgebildet wird.On the one hand It is conceivable that according to a preferred Training of the method according to the invention for manufacturing a semiconductor memory device, a respective one Cavity of the cavity structure above a plug area and laterally is formed offset to the plug area.
Es ist aber alternativ dazu gemäß einer anderen bevorzugten Fortbildung des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung auch denkbar, dass ein jeweiliger Hohlraum der Hohlraumstruktur oberhalb eines Plugbereichs und an derselben lateralen Position wie der zugeordnete Plugbereich ausgebildet wird.It but is alternatively according to one Another preferred development of the method according to the invention for producing a semiconductor memory device also conceivable a respective cavity of the cavity structure above a Plug range and at the same lateral position as the assigned Plug area is formed.
Nachfolgend
werden diese und weitere Aspekte der vorliegenden Erfindung mit
anderen Worten noch einmal im Detail erläutert:
Die Erfindung betrifft
unter anderem insbesondere einen hochdichten Chain-FeRAM mit insbesondere vertikal
ausgebildeter Kondensatoranordnung einer Mehrzahl Speicherkondensatoren
sowie eine dabei vorgesehene Kondensatorentkopplung durch lange Luftspalte
oder lang gezogene Hohlraumstrukturen.In the following, these and further aspects of the present invention will be explained in detail in other words:
The invention relates, inter alia, in particular to a high-density chain FeRAM with, in particular, a vertically formed capacitor arrangement of a plurality of storage capacitors and a capacitor decoupling provided by long air gaps or elongated cavity structures.
Ein Ziel ist dabei zumindest die elektrische Entkopplung von vertikalen ferroelektrischen Speicherkondensatoren in hochdichten Chain-FeRAMs.One The aim is at least the electrical decoupling of vertical ferroelectric storage capacitors in high-density Chain-FeRAMs.
Grundlegendes Prinzip der vorliegenden Erfindung ist in diesem Fall das Ausbilden und Einbringen von langen Luftspalten oder Hohlräumen, die eine im Vergleich zu sonstigen Füllmaterialien sehr niedrige Dielektrizitätszahl besitzen. Durch die Hohlräume allgemein und durch die Luftspalte insbesondere werden das elektrische Ankoppeln und insbesondere das Übersprechen das elektrische Übersprechen der einzelnen Kondensatoren – insbesondere in einer Kondensatorkette – minimiert.Understanding Principle of the present invention is in this case the forming and introducing long air gaps or voids, which is one in comparison to other filling materials very low dielectric constant have. Through the cavities In general, and through the air gaps, in particular, the electrical Coupling and especially the crosstalk the electrical crosstalk the individual capacitors - in particular in a condenser chain - minimized.
Gegenstand der vorliegenden Erfindung sind weiterhin verschiedene Prozessabläufe, wie sie auch in den Figuren dargestellt sind. Diese beruhen zum Einen darauf, dass die Hohlräume und insbesondere die Luftspalte mittels einer Opferschicht, die nach Ausbildung und Strukturierung aufgegeben und entfernt wird, ausgebildet werden, und zum Anderen darauf, dass einmal ausgebildete Hohlräume, gegebenenfalls mit und ohne Opferschicht, mit einem Deckmaterial abgedeckt und versiegelt werden.object The present invention also provides various process flows, such as they are also shown in the figures. These are based on the one hand on the cavities and in particular the air gaps by means of a sacrificial layer, the abandoned after training and structuring and removed, be trained, and on the other hand, that once trained cavities optionally with and without sacrificial layer, with a covering material covered and sealed.
Nachfolgend wird die vorliegende Erfindung anhand bevorzugter Ausführungsformen auf der Grundlage der beigefügten schematischen Zeichnungen näher erläutert.following The present invention is based on preferred embodiments on the basis of the attached schematic drawings closer explained.
Nachfolgend werden strukturell und/oder funktionell ähnliche oder vergleichbare Elemente mit denselben Bezugszeichen bezeichnet, ohne dass in jedem Fall ihres Auftretens eine detaillierte Beschreibung wiederholt wird.following be structurally and / or functionally similar or comparable Elements denoted by the same reference numerals without being in any Case of their occurrence a detailed description is repeated becomes.
Anhand
der
Bei
diesem Verfahren wird zugrunde gelegt, dass zunächst ein Halbleitermaterialbereich
Die
soeben beschriebene Struktur ist der Ausgangspunkt für die nachfolgend
zu beschreibende Prozessabfolge zur erfindungsgemäßen Herstellung
einer Ausführungsform
der erfindungsgemäßen Halbleiterspeichereinrichtung
Zunächst wird
durch an sich bekannte Maßnahmen
im Isolationsbereich
Auf
der so erhaltenen planaren Struktur mit Oberflächenbereich
Im Übergang
zu dem in den
Im Übergang
zu den in den
Im Übergang
zu dem in
Sämtliche bisher beschriebenen Ätzvorgänge können mittels Verfahren des reaktiven Ionenätzens oder mittels RIE-Verfahren durchgeführt werden.All previously described etching processes can by means of Method of reactive ion etching or by RIE method carried out become.
Die
in
Bei
der ersten Ausführungsform
des erfindungsgemäßen Verfahrens
wird, wie das in
Im Übergang
zu der in
Bei
einer anderen Vorgehensweise wird, ausgehend von der
- 1010
- Kondensatoranordnungcapacitor arrangement
- 1111
- Speicherelement, SpeicherzelleStorage element, memory cell
- 1414
- erste Elektrodeneinrichtungfirst electrode means
- 1616
- Speichermaterial, Speichermaterialbereich,Storage material Storage material area,
- Kondensatordielektrikum, Ferroelektrikumcapacitor dielectric, ferroelectric
- 1818
- zweite Elektrodeneinrichtungsecond electrode means
- 2020
- Halbleitermaterialbereich, SubstratSemiconductor material region, substratum
- 20a20a
- Oberflächenbereich surface area
- 2121
- erster Materialbereich, erster Schichtbefirst Material area, first layer
- reichrich
- 2222
- zweiter Materialbereich, zweiter Schichtbesecond Material area, second layer
- reich, p-Wannerich, p-well
- 2323
- Dotierbereich für Sourcebereich, Sourcedoping for source area, source
- 2424
- Dotierbereich für Drainbereich, Drainbereichdoping for drainage area, drain region
- 2525
- Metallisierungmetallization
- 3030
- Isolationsbereich, SiliziumdioxidQuarantine, silica
- 30a30a
- Oberflächenbereichsurface area
- 3131
- Isolation für Gate G und Wortleitung WLisolation for gate G and word line WL
- 4040
- erste, dünne Isolationsschichtfirst, thin insulation layer
- 40a40a
- Oberflächenbereichsurface area
- 5050
- Materialbereich/Material für SpeichermateriMaterial region / Material for storage materials
- al bzw. Kondensatordielektrikum, Pb(Zr,Ti)O3 al or capacitor dielectric, Pb (Zr, Ti) O 3
- oder PZTor PZT
- 50a50a
- Oberflächenbereichsurface area
- 6060
- zweite, dünne Isolationsschichtsecond, thin insulation layer
- 60a60a
- Oberflächenbereichsurface area
- 7070
- Hartmaskehard mask
- 7272
- Ausnehmung, Trenchrecess trench
- 72'72 '
- erweiterte Ausnehmung, erweiterter TrenchAdvanced Recess, extended trench
- 8080
- Elektrodenmaterialelectrode material
- 9090
- Hartmaskehard mask
- 9292
- IsolationsbereichQuarantine
- 9595
- Opfermaterial, PolyimidSacrificial material, polyimide
- 9797
- Abdeckschicht, erste Abdeckschicht, porösescovering, first covering layer, porous
- Siliziumoxidsilica
- 9898
- Versiegelungsschicht, VersiegelungsmaterialSealing layer, sealing material
- zweite Abdeckschichtsecond covering
- 100100
- erfindungsgemäße Halbleiterspeichereinrichinventive semiconductor memory device
- tungtung
- BB
- Barrierebereich, DiffusionsbarriereBarrier region, diffusion barrier
- CC
- Speicherkondensatorstorage capacitor
- DD
- Drainbereich, Drain, DrainelektrodeDrain region, Drain, drain electrode
- GG
- Gatebereich, Gate, GateelektrodeGate area Gate, gate electrode
- GOXGOX
- Gateisolation, GateoxidGate insulation, gate oxide
- HH
- Hohlraumstrukturcavity structure
- HH
- Hohlraumcavity
- II
- IsolationsbereichQuarantine
- PP
- Plugbereich, Anschlussbereich, AnschlussPlug area Connection area, connection
- SS
- Sourcebereich, Source, SourceelektrodeSource region, Source, source electrode
- TT
- Auswahltransistorselection transistor
- WLWL
- Wortleitungwordline
Claims (28)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005004376A DE102005004376A1 (en) | 2005-01-31 | 2005-01-31 | Semiconductor memory device e.g. high-density chain-ferroelectric RAM, has capacitor arrangement with capacitors serving as memory units, where memory units and capacitors are separated from each other by insulation area |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005004376A DE102005004376A1 (en) | 2005-01-31 | 2005-01-31 | Semiconductor memory device e.g. high-density chain-ferroelectric RAM, has capacitor arrangement with capacitors serving as memory units, where memory units and capacitors are separated from each other by insulation area |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102005004376A1 true DE102005004376A1 (en) | 2006-08-10 |
Family
ID=36709506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005004376A Ceased DE102005004376A1 (en) | 2005-01-31 | 2005-01-31 | Semiconductor memory device e.g. high-density chain-ferroelectric RAM, has capacitor arrangement with capacitors serving as memory units, where memory units and capacitors are separated from each other by insulation area |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102005004376A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102956463A (en) * | 2011-08-12 | 2013-03-06 | 瑞创国际公司 | Method for fabricating a damascene self-aligned ferroelectric random access memory (f-ram) having a ferroelectric capacitor aligned with a three dimensional transistor structure |
US10347829B1 (en) | 2011-08-12 | 2019-07-09 | Cypress Semiconductor Corporation | Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) device structure employing reduced processing steps |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4987101A (en) * | 1988-12-16 | 1991-01-22 | International Business Machines Corporation | Method for providing improved insulation in VLSI and ULSI circuits |
US6472266B1 (en) * | 2001-06-18 | 2002-10-29 | Taiwan Semiconductor Manufacturing Company | Method to reduce bit line capacitance in cub drams |
US6492245B1 (en) * | 2001-10-16 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Method of forming air gap isolation between a bit line contact structure and a capacitor under bit line structure |
US20030168717A1 (en) * | 1999-09-27 | 2003-09-11 | Hae-Jeong Lee | Method for fabricating capacitor array preventing crosstalk between adjacent capacitors in semiconductor device |
-
2005
- 2005-01-31 DE DE102005004376A patent/DE102005004376A1/en not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4987101A (en) * | 1988-12-16 | 1991-01-22 | International Business Machines Corporation | Method for providing improved insulation in VLSI and ULSI circuits |
US20030168717A1 (en) * | 1999-09-27 | 2003-09-11 | Hae-Jeong Lee | Method for fabricating capacitor array preventing crosstalk between adjacent capacitors in semiconductor device |
US6472266B1 (en) * | 2001-06-18 | 2002-10-29 | Taiwan Semiconductor Manufacturing Company | Method to reduce bit line capacitance in cub drams |
US6492245B1 (en) * | 2001-10-16 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Method of forming air gap isolation between a bit line contact structure and a capacitor under bit line structure |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102956463A (en) * | 2011-08-12 | 2013-03-06 | 瑞创国际公司 | Method for fabricating a damascene self-aligned ferroelectric random access memory (f-ram) having a ferroelectric capacitor aligned with a three dimensional transistor structure |
CN102956463B (en) * | 2011-08-12 | 2015-11-18 | 瑞创国际公司 | Be used for manufacturing the method for inserted autoregistration ferroelectric RAM (F-RAM) |
US10347829B1 (en) | 2011-08-12 | 2019-07-09 | Cypress Semiconductor Corporation | Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) device structure employing reduced processing steps |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102021100089B4 (en) | THREE-DIMENSIONAL STORAGE DEVICE AND METHOD | |
DE102004031385B4 (en) | A method of fabricating ridge field effect transistors in a DRAM memory cell array, curved channel field effect transistors, and DRAM memory cell array | |
DE10362018B4 (en) | Arrangement and method for the production of vertical transistor cells and transistor-controlled memory cells | |
DE3788499T2 (en) | Semiconductor trench capacitor structure. | |
DE102004055463B4 (en) | Integrated circuit device having capacitor electrodes with insulating spacers thereon and method of making the same | |
DE112018007788T5 (en) | THREE-DIMENSIONAL STORAGE DEVICE WITH MULTIPLE STACKS AND METHOD OF MANUFACTURING IT | |
DE102006049158A1 (en) | Transistor, memory cell array and method of manufacturing a transistor | |
DE10204871A1 (en) | Capacitorless 1-transistor DRAM cell and manufacturing process | |
DE102010003452B4 (en) | A method of manufacturing a semiconductor device having a capacitor formed in the contact plane | |
DE102005026944A1 (en) | Contact Scheme for memory arrangement and manufacturing method thereof | |
DE10308888A1 (en) | Two-capacitor apparatus in or on a substrate where the outer capacitor partially encloses the inner capacitor useful in computer and semiconductor technology, e.g. for dynamic random access memory (DRAM) components | |
DE19811882A1 (en) | DRAM cell arrangement | |
DE10258194A1 (en) | Semiconductor memory with charge trapping memory cells and manufacturing process | |
DE102020116563A1 (en) | SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME | |
EP1116270A1 (en) | Integrated circuit comprising vertical transistors, and a method for the production thereof | |
DE10334547B4 (en) | A manufacturing method for a trench capacitor with an insulation collar, which is electrically connected on one side to a substrate via a buried contact | |
DE102005037029B4 (en) | Process for producing a semiconductor product and semiconductor product | |
EP1709681B1 (en) | Semiconductor memory cell and corresponding method of producing the same | |
DE102005004376A1 (en) | Semiconductor memory device e.g. high-density chain-ferroelectric RAM, has capacitor arrangement with capacitors serving as memory units, where memory units and capacitors are separated from each other by insulation area | |
DE102004021401A1 (en) | Stack capacitor array and method of manufacturing a stacked capacitor array | |
DE102006003393A1 (en) | Method for contacting bit lines for non-volatile memory cells | |
DE4409718A1 (en) | Capacitor for a semiconductor device and method for its production | |
DE102005024944B3 (en) | Contact structure for a stacked DRAM storage capacitor | |
DE10057806B4 (en) | Ferroelectric memory device and method for its production | |
DE102004022602A1 (en) | Method for producing a trench capacitor, method for producing a memory cell, trench capacitor and memory cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ON | Later submitted papers | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |