DE102004058395A1 - Stackable semiconductor chip wiring method, involves applying filling material into semiconductor chip adjacent region, and applying conductive layer on chip front side, and connecting chip contacting region with contacting surfaces - Google Patents

Stackable semiconductor chip wiring method, involves applying filling material into semiconductor chip adjacent region, and applying conductive layer on chip front side, and connecting chip contacting region with contacting surfaces Download PDF

Info

Publication number
DE102004058395A1
DE102004058395A1 DE102004058395A DE102004058395A DE102004058395A1 DE 102004058395 A1 DE102004058395 A1 DE 102004058395A1 DE 102004058395 A DE102004058395 A DE 102004058395A DE 102004058395 A DE102004058395 A DE 102004058395A DE 102004058395 A1 DE102004058395 A1 DE 102004058395A1
Authority
DE
Germany
Prior art keywords
chip
semiconductor chip
contacting
horizontal surface
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004058395A
Other languages
German (de)
Inventor
Thorsten Meyer
Harry Hedler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004058395A priority Critical patent/DE102004058395A1/en
Publication of DE102004058395A1 publication Critical patent/DE102004058395A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

The method involves arranging a semiconductor chip with its rear side (101) on a horizontal surface (200) and between contacting surfaces (6). A front side of the chip exhibits a chip contacting region (2). A filling material on the surface (200) is applied laterally into the semiconductor chip adjacent region. A conductive layer is applied and structured on the front side. The material connects the region (2) with the surfaces (6). An independent claim is also included for a semiconductor device with a stacked semiconductor chip.

Description

Die vorliegende Erfindung betrifft Verfahren zum Verdrahten von einem stapelbaren Halbleiterchip und eine Halbleitervorrichtung mit gestapelten Halbleiterchips, welche mit dem erfindungsgemäßen Verfahren herstellbar ist.The The present invention relates to methods of wiring one stackable semiconductor chip and a semiconductor device with stacked semiconductor chips, which with the inventive method can be produced.

Die Länge von Verdrahtungen zwischen Halbleiterchips in einer Halbleitervorrichtung ist mit maßgeblich für die Verlustleistung und auch die Probleme mit der Impedanzanpassung von Verdrahtungen für Hochfrequenzanwendungen. Die Länge der Verdrahtung kann neben einer Erhöhung der Integrationsdichte auf der Ebene eines einzelnen Halbleiterchips auch durch eine dichte Anordnung der Halbleiterchips auf einer Leiterplatte erreicht werden. Eine besonders dichte Anordnung lässt sich erreichen, wenn die Halbleiterchips gestapelt werden.The length of Wirings between semiconductor chips in a semiconductor device is relevant for the Power loss and also the problems with the impedance matching of wiring for High frequency applications. The length The wiring can be next to an increase in the integration density at the level of a single semiconductor chip also by a dense Arrangement of the semiconductor chips can be achieved on a circuit board. A particularly dense arrangement can be achieved if the Semiconductor chips are stacked.

Eine Stapelung von Halbleiterchips ist möglich, wenn eine Verdrahtungseinrichtung bereitgestellt wird, welche von einer Oberseite und einer Unterseite des Halbleiterchips kontaktierbar ist und zugleich mit einem Chipkontaktierungsbereich des Halbleiterchips verbunden ist.A Stacking of semiconductor chips is possible if a wiring device which is provided from a top and a bottom the semiconductor chip is contacted and at the same time with a Chipkontaktierungsbereich the semiconductor chip is connected.

Obwohl die vorliegende Erfindung anhand eines Verfahrens zum Verdrahten und Stapeln von mehreren Halbleiterchips beschrieben wird, ist dieses Verfahren nicht darauf beschränkt, sondern betrifft allgemein Verfahren zum Verdrahten von Halbleiterchips, wobei die Halbleiterchips optional auch gestapelt werden können.Even though the present invention by a method for wiring and stacking is described by a plurality of semiconductor chips, this is Method not limited to but generally relates to methods for wiring semiconductor chips, wherein the semiconductor chips can optionally also be stacked.

Zur Erläuterung der vorliegenden Problematik ist in 25 eine allgemein bekannte Halbleitervorrichtung mit einem Stapel aus drei Halbleiterchips 401 dargestellt. Auf jedem der Halbleiterchips 401 ist auf der Seite mit einem Chipkontaktierungsbereich 402 eine Verdrahtungseinrichtung bestehend aus Bondingdrähten 406, einer strukturierten leitfähigen Schicht 405, einem Interposer 403 und externen Kontakten 408 angeordnet. Der Interposer 403 weist auf beiden Seiten Kontaktierungsflächen auf, welche untereinander verbunden sind. Durch ein Aufeinandersetzen der Halbleiterchips 401 mit der Verdrahtungseinrichtung wird über die externen Kontakte 408 eine Verbindung der Halbleiterchips untereinander erreicht.To explain the present problem is in 25 a well-known semiconductor device with a stack of three semiconductor chips 401 shown. On each of the semiconductor chips 401 is on the side with a chip contacting area 402 a wiring device consisting of bonding wires 406 , a structured conductive layer 405 , an interposer 403 and external contacts 408 arranged. The interposer 403 has contact surfaces on both sides, which are interconnected. By stacking the semiconductor chips 401 with the wiring device is via the external contacts 408 achieved a connection of the semiconductor chips with each other.

Das Verfahren zur Herstellung dieses Stapels ist jedoch sehr aufwändig. An jeden einzelnen Halbleiterchip müssen unter anderem die Bondingdrähte, der Interposer und die externen Kontakte angebracht werden. Eine parallele Verarbeitung vieler Halbleiterchips durch einige wenige Verfahrensschritte ist hierbei nicht möglich. Daher ergeben sich hohe Herstellungskosten für einen einzelnen Halbleiterchip, da diese nicht auf eine Mehrzahl an Halbleiterchips umgelegt werden können. Zudem ist die Verwendung der Interposer aufgrund derer hohen Anzahl an Herstellungs- und Verarbeitungsschritten unerwünscht.The However, a method for producing this stack is very complicated. At need every single semiconductor chip including the bonding wires, the interposer and the external contacts are attached. A Parallel processing of many semiconductor chips by a few Process steps is not possible here. Therefore, high results Production costs for a single semiconductor chip, since these are not on a plurality can be transferred to semiconductor chips. In addition, the use is the Interposer due to its high number of manufacturing and Processing steps undesirable.

Ein weiteres dem Anmelder bekanntes Verfahren bildet Durchkontaktierungen unmittelbar durch das Halbleitersubstrat des Halbleiterchips aus, um Kontaktierungsflächen auf der Oberseite und der Unterseite des Halbleiterchips miteinander zu verbinden. Jedoch ist das Einbringen ausreichend tiefer und durchgehender Öffnungen in das Halbleitersubstrat sehr aufwändig.One Another method known to the Applicant forms vias directly through the semiconductor substrate of the semiconductor chip to contacting surfaces on the top and bottom of the semiconductor chip with each other connect to. However, the insertion is sufficiently deep and through openings in the semiconductor substrate very expensive.

Es ist Aufgabe der vorliegenden Erfindung ein Verfahren zum Verdrahten von stapelbaren Halbleiterchips bereitzustellen, welches mit einer geringeren Anzahl an Verfahrensschritten und insbesondere mit einer geringeren Anzahl an seriell auszuführenden Verfahrensschritten auskommt. Es ist eine weitere Aufgabe der vorliegenden Erfindung aufwändige Strukturierungsprozesse und/oder Substrate zu vermeiden.It The object of the present invention is a method for wiring of stackable semiconductor chips to be provided with a less number of process steps and in particular with a fewer number of serially executed process steps gets along. It is another object of the present invention elaborate structuring processes and / or to avoid substrates.

Die vorgenannten Aufgaben werden durch das Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst und durch die Halbleitervorrichtung mit den Merkmalen des Anspruchs 10.The The above objects are achieved by the method with the features of claim 1 and by the semiconductor device having the features of claim 10th

Das erfindungsgemäße Verfahren sieht folgende Verfahrenschritte vor, um mindestens einen stapelbaren Halbleiterchip zu verdrahten. In einem ersten Verfahrensschritt wird mindestens einer der Halbleiterchips mit dessen Rückseite auf einer horizontalen Fläche und zwischen Kontaktierungsflächen auf der horizontalen Fläche angeordnet, wobei eine strukturierte Vorderseite des Halbleiterchips einen Chipkontaktierungsbereich aufweist. In einem weiteren Verfahrensschritt wird eine Füllmasse auf der horizontalen Fläche in mindestens einem lateral an den Halbleiterchip angrenzendem Bereich aufgebracht, wobei mindestens eine der Kontaktierungsflächen auf der horizontalen Fläche nicht von der Füllmasse überdeckt wird. Nachfolgend wird eine leitfähige Schicht auf die strukturierte Vorderseite und auf die Füllmasse zum Verbinden des Chipkontaktierungsbereichs mit der Kontaktierungsfläche aufgebracht und strukturiert.The inventive method provides the following method steps to at least one stackable To wire the semiconductor chip. In a first process step is at least one of the semiconductor chips with its back on a horizontal surface and between contacting surfaces on the horizontal surface arranged, wherein a structured front side of the semiconductor chip has a chip contacting region. In a further process step becomes a filling material on the horizontal surface in at least one laterally adjacent to the semiconductor chip area applied, wherein at least one of the contacting surfaces the horizontal surface not covered by the filling compound becomes. Subsequently, a conductive layer on the structured Front and on the filling applied for connecting the chip contacting region with the contacting surface and structured.

Eine wesentliche Idee der vorliegenden Erfindung ist, dass mindestens eine Mehrzahl an Halbleiterchips auf der horizontalen Fläche angeordnet werden. Die nachfolgenden Verfahrensschritte werden dann parallel auf alle Halbleiterchips auf der horizontalen Fläche angewandt.A essential idea of the present invention is that at least a plurality of semiconductor chips are arranged on the horizontal surface. The subsequent process steps are then parallel to all Semiconductor chips applied on the horizontal surface.

Ein weitere Idee der vorliegenden Erfindung ist, dass die vertikale Verdrahtung in einem lateral an den Halbleiterchip angrenzenden Bereich vorgenommen wird. Dazu wird die Füllmasse angrenzend aufgebracht, wobei die Kontaktierungsfläche auf der horizontalen Fläche nicht bedeckt wird. Eine nachfolgende Herstellung der strukturierten leitfähigen Schicht kann dann den Chipkontaktierungsbereich mit der Kontaktierungsfläche verbinden. Der Vorteil dieses Verfahrens ist, dass sich die Füllmasse einfacher strukturieren lässt als das Halbleiterma terial des Halbleiterchips, insbesondere um eine Öffnung in das Substrat einzubringen, welche die Kontaktierungsfläche nicht bedeckt.One Another idea of the present invention is that the vertical Wiring in a laterally adjacent to the semiconductor chip Area is made. For this, the filling compound is applied adjacent, wherein the contacting surface on the horizontal surface not covered. A subsequent production of the structured conductive layer can then connect the chip contacting region with the contacting surface. The advantage of this method is that the filling mass easier to structure as the Halbleiterma material of the semiconductor chip, in particular to an opening into the substrate, which does not have the contacting surface covered.

Zur Begriffsklärung seien folgende Anmerkungen angeführt. Die Halbleiterchips sind vereinzelte ungehäuste Halbleiterchips. Die strukturierte Vorderseite der Halbleiterchips bezeichnet hierbei die Oberfläche, in deren unmittelbarer Nähe Halbleiterbauelemente, wie zum Beispiel Transistoren, des Halbleiterchips angeordnet sind. Eine Kontaktierung der Halbleiterbauelemente ist über den Chipkontaktierungsbereich möglich. Der Chipkontaktierungsbereich weist im allgemeinen eine Vielzahl an einzelnen Kontakten auf. Der Vorderseite liegt die Rückseite gegenüber. Die horizontale Fläche ist eine fiktive Fläche, welche weitgehend eben ist und nicht durch einen spezifischen Körper in ihrer Ausdehnung beschränkt ist. Die Kontaktierungsfläche ist die Oberfläche eines Abschnitts einer beliebigen leitfähigen Struktur in der horizontalen Fläche.to disambiguation the following comments are given. The semiconductor chips are isolated unhoused semiconductor chips. The structured Front side of the semiconductor chips denotes the surface, in their immediate vicinity Semiconductor devices, such as transistors, of the semiconductor chip are arranged. A contacting of the semiconductor components is via the Chip contacting possible. The chip contacting region generally has a plurality on individual contacts. The front is opposite the back. The horizontal surface is a fictitious surface, which is largely flat and not by a specific body in limited in their extent is. The contact surface is the surface a section of any conductive structure in the horizontal Area.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Ausgestaltungen des im Patentanspruch 1 angegebenen Verfahrens und der im Patentanspruch 10 angegebenen Vorrichtung, welche mit dem erfindungsgemäßen Verfahren hergestellt wird.In the dependent claims find advantageous developments and refinements of in claim 1 specified method and in the claim 10 specified device, which with the inventive method will be produced.

Eine besonders bevorzugte Weiterbildung des erfindungsgemäßen Verfahrens sieht vor, dass eine Abfolge der Verfahrensschritte mindestens einmal wiederholt wird, wobei die den Abfolgen zugehörigen horizontalen Flächen vertikal beabstandet sind, so dass die Halbleiterchips vertikal gestapelt werden. Eine der Kontaktierungsflächen in der horizontalen Fläche wird durch einen Abschnitt einer der strukturierten leitfähigen Schichten gebildet, welche in einer der vorhergehenden Abfolgen erstellt wurden.A Particularly preferred embodiment of the method according to the invention provides that a sequence of process steps at least once is repeated, wherein the sequences associated horizontal surfaces vertically are spaced so that the semiconductor chips stacked vertically become. One of the contacting surfaces in the horizontal surface becomes through a portion of one of the structured conductive layers formed, which were created in one of the previous sequences.

Eine Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, dass vor dem ersten Verfahrensschritt ein Träger mit einer Oberseite als horizontale Fläche bereitgestellt wird, wobei auf dem Träger mindestens eine obere Kontaktierungsfläche auf der Oberseite des Trägers als Kontaktierungsfläche der horizontalen Fläche vorgesehen ist. Der Träger bildet die Grundlage für einen Stapel von Halbleiterchips und gewährt die mechanische Stabilität. Zudem ist es möglich den Träger mit externen Kontaktierungen auf der Unterseite zu versehen und diese innerhalb des Trägers mit der Oberseite zu verbinden, um die Halbleitervorrichtung für eine Endmontage bereitzustellen.A Embodiment of the method according to the invention provides that before the first step, a carrier with an upper surface is provided as a horizontal surface, wherein on the carrier at least an upper contacting surface on the top of the carrier as a contact surface the horizontal surface is provided. The carrier forms the basis for a stack of semiconductor chips and provides the mechanical stability. moreover Is it possible the carrier to provide with external contacts on the bottom and these within the vehicle connect to the top to the semiconductor device for a final assembly provide.

Eine weitere Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, dass das Aufbringen der Füllmasse die folgenden zwei Verfahrensschritte aufweist, Aufbringen mindestens einer leitfähigen Erhebung auf mindestens eine der Kontaktierungsflächen der horizontalen Fläche und Auffüllen des lateral angrenzenden Bereichs mit der Füllmasse. Die leitfähigen Erhebung bildet somit eine vertikale Durchkontaktierung in der Füllmasse aus, um die strukturierte leitfähige Schicht mit der Kontaktierungsfläche auf der horizontalen Fläche zu verbinden. Vorteilhafterweise ragt die leitfähigen Erhebung aus der Füllmasse heraus, so dass ein sicherer Kontakt mit der leitfähigen Schicht gewährleistet ist.A Further embodiment of the method according to the invention provides that the application of the filling material the following two steps, applying at least a conductive Survey on at least one of the contact surfaces of the horizontal surface and padding the laterally adjacent area with the filling material. The conductive survey thus forms a vertical via in the filling off to the structured conductive Layer with the contact surface on the horizontal surface connect to. Advantageously, the conductive elevation protrudes from the filling compound out, leaving a secure contact with the conductive layer guaranteed is.

Eine besonders bevorzugte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, dass das Aufbringen der Füllmasse die folgenden zwei Verfahrensschritte aufweist: Auffüllen des lateral angrenzenden Bereichs mit der Füllmasse und Einbringen einer durchgehenden vertikalen Öffnung in die Füllmasse von einer oberen Seite der Füllmasse aus bis zu der horizontalen Fläche dieser Abfolge oder einer vorhergehenden Abfolge. Die leitfähige Schicht scheidet sich dann auch in der vertikalen Öffnung ab und gewährleistet die Verbindung der Kontaktierungsfläche mit dem Chipkontaktierungsbereich. Vorteilhafterweise ist das Einbringen von Öffnungen in eine Füllmasse mit geringem Aufwand möglich. Bevorzugterweise weisen die vertikalen durchgehenden Öffnungen Seitenwände mit einer Neigung von weniger als 90° zur horizontalen Fläche auf. Dies erleichtert das Aufbringen der leitfähigen Schicht auf die Seitenwände.A particularly preferred embodiment of the method according to the invention provides that the application of the filling compound the following two steps has: fill up the laterally adjacent area with the filling compound and introducing a continuous vertical opening in the filling from an upper side of the filling out to the horizontal area this sequence or a previous sequence. The conductive layer separates then also in the vertical opening and guaranteed the connection of the contacting surface with the Chipkontaktierungsbereich. Advantageously, the introduction of openings in a filling material possible with little effort. Preferably, the vertical through openings side walls with an inclination of less than 90 ° to the horizontal surface. This facilitates the application of the conductive layer to the sidewalls.

Eine besondere Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, dass vor dem ersten Verfahrensschritt eine adhäsive Schicht auf die horizontale Fläche aufgebracht wird, um die Halbleiterchips zu fixieren.A particular embodiment of the method according to the invention provides that before the first process step, an adhesive layer on the horizontal area is applied to fix the semiconductor chips.

Eine Halbleitervorrichtung mit gestapelten Halbleiterchips weist auf: einen Träger, der eine Oberseite aufweist, auf welcher Kontaktierungsflächen angeordnet sind; mindestens zwei Halbleiterchips, welche auf vertikal zueinander beabstandeten Flächen angeordnet sind und jeweils eine strukturierte Vorderseite aufweisen, auf welcher ein Chipkontaktierungsbereich angeordnet ist, welcher von dem Träger abgewandt orientiert ist; eine Füllmasse, welche lateral angrenzend an dem Halbleiterchip vorgesehen ist und in welcher eine vertikale Verdrahtungseinrichtung vorgesehen ist, welche mit den Kontaktierungsflächen verbunden ist; und eine laterale Verdrahtungseinrichtung, welche den Chipkontaktierungsbereich mindestens eines Halbleiterchips mit dem vertikalen Verdrahtungseinrichtung verbindet.A semiconductor device having stacked semiconductor chips comprises: a carrier having an upper surface on which pads are arranged; at least two semiconductor chips, which are arranged on vertically spaced-apart surfaces and each have a structured front side, on which a Chipkontaktierungsbereich is arranged, which is oriented away from the carrier; a filler material provided laterally adjacent to the semiconductor chip and in which a vertical wiring device connected to the pads is provided; and a lateral ver a wiring device connecting the chip contacting region of at least one semiconductor chip to the vertical wiring device.

Ausführungsbeispiele der Erfindung sowie vorteilhafte Weiterbildungen sind in den Figuren der Zeichnungen dargestellt und in der nachfolgenden Beschreibung erläutert.embodiments The invention and advantageous developments are in the figures the drawings and in the following description explained.

Die schematischen Figuren zeigen:The schematic figures show:

1 bis 5 Teilquerschnitte zur Darstellung einer ersten Ausführungsform des erfindungsgemäßen Verfahrens; 1 to 5 Partial cross-sections to illustrate a first embodiment of the method according to the invention;

6 bis 13 Teilquerschnitte zur Darstellung einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens; 6 to 13 Partial cross sections for illustrating a second embodiment of the method according to the invention;

14 bis 16 Teilquerschnitte zur Darstellung einer dritten Ausführungsform des erfindungsgemäßen Verfahrens; 14 to 16 Partial cross-sections to illustrate a third embodiment of the method according to the invention;

17 bis 24 Teilquerschnitte zur Darstellung einer dritten Ausführungsform des erfindungsgemäßen Verfahrens; und 17 to 24 Partial cross-sections to illustrate a third embodiment of the method according to the invention; and

25 einen Teilquerschnitt zur Erläuterung der Problematik der vorliegenden Erfindung. 25 a partial cross section for explaining the problem of the present invention.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bauelemente.In the same reference numerals designate the same or functionally identical Components.

Mit Bezug auf die 1 bis 5 werden die wesentlichen Schritte einer Ausführungsform der vorliegenden Erfindung beschrieben. In 1 ist eine Fläche 200 dargestellt, welche planar ist. Die Fläche wird entweder durch einen Träger, unter anderem durch eine Leiterplatte oder eine tieferliegende andere Halbleiterstruktur gebildet. Die horizontale Fläche 200 ist durch Grenzlinien 201 horizontal in Abschnitte unterteilt, welche meist gitterförmig angeordnet sind, andere Ausgestaltungen der Anordnung dieser Abschnitte sind jedoch ebenfalls denkbar. Auf der Fläche 200 sind Kontaktierungsflächen 6 angeordnet, aus Gründen der Darstellung sind diese Kontaktierungsflächen 6 als in eine Richtung erhabene Strukturen dargestellt. Die erhabene Struktur ist jedoch beliebig und kann ebenso in die andere Richtung oder in beide Richtungen erhaben sein oder auch flächig ausgebildet sein. In einem ersten Verfahrensschritt werden in Freiräumen zwischen den Kontaktierungsflächen 6 ungehäuste Halbleiterchips 1 mit der Rückseite der Halbleiterchips 1 auf der horizontalen Fläche 200 angeordnet. Die strukturierte Vorderseite der Halbleiterchips 1 weist einen Chipkontaktierungsbereich 2 auf. In der Darstellung der 1 ist in nicht einschränkender Weise jeweils nur ein Halbleiterchip 1 pro Abschnitt angeordnet, jedoch ist die Zahl der Halbleiterchips 1 pro Abschnitt beliebig wählbar.With reference to the 1 to 5 the main steps of an embodiment of the present invention will be described. In 1 is an area 200 which is planar. The surface is formed either by a carrier, inter alia, by a printed circuit board or a deeper other semiconductor structure. The horizontal surface 200 is through borderlines 201 horizontally divided into sections, which are usually arranged in a grid, but other configurations of the arrangement of these sections are also conceivable. On the surface 200 are contacting surfaces 6 arranged, for the sake of illustration, these contacting surfaces 6 represented as structures raised in one direction. However, the raised structure is arbitrary and may also be raised in the other direction or in both directions or be formed flat. In a first process step are in free spaces between the contacting surfaces 6 unhoused semiconductor chips 1 with the back of the semiconductor chips 1 on the horizontal surface 200 arranged. The structured front side of the semiconductor chips 1 has a chip contacting area 2 on. In the presentation of the 1 is in a non-limiting manner only one semiconductor chip at a time 1 arranged per section, but the number of semiconductor chips 1 freely selectable per section.

2 zeigt die Halbleitervorrichtung nach einem weiteren Verfahrensschritt. Hierbei wird eine Füllmasse 3 in einem an den Halbleiterchip 1 angrenzenden Bereich auf die horizontalen Fläche 200 aufgebracht. In einem Freibereich 4 oberhalb der Kontaktierungsfläche 6 befindet sich keine Füllmasse 3, so dass die Kontaktierungsflächen 6 nicht überdeckt sind. Der Freibereich 4, kann in einer Ausführung ein Hohlraum in einer weiteren Ausführungsform mit einem leitfähigen Material ausgefüllt sein. Die Füllmasse 3 kann im Gegensatz zu der Darstellung in 2 auch die gesamte horizontalen Fläche 200 zwischen zwei Halbleiterchips 1 bedecken, abgesehen von den Kontaktierungsflächen 6. 2 shows the semiconductor device after a further method step. This is a filler 3 in one to the semiconductor chip 1 adjacent area on the horizontal surface 200 applied. In a free area 4 above the contact surface 6 there is no filling material 3 so that the contacting surfaces 6 are not covered. The outdoor area 4 In one embodiment, in another embodiment, a cavity may be filled with a conductive material. The filling material 3 may be contrary to the illustration in 2 also the entire horizontal area 200 between two semiconductor chips 1 cover, except for the contact surfaces 6 ,

3 zeigt die Halbleitervorrichtung nach einem dritten Verfahrensschritt. Dabei wird eine leitfähige Schicht auf der strukturierten Vorderseite 100 des Halbleiterchips 1 und auf dem Füllmaterial 3 aufgebracht und nachfolgend strukturiert, so dass eine Verdrahtungseinrichtung 5 gebildet wird, welche den Chipkontaktierungsbereich 2 mit der Kontaktierungsfläche 6 auf der horizontalen Fläche 200 verbindet. Im Fall, dass der Freibereich 4 ein Hohlraum ist, wird die leitfähige Schicht auch an den Seitenwänden des Hohlraums aufgebracht, um die vertikale Verdrahtung zu formen. 3 shows the semiconductor device after a third process step. This creates a conductive layer on the textured front 100 of the semiconductor chip 1 and on the filler 3 applied and subsequently structured, so that a wiring device 5 is formed, which the Chipkontaktierungsbereich 2 with the contact surface 6 on the horizontal surface 200 combines. In the event that the outdoor area 4 is a void, the conductive layer is also applied to the sidewalls of the cavity to form the vertical wiring.

4 zeigt die Halbleitervorrichtung in einer Aufsicht. Die Führung der Verdrahtungseinrichtung 5, welche abwechselnd eine Kontaktierungsfläche 6 auf der linken und rechten Seite des Halbleiterchips 1 mit dem Chipkontaktierungsbereich 2 verbindet, sowie die Anordnung der Chipkontaktierungsbereiche 2 ist nur eine von vielen möglichen Ausgestaltungen. 4 shows the semiconductor device in a plan view. The guide of the wiring device 5 , which alternately a contact surface 6 on the left and right sides of the semiconductor chip 1 with the chip contacting area 2 connects, as well as the arrangement of Chipkontaktierungsbereiche 2 is just one of many possible configurations.

5 zeigt die Halbleitervorrichtung in einer Teilschnittansicht, nachdem die zuvor beschriebenen Verfahrenschritte ein zweites Mal ausgeführt wurden, um einen Stapel zweier verdrahteter Halbleiterchips 1, 11 herzustellen. Der zweite Halbleiterchip 11 wird mit seiner Rückseite 113 auf einer zweiten horizontalen Fläche 210 angeordnet. Die zweite horizontalen Fläche 210 ist vertikal beabstandet zu der ersten horizontalen Fläche 200 und ist durch die strukturierte Vorderseite 100 des ersten Halbleiterchips 1 oder eine Schicht auf der Vorderseite 100 gebildet, sowie durch das angrenzende Füllmaterial. Die Kontaktierungsfläche 16 auf der zweiten Ebene wird durch einen Bereich der Verdrahtungseinrichtung 5 gebildet oder durch die Oberfläche des Freibereichs 4, wobei der Freibereich 4, wie zuvor erwähnt aufgefüllt sein kann oder eine durch die leitfähige Schicht bedeckte Oberfläche aufweist. Die vorgenannten Verfahrensschritte können so häufig wiederholt werden, bis ein Stapel mit der gewünschten Anzahl von Halbleiterchips 1, 11 erstellt ist. In einem der abschließenden Schritte werden die Stapel entlang der Grenzlinie 201 vereinzelt. 5 shows the semiconductor device in a partial sectional view, after the previously described method steps have been performed a second time around a stack of two wired semiconductor chips 1 . 11 manufacture. The second semiconductor chip 11 is with his back 113 on a second horizontal surface 210 arranged. The second horizontal surface 210 is vertically spaced from the first horizontal surface 200 and is through the textured front 100 of the first semiconductor chip 1 or a layer on the front 100 formed, as well as by the adjacent filler. The contact surface 16 on the second level is through a range of wiring device 5 formed or through the surface of the outdoor area 4 , where the outdoor area 4 as noted above, or having a surface covered by the conductive layer. The aforementioned method steps can be repeated so often until a stack with the desired number of semiconductors crisps 1 . 11 is created. In one of the final steps, the stacks will be along the borderline 201 sporadically.

Mit Bezug auf die 6 bis 16 wird ein zweite Ausführungsform der vorliegenden Erfindung im Detail beschrieben. In 6 ist ein Teilquerschnitt eines Trägers 300 zwischen zwei Grenzlinien 201 dargestellt. Der Träger 300 setzt sich in gleicher Weise nach links und rechts bis zu einem nicht dargestellten Rand des Trägers 300 periodisch fort. Der Träger 300 weist untere Kontaktierungsflächen 301 auf einer Unterseite 221 des Trägers 300 und obere Kontaktierungsflächen 26 auf einer Oberseite 220 des Trägers 300 auf. Eine interne Verdrahtungseinrichtung 302 verbindet die oberen Kontaktierungsflächen 26 mit den unteren Kontaktierungsflächen 221. In einem ersten Bereich auf der Oberseite 220 des Trägers 300 befinden sich keine oberen Kontaktierungsflächen 26. Der Träger 300 kann z. B. eine mehrlagige Leiterplatte oder auch ein Interposersubstrat mit einer internen Verdrahtungseinrichtung sein.With reference to the 6 to 16 A second embodiment of the present invention will be described in detail. In 6 is a partial cross-section of a carrier 300 between two borderlines 201 shown. The carrier 300 sits in the same way to the left and right to an edge of the carrier, not shown 300 periodically away. The carrier 300 has lower contact surfaces 301 on a bottom 221 of the carrier 300 and upper contacting surfaces 26 on a top 220 of the carrier 300 on. An internal wiring device 302 connects the upper contact surfaces 26 with the lower contact surfaces 221 , In a first area on the top 220 of the carrier 300 There are no upper contact surfaces 26 , The carrier 300 can z. Example, a multilayer printed circuit board or an interposer substrate with an internal wiring device.

Nach dem Bereitstellen des vorgenannten Trägers 300 wird in dem ersten Bereich eine adhäsive Schicht 27 auf die Oberseite 220 des Trägers 300 aufgebracht, wie in 7 dargestellt. Die adhäsive Schicht 27 wird unter anderen Möglichkeiten aufgedruckt oder aufgesprüht und weist ein Polymer und/oder ein Harz auf. Auf diese adhäsive Schicht wird nachfolgend ein ungehäuster Halbleiterchip 21 mit seiner Rückseite 121 angeordnet (8). Der Halbleiterchip 21 weist auf einer strukturierten Vorderseite 120 einen Chipkontaktierungsbereich 22 auf. Der Chipkontaktierungsbereich 22 ist mit den Halbleiterstrukturen des Halbleiterchips 21 verbunden. Der Halbleiterchip 21 kann vor dem Anordnen abgedünnt werden, um eine geringe Bauhöhe des Stapels zu erreichen. Die adhäsive Schicht 27 wird nach allgemein bekannten Verfahren ausgehärtet, so dass der Halbleiterchip 21 auf dem Träger 300 fixiert wird.After providing the aforementioned carrier 300 becomes an adhesive layer in the first area 27 on top 220 of the carrier 300 applied, as in 7 shown. The adhesive layer 27 is printed or sprayed under other means and has a polymer and / or a resin. An unhoused semiconductor chip is subsequently applied to this adhesive layer 21 with his back 121 arranged ( 8th ). The semiconductor chip 21 indicates a structured front 120 a chip contacting area 22 on. The chip contacting area 22 is with the semiconductor structures of the semiconductor chip 21 connected. The semiconductor chip 21 can be thinned before arranging to achieve a low height of the stack. The adhesive layer 27 is cured according to well-known methods, so that the semiconductor chip 21 on the carrier 300 is fixed.

In an den Halbleiterchip 300 angrenzenden Bereichen wird auf die Oberseite 220 des Trägers 300 eine Füllmasse 23 aufgebracht. Die Füllmasse beinhaltet vorzugsweise ein Polymer und wird aufgeschleudert oder aufgedruckt. Die Füllmasse 23 füllt den gesamten Bereich zwischen zwei Halbleiterchips 21 auf dem Träger 300 bis mindestens zur Höhe der strukturierten Vorderseite 120 auf. In der Darstellung der 9 lappt die Füllmasse 23 auf einen Randbereich der strukturierten Oberfläche 120.In to the semiconductor chip 300 adjacent areas will be on top 220 of the carrier 300 a filling 23 applied. The filler preferably contains a polymer and is spin coated or printed. The filling material 23 fills the entire area between two semiconductor chips 21 on the carrier 300 to at least the height of the structured front 120 on. In the presentation of the 9 laps the filling 23 on a border area of the structured surface 120 ,

In einem nachfolgenden Verfahrensschritt (10) werden die oberen Kontaktierungsflächen 26 freigelegt, indem durchgehenden vertikale Öffnungen 28 von einer oberen Seite der Füllmasse 23 bis zu den Kontaktierungsfläche 26 ausgebildet werden. Dazu kann unter anderem die Füllmasse 23 mittels eines Laserstrahls lokal verdampft werden oder mittels einer Maske und einem Ätzprozess strukturiert werden. Die Seitenwände 128 der durchgehenden vertikalen Öffnungen 28 sind vorzugsweise abgeschrägt, das heißt die Neigung der Seitenwände bezogen auf die Oberseite 220 ist geringer als 90°.In a subsequent process step ( 10 ) become the upper contact surfaces 26 exposed by passing through vertical openings 28 from an upper side of the filling 23 up to the contact surface 26 be formed. This can include the filling material 23 be locally evaporated by means of a laser beam or patterned by means of a mask and an etching process. The side walls 128 the continuous vertical openings 28 are preferably beveled, that is, the inclination of the side walls relative to the top 220 is less than 90 °.

In 11 ist gezeigt, wie von der Seite der Oberseite 220 aus eine leitfähige Schicht auf die strukturierte Vorderseite 120, die Füllmasse 23 und in die durchgehenden vertikalen Öffnungen 28 abgeschieden wird. Die leitfähige Schicht weist ein metallhaltiges Material auf und wird aufgesputtert oder mittels CVD abgeschieden. Durch Strukturieren dieser leitfähigen Schicht wird eine Umverdrahtungseinrichtung 25 hergestellt, welche den Chipkontaktierungsbereich 27 mit den teilweise freigelegten oberen Kontaktierungsflächen 26 verbindet. Damit die leitende Schicht sich auf den Seitenwänden 128 der durchgehenden vertikalen Öffnungen 28 abscheiden kann, ist es vorteilhaft, wenn die Seitenwände 128 schräg sind.In 11 is shown as from the side of the top 220 from a conductive layer on the structured front 120 , the filling material 23 and in the continuous vertical openings 28 is deposited. The conductive layer comprises a metal-containing material and is sputtered or deposited by CVD. By structuring this conductive layer becomes a rewiring device 25 manufactured, which the chip contacting area 27 with the partially exposed upper contacting surfaces 26 combines. So that the conductive layer is on the sidewalls 128 the continuous vertical openings 28 It can be advantageous if the side walls 128 are oblique.

Das Stapeln wird mit Bezug auf 12 erläutert. In nachfolgenden Verfahrensschritten kann auf den bereits aufgebrachten ersten Halbleiterchip 21 ein weiterer Halbleiterchip 31 gestapelt. Dazu wird auf freiliegende Bereiche der strukturierten Vorderseite 120 des ersten Halbleiterchips 21 und auf die Bereiche der Umverdrahtungseinrichtung 25, welcher sich oberhalb des ersten Halbleiterchips 21 befindet eine zweite adhäsive Schicht 37 aufgebracht. Auf dieser zweiten adhäsiven Schicht 37 wird ein zweiter Halbleiterchip 31 mit seiner Rückseite 131 angeordnet. Auf der bereits bestehenden Füllmasse 23 wird nochmals eine zweite Füllmasse 33 aufgebracht. In den Füllkörper 33 werden zweite durchgehende vertikale Öffnungen 38 eingebracht. Die zweiten vertikalen Öffnungen 38 können wieder oberhalb der oberen Kontaktierungsflächen 26 angeordnet sein, um diese teilweise freizulegen beziehungsweise die erste Umverdrahtungseinrichtung 25 freilegen, welche wie in 11 auf der oberen Kontaktierungsfläche 26 aufgebracht wurde. Eine weitere Möglichkeit ist, die zweite durchgehende vertikale Öffnung 38, oberhalb der ersten Umverdrahtungseinrichtung 25, beabstandet zu einer oberen Kontaktierungsfläche 26 anzuordnen. Nachfolgend wird wieder eine leitfähige Schicht auf der strukturierten Vorderseite 130 des zweiten Halbleiterchips 31, der zweiten Füllmasse 33 und in der vertikalen Öffnung 38 mit schrägen Seitenwänden 138 abgeschieden. Durch eine Strukturierung der leitfähigen Schicht wird daraus eine zweite Umverdrahtung 35 gebildet, welche nun den Chipkontaktierungsbereich 32 des zweiten Halbleiterchips 31 mit den oberen Kontaktierungsflächen 26 verbindet. Die Abfolge der Verfahrenschritte lässt sich in so häufig wiederholen, bis die gewünschte Zahl an Halbleiterchips gestapelt ist. Die Ausführung der einzelnen Teilschritte entspricht sinngemäß der Ausführung der Teilschritte zu den 6 bis 11.The stacking is related to 12 explained. In subsequent method steps can be applied to the already applied first semiconductor chip 21 another semiconductor chip 31 stacked. This is done on exposed areas of the structured front 120 of the first semiconductor chip 21 and on the areas of the rewiring device 25 which is located above the first semiconductor chip 21 is a second adhesive layer 37 applied. On this second adhesive layer 37 becomes a second semiconductor chip 31 with his back 131 arranged. On the already existing filling material 23 is again a second filler 33 applied. In the packing 33 become second continuous vertical openings 38 brought in. The second vertical openings 38 can again above the upper contact surfaces 26 be arranged to expose this partially or the first rewiring device 25 expose which as in 11 on the upper contact surface 26 was applied. Another option is the second continuous vertical opening 38 , above the first rewiring device 25 spaced apart to an upper contacting surface 26 to arrange. Subsequently, a conductive layer is again on the structured front 130 of the second semiconductor chip 31 , the second filling material 33 and in the vertical opening 38 with sloping side walls 138 deposited. By structuring the conductive layer, this becomes a second rewiring 35 formed, which now the Chipkontaktierungsbereich 32 of the second semiconductor chip 31 with the upper contact surfaces 26 combines. The sequence of process steps can be repeated until the desired number of semiconductor chips is stacked. The execution of the individual sub-steps corresponds mutatis mutandis Execution of the sub-steps to the 6 to 11 ,

In einem der abschließenden Verfahrensschritte (13) werden auf die unteren Kontaktierungsflächen 301 des Trägers 300 externe Kontakte 303 aufgebracht. Diese externen Kontakte 303 können z. B. Lotbällchen oder elastische Erhebungen sein. Abschließend wird der Träger 300 entlang der vorgesehenen Grenzlinien oder Sägelinien 201 zersägt, um die Halbleitervorrichtung mit dem Stapeln aus Halbleiterchips zu vereinzeln.In one of the final procedural steps ( 13 ) are on the lower contact surfaces 301 of the carrier 300 external contacts 303 applied. These external contacts 303 can z. B. Lotbällchen or elastic surveys. Finally, the carrier 300 along the intended borderlines or sawing lines 201 sawed to singulate the semiconductor device with the stacking of semiconductor chips.

Die meisten Verfahrensschritte werden für mehrere Stapel parallel ausgeführt, wie z. B. das Aufbringen der adhäsiven Schicht, das Aufbringen des Füllkörpers, das Aufbringen der leitenden Schicht und das Strukturieren der leitenden Schicht. Daher ist dieses Verfahren vorteilhafterweise sehr effizient.The Most process steps are performed in parallel for multiple stacks, such as z. B. the application of the adhesive Layer, applying the filler, the Applying the conductive layer and structuring the conductive Layer. Therefore, this method is advantageously very efficient.

In den 14 bis 16 sind Teilschritte einer dritten Ausführungsform dargestellt. Die Halbleitervorrichtung in 14 entspricht der 11. Im Gegensatz zu der zweiten Ausführungsform bedeckt die obere Füllmasse 43 nicht vollständig die obere Oberfläche der ersten Füllmasse 23. Insbesondere werden die ersten vertikalen Öffnungen 28 in der ersten Füllmasse 23 nicht bedeckt. Dies kann erreicht werden indem durch Aufdrucken der Füllmasse 23 nur entsprechende Bereiche bedeckt werden oder indem nach dem Aufbringen der Füllmasse diese entsprechend strukturiert wird. Eine Seitenwand 148 der Füllmasse, welche von dem zweiten Halbleiterchip 32 abgewandt ist, ist wie die der vertikalen Öffnungen 28 abgeschrägt. Im Prinzip kann hier ebenfalls von einer vertikalen Öffnung gesprochen werden, welche in diesem Fall nur sehr breit ist und im Wesentlichen alle oberen Kontaktierungsflächen 26 freilegt.In the 14 to 16 are sub-steps of a third embodiment shown. The semiconductor device in 14 equals to 11 , In contrast to the second embodiment, the upper filling material covers 43 not completely the upper surface of the first filler 23 , In particular, the first vertical openings 28 in the first filling compound 23 not covered. This can be achieved by printing the filler 23 only appropriate areas are covered or by after the application of the filling compound this is structured accordingly. A side wall 148 the filling compound, which of the second semiconductor chip 32 is facing away, like that of the vertical openings 28 beveled. In principle, one can also speak here of a vertical opening, which in this case is only very wide and essentially all the upper contacting surfaces 26 exposes.

Die Umverdrahtungseinrichtungen 25, 35, 45 weisen nur eine relativ geringe mechanische Stabilität an den Seitenwänden 128, 138, 148 auf. Unter anderem besteht die Möglichkeit, dass sich die Umverdrahtungseinrichtungen 25, 35, 45 von den Seitenwänden 128, 138, 148 lösen. Durch die dreiteilige Führung der oberen Umverdrahtungseinrichtung 45 zuerst über die schräge Seitenwand 148, dann über einen horizontalen Abschnitt entlang einer oberen Oberfläche des ersten Füllkörpers 23 und abschließend entlang einer schrägen Seitenwand 128, wird die mechanische Stabilität der Umverdrahtungseinrichtung 48 durch die gute Haftung an dem horizontalen Abschnitt stabilisiert. Dadurch wird ein Ablösen der Umverdrahtungseinrichtung 48 vermieden.The rewiring devices 25 . 35 . 45 have only a relatively low mechanical stability on the side walls 128 . 138 . 148 on. Among other things, there is the possibility that the rewiring devices 25 . 35 . 45 from the side walls 128 . 138 . 148 to solve. Due to the three-part guide of the upper rewiring device 45 first over the sloping side wall 148 , then over a horizontal portion along an upper surface of the first packing 23 and finally along an oblique side wall 128 , the mechanical stability of the rewiring device 48 stabilized by the good adhesion to the horizontal section. This causes a detachment of the rewiring device 48 avoided.

In den 17 bis 24 ist eine vierte besonders bevorzugte Ausführungsform der vorliegenden Erfindung dargestellt. In einem ersten Verfahrensschritt wird wiederum ein Träger 300 mit den gleichen Eigenschaften wie in den zweiten und dritten Ausführungsformen bereitgestellt. 18 zeigt einen ersten Verfahrensschritt, in welchem leitfähige Erhebungen 29 auf den oberen Kontaktierungsflächen 26 aufgebracht werden. Diese leitfähigen Erhebungen 29 können durch ein Druckverfahren aufgebracht werden, oder durch Strukturierung einer aufgeschleuderten Schicht hergestellt werden. Die elastischen Erhebungen 29 weisen eine Silikonmatrix mit leitfähigen Partikeln z. B. aus Silber auf.In the 17 to 24 a fourth particularly preferred embodiment of the present invention is shown. In a first process step, in turn, a carrier 300 provided with the same characteristics as in the second and third embodiments. 18 shows a first process step in which conductive surveys 29 on the upper contact surfaces 26 be applied. These conductive surveys 29 can be applied by a printing process, or by structuring a spin-coated layer. The elastic elevations 29 have a silicone matrix with conductive particles z. B. of silver.

Wie in den vorhergehenden Ausführungsformen werden in dem ersten Bereich auf die Oberseite 220 des Trägers 300 eine adhäsive Schicht 27 aufgebracht (19). Danach auf der adhäsiven Schicht 19 ein Halbleiterchip 21 angeordnet ( 20). In einem nachfolgenden Verfahrensschritt wird eine Füllmasse 23 zwischen den Halbleiterchip 21 auf die Oberseite 220 aufgebracht. Dabei werden die leitfähigen Erhebungen 30 in dem Füllkörper 10 eingebettet. Eine obere Spitze der leitfähigen Erhebungen 30 ragt aus dem Füllkörper 10 heraus, sprich sie wird nicht durch die Füllmasse 23 bedeckt (21).As in the previous embodiments, in the first area are on the top 220 of the carrier 300 an adhesive layer 27 applied ( 19 ). Then on the adhesive layer 19 a semiconductor chip 21 arranged ( 20 ). In a subsequent process step, a filling compound 23 between the semiconductor chip 21 on top 220 applied. This will be the conductive surveys 30 in the packing 10 embedded. An upper tip of the conductive bumps 30 protrudes from the filler 10 out, say she will not go through the filling 23 covered ( 21 ).

In einem weiteren Verfahrensschritt (22) wird wiederum eine leitfähige Schicht aufgebracht und strukturiert, um eine Umverdrahtungseinrichtung 25 herzustellen, welche den Chipkontaktierungsbereich 22 diesmal mit den leitfähigen Erhebungen 29, genauer der oberen Spitze der leitfähigen Erhebungen 29 verbindet.In a further process step ( 22 ), a conductive layer is again applied and patterned to a rewiring device 25 to produce the chip contacting area 22 this time with the conductive surveys 29 , more precisely the upper tip of the conductive elevations 29 combines.

Eine Stapelung der Halbleiterchips ist in 22 dargestellt, hierbei wird wie in der ersten und der zweiten Ausführungsform auf dem ersten Halbleiterchip 21 eine zweite adhäsive Schicht 37 und auf dieser adhäsiven Schicht 37 ein zweiter Halbleiterchip 31 angeordnet. Oberhalb der leitfähigen Erhebung 29 werden zweite obere leitfähige Erhebungen 39 aufgebracht. Diese können auch lateral beabstandet zu den ersten leitfähigen Erhebungen 29 sein (nicht dargestellt). Danach wird eine zweite Füllmasse 33 und eine zweite Umverdrahtungseinrichtung 35 aufgebracht, welche einen Chipkontaktierungsbereich 32 mit den Spitzen der zweiten leitfähigen Erhebungen 39 verbindet. Sinngemäß können diese Verfahrensschritte mehrfach hintereinander ausgeführt werden, um einen Stapel von mehr als zwei Halbleiterchips mit entsprechenden Umverdrahtungseinrichtungen herzustellen.A stack of the semiconductor chips is in 22 Here, as in the first and second embodiments, on the first semiconductor chip 21 a second adhesive layer 37 and on this adhesive layer 37 a second semiconductor chip 31 arranged. Above the conductive survey 29 become second upper conductive bumps 39 applied. These may also be laterally spaced from the first conductive bumps 29 be (not shown). Thereafter, a second filling material 33 and a second rewiring device 35 applied, which a Chipkontaktierungsbereich 32 with the tips of the second conductive bumps 39 combines. Analogously, these method steps can be carried out several times in succession in order to produce a stack of more than two semiconductor chips with corresponding rewiring devices.

In 24 ist dargestellt, dass an den unteren Kontaktierungsflächen 301 des Trägers 300 externe Kontakte 303 ange bracht werden. In einem letzten Verfahrensschritt, nicht dargestellt, wird der Träger entlang vorgesehener Grenzlinien 201 vereinzelt.In 24 is shown that at the lower contacting surfaces 301 of the carrier 300 external contacts 303 be brought. In a last method step, not shown, the carrier is along provided boundary lines 201 sporadically.

Die horizontalen Fläche der ersten Ausführungsform findet sich in den weiteren Ausführungsformen wieder. Hierbei wird die horizontalen Fläche 100, 110 durch die Rückseite 121, 131 der Halbleiterchips 21, 31 und die untere Seite des Füllmaterials 23, 33, 34, z.B. der Oberseite des Trägers 220 gebildet. Die Fläche liegt daher nicht in einer Ebene, sondern weist geringe Stufen aufgrund der adhäsiven Schicht 27, 37 auf. Die Kontaktfläche 16 entspricht den Abschnitten der Verdrahtungseinrichtung 25, 35 in den vertikalen Öffnungen 28, 38 oder auf den leitfähigen Erhebungen 29, 39.The horizontal surface of the first embodiment can be found in the other embodiments again. This will be the horizontal area 100 . 110 through the back 121 . 131 the semiconductor chips 21 . 31 and the lower side of the filling material 23 . 33 . 34 , eg the top of the carrier 220 educated. The surface is therefore not in a plane, but has small steps due to the adhesive layer 27 . 37 on. The contact surface 16 corresponds to the sections of the wiring device 25 . 35 in the vertical openings 28 . 38 or on the conductive surveys 29 . 39 ,

Obwohl die vorliegende Erfindung anhand von vier bevorzugten Ausführungsbeispielen beschrieben wurde, ist die Erfindung darauf nicht beschränkt.Even though the present invention with reference to four preferred embodiments has been described, the invention is not limited thereto.

Insbesondere ist es einem Fachmann offensichtlich, dass die Reihenfolge der Ausführung der einzelnen Verfahrensschritte, wie in den Ausführungsbeispielen beschrieben, in vielfältiger Weise geändert werden kann.Especially It is obvious to a person skilled in the art that the order of execution of the individual Method steps, as described in the exemplary embodiments, in more diverse Changed way can be.

Zudem ist denkbar, das Füllmaterial so aufzudrucken, dass die oberen Kontaktierungsflächen nicht bedeckt werden, um einen abschließenden Strukturierungsschritt einzusparen.moreover is conceivable, the filler printed so that the upper contact surfaces not be covered to a final structuring step save.

1, 11, 21, 311, 11, 21, 31
HalbleiterchipSemiconductor chip
2, 12, 22, 322, 12, 22, 32
ChipkontaktierungsbereichChipkontaktierungsbereich
3, 13, 23, 33, 433, 13, 23, 33, 43
Füllmassefilling compound
4, 14 4, 14
Freibereichoutdoor Space
5, 15, 25, 35, 455, 15, 25, 35, 45
Verdrahtungseinrichtungwiring means
6, 166 16
Kontaktierungsflächecontacting surface
2626
obere Kontaktierungsflächeupper contacting surface
27, 3727 37
adhäsive Schichtadhesive layer
28, 3828 38
durchgehende vertikale Öffnungthrough vertical opening
29, 3929 39
leitfähige Erhebungconductive survey
100, 110, 120, 130100 110, 120, 130
strukturierte Vorderseitestructured front
101, 111, 121, 131101 111, 121, 131
Rückseiteback
128, 138, 148128 138, 148
SeitenwandSide wall
200, 210200 210
horizontalen Flächehorizontal area
201201
Grenzlinieboundary line
220220
Oberseitetop
221221
Unterseitebottom
300300
Trägercarrier
301301
untere Kontaktierungsflächelower contacting surface
302302
interne Verdrahtungseinrichtunginternal wiring means
303303
externer Kontaktexternal Contact
401401
HalbleiterchipSemiconductor chip
402402
ChipkontaktierungsbereichChipkontaktierungsbereich
403403
Interposerinterposer
405405
Verdrahtungseinrichtungwiring means
406406
Bondingdrahtbonding wire
407407
adhäsive Schichtadhesive layer
408408
externer Kontaktexternal Contact

Claims (10)

Verfahren zum Verdrahten von mindestens einem stapelbaren Halbleiterchip (1, 11, 21, 31), mit den folgenden Verfahrensschritten: a) Anordnen von mindestens einem der Halbleiterchips (1, 11, 21, 31) mit dessen Rückseite (101) auf einer horizontalen Fläche (200) und zwischen Kontaktierungsflächen (6, 26) auf der horizontalen Fläche (200), wobei eine strukturierte Vorderseite (100) des Halbleiterchips (1) einen Chipkontaktierungsbereich (2) aufweist; b) Aufbringen einer Füllmasse (3, 13, 23, 33, 43) auf die horizontale Fläche (200) in mindestens einem lateral an den Halbleiterchip (1, 11, 21 ,31) angrenzenden Bereich, wobei mindestens eine der Kontaktierungsflächen (6, 26) auf der horizontalen Fläche (200) nicht von der Füllmasse (3, 13, 23, 33, 43) überdeckt wird; und c) Aufbringen und Strukturieren einer leitfähigen Schicht (5, 15, 25, 35, 45) auf die strukturierte Vorderseite (100) und die Füllmasse (3, 13, 23, 33, 43) zum Verbinden des Chipkontaktierungsbereichs (2, 12, 22, 32) mit der Kontaktierungsfläche (6, 26).Method for wiring at least one stackable semiconductor chip ( 1 . 11 . 21 . 31 ), comprising the following method steps: a) arranging at least one of the semiconductor chips ( 1 . 11 . 21 . 31 ) with its rear side ( 101 ) on a horizontal surface ( 200 ) and between contacting surfaces ( 6 . 26 ) on the horizontal surface ( 200 ), whereby a structured front ( 100 ) of the semiconductor chip ( 1 ) a chip contacting region ( 2 ) having; b) applying a filling compound ( 3 . 13 . 23 . 33 . 43 ) on the horizontal surface ( 200 ) in at least one lateral to the semiconductor chip ( 1 . 11 . 21 . 31 ) adjacent area, wherein at least one of the contacting surfaces ( 6 . 26 ) on the horizontal surface ( 200 ) not from the filling material ( 3 . 13 . 23 . 33 . 43 ) is covered; and c) applying and structuring a conductive layer ( 5 . 15 . 25 . 35 . 45 ) on the structured front side ( 100 ) and the filling material ( 3 . 13 . 23 . 33 . 43 ) for connecting the chip contacting region ( 2 . 12 . 22 . 32 ) with the contacting surface ( 6 . 26 ). Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Abfolge der Verfahrensschritte a) bis c) mindestens einmal wiederholt wird, wobei die den Abfolgen zugehörigen horizontalen Flächen (200) vertikal beabstandet sind, so dass die Halbleiterchips (1, 11, 21, 31) vertikal gestapelt werden.A method according to claim 1, characterized in that a sequence of the method steps a) to c) is repeated at least once, wherein the sequences associated horizontal sequences ( 200 ) are vertically spaced so that the semiconductor chips ( 1 . 11 . 21 . 31 ) are stacked vertically. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass in Verfahrensschritt b) einer Abfolge mindestens eine der Kontaktierungsflächen (6, 26) in der horizontalen Fläche (200) durch einen Abschnitt einer der strukturierten leitfähigen Schichten (5, 15, 25, 35, 45) und/oder einen Kontaktierungsbereich (6, 26) gebildet wird, welche in einer der vorhergehenden Abfolgen erstellt wurden.A method according to claim 2, characterized in that in step b) a sequence at least one of the contacting surfaces ( 6 . 26 ) in the horizontal area ( 200 ) through a portion of one of the structured conductive layers ( 5 . 15 . 25 . 35 . 45 ) and / or a contact area ( 6 . 26 ) formed in one of the previous sequences. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor Verfahrensschritt a) ein Träger (300) mit einer Oberseite (220) als horizontale Fläche (200) bereitgestellt wird, wobei auf dem Träger (300) mindestens eine obere Kontaktierungsfläche (26) auf der Oberseite des Trägers (220) als Kontaktierungsfläche (26) der horizontalen Fläche (200) vorgesehen ist.Method according to at least one of the preceding claims, characterized in that prior to method step a) a carrier ( 300 ) with a top side ( 220 ) as a horizontal surface ( 200 ), wherein on the support ( 300 ) at least one upper contact surface ( 26 ) on the top of the carrier ( 220 ) as a contacting surface ( 26 ) of the horizontal surface ( 200 ) is provided. Verfahren nach Anspruch 5 dadurch gekennzeichnet, dass das Aufbringen der Füllmasse (3, 13, 23, 33, 43) die folgenden zwei Verfahrensschritte aufweist: b1) Aufbringen mindestens einer leitfähigen Erhebung (29, 39) auf mindestens eine der Kontaktierungsflächen (6, 26) der horizontalen Fläche (200); und b2) Auffüllen des lateral angrenzenden Bereichs mit der Füllmasse (3, 13, 23, 33, 43).A method according to claim 5, characterized in that the application of the filling material ( 3 . 13 . 23 . 33 . 43 ) comprises the following two process steps: b1) applying at least one conductive survey ( 29 . 39 ) on at least one of the contacting surfaces ( 6 . 26 ) of the horizontal surface ( 200 ); and b2) filling the laterally adjacent area with the filling compound ( 3 . 13 . 23 . 33 . 43 ). Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die leitfähig Erhebung (29, 39) an einer oberen Seite der Füllmasse (3, 13, 23, 33, 43) herausragt.Method according to at least one of the above claims, characterized in that the conductive survey ( 29 . 39 ) on an upper side of the filling compound ( 3 . 13 . 23 . 33 . 43 ) stands out. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aufbringen der Füllmasse (3, 13, 23, 33, 43) folgende zwei Verfahrensschritte aufweist: b1) Auffüllen des lateral an den Halbleiterchip (1, 11, 21, 31) angrenzenden Bereichs mit der Füllmasse (3, 13, 23, 33, 43); und b2) Einbringen einer durchgehenden vertikalen Öffnung (28, 38) in die Füllmasse von einer oberen Seite der Füllmasse (3, 13, 23, 33, 43) aus bis zu der horizontalen Fläche (200) dieser Abfolge oder einer vorhergehenden Abfolge.Method according to at least one of the preceding claims, characterized in that the application of the filling compound ( 3 . 13 . 23 . 33 . 43 ) has the following two method steps: b1) filling the lateral to the semiconductor chip ( 1 . 11 . 21 . 31 ) adjacent area with the filling compound ( 3 . 13 . 23 . 33 . 43 ); and b2) inserting a continuous vertical opening ( 28 . 38 ) into the filling compound from an upper side of the filling compound ( 3 . 13 . 23 . 33 . 43 ) up to the horizontal surface ( 200 ) of this sequence or a previous sequence. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die vertikalen durchgehenden Öffnungen (28, 38) mit Seitenwänden (128, 138, 148) mit einer Neigung von weniger als 90° zur horizontalen Fläche (200) eingebracht werden.Method according to claim 7, characterized in that the vertical through openings ( 28 . 38 ) with side walls ( 128 . 138 . 148 ) with a slope of less than 90 ° to the horizontal surface ( 200 ) are introduced. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Verfahrensschritt a) eine adhäsive Schicht (27, 37) auf die horizontale Fläche (200) aufgebracht wird.Method according to at least one of the preceding claims, characterized in that before the process step a) an adhesive layer ( 27 . 37 ) on the horizontal surface ( 200 ) is applied. Halbleitervorrichtung mit gestapelten Halbleiterchips (1, 11, 21, 31) mit: einem Träger (300), der eine horizontale Oberseite (220) aufweist, auf welcher Kontaktierungsflächen (26) angeordnet sind; mindestens zwei Halbleiterchips (1, 11, 21, 31), welche auf vertikal zueinander beabstandeten horizontalen Flächen (200) angeordnet sind und jeweils eine strukturierte Vorderseite (101, 111, 121, 131) aufweisen, auf welcher ein Chipkontaktierungsbereich (2, 12, 22, 32) angeordnet ist, welcher von dem Träger (300) abgewandt orientiert ist; einer Füllmasse (3, 13, 23, 33, 43), welche lateral angrenzend an dem Halbleiterchip (1, 11, 21, 31) vorgesehen ist und in welcher ein vertikale Verdrahtungseinrichtung (19, 29; 25, 35, 28, 38) vorgesehen ist, welche mit den Kontaktierungsflächen (6, 26) verbunden ist; und einer laterale Verdrahtungseinrichtung (5, 15, 25, 35, 45), welche den Chipkontaktierungsbereich mindestens eines Halbleiterchips (1, 11, 21, 31) mit dem vertikalen Verdrahtungseinrichtung (19, 29; 25, 35, 28, 38) verbindet.Semiconductor device with stacked semiconductor chips ( 1 . 11 . 21 . 31 ) with: a carrier ( 300 ), which has a horizontal top ( 220 ), on which contacting surfaces ( 26 ) are arranged; at least two semiconductor chips ( 1 . 11 . 21 . 31 ), which are on vertically spaced horizontal surfaces ( 200 ) are arranged and each a structured front ( 101 . 111 . 121 . 131 ) on which a chip contacting region ( 2 . 12 . 22 . 32 ), which of the carrier ( 300 ) oriented away; a filling material ( 3 . 13 . 23 . 33 . 43 ) which laterally adjacent to the semiconductor chip ( 1 . 11 . 21 . 31 ) is provided and in which a vertical wiring device ( 19 . 29 ; 25 . 35 . 28 . 38 ) is provided, which with the contacting surfaces ( 6 . 26 ) connected is; and a lateral wiring device ( 5 . 15 . 25 . 35 . 45 ), which the chip contacting region of at least one semiconductor chip ( 1 . 11 . 21 . 31 ) with the vertical wiring device ( 19 . 29 ; 25 . 35 . 28 . 38 ) connects.
DE102004058395A 2004-12-03 2004-12-03 Stackable semiconductor chip wiring method, involves applying filling material into semiconductor chip adjacent region, and applying conductive layer on chip front side, and connecting chip contacting region with contacting surfaces Ceased DE102004058395A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004058395A DE102004058395A1 (en) 2004-12-03 2004-12-03 Stackable semiconductor chip wiring method, involves applying filling material into semiconductor chip adjacent region, and applying conductive layer on chip front side, and connecting chip contacting region with contacting surfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004058395A DE102004058395A1 (en) 2004-12-03 2004-12-03 Stackable semiconductor chip wiring method, involves applying filling material into semiconductor chip adjacent region, and applying conductive layer on chip front side, and connecting chip contacting region with contacting surfaces

Publications (1)

Publication Number Publication Date
DE102004058395A1 true DE102004058395A1 (en) 2006-06-08

Family

ID=36441683

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004058395A Ceased DE102004058395A1 (en) 2004-12-03 2004-12-03 Stackable semiconductor chip wiring method, involves applying filling material into semiconductor chip adjacent region, and applying conductive layer on chip front side, and connecting chip contacting region with contacting surfaces

Country Status (1)

Country Link
DE (1) DE102004058395A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2309535A1 (en) * 2009-10-09 2011-04-13 Telefonaktiebolaget L M Ericsson (Publ) Chip package with a chip embedded in a wiring body
WO2014120483A1 (en) * 2013-01-29 2014-08-07 Apple Inc. ULTRA THIN PoP PACKAGE

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0987760A2 (en) * 1998-08-31 2000-03-22 General Electric Company Multimodule interconnect structure and process
WO2001037338A2 (en) * 1999-11-16 2001-05-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Method for integrating a chip in a printed board and integrated circuit
WO2001075969A1 (en) * 2000-03-31 2001-10-11 Infineon Technologies Ag Electronic component with flexible contact points and method for the production thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0987760A2 (en) * 1998-08-31 2000-03-22 General Electric Company Multimodule interconnect structure and process
WO2001037338A2 (en) * 1999-11-16 2001-05-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Method for integrating a chip in a printed board and integrated circuit
WO2001075969A1 (en) * 2000-03-31 2001-10-11 Infineon Technologies Ag Electronic component with flexible contact points and method for the production thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2309535A1 (en) * 2009-10-09 2011-04-13 Telefonaktiebolaget L M Ericsson (Publ) Chip package with a chip embedded in a wiring body
WO2011042256A1 (en) * 2009-10-09 2011-04-14 Telefonaktiebolaget L M Ericsson (Publ) Chip package with a chip embedded in a wiring body
CN102696105A (en) * 2009-10-09 2012-09-26 意法爱立信有限公司 Chip package with a chip embedded in a wiring body
US8749049B2 (en) 2009-10-09 2014-06-10 St-Ericsson Sa Chip package with a chip embedded in a wiring body
WO2014120483A1 (en) * 2013-01-29 2014-08-07 Apple Inc. ULTRA THIN PoP PACKAGE

Similar Documents

Publication Publication Date Title
DE102004022884B4 (en) Semiconductor device with a rewiring substrate and method of making the same
DE10360708B4 (en) Semiconductor module with a semiconductor stack, rewiring plate, and method of making the same
DE102005043557B4 (en) Method for producing a semiconductor device with through contacts between top side and rear side
DE10229182A1 (en) Stacked chip package and manufacturing process therefor
DE102004041889A1 (en) Semiconductor device with stacked semiconductor devices
WO2016173841A1 (en) Optoelectronic component array and method for producing a plurality of optoelectronic component arrays
EP1620893A2 (en) Semiconductor wafer, panel and electronic component comprising stacked semiconductor chips, and method for the production thereof
DE102005006280B4 (en) Semiconductor component with a through-contact by a housing ground and method for producing the same
DE102018112828B4 (en) Method of manufacturing a memory with a stacked integrated circuit chip
WO2019091728A1 (en) Method and device for the integration of semiconductor wafers
EP1364404B1 (en) Hollow structure in an integrated circuit and method for producing such a hollow structure in an integrated circuit
DE19808932A1 (en) Circuit board
DE102004058395A1 (en) Stackable semiconductor chip wiring method, involves applying filling material into semiconductor chip adjacent region, and applying conductive layer on chip front side, and connecting chip contacting region with contacting surfaces
DE10340129B4 (en) Electronic module with plug contacts and method of making the same
DE10302022A1 (en) Chip scale package comprises conductive layers formed on upper and lower chip surfaces and electrode surfaces on same side surfaces of conductive layers
DE10139985B4 (en) Electronic component with a semiconductor chip and method for its production
DE102012108610B4 (en) Chip module and method for manufacturing a chip module
DE102010055935B4 (en) Method for joining a plurality of unhoused substrates
WO2020200824A1 (en) Carrier with a smaller via
WO2005091365A2 (en) Coupling substrate for semiconductor components and method for the production thereof
DE10339762B4 (en) Chip stack of semiconductor chips and method of making the same
DE19719983C2 (en) Mounting plate for semiconductor devices and method for the production thereof
DE10227305A1 (en) Electrical multiple layer component module used in polymer stud grid array technology comprises a second three-dimensional substrate arranged on first three-dimensional substrate with intermediate connections connected to contacts
EP0070533B1 (en) Substrate for semiconductor chips
DE10153609C2 (en) Method for producing an electronic component with a plurality of chips stacked on top of one another and contacted with one another

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection