DE102004050177A1 - Wiring system for electronic component containing material interface on surface of wafer supporting wiring system, consists of conductive tracks, in which at least one track continuously surmounts interface(s) between different materials - Google Patents

Wiring system for electronic component containing material interface on surface of wafer supporting wiring system, consists of conductive tracks, in which at least one track continuously surmounts interface(s) between different materials Download PDF

Info

Publication number
DE102004050177A1
DE102004050177A1 DE200410050177 DE102004050177A DE102004050177A1 DE 102004050177 A1 DE102004050177 A1 DE 102004050177A1 DE 200410050177 DE200410050177 DE 200410050177 DE 102004050177 A DE102004050177 A DE 102004050177A DE 102004050177 A1 DE102004050177 A1 DE 102004050177A1
Authority
DE
Germany
Prior art keywords
interface
electronic component
interconnect
layer
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200410050177
Other languages
German (de)
Inventor
Torsten Meyer
Claudia Luhmann
Alexander Wollanke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410050177 priority Critical patent/DE102004050177A1/en
Publication of DE102004050177A1 publication Critical patent/DE102004050177A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Wiring system for electronic component consists of conductive tracks on component surface (5), containing at least one interface (4), in its plane, between different materials. One conductive track (6) surmounts continuously interface. In junction region (8) on interface, which extends over both adjacent materials, conductive track is mechanically decoupled from surface of component. Preferably, width of junction region is rated according to temperature region, to which component will be exposed, as well as to difference of linear expansion coefficients of interface materials. Independent claims are included for method for forming wiring system.

Description

Die Erfindung betrifft eine Umverdrahtungslage eines elektronischen Bauelements, bestehend aus auf der Oberfläche des Bauelements angeordneten Leitbahnen, wobei die Oberfläche mindestens eine in deren Ebene verlaufende Schnittstelle zwischen verschiedenen Materialien (Interface) aufweist und eine Leitbahn die Schnittstelle kontinuierlich verlaufend überwindet.The The invention relates to a rewiring of an electronic Component consisting of arranged on the surface of the component Interconnects, the surface at least one interface running in its plane between has different materials (interface) and a conductive path continuously overcomes the interface.

Die Erfindung betrifft auch ein Verfahren zur Herstellung einer Umverdrahtungslage bei dem auf die Oberfläche eines elektronischen Bauelementes mit einer Schnittstelle zwischen verschiedenen Materialien eine Leitbahn aufgebracht wird, die die Schnittstelle überwindet.The The invention also relates to a method for producing a rewiring layer on the surface an electronic component with an interface between various materials a conductive path is applied, which overcomes the interface.

Elektronische Bauelemente können einerseits sehr kostengünstig auf Wafer-Level gehäust werden, wobei sich alle Anschlüsse des Chips auf seiner Oberfläche befinden, wie es in der Flip-Chip-Integrationstechnik verwendet wird. Im Gegensatz dazu können auch die Anschlüsse über die Montage zusätzlicher Elemente, wie Trägersubstrate oder Leadframes, nach dem Vereinzeln der Chips auf das zusätzliche Element außerhalb der Chipfläche aufgespreizt werden (Fan-out-Technologie), wie es beispielsweise bei Speicherbausteinen erfolgt. Diese Technologie ist erforderlich für die Integration von Bauelementen mit komplexen und dichten I/O-Pad-Anordnungen, führt jedoch wegen der umfangreichen Prozesse nach der Vereinzelung der Chips zu erheblicher Kostensteigerung.electronic Components can on the one hand very cost-effective be housed at wafer level, where all connections of the chip on its surface as used in flip-chip integration technology becomes. In contrast, you can also the connections over the assembly additional Elements, such as carrier substrates or Leadframes, after separating the chips to the extra Element outside the chip surface spread become (fan-out technology), as is the case with memory chips, for example. This technology is required for however, the integration of devices with complex and dense I / O pad arrangements results because of the extensive processes after the singulation of the chips at considerable cost increase.

Ein elektronisches Bauelement, bei welchem die Fan-out- Technologie im Rahmen eines Wafer-Level-Packagings realisiert ist, wird in der deutschen Offenlegungsschrift DE 101 45 382 beschrieben. Dieses Bauelement ist im Materialverbund ausgeführt, indem ein Chip von einem Trägerahmen so umgeben ist, dass eine Oberfläche des Chips mit einer Oberfläche des Rahmens in einer Ebene liegt. Diese Anordnung ermöglicht es auf Wafer-Level, die Kontaktelemente auf dem Halterahmen anzuordnen und die elektrische Verbindung von den Bond-Pads des Chips zu den Kontaktelementen mittels einer in einer Ebene verlaufenden Umverdrahtungslage (Redistributionlayer – RDL) zu realisieren. Gleichzeitig ist es mit dieser Ausführung möglich, das klassische Drahtbonden, welches wegen der komplexen geometrischen und elektrischen Anforderungen zunehmend nicht mehr anwendbar ist, durch die elektrochemisch abgeschiedene Umverdrahtung zu ersetzten, um parasitäre Induktivitäten, Kapazitäten oder auch den elektrischen Widerstand der Leitbahnen zu senken.An electronic component in which the fan-out technology is realized in the context of a wafer-level packaging is described in the German Offenlegungsschrift DE 101 45 382 described. This device is embodied in a composite material in which a chip is surrounded by a carrier frame in such a way that a surface of the chip lies in one plane with a surface of the frame. This arrangement makes it possible, at wafer level, to arrange the contact elements on the support frame and to realize the electrical connection from the bond pads of the chip to the contact elements by means of an in-plane redistribution layer (RDL). At the same time it is possible with this design, the classical wire bonding, which is increasingly no longer applicable due to the complex geometrical and electrical requirements, to be replaced by the electrochemically deposited rewiring to reduce parasitic inductances, capacitances or the electrical resistance of the interconnects.

Da sich die Umverdrahtung sowohl über die Chipoberfläche als auch über den Halterahmen erstreckt, ist es erforderlich, die einzelnen Leitbahnen der Umverdrahtung über die Schnittstelle zwischen den beiden aneinander grenzenden Materialien verlaufen zu lassen. Beispielsweise kann der Materialübergang zwischen dem Silizium des Chips und dem Dielektrikum des Rahmens erfolgen, zwei Materialien mit sehr unterschiedlichen thermischen Ausdehnungskoeffizienten (CTE). Das unterschiedliche thermische Verhalten dieser oder anderer verbundener Materialien kann jedoch unter Temperaturbelastung beispielsweise in einem Lötprozess oder dem Burn In zu hohen Scherbelastungen in der Leitbahn bis zum Bruch der Bahn und dem Ausfall des Bauelements führen.There the rewiring is over both the chip surface as well over extends the support frame, it is necessary, the individual interconnects of Rewiring over the interface between the two adjacent materials to let go. For example, the material transition between the silicon of the chip and the dielectric of the frame done, two materials with very different thermal Expansion coefficients (CTE). The different thermal However, behavior of these or other related materials may under temperature load, for example in a soldering process or the burn-in too high shear loads in the interconnect until breakage lead the web and the failure of the device.

Deshalb liegt der Erfindung die Aufgabenstellung zugrunde, eine kostengünstige und mit den bekannten Technologien auf Wafer-Level herstellbare Umverdrahtungslage zu beschreiben, mit welcher Materialschnittstellen zuverlässig überwunden werden können.Therefore the invention is based on the task, a cost-effective and Redirection layer that can be produced on the wafer level with the known technologies to describe with which material interfaces reliably overcome can be.

Erfindungsgemäß wird die Aufgabe gelöst, indem die Leitbahn in einem Übergangsbereich an der Schnittstelle von der Oberfläche des Bauelements mechanisch entkoppelt ist und sich der Übergangsbereich über beide angrenzenden Materialien erstreckt.According to the invention Task solved by the interconnect in a transition area at the interface of the surface of the device mechanically is decoupled and the transition area over both extending adjacent materials.

Die erfindungsgemäße Entkopplung der Leitbahn, welche sonst mit der Oberfläche des Bauelements oder den darauf angeordneten Schichten verbunden ist, in einem die Schnittstelle umgebenden Übergangsbereich verbindet die Vorteile einer flexiblen Kontaktierung, wie es vom Drahtbonden bekannt ist, mit den elektrischen, geometrischen und ebenso prozesstechnischen Vorteilen von elektrochemisch abgeschiedenen Leitbahnen. Im Übergangsbereich ist die Leitbahn infolge der Entkopplung in der Lage, plastische Verformungen auszugleichen, welche aus der Scherung zwischen den aneinander grenzenden Materialien infolge unterschiedlichen thermischen Verhaltens entstehen, indem sich die die Leitbahn frei bewegen und verwinden kann. Dadurch wird die Stressbelastung auf die Leitbahn wesentlich verringert und kann eine sehr hohe Zuverlässigkeit der Umverdrahtung erzielt werden.The Decoupling according to the invention the interconnect, which otherwise with the surface of the device or the connected thereto layers, in one the interface surrounding transition area combines the advantages of flexible contacting, as it is from Wire bonding is known, with the electrical, geometric and also process advantages of electrochemically deposited Meridians. In the transition area is the interconnect due to the decoupling able plastic deformation compensate, which from the shear between the adjoining materials due to different thermal behavior arise by the track can move freely and twist. This will significantly reduces and can relieve stress on the track a very high reliability the rewiring can be achieved.

Die Beschränkung der Entkopplung auf einen Übergangsbereich gewährleistet sowohl die mechanische Stabilität der gesamten Leitbahn und somit der Umverdrahtung als auch die erforderlichen elektrisch Abstände auch unter Temperaturbelastung und damit auch unter den Bedingungen der Verwindung benachbarter Leitbahnen. Insbesondere die Gewährleistung der elektrisch erforderlichen Abstände gewinnt aufgrund der stetig geringer werdenden Abmessungen und der immer komplexeren Umverdrahtungsstrukturen an Bedeutung.The limitation of decoupling to a transition region ensures both the mechanical stability of the entire interconnect and thus the rewiring and the required electrical distances even under temperature load and thus under the conditions of twisting adjacent interconnects. In particular, the guarantee of the electrically required distances gains due to the steadily decreasing Dimensions and the increasingly complex rewiring structures in importance.

Die erfindungsgemäße Entkopplung der einzelnen Leitbahnen einer Umverdrahtung im Bereich der Materialschnittstelle ist jedoch nicht auf die beschriebene, horizontale Anordnung eines Chips in einem Trägerrahmen beschränkt, sondern kann überall dort verwendet werden, wo Leitbahnen eine Material schnittstelle überwinden muss, beispielsweise auch in vertikalen Materialanordnungen.The Decoupling according to the invention the individual interconnects of a rewiring in the area of the material interface is not on the described, horizontal arrangement of a Chips in a carrier frame limited, but can be anywhere be used where interconnects overcome a material interface must, for example, in vertical material arrangements.

Die zu erwartende Stressbelastung der Leitbahn an der Materialschnittstelle ist im Wesentlichen durch die Differenz der thermischen Ausdehnungskoeffizienten der beiden aneinander grenzenden Materialien und den Temperaturbereich, welchem das Bauelement ausgesetzt sein wird, bestimmt. Da diese Parameter bekannt oder der relevante Temperaturbereich zumindest abzuschätzen ist, sieht eine besonders vorteilhafte Ausgestaltung vor, dass sich die Breite des Übergangsbereiches nach diesem Temperaturbereich sowie nach der Differenz der linearen Ausdehnungskoeffizienten bemisst. Unter Einbeziehung der mechanischen Eigenschaften und des thermischen Verhaltens der Leitbahn selbst kann so die Breite des Übergangsbereiches dahingehend optimiert werden, dass die Leitbahn die Scherbelastung in dem entkoppelten Bereich vollständig ausgleichen kann und gleichzeitig oben dargestellten mechanischen und elektrischen Anforderungen gewährleistet sind. Dies kann auch unter Einbeziehung der aus geeigneten Simulationsverfahren gewonnenen Daten erfolgen.The expected stress load of the interconnect at the material interface is essentially due to the difference in the coefficients of thermal expansion the two adjacent materials and the temperature range, to which the device will be exposed. This one Parameter known or the relevant temperature range at least estimate is, provides a particularly advantageous embodiment, that the width of the transition area after this temperature range as well as after the difference of the linear expansion coefficients measured. Including the mechanical properties and the Thermal behavior of the interconnect itself can be as the width of the transition region be optimized so that the interconnect the shear stress in the decoupled area completely can balance and at the same time presented above mechanical and electrical requirements are guaranteed. This can too including those obtained from suitable simulation methods Data is done.

Insbesondere wegen der sehr kostengünstigen Herstellung auf Wafer-Level schließt diese exakte Bemessungsmöglichkeit auch innerhalb eines Bauelements eine, je nach Schnittstelle und gegebenenfalls lokal detaillierter Belastungssimulation, unterschiedliche Breite des Übergangsbereiches ein.Especially because of the very cost-effective Manufacturing at wafer level completes this exact design option also within a component, depending on the interface and possibly locally detailed load simulation, different Width of the transition area one.

Entsprechend der aktuellen Abmessungen der beschriebenen Speicherbausteine haben die Übergangsbereiche solcher Bauelemente eine Breite von 20 bis um 2000. Mit einer Änderung der Abmessungen, der Art der Bauelemente, deren Kontaktanordnungen und weiterer Faktoren, die Einfluss auf die geometrischen, mechanischen und elektrischen Gegebenheiten sowie Anforderungen haben, kann die Breite des Übergangsbereichs davon auch abweichen.Corresponding have the current dimensions of the memory modules described the transition areas such devices a width from 20 to around 2000. With a change the dimensions, the type of components, their contact arrangements and other factors that influence the geometric, mechanical and electrical conditions as well as requirements may have the width the transition area also differ.

Entsprechend einer besonders vorteilhaften Ausgestaltung der Erfindung überspannt die Leitbahn den Übergangsbereich freitragend, annähernd bogenförmig. Die annähernd bogenförmige Gestalt gewährleistet in noch besserem Maße die Flexibilität der Leitbahn, die bisher nur mit dem Drahtbonden zu erzielen wäre. Die Verlängerung der Leitbahn infolge dieser Form schafft unter Beibehaltung der Breite des Übergangsbereiches eine zusätzliche, freie Verwindungslänge, so dass größere Scherungen ausgeglichen werden können, ohne die Leitbahn einer kritischen mechanischen Belastung auszusetzen.Corresponding spans a particularly advantageous embodiment of the invention the interconnect the transition area self-supporting, almost arcuate. The nearly arcuate Shape guaranteed even better the flexibility of Conductor, which would previously be achieved only with the wire bonding. The renewal the guideway as a result of this form creates while maintaining the Width of the transition area an additional, free twist length, so that bigger shears can be compensated without exposing the conductor track to a critical mechanical load.

Die konkrete Form des freitragenden Bereiches der Leitbahn hängt dabei von den Herstellungsprozessen ab und kann sowohl die Form eines mehr oder weniger lang gestreckten Bogens als auch einen rechteckigen oder trapezförmigen Querschnitt mit mehr oder weniger abgerundeten Kanten aufweisen. Auch andere Formen sind möglich, soweit sie die zusätzliche Verwindungslänge realisieren und gleichzeitig auch unter Einsatzbedingungen die elektrisch erforderlichen Abstände und mechanische Stabilität gewährleisten.The The concrete form of the cantilevered area of the conductive path is dependent on this from the manufacturing processes and can be both the form of a more or less elongated arch as well as a rectangular one or trapezoidal Cross section with more or less rounded edges. Other shapes are possible as far as the extra Verwindungslänge realize and at the same time under conditions of use the electric required distances and mechanical stability guarantee.

Wegen der benannten mechanischen und elektrischen Anforderungen an den freitragenden Abschnitt der Leitbahn erweist es sich als dienlich, dass sich die Höhe des Überspannung nach der Breite des Übergangsbereiches, nach dem Temperaturbereich, welchem das Bauelement ausgesetzt werden wird, sowie nach der Differenz der linearen Ausdehnungskoeffizienten der an der Schnittstelle aneinander grenzenden Materialien bemisst.Because of of the specified mechanical and electrical requirements of the unsupported section of the track it proves to be useful that is the height of the overvoltage according to the width of the transition area, according to the temperature range to which the component is exposed is, as well as after the difference of the linear expansion coefficient which measures adjacent materials at the interface.

Mit der Kenntnis der Differenz der Ausdehnungskoeffizienten der Materialien ist die bei der einwirkenden Temperatur auftretende Scherung sehr exakt bestimmbar, so dass bei Kenntnis des für die Verwindung zur Verfügung stehenden Übergangsbereiches die erforderliche zusätzliche Verwindungslänge für die jeweilige Schnittstelle in Abhängigkeit vom Mate rial der Leitbahn genau bemessen werden kann. Wie bei der Bemessung der Breite des Übergangsbereiches ist auch hier eine lokal unterschiedliche Einstellung der zusätzlichen Verwindungslänge, gegebenenfalls wiederum unter Bezugnahme auf konkrete Simulationsdaten, möglich.With the knowledge of the difference of the expansion coefficients of the materials the shear occurring at the acting temperature is very exact determinable, so that with knowledge of the available for the twisting transition area the required additional Verwindungslänge for the respective interface depending on Mate rial of the interconnect can be measured accurately. As with the design the width of the transition area is also a locally different setting of the additional here Twist length, if necessary again with reference to concrete simulation data.

Weitere Ausgestaltungen der Erfindung sehen vor, dass der Zwischenraum zwischen der Leitbahn und der Oberfläche des Bauelements im Übergangsbereich mit einer Unterfütterung ausgefüllt ist und dass die Unterfütterung darüber hinaus aus flexiblem Material bestehen kann, wobei die Entkopplung der Leitbahn selbstverständlich auch gegenüber der Unterfütterung gewährleistet sein muss. Mit diesen Ausgestaltungen können die spezielle Form und Lage der freitragenden Leitbahn beispielsweise für das Handling in nachfolgenden Prozessen oder für dünne Leitbahnen die mechanische Stabilität gesichert werden.Further Embodiments of the invention provide that the gap between the conductor track and the surface of the device in the transition region with a relining filled out is and that the relining about that may consist of flexible material, the decoupling the Leitbahn course also opposite the relining guaranteed have to be. With these designs, the special shape and location the self-supporting track, for example, for handling in subsequent Processes or for thin interconnects the mechanical stability be secured.

Eine weitere Gestaltung der Erfindung sieht vor, dass die Entkopplung der Leitbahn von der Oberfläche des Bauelements erfolgt, indem zwischen der Leitbahn und der Oberfläche im Übergangsbereich ein Trennmittel angeordnet ist. Die Auswahl des geeigneten Trennmittels erfolgt entsprechend dem Verfahren zur Herstellung der Leitbahn, so dass das Trennmittel zwar die Abscheidung der Leitbahn ermöglicht, jedoch deren Verbindung mit der Oberfläche des Bauelements im Verlaufe der Abscheidung verhindert. Sofern das Trennmittel auf der Oberfläche verbleiben soll, muss durch die entsprechende Wahl des Materials gleichzeitig gewährleistet sein, dass nachfolgende Prozessschritte nicht beeinträchtigt werden.A further embodiment of the invention provides that the decoupling of the interconnect from the surface of the device takes place by between the interconnect and the surface in the transition region a release agent is arranged. The selection of the suitable release agent is carried out according to the method for producing the interconnect, so that the release agent, although the deposition of the conductive path allows, but prevents their connection to the surface of the device in the course of the deposition. If the release agent is to remain on the surface, the appropriate choice of material must simultaneously ensure that subsequent process steps are not impaired.

Die erfindungsgemäße Aufgabenstellung wird auch durch ein Verfahren gelöst, das dadurch gekennzeichnet ist, dass vor dem Aufbringen der Leitbahn auf einem die Schnittstelle überlagernden Übergangsbereich ein Insel aus Opfermaterial aufgebracht wird, dass anschließend das Aufbringen der Leitbahn auf der Oberfläche des Bauelementes und im Über gangsbereich auf der Oberfläche der Insel aufgebracht wird und anschließend das Opfermaterial selektiv herausgelöst wird. Durch diese Opfermaterial und dessen Beseitigung nach der Leitbahnenherstellung wird eine mechanische Entkopplung im Übergangsbereich erreicht, während auf der übrigen Oberfläche des Bauelementes eine mechanische Verbindung zwischen Oberfläche und Leitbahn besteht. Durch diese Entkopplung liegt die Leitbahn frei. Sie hat selbst eine solche mechanische Stabilität, dass sie über diesen Bereich frei liegende gestaltet werden kann, ohne die Gefahr eines Zertrennens zu erzeugen. Durch diese frei liegende Verbindung können mechanische Verschiebungen entlang der Schnittstelle ausgeglichen werden, ohne dass die Leitbahn zerreißt.The inventive task is also solved by a method which is characterized in that before the application of the interconnect on a transition area overlying the interface an island of sacrificial material is applied, then the Applying the conductive path on the surface of the component and in the transition region on the surface is applied to the island and then the sacrificial material selectively leached becomes. Through this sacrificial material and its removal after the Bonding becomes a mechanical decoupling in the transition area achieved while on the remaining surface of the Bauelementes a mechanical connection between the surface and Leitbahn exists. Through this decoupling, the interconnect is free. she has such a mechanical stability that it has this Area exposed can be designed without the risk of To produce dicing. Through this exposed connection can mechanical Shifts along the interface are compensated without that the guideway ruptures.

In einer günstigen Ausgestaltung des Verfahrens ist vorgesehen, dass die Opferschicht, d.h. die Insel aus Opfermaterial, durch Drucken, Dispensen, Schleudern oder dergleichen auftragende Verfahren aufgebracht wird. Dies sind bekannte und einfache Verfahrensschritte, so dass sich die technologische Komplexität durch das erfindungsgemäße Verfahren nur unwesentlich erhöht.In a cheap one Embodiment of the method is provided that the sacrificial layer, i.e. the island of sacrificial material, through printing, dispensing, spinning or the like applying method is applied. these are well-known and simple process steps, so that the technological complexity through the inventive method only slightly increased.

Das erfindungsgemäße Verfahren kann durch die an sich bekannte Herstellung einer Leitbahn dadurch ausgestaltet werden, dass die Metallisierung vor dem Herauslösen des Opfermateriales der Insel durch folgende Verfahrensschritte realisiert wird:
Sputtern eines Seed-Layers,
Aufbringen einer Resistschicht und Strukturierung oberhalb des Seed-Layers,
elektrolytische Abscheidung der Leitbahn,
Entfernen der Resistschicht und der Strukturierung,
Ätzen des Seed-Layers.The inventive method can be configured by the known per se production of a conductive path, that the metallization is realized by the following process steps before the dissolution of the sacrificial material of the island:
Sputtering a seed layer,
Applying a resist layer and structuring above the seed layer,
electrolytic deposition of the conductive path,
Removing the resist layer and the structuring,
Etching the seed layer.

In bevorzugter Weise erfolgt das Herauslösen des Opfermaterials der Insel nass- oder plasmachemisch.In Preferably, the dissolution of the sacrificial material is the Island wet or plasmachemisch.

In einem alternativen Verfahren ist vorgesehen, dass vor dem Aufbringen der Leitbahn auf einem die Schnittstelle überlagernden Übergangsbereich ein Trennmittel aufgebracht wird, das eine mechanisch feste Verbindung zwischen der späteren Leitbahn und Oberfläche des Bauelementes im Übergangsbereich verhindert. Anschließend erfolgt das Aufbringen der Leitbahn auf der Oberfläche des Bauelementes und im Übergangsbereich auf der Oberfläche der Insel. Dabei wird im Übergangsbereich eine mechanische Entkopplung der Leitbahn von der Oberfläche des Bauelementes und im übrigen eine mechanische Verbindung zu der Oberfläche des Bauelementes erzeugt.In an alternative method is provided that before application the interconnect on an interface overlapping the interface a release agent is applied, which is a mechanically strong compound between the later interconnect and surface of the component in the transition region prevented. Subsequently the application of the conductive path on the surface of the Component and in the transition area on the surface the island. It is in the transition area a mechanical decoupling of the conductive path from the surface of the Component and the rest creates a mechanical connection to the surface of the device.

Es besteht dann die anschließende Möglichkeit, dass das Trennmittel anschließend an das Aufbringen der Leitbahn, entfernt wird.It then there is the subsequent Possibility, that the release agent subsequently at the application of the interconnect, is removed.

Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. Die zugehörige Zeichnung zeigt inThe Invention will be explained in more detail with reference to an embodiment. The associated Drawing shows in

1 ein elektronischen Bauelement mit der erfindungsgemäßen Umverdrahtung in Schnittdarstellung, 1 an electronic component with the inventive rewiring in a sectional view,

2 einen Ausschnitt des Bauelements gemäß 1 in der Draufsicht und 2 a section of the device according to 1 in plan view and

3a bis 3d die Darstellung der wesentlichen Schritte zur Herstellung der Umverdrahtung gemäß 1. 3a to 3d the representation of the essential steps for the preparation of the rewiring according to 1 ,

Gemäß der schematischen Darstellung in 1 besteht das elektronische Bauelement aus einem Chip 1 mit einer zentralen Reihe Bond-Pad 2, welcher derart von einem Halterahmen 3 umgeben ist, dass Chip 1 und Halterahmen 3 unmittelbar aneinander grenzen und in ihren Oberflächen 5 fluchten. In den Schnittstellen 4 des Bauelements, in welchem die Materialien eines Chips 1, beispielsweise Silizium, und eines dielektrischen Halterahmens 3, beispielsweise eine Moldmasse, anein ander grenzen. Auf einer Oberfläche 5 des elektronischen Bauelements ist als Umverdrahtungslage eine strukturierte Metallisierung angeordnet, welche eine Vielzahl von einzelnen Leitbahnen 6 bilden und mit diesen die elektrische Verbindung von den Bond-Pads 2 zu den im äußeren Randbereich des Halterahmens 3 angeordneten Kontakt-Pads 7 realisieren.According to the schematic representation in 1 the electronic component consists of a chip 1 with a central row bond pad 2 , which in such a way from a holding frame 3 surrounded is that chip 1 and support frame 3 immediately adjoin one another and in their surfaces 5 aligned. In the interfaces 4 of the device in which the materials of a chip 1 , For example, silicon, and a dielectric support frame 3 , For example, a molding compound, anein other boundaries. On a surface 5 of the electronic component is arranged as rewiring a structured metallization, which a plurality of individual interconnects 6 form and with these the electrical connection of the bond pads 2 to those in the outer edge region of the holding frame 3 arranged contact pads 7 realize.

In einem Übergangsbereich 8, der sich symmetrisch beidseitig der Schnittstelle 4 erstreckt, überbrücken die dargestellten Leitbahnen 6 die Schnittstelle 4 mit einem lang gestreckten Bogen 9. Der unterhalb des Bogens 9 gebildete Zwischenraum 10 ist nicht ausgefüllt.In a transition area 8th which is symmetrical on both sides of the interface 4 extends, bridge the illustrated interconnects 6 the interface 4 with a long bow 9 , The un below the bow 9 formed gap 10 is not filled.

2 stellt schematisch und zur besseren Übersicht vergrößert einen der in 1 gezeigten Übergangsbereiche 8 unter Temperaturlast dar. Aufgrund der im Vergleich zur Ausdehnung des Silizium des Chips 1 wesentlich größeren Ausdehnung der Moldmasse des Halterahmens 3 erfolgt eine Scherung der beiden Materialien gegeneinander an deren Schnittstelle 4. Die außerhalb des Übergangsbereichs 8 fest mit der Oberfläche 5 verbundene Leitbahn 6 folgt dort dieser Verschiebung, so dass im Übergangsbereich 8 die dargestellte Verwindung der Leitbahn 6 erfolgt, so dass keine plastischen Verformungsspannungen in der Leitbahn 6 auftreten. 2 represents schematically and for a better overview enlarged one of in 1 shown transition areas 8th under temperature load. Because of the expansion of the silicon of the chip 1 much larger expansion of the molding compound of the holding frame 3 Shear the two materials against each other at their interface 4 , The outside of the transition area 8th stuck to the surface 5 connected interconnect 6 there follows this shift, so that in the transition area 8th the twist shown the track 6 takes place, so that no plastic deformation stresses in the interconnect 6 occur.

In 3a bis 3d sind die prinzipiellen Verfahrensschritte zur Herstellung der in 1 gezeigten Umverdrahtungslage dargestellt, wobei es sich um bekannte und erprobte Standardprozesse handelt, die entsprechend der verwendeten Materialien und der Größenordnung des Bauelements sowie der erforderlichen Auflösung gewählt werden können.In 3a to 3d are the basic process steps for the preparation of in 1 shown rewiring, which are known and proven standard processes that can be selected according to the materials used and the size of the device and the required resolution.

3a zeigt die rechte der beiden in 1 dargestellten Schnittstellen 4 zwischen dem Chip 1 und dem Halterahmen 3. Gemäß 3b wird in einem Übergangsbereich 8 durch Schablonendruck, Dispensen oder Schleudern ein Opfermaterial 11, beispielsweise aus Silikon oder Epoxydharz, aufgebracht, wo bei die Dicke des Opfermaterials 11 im Ausführungsbeispiel klein im Vergleich zur Breite des Übergangsbereiches 8 ist. Mit diesem Auftrag des Opfermaterials 11 wird die Verwendung von teurem, fotostrukturierbarem Material und dessen aufwendige fotolithografische Strukturierung vermieden. Sofern beispielsweise eine große Auflösung dies jedoch erfordert, können auch solche Materialien und Verfahren eingesetzt werden. Als Opfermaterial 11 kommen außer den genannten auch solche in Betracht, die sich selektiv zu den anderen Materialien entfernen lassen. 3a shows the right of the two in 1 represented interfaces 4 between the chip 1 and the support frame 3 , According to 3b will be in a transition area 8th stencil printing, dispensing or spinning a sacrificial material 11 For example, of silicone or epoxy resin, applied where the thickness of the sacrificial material 11 small in the embodiment compared to the width of the transition region 8th is. With this order of sacrificial material 11 the use of expensive, photo-structurable material and its complex photolithographic structuring is avoided. However, if, for example, a large resolution requires this, such materials and methods can also be used. As a sacrificial material 11 In addition to those mentioned, those which can be selectively removed from the other materials are also suitable.

Gemäß 3c erfolgt anschließend das Aufbringen und die Strukturierung der Metallisierung, welche die Umverdrahtungslage bildet. Dies erfolgt beispielsweise durch Sputtern einer Kupfer-Keimschicht, nachfolgendes Aufbringen einer Resistschicht und deren fotolithografische Strukturierung, so dass die Keimschicht in jenen Bereich freigelegt wird, in welchen die Leitbahnen 6 abgeschieden werden sollen, anschließende elektrochemische Abscheidung der Leitbahnen 6 aus Kupfer sowie Strippen des Resist und Ätzen der nicht bedeckten Keimschicht.According to 3c followed by the application and structuring of the metallization, which forms the rewiring layer. This is done, for example, by sputtering a copper seed layer, then applying a resist layer and its photolithographic patterning, so that the seed layer is exposed in the region in which the interconnects 6 to be deposited, subsequent electrochemical deposition of the interconnects 6 of copper as well as stripping the resist and etching the uncovered seed layer.

Nach dem selektiven Herauslösen des Opfermaterials 11, das entsprechend dem gewählten Material beispielsweise nasschemisch oder durch Plasmaätzen erfolgen kann, entsteht durch die verbleibende bogenförmige Gestalt der Leitbahn 6 ein leerer Zwischenraum 10 zwischen dem Bogen 9 und der Oberfläche 5 des Bauelements (3d), welcher die Entkopplung der Leitbahn 6 von der Oberfläche 5 realisiert.After the selective dissolution of the sacrificial material 11 , which can be done, for example wet-chemically or by plasma etching according to the selected material, is created by the remaining arcuate shape of the conductive path 6 an empty space 10 between the bow 9 and the surface 5 of the component ( 3d ), which decoupling the interconnect 6 from the surface 5 realized.

11
Chipchip
22
Bond-PadBonding pad
33
Halterahmenholding frame
44
Schnittstelleinterface
55
Oberflächesurface
66
Leitbahninterconnect
77
Kontakt-PadContact pad
88th
ÜbergangsbereichTransition area
99
Bogenbow
1010
Zwischenraumgap
1111
Opfermaterialsacrificial material

Claims (13)

Umverdrahtungslage eines elektronischen Bauelements, bestehend aus auf der Oberfläche des Bauelements angeordneten Leitbahnen, wobei die Oberfläche mindestens eine in deren Ebene verlaufende Schnittstelle zwischen verschiedenen Materialien (Interface) aufweist und eine Leitbahn die Schnittstelle kontinuierlich verlaufend überwindet, dadurch gekennzeichnet, dass die Leitbahn (6) in einem Übergangsbereich (8) an der Schnittstelle (4), welcher sich über beide angrenzenden Materialien erstreckt, von der Oberfläche (5) des Bauelements mechanisch entkoppelt ist.Redistribution layer of an electronic component consisting of interconnects arranged on the surface of the component, wherein the surface has at least one interface extending between the layers of different materials (interface) and a conductive path continuously overcomes the interface, characterized in that the interconnect ( 6 ) in a transitional area ( 8th ) at the interface ( 4 ), which extends over both adjacent materials, from the surface ( 5 ) of the component is mechanically decoupled. Umverdrahtungslage eines elektronischen Bauelements nach Anspruch 1, dadurch gekennzeichnet, dass sich die Breite des Übergangsbereiches (8) nach dem Temperaturbereich bemisst, welchem das Bauelement ausgesetzt werden wird, sowie nach der Differenz der linearen Ausdehnungskoeffizienten der an der Schnittstelle (4) aneinander grenzenden Materialien.Wiring layer of an electronic component according to claim 1, characterized in that the width of the transition region ( 8th ) is measured according to the temperature range to which the device will be exposed, as well as the difference in linear expansion coefficients at the interface ( 4 ) adjoining materials. Umverdrahtungslage eines elektronischen Bauelements nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Leitbahn (6) den Übergangsbereich (8) freitragend, annähernd bogenförmig überspannt.Wiring layer of an electronic component according to claim 1 or 2, characterized in that the interconnect ( 6 ) the transition area ( 8th ) self-supporting, spanned approximately arcuately. Umverdrahtungslage eines elektronischen Bauelements nach Anspruch 3, dadurch gekennzeichnet, dass sich die Höhe der Überspannung nach der Breite des Über gangsbereiches (8), nach dem Temperaturbereich, welchem das Bauelement ausgesetzt werden wird, sowie nach der Differenz der linearen Ausdehnungskoeffizienten der an der Schnittstelle (4) aneinander grenzenden Materialien bemisst.Wiring layer of an electronic component according to claim 3, characterized in that the height of the overvoltage according to the width of the transition region ( 8th ), the temperature range to which the device will be exposed and the difference in linear expansion coefficients at the interface ( 4 ) adjoining materials measured. Umverdrahtungslage eines elektronischen Bauelements nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass der Zwischenraum zwischen der Leitbahn (6) und der Oberfläche (5) des Bauelements im Übergangsbereich (8) mit einer Unterfütterung ausgefüllt ist.Wiring layer of an electronic component according to claim 3 or 4, characterized in that the gap between the interconnect ( 6 ) and the surface ( 5 ) of the component in the transition region ( 8th ) is filled with a relining. Umverdrahtungslage eines elektronischen Bauelements nach Anspruch 5, dadurch gekennzeichnet, dass die Unterfütterung aus flexiblem Material besteht.Redistribution layer of an electronic component according to claim 5, characterized in that the relining made of flexible material. Umverdrahtungslage eines elektronischen Bauelements nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass zwischen der Leitbahn (6) und der Oberfläche (5) des Bauelements im Übergangsbereich (8) ein Trennmittel angeordnet ist.Wiring layer of an electronic component according to one of claims 1 or 2, characterized in that between the interconnect ( 6 ) and the surface ( 5 ) of the component in the transition region ( 8th ) A release agent is arranged. Verfahren zur Herstellung einer Umverdrahtungslage bei dem auf die Oberfläche eines elektronischen Bauelementes mit einer Schnittstelle zwischen verschiedenen Materialien eine Leitbahn aufgebracht wird, die die Schnittstelle überwindet, dadurch gekennzeichnet, dass vor dem Aufbringen der Leitbahn auf einem die Schnittstelle überlagernden Übergangsbereich ein Insel aus Opfermaterial aufgebracht wird, dass anschließend das Aufbringen der Leitbahn auf der Oberfläche des Bauelementes und im Übergangsbereich auf der Oberfläche der Insel aufgebracht wird und anschließend das Opfermaterial selektiv herausgelöst wird.Method for producing a rewiring layer on the surface an electronic component with an interface between various materials a conductive path is applied, which the Interface overcomes, characterized in that prior to the application of the interconnect a transition area overlying the interface an island of sacrificial material is applied, then the Applying the conductive path on the surface of the component and in the transition region on the surface is applied to the island and then the sacrificial material selectively leached becomes. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Opferschicht, d.h. die Insel aus Opfermaterial, durch Drucken, Dispensen, Schleudern oder dergleichen auftragende Verfahren aufgebracht wird.Method according to claim 8, characterized in that that the sacrificial layer, i. the island of sacrificial material, through printing, Dispensen, spin or the like applied applying methods becomes. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Metallisierung vor dem Herauslösen des Opfermateriales der Insel durch folgende Verfahrensschritte realisiert wird: Sputtern eines Seed-Layers, Aufbringen einer Resistschicht und Strukturierung oberhalb des Seed-Layers, elektrolytische Abscheidung der Leitbahn, Entfernen der Resistschicht und der Strukturierung, Ätzen des Seed-Layers.Method according to claim 8 or 9, characterized that the metallization prior to the dissolution of the sacrificial material of Island is realized by the following method steps: sputtering a seed layer, Applying a resist layer and structuring above of the seed layer, electrolytic deposition of the conductive path, Remove the resist layer and the structuring, Etching the seed layer. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Herauslösen des Opfermateriales der Insel nass- oder plasmachemisch erfolgt.Method according to claim 10, characterized in that that dissolving the sacrificial material of the island takes place wet or plasmachemisch. Verfahren zur Herstellung einer Umverdrahtungslage bei dem auf die Oberfläche eines elektronischen Bauelementes mit einer Schnittstelle zwischen verschiedenen Materialien eine Leitbahn aufgebracht wird, die die Schnittstelle überwindet, dadurch gekennzeichnet, dass vor dem Aufbringen der Leitbahn auf einem die Schnittstelle überlagernden Übergangsbereich ein Trennmittel aufgebracht wird, das eine mechanisch feste Verbindung zwischen der späteren Leitbahn und Oberfläche des Bauelementes im Übergangsbereich verhindert, dass anschließend das Aufbringen der Leitbahn auf der Oberfläche des Bauelementes und im Übergangsbereich auf der Oberfläche der Insel erfolgt.Method for producing a rewiring layer on the surface an electronic component with an interface between various materials a conductive path is applied, which the Interface overcomes, characterized in that prior to the application of the interconnect a transition area overlying the interface a release agent is applied, which is a mechanically strong compound between the later Track and surface of the component in the transition region prevents that afterwards the application of the conductive path on the surface of the component and in the transition region on the surface the island takes place. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Trennmittel anschließend an das Aufbringen der Leitbahn, entfernt wird.Method according to claim 12, characterized in that that the release agent subsequently at the application of the interconnect, is removed.
DE200410050177 2004-10-14 2004-10-14 Wiring system for electronic component containing material interface on surface of wafer supporting wiring system, consists of conductive tracks, in which at least one track continuously surmounts interface(s) between different materials Ceased DE102004050177A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410050177 DE102004050177A1 (en) 2004-10-14 2004-10-14 Wiring system for electronic component containing material interface on surface of wafer supporting wiring system, consists of conductive tracks, in which at least one track continuously surmounts interface(s) between different materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410050177 DE102004050177A1 (en) 2004-10-14 2004-10-14 Wiring system for electronic component containing material interface on surface of wafer supporting wiring system, consists of conductive tracks, in which at least one track continuously surmounts interface(s) between different materials

Publications (1)

Publication Number Publication Date
DE102004050177A1 true DE102004050177A1 (en) 2006-04-20

Family

ID=36120511

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410050177 Ceased DE102004050177A1 (en) 2004-10-14 2004-10-14 Wiring system for electronic component containing material interface on surface of wafer supporting wiring system, consists of conductive tracks, in which at least one track continuously surmounts interface(s) between different materials

Country Status (1)

Country Link
DE (1) DE102004050177A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009051129A1 (en) * 2009-10-28 2011-06-01 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
DE102018110954A1 (en) * 2018-05-07 2019-11-07 Optics Balzers Ag Lift-off procedure using jets

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480836A (en) * 1966-08-11 1969-11-25 Ibm Component mounted in a printed circuit
US4026759A (en) * 1975-12-11 1977-05-31 International Business Machines Corporation Method of making ingrown lead frame with strain relief
US4728751A (en) * 1986-10-06 1988-03-01 International Business Machines Corporation Flexible electrical connection and method of making same
US6221750B1 (en) * 1998-10-28 2001-04-24 Tessera, Inc. Fabrication of deformable leads of microelectronic elements
DE10145382A1 (en) * 2001-09-14 2003-01-09 Infineon Technologies Ag Manufacturing electronic components, especially chips, involves separating components from wafer, arranging in raster at larger separations, filling spaces, wafer-level packaging

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480836A (en) * 1966-08-11 1969-11-25 Ibm Component mounted in a printed circuit
US4026759A (en) * 1975-12-11 1977-05-31 International Business Machines Corporation Method of making ingrown lead frame with strain relief
US4728751A (en) * 1986-10-06 1988-03-01 International Business Machines Corporation Flexible electrical connection and method of making same
US6221750B1 (en) * 1998-10-28 2001-04-24 Tessera, Inc. Fabrication of deformable leads of microelectronic elements
DE10145382A1 (en) * 2001-09-14 2003-01-09 Infineon Technologies Ag Manufacturing electronic components, especially chips, involves separating components from wafer, arranging in raster at larger separations, filling spaces, wafer-level packaging

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009051129A1 (en) * 2009-10-28 2011-06-01 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
US9419193B2 (en) 2009-10-28 2016-08-16 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an opto-electronic component
DE102018110954A1 (en) * 2018-05-07 2019-11-07 Optics Balzers Ag Lift-off procedure using jets

Similar Documents

Publication Publication Date Title
DE10333841B4 (en) A method of producing a benefit having semiconductor device locations arranged in rows and columns and methods of making a semiconductor device
DE102006021959B4 (en) Power semiconductor device and method for its production
EP1412978B1 (en) Electronic component with a plastic housing and method for production thereof
DE10360708B4 (en) Semiconductor module with a semiconductor stack, rewiring plate, and method of making the same
DE102005046737B4 (en) Benefits for the production of an electronic component, component with chip-through contacts and methods
DE102006032251A1 (en) Method for producing chip packages and chip package produced in this way
EP1186035A1 (en) Electronic component with flexible contact structures and method for the production of said component
DE1640457B1 (en) Electrical connections in circuit assemblies and methods of making them
DE102006003931B3 (en) Semiconductor device with external surface mount contacts and method of making the same
DE102006019244B4 (en) Benefit and semiconductor device made of a composite board with semiconductor chips and plastic housing composition and method for producing the same
WO1995026568A1 (en) Semiconductor component designed for vertical integration, and method of manufacturing the component
DE10345247B4 (en) Use of conductor tracks as Krallkörper
DE10334575A1 (en) Electronic component and utility for making the same
DE102010000892B4 (en) Method for providing and connecting two contact regions of a semiconductor component or a substrate, and a substrate having two such connected contact regions
DE10124970B4 (en) Electronic component with a semiconductor chip on a semiconductor chip connection plate, system carrier and method for the production thereof
DE102013112708B4 (en) Process for manufacturing an electronic component
DE102013103351A1 (en) ELECTRONIC MODULE
DE102004050177A1 (en) Wiring system for electronic component containing material interface on surface of wafer supporting wiring system, consists of conductive tracks, in which at least one track continuously surmounts interface(s) between different materials
DE102004005361B4 (en) Process for the production of metallic interconnects and contact surfaces on electronic components
DE102007050433A1 (en) Semiconductor module and method of manufacturing a semiconductor module
DE10261410B4 (en) Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
WO2007014800A1 (en) Chip module for installing in sensor chip cards for fluidic applications and method for producing a chip module of this type
DE102012108610B4 (en) Chip module and method for manufacturing a chip module
DE10139985B4 (en) Electronic component with a semiconductor chip and method for its production
DE102014107018A1 (en) Semiconductor device with solderable and bondable electrical contact plates

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection