DE102004029297A1 - Vertical field effect power transistor has field of mesa strips a body and semiconductor element with trenches and vertical gate electrodes in chessboard pattern - Google Patents

Vertical field effect power transistor has field of mesa strips a body and semiconductor element with trenches and vertical gate electrodes in chessboard pattern Download PDF

Info

Publication number
DE102004029297A1
DE102004029297A1 DE102004029297A DE102004029297A DE102004029297A1 DE 102004029297 A1 DE102004029297 A1 DE 102004029297A1 DE 102004029297 A DE102004029297 A DE 102004029297A DE 102004029297 A DE102004029297 A DE 102004029297A DE 102004029297 A1 DE102004029297 A1 DE 102004029297A1
Authority
DE
Germany
Prior art keywords
source electrode
lateral direction
mesa
regions
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004029297A
Other languages
German (de)
Inventor
Hans Dr. Weber
Thomas Krotscheck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004029297A priority Critical patent/DE102004029297A1/en
Publication of DE102004029297A1 publication Critical patent/DE102004029297A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

A vertical field effect power transistor comprises a field of transistor cells having alternate body and source electrodes (6,7), p- and n- mesa strips (10) between n trenches (3) in a semiconductor (2) with vertical gate electrodes (4) and p body zones. The body and source electrodes alternate in x- and y-directions in a chessboard pattern. Independent claims are also included for the following: (A) a production process for the above;and (B) a further vertical field effect transistor.

Description

Die Erfindung betrifft einen vertikalen Feldeffekt-Leistungstransistor mit einem Zellenfeld aus Transistorzellen, die aus einer Vielzahl von einander in wenigstens einer ersten lateralen Richtung abwechselnd angeordneten Body- und Sourceelektrodenbereichen jeweils eines ersten und zweiten Leitungstyps, die in Mesastreifen liegen, welche sich jeweils zwischen in einem Halbleitermaterial des zweiten Leitungstyps gebildeten Gräben erstrecken und aus in den Gräben gebildeten vertikalen Gateelektroden und unterhalb der Body- und Sourceelektrodenbereiche im Halbleitermaterial jedes Mesastreifens gebildeten Bodyzonen des ersten Leitungstyps bestehen, sowie ein Herstellungsverfahren dafür. Ein vertikaler Feldeffekt-Leistungstransistor der oben angeführten Art ist zum Beispiel in US-A-5 814 858 beschrieben.The The invention relates to a vertical field effect power transistor with a cell array of transistor cells that come from a variety alternately in at least a first lateral direction arranged body and source electrode regions each of a first and second conductivity type, which are located in mesa stripes which are each between in a semiconductor material of the second conductivity type formed trenches extend and out in the trenches formed vertical gate electrodes and below the body and Source electrode regions in the semiconductor material of each mesa stripe formed body zones of the first conductivity type exist, as well as a Manufacturing process for it. A vertical field effect power transistor of the type mentioned above is described, for example, in US-A-5,814,858.

In der beiliegenden 1 ist schematisch ein dreidimensionaler Querschnitt durch einen Abschnitt eines Zellenfeldes eines üblichen vertikalen Feldeffekt-Leistungstransistors dargestellt. Innerhalb eines als Epitaxieschicht auf einem Grundmaterial 1 liegenden Halbleitermaterials 2 (n-leitend) sind in einer ersten lateralen Richtung y laufende Gräben 3 bis in eine durch eine gestrichelte Linie 8 angedeutete Tiefe gebildet, in denen jeweils eine Gateelektrode 4 eingebracht und durch eine Isolierschicht 9 gegenüber der Umgebung isoliert ist. Gleichfalls in der ersten lateralen Richtung y laufen zwischen den Gräben 3 so genannte Mesastreifen 10, in denen in y-Richtung einander abwechselnd p+-Bodyelektrodenbereiche 7 und n-Sourceelektrodenbereiche 6 implantiert sind. In vertikaler z-Richtung unterhalb der Body- und Sourceelektrodenbereiche 6 und 7 befindet sich in jedem Mesastreifen 10 eine p-Bodyzone 5.In the enclosed 1 schematically a three-dimensional cross-section through a portion of a cell array of a conventional vertical field effect power transistor is shown. Inside one as epitaxial layer on a base material 1 lying semiconductor material 2 (n-type) are trenches running in a first lateral direction y 3 into one by a dashed line 8th indicated depth formed, in each of which a gate electrode 4 introduced and through an insulating layer 9 isolated from the environment. Likewise in the first lateral direction y run between the trenches 3 so-called mesa stripes 10 in which in the y-direction alternately p + -Bodyelektrodenbereiche 7 and n source electrode regions 6 are implanted. In the vertical z-direction below the body and source electrode areas 6 and 7 is located in each mesa strip 10 a p-bodyzone 5 ,

Zur Herstellung eines derartigen vertikalen Feldeffekt-Leistungstransistors wird üblicherweise in die Epischicht 2 zunächst großflächig die Bodyzone 5 implantiert (dies geschieht durch eine Borimplantation mit einer Konzentration von annähernd 2 × 1017 × cm–3). Nach Diffusion der Bodyzone 5 wird eine Fototechnik für eine n-Implantation (üblicherweise eine Arsenimplantation mit annähernd 2 × 2020 × cm–3) aufgebracht. Diese n-Implantation führt streifenförmig quer (in der zweiten lateralen Richtung x) zu den Mesastreifen 10 und bildet später die n-Sourceelektrodenbereiche 6. Nach Ausdiffusion des n-Gebiets wird eine p-Maske (Borimplantation mit annähernd 2 × 1020 cm–3) zwischen den n-Gebieten verwendet, die die späteren Bodyelektrodenbereiche 7 erzeugt. Bei der heutigen Gestaltung besteht die Anforderung, dass eine Fotoebene (Gateoxid) in der Mitte einer Mesa 10 (am Chiprand) enden muss. Diese Forderung wird durch die heutige Justagegenauigkeit von +/–100 nm erfüllt.To produce such a vertical field effect power transistor is usually in the epilayer 2 initially the body zone over a large area 5 Implanted (this is done by a Borimplantation with a concentration of approximately 2 × 10 17 × cm -3 ). After diffusion of the bodyzone 5 is a photographic technique for an n-implantation (typically an arsenic implantation with approximately 2 × 20 × 20 cm -3) is applied. This n-implantation leads stripwise across (in the second lateral direction x) to the mesa strands 10 and later forms the n-source electrode regions 6 , After out-diffusion of the n-region, a p-mask (boron implantation of approximately 2 × 10 20 cm -3 ) is used between the n-regions, which are the later body-electrode regions 7 generated. In today's design, there is a requirement that a photo plane (gate oxide) in the middle of a mesa 10 (on the chip edge) must end. This requirement is met by today's adjustment accuracy of +/- 100 nm.

Kommt es zu einem Ladungsträgerdurchbruch, werden die negativen Ladungsträger zur Epischicht 2 und die positiven Ladungsträger an die Oberfläche zum Sourceanschluss (in 1 nicht gezeigt) abgesaugt, wie dies jeweils die Pfeile N und P in 1 veranschaulichen.If a charge carrier breakdown occurs, the negative charge carriers become an epilayer 2 and the positive charge carriers to the surface to the source terminal (in 1 not shown), as indicated by the arrows N and P in 1 illustrate.

Die beiliegende 2A, die ein Querschnitt durch ein Mesastreifen 10 in der ersten lateralen Richtung y ist, zeigt durch den Pfeil S, dass die in Richtung des Pfeils P abgesaugten positiven Ladungsträger in der p-Bodyzone 5 unterhalb des n-Sourceelektrodenbereichs 6 abgelenkt werden und einen weiten Weg zum p-Bodyelektrodenbereich 7 wandern müssen. Dieser längere Weg (= Widerstand) führt lokal zu einem Spannungsabfall (ca. 0,4 bis 0,7 Volt), der dort einen in 2B schematisch dargestellten npn-Bipolartransistor aufsteuert. An dieser Stelle kommt es schließlich zum Durchbruch. Somit ist dieser durch den Pfeil S dargestellte lange Weg bzw. die Ablenkung der in Richtung des Pfeils P nach oben abgezogenen positiven Ladungsträger unter dem n-Sourceelektrodenbereich 6 unerwünscht. Derzeit versucht man, dieses Problem im Avalanchefall dadurch abzuschwächen, dass man die n-Gebiete 6 sehr schmal (kurz) wählt, um die Wegstrecke für diese positiven Ladungsträger zu verkürzen. Dieser Eingriff verschlechtert allerdings den Einschaltwiderstand Ron. Außerdem werden zusätzliche p++-Implantationen bis unter die Bodyzone 5 durchgeführt, um die Ladungsträger schon frühzeitig im p-Gebiet zu sammeln. Diese Hochenergieimplantationen benötigen aber dickere Fotolacke.The enclosed 2A which is a cross section through a mesa stripe 10 in the first lateral direction y, is shown by the arrow S, that sucked in the direction of the arrow P positive charge carriers in the p-body zone 5 below the n-source electrode region 6 be deflected and a long way to the p-body electrode area 7 have to hike. This longer path (= resistance) leads locally to a voltage drop (about 0.4 to 0.7 volts), which there is a in 2 B opens schematically shown npn bipolar transistor. At this point, it finally comes to breakthrough. Thus, this long path represented by the arrow S or the deflection of the positive charge carrier drawn up in the direction of the arrow P is below the n-source electrode region 6 undesirable. At present one tries to mitigate this problem in avalanche infestation by using the n-areas 6 very narrow (short) dials to shorten the distance for these positive charge carriers. However, this engagement degrades the on-resistance Ron. Additionally, additional p ++ implants will be under the bodyzone 5 carried out in order to collect the charge carriers early in the p-region. These high-energy implantations, however, require thicker photoresists.

Es ist deshalb Aufgabe der Erfindung, einen vertikalen Feldeffekt-Leistungstransistor mit kleinem Einschaltwiderstand Ron und verbessertem Avalanche-Durchbruchsverhalten so zu ermöglichen, dass bei seiner Herstellung die zweite Hochenergieimplantation zur Bildung der p++-Bereiche unterhalb der Bodyzone und die damit verbundenen nachteiligen dickeren Fotolacke entbehrlich sind.It is therefore an object of the invention to enable a vertical field effect power transistor with low on-resistance Ron and improved avalanche breakdown behavior so that in its manufacture the second high energy implantation to form the p ++ regions below the body zone and the associated disadvantageous thicker photoresists are dispensable.

Zur Lösung dieser Aufgabe stellt die Erfindung vertikale Feldeffekt-Leistungstransistoren gemäß den Patentansprüchen 1 und 13 bereit. Vorteilhafte Ausgestaltungen beziehungsweise Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.To solve this problem, the invention provides vertical field effect power transistors according to the Claims 1 and 13 ready. Advantageous embodiments or developments of the inventive concept can be found in the subclaims.

Somit ist gemäß einem ersten Aspekt der Erfindung ein vertikaler Feldeffekt-Leistungstransistor mit einem Zellenfeld aus Transistorzellen, die aus einer Vielzahl von einander in wenigstens einer ersten lateralen Richtung abwechselnd angeordneten Body- und Sourceelektrodenbereichen jeweils eines ersten und zweiten Leitungstyps, die in Mesastreifen liegen, welche sich jeweils zwischen in einem Halbleitermaterial des zweiten Leitungstyps gebildeten Gräben erstrecken und aus in den Gräben gebildeten vertikalen Gateelektroden und unterhalb der Body- und Sourceelektrodenbereiche im Halbleitermaterial jedes Mesastreifens gebildeten Bodyzonen des ersten Leitungs typs bestehen, dadurch gekennzeichnet, dass die Body- und Sourceelektrodenbereiche auch in der quer zur ersten lateralen Richtung laufenden zweiten lateralen Richtung einander abwechselnd so angeordnet sind, dass sie im jeweiligen Mesastreifen ein Schachbrettmuster bilden und dadurch die Bodyelektrodenbereiche im jeweiligen Mesastreifen einen ganz oder nahezu durchgängigen Kontakt zur darunter liegenden Bodyzone haben.Consequently is according to one first aspect of the invention, a vertical field effect power transistor with a cell array of transistor cells that come from a variety alternately in at least a first lateral direction arranged body and source electrode regions each of a first and second conductivity type, which are located in mesa stripes which are each between in a semiconductor material of the second conductivity type formed trenches extend and out in the trenches formed vertical gate electrodes and below the body and Source electrode regions in the semiconductor material of each mesa stripe formed body zones of the first line type consist, characterized that the body and source electrode areas also in the across the first lateral direction running second lateral direction each other are arranged alternately so that they are in the respective mesa stripe forming a checkerboard pattern and thereby the body electrode areas in the respective mesa stripe a total or almost continuous contact to the underlying Bodyzone have.

Durch die erfindungsgemäß vorgeschlagene schachbrettartige Gestaltung der Body- und Sourceelektrodenbereiche wird das Durchbruchsproblem im Avalanchefall gelöst, da es nun einen durchgängigen oder nahezu durchgängigen Anschluss des Bodygebiets gibt und der lange Weg der nach oben abgesaugten positiven Ladungsträger vermieden ist, weil der Mesastreifen durchgängig oder nahezu durchgängig p-dotiert ist. Zusätzlich werden durch die im Schachbrett angeordnete Fototechnik Lackflankenprobleme verhindert, die im Stand der Technik auftreten, da die bisherigen Lackstreifen eine Länge bis zu mehreren Millimetern haben können.By the invention proposed checkerboard design of the body and source electrode areas the breakthrough problem is solved in the avalanche case, as it is now a continuous or near consistent Connection of the body area gives and the long way the up sucked off positive charge carrier is avoided because the mesa strands continuous or almost continuous p-doped is. additionally are caused by the arranged in the chess board photo technique Lackflankenprobleme prevents that occur in the prior art since the previous one Paint strips a length up to several millimeters.

Bevorzugt kann bei der schachbrettartigen Implantation auf dem Mesastreifen die Breite der Bodyelektrodenbereiche gleich der Breite der Sourceelektrodenbereiche jeweils gemessen in der zweiten lateralen Richtung sein. Dabei kann die Länge jedes Bodyelektrodenbereichs gleich der Länge jedes Sourceelektrodenbereichs jeweils gemessen in der ersten lateralen Richtung sein. In dem erfindungsgemäßen Schachbrettdesign ist es auch möglich, unterschiedliche Längenverhältnisse der in der ersten lateralen Richtung aneinander grenzenden Body- und Sourceelektrodenbereiche zur Optimierung der Zelle (Einschaltwiderstand und anderen Eigenschaften) einzustellen. Die Anforderungen an die Justagegenauigkeit sind nicht höher als beim derzeitigen Design. Die zweite Hochenergie-p-Implantation und die damit verbundene Forderung nach dicken Fotolacken entfällt beim Schachbrett-Design vollständig. Auf diese Weise können präzisere Strukturen und eine bessere Justage erreicht werden.Prefers can during the checkerboard implantation on the mesa stripe the width of the body electrode regions is equal to the width of the source electrode regions each measured in the second lateral direction. It can the length each body electrode area is equal to the length of each source electrode area each measured in the first lateral direction. In the checkerboard design according to the invention it is also possible different aspect ratios the adjacent in the first lateral direction body and source electrode regions for optimizing the cell (on-resistance and other properties). The requirements for the Adjustment accuracy is not higher as the current design. The second high-energy p-implantation and the associated requirement for thick photoresists is eliminated when Checkerboard design completely. That way you can precise Structures and better adjustment can be achieved.

Gemäß einem zweiten Aspekt der Erfindung ist ein Verfahren zur Herstellung eines vertikalen Feldeffekt-Leistungstransistors angegeben, bei dem eine Vielzahl von ein Zellenfeld bildenden Transistorzellen dadurch gebildet werden, dass in einem Halbleitermaterial eines zweiten Leitungstyps eine Vielzahl von einander in wenigstens einer ersten lateralen Richtung abwechselnden Body- und Sourceelektrodenbereichen jeweils eines ersten Leitungstyps und des zweiten Leitungstyps innerhalb von Mesastreifen implantiert werden, wobei sich die Mesastreifen jeweils zwischen in das Halbleitermaterial eingebrachten Gräben erstrecken, und dass in den Gräben vertikale Gateelektroden und unterhalb der Body- und Sourceelektrodenbereiche im Halbleitermaterial jedes Mesastreifens Bodyzonen des ersten Leitungstyps streifenförmig in der ersten lateralen Richtung gebildet werden, wobei die Body- und Sourceelektrodenbereiche auch in der quer zur ersten lateralen Richtung liegenden zweiten lateralen Richtung einander abwechselnd im jeweiligen Mesastreifen schachbrettartig so implantiert werden, dass die Bodyelektrodenbereiche im jeweiligen Mesastreifen einen ganz oder nahezu durchgängigen Kontakt zur darunter liegenden Bodyzone bekommen.According to one second aspect of the invention is a method for producing a vertical field effect power transistor indicated in which a Variety of a cell array forming transistor cells formed thereby be that in a semiconductor material of a second conductivity type a plurality of each other in at least a first lateral one Direction of alternating body and source electrode areas one each first conductivity type and the second conductivity type within mesa stripes be implanted, with the mesa strips between each extend into the semiconductor material introduced trenches, and that in the trenches vertical gate electrodes and below the body and source electrode regions in the semiconductor material of each mesa stripe, body zones of the first conductivity type in strips formed in the first lateral direction, the body and source electrode regions also in the transverse direction to the first lateral direction lying second lateral direction alternately in the respective Mesa strips are chess-like so implanted that the body electrode areas in the respective mesa stripe a total or almost continuous contact get to the underlying Bodyzone.

Mit diesem Verfahren lässt sich deshalb ein erfindungsgemäßer vertikaler Feldeffekt-Leistungstransistor ohne die bei der bisherigen Fototechnik auftretenden Lackflankenprobleme und hohe Hochenergie-p-Implantation mit einem wesentlich verbesserten Avalanche-Durchbruchsverhalten und geringem Einschaltwiderstand Ron herstellen.With this method leaves Therefore, an inventive vertical Field effect power transistor without the previous photographic technology occurring Lackflankenprobleme and high high-energy p-implantation with a significantly improved avalanche breakdown behavior and low on-resistance Ron.

Ein wesentlicher Aspekt des vorangehend beschrienen Feldeffekt-Leistungstransistors ist, dass die Source- und Bodyelektrodenbereiche innerhalb eines Mesastreifens sowohl in einer ersten lateralen Richtung, die parallel zu den Gräben (im Folgenden auch "Trenches" genannt) verläuft, als auch in einer dazu senkrechten zweiten lateralen Richtung miteinander alternieren. Auf diese Art und Weise lässt sich sicherstellen, dass die Bodyzone, die unter den Source- und Bodyelektrodenbereichen angeordnet ist, entlang der ersten lateralen Richtung ganz oder nahezu durchgängig mit den darüber liegenden Bodyelektrodenbereichen elektrisch verbunden ist.One essential aspect of the above-described field effect power transistor is that the source and body electrode areas within one Mesastreifens both in a first lateral direction, the parallel to the trenches (im The following also called "Trenches") runs as also in a second lateral direction perpendicular to each other alternate. In this way you can make sure that the Bodyzone, which is located under the source and body electrode areas is, along the first lateral direction with or almost completely with the above lying body electrode regions is electrically connected.

Wenn die Breiten der Mesagebiete (Mesastreifen) zwischen den Trenches sehr schmal ausfallen, was bei neueren Generationen von so genannten Dense-Trench-Transistoren der Fall ist, gestaltet sich die Implantation des Schachbrettmusters in das Mesagebiet schwierig, da die üblicherweise verwendeten Fertigungstechniken erforderliche Fertigungstoleranzen nicht einhalten können. So sollte für eine zuverlässige Funktionsweise des Leistungstransistors eine Trennlinie zwischen Sourceelektrodenbereichen und Bodyelektrodenbereichen, die entlang der zweiten lateralen Richtung nebeneinander angeordnet sind, exakt innerhalb der Mitte des Mesastreifens verlaufen, was nur schwer einzuhalten ist.If the widths of the mesas (mesa stripes) between the trenches very narrow, what with newer generations of so-called Dense-trench transistors are the case, the implantation is designed of the checkerboard pattern in the Mesagebiet difficult, as the usual Manufacturing tolerances required manufacturing tolerances can not comply. So should for a reliable one Operation of the power transistor a dividing line between Source electrode areas and body electrode areas along the second lateral direction are arranged side by side, exactly within the middle of the mesa, which is difficult is to be adhered to.

Die Erfindung stellt deshalb (insbesondere für Dense-Trench-Transistoren) einen vertikalen Feldeffekt-Leistungstransistor bereit, der ein Zellenfeld aufweist, das mehrere Trenches und mehrere Mesagebiete, die zwischen den Trenches ausgebildet sind, aufweist. In jedem Mesagebiet sind in wenigstens einer ersten lateralen Richtung abwechselnd Body- und Sourceelektrodenbereiche jeweils eines ersten und zweiten Leitungstyps ausgebildet. Unterhalb der Body- und Sourceelektrodenbereiche ist im Halbleitermaterial des Mesagebiets wenigstens eine Bodyzone des ersten Leitungstyps ausgebildet, die mit den Bodyelektrodenbereichen in elektrischer Verbindung steht. Die Body- und Sourceelektrodenbereiche sind so angeordnet, dass die Grenzflächen zwischen den Body- und Sourceelektrodenbereichen mit den Grenzflächen zwischen den Mesagebieten und den Trenches einen Winkel ausbilden, der zwischen 10° und 80° liegt.The The invention therefore provides (in particular for dense-trench transistors) one vertical field effect power transistor ready to make a cell box which has several trenches and several mesas in between the trenches are formed has. In every mesa area are in at least one first lateral direction alternately body and source electrode regions each of a first and second conductivity type educated. Below the body and source electrode areas is in the semiconductor material of the Mesagebiets at least one body zone of the first conductivity type formed with the body electrode areas in electrical connection is. The body and source electrode areas are arranged so that the interfaces between the body and Source electrode regions with the interfaces between the Mesagebieten and make the trenches an angle that is between 10 ° and 80 °.

Die oben beschriebene Ausgestaltung der Body- und Sourceelektrodenbereiche hat den Vorteil, dass ebenso wie in den vorangehend beschriebenen Ausführungsformen eine Homogenisierung der Stromverteilung innerhalb der Mesagebiete erzeugt werden kann, jedoch ist die Herstellung der Struktur aus miteinander alternierenden Body- und Sourceelektrodenbereichen fertigungstechnisch gesehen wesentlich einfacher.The above described embodiment of the body and source electrode regions has the advantage that as well as in the previously described embodiments a homogenization of the current distribution within the Mesagebiete can be produced, however, the production of the structure is made mutually alternating body and source electrode areas manufacturing technology seen much easier.

Vorzugsweise sind die geometrischen Ausmaße/Ausgestaltungen der Body- und Sourceelektrodenbereiche und der Winkel zwischen den Grenzflächen so aufeinander abgestimmt, dass jede senkrecht zu der Längsausrichtung der Trenches verlaufende Linie sowohl einen Teil eines Bodyelektrodenbereichs als auch einen Teil eines Sourceelektrodenbereichs schneidet. Damit kann sichergestellt werden, dass die wenigstens eine Bodyzone unterhalb der Body- und Sourceelektrodenbereiche in einem Mesastreifen in einer lateralen Richtung, die parallel zur Längsausrichtung der Trenches verläuft, durchgehend mit den Bodyelektrodenbereichen verbunden ist, so dass eine gute Stromverteilung innerhalb des Mesagebiets erzielt werden kann.Preferably are the geometric dimensions / configurations the body and source electrode areas and the angle between the interfaces matched so that each perpendicular to the longitudinal orientation The Trenches extending line both part of a body electrode area as well as a portion of a source electrode region. In order to can be ensured that the at least one bodyzone below the body and source electrode regions in a mesa stripe in FIG a lateral direction parallel to the longitudinal orientation of the trenches runs, is continuously connected to the body electrode areas, so that a good power distribution within the Mesagebiets be achieved can.

Vorzugsweise sind die Body- und Sourceelektrodenbereiche als Streifen ausgestaltet. In einer bevorzugten Ausführungsform sind die Breiten aller Streifen gleich. In dieser Ausführungsform sollte der Winkel zwischen den Grenzflächen folgende Relation erfüllen: cos (Winkel) = a/b. Hierbei ist a die Breite der Sourceelektrodenbereich-Streifen oder der Bodyelektrodenbereich-Streifen und b die Breite des Mesagebiets, in dem die Sourceelektrodenbereich-Streifen und die Bodyelektrodenbereich-Streifen ausgebildet sind.Preferably the body and source electrode regions are configured as strips. In a preferred embodiment The widths of all stripes are the same. In this embodiment the angle between the interfaces should satisfy the following relation: cos (Angle) = a / b. Here, a is the width of the source electrode region stripes or the body electrode area strip and b the width of the mesa area, in which the source electrode region stripes and the body electrode region stripes are formed.

Die obigen und weitere vorteilhafte Merkmale eines erfindungsgemäßen vertikalen Feldeffekt-Leistungstransistors und des zu seiner Herstellung erfindungsgemäß vorgeschlagenen Verfahrens werden in der nachstehenden Beschreibung näher erläutert, die sich auf die beiliegende Zeichnung bezieht.The above and further advantageous features of a vertical according to the invention Field effect power transistor and proposed according to the invention for its production Methods are explained in more detail in the following description, which refers to the accompanying drawing.

Die Zeichnungsfiguren zeigen im Einzelnen:The Drawing figures show in detail:

1 eine bereits beschriebene dreidimensionale Schnittansicht eines dem Stand der Technik entsprechenden vertikalen Feldeffekt-Leistungstransistors; 1 an already described three-dimensional sectional view of a prior art vertical field effect power transistor;

2A und 2B jeweils in einer schematischen Querschnittsansicht die Problematik des Avalanche-Durchbruchverhaltens und des dabei auftretenden Einschaltens eines lokalen parasitären Bipolartransistors bei dem in 1 gezeigten herkömmlichen vertikalen Feldeffekt-Leistungstransistor; 2A and 2 B in each case in a schematic cross-sectional view the problem of the avalanche breakdown behavior and the occurring switching on of a local parasitic bipolar transistor in the in 1 shown conventional vertical field effect power transistor;

3A, 3B und 3C jeweils in schematischer Draufsicht und dreidimensionalen Schnittansichten die abwechselnde Anordnung von p- und n-Implantationen in der Mesa oberhalb der p-Bodyzone und die Problematik der Ablenkung der positiven Ladungsträger im Avalanchefall unter den n-Implantationsgebieten; 3A . 3B and 3C in schematic top view and three-dimensional sectional views, respectively, the alternating arrangement of p- and n-implantations in the mesa above the p-body zone and the problem of deflection of the positive charge carriers in the avalanche case under the n-implantation regions;

4A, 4B und 4C jeweils in schematischer Draufsicht und schematischen dreidimensionalen Schnittansichten die erfindungsgemäß vorgeschlagene schachbrettartige Anordnung von p- und n-Implantationsbereichen in der Mesa sowie die durch den durchgehenden p-Kontakt mit der darun ter liegenden p-Zone nicht vorhandene Ablenkung der positiven Ladungsträger im Avalanchefall; 4A . 4B and 4C each in a schematic plan view and schematic three-dimensional sectional views of the invention proposed checkered arrangement of p- and n-implantation areas in the mesa as well as through the continuous p-contact with the darun ter lying p-Zo no non-existent deflection of the positive charge carriers in the avalanche case;

5 in schematischer Draufsicht die im Stand der Technik üblichen Fotolackstreifen; 5 in a schematic plan view of the usual in the art photoresist strips;

6 in schematischer Draufsicht das bei der Herstellung eines erfindungsgemäßen vertikalen Feldeffekt-Leistungstransistors verwendete Schachbrettmuster des Fotolacks; 6 in a schematic plan view of the used in the production of a vertical field effect power transistor according to the invention checkerboard pattern of the photoresist;

7 eine schematische Draufsicht auf vertikale Feldeffekttransistorzellen, bei den zur Zellenoptimierung die Länge der Bodyelektrodenbereiche gegenüber der Länge der Sourceelektrodenbereiche verkürzt ist; 7 a schematic plan view of vertical field effect transistor cells, in which for cell optimization, the length of the body electrode regions compared to the length of the source electrode regions is shortened;

8A eine schematische Draufsicht auf erfindungsgemäßes Schachbrettmuster der Transistorzellen mit jeweils gleich langen Body- und Sourceelektrodenbereichen (wie 4A); 8A a schematic plan view of inventive checkerboard pattern of the transistor cells each having the same length body and source electrode regions (such 4A );

8B eine Draufsicht auf ein erfindungsgemäßes Schachbrettmuster, bei dem zur Optimierung der Zelle die Länge der Bodyelektrodenbereiche kürzer gewählt ist als die Länge der Sourceelektrodenbereiche und 8B a plan view of a checkerboard pattern according to the invention, in which the length of the body electrode regions is selected to be shorter than the length of the source electrode regions and to optimize the cell

8C in schematischer Draufsicht ein optionales Muster der Bodyelektrodenbereiche und Sourceelektrodenbereiche zur Optimierung der Transistorzellen, die aber derzeit aufgrund einer schwierigen Fototechnik und Justage nicht bevorzugt ist, 8C a schematic plan view of an optional pattern of the body electrode regions and source electrode regions for optimizing the transistor cells, which is currently not preferred due to a difficult photographic technique and adjustment,

9 eine Draufsicht eines größeren Bereichs der in 4A, 4B und 4C gezeigten Ausführungsform des erfindungsgemäßen vertikalen Feldeffekt-Leistungstransistors, 9 a plan view of a larger area of in 4A . 4B and 4C shown embodiment of the vertical field effect power transistor according to the invention,

10 eine Draufsicht eines Teils eines Zellenfelds eines bekannten vertikalen Feldeffekt-Leistungstransistors, 10 a plan view of a portion of a cell array of a known vertical field effect power transistor,

11 eine schematische Draufsicht auf einen Teil eines Zellenfelds einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen vertikalen Feldeffekt-Leistungstransistors, 11 a schematic plan view of a portion of a cell array of another preferred embodiment of the vertical field effect power transistor according to the invention,

12 eine Draufsicht einer noch weiteren Ausführungsform eines Teils eines Zellenfelds des erfindungsgemäßen vertikalen Feldeffekt-Leistungstransistors, 12 a top view of yet another embodiment of a part of a cell array of the vertical field effect power transistor according to the invention,

13 eine Draufsicht eines Teils der in 11 gezeigten Ausführungsform des erfindungsgemäßen vertikalen Feldeffekt-Leistungstransistors, 13 a plan view of part of in 11 shown embodiment of the vertical field effect power transistor according to the invention,

14 eine Draufsicht eines Teils der in 11 gezeigten Ausführungsform des erfindungsgemäßen vertikalen Feldeffekt-Leistungstransistors. 14 a plan view of part of in 11 shown embodiment of the vertical field effect power transistor according to the invention.

Bevor nun nachfolgend ein erfindungsgemäßer vertikaler Feldeffekt-Leistungstransistor und ein Herstellungsverfahren gemäß der Erfindung erläutert werden, wird anhand der 3A, 3B und 3C die beim herkömmlichen Streifendesign auftretende Durchbruchsproblematik im Avalanchefall noch einmal deutlich gemacht. Nach der großflächigen Implantation und Ausdiffusion des Bodies 5 (vgl. 3B) wird eine Fototechnik für die n-Implantation für die späteren Sourceelektrodenbereiche 6 aufgebracht. Diese ist als Streifen in x-Richtung quer über die 450 nm breiten Mesagebiete 10 gelegt. Nach der Ausdiffusion des n-Gebiets wird eine streifenförmige p-Maske zwischen den n-Gebieten verwendet, um später nach Ausdiffusion und Grabenätzung die p-Bodyelektrodenbereiche zu bilden. Im heutigen Design besteht die Anforderung, dass eine Fotoebene (Gateoxid) in der Mitte einer Mesa (am Chiprand) enden muss. Diese Forderung wird durch die heutige Justagegenauigkeit erfüllt. Um dem eingangs beschriebenen Durchbruchsproblem im Avalanchefall zu begegnen, hält man derzeit die die Sourceelektrodenbereiche 6 definierenden n-Gebiete sehr schmal (in y-Richtung), um die Wegstrecke für die Ladungsträger zu verkürzen (in den 3A, 3B und 3C nicht gezeigt). Dieser Eingriff verschlechtert allerdings den Einschaltwiderstand Ron des Feldeffekt-Leistungstransistors. Weiterhin werden derzeit zusätzliche p++-Implantationen bis unter die Bodyzone 5 implantiert, um die Ladungsträger schon frühzeitig im p-Gebiet zu sammeln (ebenfalls nicht gezeigt). Diese Hochenergie implantierten p++-Gebiete benötigen aber dickere Fotolacke.Before a vertical field-effect power transistor according to the invention and a manufacturing method according to the invention are explained below, reference will be made to FIGS 3A . 3B and 3C the breakthrough problem in the avalanche case that occurs in conventional stripe design once again made clear. After the large-area implantation and outdiffusion of the body 5 (see. 3B ) becomes a photo technique for the n-implantation for the later source electrode regions 6 applied. This is a stripe in the x-direction across the 450 nm wide Mesagebiete 10 placed. After out-diffusion of the n-region, a stripe-shaped p-mask is used between the n-regions to form the p-body electrode regions later after out-diffusion and trench-etching. In today's design, there is a requirement that a photo plane (gate oxide) must end in the middle of a mesa (at the edge of the chip). This requirement is met by today's adjustment accuracy. In order to counteract the breakthrough problem described above in the avalanche case, one currently holds the source electrode areas 6 defining n-areas very narrow (in y-direction) to shorten the distance for the charge carriers (in the 3A . 3B and 3C Not shown). However, this engagement deteriorates the on resistance Ron of the field effect power transistor. Furthermore, additional p ++ -implantations are currently under the Bodyzone 5 implanted to collect the charge carriers early in the p-region (also not shown). However, these high energy implanted p ++ regions require thicker photoresists.

In 3C ist die im Avalanchefall beim üblichen Streifendesign unter den p-Bodyelektrodenbereichen 7 auftretende hohe Ladungsträgerkonzentration veranschaulicht, die dort schließlich zum Durchbruch durch das Einschalten des parasitären Bipolartransistors führt (vgl. 2A und 2B).In 3C is the one in the avalanche case with the usual stripe design among the p-body electrode areas 7 illustrates occurring high carrier concentration, which finally there leads to the breakthrough by turning on the parasitic bipolar transistor (see. 2A and 2 B ).

Die 4A, 4B und 4C zeigen jeweils in einer schematischen Draufsicht und dreidimensionalen Schnittansicht an, dass beim erfindungsgemäßen vertikalen Feldeffekt-Leistungstransistor die Body- und Sourceelektrodenbereiche 7a, 6a und 7b, 6b auch in der quer zur ersten lateralen Richtung y liegenden zweiten lateralen Richtung x einander abwechselnd so angeordnet sind, dass sie im jeweiligen Mesastreifen 10 ein schachbrettartiges Muster bilden, wodurch die Bodyelektrodenbereiche 7a, 7b im jeweiligen Mesastreifen einen durchgängigen Kontakt zur darunter liegenden Bodyzone 5 haben. Dieser durchgängige Kontakt zur darunter liegenden Bodyzone 5 ist dadurch gewährleistet, dass die p-Bodyelektrodenbereiche 7a, 7b in der ersten late ralen Richtung y unmittelbar aneinander grenzen. Dadurch wird eine deutlich verringerte Durchbruchsgefahr im Avalanchefall erreicht. Durch die im Schachbrettmuster (vgl. 6) angeordnete Fototechnik werden Lackflankenprobleme vermieden, die im Stand der Technik auftreten, da die bisherigen Lackstreifen (1 μm breit) wie sie in 5 gezeigt sind, eine Länge bis zu mehreren Millimetern haben können.The 4A . 4B and 4C each show in a schematic plan view and three-dimensional sectional view that in the vertical field effect power transistor according to the invention, the body and source electrode areas 7a . 6a and 7b . 6b are also arranged alternately in the second lateral direction x transverse to the first lateral direction y, such that they are arranged in the respective mesa strip 10 forming a checkered pattern, whereby the body electrode areas 7a . 7b in the respective mesa stripe a continuous contact to the underlying body zone 5 to have. This continuous contact with the underlying Bodyzone 5 This ensures that the p-body electrode areas 7a . 7b in the first lateral direction y are immediately adjacent to each other. As a result, a significantly reduced risk of break-through is achieved in the avalanche case. By the checkerboard pattern (see. 6 ) arranged Fototechnik Lackflankenprobleme are avoided, which occur in the prior art, since the previous paint strip (1 micron wide) as in 5 shown can have a length up to several millimeters.

4C zeigt, dass die im Avalanchefall nach oben gezogenen positiven Ladungsträger nun nicht mehr unterhalb der n-Sourceelektrodenbereiche 6a, 6b zur Seite zu den p-Bodyelektrodenbereichen 7a, 7b abgelenkt werden. Durch den durchgängigen Kontakt der p-Bodyelektrodenbereiche mit der darunter liegenden Bodyzone 5 werden die positiven Ladungsträger im Avalanchefall geradewegs nach oben zum (nicht gezeigten) Bodykontakt abgezogen (in z-Richtung). 4C shows that the positive charge carriers pulled upwards in the avalanche trap are now no longer below the n-source electrode areas 6a . 6b to the side of the p-body electrode regions 7a . 7b to get distracted. Through the continuous contact of the p-body electrode areas with the underlying body zone 5 In the avalanche case, the positive charge carriers are pulled straight up to the body contact (not shown) (in the z-direction).

Bei der in den 4A, 4B und 4C dargestellten Ausführungsform ist die Breite der Bodyelektrodenbereiche 7a, 7b gleich der Breite der Sourceelektrodenbereiche 6a, 6b jeweils gemessen in der lateralen Richtung x gewählt. Gleichfalls ist die Länge 171 jedes Bodyelektrodenbereichs 7a, 7b gleich der Länge 161 jedes Sourceelektrodenbereichs 6a, 6b, jeweils gemessen in der lateralen y-Richtung (vgl. 4C).In the in the 4A . 4B and 4C The embodiment shown is the width of the body electrode regions 7a . 7b equal to the width of the source electrode regions 6a . 6b each measured measured in the lateral direction x. Likewise, the length is 171 each body electrode area 7a . 7b equal to the length 161 each source electrode region 6a . 6b , measured in each case in the lateral y-direction (cf. 4C ).

Jedoch ist es auch im erfindungsgemäßen Schachbrettdesign möglich, zur Optimierung der Zelle (Einschaltwiderstand Ron usw.) unterschiedliche Längenverhältnisse einzustellen. Dies wird nachstehend erläutert.however It is also in the checkerboard design of the invention possible, to optimize the cell (on-resistance Ron, etc.) different length ratios adjust. This will be explained below.

Die beiliegende 7 zeigt, dass bei dem dem Stand der Technik entsprechenden Streifendesign die Länge (in der lateralen y-Richtung) des p-Bodyelektrodenbereichs 7 gegenüber der Länge des n-Sourceelektrodenbereichs 6 verkürzt ist, so dass zum Beispiel die Beziehung A(p) zu A(n) gleich 1 : 1,5 erfüllt ist (mit A(p) und A(n) ist die Streifenfläche jeweils des p-Bodyelektrodenbereichs und des n-Sourceelektrodenbereichs bezeichnet).The enclosed 7 Fig. 14 shows that in the prior art stripe design, the length (in the lateral y direction) of the p-body electrode region 7 to the length of the n-type source electrode region 6 is shortened so that, for example, the relation A (p) to A (n) is equal to 1: 1.5 (with A (p) and A (n), the stripe area is respectively the p-body electrode area and the n-source electrode area designated).

In 8A, die eine mit der Draufsicht der 4A übereinstimmende Draufsicht auf einen Abschnitt eines erfindungsgemäßen vertikalen Feldeffekt-Leistungstransistors mit Schachbrettdesign zeigt, sind die in y-Richtung gemessenen Längen 171 der p-Bodyelektrodenbereiche 7a und 7b gleich der Länge 161 der n-Sourceelektrodenbereiche 6a und 6b gewählt. Gemäß 8B, die eine Draufsicht auf einen Abschnitt des Zellenfelds eines zweiten Ausführungsbeispiels eines erfindungsgemäßen vertikalen Feldeffekt-Leistungstransistors zeigt, ist die Länge 172 der p-Bodyelektrodenbereiche 7a, 7b kürzer als die Länge 162 der n-Sourceelektrodenbereiche 6a, 6b gewählt (jeweils in y-Richtung gemessen), so dass sich auf diese Weise die Zelle hinsichtlich des Einschaltwiderstandes Ron usw. optimieren lässt. Die Anforderungen an die Justagegenauigkeit sind bei den in den 8A und 8B veranschaulichten Ausführungsbeispielen eines erfindungsgemäßen Feldeffekt-Leistungstransistors nicht höher als beim gegenwärtigen Design. Hochenergie p++-Implantationen und die damit verbundene Forderung nach dicken Lacken entfällt beim erfindungsgemäßen "Schachbrett"-Design vollständig.In 8A one with the top view of the 4A FIG. 2 shows a matching plan view of a section of a vertical field-effect power transistor with checkerboard design according to the invention, the lengths measured in the y-direction 171 p-body electrode regions 7a and 7b equal to the length 161 the n-source electrode regions 6a and 6b selected. According to 8B showing a plan view of a portion of the cell array of a second embodiment of a vertical field effect power transistor according to the invention is the length 172 p-body electrode regions 7a . 7b shorter than the length 162 the n-source electrode regions 6a . 6b is selected (in each case measured in the y-direction), so that the cell can be optimized in terms of the on-resistance Ron, etc. in this way. The requirements for the alignment accuracy are in the in the 8A and 8B illustrated embodiments of a field effect power transistor according to the invention not higher than the current design. High energy p ++ implants and the associated requirement for thick paints are completely eliminated in the "checkerboard" design according to the invention.

8C zeigt ein drittes Ausführungsbeispiel, das den besten Anschluss der p-Bodyelektrodenbereiche an die Bodyzone 5 gewährleisten würde. Diese Variante ist aber fototechnisch sehr schwierig, weil der Steg auf dem schmalen Mesastreifen (450 nm) zu schmal ist. Die Justage von 1,6 × 1,25 μm großen Lackbereichen mittig auf dem 450 nm breiten Mesastreifen (Breite in x-Richtung ist derzeit kein großes Problem (1,6 μm wegen dem Abstand der Zellen bei einer Grabenbreite von 1,15 μm)). 8C shows a third embodiment, the best connection of the p-body electrode areas to the body zone 5 would ensure. However, this variant is technically very difficult because the bridge on the narrow mesa stripe (450 nm) is too narrow. The adjustment of 1.6 × 1.25 μm coating areas centrally on the 450 nm wide mesa stripe (width in the x direction is currently no major problem (1.6 μm due to the spacing of the cells with a trench width of 1.15 μm) ).

Nach dem oben Gesagten werden zur Herstellung eines vertikalen Feldeffekt-Leistungstransistors die Bodyelektrodenberei che 7a, 7b und die Sourceelektrodenbereiche 6a, 6b auch in der quer zur ersten lateralen Richtung y liegenden zweiten lateralen Richtung x einander abwechselnd im jeweiligen Mesastreifen 10 schachbrettartig so implantiert, dass die Bodyelektrodenbereiche 7a, 7b im jeweiligen Mesastreifen 10 einen ganz (8A) oder nahezu (8B) durchgängigen Kontakt zur darunter liegenden Bodyzone 5 bekommen. Es ist zu bemerken, dass bei dem in 8B gezeigten Ausführungsbeispiel des erfindungsgemäßen vertikalen Feldeffekt-Leistungstransistors die Bodyelektrodenbereiche 7a und 7b, da ihre Länge 172 im Vergleich mit der Länge 162 der Sourceelektrodenbereiche 6a, 6b in der y-Richtung verkürzt ist, keinen vollständig durchgehenden Kontakt sondern einen nahezu durchgängigen Kontakt zur darunter liegenden Bodyzone 5 haben. Dagegen besteht bei den in den 8A und 8C gezeigten Ausführungsbeispielen ein durchgängiger Kontakt der Bodyelektrodenbereiche 7a, 7b bzw. 7 zu der (hier nicht gezeigten) darunter liegenden Bodyzone.After the above, the body electrode preparation for producing a vertical field effect power transistor surface 7a . 7b and the source electrode regions 6a . 6b also in the transverse to the first lateral direction y second lateral direction x alternately in the respective mesa stripe 10 checkerboard-like implanted so that the body electrode areas 7a . 7b in each mesa strip 10 a whole ( 8A ) or almost ( 8B ) continuous contact to the underlying Bodyzone 5 to get. It should be noted that at the in 8B shown embodiment of the vertical field effect power transistor according to the invention the body electrode areas 7a and 7b because of their length 172 in comparison with the length 162 the source electrode regions 6a . 6b shortened in the y-direction, not completely through outgoing contact but a nearly continuous contact with the underlying body zone 5 to have. In contrast, there is in the in the 8A and 8C shown embodiments, a continuous contact of the body electrode areas 7a . 7b respectively. 7 to the (not shown here) underlying Bodyzone.

Zu bemerken ist noch, dass in den 7 und 8A–8C eine gestrichelt eingezeichnete in der lateralen x-Richtung laufende Gerade M eine Mittellinie einer jeweiligen Transistorzelle markiert. Mit dem oben beschriebenen erfindungsgemäßen Herstellungsverfahren werden die die n-Sourceelektrodenbereiche 6a, 6b bzw. 6 definierenden n-Gebiete und die die p-Bodyelektrodenbereiche 7a, 7b bzw. 7 definierenden p-Gebiete durch zwei entsprechende Implantationsmasken und zwei Implantationen erreicht.It should be noted that in the 7 and 8A - 8C a dotted line running in the lateral x-direction straight line M marks a center line of a respective transistor cell. With the manufacturing method of the present invention described above, the n-source electrode regions become 6a . 6b respectively. 6 defining n-regions and the p-body electrode regions 7a . 7b respectively. 7 reaching p-regions defined by two corresponding implant masks and two implantations.

In 9 ist nochmals ein vergrößerter Ausschnitt der in 4A, 4B und 4C gezeigten Ausführungsform zu sehen.In 9 is again an enlarged section of the in 4A . 4B and 4C shown embodiment.

In 10 ist eine weitere mögliche Ausführungsform gezeigt, in der in jedem Mesagebiet 10 jeweils ein in der ersten lateralen Richtung (parallel zur Längsausrichtung der Trenches 3) durchgehender Bodykontaktbereich 6 und ein daneben angeordneter, ebenfalls in der ersten lateralen Richtung durchgehender Sourceelektrodenbereich 7 angeordnet sind. Die Breiten der Bodykontaktbereiche 6 sowie der Sourceelektrodenbereiche 7 sind hierbei gleich, das heißt jedes der Mesagebiete 10 wird zu gleichen Teilen auf Sourceelektrodenbereiche und Bodyelektrodenbereiche aufgeteilt. Nachteilig an der in 10 gezeigten Ausführungsform ist, dass die Trennlinie zwischen den Sourceelektrodenbereichen und den Bodyelektrodenbereichen innerhalb eines Mesagebiets 10 exakt in der Mitte des Mesagebiets 10 liegen muss, um eine ordnungsgemäße Funktionsweise des Leistungstransistors zu gewährleisten. Dies kann jedoch aufgrund der Fertigungstoleranzen der üblicherweise verwendeten Herstellungsverfahren nicht gewährleistet werden.In 10 Another possible embodiment is shown in each Mesagebiet 10 one each in the first lateral direction (parallel to the longitudinal orientation of the trenches 3 ) continuous body contact area 6 and an adjacent thereto, also in the first lateral direction continuous source electrode region 7 are arranged. The widths of the body contact areas 6 and the source electrode regions 7 are the same here, that is, each of the mesa regions 10 is divided equally between source electrode regions and body electrode regions. Disadvantageous in the 10 In the embodiment shown, the dividing line between the source electrode regions and the body electrode regions is within a mesa region 10 exactly in the middle of the mesa area 10 must be in order to ensure proper functioning of the power transistor. However, this can not be guaranteed due to the manufacturing tolerances of the commonly used manufacturing processes.

In 11 ist eine Lösung dieses Problems aufgezeigt. In dieser Ausführungsform sind die Bodyelektrodenbereiche 6 sowie die Sourceelektrodenbereiche 7 streifenförmig ausgestaltet, wobei Grenzflächen 20 zwischen den Body- und Sourceelektrodenbereichen 6, 7 mit Grenzflächen 21 zwischen den Mesagebieten 10 und den Trenches 3 einen Winkel bilden, der zwischen 10° und 80° liegt, das heißt ungleich 90° ist. Die als Streifen ausgebildeten Body- und Sourceelektrodenbereiche 6, 7 weisen demnach eine rautenförmige Form auf.In 11 a solution to this problem is shown. In this embodiment, the body electrode areas are 6 and the source electrode regions 7 stripe-shaped, with interfaces 20 between the body and source electrode regions 6 . 7 with interfaces 21 between the mesas 10 and the trenches 3 form an angle which is between 10 ° and 80 °, that is not equal to 90 °. The trained as a strip body and source electrode areas 6 . 7 thus have a diamond-shaped shape.

In der in 11 gezeigten Ausführungsform sind die Breiten B1 der Bodyelektrodenbereiche 6 sowie die Breiten B2 der Sourceelektrodenbereiche 7 gleich. Dies ist jedoch nicht zwingend erforderlich, es ist auch möglich, dass die Breiten B1 und B2 unterschiedlich sind bzw. die Bodyelektrodenbereiche 6 sowie die Sourceelektrodenbereiche 7 untereinander unterschiedliche Breiten aufweisen. In 13 ist der Fall gezeigt, dass die Breiten B1 und B2 gleich sind.In the in 11 In the embodiment shown, the widths B 1 are the body electrode areas 6 and the widths B 2 of the source electrode regions 7 equal. However, this is not absolutely necessary, it is also possible that the widths B 1 and B 2 are different or the body electrode areas 6 and the source electrode regions 7 have different widths among each other. In 13 In the case shown, the widths B 1 and B 2 are the same.

Wie 12 zu entnehmen ist, müssen die Body- und Sourceelektrodenbereiche 6, 7 nicht notwendigerweise in Form und Ausmaßen identisch ausgestaltet sein. In dieser Ausführungsform sind beispielsweise die Sourceelektrodenbereiche 7 drei ecksförmig ausgestaltet, wohingegen die Bodyelektrodenbereiche 6 eine Streifenform aufweisen. Den in 11 und 12 gezeigten Ausführungsformen ist jedoch gemein, dass die Grenzflächen 20 zwischen den Body- und Sourceelektrodenbereichen 6, 7 mit den Grenzflächen zwischen den Mesagebieten 10 und den Trenches 3 einen Winkel bilden, der zwischen 10° und 80° liegt, das heißt der ungleich 90° ist.As 12 can be seen, the body and source electrode areas 6 . 7 not necessarily be designed identically in shape and dimensions. In this embodiment, for example, the source electrode regions 7 three triangular designed, whereas the body electrode areas 6 have a strip shape. The in 11 and 12 However, embodiments shown is common that the interfaces 20 between the body and source electrode regions 6 . 7 with the interfaces between the mesas 10 and the trenches 3 form an angle which is between 10 ° and 80 °, that is, which is not equal to 90 °.

In der folgenden Beschreibung sollen weitere Aspekte der Erfindung erläutert werden.In The following description is intended to cover further aspects of the invention explained become.

Für moderne Leistungshalbleiterbauteile finden zur Erhöhung der Kanalweite speziell im Niedervolt-Bereich gewöhnlich Trenchkonzepte Anwendung. Zur Verbesserung der Durchbruchsspannung/Reduzierung des Einschaltwiderstandes werden neuere Entwicklungen in der "Dense-Trench"-Bauweise verwirklicht. In dieser Bauweise ist die Mesabreite zwischen den Trenches normalerweise derart klein, dass die Justagegenauigkeit oder das Auflösungsvermögen derzeitiger fototechnischer Verfahren nicht mehr ausreicht, um Strukturen mit den üblichen Fertigungsschwankungen auf den Mesabereichen zu platzieren. Für spannungsfeste Leistungstransistoren (d.h. "avalanchefeste" Leistungstransistoren, bei denen der für MOSFETs charakteristische parasitäre Bipolartransistor entschärft ist) ist es hingegen unabdingbar, dass das Mesagebiet zur Oberfläche hin in p- und n-Bereiche strukturiert ist (die nachfolgende Darstellung betrifft einen vertikalen n-Kanal-Transistor; die Aussagen gelten analog für p-Kanal-Transistoren):
Zum einen muss der n-Kanal mittels einer n-dotierten Schicht nach oben zur Elektrode hin angeschlossen sein (niedriger Kanalanschlusswiderstand). Andererseits darf das p-dotierte Bodygebiet nicht "floaten" oder eine Vorspannung gegenüber dem oberflächlichen Source-Elektrodenpotenzial haben (d.h. das Bodygebiet muss mittels einer hoch p-dotierten Schicht niederohmig direkt an Sourcegebiete/Sourceelektrodenbereiche angeschlossen sein).For modern power semiconductor components, Trench concepts are usually used to increase the channel width, especially in the low-voltage range. To improve the breakdown voltage / reduction of the on-resistance newer developments in the "Dense-Trench" construction are realized. In this design, the mesa width between the trenches is usually so small that the adjustment accuracy or resolving power of current phototechnical processes is no longer sufficient to place structures with the usual manufacturing variations on the mesa areas. For voltage-stable power transistors (ie "avalanche-resistant" power transistors, in which the parasitic bipolar transistor characteristic of MOSFETs is defused), it is indispensable that the mesa region is structured towards the surface into p-type and n-type regions (the following diagram concerns a vertical n-type transistor). Channel transistor, the statements apply analogously to p-channel transistors):
On the one hand, the n-channel must be connected upwards to the electrode by means of an n-doped layer (low channel connection resistance). On the other hand, the p-doped body region must not "float" or have a bias against the superficial source electrode potential (ie the body region must be connected by a high p-doped layer low resistance directly to source regions / source electrode regions).

In einer solchen Konstruktion bildet die Elektrode also einen "Kurzschluss" zwischen den oberflächlich verlaufenden n- und p-dotierten Bereichen.In Thus, the electrode forms a "short circuit" between the superficial n- and p-doped regions.

Derzeit bekannte Leistungsbauteile in Dense-Trench-Bauweise verwenden Streifentrenches. Wünschenswert wäre, dass die angesprochenen p- und n-Bereiche auf dem Mesagebiet parallel zu den Trenches (siehe 10) verlaufen (nur so erreicht man maximale Kanalweite bei gleichzeitig großflächigem Bodyanschluss). Das Mesagebiet ist aber bei Dense-Trench-Konzepten so schmal, dass die angesprochenen Bereiche nicht mit entsprechender Fertigungssicherheit positioniert werden können.Currently known power components in Dense-Trench design use strip trenches. It would be desirable that the addressed p and n regions in the mesa region parallel to the trenches (see 10 ) (this is the only way to achieve maximum channel width with simultaneous body connection). However, the mesa area is so narrow in dense-trench concepts that the areas mentioned can not be positioned with appropriate manufacturing reliability.

Um die Avalanchefestigkeit dennoch gewährleisten zu können, werden gewöhnlich die p- und n-dotierten Streifen senkrecht zu den Trenches angeordnet (siehe 1). Dadurch wird die Performance des Bauteils unabhängig von der Justage dieser Streifen relativ zum Trench und weitgehend unabhängig vom fototechnischen Auflösungsvermögen bezüglich der Strukturen.Nevertheless, in order to guarantee avalanche resistance, the p- and n-doped stripes are usually placed perpendicular to the trenches (see 1 ). As a result, the performance of the component is independent of the adjustment of these strips relative to the trench and largely independent of the phototechnical resolution with respect to the structures.

Ein entscheidender Nachteil dieses Konzepts liegt darin, dass große Teile der Kanalbereiche nicht mehr mit Sourcegebieten/Sourceelektrodenbereichen angeschlossen sind und deshalb für den Leitwert des Transistors "verloren gehen". Desweiteren liegen sich die nutzbaren, angeschlossenen Kanalbereiche links und rechts des Mesagebiets (Mesastreifens) unmittelbar gegenüber. Dies führt im Durchlassfall zu einer schlechten Volumensausnutzung der Mesazonen unter dem Bodygebiet (unterhalb der n-Streifen entsteht eine sehr hohe Stromdichte, in den nicht an Source angeschlossenen Mesazonen hingegen ist die Stromdichte verschwindend klein). Dadurch wird der Ein schaltwiderstand zusätzlich erhöht (so genannter "JFET-Effekt").One decisive disadvantage of this concept is that large parts the channel areas are no longer with source areas / source electrode areas are connected and therefore for the conductance of the transistor "lost go " are the usable, connected channel areas left and right of the Mesagebiets (mesa strip) directly opposite. This leads in the Passage case to a poor volume utilization of the Mesazons under the body area (below the n-stripes is a very high current density in the non-source connected mesas however, the current density is vanishingly small). This will the on-resistance in addition elevated (so-called "JFET effect").

Neuere Überlegungen hinsichtlich der Anordnung der p- und n-Bereiche zielen vor allem darauf ab, diesen JFET-Effekt zu vermeiden. So können die p- und n-Bereiche schachbrettartig angeordnet sein (9). Die "Nahtlinie" muss dabei allerdings wieder sehr genau auf die Mitte des Mesastreifens justiert werden, was wiederum mit derzeitigen Fertigungstoleranzen kollidiert.Recent considerations regarding the arrangement of the p and n regions are aimed primarily at avoiding this JFET effect. Thus, the p and n regions can be arranged like a checkerboard ( 9 ). However, the "seam line" has to be adjusted very precisely to the middle of the mesa strip again, which in turn collides with current manufacturing tolerances.

In einer anderen Variante überdecken die p- und n-Bereiche in breiten Streifen die jeweiligen Trenches (Pitch des Streifenmusters = 2 × Zellpitch; 10). Nachteilig ist wiederum die erforderliche Justage-/Auflösungsgenauigkeit der Nahtbereiche bezüglich der Mesamitte. Zudem kommt, dass das Verhältnis n- zu p-Fläche nicht variiert werden kann (liegt immer bei 1 : 1). Ein entscheidender Vorteil zeigt sich allerdings darin, dass die Elektrode im p-überdeckten Trench, der also ohnehin keinen elektrisch aktiven Kanal ausbildet, auf das Potenzial Source gelegt werden könnte, wodurch die Gate-Drain-Kapazität eines solchen Transistors radikal verringert wird.In another variant, the p and n regions cover the respective trenches in broad stripes (pitch of the stripe pattern = 2 × cell pitch; 10 ). Another disadvantage is the required adjustment / resolution accuracy of the seam areas with respect to the Mesamitte. In addition, the ratio n- to p-area can not be varied (always 1: 1). However, a decisive advantage is that the electrode in the p-covered trench, which thus does not form an electrically active channel anyway, could be connected to the source potential, which radically reduces the gate-drain capacitance of such a transistor.

Gemäß einem Aspekt der Erfindung wird vorgeschlagen, die p- und n-Bereiche in Streifen geeigneter Breite auszubilden. Im Gegensatz zur Variante aus 1 verlaufen die Streifen aber nicht senkrecht zu den Trenches, sondern sie schließen einen Winkel ein, der dazu führt, dass idealer Weise einem aktiven/an Source angeschlossenen linken Mesakanalbereich ein nicht aktiver p-überschatteter rechter Kanalbereich gegenüberliegt (Vorteil: Vermeidung des JFET-Effektes; 11).According to one aspect of the invention, it is proposed to form the p and n regions into strips of suitable width. Unlike the variant off 1 however, the stripes do not extend perpendicular to the trenches, but include an angle that results in ideally opposing an active left-channel channel connected to source to a non-active p-overshadowed right channel region (advantage: avoidance of the JFET effect; 11 ).

Gegenüber den Varianten aus 9 und 10 bietet die Methode den Vorteil, dass die elektrische Funktion unabhängig gegenüber der Justage der Strukturen zueinander ist.Opposite the variants 9 and 10 the method offers the advantage that the electrical function is independent of the adjustment of the structures to each other.

In der Regel wird der Winkel α zwischen den Trench und den p-/n-Streifen Werte zwischen 10° und 80° annehmen. Die Stromverteilung in der Mesa ist dann optimal homogen, wenn die Breite der p- und n-Streifen identisch ausgestaltet wird (nur dann "zahnen" die Kanalstromlinien der linken Seite ideal in diejenigen der rechten Seite ohne einen Überlapp und ohne einen nicht genutzten "stromleeren" Bereich).In usually the angle α is between assume values between 10 ° and 80 ° for the trench and the p-n stripes. The current distribution in the mesa is optimally homogeneous when the Width of the p and n strips is designed identically (only then "teething" the channel current lines the left side is ideal in those of the right side without an overlap and without an unused "power-off" area).

In diesem Fall sollte α folgender Gleichung genügen (14) cos α = a/b,wobei gilt: a = Breite der n-Streifen = Breite der n-Streifen; b = Mesa-Breite.In this case, α should satisfy the following equation ( 14 ) cos α = a / b, where: a = width of the n-stripes = width of the n-stripes; b = mesa width.

Im Folgenden seien einige Anmerkungen zur Avalanchefestigkeit der oben beschriebenen Ausführungsform gegeben.in the Here are some notes on the avalanche resistance of the above described embodiment given.

In 13 ist in Draufsicht ein Ort D eingezeichnet, an dem das Bauteil durchbricht. x beschreibt die Wegstrecke, die von den im Durchbruch generierten Löchern in Lateralrichtung zurückgelegt werden muss, bis diese Ladungsträger in den p-Bereich gelangen. Je kleiner x, desto avalanchefester ist das Bauteil. Andererseits beschreibt B1/(B1 + B2) den Anteil der elektrisch-aktiven Kanalweite zur gesamten Kanalweite und damit den Einschaltwiderstand. Mittels der Größe

Figure 00190001
kann also die Effizienz eines Transistors bewertet werden. x hängt alleine von der Breite der n-Streifen ab. Die Größe R ist unabhängig vom Winkel α, womit bei gleichen Dimensionen hinsichtlich a und b keine Änderung in der Avalanchefestigkeit gegenüber der Fertigungsvariante aus 1 gegeben ist.In 13 is shown in plan view a location D, where the component breaks through. x describes the distance that must be traversed by the breakthrough-generated holes in the lateral direction until these charge carriers reach the p-region. The smaller x, the more avalanche-proof the component is. On the other hand, B 1 / (B 1 + B 2 ) describes the proportion of the electrically active channel width to the total channel width and thus the on-resistance. By size
Figure 00190001
So the efficiency of a transistor can be evaluated. x depends solely on the width of the n-stripes. The size R is independent of the angle α, which with the same dimensions with respect to a and b no change in the avalanche resistance compared to the manufacturing variant of 1 given is.

Ein wesentlicher Aspekt der Erfindung liegt demnach in der Ausnutzung geometrischer Vorteile bei der Umsetzung von optimierten Designvarianten und in der Angabe entsprechender Designvorschriften. Ein Teil der vorliegenden Erfindung basiert auf dem Prinzip, dass senkrecht oder parallel zu den Trenches verlaufende p-/n-Strukturen grundsätzlich zu vermeiden sind.One essential aspect of the invention is therefore in the utilization geometric advantages in the implementation of optimized design variants and specifying appropriate design regulations. A part of present invention is based on the principle that perpendicular or parallel to the trenches running p- / n-structures in principle too are avoided.

Dieses Prinzip kann auch auf eine dem "Schachbrettverfahren" aus 9 ähnliche Struktur übertragen werden. Wird das Muster nämlich um 45° verdreht, so kann die Größe R, d.h. die Kanalweite, markant erhöht werden bei Beibehaltung der Avalanchefestigkeit (12). Im Unterschied zum Bauteil, das in 11 beschrieben wird, hängt die Performance des so entstandenen Bauelements empfindlich von der Justagegenauigkeit der p-/n-Strukturen untereinander ab.This principle can also be based on a "checkerboard" 9 similar structure are transmitted. If the pattern is twisted by 45 °, the size R, ie the channel width, can be markedly increased while preserving the avalanche resistance ( 12 ). Unlike the component that is in 11 is described, the performance of the resulting device is sensitive to the alignment accuracy of the p / n structures with each other.

Die Erfindung ist nicht auf die in den Figuren gezeigten Ausführungsformen beschränkt. Beliebige andere "artverwandte" Designs sind denkbar, die das Prinzip "Vermeidung von trenchparallelen oder -senkrechten Strukturen" erfüllen.The The invention is not limited to the embodiments shown in the figures limited. Any other "related" designs are conceivable the the principle of "avoidance of trench-parallel or -right structures ".

11
Grundmaterialbase material
22
Epischicht (Halbleitermaterial)epilayer (Semiconductor material)
33
Gräbentrenches
44
Gateelektrodegate electrode
55
p-Bodyzonep-body region
6, 6a, 6b6 6a, 6b
n-Sourceelektrodenbereichen-type source electrode regions
7, 7a, 7b7, 7a, 7b
p-Bodyelektrodenbereichep-body electrode regions
88th
Trenchbodentrench bottom
99
Gateisolationgate insulation
1010
Mesastreifenmesa stripe
2020
Grenzflächeinterface
2121
Grenzflächeinterface
pp
erster Leitungstypfirst cable type
nn
zweiter Leitungstypsecond cable type
y, xy, x
erste, zweite laterale Richtungfirst, second lateral direction
zz
vertikale Richtungvertical direction
NN
Absaugrichtung der negativen Ladungsträgersuction direction the negative charge carrier
PP
Absaugrichtung der positiven Ladungsträgersuction direction the positive charge carrier
SS
Spannungsabfallvoltage drop
E, B, Ce, B, C
Emitter, Basis, Kollektor eines parasitären Bipolartransistorsemitter, Base, collector of a parasitic bipolar transistor
161, 162161 162
Länge der n-SourceelektrodenbereicheLength of n-type source electrode regions
171, 172171 172
Länge der p-BodyelektrodenbereicheLength of p-body electrode regions
A(p), A(n)A (p), At)
Flächen jeweils von p-Bodyelektrodenbereich und n-SourceelektrodenbereichSurfaces respectively of p-body electrode region and n-source electrode region
MM
Mittelliniecenter line
DD
Durchbruchsortbreakdown location
αα
Winkelangle
B1 B 1
Breitewidth
B2 B 2
Breitewidth
aa
Streifenbreitestrip width
bb
MesagebietbreiteMesagebietbreite

Claims (17)

Vertikaler Feldeffekt-Leistungstransistor mit einem Zellenfeld aus Transistorzellen, die aus einer Vielzahl von einander in wenigstens einer ersten lateralen Richtung (y) abwechselnd angeordneten Body- und Sourceelektrodenbereichen (7a, 6a, 7b, 6b) jeweils eines ersten und zweiten Leitungstyps (p, n), die in Mesastreifen (10) liegen, welche sich jeweils zwischen in einem Halbleitermaterial (2) des zweiten Leitungstyps (n) gebildeten Gräben (3) erstrecken und aus in den Gräben (3) gebildeten vertikalen Gateelektroden (4) und unterhalb der Body- und Sourceelektrodenbereiche (7a, 6a, 7b, 6b) im Halbleitermaterial jedes Mesastreifens (10) gebildeten Bodyzonen (5) des ersten Leitungstyps (p) bestehen, dadurch gekennzeichnet, dass die Body- und Sourceelektrodenbereiche (7a, 6a, 7b, 6b) auch in der quer zur ersten lateralen Richtung (y) laufenden zweiten lateralen Richtung (x) einander abwechselnd so angeordnet sind, dass sie im jeweiligen Mesastreifen (10) ein Schachbrettmuster bilden und dadurch die Bodyelektrodenbereiche (7a, 7b) im jeweiligen Mesastreifen (10) einen ganz oder nahezu durchgängigen Kontakt zur darunter liegenden Bodyzone (5) haben.Vertical field-effect power transistor having a cell array of transistor cells, which are composed of a multiplicity of body and source electrode regions (B) arranged alternately in at least one first lateral direction (Y) ( 7a . 6a . 7b . 6b ) each of a first and second conductivity type (p, n), in mesa stripes ( 10 ), which in each case between in a semiconductor material ( 2 ) of the second conductivity type (s) ( 3 ) and out in the trenches ( 3 ) formed vertical gate electrodes ( 4 ) and below the body and source electrode regions ( 7a . 6a . 7b . 6b ) in the semiconductor material of each mesa stripe ( 10 ) formed body zones ( 5 ) of the first conductivity type (p), characterized in that the body and source electrode regions ( 7a . 6a . 7b . 6b ) are also arranged alternately in the second lateral direction (x) running transversely to the first lateral direction (y) in such a way that they are arranged in the respective mesa strip (FIG. 10 ) form a checkerboard pattern and thereby the body electrode areas ( 7a . 7b ) in the respective mesa stripe ( 10 ) an almost or almost continuous contact with the underlying body zone ( 5 ) to have. Feldeffekt-Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Breite der Bodyelektrodenbereiche (7a, 7b) gleich der Breite der Sourceelektrodenbereiche (6a, 6b) jeweils gemessen in der zweiten lateralen Richtung (x) ist.Field effect power transistor according to claim 1, characterized in that the width of the body electrode areas ( 7a . 7b ) equal to the width of the source electrode regions ( 6a . 6b ) each measured in the second lateral direction (x). Feldeffekt-Leistungstransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Länge (171) jedes Bodyelektrodenbereichs (7a, 7b) gleich der Länge (161) jedes Sourceelektrodenbereichs (6a, 6b) jeweils gemessen in der ersten lateralen Richtung (x) ist.Field effect power transistor according to claim 1 or 2, characterized in that the length ( 171 ) of each body electrode area ( 7a . 7b ) equal to the length ( 161 ) of each source electrode region ( 6a . 6b ) each measured in the first lateral direction (x). Feldeffekt-Leistungstransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Länge (172) jedes Bodyelektrodenbereichs (7a, 7b) kürzer als die Länge (162) jedes Sourceelektrodenbereichs (6a, 6b) jeweils gemessen in der ersten lateralen Richtung (y) ist.Field effect power transistor according to claim 1 or 2, characterized in that the length ( 172 ) of each body electrode area ( 7a . 7b ) shorter than the length ( 162 ) of each source electrode region ( 6a . 6b ) each measured in the first lateral direction (y). Feldeffekt-Leistungstransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die erste laterale Richtung (y) und die zweite laterale Richtung (x) einen Winkel von 90° bilden.Field effect power transistor according to one of the preceding Claims, characterized in that the first lateral direction (y) and the second lateral direction (x) form an angle of 90 °. Feldeffekt-Leistungstransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste Leitungstyp der p-Leitungstyp und der zweite Leitungstyp der n-Leitungstyp sind.Field effect power transistor according to one of the preceding Claims, characterized in that the first conductivity type is the p-type conductivity and the second conductivity type are the n-type conductivity. Verfahren zur Herstellung eines vertikalen Feldeffekt-Leistungstransistors, bei dem eine Vielzahl von ein Zellenfeld bildenden Transistorzellen dadurch gebildet werden, dass in einem Halbleitermaterial (2) eines zweiten Leitungstyps (n) eine Vielzahl von einander in wenigstens einer ersten lateralen Richtung (y) abwechselnden Body- und Sourceelektrodenbereichen (7a, 6a, 7b, 6b) jeweils eines ersten Leitungstyps (p) und des zweiten Leitungstyps (n) innerhalb von Mesastreifen (10) implantiert werden, wobei sich die Mesastreifen jeweils zwischen in das Halbleitermaterial (2) eingebrachten Gräben (3) erstrecken, und dass in den Gräben (3) vertikale Gateelektroden (4) und unterhalb der Body- und Sourceelektrodenbereiche (7a, 6a, 7b, 6b) im Halbleitermaterial (2) jedes Mesastreifens (10) Bodyzonen (5) des ersten Leitungstyps (p) streifenförmig in der ersten lateralen Richtung (y) gebildet werden, dadurch gekennzeichnet, dass die Body- und Sourceelektrodenbereiche (7a, 6a, 7b, 6b) auch in der quer zur ersten lateralen Richtung (y) liegenden zweiten lateralen Richtung (x) einander abwechselnd im jeweiligen Mesastreifen (10) schachbrettartig so implantiert werden, dass die Bodyelektrodenbereiche (7a, 7b) im jeweiligen Mesastreifen (10) einen ganz oder nahezu durchgängigen Kontakt zur darunter liegenden Bodyzone (5) bekommen.Method for producing a vertical field-effect power transistor, in which a plurality of cell cells forming transistor cells are formed in that in a semiconductor material ( 2 ) of a second conductivity type (n) a plurality of body and source electrode regions alternating in at least one first lateral direction (y) ( 7a . 6a . 7b . 6b ) of a first conductivity type (p) and of the second conductivity type (n) within mesa stripes ( 10 ) are implanted, wherein the mesa strips in each case between in the semiconductor material ( 2 ) trenches ( 3 ) and that in the trenches ( 3 ) vertical gate electrodes ( 4 ) and below the body and source electrode regions ( 7a . 6a . 7b . 6b ) in the semiconductor material ( 2 ) of each mesa stripe ( 10 ) Body zones ( 5 ) of the first conductivity type (p) are formed strip-shaped in the first lateral direction (y), characterized in that the body and source electrode regions ( 7a . 6a . 7b . 6b ) also in the second lateral direction (x) lying transversely to the first lateral direction (y) alternately in the respective mesa strip ( 10 ) are implanted in a checkerboard pattern so that the body electrode areas ( 7a . 7b ) in the respective mesa stripe ( 10 ) an almost or almost continuous contact with the underlying body zone ( 5 ) to get. Herstellungsverfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Breite der Bodyelektrodenbereiche (7a, 7b) gleich der Breite der Sourceelektrodenbereiche (6a, 6b) jeweils gemessen in der zweiten lateralen Richtung (x) gewählt wird.Manufacturing method according to claim 7, characterized in that the width of the body electrode areas ( 7a . 7b ) equal to the width of the source electrode regions ( 6a . 6b ) each measured in the second lateral direction (x) is selected. Herstellungsverfahren nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass die Länge (171) jedes Bodyelektrodenbereichs (7a, 7b) gleich der Länge (161) jedes Sourceelektrodenbereichs (6a, 6b) jeweils gemessen in der ersten lateralen Richtung (y) gewählt wird.Manufacturing method according to one of claims 7 or 8, characterized in that the length ( 171 ) of each body electrode area ( 7a . 7b ) equal to the length ( 161 ) of each source electrode region ( 6a . 6b ) each measured in the first lateral direction (y) is selected. Herstellungsverfahren nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass die Länge (172) jedes Bodyelektrodenbereichs (7a, 7b) kürzer als die Länge (162) jedes Sourceelektrodenbereichs (6a, 6b) jeweils gemessen in der ersten lateralen Richtung (y) gewählt wird.Manufacturing method according to one of claims 7 or 8, characterized in that the length ( 172 ) of each body electrode area ( 7a . 7b ) shorter than the length ( 162 ) of each source electrode region ( 6a . 6b ) each measured in the first lateral direction (y) is selected. Herstellungsverfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass die erste laterale Richtung (y) und die zweite laterale Richtung (x) einen Winkel von 90° bilden.Manufacturing method according to one of claims 7 to 10, characterized in that the first lateral direction (y) and the second lateral direction (x) form an angle of 90 °. Herstellungsverfahren nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass der erste Leitungstyp der p-Leitungstyp und der zweite Leitungstyp der n-Leitungstyp sind.Manufacturing method according to one of claims 7 to 11, characterized in that the first conductivity type of the p-type conductivity and the second conductivity type are the n-type conductivity. Vertikaler Feldeffekt-Leistungstransistor, mit einem Zellenfeld, das: – mehrere Trenches (3) und – mehrere Mesagebiete (10), die zwischen den Trenches (3) ausgebildet sind, aufweist, – wobei in jedem Mesagebiet in wenigstens einer ersten lateralen Richtung (y) abwechselnd Body- und Sourceelektrodenbereiche (7a, 6a, 7b, 6b) jeweils eines ersten und zweiten Leitungstyps (p, n), und unterhalb der Body- und Sourceelektrodenbereiche (7a, 6a, 7b, 6b) im Halbleitermaterial des Mesasgebiets (10) wenigstens eine Bodyzone (5) des ersten Leitungstyps (p), die mit den Bodyelektrodenbereichen in Verbindung steht, ausgebildet sind, dadurch gekennzeichnet, dass die Body- und Sourceelektrodenbereiche (7a, 6a, 7b, 6b) so angeordnet sind, dass die Grenzflächen zwischen den Body- und Sourceelektrodenbereichen (7a, 6a, 7b, 6b) mit den Grenzflächen zwischen den Mesagebieten (10) und den Trenches (3) einen Winkel (α) bilden, der zwischen 10 und 80 Grad liegt.Vertical field effect power transistor, with a cell array that: - several trenches ( 3 ) and - several mesa regions ( 10 ) between the trenches ( 3 ) are formed in each Mesagebiet in at least a first lateral direction (y) alternately body and source electrode areas ( 7a . 6a . 7b . 6b ) each of a first and second conductivity type (p, n), and below the body and source electrode regions ( 7a . 6a . 7b . 6b ) in the semiconductor material of the Mesasgebiets ( 10 ) at least one bodyzone ( 5 ) of the first conductivity type (p), which is in communication with the body electrode regions, characterized in that the body and source electrode regions ( 7a . 6a . 7b . 6b ) are arranged such that the interfaces between the body and source electrode regions ( 7a . 6a . 7b . 6b ) with the interfaces between the mesa regions ( 10 ) and the trenches ( 3 ) form an angle (α) that is between 10 and 80 degrees. Trenchtransistor nach Anspruch 13, dadurch gekennzeichnet, dass die geometrischen Ausmaße/Ausgestaltungen der Body- und Sourceelektrodenbereiche (7a, 6a, 7b, 6b) und der Winkel zwischen den Grenzflächen so aufeinander abgestimmt sind, dass jede senkrecht zu der Längsausrichtung der Trenches (3) verlaufende Linie sowohl einen Teil eines Bodyelektrodenbereichs (7a, 7b) als auch einen Teil eines Sourceelektrodenbereichs (6a, 6b) schneidet.Trench transistor according to claim 13, characterized in that the geometric dimensions / configurations of the body and source electrode regions ( 7a . 6a . 7b . 6b ) and the angle between the interfaces are coordinated so that each perpendicular to the longitudinal orientation of the trenches ( 3 ) extending both a part of a body electrode area ( 7a . 7b ) as well as a part of a source electrode region ( 6a . 6b ) cuts. Trenchtransistor nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass die Body- und Sourceelektrodenbereiche (7a, 6a, 7b, 6b) als Streifen ausgestaltet sind.Trench transistor according to claim 13 or 14, characterized in that the body and source electrode regions ( 7a . 6a . 7b . 6b ) are designed as strips. Trenchtransistor nach Anspruch 15, dadurch gekennzeichnet, dass die Breiten aller Streifen gleich sind.Trench transistor according to Claim 15, characterized that the widths of all stripes are the same. Trenchtransistor nach Anspruch 16, dadurch gekennzeichnet, dass der Winkel zwischen den Grenzflächen folgende Relation erfüllt: cos(Winkel) = a/b, wobei a die Breite der Sourceelektrodenbereich-Streifen oder der Bodyelektrodenbereich-Streifen, und b die Breite des Mesagebiets (10) ist, in dem die Sourceelektrodenbereich-Streifen und die Bodyelektrodenbereich-Streifen ausgebildet sind.Trench transistor according to claim 16, characterized in that the angle between the interfaces satisfies the following relationship: cos (angle) = a / b, where a is the width of the source electrode region stripes or the body electrode region stripes, and b is the width of the mesa region ( 10 ) in which the source electrode region stripes and the body electrode region stripes are formed.
DE102004029297A 2004-04-20 2004-06-17 Vertical field effect power transistor has field of mesa strips a body and semiconductor element with trenches and vertical gate electrodes in chessboard pattern Ceased DE102004029297A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004029297A DE102004029297A1 (en) 2004-04-20 2004-06-17 Vertical field effect power transistor has field of mesa strips a body and semiconductor element with trenches and vertical gate electrodes in chessboard pattern

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004019087.9 2004-04-20
DE102004019087 2004-04-20
DE102004029297A DE102004029297A1 (en) 2004-04-20 2004-06-17 Vertical field effect power transistor has field of mesa strips a body and semiconductor element with trenches and vertical gate electrodes in chessboard pattern

Publications (1)

Publication Number Publication Date
DE102004029297A1 true DE102004029297A1 (en) 2005-11-17

Family

ID=35160416

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004029297A Ceased DE102004029297A1 (en) 2004-04-20 2004-06-17 Vertical field effect power transistor has field of mesa strips a body and semiconductor element with trenches and vertical gate electrodes in chessboard pattern

Country Status (1)

Country Link
DE (1) DE102004029297A1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014119465B3 (en) * 2014-12-22 2016-05-25 Infineon Technologies Ag SEMICONDUCTOR DEVICE WITH STRIPULAR TRENCHGATE STRUCTURES, TRANSISTORMESIS AND DIODE MESAS
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10700192B2 (en) 2014-12-03 2020-06-30 Infineon Technologies Ag Semiconductor device having a source electrode contact trench
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10950696B2 (en) 2018-02-22 2021-03-16 Infineon Technologies Ag Silicon carbide semiconductor component
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US11011606B2 (en) 2018-10-08 2021-05-18 Infineon Technologies Ag Semiconductor component having a SiC semiconductor body and method for producing a semiconductor component
US11101343B2 (en) 2018-05-07 2021-08-24 Infineon Technologies Ag Silicon carbide field-effect transistor including shielding areas

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040034A (en) * 1989-01-18 1991-08-13 Nissan Motor Co., Ltd. Semiconductor device
EP0962987A2 (en) * 1998-06-02 1999-12-08 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040034A (en) * 1989-01-18 1991-08-13 Nissan Motor Co., Ltd. Semiconductor device
EP0962987A2 (en) * 1998-06-02 1999-12-08 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10700192B2 (en) 2014-12-03 2020-06-30 Infineon Technologies Ag Semiconductor device having a source electrode contact trench
DE102014119465B3 (en) * 2014-12-22 2016-05-25 Infineon Technologies Ag SEMICONDUCTOR DEVICE WITH STRIPULAR TRENCHGATE STRUCTURES, TRANSISTORMESIS AND DIODE MESAS
US10304953B2 (en) 2014-12-22 2019-05-28 Infineon Technologies Ag Semiconductor device with stripe-shaped trench gate structures, transistor mesas and diode mesas
US10714609B2 (en) 2014-12-22 2020-07-14 Infineon Technologies Ag Semiconductor device with stripe-shaped trench gate structures, transistor mesas and diode mesas
US11742391B2 (en) 2018-02-22 2023-08-29 Infineon Technologies Ag Semiconductor component having a diode structure in a SiC semiconductor body
US10950696B2 (en) 2018-02-22 2021-03-16 Infineon Technologies Ag Silicon carbide semiconductor component
US11626477B2 (en) 2018-05-07 2023-04-11 Infineon Technologies Ag Silicon carbide field-effect transistor including shielding areas
US11101343B2 (en) 2018-05-07 2021-08-24 Infineon Technologies Ag Silicon carbide field-effect transistor including shielding areas
US11011606B2 (en) 2018-10-08 2021-05-18 Infineon Technologies Ag Semiconductor component having a SiC semiconductor body and method for producing a semiconductor component
US11600701B2 (en) 2018-10-08 2023-03-07 Infineon Technologies Ag Semiconductor component having a SiC semiconductor body
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US11462611B2 (en) 2018-11-16 2022-10-04 Infineon Technologies Ag SiC device with channel regions extending along at least one of the (1-100) plane and the (-1100) plane and methods of manufacturing thereof
US10896952B2 (en) 2018-11-16 2021-01-19 Infineon Technologies Ag SiC device and methods of manufacturing thereof
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof

Similar Documents

Publication Publication Date Title
DE102013106152B4 (en) Drain Extended MOS Device for Bulk FinFET Technology and Manufacturing Process
DE102008023349B4 (en) Semiconductor device
DE102008055819A1 (en) Semiconductor device with gates of a vertical and a horizontal type and method for its manufacture
EP0939446A1 (en) Field effect controlled power semiconductor component
DE112009004071T5 (en) TRUNK-BASED POWER SEMICONDUCTOR DEVICES WITH FEATURES OF INCREASED BREAKDOWN VOLTAGE
DE102005014714A1 (en) Insulated gate semiconductor device
DE102012220166B4 (en) Method of making an IGBT with vertical trenches
DE112013006905B4 (en) IGBT using a trench gate electrode
DE102018203693A1 (en) Semiconductor device
DE10322594A1 (en) Metal-insulator-semiconductor component, especially power MOSFET, includes second drain region also serving as drift region
DE102013112608B4 (en) Semiconductor device with trenches and method for producing a semiconductor device
DE102008047998A1 (en) Semiconductor device with structured current spreading region and method
DE102013217850A1 (en) Silicon carbide semiconductor device
DE69533134T2 (en) Power component of high density in MOS technology
DE102004057791B4 (en) Trench transistor and method for its production
DE102004041198A1 (en) Lateral semiconductor component to act as a field-effect transistor has a semiconductor body with first and second sides forming front and rear sides respectively
DE102020116653B4 (en) SILICON CARBIDE SEMICONDUCTOR COMPONENT
DE102004057235B4 (en) Vertical trench transistor and method for its production
DE102014013947A1 (en) Semiconductor device
DE19912208A1 (en) Field effect semiconductor component, such as MOSFET, with MOS structure in semiconductor layer of first conductivity
DE102007048982A1 (en) Semiconductor component comprises semiconductor substrate with conductivity, and base region of another conductivity in semiconductor substrate
DE102004029297A1 (en) Vertical field effect power transistor has field of mesa strips a body and semiconductor element with trenches and vertical gate electrodes in chessboard pattern
DE102004047772B4 (en) Lateral semiconductor transistor
DE102013215378A1 (en) Lateral high-voltage transistor and method for its production
WO2021037637A1 (en) Semiconductor device and method for producing a semiconductor device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final