DE102004023405B4 - Dicing ultra-thin wafer in to multiple integrated circuits, by fixing carrier wafer to front of product wafer, forming separating trenches between integrated circuits - Google Patents

Dicing ultra-thin wafer in to multiple integrated circuits, by fixing carrier wafer to front of product wafer, forming separating trenches between integrated circuits Download PDF

Info

Publication number
DE102004023405B4
DE102004023405B4 DE200410023405 DE102004023405A DE102004023405B4 DE 102004023405 B4 DE102004023405 B4 DE 102004023405B4 DE 200410023405 DE200410023405 DE 200410023405 DE 102004023405 A DE102004023405 A DE 102004023405A DE 102004023405 B4 DE102004023405 B4 DE 102004023405B4
Authority
DE
Germany
Prior art keywords
wafer
holding device
integrated circuits
trenches
binder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200410023405
Other languages
German (de)
Other versions
DE102004023405A1 (en
Inventor
Friedrich Dr. Kröner
Holger Dr. Schulze
Sokratis Sgouridis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410023405 priority Critical patent/DE102004023405B4/en
Publication of DE102004023405A1 publication Critical patent/DE102004023405A1/en
Application granted granted Critical
Publication of DE102004023405B4 publication Critical patent/DE102004023405B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

The method involves fixing a carrier wafer (6) with a binder (5) onto the front of a product wafer (1), and thinning the product wafer from its rear side to a final thickness (d1). Back side processing is performed on the thinned wafer. Separating trenches (12) are formed between the integrated circuits in a saw guide region of the product wafer to form individual components. The carrier wafer is removed with the attached components and ribs engaging in the separating trenches. The carrier wafer and binder are released from the individual components. - An INDEPENDENT CLAIM is included for a holding device.

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Vereinzeln eines ultradünnen Wafers sowie eine zugehörige Haltevorrichtung und insbesondere auf ein Verfahren zum Vereinzeln eines ultradünnen Wafers in eine Vielzahl von rückseitenprozessierten Einzelbausteinen, wobei mit einem herkömmlichen Wafer-Test-Equipment ein Chiptest durchgeführt werden kann.The The present invention relates to a method of dicing an ultrathin Wafers and an associated Holding device and in particular to a method for separating an ultrathin Wafers in a variety of back-processed Single building blocks, using a conventional wafer test equipment performed a chip test can be.

Für eine Vielzahl von gegenwärtigen und zukünftigen Anwendungen von elektronischen Bauelementen und insbesondere von integrierten Schaltungen (IC, Integrated Circuit) ist es vorteilhaft, die Gesamtdicke dieser integrierten Schaltungen bzw. Halbleiterschaltungen auf wenige Mikrometer zu beschränken. Derart dünne Halbleiterschaltungen bzw. Chips haben eine sehr geringe Masse sowie Bauhöhe, weshalb sie für eine Vielzahl von Anwendungsfeldern, beispielsweise in der zukünftigen Wegwerf-Elektronik sowie für Chipkarten und Smartcards, von Bedeutung sind.For a variety from present and future ones Applications of electronic components and in particular of integrated circuit (IC), it is advantageous the total thickness of these integrated circuits or semiconductor circuits limited to a few microns. Such a thin one Semiconductor circuits or chips have a very low mass as well height, why she for a variety of application fields, for example in the future Disposable electronics as well as for Smart cards and smart cards are of importance.

Entsprechende ultradünne Wafer können beispielsweise anhand von herkömmlichen Halbleiterwafern hergestellt werden, die eine Ausgangsdicke von ca. 500 bis 1000 Mikrometer aufweisen und nach der Herstellung von jeweiligen Schaltelementen bis auf eine entsprechende Dicke dünn geschliffen werden.Appropriate ultrathin Wafers can, for example by conventional Semiconductor wafers are manufactured, which have an initial thickness of about 500 to 1000 microns and after the production of respective switching elements are ground thin to a corresponding thickness.

Da jedoch für zukünftige Halbleiterbauelemente Dicken von deutlich weniger als 100 Mikrometer erwünscht sind, wobei ferner insbesondere eine beidseitige Strukturierung bzw. eine zusätzliche Rückseitenprozessierung zur Ausbildung von neuartigen Halbleiterelementen gefordert ist, besteht ein wesentliches Problem bei der Herstellung von ultradünnen Halbleiterschaltungen in der Vermeidung eines Bruches von Dünnwafern bzw. gedünnten Halbleiterwafern sowohl während einer Herstellung als auch insbesondere bei einem Schaltungstest.There however for future Semiconductor devices have thicknesses of significantly less than 100 microns he wishes In particular, a two-sided structuring or an additional backside processing is required for the formation of novel semiconductor elements, There is a significant problem in the production of ultra-thin semiconductor circuits in avoiding breakage of thin wafers or thinned semiconductor wafers both during a production and in particular in a circuit test.

Zur Vermeidung eines derartigen Waferbruchs können die bruchgefährdeten ultradünnen Produktwafer mit einem normal dicken Trägerwafer verbunden werden, wodurch zumindest während der Waferherstellung für eine einseitige Prozessierung ein Waferbruch zuverlässig verhindert werden kann. Spätestens bei einem Wafertest bzw. bei einem Vereinzelungsvorgang ergeben sich jedoch erhöhte Probleme. Während eines (Rückseiten-) Wafertests werden diese Probleme bisher durch angepasstes, schonendes Hantieren der ultradünnen Wafer gelöst oder durch Verbinden des Waferrandes mit einem stabilisierenden Ring. Gleichwohl bleibt auch dann die auf dem Ring aufgespannte ultradünne Wafermembran bruchgefährdet. Ferner ist ein Vereinzeln des ultradünnen Wafers in Einzelbausteine bzw. Chips mit einer herkömmlichen Wafersäge nicht möglich, solange sich der verstärkende Ring am Waferrand befindet.to Prevention of such a wafer break can be the risk of breakage ultrathin product wafers connected to a normally thick carrier wafer be, at least during Wafer production for One-sided processing reliably prevents a wafer break can be. No later than result in a wafer test or a singulation process but increased Problems. While one (back) Wafer testing these problems so far by adapted, gentle Handling the ultrathin Wafers solved or by connecting the wafer edge to a stabilizing one Ring. Nevertheless, even then the spanned on the ring remains ultrathin Wafer membrane vulnerable to breakage. Furthermore, a singulation of the ultra-thin wafer into individual components or chips with a conventional one wafer saw not possible, as long as the reinforcing Ring is located at the wafer edge.

Aus der Druckschrift EP 1 255 296 A2 ist ein Verfahren zum Vereinzeln eines ultradünnen Wafers mit einer Vielzahl von integrierten Schaltungen bekannt, wobei ein Trägerwafer mit einem Bindemittel an einer Vorderseite eines Produktwafers befestigt und der Produktwafer von seiner Rückseite gedünnt wird. Anschließend werden an der Rückseite des gedünnten Produktwafers Vias sowie Trenngräben zwischen den integrierten Schaltungen zur Realisierung von Einzelbausteinen ausgebil det. Der Trägerwafer wird daraufhin mit seinen daran befestigten Einzelbausteinen auf eine flexible Goldschicht aufgebracht. Abschließend wird der Trägerwafer mit einem erwärmten Lösungsmittel abgelöst. Ein Rückseiten-Wafertest ist hierbei nur bedingt möglich.From the publication EP 1 255 296 A2 For example, a method of dicing an ultra-thin wafer having a plurality of integrated circuits is known wherein a carrier wafer is attached to a front side of a product wafer with a binder and the product wafer is thinned from its backside. Subsequently, at the back of the thinned product wafer vias and separating trenches between the integrated circuits for the realization of individual components ausgebil det. The carrier wafer is then applied with its attached individual components on a flexible gold layer. Finally, the carrier wafer is removed with a heated solvent. A backside wafer test is only conditionally possible.

Der Erfindung liegt daher die Aufgabe zu Grunde ein alternatives Verfahren zum Vereinzeln eines ultradünnen Wafers sowie eine zugehörige Haltevorrichtung zu schaffen, wobei eine Bruchgefahr wesentlich verringert und ein Testen der integrierten Schaltungen mit herkömmlichem Wafer-Test-Equipment ermöglicht ist.Of the The invention is therefore based on the object of an alternative method for separating an ultrathin Wafers and an associated To provide holding device, wherein a risk of breakage essential reduces and testing the integrated circuits with conventional Wafer test equipment allows is.

Erfindungsgemäß wird diese Aufgabe hinsichtlich des Verfahrens durch die Maßnahmen des Patentanspruchs 1 und hinsichtlich der Haltevorrichtung durch die Merkmale des Patentanspruchs 21 gelöst.According to the invention this Task with regard to the method by the measures of the claim 1 and with regard to the holding device by the features of the patent claim 21 solved.

Insbesondere durch ein Befestigen eines Trägerwafers mit einem Bindemittel an einem Produktwafer, dem nachfolgenden Dünnen des Produktwafers, dem nachfolgenden Durchführen einer Rückseitenprozessierung und dem Ausbilden von Trenngräben zwischen den integrierten Schaltungen in einem Sägerahmenbereich des Produktwafers zur Realisierung von Einzelbausteinen können nach einem Ablegen des Trägerwafers mit den daran be festigten vorvereinzelten Einzelbausteinen auf einer Haltevorrichtung mit Stegen zum Festlegen von Baustein-Aufnahmebereichen, wobei die Stege in die Trenngräben eingreifen, und einem abschließenden Lösen des Trägerwafers bzw. des Bindemittels eine Vielzahl von vereinzelten Einzelbausteinen mit herkömmlichem Wafer-Equipment weiter verarbeitet und insbesondere auf seine Funktionsfähigkeit getestet werden.Especially by attaching a carrier wafer with a binder on a product wafer, the subsequent thinning of the Product wafers, then performing a back side processing and forming isolation trenches between the integrated circuits in a saw frame area of the product wafer for the realization of individual components can after a drop of the carrier wafer with the pre-separated individual components on one Retaining device with webs for defining component receiving areas, the webs in the separation trenches intervene, and a final release of the carrier wafer or the binder, a plurality of isolated individual components with conventional Wafer equipment further processed and in particular on its functionality be tested.

Obwohl die Trenngräben vorzugsweise nach der Rückseitenprozessierung ausgebildet werden, können sie auch vor dieser Rückseitenprozessierung ausgebildet werden und insbesondere auch bereits vor dem Befestigen des Trägerwafers an der Vorderseite des Produktwafers in üblicher Weise hergestellt werden.Although the isolation trenches are preferably formed after the backside processing, they may also prior to this backside processing be formed and in particular also already prepared before attaching the carrier wafer to the front of the product wafer in the usual way.

Beim Ausbilden der Trenngräben insbesondere von der Rückseite ergeben sich hierbei zusätzliche Entwicklungsmöglichkeiten zur Realisierung eines optimierten Randabschlusses. Beispielsweise bei Verwendung von integrierten Schaltungen mit pn-Übergängen, die bis zu den Trenngräben reichen, können die Trenngräben bzw. deren Geometrie an den Orten der pn-Übergänge derart ausgebildet werden, dass sich positive Bevel-Winkel ergeben. Auf diese Weise kann eine Feldlinienverdichtung bzw. -konzentration aufgefächert bzw. abgeschwächt werden, wodurch die elektrischen Eigenschaften für einen Randdurchbruch wesentlich verbessert sind.At the Forming the separation trenches especially from the back this will give additional development opportunities for the realization of an optimized edge termination. For example, at The use of integrated circuits with pn-junctions that extend to the trenches, the separating trenches or their geometry at the locations of the pn junctions in such a way be formed that give positive Bevel angle. To this Way, a field line compression or concentration can be fanned out or attenuated which makes the electrical properties essential for edge penetration are improved.

Insbesondere bei Verwendung einer elektrisch leitenden Haltevorrichtung können die bereits vereinzelten Einzelbausteine ohne Bruchgefahr und unter Verwendung von herkömmlichem Wafer-Equipment weiter verarbeitet und insbesondere getestet werden.Especially when using an electrically conductive holding device, the already isolated individual components without risk of breakage and under Use of conventional Wafer equipment further processed and tested in particular.

Die Haltevorrichtung zum Aufnehmen der vereinzelten Einzelbausteine weist hierbei einen waferförmigen Grundkörper und eine Vielzahl von an der Oberfläche des Grundkörpers ausgebildeten Stegen zum Festlegen von Baustein-Aufnahmebereichen auf, wodurch bereits unter Ausnutzung der Schwerkraft eine Aufnahme und weiterführende Bearbeitung der bereits vereinzelten Halbleiterbausteine auf Waferebene bzw. mit herkömmlichem Wafer-Equipment ermöglicht ist. Vorzugsweise weist die Haltevorrichtung für jeden Baustein-Aufnahmebereich ein Durchgangsloch zum Anlegen eines Unterdrucks auf, wodurch zusätzliche Haltekräfte wirken können und eine Handhabung beispielsweise auch in senkrechter oder sonstiger Position ermöglicht ist.The Holding device for receiving the isolated individual components here has a wafer-shaped body and a plurality of formed on the surface of the main body Jambs for defining block pickup areas, thereby already taking advantage of gravity recording and further processing the already isolated semiconductor devices at the wafer level or with conventional Wafer equipment allows is. Preferably, the holding device for each module receiving area a through hole for applying a negative pressure, whereby additional holding forces can act and handling, for example, in vertical or otherwise Position allows is.

Vorzugsweise ist eine Höhe der Stege hierbei kleiner als eine Dicke der ultradünnen Einzelbausteine, wodurch beispielsweise ein Anstoßen von Testnadeln an den Stegen zuverlässig verhindert werden kann.Preferably is a height the webs in this case smaller than a thickness of the ultrathin individual components, whereby, for example, an impact of test needles on the webs reliable can be prevented.

In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.In the further subclaims Further advantageous embodiments of the invention are characterized.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.The Invention will now be described by way of embodiments with reference closer to the drawing described.

Es zeigen:It demonstrate:

1A bis 1C vereinfachte Schnittansichten zur Veranschaulichung eines Verfahrens zum Vereinzeln eines ultradünnen Wafers sowie einer zugehörigen Haltevorrichtung; 1A to 1C simplified sectional views for illustrating a method for separating an ultra-thin wafer and an associated holding device;

2 eine vereinfachte Teil-Ansicht der Haltevorrichtung gemäß einem ersten Ausführungsbeispiel; 2 a simplified partial view of the holding device according to a first embodiment;

3 eine vereinfachte Teil-Ansicht der Haltevorrichtung gemäß einem zweiten Ausführungsbeispiel; und 3 a simplified partial view of the holding device according to a second embodiment; and

4 eine vereinfachte Teil-Ansicht der Haltevorrichtung gemäß einem dritten Ausführungsbeispiel. 4 a simplified partial view of the holding device according to a third embodiment.

1A bis 1C zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Vereinzelung eines ultradünnen Wafers. 1A to 1C show simplified sectional views to illustrate essential process steps in the separation of an ultra-thin wafer.

Gemäß 1A wird zunächst ein Produktwafer 1 in üblicher Weise prozessiert, wodurch von seiner Vorderseite zumindest teilfertige integrierte Schaltungen IC ausgebildet werden. Derartige teilfertige integrierte Schaltungen weisen beispielsweise p- oder n-Wannen 2 in einem n- oder p-Substrat des Produktwafers 1 auf und stellen insbesondere teilfertige Leistungshalbleiter-Bauelemente dar. Der Produktwafer 1 ist vorzugsweise ein monokristalliner Silizium-Wafer, wobei auch alternative Halbleiterwafer wie beispielsweise III-V-Verbundhalbleiter verwendet werden können. Ferner sind an der Vorderseite des Produktwafers 1 metallische Schichten bzw. Kontaktflächen 4 beispielsweise aus einem lötbaren, hochtemperaturfesten Schichtaufbau wie z.B. Ti/Ni/Cu ausgebildet, wodurch eine Verbindung oder ein Test der integrierten Schaltung bzw. des später vereinzelten Einzelbausteins bzw. Chips realisiert werden kann. Ferner können sich an der Oberfläche des Produktwafers 1 bzw. an der Vorderseite Isolierungen bzw. Passivierungsschichten 3 befinden, die eine Beschädigung der Halbleiteroberfläche bzw. des Produktwafers 1 verhindern und eine elektrische Isolation ermöglichen.According to 1A first becomes a product wafer 1 processed in the usual way, which are formed from its front at least teilfertigige integrated circuits IC. Such semi-finished integrated circuits have, for example, p-type or n-type wells 2 in an n or p substrate of the product wafer 1 and represent in particular semi-finished power semiconductor components. The product wafer 1 is preferably a monocrystalline silicon wafer, although alternative semiconductor wafers such as III-V compound semiconductors may be used. Further, at the front of the product wafer 1 metallic layers or contact surfaces 4 formed for example from a solderable, high-temperature resistant layer structure such as Ti / Ni / Cu, whereby a connection or a test of the integrated circuit or the later isolated individual module or chip can be realized. Further, on the surface of the product wafer 1 or at the front insulations or passivation layers 3 are the damage to the semiconductor surface or the product wafer 1 prevent and allow electrical insulation.

Nach einer derartigen Vorderseitenprozessierung wird mittels eines Bindemittels 5 ein sogenannter Trägerwafer 6 an der Vorderseite des Produktwafers 1 befestigt, wobei als Bindemittel 5 beispielsweise alkoholatische Kieselsäure verwendet wird. Alternativ kann jedoch als Bindemittel 5 auch ein zwischen 200 bis 400 Grad Celsius erweichbares oder verflüssigbares Harz, ein Fluor-Phosphor-Glas oder ein lötbarer Schichtaufbau verwendet werden. Derartige Bindemittel ermöglichen eine feste und zugleich später wieder lösbare Verbindung mit dem vorzugsweise wiederverwendbaren Trägerwafer 6, der beispielsweise ebenfalls aus einem herkömmlich (ca. 600 μm) dicken Halbleiterwafer und insbesondere Siliziumwafer besteht.After such front side processing is by means of a binder 5 a so-called carrier wafer 6 at the front of the product wafer 1 attached, being used as a binder 5 For example, alcoholic silica is used. Alternatively, however, as a binder 5 Also, a softenable or liquefiable between 200 to 400 degrees Celsius resin, a fluorine-phosphorus glass or a solderable layer structure can be used. Such binders allow a solid and at the same time later releasable connection with the preferably reusable carrier wafer 6 , for example, also from a conventional (approx. 600 μm) thick semiconductor wafer and in particular silicon wafer.

Nach diesem Befestigen des Trägerwafers 6 am Produktwafer 1 erfolgt ein Dünnen des Produktwafers 1 von seiner Rückseite auf eine Enddicke d1, wobei beispielsweise ein mechanisches Schleifen bzw. Polieren mit einem nachfolgenden Ätzen zur Beseitigung der beim mechanischen Schleifen entstandenen Halbleiterdefekte an der Rückseite durchgeführt wird.After attaching the carrier wafer 6 on the product wafer 1 a thinning of the product wafer takes place 1 from its rear side to a final thickness d1, wherein, for example, a mechanical grinding or polishing with a subsequent etching is carried out for the purpose of eliminating the semiconductor defects which occur during mechanical grinding at the rear side.

Anschließend erfolgt eine Rückseitenprozessierung des gedünnten Produktwafers 1, wobei beispielsweise eine Feldstoppstruktur 8 von der Waferrückseite mittels Protonenbestrahlung in einem Tiefenbereich des Halbleitersubstrats des Produktwafers 1 durchgeführt wird. Ferner können mittels eutektischem Aufschmelzen Emitterdiffusionsgebiete bzw. Emitterdiffusionen 9 an der rückseitigen Oberfläche des Produktwafers 1 ausgebildet werden, oder beispielsweise kann mit einem gepulsten Laser-Annealen ein Dotierstoff hochprozentig aktiviert werden. Nach einer derartigen Rückseitenprozessierung erhält man als integrierte Schaltung IC beispielsweise ein Leistungshalbleiter-Bauelement, welches nur noch vereinzelt und getestet werden muss.Subsequently, a back-side processing of the thinned product wafer takes place 1 wherein, for example, a field stop structure 8th from the wafer backside by proton irradiation in a depth region of the semiconductor substrate of the product wafer 1 is carried out. Furthermore, emitter diffusion regions or emitter diffusions can be produced by means of eutectic melting 9 on the back surface of the product wafer 1 can be formed, or for example, a dopant can be activated high percentage with a pulsed laser annealing. After such a back side processing is obtained as an integrated circuit IC, for example, a power semiconductor device, which only has to be isolated and tested.

Gemäß 1B werden nunmehr von der Rückseite Trenngräben 12 zwischen den integrierten Schaltungen IC in einem Sägerahmenbereich des Produktwafers 1 zur Realisierung von Einzelbausteinen 10 ausgebildet, die nur noch über das Bindemittel 5 am Trägerwafer 6 befestigt sind. Beispielsweise werden diese Trenngräben 12 mit einem isotropen nasschemischen Verfahren schüsselförmig ausgebildet. Grundsätzlich können die Trenngräben 12 auch mit einem elektrochemischen Verfahren oder einem trockenchemischen Verfahren geätzt und insbesondere mit einem wasserstrahl-geführten Laser ausgebildet werden.According to 1B are now from the back separation trenches 12 between the integrated circuits IC in a saw frame area of the product wafer 1 for the realization of single components 10 trained, which only has the binder 5 on the carrier wafer 6 are attached. For example, these separation trenches 12 formed bowl-shaped with an isotropic wet-chemical process. Basically, the separation trenches 12 also be etched with an electrochemical process or a dry chemical process and in particular be formed with a water jet-guided laser.

Wesentlich bei der Ausbildung der Trenngräben 12 ist hierbei die zusätzliche Entwicklungsmöglichkeit eines im Wesentlichen vertikalen Randabschlusses für die integrierte Schaltung bzw. den Einzelbaustein 10 zu erzeugen. Genauer gesagt werden mit den vorstehend beschriebenen Verfahren die Trenngräben 12 hinsichtlich ihrer Geometrie derart ausgebildet, dass sich zumindest im Bereich bzw. den Orten der pn-Übergänge ein sogenannter positiver Bevel-Winkel 7 ergibt. Gemäß 1B ergibt sich dadurch ein spitzer Winkel zwischen der Vorderseitenoberfläche und der im Wesentlichen vertikalen Seitenfläche des Einzelbausteins 10. Auf Grund dieses positiven Bevel-Winkels 7 ergibt sich an den Orten der pn-Übergänge 13 im Halbleitersubstrat eine Abschwächung bzw. Auffächerung der elektrischen Feldlinien. Auf Grund dieser Auffächerung der elektrischen Feldlinien kann die Wahrscheinlichkeit eines sogenannten Randdurchbruchs wesentlich verringert werden, wodurch insbesondere Leistungshalbleiter-Bauelemente mit verbesserten elektrischen Eigenschaften und Durchbruchsspannungen gezielt optimiert werden können. Vorzugsweise wird am Orte des pn-Übergangs 13 ein besonders flacher positiver Bevel-Winkel 7 ausgebildet.Essential in the formation of the separation trenches 12 Here is the additional development possibility of a substantially vertical edge termination for the integrated circuit or the individual module 10 to create. More specifically, with the methods described above, the separation trenches 12 in terms of their geometry designed such that at least in the area or the locations of the pn junctions, a so-called positive Bevel angle 7 results. According to 1B This results in an acute angle between the front side surface and the substantially vertical side surface of the single block 10 , Because of this positive Bevel angle 7 arises at the locations of the pn junctions 13 in the semiconductor substrate, a weakening or fanning of the electric field lines. Due to this fanning out of the electric field lines, the probability of a so-called edge breakdown can be substantially reduced, whereby in particular power semiconductor components with improved electrical properties and breakdown voltages can be optimized in a targeted manner. Preferably, at the location of the pn junction 13 a particularly flat positive bevel angle 7 educated.

Gemäß 1B kann nunmehr zur Vervollständigung der Rückseitenprozessierung eine Rückseitenmetallisierung 11 an den rückseitigen Oberflächen bzw. an den Emitterdiffusionsgebieten 9 der Einzelbausteine 10 ausgebildet werden. Grundsätzlich kann diese Rückseitenmetallisierung 11 jedoch auch bereits vor dem Ausbilden der Trenngräben 12 hergestellt werden.According to 1B Now, to complete the backside processing, backside metallization can be performed 11 on the back surfaces or on the emitter diffusion regions 9 of the individual components 10 be formed. Basically, this backside metallization can 11 However, even before the formation of the separation trenches 12 getting produced.

Obwohl das Ausbilden der Gräben 12 im bevorzugten Ausführungsbeispiel von der Rückseite des Produktwafers 1 erfolgt, wodurch insbesondere der positive Bevel-Winkel besonders einfach ausgebildet werden kann, ist sie grundsätzlich auch zu einem früheren Zeitpunkt bereits von der Vorderseite des Produktwafers möglich. Bei einem derartigen alternativen Ausbilden der Trenngräben werden in üblicher Weise bereits vor dem Verbinden bzw. Befestigen des Trägerwafers 6 die (nicht dargestellte) Trenngräben ausgebildet, wobei sich die resultie rende Vereinzelung des Halbleiterwafers im Wesentlichen durch das Dünnen bis zu den Trenngräben ergibt.Although the formation of the trenches 12 in the preferred embodiment of the back of the product wafer 1 takes place, whereby in particular the positive Bevel angle can be made particularly simple, it is basically possible at an earlier time already from the front of the product wafer. In such an alternative embodiment of the separation trenches are in the usual way even before connecting or fastening of the carrier wafer 6 the separating trenches (not shown) are formed, the resulting separation of the semiconductor wafer resulting essentially by the thinning up to the separating trenches.

Gemäß 1C wird nunmehr der Trägerwafer 6 mit den daran befestigten Einzelbausteinen 10 auf einer Haltevorrichtung 14 abgelegt, die zum Festlegen von Baustein-Aufnahmebereichen Stege 15 aufweist. Die Form der Stege 15 ist vorzugsweise den Trenngräben 12 entsprechend angepasst und greift in die Trenngräben 12 derart ein, dass sich eine feste Positionierung der Einzelbausteine 10 ergibt. Vorzugsweise wird unter Ausnützung der Schwerkraft der Trägerwafer 6 mit seinen Einzelbausteinen 10 in dieser Haltevorrichtung 14 abgelegt. Anschließend wird das Bindemittel 5 chemisch oder thermisch gelöst, wodurch die Chips bzw. Einzelbausteine 10 endgültig vereinzelt werden. Da sie jedoch in der Haltevorrichtung 14 in der Art eines waferförmigen Magazins abgelegt sind, können sie durch herkömmliches Wafer-Equipment weiterhin sehr einfach gehandhabt werden.According to 1C now becomes the carrier wafer 6 with the individual components attached to it 10 on a holding device 14 filed for setting of building block receiving areas webs 15 having. The shape of the webs 15 is preferably the separation trenches 12 adapted accordingly and engages in the separation trenches 12 such that there is a fixed positioning of the individual components 10 results. Preferably, by utilizing gravity, the carrier wafer becomes 6 with its individual components 10 in this fixture 14 stored. Subsequently, the binder 5 chemically or thermally dissolved, whereby the chips or individual components 10 finally be separated. However, since they are in the fixture 14 are stored in the manner of a wafer-shaped magazine, they can still be handled very easily by conventional wafer equipment.

Vorzugsweise besitzt die in der Art eines waferförmigen Magazins ausgebildete Haltevorrichtung 14 jeweils ein Durchgangsloch 16 für jeden Baustein-Aufnahmebereich, wodurch beispielsweise ein Unterdruck mittels eines herkömmlichen Vakuum-Wafer-Chucks auf die Einzelbausteine 10 übertragen werden kann. Selbstverständlich sind auch mehrere Durchgangslöcher 16 pro Baustein-Aufnahmebereich möglich. Die Durchgangslöcher 16 werden vorzugsweise mittels eines wasserstrahl-geführten Lasers ausgebildet.Preferably, the holding device formed in the manner of a wafer-shaped magazine 14 one through hole each 16 for each module receiving area, whereby, for example, a negative pressure by means of a conventional vacuum wafer chuck on the individual components 10 can be transferred. Of course, there are several through holes 16 possible per block recording area. The through holes 16 who preferably formed by means of a water jet-guided laser.

Zum Lösen des Bindemittels 5 kann beispielsweise ein Trennmittel verwendet werden, wobei bei Verwendung einer alkoholatischen Kieselsäure insbesondere Flusssäure zum Auflösen des Bindemittels verwendet wird. Alternativ kann das Lösen der Verbindung zum Trägerwafer 6 auch durch eine thermische Behandlung bzw. durch eine Temperaturerhöhung durchgeführt werden, wodurch sich beispielsweise das als Bindemittel 5 verwendete Harz, der lötbare Schichtaufbau oder das Fluor- Phosphor-Glas ablösen lässt. Der Trägerwafer 6 ist hierbei vorzugsweise als wiederverwendbarer Trägerwafer ausgestaltet.To release the binder 5 For example, a release agent can be used, wherein in particular hydrofluoric acid is used to dissolve the binder when using an alcoholic silica. Alternatively, the release of the connection to the carrier wafer 6 be carried out by a thermal treatment or by an increase in temperature, which, for example, as a binder 5 used resin, the solderable layer structure or the fluoro-phosphorus glass peel off. The carrier wafer 6 is here preferably designed as a reusable carrier wafer.

Auf diese Weise können hochgradig bruchgefährdete ultradünne Wafer (<< 100μm) in vorteilhafter Weise vereinzelt und anschließend mit herkömmlichem Wafer-Equipment weiter verarbeitet und insbesondere getestet werden.On this way you can high risk of breakage ultrathin Wafer (<< 100μm) in an advantageous Way isolated and then with conventional Wafer equipment further processed and tested in particular.

Zu Realisierung eines Wafertests insbesondere der beschriebenen rückseitig prozessierten Leistungshalbleiter-Bauelemente, besteht das waferförmige Magazin bzw. die Haltevorrichtung 14 aus einem elektrisch leitfähigen Material. Vorzugsweise wird die Haltevorrichtung aus einem herkömmlichen Halbleiterwafer wie beispielsweise einem monokristallinen Silizium-Wafer ausgebildet, wobei mittels Kalilauge-Ätzung an einer Hauptoberfläche des Halbleiterwafers die Stege 15 aus einem Grundkörper einstückig herausgearbeitet werden. Die Stege 15 orientieren sich hierbei am Sägerahmenbereich des zugehörigen Produktwafers 1, wodurch sich eine übereinstimmende Positionierung und Anpassung der Haltevorrichtung 14 an den Produktwafer sehr einfach realisieren lässt. Grundsätzlich sind jedoch auch andere Materialien zur Realisierung der Haltevorrichtung denkbar.In order to realize a wafer test, in particular the described back-processed power semiconductor components, there is the wafer-shaped magazine or the holding device 14 made of an electrically conductive material. Preferably, the holding device is formed from a conventional semiconductor wafer such as a monocrystalline silicon wafer, wherein the webs by means of potassium hydroxide etching on a main surface of the semiconductor wafer 15 be worked out in one piece from a basic body. The bridges 15 are based on the saw frame area of the associated product wafer 1 , resulting in a consistent positioning and adjustment of the holding device 14 very easy to realize on the product wafer. In principle, however, other materials for the realization of the holding device are conceivable.

2 zeigt eine vereinfachte Teil-Draufsicht einer Haltevorrichtung 14 in der Art eines waferförmigen Magazins, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente bezeichnen wie in 1 und auf eine wiederholte Beschreibung nachfolgend verzichtet wird. 2 shows a simplified partial top view of a holding device 14 in the manner of a wafer-shaped magazine, wherein like reference numerals designate like or corresponding elements as in FIG 1 and a repeated description is omitted below.

Gemäß 2 sind die an die Trenngräben 12 formangepassten und vorzugsweise konisch bzw. mesaförmig ausgebildeten Stege 15 gitterförmig entlang der Sägerahmenbereiche des Produktwafers 1 ausgebildet. Die Stege 15 sind hierbei durchgehend ausgebildet und weisen keine Unterbrechungen auf, wodurch die für die Einzelbausteine 10 notwendigen Baustein-Aufnahmebereiche festgelegt werden.According to 2 they are the dividing ditches 12 conformed and preferably conical or mesa-shaped webs 15 grid-shaped along the sawing frame areas of the product wafer 1 educated. The bridges 15 are designed to be continuous and have no interruptions, which for the individual components 10 necessary building block recording areas are defined.

Alternativ zu dieser durchgehenden Struktur der Stege 15 können gemäß 3 die Stege 15 jedoch auch nur an den Ecken der Baustein-Aufnahmebereiche ausgebildet bzw. angeordnet sein. Sie besitzen dann im Wesentlichen eine kreuzförmige Struktur und in einem Randbereich eine entweder L- oder T-förmige Struktur.Alternatively to this continuous structure of the webs 15 can according to 3 the footbridges 15 However, also be formed or arranged only at the corners of the building block receiving areas. They then have substantially a cross-shaped structure and in an edge region of either L- or T-shaped structure.

Ferner können die Stege 15 gemäß 4 auch nur an den Seiten der Baustein-Aufnahmebereiche angeordnet sein, wobei in den Ecken der Baustein-Aufnahmebereiche keine Stege vorhanden sind. Grundsätzlich sind auch Kombinationen der vorstehend beschriebenen Steg-Strukturen denkbar, wobei insbesondere eine „Zaunstruktur" mit einer Vielzahl von pfostenförmigen Stegen denkbar ist.Furthermore, the webs 15 according to 4 may also be arranged only on the sides of the module receiving areas, wherein in the corners of the module receiving areas no webs are present. In principle, combinations of the above-described web structures are also conceivable, wherein in particular a "fence structure" with a large number of post-shaped webs is conceivable.

Wieder zurückkehrend zu 1C wird eine Höhe d3 der Stege 15 vorzugsweise kleiner eingestellt als eine Dicke d2 der Einzelbausteine 10, wodurch sich insbesondere bei Verwendung eines herkömmlichen Wafer-Equipments keinerlei Probleme mit eventuell hervorstehenden Stegen ergeben.Returning to 1C becomes a height d3 of the webs 15 preferably set smaller than a thickness d2 of the individual components 10 , resulting in no problems with any protruding webs, especially when using a conventional wafer equipment.

Die Erfindung wurde vorstehend anhand eines in einem Silizium-Halbleiterwafer hergestellten Leistungshalbleiter-Bauelements mit speziellen Dotierungen beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise auch alternative Halbleitermaterialien mit alternativen Dotiergebieten zur Ausbildung von alternativen integrierten Schaltungen.The The invention has been described above with reference to a silicon semiconductor wafer manufactured power semiconductor device with special dopants described. However, it is not limited to and includes the same Also alternative semiconductor materials with alternative doping regions for the formation of alternative integrated circuits.

Ferner wurde zur Realisierung einer Haltekraft ein Vakuum-Durchgangsloch in der Haltevorrichtung beschrieben. Die Erfindung ist jedoch nicht darauf beschränkt und umfasst zur Realisierung von Haltekräften auf die Einzelbausteine 10 auch alternative Möglichkeiten.Further, to realize a holding force, a vacuum through hole has been described in the holder. However, the invention is not limited thereto and comprises for the realization of holding forces on the individual components 10 also alternative possibilities.

Claims (27)

Verfahren zum Vereinzeln eines ultradünnen Wafers mit einer Vielzahl von integrierten Schaltungen (IC) mit den Schritten: a) Befestigen eines Trägerwafers (6) mit einem Bindemittel (5) an einer Vorderseite eines Produktwafers (1); b) Dünnen des Produktwafers (1) von seiner Rückseite auf eine Enddicke (d1); c) Durchführen einer Rückseitenprozessierung des gedünnten Produktwafers (1); d) Ausbilden von Trenngräben (12) zwischen den integrierten Schaltungen (IC) in einem Sägerahmenbereich des Produktwafers (1) zur Realisierung von Einzelbausteinen (10); e) Ablegen des Trägerwafers (6) mit den daran befestigten Einzelbausteinen (10) auf einer Haltevorrichtung (14) mit Stegen (15) zum Festlegen von Baustein-Aufnahmebereichen, wobei die Stege (15) in die Trenngräben (12) eingreifen; und f) Lösen des Trägerwafers (6) und des Bindemittels (5) von den in der Haltevorrichtung (14) abgelegten Einzelbausteinen (10).A method of dicing an ultra-thin wafer having a plurality of integrated circuits (IC), comprising the steps of: a) attaching a carrier wafer ( 6 ) with a binder ( 5 ) on a front side of a product wafer ( 1 ); b) thinning the product wafer ( 1 ) from its backside to a final thickness (d1); c) performing a backside processing of the thinned product wafer ( 1 ); d) forming separation trenches ( 12 ) between the integrated circuits (IC) in a saw frame area of the product wafer ( 1 ) for the realization of individual components ( 10 ); e) depositing the carrier wafer ( 6 ) with the individual components attached thereto ( 10 ) on a holding device ( 14 ) with bars ( 15 ) for defining building block receiving areas, wherein the webs ( 15 ) into the dividing trenches ( 12 ) intervene; and f) releasing the carrier wafer ( 6 ) and the binder ( 5 ) of the in the holding device ( 14 ) stored individual components ( 10 ). Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass das Ausbilden der Trenngräben (12) vor der Rückseitenprozessierung durchgeführt wird.Method according to claim 1, characterized in that the formation of the separation trenches ( 12 ) is performed before the back side processing. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass das Ausbilden der Trenngräben (12) vor dem Befestigen des Trägerwafers (6) von der Vorderseite des Produktwafers (1) durchgeführt wird.Method according to claim 1, characterized in that the formation of the separation trenches ( 12 ) before securing the carrier wafer ( 6 ) from the front of the product wafer ( 1 ) is carried out. Verfahren nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichnet, dass die integrierten Schaltungen (IC) pn-Übergänge aufweisen, die bis zu den Trenngräben (12) reichen, und die Trenngräben (12) an den Orten der pn-Übergänge derart ausgebildet werden, dass sich positive Bevel-Winkel (7) ergeben.Method according to one of the claims 1 to 3, characterized in that the integrated circuits (IC) have pn junctions which extend as far as the isolation trenches ( 12 ), and the dividing trenches ( 12 ) are formed at the locations of the pn junctions such that positive Bevel angles ( 7 ). Verfahren nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass die Trenngräben (12) mit einem nasschemischen Verfahren ausgebildet werden.Method according to one of the claims 1 to 4, characterized in that the separating trenches ( 12 ) are formed by a wet chemical method. Verfahren nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass die Trenngräben (12) mit einem elektrochemischen Verfahren geätzt werden.Method according to one of the claims 1 to 4, characterized in that the separating trenches ( 12 ) are etched by an electrochemical method. Verfahren nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass die Trenngräben (12) mit einem trockenchemischen Verfahren geätzt werden.Method according to one of the claims 1 to 4, characterized in that the separating trenches ( 12 ) are etched by a dry chemical method. Verfahren nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass die Trenngräben (12) mit einem wasserstrahl-geführten Laser ausgebildet werden.Method according to one of the claims 1 to 4, characterized in that the separating trenches ( 12 ) are formed with a water jet-guided laser. Verfahren nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass als Bindemittel (5) eine alkoholatische Kieselsäure verwendet wird.Method according to one of the claims 1 to 8, characterized in that as binder ( 5 ) an alcoholic silica is used. Verfahren nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass als Bindemittel (5) ein zwischen 200 bis 400 Grad Celsius erweichbares oder verflüssigbares Harz verwendet wird.Method according to one of the claims 1 to 8, characterized in that as binder ( 5 ) a softenable or liquefiable resin is used between 200 to 400 degrees Celsius. Verfahren nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass als Bindemittel (5) ein Fluor-Phosphor-Glas verwendet wird.Method according to one of the claims 1 to 8, characterized in that as binder ( 5 ) a fluorine-phosphorus glass is used. Verfahren nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass als Bindemittel (5) ein lötbarer Schichtaufbau verwendet wird.Method according to one of the claims 1 to 8, characterized in that as binder ( 5 ) a solderable layer structure is used. Verfahren nach einem der Patentansprüche 1 bis 12, dadurch gekennzeichnet, dass an der Vorderseite der integrierten Schaltungen metallische Kontaktflächen (4) aus einem lötbaren, hochtemperaturfesten Schichtaufbau, insbesondere Ti/Ni/Cu, ausgebildet werden.Method according to one of the claims 1 to 12, characterized in that on the front of the integrated circuits metallic contact surfaces ( 4 ) are formed from a solderable, high temperature resistant layer structure, in particular Ti / Ni / Cu. Verfahren nach einem der Patentansprüche 1 bis 13, dadurch gekennzeichnet, dass bei der Rückseitenprozessierung eine Feldstoppstruktur (8) von der Waferrückseite mittels Protonenbestrahlung ausgebildet wird.Method according to one of the claims 1 to 13, characterized in that in the back side processing a field stop structure ( 8th ) is formed from the wafer backside by proton irradiation. Verfahren nach einem der Patentansprüche 1 bis 14, dadurch gekennzeichnet, dass bei der Rückseitenprozessierung Emitterdiffusionen (9) mittels eutektischem Aufschmelzen hergestellt werden.Method according to one of the claims 1 to 14, characterized in that in the back side processing emitter diffusions ( 9 ) are produced by eutectic melting. Verfahren nach Patentanspruch 15, dadurch gekennzeichnet, dass die Emitterdiffusionen (9) bei der Rückseitenprozessierung mit gepulsten Laser-Annealen hochprozentig aktiviert werden.Method according to claim 15, characterized in that the emitter diffusions ( 9 ) are highly percentage activated during backside processing with pulsed laser anneals. Verfahren nach einem der Patentansprüche 1 bis 16, dadurch gekennzeichnet, dass die Haltevorrichtung (14) elektrisch leitend ist und die in der Haltevorrichtung (14) abgelegten Einzelbausteine (10) mittels eines herkömmlichen Wafer-Test-Equipments getestet werden.Method according to one of the claims 1 to 16, characterized in that the holding device ( 14 ) is electrically conductive and in the holding device ( 14 ) stored individual blocks ( 10 ) are tested by means of a conventional wafer test equipment. Verfahren nach einem der Patentansprüche 1 bis 17, dadurch gekennzeichnet, dass die integrierten Schaltungen (IC) Leistungshalbleiter-Bauelemente darstellen.Method according to one of the claims 1 to 17, characterized in that the integrated circuits (IC) Represent power semiconductor devices. Verfahren nach einem der Patentansprüche 1 bis 18, dadurch gekennzeichnet, dass zum Lösen in Schritt f) das Bindemittel (5) mittels eines Trennmittels, insbesondere Flusssäure, aufgelöst wird.Method according to one of the claims 1 to 18, characterized in that for dissolving in step f) the binder ( 5 ) is dissolved by means of a release agent, in particular hydrofluoric acid. Verfahren nach einem der Patentansprüche 1 bis 18, dadurch gekennzeichnet, dass zum Lösen in Schritt f) eine thermische Behandlung durchgeführt wird.Method according to one of the claims 1 to 18, characterized in that to solve in step f) a thermal Treatment is performed. Haltevorrichtung zum Aufnehmen von vereinzelten Einzelbausteinen (10) mit einem waferförmigen Grundkörper (14) und einer Vielzahl von an der Oberfläche des Grundkörpers ausgebildeten Stegen (15) zum Festlegen von Baustein-Aufnahmebereichen.Holding device for receiving isolated individual components ( 10 ) with a wafer-shaped base body ( 14 ) and a plurality of webs formed on the surface of the main body ( 15 ) for setting block pickup areas. Haltevorrichtung nach Patentanspruch 21, dadurch gekennzeichnet, dass der Grundkörper (14) und die Stege (15) mittels Kalilauge-Ätzung aus einem Halbleiterwafer, insbesondere Silizium-Wafer, einstückig herausgearbeitet sind.Holding device according to claim 21, characterized in that the basic body ( 14 ) and the webs ( 15 ) are made in one piece by means of potassium hydroxide etching from a semiconductor wafer, in particular silicon wafer. Haltevorrichtung nach Patentanspruch 21 oder 22, dadurch gekennzeichnet, dass jeder Baustein-Aufnahmebereich zumindest ein Durchgangsloch (16) zum Anlegen eines Unterdrucks aufweist.Holding device according to claim 21 or 22, characterized in that each module receiving area at least one through hole ( 16 ) for applying a negative pressure. Haltevorrichtung nach einem der Patentansprüche 21 bis 23, dadurch gekennzeichnet, dass die Stege (15) gitterförmig angeordnet sind.Holding device according to one of the claims 21 to 23, characterized in that the webs ( 15 ) are arranged in a grid shape. Haltevorrichtung nach einem der Patentansprüche 21 bis 24, dadurch gekennzeichnet, dass die Stege (15) an den Seiten der Baustein-Aufnahmebereiche angeordnet sind.Holding device according to one of the claims 21 to 24, characterized in that the webs ( 15 ) are arranged on the sides of the module receiving areas. Haltevorrichtung nach einem der Patentansprüche 21 bis 25, dadurch gekennzeichnet, dass die Stege (15) an den Ecken der Baustein-Aufnahmebereiche angeordnet sind.Holding device according to one of the claims 21 to 25, characterized in that the webs ( 15 ) are arranged at the corners of the module receiving areas. Haltevorrichtung nach einem der Patentansprüche 21 bis 26, dadurch gekennzeichnet, dass eine Höhe (d3) der Stege (15) kleiner ist als eine Dicke (d2) der Einzelbausteine (10).Holding device according to one of the claims 21 to 26, characterized in that a height (d3) of the webs ( 15 ) is smaller than a thickness (d2) of the individual components ( 10 ).
DE200410023405 2004-05-12 2004-05-12 Dicing ultra-thin wafer in to multiple integrated circuits, by fixing carrier wafer to front of product wafer, forming separating trenches between integrated circuits Expired - Fee Related DE102004023405B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410023405 DE102004023405B4 (en) 2004-05-12 2004-05-12 Dicing ultra-thin wafer in to multiple integrated circuits, by fixing carrier wafer to front of product wafer, forming separating trenches between integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410023405 DE102004023405B4 (en) 2004-05-12 2004-05-12 Dicing ultra-thin wafer in to multiple integrated circuits, by fixing carrier wafer to front of product wafer, forming separating trenches between integrated circuits

Publications (2)

Publication Number Publication Date
DE102004023405A1 DE102004023405A1 (en) 2005-12-15
DE102004023405B4 true DE102004023405B4 (en) 2006-07-13

Family

ID=35404194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410023405 Expired - Fee Related DE102004023405B4 (en) 2004-05-12 2004-05-12 Dicing ultra-thin wafer in to multiple integrated circuits, by fixing carrier wafer to front of product wafer, forming separating trenches between integrated circuits

Country Status (1)

Country Link
DE (1) DE102004023405B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006046788A1 (en) * 2006-10-02 2008-04-03 Infineon Technologies Ag Method for manufacturing semiconductor circuit arrangement, involves preparing semiconductor substrate and implementing processing on back side of semiconductor substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009054659A1 (en) * 2009-12-15 2011-06-16 Robert Bosch Gmbh Production of a component

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1255296A2 (en) * 2001-04-25 2002-11-06 Filtronic Compound Semiconductor Limited Semi-conductor wafer handling method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1255296A2 (en) * 2001-04-25 2002-11-06 Filtronic Compound Semiconductor Limited Semi-conductor wafer handling method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006046788A1 (en) * 2006-10-02 2008-04-03 Infineon Technologies Ag Method for manufacturing semiconductor circuit arrangement, involves preparing semiconductor substrate and implementing processing on back side of semiconductor substrate
DE102006046788B4 (en) * 2006-10-02 2009-06-25 Infineon Technologies Ag Method for producing a semiconductor circuit arrangement

Also Published As

Publication number Publication date
DE102004023405A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
DE19840421C2 (en) Process for the production of thin substrate layers and a suitable substrate arrangement
DE102013101327B4 (en) Method of manufacturing a semiconductor device and semiconductor device
DE4331798B4 (en) Process for the production of micromechanical components
DE102014117236B4 (en) METHOD FOR PROCESSING A SEMICONDUCTOR WORKPIECE
DE102014106823B4 (en) Process for the production of semiconductor devices with a glass substrate and semiconductor devices with glass substrate
DE102015112804B4 (en) Source-down semiconductor device and method for its formation
DE102015119413A1 (en) A method of processing a semiconductor substrate and a method of processing a semiconductor wafer
DE102011051823A1 (en) Method for producing semiconductor devices with a glass substrate
DE102013112797B4 (en) ARRANGEMENT WITH SEMICONDUCTOR DEVICE INCLUDING CHIP CARRIER, SEMICONDUCTOR WAFER AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
DE102013200761B4 (en) Method for forming semiconductor devices
DE102015102718B4 (en) A method of manufacturing a plated lead frame semiconductor device
DE102015104476A1 (en) Notch preparation for backside metallization
DE102014110266A1 (en) METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS
DE102012110606B4 (en) A method for separating a plurality of chips and a processing device for separating a plurality of chips
DE102004023405B4 (en) Dicing ultra-thin wafer in to multiple integrated circuits, by fixing carrier wafer to front of product wafer, forming separating trenches between integrated circuits
DE102014116834B4 (en) Single semiconductor chip having a masking structure which is part of chip-singulation-kerf areas and defines these, method for forming a semiconductor chip and associated wafers
DE102006043163B4 (en) Semiconductor circuitry
DE102015122639A1 (en) SEMICONDUCTOR ASSEMBLY WITH TRIED ANODIC OXID STRUCTURE AND MANUFACTURING METHOD
DE102014115549A1 (en) WAFER ARRANGEMENT, METHOD FOR CHECKING A WAFERS AND METHOD FOR PROCESSING A WAFERS
DE102007021991B4 (en) A method of manufacturing a semiconductor device by forming a porous intermediate layer
DE10029035C1 (en) Process for processing a wafer
DE102020115687B4 (en) MANUFACTURING SEMICONDUCTOR DEVICES BY THINNING AND DIVIDING
DE102017109670B4 (en) Manufacturing process for a chip package with side wall metallization
DE102010040062B4 (en) A substrate distribution technique for separating semiconductor chips with less area consumption
DE102016122637A1 (en) Method of use in the manufacture of semiconductor devices

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee