DE10155139A1 - Electronic component comprises a semiconductor element mounted in a plastic housing, and electrical connections arranged between contact surfaces on an active surface of the element and contact connecting surfaces of conductor connections - Google Patents

Electronic component comprises a semiconductor element mounted in a plastic housing, and electrical connections arranged between contact surfaces on an active surface of the element and contact connecting surfaces of conductor connections

Info

Publication number
DE10155139A1
DE10155139A1 DE10155139A DE10155139A DE10155139A1 DE 10155139 A1 DE10155139 A1 DE 10155139A1 DE 10155139 A DE10155139 A DE 10155139A DE 10155139 A DE10155139 A DE 10155139A DE 10155139 A1 DE10155139 A1 DE 10155139A1
Authority
DE
Germany
Prior art keywords
flat conductor
conductor connections
connections
electronic component
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10155139A
Other languages
German (de)
Inventor
Bernd Goller
Robert-Christian Hagen
Gerald Ofner
Christian Stuempfl
Josef Thumbs
Stefan Wein
Holger Woerner
Werner Heindl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10155139A priority Critical patent/DE10155139A1/en
Publication of DE10155139A1 publication Critical patent/DE10155139A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Electronic component comprises a semiconductor element (4) mounted in a plastic housing (8) having horizontally running flat conductor connections (10); and electrical connections arranged between the contact surfaces (43) on one active surface (41) of the element and contact connecting surfaces (105) of the conductor connections using bonding wires (12). The conductor connections are each structured and are vertically and/or horizontally flexible. An Independent claim is also included for a process for the production of the electronic component. Preferably the conductor connections each have a recess (101). The semiconductor element is mounted with its passive rear side (42) on a support substrate (6).

Description

Die Erfindung betrifft ein elektronisches Bauteil mit wenigstens einem Halbleiterbauelement und ein Verfahren zur Herstellung des elektronischen Bauteils. The invention relates to an electronic component at least one semiconductor component and a method for Manufacture of the electronic component.

Bei elektronischen Halbleiterbauteilen kommt den mechanischen wie auch den elektrischen Verbindungen zwischen verschiedenen Einzelkomponenten eine wichtige Bedeutung zu. Die zu verbindenden Komponenten weisen typischerweise unterschiedliche Materialen wie Silizium, Kupfer, Epoxidharz, Keramik, etc. auf, deren thermische Ausdehnungskoeffizienten teilweise erheblich voneinander differieren. Während der Herstellung der Bauteile und/oder während ihres Betriebs entstehen ausgeprägte Temperaturschwankungen, bedingt durch Aufheiz- oder Aushärtevorgänge bzw. durch zyklische Temperaturwechsel im Betrieb. Diese Temperaturschwankungen führen zu mechanischen Spannungen innerhalb der Gränzflächen zwischen zwei unterschiedlichen Materialpaarungen aufgrund deren unterschiedlichen Längenänderungen. With electronic semiconductor components comes the mechanical as well as the electrical connections between different Individual components have an important meaning. The too connecting components typically have different Materials such as silicon, copper, epoxy resin, ceramics, etc. their thermal expansion coefficients are sometimes considerable differ from each other. During the manufacture of the components and / or pronounced arise during their operation Temperature fluctuations due to heating or Hardening processes or due to cyclical temperature changes during operation. These temperature fluctuations lead to mechanical stresses within the borderline between two different ones Material pairings due to their different Changes in length.

Bei starr miteinander verbundenen Fügepartnern führen diese Spannungen zu Biegungen und Verwölbungen des Aufbaus, was teilweise als sog. Bimetall-Effekt bezeichnet wird. Werden dabei die Adhäsionskräfte zwischen den Komponenten überschritten, können diese Verwölbungen im Extremfall zur Delamination, d. h. zu Ablösungen der Komponenten voneinander führen. Bei geringfügig flexiblen Anordnungen, bspw. bei einer Flip-Chip-Kontaktierung von Halbleiterbauelementen, führen die temperaturbedingten Längenänderungen zu Relativbewegungen der Komponenten zueinander und es kann bei Temperaturwechselbeanspruchungen in Extremfällen zu einem Ermüdungsversagen der Verbindungsstellen kommen. In the case of rigidly connected joining partners, these lead Tensions to bends and warping of what construction is sometimes referred to as the so-called bimetal effect. Become the adhesion forces between the components exceeded, these warping can in extreme cases Delamination, d. H. to detach the components from each other to lead. With slightly flexible arrangements, for example Flip-chip contacting of semiconductor components, lead the temperature-related changes in length to relative movements of the components to each other and it can Temperature changes in extreme cases lead to fatigue failure of the connection points come.

Um diesen erwähnten Problemen aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten aneinander grenzender Komponenten Rechnung zu tragen und zur Reduzierung der thermisch induzierten Spannungen sind unterschiedliche Verbindungstechniken möglich. To these mentioned problems due to the different thermal expansion coefficients adjacent Components to take into account and to reduce the thermally induced voltages are different Connection techniques possible.

Eine erste Möglichkeit besteht bspw. darin, bei der Montage von Leadframe-Gehäusen auf eine Leiterplatte die Ausdehnungsunterschiede durch die Flexibilität der Anschlusskontakte auszugleichen. Die annähernd S-förmig gebogenen Leads bzw. "Anschlussbeinchen" fungieren hierbei als Federelemente, welche die Relativbewegungen zwischen Gehäuse und Leiterplatte ausgleichen können. Nachteilig bei dieser Ausbauvariante ist allerdings das relativ große Bauteilvolumen und -gewicht sowie der größere Raumbedarf auf der Leiterplatte, der sogenannte Footprint, aufgrund der heraus geführten Anschlusskontakte. A first possibility is, for example, during assembly from leadframe housings to a printed circuit board Differences in expansion due to the flexibility of the connection contacts compensate. The almost S-shaped leads or "Connecting legs" act as spring elements, which the relative movements between the housing and the circuit board can compensate. A disadvantage of this variant is however, the relatively large component volume and weight as well as the larger space requirement on the circuit board, the so-called footprint, due to the led out Terminals.

Die Verklebung von Halbleiterbauelementen auf Substraten wie bspw. Umverdrahtungsplatten oder -folien ermöglicht einen Spannungsausgleich, der durch die elastischen Eigenschaften und durch die Adhäsionskräfte des verwendeten Klebstoffes bewirkt wird. The bonding of semiconductor components on substrates such as For example, rewiring plates or foils enables one Tension compensation due to the elastic properties and by the adhesive forces of the adhesive used is effected.

Bei Flip-Chip-Verbindungen zwischen Halbleiterbauelementen und Trägersubstrat werden die auf die Kontakthöcker, die sog. Bumps, wirkenden thermisch induzierten Spannungen durch das Auffüllen des Spalts zwischen Chip und Platine mit einem sogenannten Underfiller auf die gesamte Chipfläche übertragen. Die Spannung auf den einzelnen Kontakthöcker wird auf diese Weise reduziert, womit eine höhere Zuverlässigkeit der Verbindungen erreicht werden kann. With flip-chip connections between semiconductor components and carrier substrate are the on the contact bumps, the so-called Bumps, acting thermally induced voltages through the Filling the gap between the chip and the board with a so-called underfiller transferred to the entire chip area. The tension on the individual bumps is on this Way reduced, which means greater reliability of the Connections can be achieved.

Ein Ziel der Erfindung besteht darin, ein elektronisches Bauteil zur Verfügung zu stellen, das zuverlässige Verbindungen zwischen unterschiedlichen Komponenten aufweist. An object of the invention is an electronic one To provide component that has reliable connections between different components.

Dieses Ziel der Erfindung wird mit dem Gegenstand der unabhängigen Ansprüche erreicht. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. This object of the invention is the subject of independent claims achieved. Features more advantageous Further developments of the invention result from the dependent Claims.

Ein erfindungsgemäßes elektronisches Bauteil mit wenigstens einem Halbleiterbauelement, das in einem eine Anzahl von im wesentlichen horizontal nach außen führenden Flachleiteranschlüssen aufweisenden Kunststoffgehäuse montiert ist, weist elektrische Verbindungen zwischen Kontaktflächen auf einer aktiven Oberfläche des Halbleiterbauelements zu Kontaktanschlussflächen der Flachleiteranschlüsse mittels Bonddrähten auf. Die Flachleiteranschlüsse weisen jeweils eine Strukturierung auf und sind vertikal und/oder horizontal flexibel ausgebildet. An electronic component according to the invention with at least a semiconductor device that has a number of im essentially leading horizontally outwards Flat conductor connections having plastic housing is mounted, has electrical connections between contact surfaces on a active surface of the semiconductor device Contact pads of the flat conductor connections by means of bond wires on. The flat conductor connections each have one Structuring on and are flexible vertically and / or horizontally educated.

Dieses erfindungsgemäße elektronische Bauteil weist insbesondere den Vorteil auf, dass mittels der flexiblen Strukturierung der Flachleiteranschlüsse eine geringfügig elastische Verbindung der aus dem Gehäuse ragenden Flachleiteranschlüsse mit einer Leiterplatte oder dergleichen ermöglicht ist. Die freien Enden der Flachleiteranschlüsse werden dabei mit entsprechenden Kontaktflächen der Leiterplatte verlötet oder auf andere Weise leitend verbunden. Die bei herkömmlichen elektronischen Bauteilen durch die Anschlussbeinchen gewährleistete flexible Verbindung wird bei diesem äußerst kompakten elektronischen Bauteil durch die Strukturierung der flachen Flachleiteranschlüsse erreicht. This electronic component according to the invention has in particular the advantage that by means of the flexible Structuring of the flat conductor connections a slightly elastic Connection of the flat conductor connections protruding from the housing is possible with a circuit board or the like. The free ends of the flat conductor connections are included corresponding contact areas of the circuit board soldered or otherwise conductively connected. The conventional one electronic components through the connection legs Guaranteed flexible connection with this extremely compact electronic component by structuring the flat Flat conductor connections reached.

Dabei ist die herkömmlicher Weise starre Verbindung zwischen Leiterplatte und elektronischem Bauteil durch eine elastische Verbindung ersetzt. Durch die Bildung einer Kopplungsstruktur, welche die unterschiedlichen Ausdehnungen aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten der Fügepartner kompensieren kann, werden zuverlässige elektrische und mechanische Verbindungen zur Verfügung gestellt. The conventional way is rigid connection between Printed circuit board and electronic component through an elastic Connection replaced. By forming a Coupling structure, which the different dimensions due to the different coefficients of thermal expansion of the Joining partners can compensate, become reliable electrical and mechanical connections provided.

Gemäß einer ersten Ausführungsform der Erfindung weisen die Flachleiteranschlüsse jeweils wenigstens eine Aussparung in einem Längsschnitt auf, wodurch eine gezielte Querschnittsverjüngung des Flachleiteranschlusses und damit eine gezielte Biegestelle zur Verfügung gestellt wird. Auf diese Weise kann der Flachleiteranschluss flexibel ausweichen und thermische Dehnungen auffangen. According to a first embodiment of the invention, the Flat conductor connections each have at least one recess in a longitudinal section, creating a targeted Cross-sectional tapering of the flat conductor connection and thus a targeted Bending point is provided. That way Dodge the flat conductor connection flexibly and thermal Catch strains.

Eine weitere Ausführungsform der Erfindung sieht vor, dass die Flachleiteranschlüsse jeweils wenigstens zwei versetzt zueinander angeordnete Aussparungen in ihrem Längsschnitt aufweisen. Dabei ist vorzugsweise eine erste Aussparung auf einer Oberseite und eine zweite Aussparung auf einer Unterseite jedes Flachleiteranschlusses vorgesehen. Die Aussparungen sind so versetzt zueinander angeordnet, dass eine S-förmige Struktur jedes Flachleiteranschlusses entsteht, die damit über eine ausgeprägte elastische Verformbarkeit verfügen. Another embodiment of the invention provides that the flat conductor connections each offset at least two cutouts arranged in relation to one another in their longitudinal section exhibit. In this case, a first recess is preferably open one top and a second recess on one Bottom of each flat conductor connection provided. The Recesses are staggered so that one S-shaped structure of each flat conductor connection arises with a pronounced elastic deformability feature.

Diese Ausführungsform weist den Vorteil einer äußerst flexiblen Strukturierung der Flachleiteranschlüsse auf, so dass ein äußerst kompaktes Bauteil zur Verfügung gestellt werden kann, das zuverlässige mechanische und elektrische Verbindungen mit einer Leiterplatte ermöglicht. This embodiment has the advantage of being extremely flexible structuring of the flat conductor connections so that an extremely compact component can be made available can, the reliable mechanical and electrical Connects to a circuit board.

Gemäß einer weiteren Ausführungsform der Erfindung ist das wenigstens eine Halbleiterbauelement mit einer passiven Rückseite auf einem Trägersubstrat montiert, d. h. das Bauteil kann in herkömmlicher Lead-Frame-Bauweise strukturiert sein. Diese Bauteile können problemlos auf bereits vorhandenen Fertigungseinrichtungen hergestellt und verarbeitet werden. According to a further embodiment of the invention, this is at least one semiconductor component with a passive Back mounted on a carrier substrate, d. H. the component can be structured in a conventional lead frame construction. These components can easily be used on existing ones Manufacturing facilities are manufactured and processed.

Die Flachleiteranschlüsse weisen vorzugsweise jeweils einen rechteckförmigen Querschnitt auf, wodurch eine gezielte Strukturierung zur Gewährleistung der benötigten Flexibilität ermöglicht ist. The flat conductor connections preferably each have one rectangular cross-section, creating a targeted Structuring to ensure the required flexibility is possible.

Die Flachleiteranschlüsse weisen im Längsschnitt jeweils eine S-förmige Kontur auf, wodurch bei geringem Raumbedarf eine Maximierung der erwünschten Flexibilität der Flachleiteranschlüsse erzielt wird. The flat conductor connections each have a longitudinal section S-shaped contour, which means a small footprint Maximize the desired flexibility of Flat conductor connections is achieved.

Ein erfindungsgemäßes Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterbauelement gemäß einer der zuvor beschriebenen Ausführungsformen weist folgende Verfahrensschritte auf. Es wird eine Lead-Frame- Struktur bereitgestellt, die Flachleiteranschlüsse sowie ein Trägersubstrat mit einer Chipinsel zur Aufnahme eines Halbleiterbauelements aufweist. Die Flachleiteranschlüsse werden mittels Ätzprozess strukturiert, wobei eine mechanische Flexibilität hergestellt wird. Es wird wenigstens ein Halbleiterbauelement mit Kontaktflächen auf einer aktiven Chipoberfläche bereitgestellt. An inventive method for producing a electronic component with at least one semiconductor component according to one of the previously described embodiments following process steps. It becomes a lead frame Structure provided, the flat conductor connections as well as a Carrier substrate with a chip island for receiving a Has semiconductor device. The flat conductor connections are structured by means of an etching process, a mechanical Flexibility is created. It will be at least one Semiconductor component with contact areas on an active Chip surface provided.

Das Halbleiterbauelement wird mit seiner passiven Rückseite auf die Chipinsel aufgebracht, wonach Bondverbindungen zwischen den Kontaktflächen des Halbleiterbauelements und den Kontaktanschlussflächen der Flachleiteranschlüsse hergestellt werden. Schließlich wird das wenigstens eine Halbleiterbauelement mit einer Kunststoffpressmasse umpresst, wobei die Bonddrähte, die Chipinsel und zumindest Teile der Flachleiteranschlüsse mit umhüllt werden. The semiconductor component is with its passive back applied to the chip island, after which bond connections between the contact surfaces of the semiconductor component and the Contact pads of the flat conductor connections made become. Eventually it will be at least one Semiconductor component pressed with a plastic molding compound, the Bond wires, the chip island and at least parts of the Flat conductor connections are also encased.

Dieses erfindungsgemäße Verfahren ermöglicht die rationelle Herstellung von sehr kompakten elektronischen Bauteilen, welche eine Flexibilität bei thermischen Dehnungen aufweisen, so dass Delaminationen des Gehäuses, Brüche der Flachleiteranschlüsse oder Lötverbindungen oder dgl. nahezu ausgeschlossen sind. Die elektronischen Bauteile können wahlweise in Einzelprozessen oder in größeren Einheiten und anschließender Vereinzelung hergestellt und verarbeitet werden. This inventive method enables the rational Production of very compact electronic components, which have flexibility in thermal expansion, so that delamination of the case, breaks the Flat conductor connections or soldered connections or the like are almost impossible are. The electronic components can optionally be in Single processes or in larger units and subsequent Separation can be manufactured and processed.

Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens werden die Flachleiteranschlüsse mittels fotolithografischem Belichtungs- und anschließendem Ätzverfahren strukturiert. Dieses Verfahren weist den Vorteil einer schnellen, präzisen und fertigungstechnisch gut beherrschbaren Verfahrens auf. According to one embodiment of the method according to the invention are the flat conductor connections by means of photolithographic Structured exposure and subsequent etching process. This method has the advantage of being quick, precise and well-manageable process.

Vorzugsweise werden die elektronischen Bauteile in zu Nutzen oder Bändern zusammengefassten, größeren Einheiten prozessiert und anschließend vereinzelt, wodurch ein hoher Durchsatz und eine Kostenreduzierung beim Herstellverfahren erreicht werden kann. The electronic components are preferably used in or bands of larger units processed and then isolated, creating a high Throughput and a cost reduction in the manufacturing process can be achieved.

Zusammenfassend ergeben sich die folgenden Aspekte der Erfindung. Die herkömmlicherweise starre Verbindung zwischen Leiterplatte und elektronischer Bauform wird in eine elastische Verbindung umgewandelt. Dies wird durch Erzeugung einer Kopplungsstruktur erreicht, welche die unterschiedlichen Ausdehnungen aufgrund der ungleichen thermischen Ausdehnungskoeffizienten der Fügepartner kompensieren kann. Die Herstellung der Kopplungsstruktur erfolgt dabei durch einen Ätzprozess, bei dem die gewünschte Geometrie aus dem Substratmaterial herausgeätzt wird. Es sind bei diesem Verfahren je nach Anforderung unterschiedliche Strukturen realisierbar, wie beispielsweise S-förmige Federelemente, Balkenelemente, Entspannungsstrukturen, etc. In summary, the following aspects of the Invention. The traditionally rigid connection between Printed circuit board and electronic design comes in an elastic Connection converted. This is done by generating a Coupling structure achieved which the different Expansion due to uneven thermal Expansion coefficient of the joining partners can compensate. The production the coupling structure takes place through an etching process, where the desired geometry from the substrate material is etched out. It depends on this procedure Requirement different structures can be realized, such as for example S-shaped spring elements, beam elements, Relaxation structures, etc.

Durch die elastische Kopplung zwischen Bauteil und Platine wird eine höhere Zuverlässigkeit der Verbindung erzielt. Das Federelement kann die Längsausdehnungen, die durch die unterschiedlichen thermischen Ausdehnungskoeffizienten hervorgerufen werden, kompensieren und die Belastungen der Fügestelle reduzieren. Die Außenabmaße des Bauteils bleiben bei diesem Verfahren unverändert, da der Ätzprozess die Strukturierung sehr kleiner Geometrien ermöglicht. Thanks to the elastic coupling between the component and the circuit board a higher reliability of the connection is achieved. The Spring element can the longitudinal dimensions caused by the different coefficients of thermal expansion are caused, compensate and the loads on the joint to reduce. The external dimensions of the component remain with this Process unchanged since the etching process is structuring allows very small geometries.

Die Methode ist prinzipiell sowohl für Lead-Frame-basierte Gehäuse (QFN, Quad flat non-leaded) als auch für Laminatpackages anwendbar. Es muss lediglich ein passendes Ätzmedium für das Basismaterial des Substrats gefunden werden. Die Erzeugung der elastischen Strukturen erfolgt vorzugsweise parallel im Nutzen bzw. in Streifen und daher kostengünstig zu verwirklichen. The method is principally both for lead frame based Housing (QFN, Quad flat non-leaded) as well Laminate packages applicable. All that is required is a suitable etching medium can be found for the base material of the substrate. The The elastic structures are preferably produced parallel in use or in strips and therefore inexpensive realize.

Eine Besonderheit liegt in der Herstellung einer elastischen Kopplungsstruktur zwischen Halbleiterpackage und Platine bzw. Leiterplatte durch einen Ätzprozess. Dabei werden die im verwendeten Substrat bereits vorhandenen leitenden Strukturen so freigelegt, dass ein Freiheitsgrad für thermisch induzierte Relativbewegungen geschaffen wird. A special feature is the production of an elastic one Coupling structure between semiconductor package and circuit board or PCB through an etching process. The are in used substrate already existing conductive structures so uncovered a degree of freedom for thermally induced Relative movements is created.

Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert. The invention will now be described with reference to embodiments explained in more detail on the accompanying figures.

Fig. 1 zeigt ein erfindungsgemäßes elektronisches Bauteil in schematischer Teilschnittansicht. Fig. 1 shows an inventive electronic device in a schematic partial sectional view.

Fig. 2 bis 4 zeigen aufeinander folgende Verfahrensschritte zur Herstellung einer erfindungsgemäßen Strukturierung von Flachleiteranschlüssen des elektronischen Bauteils gemäß Fig. 1. Fig. 2 to 4 show successive process steps for the production of structure according to the invention of flat lead terminals of the electronic component of FIG. 1.

Fig. 1 zeigt ein erfindungsgemäßes elektronisches Bauteil in schematischer Teilschnittansicht. Ein Halbleiterbauelement 4, das beispielsweise ein Halbleiterchip sein kann, ist mit einer passiven Rückseite 42 auf einer Chipinsel 61 eines Trägersubstrats 6 befestigt. Das Trägersubstrat 6 in sogenannter Lead-Frame-Bauweise umfasst weiterhin eine Anzahl von Flachleiteranschlüssen 10, die aus einem Kunststoffgehäuse 14 teilweise herausragen, und die jeweils eine Kontaktanschlussfläche 105 auf einer Oberseite 103 aufweisen. Jede Kontaktanschlussfläche 105 ist über jeweils einen Bonddraht 12 mit einer Kontaktfläche 43 auf einer aktiven Chipoberfläche 41 des Halbleiterbauelements 4 elektrisch leitend verbunden. Das Halbleiterbauelement 4, die Bonddrähte 12, die Chipinsel 61 und Teile der Flachleiteranschlüsse 10 sind von einer Pressmasse 141 des Kunststoffgehäuses 14 umhüllt. Fig. 1 shows an inventive electronic device in a schematic partial sectional view. A semiconductor component 4 , which can be a semiconductor chip, for example, is fastened with a passive rear side 42 on a chip island 61 of a carrier substrate 6 . The carrier substrate 6 in a so-called lead frame construction further comprises a number of flat conductor connections 10 which partially protrude from a plastic housing 14 and which each have a contact connection surface 105 on an upper side 103 . Each contact connection area 105 is electrically conductively connected to a contact area 43 on an active chip surface 41 of the semiconductor component 4 via a respective bond wire 12 . The semiconductor component 4 , the bond wires 12 , the chip island 61 and parts of the flat conductor connections 10 are encased by a molding compound 141 of the plastic housing 14 .

Jeder der Flachleiteranschlüsse 10, von denen der besseren Übersichtlichkeit wegen in Fig. 1 nur einer dargestellt ist, weist jeweils eine ersten Aussparung 101 auf seiner Oberseite 103 sowie eine zweite Aussparung an einer Unterseite 104 des rechteckförmigen Querschnitts auf. Die erste Aussparung 101 und die zweite Aussparung 102 sind jeweils versetzt zueinander angeordnet, so dass insgesamt im Längsschnitt eine annähernd S-förmig geschwungene Kontur des Flachleiteranschlusses 10 entsteht. Each of the flat conductor connections 10 , of which only one is shown in FIG. 1 for the sake of clarity, each has a first recess 101 on its upper side 103 and a second recess on an underside 104 of the rectangular cross section. The first cutout 101 and the second cutout 102 are each offset from one another, so that overall an approximately S-shaped curved contour of the flat conductor connection 10 is produced in longitudinal section.

Die flache Unterseite 104 jedes Flachleiteranschlusses 10 ist zur Montage und elektrisch leitenden Verbindung auf einer Leiterplatte oder dergleichen vorgesehen, was vorzugsweise mittels Lötverbindung oder Leitklebeverbindung erfolgt. Aufgrund der Aussparungen 101, 102 erhält jeder Flachleiteranschluss 10 eine flexible Struktur, die eine Längsdehnung 18 der Flachleiteranschlüsse 10 und damit einen Ausgleich von Temperaturspannungen ermöglicht. Auf diese Weise ist eine zuverlässige Verbindung des elektronischen Bauteils 2 auch unter ungünstigen thermischen Bedingungen gegeben. The flat underside 104 of each flat conductor connection 10 is provided for mounting and electrically conductive connection on a printed circuit board or the like, which is preferably carried out by means of a soldered connection or conductive adhesive connection. Because of the cutouts 101 , 102 , each flat conductor connection 10 is given a flexible structure which enables a longitudinal expansion 18 of the flat conductor connections 10 and thus a compensation of temperature stresses. In this way, a reliable connection of the electronic component 2 is provided even under unfavorable thermal conditions.

Die Fig. 2 bis 4 zeigen in aufeinanderfolgenden Verfahrensschritten die Herstellung der Strukturierung der Flachleiteranschlüsse 10. Fig. 2 zeigt einen noch unstrukturierten Flachleiteranschluss 10, der vorzugsweise aus einem gut ätzbaren Metall, wie beispielsweise Kupfer, Aluminium oder dergleichen, besteht. Figs. 2 to 4 show successive steps of the production of the structuring of the lead terminals 10. FIG. 2 shows a flat conductor connection 10 which is still unstructured and which preferably consists of a readily etchable metal such as copper, aluminum or the like.

Fig. 3 zeigt einen nachfolgenden Verfahrensschritt, bei dem der Flachleiteranschluss 10 mit einer ersten Fotofilmschicht 161 an seiner Oberseite und mit einer zweiten Fotofilmschicht 162 an seiner Unterseite 104 teilweise bedeckt ist. Die Fotofilmschichten 161, 162 sind dabei so strukturiert, dass die zum Ätzen vorgesehenen Flächen, welche später erste und zweite Aussparungen 101, 102 bilden sollen, frei bleiben. Fig. 3 shows a subsequent step in which the flat conductor terminal 10 on its upper side and with a second photo film layer 162 on its underside 104 is partially covered by a first photo film layer 161. The photo film layers 161 , 162 are structured in such a way that the areas intended for etching, which are later to form first and second recesses 101 , 102 , remain free.

Fig. 4 verdeutlicht den darauf folgenden Verfahrensschritt, bei dem die erste und zweite Aussparung 101, 102 an der Oberseite bzw. Unterseite 103, 104 des Flachleiteranschlusses 10 bereits durch Ätzen hergestellt sind. FIG. 4 illustrates the subsequent method step, in which the first and second recesses 101 , 102 on the upper side and lower side 103 , 104 of the flat conductor connection 10 have already been produced by etching.

Bei einem Verfahren zur Herstellung des elektronischen Bauteils 2 wird zunächst eine Lead-Frame-Struktur bereitgestellt, die Flachleiteranschlüsse 10 sowie ein Trägersubstrat 6 mit einer Chipinsel 61 zur Aufnahme eines Halbleiterbauelements 4 aufweist. Die Flachleiteranschlüsse 10 werden mittels Ätzprozess zur Herstellung einer mechanischen Flexibilität strukturiert, wie dies beispielhaft in Fig. 4 dargestellt ist. In a method for producing the electronic component 2 , a lead frame structure is first provided which has flat conductor connections 10 and a carrier substrate 6 with a chip island 61 for receiving a semiconductor component 4 . The flat conductor connections 10 are structured by means of an etching process to produce a mechanical flexibility, as is shown by way of example in FIG. 4.

Es wird weiterhin wenigstens ein Halbleiterbauelement mit Kontaktflächen 43 auf einer aktiven Chipoberfläche 41 bereitgestellt und mit einer passiven Rückseite 42 auf die Chipinsel 61 des Trägersubstrats 6 aufgebracht. Zwischen den Kontaktflächen 43 des Halbleiterbauelements 4 und den Kontaktanschlussflächen 105 der Flachleiteranschlüsse 10 werden Bondverbindungen mittels Bonddrähten 12 hergestellt. Anschließend wird das wenigstens eine Halbleiterbauelement 4 mit einer Kunststoffpressmasse 141 umpresst, wobei die Bonddrähte 12, die Chipinsel 61 und zumindest Teile der Flachleiteranschlüsse 10 in der Pressmasse 141 eingebettet werden. Die Flachleiteranschlüsse 10 werden vorzugsweise mittels fotolithografischen Belichtungsverfahren und anschließendem Ätzverfahren strukturiert (vgl. Figs. 2 bis 4). Furthermore, at least one semiconductor component with contact areas 43 is provided on an active chip surface 41 and is applied with a passive rear side 42 to the chip island 61 of the carrier substrate 6 . Bond connections are made by means of bond wires 12 between the contact areas 43 of the semiconductor component 4 and the contact connection areas 105 of the flat conductor connections 10 . Which is at least one semiconductor element 4 pressed around with a plastic molding compound 141 Subsequently, the bonding wires 12, the chip island 61 and at least portions of the lead terminals are embedded in the molding compound 141 10th The flat conductor connections 10 are preferably structured by means of photolithographic exposure processes and subsequent etching processes (cf. FIGS. 2 to 4).

Zur Erhöhung des Durchsatzes bei der Fertigung der erfindungsgemäßen elektronischen Bauteile können diese in streifenförmigen Bändern oder in Nutzen zusammengefasst und damit in größeren Einheiten prozessiert und anschließend vereinzelt werden. Dabei werden die Lead-Frame-Strukturen vorzugsweise auf einem Band oder dergleichen aufgebracht und im weiteren Verfahrensablauf geätzt, mit Halbleiterbauelementen bestückt und elektrisch leitend verbunden und anschließend mit Pressmasse umgeben. Abschließend können die als Träger fungierenden Bänder entfernt und dadurch die elektronischen Bauteile 2 vereinzelt werden. In order to increase the throughput during the production of the electronic components according to the invention, these can be combined in strip-shaped bands or in use and thus processed in larger units and then separated. The lead frame structures are preferably applied on a tape or the like and etched in the further course of the method, equipped with semiconductor components and electrically conductively connected and then surrounded with molding compound. Finally, the tapes acting as carriers can be removed and the electronic components 2 can thereby be separated.

Eine typische Dicke der vorzugsweise aus Kupfer bestehenden, rechteckförmigen Flachleiteranschlüsse 10 beträgt ca. 0,1 bis 0,2 mm. Die Flachleiteranschlüsse 10 ragen typischerweise ca. 0,1 bis 0,2 mm über den Rand des Kunststoffgehäuses 14 hinaus, so dass die Oberseite 103 der Flachleiteranschlüsse 10 als Abstützung für einen Rahmen eines Moldwerkzeuges dienen kann. Die Unterseite 104 der Flachleiteranschlüsse 10 liegt frei und dient als Außenkontaktfläche zur Kontaktierung mit korrespondierenden Kontaktflächen einer Leiterplatte. Bezugszeichenliste 2 elektronisches Bauteil
4 Halbleiterchip
41 aktive Chipoberfläche
42 passive Rückseite
43 Kontaktfläche
6 Trägersubstrat
61 Chipinsel
10 Flachleiteranschluss
101 erste Aussparung
102 zweite Aussparung
103 Oberseite
104 Unterseite
105 Kontaktanschlussfläche
12 Bonddraht
14 Kunststoffgehäuse
141 Pressmasse
16 Fotofilmschicht
161 erste Fotofilmschicht
162 zweite Fotofilmschicht
18 Längsdehnung
A typical thickness of the rectangular flat conductor connections 10 , which are preferably made of copper, is approximately 0.1 to 0.2 mm. The beam leads 10 typically extend about 0.1 to 0.2 mm over the edge of the plastic housing 14 also, so that the top surface 103 of beam leads 10 can serve as a support for a frame of a Moldwerkzeuges. The underside 104 of the flat conductor connections 10 is exposed and serves as an external contact surface for contacting corresponding contact surfaces on a printed circuit board. REFERENCE SIGNS LIST 2 electronic component
4 semiconductor chip
41 active chip surface
42 passive rear
43 contact surface
6 carrier substrate
61 chip island
10 flat conductor connection
101 first recess
102 second recess
103 top
104 bottom
105 contact pad
12 bond wire
14 plastic housing
141 molding compound
16 photo film layer
161 first layer of photo film
162 second layer of photo film
18 longitudinal expansion

Claims (10)

1. Elektronisches Bauteil (2) mit wenigstens einem Halbleiterbauelement (4), das in einem eine Anzahl von im Wesentlichen horizontal nach außen führenden Flachleiteranschlüssen (10) aufweisenden Kunststoffgehäuse (8) montiert ist, wobei elektrische Verbindungen zwischen Kontaktflächen (43) auf einer aktiven Oberfläche (41) des Halbleiterbauelements (4) zu Kontaktanschlussflächen (105) der Flachleiteranschlüsse (10) mittels Bonddrähten (12) vorgesehen sind und wobei die Flachleiteranschlüsse (10) jeweils eine Strukturierung aufweisen und vertikal und/ oder horizontal flexibel sind. 1. Electronic component ( 2 ) with at least one semiconductor component ( 4 ), which is mounted in a plastic housing ( 8 ) which has a number of essentially horizontally outward leading flat conductor connections ( 10 ), electrical connections between contact surfaces ( 43 ) on an active one Surface ( 41 ) of the semiconductor component ( 4 ) to contact pads ( 105 ) of the flat conductor connections ( 10 ) by means of bonding wires ( 12 ) are provided, and the flat conductor connections ( 10 ) each have a structure and are vertically and / or horizontally flexible. 2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Flachleiteranschlüsse (10) jeweils wenigstens eine Aussparung (101) in einem Längsschnitt aufweisen. 2. Electronic component according to claim 1, characterized in that the flat conductor connections ( 10 ) each have at least one recess ( 101 ) in a longitudinal section. 3. Elektronisches Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Flachleiteranschlüsse (10) jeweils wenigstens zwei versetzt zueinander angeordnete Aussparungen (101, 102) in ihrem Längsschnitt aufweisen. 3. Electronic component according to claim 1 or 2, characterized in that the flat conductor connections ( 10 ) each have at least two staggered recesses ( 101 , 102 ) in their longitudinal section. 4. Elektronisches Bauteil nach Anspruch 3, dadurch gekennzeichnet, dass eine erste bzw. zweite Aussparung (101 bzw. 102) auf einer Ober- bzw. Unterseite (103 bzw. 104) jedes Flachleiteranschlusses vorgesehen ist. 4. Electronic component according to claim 3, characterized in that a first or second recess ( 101 or 102 ) is provided on an upper or lower side ( 103 or 104 ) of each flat conductor connection. 5. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das wenigstens eine Halbleiterbauelement (4) mit einer passiven Rückseite (42) auf einem Trägersubstrat (6) montiert ist. 5. Electronic component according to one of the preceding claims, characterized in that the at least one semiconductor component ( 4 ) with a passive rear side ( 42 ) is mounted on a carrier substrate ( 6 ). 6. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Flachleiteranschlüsse (10) jeweils einen rechteckförmigen Querschnitt aufweisen. 6. Electronic component according to one of the preceding claims, characterized in that the flat conductor connections ( 10 ) each have a rectangular cross section. 7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Flachleiteranschlüsse (10) im Längsschnitt jeweils eine S-förmige Kontur aufweisen. 7. Electronic component according to one of the preceding claims, characterized in that the flat conductor connections ( 10 ) each have an S-shaped contour in longitudinal section. 8. Verfahren zur Herstellung eines elektronischen Bauteils (2) mit wenigstens einem Halbleiterbauelement (4) gemäß einem der Ansprüche 1 bis 7, das folgende Verfahrensschritte aufweist: 1. Bereitstellen einer Leadframe-Struktur, die Flachleiteranschlüsse (10) sowie ein Trägersubstrat (6) mit einer Chipinsel (61) zur Aufnahme eines Halbleiterbauelements (4) aufweist, - Strukturierung der Flachleiteranschlüsse (10) mittels Ätzprozess zur Herstellung einer mechanischen Flexibilität, - Bereitstellen wenigstens eines Halbleiterbauelements (4) mit Kontaktflächen (43) auf einer aktiven Chipoberfläche (41), - Aufbringen des Halbleiterbauelements (4) mit seiner passiven Rückseite (42) auf die Chipinsel (61), - Herstellen von Bondverbindungen zwischen den Kontaktflächen (43) des Halbleiterbauelements (4) und den Kontaktanschlussflächen (105) der Flachleiteranschlüsse (10), - Umpressen des wenigstens einen Halbleiterbauelements (4) mit einer Kunststoffpressmasse (141) unter Einbettung der Bonddrähte (12), der Chipinsel (61) und eines Teils der Flachleiteranschlüsse (10). 8. A method for producing an electronic component ( 2 ) with at least one semiconductor component ( 4 ) according to one of claims 1 to 7, which has the following method steps: 1. Providing a leadframe structure which has flat conductor connections ( 10 ) and a carrier substrate ( 6 ) with a chip island ( 61 ) for receiving a semiconductor component ( 4 ), Structuring of the flat conductor connections ( 10 ) by means of an etching process to produce a mechanical flexibility, - Providing at least one semiconductor component ( 4 ) with contact areas ( 43 ) on an active chip surface ( 41 ), - applying the semiconductor component ( 4 ) with its passive rear side ( 42 ) to the chip island ( 61 ), - Establishing bond connections between the contact surfaces ( 43 ) of the semiconductor component ( 4 ) and the contact connection surfaces ( 105 ) of the flat conductor connections ( 10 ), - Pressing the at least one semiconductor component ( 4 ) with a plastic molding compound ( 141 ) while embedding the bond wires ( 12 ), the chip island ( 61 ) and part of the flat conductor connections ( 10 ). 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Flachleiteranschlüsse (10) mittels fotolithografischem Belichtungs- und anschließendem Ätzverfahren strukturiert werden. 9. The method according to claim 8, characterized in that the flat conductor connections ( 10 ) are structured by means of photolithographic exposure and subsequent etching processes. 10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die elektronischen Bauteile (2) in zu Nutzen zusammen gefassten größeren Einheiten prozessiert und anschließend vereinzelt werden. 10. The method according to claim 8 or 9, characterized in that the electronic components ( 2 ) are processed in larger units summarized for use and then separated.
DE10155139A 2001-11-12 2001-11-12 Electronic component comprises a semiconductor element mounted in a plastic housing, and electrical connections arranged between contact surfaces on an active surface of the element and contact connecting surfaces of conductor connections Ceased DE10155139A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10155139A DE10155139A1 (en) 2001-11-12 2001-11-12 Electronic component comprises a semiconductor element mounted in a plastic housing, and electrical connections arranged between contact surfaces on an active surface of the element and contact connecting surfaces of conductor connections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10155139A DE10155139A1 (en) 2001-11-12 2001-11-12 Electronic component comprises a semiconductor element mounted in a plastic housing, and electrical connections arranged between contact surfaces on an active surface of the element and contact connecting surfaces of conductor connections

Publications (1)

Publication Number Publication Date
DE10155139A1 true DE10155139A1 (en) 2003-02-27

Family

ID=7705228

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10155139A Ceased DE10155139A1 (en) 2001-11-12 2001-11-12 Electronic component comprises a semiconductor element mounted in a plastic housing, and electrical connections arranged between contact surfaces on an active surface of the element and contact connecting surfaces of conductor connections

Country Status (1)

Country Link
DE (1) DE10155139A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2408031A3 (en) * 2010-07-15 2013-12-04 Lextar Electronics Corp. Light emitting diode package and frame shaping method of the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5973388A (en) * 1998-01-26 1999-10-26 Motorola, Inc. Leadframe, method of manufacturing a leadframe, and method of packaging an electronic component utilizing the leadframe
US6166430A (en) * 1998-05-27 2000-12-26 Matsushita Electronics Corporation Lead frame, method for manufacturing the frame, resin-molded semiconductor device and method for manufacturing the device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5973388A (en) * 1998-01-26 1999-10-26 Motorola, Inc. Leadframe, method of manufacturing a leadframe, and method of packaging an electronic component utilizing the leadframe
US6166430A (en) * 1998-05-27 2000-12-26 Matsushita Electronics Corporation Lead frame, method for manufacturing the frame, resin-molded semiconductor device and method for manufacturing the device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2408031A3 (en) * 2010-07-15 2013-12-04 Lextar Electronics Corp. Light emitting diode package and frame shaping method of the same

Similar Documents

Publication Publication Date Title
DE102011053871B4 (en) Multichip semiconductor packages and their assembly
DE3888476T2 (en) Electrical contact points and housings provided with them.
DE4421077B4 (en) Semiconductor package and method for its manufacture
DE19743767B4 (en) A method of manufacturing a semiconductor die package having a surface mount semiconductor die and a semiconductor die package having a semiconductor die fabricated therefrom
DE69819216T2 (en) Unsupported ball connection for integrated circuit chip packaging
DE102006060411B3 (en) Chip module and method for producing a chip module
DE3787671T2 (en) Semiconductor package with high density input / output connections.
DE69938582T2 (en) SEMICONDUCTOR ELEMENT, ITS MANUFACTURE, PCB AND ELECTRONIC APPARATUS
DE19747105B4 (en) Component with stacked semiconductor chips
DE102007017831B4 (en) Semiconductor module and a method for producing a semiconductor module
DE68920469T2 (en) Electronic pack.
DE69113187T2 (en) Method of manufacturing an electronic thin film device.
DE102011079708B4 (en) SUPPORT DEVICE, ELECTRICAL DEVICE WITH SUPPORT DEVICE, AND METHOD FOR MANUFACTURING SAME
DE10333841A1 (en) Semiconductor component in semiconductor chip size with flip-chip outer contacts and method for producing the same
DE102010016566A1 (en) Semiconductor device with multiple chips and substrate in a metal cap
DE102010000407A1 (en) Semiconductor package with a band consisting of metal layers
DE102012212968A1 (en) OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH ELECTRICALLY INSULATED ELEMENT
DE102010033093A1 (en) Optoelectronic light module and vehicle headlamp
DE102007021073B4 (en) Method for producing a circuit arrangement
DE112009001736T5 (en) Method for producing a component-embedded module
DE19614501C2 (en) Process for producing a ceramic-metal substrate and ceramic-metal substrate
DE112005003629T5 (en) IC package and method of manufacturing an IC package
EP1278243A2 (en) Multichip Module assembled in COB structure, especially Compact Flash Card with high memory capacity and Method of Manufacturing the same
DE10142117A1 (en) Electronic component with at least two stacked semiconductor chips and method for its production
DE19702186C2 (en) Process for packaging integrated circuits

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection