DE10148799C2

DE10148799C2 - Delta-Sigma analog / digital converter

Info

Publication number: DE10148799C2
Application number: DE2001148799
Authority: DE
Inventors: Michael Gude
Original assignee: Individual
Current assignee: London Intellectual Property Rights Ltd Gb
Priority date: 2001-10-02
Filing date: 2001-10-02
Publication date: 2003-10-16
Anticipated expiration: 2021-10-03
Also published as: DE10148799A1

Description

Nach dem Stand der Technik sind Analog/Digital-Wandler (A/D-Wandler) seit langem bekannt. Sie wandeln ein analoges Eingangssignal in Form einer Eingangsspannung in ein in der Regel binäres Ausgangssignal um. Dabei folgt der digitale Ausgangswert in der Regel linear der Eingangsspannung.According to the state of the art, analog / digital converters (A / D converters) have been around for a long time known. They convert an analog input signal in the form of an input voltage into a generally binary output signal. The digital output value follows usually linear with the input voltage.

Seit einigen Jahren sind sog. Delta-Sigma A/D-Wandler bekannt, die durch Überabtastung des Eingangssignals unter Zuhilfenahme von Integratoren, Komperatoren und digitalen Filtern das Eingangssignal in ein digitales Ausgangssignal umsetzen. Beschreibungen zum Prinzip und verschiedenen Realisierungen finden sich in:
(1) Delta-Sigma Data Converters: Theory, Design, and Simulation von Steven R. Norsworthy, u. a. ISBN: 0780310454 (1996).So-called delta-sigma A / D converters have been known for some years, which convert the input signal into a digital output signal by oversampling the input signal with the aid of integrators, comparators and digital filters. Descriptions of the principle and various realizations can be found in:
(1) Delta-Sigma Data Converters: Theory, Design, and Simulation by Steven R. Norsworthy, among others ISBN: 0780310454 (1996).

Vorteil der Delta-Sigma A/D-Wandler ist die relative Unempfindlichkeit gegen gewisse Unzulänglichkeiten und Toleranzen des analogen Teils.The advantage of the Delta-Sigma A / D converter is its relative insensitivity to certain shortcomings and tolerances of the analog part.

Nach der deutschen Offenlegungsschrift DE 195 18 508 A1 und der japanischen Patentschrift JP 10-2734731 B2 sind Delta-Sigma A/D-Wandler gemäß dem Ober begriff des Patentanspruchs 1 bekannt, die im analogen Frontend lediglich zwei Widerstände und eine Integrator-Kapazität benötigen. Darüber hinaus wird nur eine rein digitale integrierte Schaltung benötigt. (Fig. 1).According to the German laid-open specification DE 195 18 508 A1 and the Japanese patent JP 10-2734731 B2, delta-sigma A / D converters according to the preamble of claim 1 are known which only require two resistors and one integrator capacitance in the analog front end. In addition, only a purely digital integrated circuit is required. ( Fig. 1).

Um die Wandlung auch geringer Eingangsspannungen zu ermöglichen, sollte der Spannungshub am Eingang des FF in der Größenordnung der aufbaubedingten Störspannungen und des Eingangsrauschens verbleiben. Unter aufbaubedingten Störspannungen sind insbesondere Signaleinstreuungen von benachbarten Schaltungen und Störspannungen auf den Versorgungsleitungen des Flip-Flops (FFs) zu verstehen. To enable the conversion of even low input voltages, the Voltage swing at the input of the FF in the order of the construction-related Interference voltages and input noise remain. Under construction-related Interference voltages are especially signal interference from neighboring ones Circuits and interference voltages on the supply lines of the flip-flop (FFs) to understand.

Da bei den sehr einfachen Delta-Sigma A/D-Wandlern die Versorgungsspannung als Referenz-Spannung genutzt wird, ist die Qualität, d. h. Auflösung des Wandlers direkt abhängig von der Qualität der Versorgungsspannung. Ohne weitere Maßnahmen ist deshalb eine A/D-Wandlung mit einer Auflösung von etwa 7 Bit möglich, was ebenfalls der Offenlegungsschrift DE 195 18 508 A1 zu entnehmen ist.Because with the very simple Delta-Sigma A / D converters, the supply voltage as Reference voltage is used is the quality, d. H. Resolution of the converter directly depending on the quality of the supply voltage. Without further action therefore an A / D conversion with a resolution of about 7 bits is possible can also be found in the published patent application DE 195 18 508 A1.

Der vorliegenden Erfindung liegt die Aufgabe zu Grunde, den analogen Teil eines Delta-Sigma A/D-Wandlers (analoges Frontend) soweit zu verbessern, dass bei Beibehaltunng des einfachen Aufbaus eine erhebliche Steigerung der Auflösung möglich wird. Angestrebt ist hierbei eine Auflösung von mindestens 13 Bit, da diese für gängige Audio-Codecs benötigt wird.The present invention is based on the object, the analog part of a Delta-Sigma A / D converter (analog frontend) to be improved to such an extent that Maintaining the simple structure significantly increases the resolution becomes possible. The aim here is a resolution of at least 13 bits, since this is required for common audio codecs.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass ein vor dem D-Eingang des Flip-Flops [4] befindlicher Buffer [5] [7] und/oder ein hinter dem Ausgang des Flip- Flops [4] im Rückkopplungspfad befindlicher Buffer [6] [8] betriebsspannungsmäßig getrennt von dem die digitalen Schaltungsteile beinhaltenden Halbleiterchip versorgt wird, damit eine Entkopplung zwischen Halbleiterchip und analogem Frontend eintritt.This object is achieved according to the invention in that a buffer [ 5 ] [ 7 ] located in front of the D input of the flip-flop [ 4 ] and / or a buffer [ 6 ] located in the feedback path behind the output of the flip-flop [ 4 ]. [ 8 ] In terms of operating voltage, it is supplied separately from the semiconductor chip containing the digital circuit parts, so that decoupling between the semiconductor chip and the analog front end occurs.

Fig. 2 und Fig. 3 zeigen Ausführungsbeispiele, wobei Fig. 2 die Chip-internen Buffer [5] und [6] zeigt, während Fig. 3 externe Buffer zeigt. Fig. 2 and Fig. 3 show embodiments, wherein Fig. 2, the chip-internal buffer [5] and [6], while Fig. 3 shows an external buffer.

Durch eine getrennte gut stabilisierte und entstörte Versorgungsspannung kann der negative Einfluss der digitalen Halbleiterschaltung wie auch andere negative Störeinflüsse vom analogen Frontend ferngehalten werden, was zu einer erheblichen Auflösungssteigerung des A/D-Wandlers führt (Fig. 2).A separate, well-stabilized and interference-suppressed supply voltage can keep the negative influence of the digital semiconductor circuit and other negative interference from the analog front end, which leads to a considerable increase in the resolution of the A / D converter ( Fig. 2).

Nach Anspruch 2 werden die im Halbleiterchip befindlichen Buffer [5] und/oder [6] durch vom Rest des Halbleiterchips getrennt angeschlossene Versorgungs spannungsleitungen versorgt. Dieses führt zu der erwünschten Entkopplung zwischen digitalen und analogen Schaltungsteilen.According to claim 2, the buffers [ 5 ] and / or [ 6 ] located in the semiconductor chip are supplied by supply lines connected separately from the rest of the semiconductor chip. This leads to the desired decoupling between digital and analog circuit parts.

Nach Anspruch 3 wird durch externe Buffer [7] und/oder [8], deren Betriebs spannung getrennt von der Betriebsspannung für den digitalen Halbleiterchip stabilisiert wird, eine Entkopplung zwischen Halbleiterchip und analogem Frontend erreicht (Fig. 3).According to claim 3, decoupling between the semiconductor chip and the analog front end is achieved by external buffers [ 7 ] and / or [ 8 ], the operating voltage of which is stabilized separately from the operating voltage for the digital semiconductor chip ( FIG. 3).

Durch die geschilderten Maßnahmen ist es möglich eine Auflösung bis in den Bereich von 16 Bit zu erreichen.Due to the measures described, it is possible to dissolve into the To reach the range of 16 bits.

Um hohe Geschwindigkeiten bei hoher Auflösung des Delta-Sigma A/D-Wandlers zu erreichen, müssen nach (1) hohe Taktfrequenzen für das Flip-Flop [4] gewählt werden. Dieses ist innerhalb eines digitalen Halbleiterchips auch relativ einfach möglich. Sobald jedoch die Signale über Buffer das Chip verlassen sollen, treten eine Vielzahl zusätzlicher Probleme wie elektromagnetische Verträglichkeit, zusätzliche Stromaufnahme etc. auf. Deshalb ist anzustreben, dass das Ausgangssignal des Flip-Flops [4] in seiner Frequenz deutlich unter seiner Abtastfrequenz liegt. Diese Abtastfrequenz kann rein intern auf dem Chip erzeugt werden, so dass eine Abstrahlung dieser Frequenz weitestgehend entfällt. So können mit heutigen Technologien z. B. Rückkopplungsspannungen von einigen MHz bei Abtastfrequenzen von bis zu einem GigaHz erreicht werden.In order to achieve high speeds with high resolution of the delta-sigma A / D converter, high clock frequencies for the flip-flop [ 4 ] must be selected according to (1). This is also relatively easy to do within a digital semiconductor chip. However, as soon as the signals are to leave the chip via buffers, a multitude of additional problems such as electromagnetic compatibility, additional current consumption etc. occur. It is therefore desirable to ensure that the frequency of the output signal of the flip-flop [ 4 ] is significantly below its sampling frequency. This sampling frequency can be generated purely internally on the chip, so that radiation of this frequency is largely eliminated. So with today's technologies such. B. feedback voltages of a few MHz at sampling frequencies of up to one gigahertz.

Der Patentschrift US 6,232,902 B1 ist zu entnehmen, dass es aus Gründen der Stromaufnahme und anderer Anwendungsbedingungen auch vorteilhaft sein kann, die Frequenz des Ausgangssignal des Flip-Flops zu begrenzen. So schlägt US 6,232,902 B1 eine aufwendige Schaltung mit Timern vor, um die maximale Frequenz des Flip-Flop- Ausgangssignals zu begrenzen. Hier zeigt die vorliegende Erfindung eine einfachere Lösung.US Pat. No. 6,232,902 B1 shows that for reasons of Power consumption and other application conditions can also be advantageous limit the frequency of the output signal of the flip-flop. US 6,232,902 B1 proposes this complex circuit with timers to determine the maximum frequency of the flip-flop Limit output signal. Here the present invention shows a simpler one Solution.

Nach den Ansprüchen 4 und 5 kann der erfindungsgemäße Delta-Sigma-A/D- Wandler so realisiert werden, dass die über den Rückkopplungswiderstand [2] zurückgeführte Ausgangsspannung des Flip-Flops [4] frequenzmäßig deutlich unter der Abtastfrequenz dieses Flip-Flops liegt. Dieses tritt immer dann ein, wenn der aus Rückkopplungswiderstand [2] und Integrator-Kapazität [3] zusammengesetzte Tiefpass derart dimensioniert ist, dass eine Änderung der Ausgangsspannung des FFs nicht innerhalb eines Taktes auf die Eingangsspannung rückwirkt (Anspruch 4). Das gleiche Verhalten wird auch durch minimale interne Mitkopplungen im Signalpfad erreicht. Diese führen zu einer geringen Hysterese des Eingangspfads des FFs (Anspruch 5.)According to claims 4 and 5, the delta-sigma A / D converter according to the invention can be implemented in such a way that the output voltage of the flip-flop [ 4 ] fed back via the feedback resistor [ 2 ] is significantly lower in frequency than the sampling frequency of this flip-flop. This always occurs when the low-pass filter composed of feedback resistor [ 2 ] and integrator capacitance [ 3 ] is dimensioned in such a way that a change in the output voltage of the FF does not affect the input voltage within one cycle (claim 4). The same behavior is also achieved by minimal internal positive feedback in the signal path. These lead to a low hysteresis of the input path of the FF (claim 5.)

Die Anordnung ist dadurch von Vorteil, da die zeitliche Auflösung der Rück kopplungsspannung im wesentlichen von der Abtastfrequenz des Flip-Flops [4] abhängt. Diese Zeitauflösung bleibt auch bei Verringerung der Ausgangsfrequenz des Flip-Flops erhalten.The arrangement is advantageous because the temporal resolution of the feedback voltage depends essentially on the sampling frequency of the flip-flop [ 4 ]. This time resolution is retained even when the output frequency of the flip-flop is reduced.

Nach Anspruch 6 kann die Abtastfrequenz für das Flip-Flop [4] einem nicht frequenzstabilisierten Oszillator entnommen werden. Hohe, nicht frequenzstabilisierte Frequenzen, im oberen Megahertz oder Gigahertz-Bereich lassen sich mit sog. Ringoszillatoren auf einem Chip leicht erzeugen. Diese sind in ihrer Frequenz jedoch von der Versorgungsspannung, der Temperatur und von Fertigungstoleranzen abhängig. Trotzdem können sie als Abtastfrequenz für das Flip-Flop [4] dienen. Für die Einhaltung der gewünschten Qualität des A/D-Wandlers ist nur darauf zu achten, dass eine Mindestfrequenz eingehalten wird. Höhere Abtastfrequenzen verbessern die Eigenschaften des A/D-Wandlers nur. Soll die Ausgangsdatenrate eine feste Frequenz haben, so kann die Datenrate im Digitalteil innerhalb eines Dezimators oder eines digitalen Filters auf eine konstante Frequenz umgesetzt werden.According to claim 6, the sampling frequency for the flip-flop [ 4 ] can be taken from a non-frequency-stabilized oscillator. High, non-frequency-stabilized frequencies, in the upper megahertz or gigahertz range, can be easily generated on a chip using so-called ring oscillators. However, the frequency of these depends on the supply voltage, the temperature and manufacturing tolerances. Nevertheless, they can serve as a sampling frequency for the flip-flop [ 4 ]. To maintain the desired quality of the A / D converter, it is only necessary to ensure that a minimum frequency is observed. Higher sampling frequencies only improve the properties of the A / D converter. If the output data rate should have a fixed frequency, the data rate in the digital part can be converted to a constant frequency within a decimator or a digital filter.

Claims

1. Delta-Sigma analog / digital converter, the analog front end of which consists of an input resistor [ 1 ], a feedback resistor [ 2 ], an integrator capacitance [ 3 ] and a flip-flop [ 4 ], characterized in that a the D input of the flip-flop [ 4 ], the buffer [ 5 ] [ 7 ] and / or a buffer [ 6 ] [ 8 ] located behind the output of the flip-flop [ 4 ] in the feedback path, separated in terms of operating voltage from that of the digital circuit parts containing semiconductor chip is supplied so that decoupling occurs between the semiconductor chip and the analog front end.

2. Delta-Sigma analog / digital converter according to claim 1, characterized in that the buffers [ 5 ] and / or [ 6 ] located in the semiconductor chip are supplied by supply voltage lines which are connected separately from the rest of the semiconductor chip.

3. Delta-Sigma analog / digital converter according to claim 1, characterized in that by external buffers [ 7 ] and / or [ 8 ], the operating voltage of which is stabilized separately from the operating voltage for the digital semiconductor chip, a decoupling between the semiconductor chip and analog front end occurs.

4. Delta-Sigma analog / digital converter according to claim 1, characterized in that the output voltage of the flip-flop [ 4 ] fed back via the feedback resistor [ 2 ] is significantly lower in frequency than the sampling frequency of this flip-flop, this behavior due to appropriate dimensioning of the feedback resistance [ 2 ] and the integrator capacitance [ 3 ] is achieved.

5. Delta-Sigma analog / digital converter according to claim 1, characterized in that the output voltage of the flip-flop [ 4 ], which is fed back via the feedback resistor [ 2 ], is significantly lower in frequency than the sampling frequency of this flip-flop, this behavior being caused by minimal internal positive feedback in the signal path, which leads to a low hysteresis.

6. Delta-Sigma analog / digital converter according to claim 1, characterized in that the sampling frequency for the flip-flop [ 4 ] is taken from a non-frequency-stabilized oscillator.