DE10136326A1

DE10136326A1 - Steuerverfahren zur Beaufschlagung eines IC-Betriebsmodus mit einer Unschärfe

Info

Publication number: DE10136326A1
Application number: DE10136326A
Authority: DE
Inventors: Chien-Tzu Hou
Original assignee: Individual
Current assignee: Individual
Priority date: 2001-07-26
Filing date: 2001-07-26
Publication date: 2003-02-13
Also published as: FR2828298B1; FR2828298A1

Abstract

Bei einem Steuerverfahren zur Beaufschlagung eines IC-Betriebsmodus mit einer Unschärfe wird eine generische Zufallszahl für die erste Verwendung des IC generiert und eine Laufzeit-Zufallszahl für jede weitere Verwendung des IC generiert, wobei beide Zahlen aus einem Zufallszahlenpool des IC entnommen werden. Aus beiden Zahlen wird eine lange serielle Zahl mittels einer Hashfunktion erzeugt, die eine Vielzahl von Steuerbits umfaßt, welche als Funktionssteuerung für die Datenmischung (Shuffle) hinsichtlich des IC-Datenzugriffs, des Wegs und der Richtung des Datenflusses etc. dienen. Die lange serielle Zahl variiert mit der Zufallszahl bei jeder Ausführung, so daß das Steuerverfahren der langen seriellen Zahl variabel ist und der IC-Betriebsmodus eine Unschärfe aufweist. Wird der IC im E-Commerce verwendet, oder für die Datensicherheit oder in einem Verschlüsselungs/Entschlüsselungsvorgang, so ist es aufgrund der Unschärfe des Verhaltens des IC für einen Hacker unmöglich, den festen, jedoch durch die Unschärfe verschleierten IC-Betriebsmodus herauszufinden, indem er lediglich einen einzigen IC untersucht. Dadurch wird eine hohe Datensicherheit gewährleistet.

Description

Die Erfindung bezieht sich auf ein Steuerverfahren zur Beaufschlagung eines IC-Betriebsmodus mit einer Unschärfe und insbesondere auf die Verwendung einer langen seriellen Zahl, beispielsweise in Form einer Bitsequenz, die aus zwei Sätzen von Zufallszahlen gewonnen wird, um als Steuersignal für das Betriebsverhalten eines IC zu dienen, wobei die Art und Weise der Ansteuerung mit der Änderung der Zufallszahlen variiert, so daß der IC-Betriebsmodus eine Unschärfe besitzt.

Im Zuge der zunehmenden Computerisierung und Digitalisierung werden vielfältige geschäftliche Tätigkeiten unter Verwendung der Informationstechnologie abgewickelt. Internet und Intranet ermöglichen Effizienz und Bequemlichkeit und erschließen neue Geschäftsmöglichkeiten. Mittlerweile haben Chip-Karten beispielsweise als Kreditkarten und zu sonstigen Zwecken weite Verbreitung gefunden. Chip-Karten bzw. Karten mit einem IC werden unter anderem dazu eingesetzt, um Zugangs- und Zugriffsberechtigungen zu vergeben, Personen zu identifizieren oder auszuweisen, oder um technische Systeme zu starten oder zu schließen, d. h. überall dort, wo extrem vertrauliche Informationen in Form von Persönlichkeitsdaten, Paßwörtern, Zugriffsrechten und dergleichen in elektronischer Form gespeichert werden müssen, die unautorisierten Dritten nicht zur Verfügung gestellt werden sollen, wobei dies auch solche Daten betrifft, die selbst dem Inhaber nicht bekannt sein sollen.

Chip-Karten werden meist aus persönlichen Gründen oder aus Gründen der Stellung gehalten und dürfen unautorisierten Dritten normalerweise nicht zugänglich gemacht werden. Zum Lesen wird die Chip-Karte in einen Kartenleser eingeführt, in dem die digitalisierten Daten der jeweiligen Karte in Form von "0" und "1" gelesen werden. Die gelesenen Daten werden zu einem Verifikationssystem oder zu einem System für eine Paßwortüberprüfung übertragen. Während dieses Vorgangs wird ein Identifikationscode der Chip-Karte zu einem ersten Zeitpunkt erfaßt, ein Paßwort zu einem zweiten Zeitpunkt erfaßt und das Paßwort zu einem dritten Zeitpunkt für die Durchführung von Datencodierungs- und Datendecodierungsoperationen erfaßt. Diese Vorgänge werden in stets gleicher Art und Weise in dem Kartenleser durchgeführt. Ist der Ablauf der vorgenannten Vorgänge in einem Kartenleser bekannt, beispielsweise durch Beobachtung (indem die Veränderungen der Spannung und des Stroms des IC gemessen werden), so kann ein Hacker anhand der Unterschiede für verschiedene Chip-Karten den Schlüssel des Kartenlesers herausfinden. Unabhängig davon, in welcher Weise die Daten der Chip-Karte codiert sind bzw. werden, können dann die Daten extern gelesen und zu Mißbrauchszwecken genutzt werden.

Es sei beispielhaft angenommen, daß der IC die Daten mit verschiedenen Verzögerungszeiten erfaßt; beispielsweise wird eine Verzögerung von 800 Zeiteinheiten vorgesehen, um den Identifikationscode zu erfassen, eine Verzögerung von 1200 Zeiteinheiten, um das Paßwort zu erfassen und eine Verzögerung von 1000 Zeiteinheiten für die Datenverschlüsselung/Entschlüsselung, um die Lesesequenz des IC zu mischen. Dabei beträgt jedoch die durchschnittliche Verzögerung 1000 Zeiteinheiten. Selbst wenn die Verzögerungen nach dem Zufallsprinzip generiert werden sollten, so ist es für einen Fachmann möglich, die Eigenschaften des IC-Betriebsmodus durch eine geeignete Anzahl von Tests herauszufinden, um den Durchschnittswert zu bestimmen. Ein solcher IC ist daher nicht ausreichend sicher.

Zur Beseitigung der vorstehend genannten Nachteile wird ein Steuerverfahren mit den Merkmalen des Patentanspruches 1 vorgeschlagen. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Patentansprüchen angegeben.

Bei dem erfindungsgemäßen Steuerverfahren zur Beaufschlagung eines IC-Betriebsmodus mit einer Unschärfe wird eine generische Zufallszahl für die erste Verwendung des IC generiert und eine Laufzeit-Zufallszahl für jede weitere Verwendung des IC generiert, wobei beide Zahlen aus einem Zufallszahlenpool des IC erzeugt werden. Aus beiden Zahlen wird eine lange serielle Zahl mittels einer Hashfunktion generiert, die eine Vielzahl von Steuerbits umfaßt, welche als Funktionssteuerung für die Datenmischung (Shuffle) hinsichtlich des IC-Datenzugriffs, des Wegs und der Richtung des Datenflusses, etc., dienen. Die lange serielle Zahl variiert mit der Zufallszahl bei jeder Ausführung, so daß das Steuerverfahren der langen seriellen Zahl variabel ist und der IC-Betriebsmodus eine Unschärfe aufweist.

Da das Verhalten des IC mit einer Unschärfe behaftet ist, d. h. da der mittlere Verzögerungswert, der in jedem IC erzeugt wird, von IC zu IC verschiedenen ist, wird es für einen Hacker nahezu unmöglich, die Eigenschaften der ICs durch Beobachtung oder mittels eines Tests zur Bestimmung des Durchschnittswerts herauszufinden. Selbst wenn es dem Hacker gelingt, den korrekten Zugriffszeitpunkt an einem IC zu bestimmen, so ist es ihm unmöglich, diese IC-spezifische Analyse auf einen anderen IC zu übertragen, da die Wahrscheinlichkeit für gleichartige Bedingungen praktisch bei Null liegt.

Wird also der IC im E-Commerce verwendet, oder für die Datensicherheit oder in einem Verschlüsselung/Entschlüsselungsvorgang, so ist es aufgrund der Unschärfe des Verhaltens des IC für den Hacker unmöglich, den festen, jedoch durch die Unschärfe verschleierten IC- Betriebsmodus herauszufinden und diesen zu durchbrechen, indem er lediglich einen einzigen IC untersucht. Dadurch wird eine hohe Datensicherheit gewährleistet.

Vorzugsweise dient die lange serielle Zahl der Steuerung der Mischung von (zu schützenden) Daten, derart, daß jedes Steuerbit ein Eingangssteuersignal für eine Datenaustauscheinrichtung eines Datenmischungsnetzwerkes darstellt und für jedes Bit eines Datenstroms in den IC festlegt, ob das betreffende Bit des Datenstroms in den Datenaustausch einbezogen wird und die Art und Weise der Mischung der Daten beeinflußt, d. h. die Mischungskomplexität bestimmt. Die Daten nach dem Austausch stellen verschlüsselte Daten da, wobei der Verschlüsselungsmodus mit der langen seriellen Zahl variiert, so daß die Sicherheit der Daten gewährleistet wird.

In einer weiteren, vorteilhaften Ausgestaltung dient die lange serielle Zahl als Steuersignal, um den Übertragungsweg und die Richtung des Datenflusses zu bestimmen. Hierdurch ist es auf einfache Weise möglich, das Daten in dem IC von einem Datenpuffer zu einem anderen Datenpuffer auf für einen Außenstehenden unvorhersehbarem Weg und in unvorhersehbarer Richtung fließen, so daß der Datenstrom unterschiedliche Übertragungswege nimmt, was sich in unterschiedlichen Spannungen und Stromverbräuchen des IC-Layouts ausdrückt. Dadurch wird der IC-Betriebsmodus ebenfalls verschleiert. Es ist daher schwierig, die Bedeutung der Daten durch eine Beobachtung zu analysieren.

In der nachfolgenden detaillierten Beschreibung der Erfindung werden die dieser zugrundeliegenden technischen Prinzipien und Merkmale im Zusammenhang mit in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Die Zeichnung zeigt in:
Fig. 1 ein Blockdiagramm zur Veranschaulichung der Generierung einer langen seriellen Zahl gemäß der Erfindung,
Fig. 2A einen logischen Schaltkreis und die zugehörige Wertetabelle für eine Datenaustauschschaltung,
Fig. 2B ein Blockdiagramm für ein Datenmischungsnetzwerk gemäß der Erfindung,
Fig. 2C ein weiteres Blockdiagramm des Datenmischungsnetzwerkes für die Datenrückgewinnung,
Fig. 3 ein weiteres Blockdiagramm zur Veranschaulichung des Datenflusses,
Fig. 4A, B fünfeckige Strukturen,
Fig. 5 eine schematische Darstellung zur Veranschaulichung des Zugriffs auf zwei parallele Mainframes und ein DRAM,
Fig. 6 ein erstes Beispiel für eine Zwischenpufferansteuerung zwischen zwei beliebigen Datenpufferanschlüssen,
Fig. 7 ein zweites Beispiel für eine Zwischenpufferansteuerung zwischen zwei beliebigen Datenpufferanschlüssen, und in
Fig. 8 ein drittes Beispiel für eine Zwischenpufferansteuerung zwischen zwei beliebigen Datenpufferanschlüssen.
Das erfindungsgemäße Steuerverfahren, das einen IC-Betriebsmodus mit einer Unschärfe beaufschlagt, stützt sich auf einen Zufallszahlenpool 10 in dem IC, der dazu verwendet wird, um zwei Sätze von Zufallszahlen zu generieren, nämlich eine generische Zufallszahl (GRN) und eine Laufzeit-Zufallszahl (RTRN), wie dies in Fig. 1 gezeigt ist.
Die generische Zufallszahl (GRN) generiert einen Steuercode mit individuellen Eigenschaften des IC lediglich während der ersten Operation des IC. Hingegen generiert die Laufzeit- Zufallszahl (RTRN) einen Abweichungscode mit individueller Charakteristik mit jeder Operation des IC, um den Betrieb des IC zu steuern.
Wird beispielsweise für die erste Operation als Steuercode mit individueller Charakteristik von dem IC ein Wert 50 generiert, und beträgt die Abweichung für die erste Verwendung +/- 3, so kann der Mittelwert zwischen den Werten 47 und 53 schwanken. Beträgt die Abweichung bei der zweiten Operation +/- 8, so schwankt der Mittelwert zwischen 42 und 58. Dies bedeutet, daß der Mittelwert des Steuercodes zur Steuerung des Betriebs des IC für jeden Generierungsvorgang verschieden ist, so daß es schwierig ist, den Mittelwert durch eine einfache Durchschnittswertbildung aus mehreren Tests zu bestimmen. Jeder IC ist mit einem einzigartigen Steuercode versehen. Zudem variiert dieser bei jeder Verwendung mit der Veränderung der Abweichung. Folglich ist der stets nächste IC-Betriebsmodus mit einer Unschärfe behaftet, somit für einen Außenstehenden nicht vorhersehbar, und die Betriebseigenschaften des IC können unmöglich nur durch Beobachtung herausgefunden werden.
Die oben erwähnten beiden Sätze von Zufallszahlen, beispielsweise Bitsequenzen, erzeugen über eine Hashfunktion eine lange serielle Zahl für das Betriebsverhalten. Die lange serielle Zahl kann hier als IC-Identität angesehen werden, da die Wahrscheinlichkeit, daß in zwei ICs die gleiche generische Zufallszahl (GRN) vorliegt, weniger als 1/2²⁵⁶ beträgt, wobei vorausgesetzt wird, daß die lange serielle Zahl 256 Bits aufweist. Selbst wenn sich in der Realität die generische Zufallszahl (GRN) herausfinden lassen sollte, ist es nicht möglich, die lange serielle Zahl und damit die IC-Identität ohne die Hashfunktion und ohne die Laufzeit- Zufallszahl (RTRN) zu bestimmen. Die lange serielle Zahl wird dazu verwendet, um jedes einzelne Bit von in den IC eingegebenen Daten zu unterschiedlichen Zwecken anzusteuern. Beispielhaft sei hier die Mischung der Eingabedaten, eine Verzögerungszeit, eine Pufferzuordnung, ein Datenflußweg, eine Datenflußrichtung und dergleichen genannt.
Nachfolgend wird ein erstes Ausführungsbeispiel näher erläutert, um einen Betriebsmodus zum Zweck der Steuerung der IC-Datenmischung zu erklären. Fig. 3 zeigt in diesem Zusammenhang ein Datenflußnetzwerk 30 mit einem massiven Datenregister 40 und einem Datenmischungsnetzwerk 50, das in Fig. 2 B näher dargestellt ist. Daten werden zeitweilig in dem Datenregister 40 gespeichert, nachdem diese in den IC übertragen worden sind. Mittels der langen seriellen Zahl wird festgestellt, ob die Daten zu mischen sind und mit welcher Komplexität dies zu geschehen hat, wie dies oben bereits erwähnt wurde. Abschließend wird eine codierte Information bzw. werden codierte Daten erhalten.
Die Mischung der obengenannten Daten besteht darin, einen Positionswechsel der ursprünglichen Bitinformationen vorzunehmen, das heißt weiter vorn stehende und weiter hinten stehende Bits einer Datensequenz zu mischen, beispielsweise zu vertauschen. Beispielhaft sein hier ein 8-Bit Datenmischungsnetzwerk 50 erläutert, wie dies in Fig. 2B dargestellt ist. 2³ entspricht 8, so daß das Datenmischungsnetzwerk 50 nicht mehr als drei Strukturebenen benötigt, um eine Mischung der Datenpositionen in sehr komplizierter Weise vorzunehmen.
Wie Fig. 2A entnommen werden kann, besteht das Datenmischungsnetzwerk 50 aus einer Vielzahl von Mischungs- bzw. Wechselschaltkreisen 51. Jeder Schaltkreis 51 umfaßt zwei Schalter 511 in Parallelschaltung. In Fig. 2A sind die Eingangsdaten mit A und B bezeichnet während ein Bit der langen seriellen Zahl als Steuerbit C dient. Ist das Steuerbit "1", so wird der Schalter 511 aktiviert und erzeugt an den Ausgängen Z₀ und Z₁ eine Vertauschung der Eingangsdaten in B und A. Ist hingegen das Steuerbit "0", so werden die Eingangsdaten A und B nicht verändert. Unter Zugrundelegung eines 8-Bit Datenmischungsnetzwerk für das Ausführungsbeispiel (Fig. 2B), das drei Strukturebenen aufweist, sowie mit vier Mischungsschaltkreisen 51 für jede Ebene (mit zwei Eingabedaten; 8/2 = 4), ergibt sich für das Datenmischungsnetzwerk 50 ein Bedarf an drei (Ebene) × vier (Einheiten) = zwölf Mischungsschaltkreisen 51, wobei der Start bzw. die Aktivierung eines jeden Mischungsschaltkreises 51 durch ein Bit der langen seriellen Zahl gesteuert wird. In dem Ausführungsbeispiel sind entsprechend zwölf Bits als Steuersignale vorgesehen, die in den Fig. 2A und 2B mit C0 bis C11 bezeichnet sind.
Unter der Annahme, daß alle Mischungsschaltkreise 51 gestartet bzw. aktiviert sind, wird aus einem Schlüssel mit den Daten ABCDEFGH nach der Mischung in der ersten Ebene BADCFEHG, nach der Mischung in der zweiten Ebene FBEAHDGC und nach der Mischung in der dritten Ebene ACHFDBEG. Sofern das Datenmischungsnetzwerk 50 ausgedehnt wird, beispielsweise auf ein 8-faches Datenmischungsnetzwerk, und jedes Datenmischungsnetzwerk 12 Steuersignale benötigt, so wird für ein Datenmischungsnetzwerk mit 64 Bit eine lange serielle Zahl mit 96 Bits zur Steuerung benötigt.
Die Daten werden nach der Mischung dazu verwendet, um weitere Daten zu kodieren bzw. zu verschlüsseln. Werden die letztgenannten Daten einer weiteren Verarbeitung unterzogen, so muß der ursprüngliche Inhalt wiederhergestellt werden, um ein korrektes Rechnerergebnis zu erhalten. Fig. 2C zeigt ein schematisches Blockdiagramm für das Mischungsnetzwerk der wiederhergestellten Daten, daß ein umgekehrtes Muster aufweist, wie das in Fig. 2B dargestellte Diagramm und in gleicher Weise durch die lange serielle Zahl gesteuert wird. Das bzw. die Steuerbits der langen seriellen Zahl, welche zur Steuerung eines Mischungsschaltkreises während des Mischens verwendet werden, werden abgespeichert, so daß sich die ursprünglichen Daten mit der gleichen Bitansteuerung an dem Mischungsschaltkreis nach Fig. 2C erhalten lassen. Unter der obigen Annahme, daß alle Mischungsschaltkreise 51 gestartet bzw. aktiviert worden sind, ergibt sich aus ACHFDBEG nach der Mischung in der ersten Ebene CAFHBDGE, nach der Mischung in der zweiten Ebene BFAEDHCG und nach der Mischung in der dritten Ebene ABCDEFGH. Auf diese Weise können die ursprünglich eingegebenen Daten wieder erhalten werden und lassen sich für die gewünschte Aufgabe verwenden bzw. verarbeiten, um ein korrektes Rechenergebnis zu erhalten.
In dem dargestellten Ausführungsbeispiel dient die Zuordnung der Bits lediglich zum Zweck der Erläuterung ihrer Wirkung. Der Fachmann wird diese insbesondere hinsichtlich ihrer Anzahl an die jeweiligen Gegebenheiten anpassen.
In einem IC-Layout ist normalerweise ein Datenflußweg zwischen einem Datenpufferanschluß und einen weiteren Datenpufferanschluß fest vorgegeben, wobei der Datenstrom entweder in einer Richtung oder aber in zwei Richtungen fließen kann. Der Energieverbrauch des Datenflusses in den entsprechenden Leitungen (das heißt Spannung und Stromverbrauch) ist somit bei jeder Übertragung gleich, so daß der Betriebsmodus eines entsprechenden IC erkennbar ist. Jeder herkömmliche IC kann somit durch geeignete Beobachtungsverfahren im Hinblick daraufhin analysiert werden, welche Daten von diesem gerade verarbeitet werden.
Es sollen hier daher in weiteren Ausführungsbeispielen drei zusätzliche Möglichkeiten näher erläutert werden, wie die Steuerung über eine lange serielle Zahl dazu verwendet werden kann, den festen IC-Betriebsmodus zu verstecken bzw. zu verschleiern, so daß sich die Daten eines IC nicht mit Beobachtungsmethoden herausfinden lassen.
Das zweite Ausführungsbeispiel veranschaulicht insbesondere die Möglichkeit einer Datenflußkanalisierung. Im Hinblick darauf, daß in einem elektronischen Schaltkreis der Energieverbrauch für die gleichen Daten in unterschiedlichen Übertragungskanälen verschieden ist, dient in dem zweiten Ausführungsbeispiel eine lange serielle Zahl, oder Teile derselben, als Steuersignal, anhand dessen der Übertragungsweg und die Richtung für den Datenfluß festgelegt wird. Das interne Layout des IC entspricht dem Factualgesetz. Dies bedeutet, jedes Strukturelement in einem IC aus mehreren vereinfachten Einheiten zusammenzusetzen, die aus Faktualstrukturen bestehen, wobei in dem Ausführungsbeispiel Fünfecke gewählt und diese Fünfeckstrukturen kontinuierlich wiederholt sind, um zusammen ein Layout mit der gleichen Funktion wie der existierende IC zu bilden. Es sei hier beispielhaft angenommen, daß die in den Fig. 4A und B dargestellten Buchstaben A bis E unterschiedliche Datenpufferanschlüsse darstellen. Dann bestehen von einem Datenpuffer zu jedem der vier anderen Datenpufferanschlüsse stets zwei mögliche Übertragungsrichtungen, nämlich im Uhrzeigersinn, wie in Fig. 4A dargestellt, und im Gegenuhrzeigersinn, wie in Fig. 4B dargestellt. Tabelle 1
Unter der Annahme, daß der Bitwert "0" für die Uhrzeigerrichtung steht und der Bitwert "1" für die Gegenuhrzeigerrichtung steht, und daß eine Fünfeckstruktur verwendet wird, werden zwanzig Bits der langen seriellen Zahl benötigt, um die Übertragungsrichtung zu steuern. Wie in Tabelle 1 gezeigt, können beispielsweise die Bits mit den Nummern 110 bis 130 der langen seriellen Zahl für die Kanalübertragungssteuerung eingesetzt werden. Ist das 110te Bit "0" so ist Richtung von dem Datenpufferanschluß A dem Datenpufferanschluß B die Uhrzeigerrichtung. Zur Verfügung stehen hierbei die Kanäle A-E-B, A-E-C-D-B, A-C-B und A-C-E-B. Unter diesen wird normalerweise der kürzeste Weg bevorzugt. Für die Übertragung kann hier also zwischen A-E-B und A-C-B gewählt werden. Die Übertragung zwischen Datenpufferanschlüssen führt aufgrund unterschiedlicher Übertragungswege zu unterschiedlichen Spannungen und Stromverbräuchen und einer Verschleierung des IC- Betriebsmodus. Es ist daher schwierig, mit Beobachtungsverfahren die Datenstruktur zu analysieren.
Das dritte Ausführungsbeispiel veranschaulicht die Möglichkeit der Steuerung eines Zugriffsmodus. Die lange serielle Zahl kann nämlich weiterhin dazu dienen, den Modus des parallelen Zugriffs auf zwei Mainframes F und G, beispielsweise eine Festplatte, eine Grafikkarte und dergleichen, sowie auf ein DRAM 70 zu steuern.
Bei dem in Fig. 5 dargestellten dritten Ausführungsbeispiel befinden sich zwei Mainframes F und G in dem System, das zeitgleich auf das DRAM 70 zugreifen kann, und zwar über die parallele Schnittstelle 60.
Wie Tabelle 2 zeigt, senden zu einem Zeitpunkt T1 beide Mainframes F und G ein Lesesignal, zu einem Zeitpunkt T2 sendet Mainframe F ein Lesesignal und Mainframe G ein Schreibsignal, zu einem Zeitpunkt T3 sendet Mainframe F ein Schreibsignal und Mainframe G ein Lesesignal, und zu einem Zeitpunkt T4 senden beide Mainframes F und G ein Schreibsignal. Tabelle 2
Selbstverständlich soll das frühere Signal zuerst ausgeführt werden, das heißt ein Signal zum Zeitpunkt T1 wird vor den Zeitpunkten T2, T3 und T4 ausgeführt. Da das DRAM 70 lediglich eine Anfrage zu einem bestimmten Zeitpunkt akzeptieren kann, würde bei mehreren Anfragen zu dem gleichen Zeitpunkt ein Konflikt auftreten. In dem Ausführungsbeispiel dient die lange serielle Zahl dazu, die Priorität für gleiche Zeitpunkte zu steuern bzw. vorzugeben.
In Tabelle 3, welche die Prioritätsregelung repräsentiert, steht der Bitwert "0" für "<" und der Bitwert "1" für ">". In der langen seriellen Zahl werden lediglich vier Bits benötigt, um die Lese- und Schreibvorrechten von zwei parallelen Mainframes F und G wie folgt zu regeln:

R(F, R1) > R(G, R1) > R(F, R2) > R(G, W2) > R(G, W3) > R(F, W3) > R(G, W4) > R(F, W4) Tabelle 3
Das vierte Ausführungsbeispiel veranschaulicht die Möglichkeit einer Puffersteuerung. Die vorstehend genannte lange serielle Zahl ist auch zur Steuerung zwischen zwei beliebigen Datenpufferanschlüssen H und I verwendbar, um einen ausgewählten Datenpuffer zu steuern.
Es sei beispielhaft angenommen, daß hier sechs Datenpuffer 80 zwischen den Datenpufferanschlüssen H und I vorhanden sind. In der Praxis kann natürlich auch eine andere Anzahl von Datenpuffer 80 vorgesehen werden. Wie Tabelle 4 zeigt, dienen drei Steuerbits der langen seriellen Zahl der Steuerung der Datenpuffer 80.
Folgende Operationen sind mit den Datenpuffern 80 möglich:

1. Die Daten strömen durch alle sechs Datenpuffer 80 aufeinanderfolgend von dem Pufferanschluß H zu dem Pufferanschluß I, jedoch nicht in Gegenrichtung. In diesem Fall sind die drei Steuerbits "000" (vgl. Tabelle 4).
2. Die Daten strömen durch fünf Datenpuffer 80 von dem Pufferanschluß H zu dem Pufferanschluß I und durch einen Datenpuffer 80 von dem Pufferanschluß I zu dem Pufferanschluß H. Dies ist in Fig. 6 dargestellt. In diesem Fall sind die drei Steuerbits "001".
3. Die Daten strömen durch vier Datenpuffer 80 von dem Pufferanschluß H zu dem Pufferanschluß I und durch zwei Datenpuffer 80 von dem Pufferanschluß I zu dem Pufferanschluß H. Dies ist in Fig. 7 dargestellt. In diesem Fall sind die drei Bits "010".
4. Die Daten strömen durch drei Datenpuffer 80 von dem Pufferanschluß H zu dem Pufferanschluß I und durch drei Datenpuffer 80 von dem Pufferanschluß I zu dem Pufferanschluß H. Dies ist in Fig. 8 dargestellt. In diesem Fall sind die drei Bits in Tabelle 4 "011".
5. Die Daten strömen durch zwei Datenpuffer 80 von dem Pufferanschluß H zu dem Pufferanschluß I und durch vier Datenpuffer 80 von dem Pufferanschluß I zu dem Pufferanschluß H. Dies entspricht der Umkehrung von Fig. 7. In diesem Fall sind die drei Bits " 100".
6. Die Daten strömen durch einen Datenpuffer 80 von dem Pufferanschluß H zu dem Pufferanschluß I und durch fünf Datenpuffer 80 von dem Pufferanschluß I zu dem Pufferanschluß H. Dies entspricht der Umkehrung von Fig. 6. In diesem Fall sind die drei Bits 4 "101".
7. Die Daten strömen durch sechs Datenpuffer 80 von dem Pufferanschluß H zu dem Pufferanschluß I, jedoch nicht von dem Pufferanschluß I zu dem Pufferanschluß H. In diesem Fall sind die drei Bits in Tabelle 4 "110".

Die Datenübertragung von dem Pufferanschluß H zu dem Pufferanschluß I durch einen Datenpuffer 80 verursacht eine zeitliche Verzögerung der Daten, so daß die Datenverarbeitungszeit für den IC nicht festgelegt ist und ein Außenstehender den richtigen Zeitpunkt für die Daten aufgrund der zufällig gewählten Zeitpunkte nicht vorhersehen kann, das heißt, daß das, was an Signalen gegebenenfalls abgefangen wird, nicht die gewünschten Daten darstellt, wodurch die Sicherheit des Systems geschützt wird. Tabelle 4
Zusammenfassend ist festzustellen, daß das Steuerverfahren zur Beaufschlagung eines IC- Betriebsmodus mit einer Unschärfe gemäß der Erfindung durch die Verwendung von zwei Zufallszahlen für die Erzeugung eines IC-Steuersignals zu einer Variation des Betriebsmodus in Abhängigkeit der Zufallszahlen führt, so daß dieser nicht beobachtbar ist. Wird dieser Betriebsmodus für E-Commerce, Datensicherheit oder Datenverschlüsselung und Entschlüsselungsverfahren eingesetzt, so ist es aufgrund der Unschärfe bzw. Ungewißheit des Verhaltens des IC für einen Hacker unmöglich, den festen, jedoch verschleierten Betriebsmodus des IC durch eine Analyse eines einzigen IC herauszufinden. Gegenüber herkömmlichen ICs, bei denen der feste Betriebsmodus nicht durch eine Unschärfe verschleiert ist, ergibt sich eine Lösung und Strategie zur Steigerung der Systemsicherheit.

Claims

1. Steuerverfahren zur Beaufschlagung eines IC-Betriebsmodus mit einer Unschärfe, bei dem

a) eine generische Zufallszahl und eine Laufzeit-Zufallszahl erzeugt werden, wobei die generische Zufallszahl das Ausmaß einer Zeitverzögerungsabweichung für eine erste Verwendung des IC bestimmt und die Laufzeit-Zufallszahl das Ausmaß einer Zeitverzögerungsabweichung für jede weitere Verwendung des IC bestimmt,

b) aus der generischen Zufallszahl und der Laufzeit-Zufallszahl eine serielle Zahl generiert wird, die wenigstens eine Gruppe von Steuerbits umfaßt, die durch eine Hashfunktion generiert werden, und

c) die Steuerbits der seriellen Zahl als Steuersignale verwendet werden, mit denen der Betrieb des IC gesteuert wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in Schritt c) mit Steuerbits der seriellen Zahl die Mischung der Daten in bezug auf ihre Reihenfolge in dem internen Datenpuffer des IC gesteuert wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Mischung der Reihenfolge der Daten mit Hilfe eines Datenmischungsnetzwerks (30) vorgenommen wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in Schritt c) mit Steuerbits der seriellen Zahl die Datenüberfragungswege zwischen Datenpufferanschlüssen (A, B, C, D, E in Fig. 4) innerhalb des IC gesteuert werden.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Datenübertragungswege mit dem kürzesten Abstand als Datenübertragungswege zwischen Datenpufferanschlüssen (A, B, C, D, E in Fig. 4) innerhalb des IC verwendet werden.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß in Schritt c) mit Steuerbits der seriellen Zahl die Zugriffsreihenfolge eines Speichermediums (70) auf mindestens zwei Mainframes (F, G) gesteuert wird.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in Schritt c) mit Steuerbits der seriellen Zahl der Datenübertragungsweg durch wenigstens einen Zwischen-Datenpuffer (80) zwischen zwei Datenpufferanschlüssen (H, I) gesteuert wird.