DE10129361A1

DE10129361A1 - Universal bus coupling arrangement for coupling different bus systems of automation and control system together, whereby the system comprises a microprocessor master with a memory unit that connects to the slaved bus peripherals

Info

Publication number: DE10129361A1
Application number: DE2001129361
Authority: DE
Inventors: Wernfried Ahrens; Edmund Forstner
Original assignee: Ahrens & Birner Co GmbH; Infineon Technologies AG
Current assignee: AHRENS & BIRNER COMPANY GMBH, 92245 KUEMMERSBR, DE
Priority date: 2001-06-20
Filing date: 2001-06-20
Publication date: 2003-01-02

Abstract

System comprises a microprocessor (MP) as a master unit with a memory (SP) connected to it. The processor has bus plugs for connecting it to the various buses over which data is to be exchanged. The buses connect the master processor to slave peripherals (P1, P2, P3) via the memory and carry both data and control information. The processor ensures that the plug pinning matches that of the bus system to which it connects.

Description

Die Erfindung betrifft in erster Linie eine universelle Buskoppeleinrichtung mit speicherorientiertem Datenaustausch (Oberbegriff des Patentanspruchs 1). The invention relates primarily to a universal bus coupling device memory-oriented data exchange (preamble of claim 1).

In der industriellen Steuerungstechnik werden zur Prozesskontrolle verschiedene Hardwarefunktionen benötigt, beispielsweise digitale Ein- und Ausgänge, Analog/Digital-, Digital/Analog-Wandler, Datenübertragungs-Schnittstellen. Diese Funktionen werden auf Baugruppen, meist in Modulbauweise, realisiert und von einem Prozessrechner über einen Bus angesteuert. Die technische Entwicklung führte zu einer Vielzahl unterschiedlicher Bussysteme. Um für eine vorhandene Hardwarefunktion (z. B. Analog/Digital-Wandler) die Nutzung auf verschiedenen Bussystemen zu ermöglichen, ohne dass durch das modulare Konzept der für die eigentliche Realisierung der Hardwarefunktion zur Verfügung stehende Platz deutlich eingeschränkt wird, ist aus der DE 197 07 298 A1 eine Anordnung fit ein modulares Baugruppensystem als Prozessrechner-Interface mit freier Busanpassung und Erweiterungsbus-Schnittstelle und mit einem 96-poligen Steckverbinder nach DIN 41612 als Busstecker bekannt. Die Signale des Bussteckers werden eins zu eins auf zwei 50-polige Mikrosteckverbinder als Übergabestecker geführt. Die Signale der Baugruppe enden auf einem 50-poligen Mikrosteckverbinder als Baugruppenstecker. Eine Busanpassung an alle Bussysteme mit DIN 41 612 Busstecker erfolgt dadurch, dass mittels einer Modulleiterplatte die Bussignale über die zwei Übergabestecker aufgenommen und entsprechend angepasst über den Baugruppenstecker an die Baugruppe weitergeleitet werden. In umgekehrter Richtung werden die Signale am Baugruppenstecker aufgenommen, angepasst und aber die zwei Übergabestecker an den Bus weitergeleitet. Weiterhin kann, mittels eines vierten 50-poligen Mikrosteckverbinders als Erweiterungsbusstecker, eine Multiprozessor-Schnittstelle gebildet werden, über die Baugruppen mit eigener CPU ohne. Beteiligung des eigentlichen Bussystems Daten austauschen können. Die Erweiterungsbusstecker mehrerer 3HE (HE = Höhen-Einheiten = 160 × 100 mm) großen Baugruppen werden über eine Modulleiterplatte, die sich über mehrere vertikal angeordnete Baugruppen erstreckt, direkt eins zu eins verbunden, wodurch sich Bussysteme mit mehr als einem 96-poligen DIN 41612 Stecker anpassen lassen (z. B. 6HE großem VME-Bus). Diese Anpassungen können eine unterschiedliche Datenbreite betreffen, z. B. 32 Bit auf 8 Bit oder seriell nach parallel Konvertierung. Ebenso lässt sich an dieser Stelle unterschiedliches Zeitverhalten, z. B. von synchronen und asynchronen Bussystemen, anpassen. In industrial control technology, various are used for process control Hardware functions required, e.g. digital inputs and outputs, Analog / digital, digital / analog converter, data transmission interfaces. These functions are implemented on assemblies, usually in modular design and controlled by a process computer via a bus. The technical Development led to a variety of different bus systems. To for one existing hardware function (e.g. analog / digital converter) to use to enable different bus systems without the modular Concept of the actual implementation of the hardware function Available space is significantly restricted from the DE 197 07 298 A1 an arrangement fit as a modular assembly system Process computer interface with free bus adaptation and Expansion bus interface and with a 96-pin connector DIN 41612 known as a bus connector. The signals of the bus connector become one one led to two 50-pin micro connectors as transfer plugs. The Signals of the module end on a 50-pin micro connector as Assemblies plug. A bus adaptation to all bus systems with DIN 41 612 Bus connector is made by using a module circuit board to transmit the bus signals received via the two transfer plugs and adjusted accordingly via the module connector is forwarded to the module. In reverse Direction, the signals are recorded on the module connector, adapted and forwarded the two transfer plugs to the bus. Furthermore, using a fourth 50-pin micro connector as Expansion bus connector, a multiprocessor interface are formed over the modules with their own CPU without. Involvement of the actual bus system Can exchange data. The expansion bus connector of several 3U (HE = Height units = 160 × 100 mm) large assemblies are over a Module circuit board, which extends over several vertically arranged modules extends directly connected one to one, which means that bus systems with more than have a 96-pin DIN 41612 connector adapted (e.g. 6U large VME bus). These adjustments can have a different data width concern, e.g. B. 32 bit to 8 bit or serial after parallel conversion. As well At this point, different time behavior, e.g. B. from synchronous and asynchronous bus systems.

Der sogenannte PCI (Peripheral Component Interconnect)-Bus wird heute bei leistungsfähigen Personal Computern und Workstations verbreitet eingesetzt. Er ist zur Übertragung von Daten innerhalb eines Computersystems mit sehr hoher Datenübertragungsrate geeignet. Bei einer Standardbusbreite von 32 Bit lässt sich damit maximal eine Datenübertragungsrate von 133 MByte/s erreichen. Um bei einem Computersystem mit PCI-Bus die Anzahl der anschließbaren PCI-Bus-Teilnehmer (PCI-Steckkarten, PCI-Baugruppen) zu erweitern zu können, wobei diese PCI-Bus-Teilnehmer vom vorhandenen PCI-Bus räumlich relativ weit entfernt sein können, ist aus der DE 198 29 212 A1 eine sogenannte PCI to PCI-Bridge aus drei Teilen bekannt. Diese besteht aus einer an den primären bzw. sekundären PCI-Bus angeschlossenen und daran räumlich nah angeordneten primären PCI-Schnittstellenlogik bzw. sekundären PCI-Schnittstellenlogik, welche die PCI-Buszyklen in das Protokoll einer bidirektionalen Datenübertragungsstrecke und umgekehrt das Protokoll der Datenübertragungsstrecke in PCI-Buszyklen umsetzen können sowie der bidirektionalen Datenübertragungsstrecke selbst. Die dadurch mit einer PCI- Schnittstellenlogik versehenen Datenübertragungsstrecke, verhält sich genauso wie eine PCI to PCI-Bridge, wodurch also ein primärer und ein sekundärer PCI-Bus transparent für die Software räumlich getrennt werden können. The so-called PCI (Peripheral Component Interconnect) bus is used today at powerful personal computers and workstations are widely used. He is for the transmission of data within a computer system with very high Data transfer rate suitable. With a standard bus width of 32 bits a maximum data transfer rate of 133 MByte / s can be achieved. Around in a computer system with PCI bus, the number of connectable PCI bus participants (PCI plug-in cards, PCI modules) to expand can, these PCI bus participants spatially from the existing PCI bus can be relatively far away is a so-called from DE 198 29 212 A1 PCI to PCI bridge known from three parts. This consists of one to the primary or secondary PCI bus connected and spatially close to it arranged primary PCI interface logic or secondary PCI interface logic, which the PCI bus cycles in the protocol of a bidirectional data transmission path and vice versa the protocol of the Can implement data transmission path in PCI bus cycles as well as the bidirectional data transmission link itself. Interface logic provided data transmission path behaves exactly the same like a PCI to PCI bridge, making one primary and one secondary PCI bus can be separated spatially for the software.

Weiterhin ist aus der DE 39 00 348 C2 ein universelles Bus-System für insbesondere hinsichtlich ihrer Arbeitsgeschwindigkeiten und/oder Datenbreiten unterschiedliche periphere Teilnehmer bekannt, die über Anpassschaltungen an die gesamte Bus-Breite oder nur an die halben Bus-Breiten anschließbar sind. Um hinsichtlich ihrer Datenbreite und Datengeschwindigkeit sehr unterschiedliche Teilnehmer eines Bussystems so miteinander kommunizieren zu lassen, dass eine minimale zeitliche Beanspruchung des Busses auftritt, sind für unterschiedliche periphere Teilnehmer einheitliche Anpassschaltungen vorgesehen, in denen jeweils an einen Kreuzkoppler einerseits der Bus voller Bitbreite und andererseits zwei Teilnehmer-Kanäle von jeweils halber Busbreite angeschlossen sind. Gesteuert über die wortsequentiell bitparallele Nachricht selbst, sind Datenworte halber Busbreite wahlweise auch von einem Teilnehmer-Kanal ohne Beanspruchung des Bus unmittelbar auf den anderen Teilnehmer-Kanal desselben Teilnehmers umlenkbar. Langsame periphere Teilnehmer, wie insbesondere programmierbare Prozessoren, sind über schnelle Zwischen-Speicher, dagegen schnelle periphere Teilnehmer, wie insbesondere festverdrahtete Schaltungen, unmittelbar über die Teilnehmer-Kanäle von jeweils halber Busbreite an den Kreuzkoppler der jeweils zugeordneten Anpassschaltung angeschlossen. Um mit möglichst wenigen parallelen Leitungszügen auszukommen, besteht das universelle Bussystem aus einem relative breiten Datenbus von beispielsweise 32 Bit Breite (weist also keinen Steuer- bzw. Adress-Bus auf) und jede Nachricht wird aus der Folge dreier bitparalleler Worte von jeweils der vollen Bus-Breite übertragen. Dabei besteht das erste Wort im wesentlichen nur aus der Buszugangs-Information, das zweite ist eine kombinierte Zieladresse (um Multiplexer-Pfad und Speicherorganisation entsprechend vorzubereiten) und das dritte Wort ist die eigentliche Information selbst. Furthermore, DE 39 00 348 C2 describes a universal bus system for especially with regard to their working speeds and / or data widths different peripheral participants are known, the matching circuits the entire bus width or only half the bus widths can be connected. In terms of their data width and data speed very much different nodes of a bus system communicate with each other in this way allow the bus to take up a minimal amount of time Uniform adaptation circuits for different peripheral participants provided in each of which the bus is full to a cross coupler Bit width and on the other hand two subscriber channels, each half the bus width are connected. Controlled via the word-sequential bit-parallel message itself, data words of half the bus width are optionally also from one Participant channel directly on the other without stressing the bus Subscriber channel of the same subscriber can be redirected. Slow peripheral Participants, such as programmable processors in particular, are over fast Buffer, on the other hand, fast peripheral participants, such as in particular Hardwired circuits, directly over the subscriber channels from each half bus width to the cross coupler of the assigned Adaptation circuit connected. To with as few parallels as possible To get along with cable runs, the universal bus system consists of one Relatively wide data bus of, for example, 32 bit width (ie has none Control or address bus open) and each message becomes a sequence of three bit-parallel words of the full bus width. Here is what first word essentially only from the bus access information, the second is a combined destination address (around multiplexer path and memory organization prepare accordingly) and the third word is the actual information self.

Weiterhin ist aus der DE 199 35 788 A1 eine Anordnung zur optimierten Verbindung von Komponenten einer System-on-Chip-Anordnung (SOC- Anordnung) bekannt, bei der als Komponenten eine beliebige Auswahl von Prozessoren, Speichern, Feld-Programmierbarer-Gatter-Anordnungen und Verbindungslogik auf dem Halbleitersubstrat angeordnet sind. Um eine optimierte Verbindungsarchitektur für die unterschiedlichen Komponenten auf dem Chip zu ermöglichen, ist eine Kommunikationshierarchie mit verschiedenen Hierarchiestufen für die verschiedenen Busse unterschiedlicher Breite und Frequenz vorgesehen, wobei die Komponenten nach Maßgabe ihres Bedarfs an Bandbreite für die Kommunikation einem jeweiligen Bus zugeordnet sind und jeweils zwei Busse über eine Kopplungseinrichtung miteinander verbunden sind. Furthermore, DE 199 35 788 A1 describes an arrangement for optimized Connection of components of a system-on-chip arrangement (SOC Arrangement) is known, in which any selection of Processors, memories, field programmable gate arrays and Connection logic are arranged on the semiconductor substrate. To one optimized connection architecture for the different components To enable the chip is a communication hierarchy with different hierarchy levels for the different buses different Width and frequency provided, the components according to their Bandwidth required for communication assigned to a particular bus are and two buses with each other via a coupling device are connected.

Schließlich ist aus der DE 40 10 384 C2 ein Verfahren zum Betreiben eines Mikroprozessors mit einem internen Bus einer Breite von W Bits bekannt, der an einen externen Bus gekoppelt ist. Der externe Bus ist an eine Übertragung eines Datenwortes mit einer Länge von L Bits angepasst und das Datenwort, weist eine Mehrzahl von Dateneinheiten, beispielsweise Bytes, auf, wobei die Mehrzahl von Dateneinheiten in einem Burst-Format von dem externen Bus zu dem internen Bus übertragen wird. Um ein verbessertes Verfahren zur Burst-Datenübertragung zwischen einem externen Speicher/Bus der Zeilenlänge L und einem Mikroprozessor mit einem Datenbus der Breite W zu ermöglichen, wird eine erste Adresse Ao von dem Mikroprozessor zum Zugreifen auf eine erste Dateneinheit des Datenwortes ausgegeben. Danach wird eine Sequenz von - die verbleibenden Dateneinheiten des Datenwortes repräsentierenden - verbleibenden Adressen Ai erzeugt, wobei die Sequenz der verbleibenden Adressen Ai entsprechend der Formel

Ai = Ao ⊕ (i - (W/8))

erzeugt wird, wobei i = 1, 2. . . ((L/W) - 1)) ist, L und W ganze Zahlen sind und ⊕ eine Exklusiv-ODER-Operation zwischen zwei Binärzahlen symbolisiert. Mit anderen Worten: die Burst-Reihenfolge ermöglicht zunächst den Zugriff auf die relevante Dateneinheit und füllt den restlichen Teil der Cache-Zeile nach einer vorgegebenen Formel. Dadurch wird dem Benutzer das Mischen und gegenseitige Anpassen unterschiedlicher Leitungsgrößen ermöglicht. Anstelle von beispielsweise vorgegebenen 128 Bits kann der Programmierer ein System einarbeiten, das 128, 256, 512, 1024 usw. Bitleitungen hat, wobei die Datenübertragung über den Bus immer noch glatt abläuft. Dies gelingt, da die Bündelordnung bzw. -reihenfolge für eine kurze Leitung, das Präfix der Bündelordnung oder -reihenfolge einer langen Leitung ist. Die Möglichkeit der Mischung und Anpassung unterschiedlicher Leitungsgrößen ist wichtig, da es keinen festen Standard für Speicher/Busleitungsgrößen auf dem Gebiet der Mikroprozessortechnik gibt. Weiterhin werden unterschiedliche Busbreiten leicht gekoppelt, da die Folge für einen schmalen Bus den von einem breiteren Bus übertragenen Datenbereich einschließt. Ein Bus der Breite W verwendet die ersten vier Zyklen zum Aufnehmen des Datenbereichs in einem Bus der Breite 4W, und ein Bus der Breite 2W verwendet zwei Zyklen zum Aufnehmen derselben Daten, wobei jeder Zyklus des 2W-Bus Daten in einem Zyklus aufnimmt, die der Bus der Breite W in zwei Zyklen aufnimmt. Finally, DE 40 10 384 C2 discloses a method for operating a microprocessor with an internal bus with a width of W bits, which is coupled to an external bus. The external bus is adapted for a transmission of a data word with a length of L bits and the data word has a plurality of data units, for example bytes, the plurality of data units being transmitted in a burst format from the external bus to the internal bus becomes. In order to enable an improved method for burst data transmission between an external memory / bus of line length L and a microprocessor with a data bus of width W, a first address Ao is output by the microprocessor for accessing a first data unit of the data word. A sequence of - remaining addresses Ai representing the remaining data units of the data word is then generated, the sequence of the remaining addresses Ai corresponding to the formula

Ai = Ao ⊕ (i - (W / 8))

is generated, where i = 1, 2.. , ((L / W) - 1)) ist, L and W are integers and ⊕ symbolizes an exclusive-OR operation between two binary numbers. In other words: the burst sequence first enables access to the relevant data unit and fills the remaining part of the cache line according to a predefined formula. This enables the user to mix and match different pipe sizes. Instead of, for example, predetermined 128 bits, the programmer can incorporate a system that has 128, 256, 512, 1024 etc. bit lines, the data transmission over the bus still being smooth. This works because the bundle order for a short line is the prefix of the bundle order for a long line. The ability to mix and match different line sizes is important because there is no fixed standard for memory / bus line sizes in the field of microprocessor technology. Furthermore, different bus widths are easily coupled, since the sequence for a narrow bus includes the data area transmitted by a wider bus. A W-wide bus uses the first four cycles to capture the data area in a 4W-wide bus, and a 2W-wide bus uses two cycles to capture the same data, with each cycle of the 2W bus capturing data in a cycle that the Bus of width W in two cycles.

Der Mikroprozessor weist hierzu u. a. eine Bus-Interfaceeinheit auf, die mit einem externen 32-Bit-Datenbus und zusätzlich mit einem Adressbus und einigen anderen Steuerleitungen gekoppelt ist. Die Bus-Interfaceeinheit wiederum ist über Adress- und Datenbusse mit einem Cachespeicher-Steuergerät gekoppelt, welches den Zugriff auf den Cachespeicher steuert. Das Cache-Steuergerät steht mit der Bus-Interfaceeinheit über einen Buszykluspuffer in Verbindung. Alle Speicheradressen, verschiedene Steuersignale und alle in den externen Speicher einzugebenden Daten werden über den Buszykluspuffer zur Bus-Interfaceeinheit übertragen. Einlaufende Daten (Lesedatenweg) werden über die Bus-Interfaceeinheit direkt zum Cache-Steuergerät übertragen. Die Ausgangsdaten des Buszykluspuffer werden an einen Schreibpuffer angelegt. Dieser Schreibpuffer ist "4 tief" und ermöglicht daher, dass Daten vom Buszykluspuffer für vier CPU-Zyklen in einer der vier Stufen des Schreibpuffers zwischengespeichert werden. Der Ausgang des Schreibpuffers steht in direkter Verbindung mit dem Datenbus. The microprocessor has u. a. a bus interface unit with an external 32-bit data bus and additionally with an address bus and some other control lines. The bus interface unit in turn is with address and data buses with one Cache memory controller coupled, which access to the Cache controls. The cache control unit is located with the bus interface unit via a bus cycle buffer. All memory addresses, different ones Control signals and all data to be entered into the external memory transmitted to the bus interface unit via the bus cycle buffer. incoming Data (read data path) are sent directly to the via the bus interface unit Transfer cache control unit. The output data of the bus cycle buffer are applied to a write buffer. This write buffer is "4 deep" and enables therefore, data from the bus cycle buffer for four CPU cycles in one of the four Stages of the write buffer can be buffered. The exit of the Write buffer is directly connected to the data bus.

Für den Industriestandard SIMATIC S7 ist aus der DE 44 19 072 C2 eine Baugruppe für eine modular aufgebaute speicherprogrammierbare Steuerung bekannt, bei deren Pinbelegung, die für eine höhere Strombelastbarkeit mehrfach vorhandenen Masse- und Versorgungskontakte gemäß dem alten Erfahrungssatz: "Schirme mit Plus und Minus" regelmäßig verteilt werden. Im einzelnen schreibt die standardmäßige Pinbelegung vor, dass die Buskontakte jeder Schnittstelle, d. h. zu den benachbarten Baugruppen, in einer einzigen Reihe angeordnet sind, dass zwischen dem Takt- und dem Datenkontakt mindestens ein Massekontakt und zwischen dem Takt- und einem der Steuerkontakte mindestens ein Versorgungskontakt angeordnet ist. Da der Standardbus der SIMATIC S7 jedoch mehr Steuerleitungen als Masseleitungen und Versorgungsspannungsleitungen aufweist, wird zwischen zwei Steuerkontakten einer jener Steuerkontakte angeordnet, welcher seinen Signalpegel nur selten ändert. Schließlich enthält der 16-adrige Standardbus einen zweiadrigen Zusatzbus, wobei die Zusatzkontakte und die Buskontakte gruppenweise angeordnet sind und der an den Zusatzbus angrenzende Buskontakt als Massekontakt ausgebildet ist. Weitere Pinbelegungen sind im Lehrbuch "Bussysteme" von Georg Färber, 2. Auflage 1987, beispielsweise Seite 60: Mulitbus mit 86-pin, Seite 61: STD-Bus mit 56-pin und Seite 65: IEC- Bus mit 25-pin angegeben, sowie eine Zusammenstellung einiger sehr verbreiteter Parallelbussysteme auf Seite 80/81 ausführlich beschrieben. DE 44 19 072 C2 is one for the industry standard SIMATIC S7 Module for a modular programmable logic controller known, with their pin assignment, for a higher current carrying capacity multiple ground and supply contacts according to the old one Experience set: "Umbrellas with plus and minus" are distributed regularly. in the individual stipulates the standard pinout that the bus contacts any interface, d. H. to the neighboring assemblies, in one Row are arranged that between the clock and the data contact at least one ground contact and between the clock and one of the Control contacts at least one supply contact is arranged. Since the Standard bus of the SIMATIC S7, however, more control lines than ground lines and has supply voltage lines between two Control contacts arranged one of those control contacts, which his Signal level rarely changes. Finally, the 16-wire standard bus contains a two-wire additional bus, the additional contacts and the bus contacts are arranged in groups and the one adjacent to the additional bus Bus contact is designed as a ground contact. More pinouts are in the Textbook "Bussysteme" by Georg Färber, 2nd edition 1987, for example Page 60: Multi-bus with 86-pin, Page 61: STD bus with 56-pin and Page 65: IEC Bus specified with 25-pin, as well as a compilation of some very common parallel bus systems are described in detail on page 80/81.

Wie die vorstehende Würdigung des Standes der Technik aufzeigt, sind verschiedene Verfahren und Vorrichtungen für einen internen Busübergang, z. B. DE 198 29 212 A1 oder DE 199 35 788 A1 bzw. zwischen einem internen Bus und einem externen Bus, z. B. DE 39 00 348 C2 oder DE 40 10 384 C2 oder DE 197 07 298 A1 bekannt. Wenig Beachtung findet jedoch der Busübergang zwischen verschiedenen standardisierten bzw. weit verbreiteten Bussystemen, insbesondere eine Lösung des Problems, wie an den Schnittstellen ein gruppenweise übereinstimmendes Pinning hergestellt werden kann, so dass als mechanische Verbindungskomponente, die in diesem Standard/System üblichen Busstecker eingesetzt werden können. Auch der zuletzt genannten DE 197 07 298 A1 ist eine über die konstruktive Ausgestaltung hinausgehende Anregung für eine entsprechende elektrische Anpassung nicht zu entnehmen. Obwohl an sich ein aufwandsarmer Busübergang von großem Nutzen ist, sind Überlegungen in Hinblick auf einen universell einsetzbaren Busübergang zwischen standardisierten Bussystemen nicht angestellt worden. Besonders bedeutsam ist dies, weil die Computerindustrie, insbesondere auf dem Gebiet der Automatisierungstechnik, als äußerst fortschrittliche, entwicklungsfreudige Industrie anzusehen ist, die sehr schnell Verbesserungen und Vereinfachungen aufgreift und in die Tat umsetzt. As the above assessment of the prior art shows, are various methods and devices for an internal bus transition, e.g. B. DE 198 29 212 A1 or DE 199 35 788 A1 or between an internal bus and an external bus, e.g. B. DE 39 00 348 C2 or DE 40 10 384 C2 or DE 197 07 298 A1 known. However, little attention is paid to the bus crossing between different standardized or widespread bus systems, in particular a solution to the problem, such as at the interfaces group matching pinning can be made so that as mechanical connection component that is common in this standard / system Bus connectors can be used. Even the latter DE 197 07 298 A1 is a construction that goes beyond the design No suggestion for a corresponding electrical adaptation can be found. Although in itself a low-cost bus crossing is of great benefit Considerations with regard to a universally applicable bus transition between standardized bus systems has not been employed. Especially this is significant because of the computer industry, particularly in the field automation technology, as extremely progressive, development-friendly Industry can be seen that improvements and simplifications very quickly takes up and puts into action.

Der Erfindung liegt gegenüber den bekannten Verfahren und Vorrichtungen zur Buskopplung die Aufgabe zugrunde, mit geringem Aufwand den Informationsfluss von Daten über Bussysteme hinweg sicherzustellen. The invention is compared to the known methods and devices for Bus coupling the task, with little effort Ensure information flow of data across bus systems.

Diese Aufgabe wird gemäß Patentanspruch 1 durch eine universelle Buskoppeleinrichtung zur Kopplung verschiedener Bussysteme eines Mikroprozessorsystems,

- mit einem Mikroprozessor als Master und mit
- einer Speicheranordnung, welche mit dem Mikroprozessor verbunden ist und mit Bussteckern der Bussysteme in Verbindung steht,
- wobei alle zwischen den Bussystemen auszutauschende Informationen wie Daten, Steuersignale für die Slaves der Peripherie über die Speicheranordnung übertragen werden und
- wobei der Mikroprozessor das übereinstimmende Pinning an den Bussteckern der Bussysteme sicherstellt

gelöst. This object is achieved according to claim 1 by a universal bus coupling device for coupling different bus systems of a microprocessor system,

- with a microprocessor as master and with
a memory arrangement which is connected to the microprocessor and is connected to bus plugs of the bus systems,
- All information to be exchanged between the bus systems, such as data, control signals for the slaves of the periphery, being transmitted via the memory arrangement and
- The microprocessor ensures the matching pinning on the bus connectors of the bus systems

solved.

Die erfindungsgemäße universelle Buskoppeleinrichtung weist den Vorteil auf, dass auf überraschend einfache Art und Weise eine Kopplung von verschiedenartigsten Bussystemen, durch die logische Kopplung über die Speicheranordnung (und des damit verbundenen logischen Datenaustausches) mittels Mikroprozessor erreicht werden kann. In Bezug auf eine konsistente und remanente Buskopplung, das ist besonders in hoch verfügbaren Anlagen gefordert, ist die erfindungsgemäße universelle Buskoppeleinrichtung eine ideale Ergänzung. Von besonderem Vorteil ist, dass Standard-Busse mit Hersteller spezifischen Bussen kombiniert werden können, um eine möglichst große Effizienz zu erlangen. Weiterhin zeichnet sich die erfindungsgemäße universelle Buskoppeleinrichtung durch die Möglichkeit einer festlegbaren/geeigneten Segmentierung aus. Peripheriebaugruppen sind in der Regel 3/6HE (Höheneinheit) und 2/4 TE (Teilungseinheiten) groß, was einem 2-Bus System entspricht. Durch die Möglichkeit der Segmentierung können 6HE Peripheriekarten in einem 2-Bus System eingesetzt werden. Die Leiterplatten mit Steckerleisten können bei der physikalischen Ausgestaltung vorzugsweise in der Art ausgeführt werden, dass sie mechanisch auf ein Standardprofil geschraubt die Backplane/Rückwandbus definieren. The universal bus coupling device according to the invention has the advantage that in a surprisingly simple way, a coupling of various bus systems, through the logical coupling via the Storage arrangement (and the associated logical data exchange) can be achieved by means of a microprocessor. Regarding a consistent and Retentive bus coupling, this is particularly the case in highly available systems required, the universal bus coupling device according to the invention is a ideal addition. It is particularly advantageous to use standard buses Manufacturer specific buses can be combined to one if possible to achieve great efficiency. Furthermore, the invention is distinguished universal bus coupling device through the possibility of a definable / suitable segmentation. Peripheral modules are in the Rule 3 / 6U (height unit) and 2/4 TE (division units) large, which corresponds to a 2-bus system. The possibility of segmentation allows 6U Peripheral cards can be used in a 2-bus system. The circuit boards with connector strips can preferably in the physical design run in such a way that they are mechanically based on a standard profile screwed define the backplane / backplane bus.

Vorzugsweise dient, gemäß Patentanspruch 2, die Speicheranordnung als Seriell-/Parallel-Wandler, indem der Mikroprozessor den Einlese- /Auslesezyklus der Speicheradressen verändert. Preferably, according to claim 2, the memory arrangement serves as Serial / parallel converter by the microprocessor / Read cycle of memory addresses changed.

Durch diese Ausgestaltung der universellen Buskoppeleinrichtung wird auf einfache Art und Weise auch eine Kopplung zwischen einem rein seriellen und einem rein parallelen Bussystem ermöglicht. Auch sogenannte Hybridsysteme mit kombinierter serieller und paralleler Datenübertragung können eingebunden werden. Um den Busaufbau nicht starr vorzugeben, sondern ihn von Informationsübertragung zu Informationsübertragung nach Bedarf anzupassen, ist beispielsweise beim Informationsübertragungsverfahren gemäß der EP 0 586 715 B1 vorgesehen, dass über die Datenleitung abwechselnd Befehle und Daten übertragen werden, wobei bei der Übertragung von Befehlen, die Untereinheiten die Datenleitung überbrücken und ein Schieberegister zur Abspeicherung eines über die Datenleitung übertragenen Befehls an die Datenleitung ankoppeln und bei der Übertragung von Daten, die Untereinheiten in Abhängigkeit vom zuletzt übertragenen Befehl entweder ein Schieberegister in die Datenleitung einschleifen oder die Datenleitung überbrücken. Die Performance der Informationsübertragung über die Datenleitung wird dadurch erhöht, dass durch ein über mindestens eine Steuerleitung übertragenes Steuersignal die Schaltmittel der Baugruppe derart schaltbar sind, dass ein über die Datenleitung übertragener Befehl in das weitere Schieberegister hinterlegbar ist. Alle an das Bussystem angeschlossenen Baugruppen erkennen gleichzeitig, dass durch das aktivierte Steuersignal ein Befehl über die Datenleitung übertragen wird. Die Vorteile eines seriellen und eines parallelen Bussystems werden dadurch vereint. This configuration of the universal bus coupling device is based on simple way also a coupling between a purely serial and a purely parallel bus system. Also so-called hybrid systems with combined serial and parallel data transmission can be integrated become. In order not to specify the bus structure rigidly, but from Adapt information transfer to information transfer as required, is, for example, in the information transmission method according to EP 0 586 715 B1 provides that commands alternate over the data line and data are transmitted, with the transmission of commands which Subunits bridge the data line and a shift register Storage of a command transmitted via the data line to the Connect data line and when transmitting data, the subunits depending on the last command transmitted either a shift register loop into the data line or bridge the data line. The Performance of information transmission over the data line is thereby increases that by a transmitted over at least one control line Control signal, the switching means of the module can be switched such that a via the data line transmitted command can be stored in the further shift register is. All modules connected to the bus system recognize at the same time that through the activated control signal a command via the data line is transmitted. The advantages of a serial and a parallel bus system are thereby united.

In Weiterbildung der Erfindung sind, gemäß Patentanspruch 3, die Signale des jeweiligen Bussystems jeweils über einen hierarchisch geordneten Speicherbereich der Speicheranordnung geführt. In a development of the invention, according to claim 3, the signals of each bus system via a hierarchical order Memory area of the memory arrangement performed.

Diese Weiterbildung der Erfindung weist den Vorteil auf, dass sowohl Multitasking ermöglicht wird als auch Funktionen mit unterschiedlicher Priorität abgearbeitet werden können. This development of the invention has the advantage that both Multitasking is possible as well as functions with different Priority can be processed.

Vorzugsweise ermittelt der Mikroprozessor, gemäß Patentanspruch 4, sowohl Busstruktur als auch Änderungen in der Peripherie bei zyklisch aufeinander folgenden Abfragen und liest diese in die Speicheranordnung ein, wodurch eine Segmentierung und Ersatzschaltung im jeweiligen Bussystem ermöglicht wird. Preferably, the microprocessor, according to claim 4, determines both Bus structure as well as changes in the periphery when cyclically on top of each other following queries and reads them into the memory arrangement, whereby a Segmentation and equivalent circuit in the respective bus system is made possible.

Durch die Verwaltung und Aktualisierung der Busstruktur durch den Mikroprozessor ist eine flexible Anpassung an die Anforderungen des jeweiligen Betreibers möglich, wie beispielsweise Segmentierung. Weiterhin besteht, beispielsweise im Störungsfall, die Möglichkeit zur raschen Ersatzschaltung. Von besonderem Vorteil ist, dass auch Anforderungen hinsichtlich Priorisierung der einzelnen Peripheriebaugruppen (Peripheriekarten) und des damit verbundenen Datenhandling erfüllt werden können und ein Ereignis gesteuertes Informations- und Datenhandling ermöglicht wird. Die Peripheriekarten sind in der Lage Ereignisse, wie beispielsweise Interrupts über gesonderte Signalleitungen bzw. drahtlos (per Funk, Infrarot, etc.) zu generieren. Auch die Ausgestaltung von Bus-Master Systemen, wobei die Peripheriekarten das Bussystem aktiv bedienen und in einen definierten Speicherbereich des Mikroprozessors schreiben (ähnlich wie Ethernetbausteine) ist möglich. By managing and updating the bus structure through the Microprocessor is a flexible adaptation to the requirements of the of the respective operator, such as segmentation. Farther there is, for example in the event of a malfunction, the opportunity to quickly Equivalent circuit. Of particular advantage is that requirements with regard to prioritization of the individual peripheral modules (Peripheral cards) and the associated data handling can and an event-controlled information and data handling is made possible. The peripheral cards are capable of events such as For example, interrupts via separate signal lines or wirelessly (per Radio, infrared, etc.). Also the design of the bus master Systems, with the peripheral cards actively serving the bus system and in write a defined memory area of the microprocessor (similar to Ethernet modules) is possible.

Bei einer bevorzugten Ausgestaltung der Erfindung ist, gemäß Patentanspruch 5, den Slaves der Peripherie jeweils eine Kennung zugeordnet und beim Anschalten einer Peripheriebaugruppe an das Bussystem, ermittelt der Mikroprozessor sowohl den Ort der Anschaltung als auch liest die in der jeweiligen Peripheriebaugruppe gespeicherte Kennung aus und speichert diese in der Speicheranordnung ab. In a preferred embodiment of the invention is, according to claim 5, each assigned an identifier to the slaves of the periphery and at Switching on an I / O module to the bus system is determined by the Microprocessor reads the location of the connection as well as that in the from the respective peripheral module and stores this identifier in the memory array.

Diese Ausgestaltung der Erfindung weist den Vorteil auf, dass keine vom Benutzer gesteuerte Inbetriebnahme der Peripheriebaugruppen erforderlich ist, sondern diese melden sich beim Mikroprozessor an, bzw. werden per Ident-Abfrage durch den Mikroprozessor erkannt. Dadurch wird ein Plug&Play-Mode ermöglicht, wobei der Mikroprozessor die Informationen jeder Peripheriebaugruppe in parametrierten Sektionen verwaltet. This embodiment of the invention has the advantage that none of the User-controlled commissioning of the peripheral modules is required but these register with the microprocessor or are sent via Ident query recognized by the microprocessor. This will create a Plug & Play mode enables the microprocessor to provide the information each peripheral module is managed in parameterized sections.

Weitere Vorteile und Einzelheiten lassen sich der nachfolgenden Beschreibung einer bevorzugten Ausführungsform der Erfindung unter Bezugnahme auf die Zeichnung entnehmen. In der Zeichnung zeigt: Further advantages and details can be found in the description below a preferred embodiment of the invention with reference to the Take the drawing. The drawing shows:

Fig. 1 das Blockschaltbild einer Ausführungsform der erfindungsgemäßen universellen Buskoppeleinrichtung, Fig. 1 is a block diagram of an embodiment of the universal Buskoppeleinrichtung according to the invention,

Fig. 2a, 2b und 2b die Struktur für 1-Bus, 2-Bus und n-Bus System und FIGS. 2a, 2b and 2b, the structure of 1-Bus, 2-n-bus and bus system, and

Fig. 3 die Struktur eines Mikroprozessorsystems nach dem Stand der Technik. Fig. 3 shows the structure of a microprocessor system according to the prior art.

Die in den Fig. 3 dargestellte Struktur eines Mikroprozessorsystems nach dem Stand der Technik zeigt eine PC-basierende Hardwareplattform. Solche Hardwareplattformen werden in der Automatisierungstechnik z. Zt. in unkritischen und nicht zeitrelevanten Umgebungen eingesetzt. Die Steuerungssoftware basiert in den meisten Fällen auf den bekannten Office/Server-Betriebssystemen WinNT und Win2000. In der Office- Embedded Welt kommt WinCE, Embedded NT und RTLinux zum Einsatz. The structure of a microprocessor system according to the prior art shown in FIG. 3 shows a PC-based hardware platform. Such hardware platforms are used in automation technology such. Currently used in uncritical and not time-relevant environments. In most cases, the control software is based on the well-known WinNT and Win2000 office / server operating systems. WinCE, Embedded NT and RTLinux are used in the office embedded world.

Die im Office-Bereich sehr beliebte PC-Architektur, wie diese in Fig. 3 mit Mikroprozessor MP, Arbeitsspeicher RAM, Programmspeicher ROM Buskoppler BK1, BK2, . . . BKn, Peripherie P und Mikroprozessorbus MPB dargestellt ist, findet im Automatisierungsbereich und hier speziell im produzierenden Gewerbe kaum Beachtung. Die wesentlichen Gründe hierfür sind:

- Steuerungen im industriellen Charakter zeichnen sich durch eine hohe Verfügbarkeit aus, ähnlich großen Serversystemen im Office-Bereich.
- Eine hohe Verfügbarkeit wird unter anderem durch die Ausfallsicherheit der Hard- u. Softwarekomponenten und hier insbesondere durch das remanente Speichern von dynamischen Daten erreicht.
- Das Speichern von remanenten Daten über einen großen Zeitraum (1 Jahr und mehr) ist nicht gegeben.
- Zykluszeiten im klassischen SPS-Bereich von einstelligen Millisekunden sind nicht zu erreichen.

The very popular PC architecture in the office area, as shown in Fig. 3 with microprocessor MP, RAM, program memory ROM bus coupler BK1, BK2,. , , BKn, periphery P and microprocessor bus MPB is shown, is hardly noticed in the automation area and especially in the manufacturing sector. The main reasons for this are:

- Controls with an industrial character are characterized by high availability, similarly large server systems in the office area.
- A high availability is due, among other things, to the reliability of the hardware and Software components and here achieved in particular by the retentive storage of dynamic data.
- There is no storage of retentive data over a long period (1 year and more).
- Cycle times in the classic PLC range of one-digit milliseconds cannot be achieved.

Die Bussystemkoppler BK1, . . ., BKn sind in sich logische Einheiten und dienen dazu Informationen auf physikalischer Ebene auszutauschen. Buskoppler nach dem Stand der Technik sind:

- Dual-Port-RAMs (DPR)
- PCI to PCI Bridge
- Ethernet Netzwerkkarten
- Serielle Kommunikationsbausteine (UART)

wobei über diese Buskoppler, je nach Anwendungsfall und Einsatzgebiet, Informationen, wie beispielsweise aus:

- Digitalverarbeitung
- Analogverarbeitung
- Serielle Datenkommunikation
- Parallele Datenkommunikation (z. B. Dual Port RAM)

übertragen werden. The BK1,. , ., BKn are logical units and are used to exchange information on a physical level. State-of-the-art bus couplers are:

- Dual port RAMs (DPR)
- PCI to PCI bridge
- Ethernet network cards
- Serial communication blocks (UART)

With these bus couplers, depending on the application and area of application, information such as from:

- digital processing
- analog processing
- Serial data communication
- Parallel data communication (e.g. dual port RAM)

be transmitted.

Die Fig. 1 zeigt eine bevorzugte Ausführungsform der erfindungsgemäßen universellen Buskoppeleinrichtung im Blockschaltbild. Prinzipiell ist das erfindungsgemäße Konzept für viele Anwendungsfälle geeignet, wobei das Einsatzgebiet von der Daten- und Telekommunikationstechnik bis hin zu programmgesteuerten Haushaltsgeräten, Heizungen usw. oder dem Gebiet der Automatisierungstechnik reicht. Fig. 1 shows a preferred embodiment of the universal Buskoppeleinrichtung invention in block diagram. In principle, the concept according to the invention is suitable for many applications, the field of application extending from data and telecommunications technology to program-controlled household appliances, heating systems, etc. or the field of automation technology.

Wie in der Fig. 1, Fig. 2a bis Fig. 2c dargestellt ist, wird erfindungsgemäß die universelle Buskoppeleinrichtung mittels einem Mikroprozessor MP als Master und mit einer Speicheranordnung SP realisiert, welche mit dem Mikroprozessor MP verbunden ist und mit Bussteckern der Bussysteme (mit 1.Bus, 2.Bus, n.Bus bezeichnet) in Verbindung steht. Alle zwischen den Bussystemen auszutauschende Informationen wie Daten, Steuersignale für die Slaves der Peripherie P1, P2, P3, bzw. P1.1, P1.2, P2.1, P2.2, P2.3, Pn.1, werden über die Speicheranordnung SP übertragen. Der Mikroprozessor MP stellt dabei das übereinstimmende Pinning an den Bussteckern der Bussysteme, z. B. 1-Bus (siehe Fig. 2a), 2-Bus (siehe Fig. 2b) und n-Bus (siehe Fig. 2c), sicher. Das 1-Bus System zeichnet sich durch eine einfache Struktur aus. Die zentrale Einheit, d. h. der Mikroprozessor MP als logisches Steuerelement gesehen, verwaltet ausschließlich diesen einen Bus. As illustrated 2a to FIG. 2c in Fig. 1, Fig., The universal Buskoppeleinrichtung is implemented as a master and with a memory array SP by means of a microprocessor MP according to the invention, which is connected to the microprocessor MP and with bus connectors of the bus systems (1 .Bus, 2.Bus, n.Bus referred) is connected. All information to be exchanged between the bus systems, such as data, control signals for the slaves of the peripherals P1, P2, P3, or P1.1, P1.2, P2.1, P2.2, P2.3, Pn.1, are transferred via the Memory arrangement SP transferred. The microprocessor MP provides the matching pinning on the bus connectors of the bus systems, for. B. 1-bus (see Fig. 2a), 2-bus (see Fig. 2b) and n-bus (see Fig. 2c), safely. The 1-bus system is characterized by a simple structure. The central unit, ie the microprocessor MP seen as a logical control element, manages only this one bus.

Das 2-Bus System zeichnet sich durch eine noch relativ einfache Struktur aus. Der Mikroprozessor MP verwaltet diese zwei Busse auf logischer Ebene. Im Gegensatz zu einer Soft-SPS Lösung, kann bei der erfindungsgemäßen universellen Buskoppeleinrichtung eine Software eingesetzt werden, welche auf einem 32-Bit Echtzeitbetriebsystem basiert, und welche auch die Grundlage für das komplette SPS-Betriebssystem bildet. Diese Software nutzt die kompletten Ressourcen einer PC-Hardware. Andere Office-Betriebsysteme können in der Regel nicht parallel gefahren werden. The 2-bus system is characterized by a still relatively simple structure. The microprocessor MP manages these two buses on a logical level. in the Contrary to a soft PLC solution, can with the invention software can be used for universal bus coupling devices based on a 32-bit real-time operating system, and which also the basis for the complete PLC operating system. This software uses the complete resources of a PC hardware. Other office operating systems cannot usually be driven in parallel.

Die Taskstruktur der programmtechnischen Lösung ist horizontal prioritätsgesteuert. Demzufolge wird Multi- und Paralleltasking (nicht zeitgesteuert; vielmehr laufen Tasks mit dem gleichen Programmcode und der gleichen Priorität in einem anderen Stackbereich quasi parallel) durch den Echtzeitkern unterstützt (Parallel Computing). The task structure of the programmatic solution is horizontal priority-driven. As a result, multi and parallel tasking (not timed; rather, tasks run with the same program code and same priority in another stack area quasi parallel) by the Real-time core supported (parallel computing).

Weiterhin stellt im Gegensatz zu den bekannten Speicher-Programmierbaren- Steuerungen (SPSen), die programmtechnische Lösung bis zu zehn dieser parallelen Abarbeitungszyklen für den SPS-Bereich bereit. Der Programmierer kann seine Aufgabenstellung parallelisieren. Es können auch mehrere Kommunikationsschnittstellen (Dual Port zum S5-Interface, PCI-Bus, Ethernet, seriell) vorgesehen werden, d. h. der logische Austausch von Daten über Bussysteme hinweg ist gewährleistet. Furthermore, in contrast to the known programmable logic Controls (PLCs), the technical solution for up to ten of them parallel processing cycles for the PLC area. The programmer can parallelize his task. You can also have several Communication interfaces (dual port to S5 interface, PCI bus, Ethernet, serial) are provided, d. H. the logical exchange of data about Bus systems is guaranteed.

Die logische Kopplung der Bussysteme wird mittels dem Mikroprozessor MP erreicht. Dabei kommt es je nach Anforderung, welche Peripheriebaugruppen angekoppelt werden, beispielsweise serielle oder parallele, analoge oder digitale Eingabe- oder Ausgabe- oder Eingabe-/Ausgabebaugruppen, auf die Ausgestaltung dieses Mikroprozessors MP an. In Bezug auf eine konsistente und remanente Buskopplung, das ist besonders in hoch verfügbaren Anlagen gefordert, ist die erfindungsgemäße universelle Buskoppeleinrichtung eine ideale Ergänzung. Die Bussysteme können unterschiedlich physikalisch realisiert werden, ohne dass Beschränkungen bei der universellen Buskoppeleinrichtung hinzunehmen sind, so dass diese beispielsweise bei:

1. serielle Zweidraht-Übertragung
2. parallel Übertragung über z. B. DualPort
3. als Busmaster
4. bei Netzwerken nach ISO/OSI bzw. TCP/IP oder
5. bei weiteren Herstellerspezifischen Transfermodi

eingesetzt werden kann. Dabei ist von besonderem Vorteil, dass je nach Logik der Peripheriebaugruppen der Plug&Play-Modus, Ereignissteuerung und Busmastering unterstützt wird und die Bussysteme nach Identifikation, bzw. im transparenten Modi gefahren werden können. The logic coupling of the bus systems is achieved by means of the microprocessor MP. Depending on the requirement, which peripheral modules are coupled, for example serial or parallel, analog or digital input or output or input / output modules, the design of this microprocessor MP is important. The universal bus coupling device according to the invention is an ideal addition to a consistent and retentive bus coupling, which is particularly required in highly available systems. The bus systems can be physically implemented in different ways without having to accept restrictions in the universal bus coupling device, so that these can be used, for example:

1. Two-wire serial transmission
2. parallel transmission via z. B. DualPort
3. as bus master
4. for networks according to ISO / OSI or TCP / IP or
5. with other manufacturer-specific transfer modes

can be used. It is particularly advantageous that, depending on the logic of the peripheral modules, the plug & play mode, event control and bus mastering is supported and the bus systems can be operated after identification or in transparent modes.

Unter der Voraussetzung die Hardware des Mikroprozessors MP unterstützt die Bussystem können folgende Funktionen abgearbeitet werden:

- Priorisierung der Peripheriekarten, z. B. P1 und P2, und das damit verbundene Datenhandling.
- Ereignisgesteuertes Informations- und Datenhandling. Die Peripheriekarten sind in der Lage Ereignisse (Interrupts) über gesonderte Signalleitungen bzw. Wireless (per Funk, Infrarot, etc.) zu generieren.
- Bus-Master Systeme, wobei die Peripheriekarten, z. B. P1 und P2, das Bussystem aktiv bedienen und in einen definierten Speicherbereich des Mikroprozessors MP schreiben. Dieses Verfahren ist Stand der Technik und wird z. B. von Ethernetbausteinen angewandt.
- Der Mikroprozessor MP verwaltet die Informationen jeder Peripheriebaugruppe, z. B. P1 und P2, in parametrierten Sektionen.
- Je nach Logik der Peripheriebaugruppen, melden sich diese beim Mikroprozessor MP an, bzw. werden per Ident-Abfrage durch den Mikroprozessor MP erkannt. Der so bekannte Plug&Play-Mode ist gegeben.
- Die Peripheriebaugruppen, z. B. P1 und P2, sind wahlweise in einfacher bzw. doppelter Höhe und Breite in einem Rack-System kombinierbar.
- Ist eine Segmentierung (Unterbrechung der Busse) notwendig, werden Signale auf den einen oder anderen Bus umgelenkt.
- Daraus ergibt sich eine hochdynamische Kombinationsvielfalt, die es dem Anwender ermöglicht, die erfindungsgemäße universelle Buskoppeleinrichtung zu konfigurieren.
- Der Mikroprozessor MP verwaltet die Daten beider Bussysteme. Hier gibt es den Ansatz:
- 1. dass der Mikroprozessor MP die Busse "kennt" und somit speziell reagieren kann und
- 2. einen transparenten Informations- und Datenfluss betreibt.

Provided the hardware of the MP microprocessor supports the bus system, the following functions can be processed:

- Prioritization of peripheral cards, e.g. B. P1 and P2, and the associated data handling.
- Event-controlled information and data handling. The peripheral cards are able to generate events (interrupts) via separate signal lines or wireless (via radio, infrared, etc.).
- Bus master systems, the peripheral cards, e.g. B. P1 and P2, actively operate the bus system and write in a defined memory area of the microprocessor MP. This method is state of the art and is used e.g. B. applied by Ethernet modules.
- The microprocessor MP manages the information of each peripheral module, e.g. B. P1 and P2, in parameterized sections.
- Depending on the logic of the peripheral modules, they log on to the microprocessor MP or are identified by the microprocessor MP by means of an identity query. The well-known plug & play mode is given.
- The peripheral modules, e.g. B. P1 and P2, can be combined in single or double height and width in a rack system.
- If segmentation (interruption of the buses) is necessary, signals are redirected to one or the other bus.
This results in a highly dynamic variety of combinations, which enables the user to configure the universal bus coupling device according to the invention.
- The microprocessor MP manages the data of both bus systems. Here is the approach:
- 1. that the microprocessor MP "knows" the buses and thus can react specifically and
- 2. operates a transparent flow of information and data.

Im Vergleich zum bekannten Stand der Technik keine Beschränkung bei der Buskopplung hinzunehmen. Von besonderer Bedeutung sind zudem die vielfältigen Einsatzmöglichkeiten, einschließlich der Möglichkeit zum Nachrüsten in bestehende Systeme sowie die flexible und kostengünstige Ausgestaltung, beispielsweise von Automatisierungslösungen. In comparison to the known prior art, there is no restriction on the Add bus coupling. The are also of particular importance wide range of uses, including the ability to Retrofit into existing systems as well as flexible and inexpensive Design, for example of automation solutions.

Alle dargestellten und beschriebenen Ausführungsmöglichkeiten, sowie alle in der Beschreibung und/oder der Zeichnung offenbarten neuen Einzelmerkmale und ihre Kombination untereinander, sind erfindungswesentlich. Beispielsweise können die Störungsmeldungen über jeden Internet Browser abgerufen werden; in den Mikroprozessor kann ein E-Mail Client integriert werden, damit das System ereignisgesteuert Mails verschicken und das Instandhaltungspersonal somit rechtzeitig, z. B. über Störungen, informiert werden kann u. a. All shown and described execution options, as well as all in the description and / or the drawing disclosed new individual features and their combination with one another are essential to the invention. For example the fault reports can be called up via any Internet browser; an e-mail client can be integrated into the microprocessor so that the The system sends event-driven emails and the maintenance staff thus in time, e.g. B. about malfunctions, can be informed u. a.

Claims

1. universal bus coupling device for coupling different bus systems of a microprocessor system,
with a microprocessor (MP) as master and with
a memory arrangement (SP) which is connected to the microprocessor (MP) and is connected to bus plugs of the bus systems (1.Bus, 2.Bus,..., n.Bus),
whereby all information to be exchanged between the bus systems (1.Bus, 2.Bus,..., n.Bus), such as data, control signals for the slaves of the peripherals (P1, P2, P3,...) are transmitted via the memory arrangement (SP) be and
wherein the microprocessor (MP) ensures the matching pinning on the bus connectors of the bus systems (1.Bus, 2.Bus,..., n.Bus).

2. Universal bus coupling device according to claim 1, characterized characterized that the memory arrangement (SP) as a serial / parallel Converter serves by the microprocessor (MP) the read / read cycle the memory addresses changed.

3. Universal bus coupling device according to claim 1, characterized characterized in that the signals of the respective bus system (1st bus, 2nd bus, , , ., n.Bus) each via a hierarchically arranged memory area of the Storage arrangement (SP) are performed.

4. Universal bus coupling device according to claim 1, characterized characterized that both bus structure and changes in the Peripherals (P1, P2, P3,..) For cyclically consecutive queries from Microprocessor (MP) determined and in the memory arrangement (SP) can be read, whereby a segmentation and equivalent circuit in respective bus system (1.Bus, 2.Bus,..., n.Bus) is made possible.

5. Universal bus coupling device according to claim 1 or 4, characterized characterized in that the slaves of the periphery (P1, P2, P3,..) each one Identifier is assigned and that when switching on a I / O module (P1, P2, P3,..) To the respective bus system (1st bus, 2.Bus,. , ., n.Bus), the microprocessor (MP) and the place of connection determined as well as in the respective peripheral module (P1, P2, P3,..) reads stored identifier and in the memory arrangement (SP) stores.