DE10123786A1 - Arrangement for the timely combination of two data streams - Google Patents

Arrangement for the timely combination of two data streams

Info

Publication number
DE10123786A1
DE10123786A1 DE10123786A DE10123786A DE10123786A1 DE 10123786 A1 DE10123786 A1 DE 10123786A1 DE 10123786 A DE10123786 A DE 10123786A DE 10123786 A DE10123786 A DE 10123786A DE 10123786 A1 DE10123786 A1 DE 10123786A1
Authority
DE
Germany
Prior art keywords
data stream
memory
delay element
read
video data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10123786A
Other languages
German (de)
Inventor
Matthias Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Corporate Intellectual Property GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Corporate Intellectual Property GmbH filed Critical Philips Corporate Intellectual Property GmbH
Priority to DE10123786A priority Critical patent/DE10123786A1/en
Priority to JP2002136775A priority patent/JP2003023606A/en
Priority to US10/144,432 priority patent/US6917387B2/en
Priority to EP02100485A priority patent/EP1259065A3/en
Publication of DE10123786A1 publication Critical patent/DE10123786A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H04N5/0736—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques

Abstract

Die erfindungsgemäße Anordndung zum zeitrichtigen Kombinieren eines ersten kontinuierlichen, digitalen Datenstromes (V1), der ein Synchronsignal (S) enthält, mit einem zweiten diskontinuierlichen digitalen Datenstrom (V2), weist die Anordnung zum Ausgleich dieser Diskontinuitäten auf: DOLLAR A - ein erstes Verzögerungsglied (2), das den ersten Datenstrom (V1) um eine erste vorgegebene Zeitspanne verzögert, DOLLAR A - ein zweites Verzögerungsglied (3), das das Synchronsignal (S) des ersten Datenstroms (V1) um eine zweite vorgegebene Zeitspanne verzögert, DOLLAR A - einen Speicher (4), in den der zweite Datenstrom (V2) nach Maßgabe eines Write-Pointers (WP) geschrieben und aus dem er nach Maßgabe eines Read-Pointers (RP) gelesen wird, wobei der Write-Pointer (WP) durch jeden Impuls des unverzögerten Synchronsignals (S; WPR) des ersten Datenstromes (V1) und der Read-Pointer (RP) durch jeden Impuls (RPR) des mittels des zweiten Verzögerungsgliedes (3) verzögerten Synchronsignals des ersten Datenstromes (V1) zurückgesetzt wird, d. h. an den Anfang des Speichers (4) gesetzt wird, und DOLLAR A - Mittel (6) zum Kombinieren oder Verarbeiten der Ausgangsdatenströme des ersten Verzögerungsglieds (2) und des Speichers (4), DOLLAR A wobei die erste Zeitspanne so gewählt ist, dass die Ausgangsdatenströme des ersten Verzögerungsglieds (2) und des Speichers (4) an den Mitteln (6) zum Kombinieren oder Verarbeiten in einer gewünschten zeitlichen Relation zueinander auftreten und wobei die zweite Zeitspanne so gewählt ist, ...The arrangement according to the invention for the correct combination of a first continuous digital data stream (V1), which contains a synchronizing signal (S), with a second discontinuous digital data stream (V2), has the arrangement for compensating for these discontinuities: DOLLAR A - a first delay element ( 2), which delays the first data stream (V1) by a first predetermined period of time, DOLLAR A - a second delay element (3), which delays the synchronous signal (S) of the first data stream (V1) by a second predetermined period of time, DOLLAR A - one Memory (4) into which the second data stream (V2) is written in accordance with a write pointer (WP) and from which it is read in accordance with a read pointer (RP), the write pointer (WP) being triggered by each pulse the undelayed synchronizing signal (S; WPR) of the first data stream (V1) and the read pointer (RP) by each pulse (RPR) of the synchronizing signal delayed by means of the second delay element (3) When the first data stream (V1) is reset, i. H. is placed at the beginning of the memory (4), and DOLLAR A means (6) for combining or processing the output data streams of the first delay element (2) and the memory (4), DOLLAR A, the first time period being chosen so that the Output data streams of the first delay element (2) and the memory (4) occur on the means (6) for combining or processing in a desired temporal relationship to one another and the second time period is selected so ...

Description

Die Erfindung betrifft eine Anordnung zum zeitrichtigen Kombinieren eines ersten, kontinuierlichen, digitalen Datenstroms, der ein Synchronsignal enthält, mit einem zweiten, diskontinuierlichen Digital-Datenstrom.The invention relates to an arrangement for the correct combination of a first, continuous digital data stream containing a synchronous signal with a second, discontinuous digital data stream.

Bei Kombinierung derartiger Datenströme besteht die ggf. der Wunsch, diese zeitrichtig, d. h. in bestimmter, konstanter zeitlicher Relation zueinander miteinander zu kombinieren. Ein Problem tritt hierbei dann auf, wenn einer Datenströme nicht zeitkontinuierlich vorliegt, sondern wenn dessen Bits mit zeitlichen Schwankungen auftreten, also Diskon­ tinuitäten zeitlicher Art in dem Datenstrom auftreten.When combining such data streams, there may be a desire to d. H. to combine with each other in a certain, constant temporal relationship. A problem occurs when a data stream is not continuous in time is present, but if its bits occur with temporal fluctuations, i.e. discount inconsistencies in time in the data stream.

Auch wenn hierzu, wie nach dem Stand der Technik bekannt, Zwischenspeicher eingesetzt werden, die in einem bestimmten Rhythmus ausgelesen werden, kann dieses Problem auf­ treten, da auch das Auslesen eines Speichers bestimmten zeitlichen Schwankungen unter­ legen sein kann, beispielsweise dann, wenn gleichzeitig in dem Speicher andere Schreib- oder Lesevorgänge stattfinden.Even if buffers are used for this, as is known from the prior art that are read out in a certain rhythm, this problem can arise occur because the reading of a memory is subject to certain temporal fluctuations can be placed, for example, if at the same time other write or reading operations take place.

Es ist Aufgabe der Erfindung, eine Anordnung der eingangs genannten Art anzugeben, bei der die zeitrichtige Kombination beider Datenströme gelingt.It is an object of the invention to provide an arrangement of the type mentioned at the beginning which succeeds in combining the two data streams at the right time.

Diese Aufgabe ist erfindungsgemäß durch die folgenden Merkmale des Patentanspruches 1 gelöst.This object is achieved by the following features of claim 1 solved.

Anordnung zum zeitrichtigen Kombinieren eines ersten, kontinuierlichen, digitalen Datenstromes, der ein Synchronsignal enthält, mit einem zweiten, diskontinuierlichen digitalen Datenstrom, wobei die Anordnung aufweist:
Arrangement for the correct combination of a first, continuous, digital data stream, which contains a synchronous signal, with a second, discontinuous digital data stream, the arrangement comprising:

  • - ein erstes Verzögerungsglied, das den ersten Datenstrom um eine erste vorgegebene Zeitspanne verzögert, - A first delay element, the first data stream by a first predetermined Time delayed,  
  • - ein zweites Verzögerungsglied, das das Synchronsignal des ersten Datenstroms um eine zweite vorgegebene Zeitspanne verzögert,- A second delay element that the synchronizing signal of the first data stream by one second predetermined time delayed,
  • - einen Speicher, in den der zweite Datenstrom nach Maßgabe eines Write-Pointers geschrieben und aus dem er nach Maßgabe eines Read-Pointers gelesen wird, wobei der Write-Pointer durch jeden Impuls des unverzögerten Synchronsignals des ersten Datenstromes und der Read-Pointer durch jeden Impuls des mittels des zweiten Verzögerungsgliedes verzögerten Synchronsignals des ersten Datenstromes zurückgesetzt wird, d. h. an den Anfang des Speichers gesetzt wird, und- A memory in which the second data stream in accordance with a write pointer written and from which it is read in accordance with a read pointer, the Write pointer through each pulse of the undelayed sync signal of the first Data stream and the read pointer by each pulse by means of the second Delayed synchronous signal of the first data stream is reset, d. H. is placed at the beginning of the memory, and
  • - Mittel zum Kombinieren oder Verarbeiten der Ausgangsdatenströme des ersten Verzögerungsglieds und des Speichers,- Means for combining or processing the output data streams of the first Delay element and the memory,

wobei die erste Zeitspanne so gewählt ist, dass die Ausgangsdatenströme des ersten Ver­ zögerungsglieds und des Speichers an den Mitteln zum Kombinieren oder Verarbeiten in einer gewünschten zeitlichen Relation zueinander auftreten, und wobei die zweite Zeit­ spanne so gewählt ist, dass der Read-Pointer währende des Lesevorgangs aus dem Speicher auch unter Berücksichtigung der in dem zweiten Datenstrom auftretenden Diskonti­ nuitäten den Write-Pointer nicht einholt.the first period of time being selected such that the output data streams of the first ver delay element and the memory on the means for combining or processing in a desired temporal relation to each other occur, and the second time span is selected so that the read pointer during the reading process from the memory also taking into account the discounts that occur in the second data stream The write pointer does not catch up.

Der erste Datenstrom ist kontinuierlich, d. h. die Zeitbasis, mit der er übertragen wird, unterliegt keinen wesentlichen Schwankungen. Dieser erste Datenstrom enthält ein Synchronsignal, das in der erfindungsgemäßen Anordnung zum Synchronisieren des zweiten Datenstrom verwendet wird.The first data stream is continuous, i.e. H. the time base with which it is transmitted is not subject to significant fluctuations. This first data stream contains a Synchronous signal that in the arrangement according to the invention for synchronizing the second data stream is used.

Der zweite Datenstrom liegt im Gegensatz zu dem ersten Datenstrom diskontinuierlich vor, d. h., dass die in ihm übertragenen Daten nicht in einem konstanten Zeitraster über­ tragen werden, sondern dass dieses Zeitraster Schwankungen unterliegt.In contrast to the first data stream, the second data stream is discontinuous before, d. that is, the data transmitted in it does not over a constant time frame will bear, but that this time grid is subject to fluctuations.

Werden diese beiden Datenströme ohne weitere Maßnahme miteinander kombiniert, so werden Bits verschiedener Positionen in den beiden Datenströmen miteinander kombi­ niert, je nachdem wie groß die Zeitbasis-Schwankungen in dem zweiten Datenstrom sind.If these two data streams are combined with one another without further action, then bits of different positions in the two data streams are combined depending on how large the time base fluctuations in the second data stream are.

Dies wird erfindungsgemäß durch einen speziellen Speicher vermieden, der mit einem sog. Write-Pointer und einem Read-Pointer arbeitet sowie durch eine spezielle Ansteuerung der Pointer. According to the invention, this is avoided by means of a special memory which is equipped with a so-called. Write pointer and a read pointer works as well as by a special control of the Pointer.  

Der Write-Pointer gibt die Position des Speichers an, in die aktuell die nächsten Daten geschrieben werden. Die Position des Read-Pointers gibt diejenige Position an, ab der die nächsten Daten aus dem Speicher gelesen werden. Der Speicher wird dazu verwendet, den zweiten Datenstrom zwischenzuspeichern und nach Maßgabe dieser beiden Pointer in dem Speicher abzuspeichern und aus diesem wieder auszulesen.The write pointer indicates the position of the memory in which the next data is currently to be written. The position of the read pointer indicates the position from which the next data can be read from the memory. The memory is used for the buffer the second data stream and in accordance with these two pointers in the Save memory and read it out again.

Der Write-Pointer wird durch jeden Impuls des unverzögerten Synchronsignals des ersten Datenstromes zurückgesetzt, d. h. an den Anfang des Speichers gesetzt. Nach dem Auf­ treten eines solchen Impulses werden die Daten des zweiten Datenstromes, also ab diesem Punkt in den Speicher geschrieben.The write pointer is activated by each pulse of the undelayed synchronous signal of the first Data stream reset, d. H. placed at the beginning of memory. After opening When such a pulse occurs, the data of the second data stream, that is to say from this Point written in memory.

Der Read-Pointer wird immer dann zurückgesetzt, wenn in dem mittels eines zweiten Ver­ zögerungsgliedes verzögerten Synchronsignal des ersten Datenstromes ein Impuls auftritt. Da dieses Signal, das zum Rücksetzen des Read-Pointers eingesetzt wird, gegenüber dem Signal zum Rücksetzen des Write-Pointers zeitversetzt auftritt, nämlich um den Zeitver­ satz, den das zweite Verzögerungsglied dem Synchronsignal zuführt, wird der Rücksetzgang des Read-Pointers entsprechend später stattfinden. Dies bedeutet, dass der Auslesevorgang aus dem Speicher zeitlich verzögert gegenüber dem Schreibvorgang beginnt.The read pointer is always reset when a second ver delayed synchronous signal of the first data stream a pulse occurs. Since this signal, which is used to reset the read pointer, is compared to the Signal for resetting the write pointer occurs with a time delay, namely by the time delay rate that the second delay element supplies to the synchronizing signal becomes the reset gear of the read pointer take place later accordingly. This means that the readout process starts from the memory with a time delay compared to the write process.

Dadurch können Schwankungen in der Zeitbasis des zweiten Datenstromes ausgeglichen werden, da durch den Vorlauf, den der Write-Pointe gegenüber dem Read-Pointer hat, ggf. auftretende Diskontinuitäten beim Schreibvorgang sich nicht unmittelbar auf den Lesevorgang auswirken, der zeitlich verzögert stattfindet. Dabei ist die Verzögerungszeit des Synchronsignals, also die Zeitspanne, mit der das zweite Verzögerungsglied das Synchronsignal verzögert, so zu wählen, dass der Read-Pointer während eines Lesevorgangs aus dem Speicher den Write-Pointer nicht einholt. Es kann ggf. vorkommen, dass der Write-Pointer aufgrund von Diskontinuitäten während einer begrenzten Zeit langsamer geschaltet wird, d. h. auf neue Positionen geschaltet wird, als der Read-Pointer. In dieser Situation holt der Read-Pointer den Write-Pointer tendenziell ein. Die zweite Zeitspanne ist so zu wählen, dass während eines Schreib- und Lesevorgangs aus dem Speicher auch unter Berücksichtigung derartiger Diskontinuitäten immer zuerst der Schreibvorgang und später der Lesevorgang stattfindet. This can compensate for fluctuations in the time base of the second data stream because the lead that the write point has over the read pointer any discontinuities that may occur during the writing process do not affect the Impact reading process that is delayed. Here is the delay time of the synchronous signal, that is the time span with which the second delay element Synchronous signal delayed, so that the read pointer should be selected during a read operation does not get the write pointer from the memory. It may happen that the Write pointer slower for a limited time due to discontinuities is switched, d. H. is switched to new positions as the read pointer. In this Situation, the read pointer tends to catch up with the write pointer. The second period is to be selected in such a way that also during a read and write process from the memory taking into account such discontinuities, the writing process and later the reading process takes place.  

Da die aus dem Speicher ausgelesenen Signale aufgrund dieser Konzeption relativ zeitlich verzögert werden, ist ein erstes Verzögerungsglied vorgesehen, welches den ersten Daten­ strom um eine solche Zeitspanne verzögert, dass die aus dem Speicher ausgelesenen Daten und die aus dem ersten Verzögerungsglied kommenden Daten an Mitteln zum Kombi­ nieren oder Verarbeiten diese Daten in einer gewünschten zeitlichen Relation zueinander auftreten. Mit anderen Worten: Die Verzögerung, die durch den Schreib- und Lesevor­ gang und den Versatz des Read-Pointers gegenüber dem Write-Pointer in dem Speicher auftritt, wird durch das erste Verzögerungsglied ausgeglichen.Because the signals read from the memory are relatively temporal due to this design are delayed, a first delay element is provided which corresponds to the first data current is delayed by such a period of time that the data read from the memory and the data coming from the first delay element on means for combination kidney or process this data in a desired temporal relation to each other occur. In other words, the delay caused by the read and write and the offset of the read pointer compared to the write pointer in the memory occurs, is compensated for by the first delay element.

Durch die erfindungsgemäße Anordnungen können Zeitbasis-Schwankungen in dem zweiten Datenstrom vollständig ausgeglichen werden, und die beiden Datenströme können in gewünschter Weise Bit-genau miteinander kombiniert werden.The arrangements according to the invention can cause time base fluctuations in the second data stream can be completely balanced, and the two data streams can can be combined with one another in the desired manner.

Dies ist insbesondere dann von Bedeutung, wenn es sich bei den Datenströmen um Video- Datenströme handelt, wie gemäß einer Ausgestaltung der Erfindung nach Anspruch 2 vor­ gesehen ist. In diesem Fall handelt es sich bei dem Synchronsignal des ersten Video-Daten­ stromes um ein horizontales Synchronsignal. Die erfindungsgemäße Anordnung kann in diesem Fall vorteilhaft dazu eingesetzt werden, die beiden Video-Datenströme bildpunkt­ genau miteinander zu kombinieren, obwohl in dem zweiten Video-Datenstrom Zeitbasis­ fehler, d. h. Diskontinuitäten, auftreten.This is particularly important if the data streams are video Data streams acts as before according to an embodiment of the invention according to claim 2 is seen. In this case it is the synchronous signal of the first video data current around a horizontal synchronizing signal. The arrangement according to the invention can in In this case, the two video data streams can advantageously be used for the pixel to combine exactly with one another, although in the second video data stream time base error, d. H. Discontinuities.

Für den Einsatz der erfindungsgemäßen Anordnung für derartige Video-Datenströme ist es vorteilhaft, wie gemäß einer weiteren Ausgestaltung der Erfindung nach Anspruch 3 vorge­ sehen ist, den Speicher als Zeilenspeicher auszubilden, der die Daten einer Bildzeile des zweiten Video-Datenstromes aufzunehmen in der Lage ist. Es werden dann mit jedem Impuls des horizontalen Synchronsignals des ersten Video-Datenstromes der Write-Pointer dieses Zeilenspeichers unverzögert um die vorgegebene zweite Zeitspanne der Read-Pointer dieses Speichers zurückgesetzt. Dies geschieht jeweils am Ende einer Bildzeile, so dass die nächste Bildzeile wieder beginnend an den Anfang des Zeilenspeichers geschrieben werden kann und zeitverzögert gemäß Position des Read-Pointers wieder ausgelesen wird. It is for the use of the arrangement according to the invention for such video data streams advantageous, as featured according to a further embodiment of the invention according to claim 3 see is to design the memory as a line memory that the data of a picture line of the second video data stream is able to record. It will be with everyone Pulse of the horizontal synchronizing signal of the first video data stream the write pointer this line memory without delay by the predetermined second time period of the read pointer this memory reset. This happens at the end of a picture line, so that the the next image line, starting again at the beginning of the line memory can be read out again with a time delay according to the position of the read pointer.  

Die Diskontinuitäten des zweiten Datenstromes bzw. Video-Datenstromes können verschiedene Ursachen haben. Beispielsweise kann es so sein, wie gemäß einer weiteren Ausgestaltung der Erfindung nach Anspruch 4 vorgesehen, dass der zweite Video-Daten­ strom aus einem externen SDRAM stammt und die Diskontinuitäten durch den Auslese­ vorgang aus diesem SDRAM entstehen. Diese Situation ist bei der Verarbeitung von Video-Signalen relativ häufig. Diese Diskontinuitäten können beispielsweise auch dadurch entstehen, dass das SDRAM auch andere Daten aufnimmt, die in das SDRAM geschrieben bzw. aus diesem gelesenen werden müssen. Dadurch können beim Auslesevorgang der Video-Daten aus dem SDRAM Zeitverzögerungen auftreten, da ggf. zuerst die anderen Daten geschrieben bzw. gelesen werden.The discontinuities of the second data stream or video data stream can have different causes. For example, it can be as according to another Embodiment of the invention provided according to claim 4 that the second video data electricity comes from an external SDRAM and the discontinuities due to the selection process from this SDRAM. This situation is in the processing of Video signals relatively common. These discontinuities can also result from this, for example arise that the SDRAM also records other data written in the SDRAM or must be read from it. As a result, the Video data from the SDRAM time delays occur because the others may be the first Data are written or read.

Wird die erfindungsgemäße Anordnung für Video-Datenströme eingesetzt, so kann sie vorteilhaft dazu vorgesehen sein, wie dies gemäß einer weiteren Ausgestaltung der Erfindung nach Anspruch 5 vorgesehen ist, dass die Datenströme für Zwecke einer Rauschreduktion des ersten oder zweiten Video-Datenstromes miteinander kombiniert werden.If the arrangement according to the invention is used for video data streams, it can can advantageously be provided, as in a further embodiment of the Invention according to claim 5 is provided that the data streams for the purpose of a Noise reduction of the first or second video data stream combined with one another become.

Eine andere vorteilhafte Anwendung der erfindungsgemäßen Anordnung besteht für Video-Datenströme gemäß Anspruch 6 darin, die Kombination der Datenströme zur Erzeugung einer Bild-im-Bild-Funktion einzusetzen.Another advantageous application of the arrangement according to the invention is for Video data streams according to claim 6, the combination of the data streams for Use a picture-in-picture function.

Die erfindungsgemäße Anordnung eignet sich deshalb besonders für die Verarbeitung von Video-Datenströmen, weil es bei deren Kombination tatsächlich darauf ankommt, dass in beiden Datenströme keine Zeitbasis-Schwankungen vorhanden sind und die Datenströme bildpunktgenau miteinander kombiniert werden. Ist dies nicht der Fall, treten Bild­ störungen in dem kombinierten Signal auf. Diese können durch die erfindungsgemäße Anordnung verhindert werden.The arrangement according to the invention is therefore particularly suitable for the processing of Video data streams, because when they are combined it really matters that in there are no time base fluctuations in both data streams and the data streams can be combined with each other precisely. If not, kick the picture interference in the combined signal. These can by the invention Arrangement can be prevented.

Nachfolgend wird ein Ausführungsbeispiel der erfindungsgemäßen Anordnung anhand der einzigen Figur der Zeichnung näher erläutert. An exemplary embodiment of the arrangement according to the invention is described below with reference to FIG single figure of the drawing explained.  

Die einzige Figur zeigt in Form eines Blockschaltbildes eine erfindungsgemäße Anordnung zum Kombinieren eines ersten Video-Datenstromes V1S und eines zweiten Video-Daten­ stromes V2.The single figure shows an arrangement according to the invention in the form of a block diagram for combining a first video data stream V1S and a second video data current V2.

Der erste Video-Datenstrom V1S enthält ein Synchronsignal S. Es wird davon ausge­ gangen, dass der erste Video-Datenstrom V1 bzw. V1S keine störende Zeitbasis- Schwankungen aufweist, d. h. kontinuierlich vorliegt.The first video data stream V1S contains a synchronizing signal S. It is assumed from this that the first video data stream V1 or V1S has no disturbing time base Fluctuations, i. H. continuously available.

Der zweite Video-Datenstrom V2 weist jedoch Zeitbasis-Schwankungen auf, d. h. die einzelnen Bits oder Bites dieses Signals treten nicht in konstantem zeitlichen Abstand zueinander auf bzw. treten nicht in einem festen Zeitraster auf. Diese Diskontinuitäten des zweiten Video-Datenstroms werden mittels der erfindungsgemäßen Anordnung beseitigt, so dass die beiden Video-Datenströme miteinander kombiniert werden können.The second video data stream V2, however, has time base fluctuations, i. H. the individual bits or bites of this signal do not occur at a constant time interval to each other or do not occur in a fixed time grid. These discontinuities of the second video data stream are eliminated by means of the arrangement according to the invention, so that the two video data streams can be combined.

Das Blockschaltbild gemäß der Figur zeigt zunächst eine Trennstufe 1, in der der erste Video-Datenstrom V1S von seinem Synchronsignal S abgetrennt wird. Der erste Video- Datenstrom V1 wird nachfolgend einem ersten Verzögerungsglied 2 zugeführt, in welchem er um eine erste vorgegebene Zeitspanne verzögert wird, auf deren Dauer weiter unten noch einzugehen sein wird.The block diagram according to the figure first shows a separation stage 1 , in which the first video data stream V1S is separated from its synchronization signal S. The first video data stream V1 is subsequently fed to a first delay element 2 , in which it is delayed by a first predetermined period of time, the duration of which will be discussed further below.

Das aus dem ersten Video-Datenstrom V1S abgetrennte Synchronsignal, bei dem es sich um ein Horizontal-Synchronsignal handelt, wird einerseits einem zweiten Verzögerungs­ glied 3 zugeführt, das dieses Signal um eine zweite vorgegebene Zeitspanne verzögert. Das entsprechend verzögerte Signal, das das zweite Verzögerungsglied 3 liefert, dient als Rück­ setzsignal für ein Read-Pointer eines Zeilenspeichers 4 und ist in der Figur mit RPR gekennzeichnet.The separated from the first video data stream V1S synchronizing signal, which is a horizontal synchronizing signal, is on the one hand fed to a second delay element 3 , which delays this signal by a second predetermined period of time. The corresponding delayed signal that the second delay element 3 supplies serves as a reset signal for a read pointer of a line memory 4 and is identified in the figure by RPR.

Das unverzögerte Horizontal-Synchronsignal S des ersten Video-Datenstromes gelangt außerdem in unverzögerte Weise als Signal WPR ebenfalls an den Zeilenspeicher 4 und dient als Rücksetzsignal für einen Write-Pointer dieses Zeilenspeichers 4. The undelayed horizontal synchronizing signal S of the first video data stream also reaches the line memory 4 in an undelayed manner as signal WPR and serves as a reset signal for a write pointer of this line memory 4 .

In dem Ausführungsbeispiel gemäß der Figur wird davon ausgegangen, dass der zweite Video-Datenstrom V2 aus einem externen Speicher, insbesondere einem SDRAM 5 kommt. Der Auslesevorgang der Daten aus dem SDRAM 5 kann ggf. diskontinuierlich erfolgen, beispielsweise, weil das SDRAM 5 auch zum Speichern anderer Daten eingesetzt wird. Der Video-Datenstrom V2 liegt also wie oben bereits erläutert, diskontinuierlich vor und gelangt entsprechend in den Zeilenspeicher 4, bei dem es sich um einen Zeilen­ speicher handelt, der eine Zeile eines Video-Datenstromes aufnehmen kann.In the exemplary embodiment according to the figure, it is assumed that the second video data stream V2 comes from an external memory, in particular an SDRAM 5 . The reading process of the data from the SDRAM 5 can optionally be carried out discontinuously, for example because the SDRAM 5 is also used to store other data. The video data stream V2 is therefore, as already explained above, discontinuous and accordingly arrives in the line memory 4 , which is a line memory which can accommodate a line of a video data stream.

Die Stelle des Speichers, in die die aktuellen Video-Daten des zweiten Video-Datenstromes V2 in den Zeilenspeicher 4 geschrieben werden, wird durch einen sog. Write-Pointer bestimmt, der in der Figur mit WP gekennzeichnet ist. Die Position des Write-Pointers wird laufend verändert, d. h., ist eine bestimmte Position des Zeilenspeichers 4 mit neuen Daten beschrieben worden, so rückt der Write-Pointer an die nächste freie Position.The location of the memory into which the current video data of the second video data stream V2 is written in the line memory 4 is determined by a so-called write pointer, which is identified by WP in the figure. The position of the write pointer is changed continuously, ie if a specific position of the line memory 4 has been written with new data, the write pointer moves to the next free position.

Der Write-Pointer wird durch das Signal WPR zurückgesetzt. Dies bedeutete also, dass mit jedem Auftreten eines Impulses in dem Horizontal-Synchronsignal des ersten Video- Datenstromes V1S der Write-Pointer WP des Zeilenspeichers 4 an dessen Anfang zurück­ gesetzt wird. Nachfolgend werden Daten des zweiten Video-Datenstromes V2 nach Maß­ gabe der sich ständig weiterschiebenden Position des Write-Pointers in den Zeilen­ speicher 4 geschrieben.The write pointer is reset by the WPR signal. This therefore meant that the first video data stream V1S, the write pointer WP of the line memory 4 is set back at its beginning with each occurrence of a pulse in the horizontal synchronizing signal. In the following, data of the second video data stream V2 are written in the line memory 4 in accordance with the position of the write pointer that is constantly shifting.

Es findet gleichzeitig ein Auslesevorgang aus dem Zeilenspeicher 4 statt, welcher nach Maßgabe eines Read-Pointers, der in der Figur mit RP gekennzeichnet ist, vorgenommen wird. Der Rücksetzvorgang wird durch das mittels des zweiten Verzögerungsgliedes 3 verzögerten Horizontal-Synchronsignal des ersten Video-Datenstromes vorgenommen. Durch diese Verzögerung wird erreicht, dass der Read-Pointer später zurückgesetzt wird und somit auch der Auslesevorgang zeitlich verzögert stattfindet. Mit anderen Worten läuft der Read-Pointer beim Auslesevorgang dem Write-Pointer hinterher.At the same time, a read-out process takes place from the line memory 4 , which is carried out in accordance with a read pointer, which is identified by RP in the figure. The reset process is carried out by the horizontal synchronizing signal of the first video data stream delayed by means of the second delay element 3 . This delay means that the read pointer is reset later and the reading process is therefore also delayed. In other words, the read pointer follows the write pointer during the readout process.

Treten nun in der Zeitbasis des zweiten Video-Datenstromes V2 Diskontinuitäten auf, so kann es vorkommen, dass der Write-Pointer während einer begrenzten Zeit langsamer fortbewegt wird als der Read-Pointer, da während dieser Zeit weniger Daten des zweiten Video-Datenstromes auftreten als dies im Mittel der Fall ist. Es kann natürlich auch der umgekehrte Fall eintreten, dass mehr Daten auftreten als im Mittel vorgesehen, so dass sich die Position des Write-Pointers von der des Read-Pointers wieder weiter entfernt.If discontinuities now occur in the time base of the second video data stream V2, see above it can happen that the write pointer slows down for a limited time is moved forward than the read pointer, since less data of the second one is used during this time  Video data stream occur than is the case on average. Of course it can also Conversely, there is more data than expected on average, so that the position of the write pointer is further away from that of the read pointer.

Die mittels des zweiten Verzögerungsgliedes 3 erzeugte Verzögerung des Horizontal- Synchronsignals des ersten Video-Datenstromes V1S ist dabei so zu wählen, dass auch bei Auftreten derartiger Diskontinuitäten bei einem Auslesevorgang der Daten aus dem Zeilenspeicher 4 der Read-Pointer RP den Write-Pointer WP niemals einholt, also nicht dessen Position erreicht.The delay produced by the second delay element 3 of the horizontal synchronizing signal of the first video data stream V1S is to be chosen so that even with occurrence of such discontinuities during a read operation of data from the line memory 4, the read pointer RP the write pointer WP never catches up, i.e. does not reach its position.

Die Größe der zweiten Verzögerungsspanne ist also gemäß der Größe der Diskontinuitäten in dem zweiten Video-Datenstrom einzustellen.The size of the second delay span is therefore according to the size of the discontinuities in the second video stream.

Entsprechend dem Write-Pointer WP wird der Auslesevorgang aus dem Zeilenspeicher 4 mittels des Read-Pointers RP so vorgenommen, dass nach einem Rücksetzvorgang die Position des Read-Pointers in dem Zeilenspeicher 4 laufend verändert wird, d. h. nach Auslesen von Daten einer bestimmten Position in dem Zeilenspeicher 4 rückt der Read- Pointer an die nächste Position vor, so dass als nächstes die Daten aus dieser Position ausgelesen werden.According to the write pointer WP, the read-out process from the line memory 4 is carried out by means of the read pointer RP in such a way that the position of the read pointer in the line memory 4 is continuously changed after a reset process, ie after reading out data of a specific position in the Line memory 4 advances the read pointer to the next position, so that the data from this position are read out next.

Durch die oben erläuterte Arbeitsweise des zweiten Zeilenspeichers 4 tritt der nach Maß­ gabe des Read-Pointers aus dem Zeilenspeicher 4 ausgelesene Datenstrom zeitlich verzögert auf. Er liegt jedoch nunmehr als kontinuierlicher Datenstrom vor, da die Position des Read-Pointers zeitkontinuierlich in gewünschter Weise verändert wird und somit die ausgelesenen Video-Daten kontinuierlich vorliegen.Due to the above-described mode of operation of the second line memory 4 , the data stream read from the line memory 4 in accordance with the read pointer occurs with a time delay. However, it is now available as a continuous data stream, since the position of the read pointer is changed continuously in the desired manner over time, and the video data read out are thus continuously available.

Es tritt jedoch insgesamt eine Zeitverzögerung durch das Schreiben und Lesen in bzw. aus dem Zeilenspeicher 4 auf, die mittels der ersten vorgegeben Zeitspanne des ersten Ver­ zögerungsgliedes 2 so ausgeglichen wird, dass der erste Video-Datenstrom 1 um eine solche Zeitspanne verzögert wird, dass eine gewünschte zeitliche Relation der Ausgangssignale des ersten Verzögerungsgliedes 2 und der Ausgangssignale des Zeilenspeichers 4 zueinander auftritt. However, there is an overall time delay due to writing and reading into or from the line memory 4 , which is compensated for by means of the first predetermined time period of the first delay element 2 such that the first video data stream 1 is delayed by such a time period that a desired temporal relation of the output signals of the first delay element 2 and the output signals of the line memory 4 to one another occurs.

Diese beiden Signale werden nämlich Mitteln 6 zum Verarbeiten oder Kombinieren dieser beiden Signale zugeführt und sollen an den Eingängen dieser Mittel 6 in gewünschter zeit­ licher Relation zueinander auftreten.These two signals are namely supplied to means 6 for processing or combining these two signals and are to occur at the inputs of these means 6 in the desired time relation to one another.

In dem Ausführungsbeispiel gemäß der Figur handelt es sich bei den Mitteln 6 um einen Multiplexer, der mittels eines Steuersignals M angesteuert wird, und der ausgangsseitig ein Video-Signal VO liefert. In dem Beispiel gemäß der Figur kann auf diese Weise eine Bild­ im-Bild-Funktion erzeugt werden. Für eine solche Funktion müssen die beiden mit­ einander kombinierten Video-Signale exakt in einer gewünschten bzw. erforderlichen zeit­ lichen Relation zueinander vorliegen, was mittels der erfindungsgemäßen Anordnung gelingt, obwohl der zweite Video-Datenstrom V2 aus dem externen SD-Raum 5 diskon­ tinuierlich ausgelesen wird und somit diskontinuierlich vorliegt.In the exemplary embodiment according to the figure, the means 6 are a multiplexer which is controlled by means of a control signal M and which supplies a video signal VO on the output side. In the example according to the figure, a picture-in-picture function can be generated in this way. For such a function, the two video signals combined with one another must be exactly in a desired or required temporal relationship to one another, which succeeds by means of the arrangement according to the invention, although the second video data stream V2 is read out discontinuously from the external SD space 5 and is therefore discontinuous.

Je nach Anwendung kann in der erfindungsgemäßen Anordnung statt des Zeilenspeichers 4 auch ein anderer Speicher vorgesehen sein. Auch ist die erfindungsgemäße Anordnung nicht nur für Video-Datenströme, sondern grundsätzlich für beliebige Datenströme einsetzbar.Depending on the application, another memory can also be provided in the arrangement according to the invention instead of the line memory 4 . The arrangement according to the invention can also be used not only for video data streams, but in principle for any data streams.

Durch den Zeilenspeicher 4 der erfindungsgemäßen Anordnung und die spezielle Art des Rücksetzens von Write-Pointer und Read-Pointer gelingt es, Diskontinuitäten in einem der Datenströme vollständig auszugleichen. Die dabei auftretenden Verzögerungszeiten werden durch das erste Verzögerungsglied 2 ausgeglichen.The line memory 4 of the arrangement according to the invention and the special type of resetting the write pointer and read pointer make it possible to completely compensate for discontinuities in one of the data streams. The delay times that occur are compensated for by the first delay element 2 .

Als Ergebnis liefert die erfindungsgemäße Anordnung die beiden Datenströme in gewünschter zeitlicher Relation zueinander und ohne Diskontinuitäten.As a result, the arrangement according to the invention supplies the two data streams in desired temporal relation to each other and without discontinuities.

Claims (6)

1. Anordnung zum zeitrichtigen Kombinieren eines ersten, kontinuierlichen, digitalen Datenstromes (V1), der ein Synchronsignal (S) enthält, mit einem zweiten, diskontinuierlichen digitalen Datenstrom (V2), wobei die Anordnung aufweist:
ein erstes Verzögerungsglied (2), das den ersten Datenstrom (V1) um eine erste vorgegebene Zeitspanne verzögert,
ein zweites Verzögerungsglied (3), das das Synchronsignal (S) des ersten Datenstroms (V1) um eine zweite vorgegebene Zeitspanne verzögert,
einen Speicher (4), in den der zweite Datenstrom (V2) nach Maßgabe eines Write- Pointers (WP) geschrieben und aus dem er nach Maßgabe eines Read-Pointers (RP) gelesen wird, wobei der Write-Pointer (WP) durch jeden Impuls des unverzögerten Synchronsignals (S; WPR) des ersten Datenstromes (V1) und der Read-Pointer (RP) durch jeden Impuls (RPR) des mittels des zweiten Verzögerungsgliedes (3) verzögerten Synchronsignals des ersten Datenstromes (V1) zurückgesetzt wird, d. h. an den Anfang des Speichers (4) gesetzt wird, und
Mittel (6) zum Kombinieren oder Verarbeiten der Ausgangsdatenströme des ersten Verzögerungsglieds (2) und des Speichers (4),
wobei die erste Zeitspanne so gewählt ist, dass die Ausgangsdatenströme des ersten Verzögerungsglieds (2) und des Speichers (4) an den Mitteln (6) zum Kombinieren oder Verarbeiten in einer gewünschten zeitlichen Relation zueinander auftreten, und wobei die zweite Zeitspanne so gewählt ist, dass der Read-Pointer (RP) währende des Lesevorgangs aus dem Speicher (4) auch unter Berücksichtigung der in dem zweiten Datenstrom (V2) auftretenden Diskontinuitäten den Write-Pointer (WP) nicht einholt. 1. Arrangement for the correct combination of a first, continuous, digital data stream (V1), which contains a synchronous signal (S), with a second, discontinuous digital data stream (V2), the arrangement comprising:
a first delay element ( 2 ) which delays the first data stream (V1) by a first predetermined period of time,
a second delay element ( 3 ) which delays the synchronous signal (S) of the first data stream (V1) by a second predetermined period of time,
a memory ( 4 ) into which the second data stream (V2) is written in accordance with a write pointer (WP) and from which it is read in accordance with a read pointer (RP), the write pointer (WP) being read by each Pulse of the undelayed sync signal (S; WPR) of the first data stream (V1) and the read pointer (RP) is reset by each pulse (RPR) of the sync signal of the first data stream (V1) delayed by the second delay element ( 3 ), ie on the beginning of the memory ( 4 ) is set, and
Means ( 6 ) for combining or processing the output data streams of the first delay element ( 2 ) and the memory ( 4 ),
wherein the first time period is selected such that the output data streams of the first delay element ( 2 ) and of the memory ( 4 ) occur at the means ( 6 ) for combining or processing in a desired temporal relationship to one another, and the second time period is selected such that that the read pointer (RP) does not catch up with the write pointer (WP) during the reading process from the memory ( 4 ), even taking into account the discontinuities occurring in the second data stream (V2). 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass es sich bei den Datenströmen (V1, V2) um Video-Datenströme handelt, von denen der erste als Synchronisationssignal (S) ein Horizontal-Synchronsignal enthält.2. Arrangement according to claim 1, characterized, that the data streams (V1, V2) are video data streams, of which the first contains a horizontal synchronizing signal as the synchronization signal (S). 3. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dass als Speicher (4) ein Zeilenspeicher vorgesehen ist, der die Daten einer Bildzeile des zweiten Video-Datenstromes (V2) aufzunehmen in der Lage ist.3. Arrangement according to claims 1 and 2, characterized in that a line memory is provided as the memory ( 4 ), which is able to record the data of one image line of the second video data stream (V2). 4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass der zweite Video-Datenstrom (V2) aus einem externen SDRAM (5) kommt und dass die Diskontinuitäten dieses Datenstromes durch den Auslesevorgang aus diesem SDRAM (5) entstehen.4. Arrangement according to claim 1, characterized in that the second video data stream (V2) comes from an external SDRAM ( 5 ) and that the discontinuities of this data stream arise from the reading process from this SDRAM ( 5 ). 5. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dass die Mittel (6) zum Kombinieren oder Verarbeiten der Ausgangsdatenströme des ersten Verzögerungsglieds (2) und des Speichers (4) einer Rauschreduktion des ersten oder zweiten Video-Datentstromes (V1; V2) dienen.5. Arrangement according to claims 1 and 2, characterized in that the means ( 6 ) for combining or processing the output data streams of the first delay element ( 2 ) and the memory ( 4 ) a noise reduction of the first or second video data stream (V1; V2 ) serve. 6. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dass die Mittel (6) zum Kombinieren oder Verarbeiten der Ausgangsdatenströme des ersten Verzögerungsglieds (2) und des Speichers (4) dazu dienen, einen der Video-Datenströme (V1; V2) mit dem anderen Video-Datenstrom (V1; V2) so zu kombinieren, dass eine Bild­ im-Bild-Funktion realisiert wird.6. Arrangement according to claims 1 and 2, characterized in that the means ( 6 ) for combining or processing the output data streams of the first delay element ( 2 ) and the memory ( 4 ) serve to one of the video data streams (V1; V2) to be combined with the other video data stream (V1; V2) so that a picture-in-picture function is realized.
DE10123786A 2001-05-16 2001-05-16 Arrangement for the timely combination of two data streams Withdrawn DE10123786A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10123786A DE10123786A1 (en) 2001-05-16 2001-05-16 Arrangement for the timely combination of two data streams
JP2002136775A JP2003023606A (en) 2001-05-16 2002-05-13 Time correction combination apparatus for two data streams
US10/144,432 US6917387B2 (en) 2001-05-16 2002-05-13 Arrangement for time-correct combination of two data streams
EP02100485A EP1259065A3 (en) 2001-05-16 2002-05-14 Device for correct combination of two data streams

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10123786A DE10123786A1 (en) 2001-05-16 2001-05-16 Arrangement for the timely combination of two data streams

Publications (1)

Publication Number Publication Date
DE10123786A1 true DE10123786A1 (en) 2002-11-21

Family

ID=7684975

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10123786A Withdrawn DE10123786A1 (en) 2001-05-16 2001-05-16 Arrangement for the timely combination of two data streams

Country Status (4)

Country Link
US (1) US6917387B2 (en)
EP (1) EP1259065A3 (en)
JP (1) JP2003023606A (en)
DE (1) DE10123786A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737935B1 (en) * 2006-07-31 2007-07-13 삼성전자주식회사 Bit interleaver and method of bit interleaving using the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532547A (en) * 1982-03-31 1985-07-30 Ampex Corporation Video device synchronization system
DE4231308C1 (en) * 1992-09-18 1994-01-27 Siemens Ag Method for image correction in a picture-in-picture display of interlaced television or video signals and circuit arrangement for carrying out the same
JPH08256291A (en) * 1994-12-19 1996-10-01 Samsung Electron Co Ltd Image superposing device
DE59605342D1 (en) * 1995-04-21 2000-07-06 Siemens Ag Process and circuit arrangement for picture-in-picture overlay
US5914757A (en) * 1997-04-21 1999-06-22 Philips Electronics North America Corporation Synchronization of multiple video and graphic sources with a display using a slow PLL approach
EP1159827B1 (en) * 1999-03-04 2003-01-22 Infineon Technologies AG Controlling a memory used for picture-in-picture display

Also Published As

Publication number Publication date
US6917387B2 (en) 2005-07-12
EP1259065A2 (en) 2002-11-20
EP1259065A3 (en) 2006-03-08
US20020181638A1 (en) 2002-12-05
JP2003023606A (en) 2003-01-24

Similar Documents

Publication Publication Date Title
DE2703578C2 (en) Video data storage
DE3233288C2 (en)
DE60103965T2 (en) Updating raster images in a display device with a frame buffer
DE3223658C2 (en) A system and method for converting an interlaced video signal to an interlaced video signal
DE2703579C2 (en) Arrangement for processing video signals
DE69934401T2 (en) DATA ACQUISITION SYSTEM WITH MEANS FOR ANALYSIS AND STORAGE IN REAL TIME
DE2853239C2 (en)
DE3044761A1 (en) DIGITAL MAGNIFICATION SYSTEM FOR A SCANNED IMAGE
DE3203978C2 (en)
DE3340919C2 (en)
DE2023693A1 (en)
EP0180661B1 (en) Television receiver with flicker-free reproduction of an interlaced video signal
DE2412962A1 (en) METHOD FOR TIME MULTIPLEX TRANSMISSION OF DATA
DE2849025A1 (en) PROCESS AND DEVICE FOR DERIVING A GUETEPARAMETER FROM A TEST SIGNAL PREFERRED INTO A TELEVISION SIGNAL
DE2849983C2 (en) Circuit arrangement and method for automatic differentiation between several standard information contained in a time code signal
EP2085890A1 (en) Method for transmitting data between at least two speed domains
DE3327114C2 (en) Pulse generator for generating sampling pulses
DE1964191A1 (en) Time division multiplexing
DE2226313A1 (en) CIRCUIT ARRANGEMENT FOR THE MOTION CONTROL OF A MULTI-LINE GRID
DE10123786A1 (en) Arrangement for the timely combination of two data streams
WO2005086408A1 (en) Interface device and method for synchronizing data
EP0637170A2 (en) Circuit for synchronizing a data flow
DE3903922C2 (en) Device for synchronizing video signals
EP0588110B1 (en) Method and device for picture correction in a picture-in-picture display of interlaced video signals
DE2515260A1 (en) OPERATING ARRANGEMENT

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: PHILIPS INTELLECTUAL PROPERTY & STANDARDS GMBH, 20

8139 Disposal/non-payment of the annual fee