DE10123464A1 - Testing layout structures of integrated electrical circuits involves checking layout structures in selected layout level by comparing selected structural elements with selected pattern(s) - Google Patents

Testing layout structures of integrated electrical circuits involves checking layout structures in selected layout level by comparing selected structural elements with selected pattern(s)

Info

Publication number
DE10123464A1
DE10123464A1 DE2001123464 DE10123464A DE10123464A1 DE 10123464 A1 DE10123464 A1 DE 10123464A1 DE 2001123464 DE2001123464 DE 2001123464 DE 10123464 A DE10123464 A DE 10123464A DE 10123464 A1 DE10123464 A1 DE 10123464A1
Authority
DE
Germany
Prior art keywords
layout
structural element
pattern
polygon
structural
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2001123464
Other languages
German (de)
Other versions
DE10123464B4 (en
Inventor
Wolfgang Meier
Brigitte Seyl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001123464 priority Critical patent/DE10123464B4/en
Publication of DE10123464A1 publication Critical patent/DE10123464A1/en
Application granted granted Critical
Publication of DE10123464B4 publication Critical patent/DE10123464B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

The method involves selecting at least one layout level (33-35) to be checked, selecting at least one for a pattern to be used for checking, checking the layout structures within the selected layout level with the selected pattern(s), whereby the structural elements (27-29) of the layout structure are determined, each element is compared with the selected pattern(s) and each element with coincidences and/or differences are noted and output. Independent claims are also included for: (1) a computer program product; (2) a data medium with a computer program product; (3) a method for downloading a computer program product and (4) a computer program from an electronic data network.

Description

Die Erfindung betrifft ein Verfahren zur Prüfung von Lay­ outstrukturen von integrierten elektrischen Schaltungen, bei dem Layoutstrukturen durch Vergleiche mit definierten Mustern auf Übereinstimmung und/oder auf Abweichungen prüfbar sind.The invention relates to a method for testing lay outstructures of integrated electrical circuits, at the layout structures by comparison with defined patterns can be checked for agreement and / or for deviations.

Im Stand der Technik zur Prüfung von Layoutstrukturen von in­ tegrierten elektrischen Schaltungen sind vor allem Layout- Verifikationsprogramme bekannt, die anhand von Standard- Operationen wie Abstandmessungen oder booleschen Verknüpfungen aus Layout- oder Maskenebenen neue Ebenen ableiten und diese so erzeugten Ebenen mit starren Regeln, meistens mit identi­ schen Werten für alle Strukturen überprüfen. Die Überprüfung von Layoutstrukturen erfolgt meist durch Kombination einer Vielzahl von Standard-Operationen.In the prior art for checking layout structures of in integrated electrical circuits are primarily layout Verification programs known, which are based on standard Operations such as distance measurements or Boolean operations derive new levels from layout or mask levels and these so created layers with rigid rules, mostly with identi Check the values for all structures. The verification of layout structures is usually done by combining one Variety of standard operations.

Bei der Herstellung von integrierten elektrischen Schaltungen treten Abweichungen auf sowohl durch Toleranzen bei den chemi­ schen Fertigungsprozessen als auch durch Abweichungen, die bei der Projektion von Masken auf die Lackschicht des Halbleiter- Rohlings entstehen und die durch Interferenzerscheinungen auf­ grund der sehr geringen im Bereich der Lichtwellenlänge lie­ genden Strukturabmessungen bedingt sind.In the manufacture of integrated electrical circuits deviations occur both due to tolerances in the chemi manufacturing processes as well as deviations caused by the projection of masks onto the lacquer layer of the semiconductor Blanks are created and caused by interference because of the very low in the range of the light wavelength structural dimensions are conditional.

Die Auswirkungen der Interferenzen auf eine bestimmte Struktur hängen dabei immer von der jeweiligen Umgebung ab. Zur Berück­ sichtigung von Interferenzeffekten beim Design von integrier­ ten elektrischen Schaltungen genügen keine starren Abstandsregeln, stattdessen müssen Strukturabstände und -breiten von der jeweiligen Umgebung abhängige Werte einhalten.The effects of interference on a particular structure always depend on the respective environment. Back consideration of interference effects in the design of integrier Rigid distance rules do not suffice for electrical circuits,  instead, structure distances and widths from the Adhere to dependent values in the respective environment.

Bei den bekannten Verfahren zur Prüfung von Layoutstrukturen von integrierten elektrischen Schaltungen ist von Nachteil, daß komplexe Regeln durch Kombinationen vieler Einzeloperatio­ nen beschrieben werden und somit schwer verständlich und schwer wartbar sind. Weiterhin sind Kombinationen aus vielen Operationen viel ineffektiver, als es jeweils eine entspre­ chende Spezialoperation sein könnte. Dementsprechend erfordert eine derartige Prüfung von Layoutstrukturen viel Laufzeit und viel Speicherplatz.In the known methods for checking layout structures of integrated electrical circuits is disadvantageous that complex rules through combinations of many individual operations NEN are described and therefore difficult to understand and are difficult to maintain. There are also combinations of many Operations much less effective than one appropriate special operation. Requires accordingly such a check of layout structures a lot of runtime and lots of space.

Desweiteren wirkt sich nachteilig aus, daß eine exakte Nach­ bildung einer zu prüfenden Regel durch die verfügbaren Opera­ tionen nicht immer möglich ist. Zudem ist es nie ganz sicher, ob die Beschreibung einer Regel alle Möglichkeiten in den Ent­ wurfsdaten abdeckt. Dadurch können korrekte Layoutstrukturen als fehlerhaft gemeldet werden oder existierende Fehler auf den Layoutstrukturen übersehen werden, was zu defekten Schal­ tungen führt.Furthermore, it has the disadvantage that an exact after Formation of a rule to be checked by the available Opera tion is not always possible. In addition, it is never entirely certain whether the description of a rule includes all possibilities in the Ent throwing data. This allows correct layout structures reported as faulty or existing errors the layout structures are overlooked, resulting in broken scarf leads.

Zudem sind die bekannten Prüfverfahren nur bedingt in der La­ ge, Strukturabstände und Strukturbreiten mit umgebungsbhängi­ gen Werten zu überprüfen.In addition, the known test methods are only partially in the La ge, structure distances and structure widths with environment dependent check values.

Es ist Aufgabe der Erfindung, ein Verfahren zur Prüfung von Layoutstrukturen von integrierten elektrischen Schaltungen be­ reitzustellen, mit dem Designregeln in den Entwurfsdaten ef­ fektiv und fehlerfrei überprüft werden. It is an object of the invention to provide a method for testing Layout structures of integrated electrical circuits be with the design rules in the design data ef be checked effectively and without errors.  

Diese Aufgabe wird durch den Gegenstand der unabhängigen An­ sprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.This task is the subject of the independent An sayings solved. Advantageous configurations result from the respective subclaims.

Die Erfindung betrifft ein Verfahren zur Prüfung von Layout­ strukturen von integrierten elektrischen Schaltungen. Dieses Prüfungsverfahren wird mittels eines Computerprogramms auf ei­ nem Computersystem durchgeführt. Das Computersystem weist hierzu wenigstens einen Arbeitsspeicherbereich, wenigstens ei­ nen Dauerspeicherbereich und wenigstens eine Datenverarbei­ tungseinheit auf.The invention relates to a method for checking layout structures of integrated electrical circuits. This Examination procedure is carried out by means of a computer program on ei computer system. The computer system points for this purpose at least one working memory area, at least one a permanent storage area and at least one data processing unit.

Erfindungsgemäß werden erlaubte Strukturelemente von Lay­ outstrukturen von integrierten elektrischen Schaltungen in ei­ ner Muster-Datenbasis vorgegeben. Mittels des erfindungsgemä­ ßen Verfahrens zur Prüfung von integrierten elektrischen Schaltungen werden die zu untersuchenden Layoutstrukturen durch Vergleiche mit diesen vorgegebenen Mustern auf Überein­ stimmungen und/oder auf Abweichungen geprüft.According to the invention, permitted structural elements from Lay outstructures of integrated electrical circuits in egg given a sample database. By means of the his method for testing integrated electrical Circuits become the layout structures to be examined by comparing them with these predetermined patterns moods and / or checked for deviations.

Layoutstrukturen liegen hierfür als Datei oder Teil einer Da­ tei vorzugsweise als GDSII-Datei vor und können in den Ar­ beitsspeicherbereich geladen werden. Jede Layoutstruktur ist in eine oder mehrere Layoutebenen gegliedert. Innerhalb je ei­ ner Layoutebene sind zahlreiche Strukturelementbereiche als geometrische Figuren und den einzelnen Strukturelementberei­ chen zugeordnete Positions- und Orientierungsinformationen vorgesehen. Strukturelemente ergeben sich aus einer Menge von Strukturelementbereichen und können auf mehreren Layoutebenen vorliegen. For this, layout structures are stored as a file or part of a file tei preferably as a GDSII file and can be in the Ar be memory area loaded. Every layout structure is divided into one or more layout levels. Within each egg At the layout level, there are numerous structural element areas as geometric figures and the individual structural elements assigned position and orientation information intended. Structural elements result from a set of Structural element areas and can be on multiple layout levels available.  

Ein Muster repräsentiert ein erlaubtes Strukturelement einer Layoutstruktur einer integrierten elektrischen Schaltung und ist in mindestens eine Musterebene gegliedert. Muster können im GDSII-Dateiformat vorliegen und in einer Datenbank abge­ speichert sein. Wenigstens ein in einer Datenbank abgespei­ chertes Muster ist in den Arbeitsspeicher ladbar.A pattern represents an allowed structural element of a Layout structure of an integrated electrical circuit and is divided into at least one sample level. Patterns can are available in GDSII file format and stored in a database saves. At least one saved in a database The pattern can be loaded into the working memory.

In einem ersten Schritt des erfindungsgemäßen Verfahrens zur Prüfung von Layoutstrukturen erfolgt eine Auswahl wenigstens einer zu prüfenden Layoutebene einer Layoutstruktur. Diese Auswahl erfolgt automatisch oder durch einen Benutzer. An­ schließend erfolgt die Auswahl wenigstens eines für die Über­ prüfung zu verwendenden Musters. Diese Auswahl erfolgt automa­ tisch oder durch einen Benutzer. Danach erfolgt eine Überprü­ fung der Strukturelementbereiche innerhalb der ausgewählten Layoutebene mit dem ausgewählten Muster. Hierbei wird jeder Strukturelementbereich mit dem bzw. den ausgewählten Mustern verglichen und diejenigen Strukturelementbereiche, die Über­ einstimmungen und/oder Abweichungen aufweisen, werden gemerkt und ausgegeben.In a first step of the inventive method for At least a selection is made to check layout structures a layout level of a layout structure to be checked. This Selection is made automatically or by a user. to finally, at least one is selected for the over testing the pattern to be used. This selection is made automatically table or by a user. Then there is a check the structure element areas within the selected one Layout level with the selected pattern. Here everyone will Structure element area with the selected pattern (s) compared and those structural element areas that are about attunements and / or deviations are noted and spent.

Mithilfe der Erfindung können umgebungsabhängige Strukturab­ stände und/oder Strukturbreiten miteinbeziehende Regeln für das Design und den Aufbau von Strukturelementen sehr einfach, vorzugsweise in einer einzigen Anweisung, beschrieben werden. Damit ergibt sich eine sehr gute Lesbarkeit und Wartbarkeit der Datenbasis für die Überprüfung von Layoutstrukturen von integrierten elektrischen Schaltungen. Die Erfindung ist ge­ eignet für die Prüfung von Layoutstrukturen, die Strukturab­ messungen unterhalb der Lichtwellenlänge aufweisen. With the aid of the invention, environment-dependent structures can be stands and / or structure widths including rules for the design and construction of structural elements very simple, preferably in a single instruction. This results in very good legibility and maintainability the database for the review of layout structures by integrated electrical circuits. The invention is ge is suitable for the inspection of layout structures have measurements below the wavelength of light.  

Durch die Vorgabe von Mustern ist klar erkennbar, welche Strukturelemente bzw. Strukturelementbereiche erlaubt sind und welche Strukturelemente bzw. Strukturelementbereiche nicht zu­ lässig sind. Somit ist durch das erfindungsgemäße Verfahren eine besonders vorteilhafte Transparenz und Nachvollziehbar­ keit der Überprüfung von Layoutstrukturen gegeben.By specifying patterns, it is clear which one Structure elements or structure element areas are allowed and which structural elements or structural element areas are not are casual. Thus, by the method according to the invention a particularly advantageous transparency and traceability ability to review layout structures.

Bestimmte Strukturelemente, wie beispielsweise eine Fuse- Struktur, die eine exakt definierte Form aufweisen müssen, sind durch das erfindungsgemäße Verfahren besonders vorteil­ haft überprüfbar.Certain structural elements, such as a fuse Structure that must have a precisely defined shape, are particularly advantageous by the method according to the invention can be checked.

Desweiteren wird durch die Erfindung eine hohe Performance der Überprüfung bereitgestellt. Das erfindungsgemäße Verfahren läuft besonders schnell und speichereffizient ab.Furthermore, a high performance of the Verification provided. The method according to the invention runs particularly fast and memory-efficient.

Weiterhin gewährleistet die Erfindung eine hohe Flexibilität, da die Parameter für die Prüfung der Layoutstrukturen auf ein­ fache Weise erweitert oder geändert werden können.Furthermore, the invention ensures high flexibility, because the parameters for checking the layout structures on a can be expanded or changed in multiple ways.

In einer Ausführungsform der Erfindung werden die erlaubten Strukturelemente von Layoutstrukturen von integrierten elek­ trischen Schaltungen in Form von Mustern vorgegeben, wobei sich jedes Muster in ein Basis-Polygon und in ein oder mehrere assoziierte Polygone gliedert.In one embodiment of the invention, the allowed Structural elements of layout structures from integrated elec trical circuits in the form of patterns, where each pattern into a base polygon and one or more associates associated polygons.

Jedes Muster erstreckt sich auf einer oder mehreren Musterebe­ nen. Jede Musterebene enthält entweder ein Basis-Polygon oder ein bzw. mehrere assoziierte Polygone.Each pattern extends over one or more pattern levels NEN. Each pattern layer contains either a base polygon or one or more associated polygons.

Ein Layout-Strukturelement weist eine oder mehrere Struktu­ relementbereiche auf unterschiedlichen Layoutebenen auf. A layout structure element has one or more structures areas on different layout levels.  

Gemäß einer Ausführungsform der Erfindung sind ein oder mehre­ re Muster für die Überprüfung der Layoutstrukturen auswählbar.According to one embodiment of the invention, one or more are Right pattern for checking the layout structures can be selected.

Zuerst wird eine ausgewählte erste Layoutebene betrachtet. Al­ le Strukturelementbereiche der ausgewählten ersten Layoutebene werden ermittelt und auf Übereinstimmung mit dem bzw. den Ba­ sis-Polygonen des bzw. der gewählten Muster geprüft. Diejeni­ gen Strukturelementbereiche werden gemerkt, die Übereinstim­ mung mit dem bzw. den Basis-Polygonen aufweisen.First, a selected first layout level is considered. al Structural element areas of the selected first layout level are determined and in accordance with the Ba sis polygons of the selected pattern (s) checked. Diejeni Structural element areas are noted, the correspondence have with the base polygon or polygons.

Im Falle einer Übereinstimmung eines Basis-Polygons werden die assoziierten Polygone zu einer Überprüfung auf Übereinstimmung herangezogen.If a base polygon matches, the associated polygons for a match check used.

Für jeden Strukturelementbereich, bei dem eine Übereinstimmung mit einem Basis-Polygon gefunden wurde, werden auf weiteren Layoutebenen diejenigen Strukturelementbereiche ermittelt, die für eine Überprüfung auf Übereinstimmung mit den assoziierten Polygonen des Musters herangezogen werden. Das sind alle Strukturelementbereiche auf den den assoziierten Polygonen entsprechenden Layoutebenen, deren Abstand von dem betrachte­ ten Strukturelementbereich kleiner ist als die maximale Aus­ dehnung aller ausgewählten Muster.For each structural element area where there is a match with a base polygon found on others The layout level determines those structure element areas that for a check for correspondence with the associated Polygons of the pattern can be used. These are all Structural element areas on the associated polygons corresponding layout levels, the distance from which consider structure element area is smaller than the maximum off stretching all selected patterns.

Die so ermittelten Strukturelementbereiche der gemerkten Strukturelemente der Layoutstruktur werden auf Überein­ stimmungen mit den assoziierten Polygonen der Muster auf den jeweiligen Layoutebenen geprüft. The structural element areas of the noted Structure elements of the layout structure are the same moods with the associated polygons of the patterns on the checked the respective layout levels.  

In Abweichung von der oben beschriebenen Überprüfung der Lay­ outstruktur 26 "Ebene für Ebene" ist auch eine "strukturele­ mentweise" Überprüfung denkbar.Deviating from the above-described check of the layout structure 26 “level by level”, a “structural element-by-item” check is also conceivable.

Dazu wird zunächst jeder Strukturelementbereich einer ersten ausgewählten Layoutebene mit allen benachbarten Strukturele­ mentbereichen aller weiteren für die Prüfung relevanten Layou­ tebenen zu einem Strukturelement zusammengefaßt. Als benach­ bart gelten dabei Strukturelementbereiche, deren Abstand klei­ ner ist als die maximale Ausdehnung aller Muster.For this purpose, each structural element area is first a first selected layout level with all neighboring structures areas of all other Layou relevant for the exam levels combined into a structural element. As neighboring Bearings apply to structural element areas whose spacing is small is smaller than the maximum extent of all patterns.

Danach wird von einer ausgewählten ersten Layoutebene ausge­ gangen. Für jedes Strukturelement wird der zugehörige Struk­ turelementbereich der ausgewählten ersten Layoutebene auf Übereinstimmung mit dem bzw. den Basis-Polygonen des bzw. der gewählten Muster geprüft. Im Falle einer Übereinstimmung wer­ den anschließend alle Strukturelementbereiche des betrachteten Strukturelements auf den weiteren ausgewählten Layoutebenen auf Übereinstimmung mit dem bzw. den assoziierten Polygonen auf den entsprechenden Musterebenen geprüft. Die Überprüfung wird mit dem nächsten Strukturelementbereich fortgesetzt.Then a selected first layout level is used addressed. The corresponding structure for each structural element element area of the selected first layout level Match the base polygons of the selected pattern checked. In the event of a match who which then all structural element areas of the considered Structure elements on the other selected layout levels to match the associated polygon (s) checked at the corresponding sample levels. The verification continues with the next structure element area.

Schließlich erfolgt die Ausgabe derjenigen Strukturelemente, die Übereinstimmungen sowohl mit den Basis-Polygonen als auch mit den assoziierten Polygonen der Muster auf den jeweiligen Layoutebenen aufweisen, bzw. es werden die nicht übereinstim­ menden Strukturelemente als fehlerhaft gemeldet.Finally, those structural elements are output the matches both with the base polygons as well with the associated polygons of the patterns on the respective Have layout levels, or they do not match Structural elements reported as defective.

In dieser Ausführungsform ist von Vorteil, daß Regeln für das Design und für den Aufbau von Strukturelementen, die umge­ bungsabhängige Strukturabstände und Strukturbreiten miteinbe­ ziehen, sehr einfach und sehr transparent beschrieben werden und eine Überprüfung der Layoutstruktur sehr vorteilhaft er­ möglicht wird.In this embodiment it is advantageous that rules for the Design and for the construction of structural elements, the reverse practice-dependent structure distances and structure widths draw, be described very simply and very transparently  and a review of the layout structure is very beneficial is possible.

Desweiteren wird ein sehr vorteilhafter zweistufiger Prozeß der Überprüfung gewährleistet, der in einem ersten Schritt durch Basis-Polygone bestimmte Strukturelementbereiche wie beispielsweise Kontakte auf exakte Übereinstimmung prüft und der in einem zweiten Schritt mithilfe von assoziierten Polygo­ nen die Umgebung des betrachteten Strukturelementbereichs überprüft.It also becomes a very advantageous two-step process the review ensures the first step structural element areas determined by base polygons such as for example checking contacts for exact match and which in a second step using associated polygo the environment of the structural element area under consideration checked.

Dementsprechend wird durch diese Ausführungsform der Erfindung eine hohe Flexibilität der Überprüfung der Layoutstruktur be­ reitgestellt.Accordingly, this embodiment of the invention a high flexibility of checking the layout structure Semi asked.

Gemäß einer weiteren Ausführungsform der Erfindung ist ein Mu­ ster in zwei oder mehrere Basis-Polygone und in ein oder meh­ rere assoziierte Polygone gliederbar.According to a further embodiment of the invention, a Mu ster in two or more basic polygons and in one or more Other associated polygons can be structured.

Alle Strukturelementbereiche der ausgewählten Layoutebenen werden ermittelt und auf Übereinstimmung mit dem bzw. den Ba­ sis-Polygonen des bzw. der gewählten Muster geprüft. Struktu­ relementbereiche, die Übereinstimmungen mit den Basis- Polygonen des bzw. der ausgewählten Muster aufweisen, werden gemerkt.All structural element areas of the selected layout levels are determined and in accordance with the Ba sis polygons of the selected pattern (s) checked. struc areas of compliance that correspond to the basic Have polygons of the selected pattern (s) mind you.

Anschließend werden weitere Strukturelementbereiche auf weite­ ren Layoutebenen, die den gemerkten Strukturelementbereichen zugeordnet sind, auf Übereinstimmung mit den weiteren Basis- Polygonen des bzw. der ausgewählten Muster geprüft. Überein­ stimmungen aufweisende Strukturelementbereiche werden gemerkt. Then further structural element areas are expanded ren layout levels, the marked structural element areas are assigned, in accordance with the other basic Checked polygons of the selected pattern (s). agreement Structural element areas showing moods are noted.  

Danach werden weitere Strukturelementbereiche der gemerkten Strukturelemente auf den jeweiligen Layoutebenen auf Überein­ stimmung mit dem bzw. den assoziierten Polygonen des bzw. der ausgewählten Muster geprüft. Bei Übereinstimmung erfolgt die Ausgabe dieser Strukturelemente, bzw. bei Nichtübereinstimmung werden diese Strukturelemente als fehlerhaft gemeldet.Then further structural element areas are noted Structural elements on the respective layout levels match mood with the associated polygons of the selected pattern checked. If there is a match, the Output of these structural elements, or if they do not match these structural elements are reported as faulty.

Durch diese Idee der Erfindung können komplexe Strukturelemen­ te als Muster hinterlegt werden. Komplizierte Regeln für das Design und den Aufbau von Strukturelementen, sowie Strukturab­ stände und Strukturbreiten können sehr vorteilhaft in die Überprüfung der Layoutstruktur miteinbezogen und sehr einfach und sehr transparent beschrieben werden.This idea of the invention enables complex structural elements can be saved as a sample. Complicated rules for that Design and construction of structural elements, as well as structure Stands and structure widths can be very advantageous in the Checking the layout structure included and very simple and be described very transparently.

Desweiteren wird eine sehr speicher- und geschwindigkeitseffi­ ziente Überprüfung von Layoutstrukturen gewährleistet.Furthermore, a very memory and speed effi ensures that layout structures are checked efficiently.

Gemäß einer weiteren Ausführungsform der Erfindung erfolgt der Vergleich jedes Strukturelementbereichs mit dem zu überprüfen­ den Basis-Polygon dadurch, daß versucht wird, das Basis- Polygon durch eine Transformation mit dem Strukturelement­ bereich zur Deckung zu bringen. Diese Transformation kann als eine Verschiebung, als eine Drehung, als eine Spiegelung oder als eine Kombination dieser Transformationen ausgeführt wer­ den. Eine Spiegelung kann durchgeführt werden, indem eine Ko­ ordinatenachse als Spiegelachse verwendet wird. Eine Drehung kann um einen Winkel von 45 Grad, von 90 Grad und um ein Viel­ faches dieser Winkel erfolgen.According to a further embodiment of the invention, the Compare each structural element area with that to be checked the base polygon by trying to base the Polygon through a transformation with the structural element area to cover. This transformation can be as a shift, as a rotation, as a reflection or as a combination of these transformations the. Mirroring can be done by using a Ko ordinate axis is used as the mirror axis. One turn can be at an angle of 45 degrees, 90 degrees and a lot times this angle.

Durch diese Ausführungsform der Erfindung wird eine vorteil­ hafte Durchführung der Überprüfung erreicht, die unabhängig von der Ausrichtung und der Drehlage der Strukturelemente bzw. der Strukturelementbereiche ist.This embodiment of the invention is advantageous The implementation of the review is achieved independently  on the orientation and the rotational position of the structural elements or is the structural element areas.

Gemäß einer weiteren Ausführungsform der Erfindung erfolgt die Überprüfung auf Übereinstimmung jedes Strukturelementbereichs mit einem assoziierten Polygon dadurch, indem das assoziierte Polygon derselben Transformation unterzogen wird, die mit dem Basis-Polygon durchgeführt wurde, das dem assoziierten Polygon zugeordnet ist. Diese Transformation kann als eine Verschie­ bung, als eine Drehung, als eine Spiegelung oder als eine Kom­ bination dieser Transformationen ausgeführt werden.According to a further embodiment of the invention, the Check for agreement of each structural element area with an associated polygon by the associated Polygon is subjected to the same transformation as with the Base polygon was made that is the associated polygon assigned. This transformation can be seen as a different exercise, as a rotation, as a reflection or as a comm combination of these transformations.

Bei dieser Überprüfung wird festgestellt, ob der Strukturele­ mentbereich mit dem assoziierten Polygon übereinstimmt bzw. ob zwischen dem Strukturelementbereich und dem assoziiertem Poly­ gon eine definierte Beziehung besteht, z. B. daß der Struktu­ relementbereich das assoziierte Polygon beinhaltet.This check determines whether the structural area corresponds to the associated polygon or whether between the structural element area and the associated poly gon there is a defined relationship, e.g. B. that the structure area containing the associated polygon.

Durch diese Ausführungsform der Erfindung ist ein vorteilhaf­ ter Vergleich der Strukturelemente bzw. der Strukturelementbe­ reiche mit dem assoziierten Polygon unabhängig von der Drehla­ ge der Layoutstruktur möglich.This embodiment of the invention is advantageous ter comparison of the structural elements or the structural element range with the associated polygon regardless of the rotation possible in the layout structure.

Gemäß einer weiteren Ausführungsform der Erfindung werden die Layoutstrukturen innerhalb der ausgewählten Layoutebenen der­ art geprüft, daß systematisch nacheinander alle möglichen Aus­ schnitte aus den Layoutebenen gebildet werden. Über die kom­ plette Layoutstruktur wird ein "Fenster" bewegt, wobei das Fenster nacheinander alle möglichen Ausschnitte aus der Lay­ outstruktur erfaßt. Diese Ausschnitte werden mit den Mustern bzw. mit den Basis-Polygonen auf Übereinstimmung geprüft. According to a further embodiment of the invention, the Layout structures within the selected layout levels of the Art checked that systematically all possible out cuts are created from the layout levels. About the com plette layout structure a "window" is moved, whereby the Windows one after the other all possible sections from the lay out structure recorded. These cutouts are made with the patterns or checked for agreement with the base polygons.  

Durch diese Ausführungsform der Erfindung wird eine vollstän­ dige und sehr zuverlässige Überprüfung der integrierten elek­ trischen Schaltung ermöglicht.This embodiment of the invention makes a complete one and very reliable verification of the integrated elec trical circuit allows.

Gemäß einer weiteren Ausführungsform der Erfindung wird vor der Überprüfung der Layoutstruktur eine Vorselektion der zu prüfenden Strukturelemente bzw. der zu prüfenden Strukturbe­ reiche vorgenommen.According to a further embodiment of the invention a review of the layout structure a preselection of the structural elements to be checked or the structural elements to be tested rich made.

Dabei sind Strukturelemente bzw. Strukturelementbereiche aus­ wählbar, die Ähnlichkeiten mit den Mustern bzw. mit den Basis- Polygonen aufweisen. Weiterhin sind Strukturelemente bzw. Strukturelementbereiche auswählbar, die durch ihre Funktion oder durch ihre Beschaffenheit für eine Übereinstimmung mit den Mustern für eine Überprüfung in Frage kommen. Weitere Kri­ terien für die Auswahl der zu überprüfenden Strukturelememte bzw. Strukturelementbereiche sind denkbar.Here, structural elements or structural element areas are made of selectable, the similarities with the patterns or with the basic Have polygons. Structural elements or Structure element areas selectable by their function or by their nature to match the samples are eligible for review. More kri teries for the selection of the structural elements to be checked or structural element areas are conceivable.

Nur diese vorselektierten Strukturelemente bzw. diese vorse­ lektierten Strukturelementbereiche werden mit den Mustern bzw. mit den Basis-Polygonen auf Übereinstimmung geprüft.Only these preselected structural elements or this front selected structural element areas are compared with the patterns or checked for agreement with the base polygons.

Durch diese Ausführungsform der Erfindung kann eine sehr indi­ viduelle und geschwindigkeitsoptimale Überprüfung der inte­ grierten elektrischen Schaltung erreicht werden.With this embodiment of the invention, a very indi visual and speed-optimized checking of the inte electrical circuit can be achieved.

Gemäß einer weiteren Ausführungsform der Erfindung wird ein Verfahren zur Überprüfung und Abänderung von Strukturelementen der Layoutstruktur bereitgestellt. Hierbei werden Strukturele­ mentbereiche eines Strukturelements mit einem oder mehreren Basis-Polygonen eines ausgewählten Musters verglichen. Im Fal­ le einer definierten Übereinstimmung eines Strukturelements mit dem zu prüfenden Muster wird das betreffende Strukturele­ ment durch das Muster ersetzt.According to a further embodiment of the invention, a Procedure for checking and modifying structural elements of the layout structure. Here are structural areas of a structural element with one or more Base polygons of a selected pattern compared. In the fall le a defined match of a structural element  with the sample to be tested, the structural element in question ment replaced by the pattern.

Das der Erfindung zugrundeliegende Prinzip der Mustererkennung kann dementsprechend auch für "layout post-processing" einge­ setzt werden.The principle of pattern recognition on which the invention is based can also be used for "layout post-processing" be set.

Durch diese Ausführungsform der Erfindung wird eine sehr be­ nutzerfreundliche Möglichkeit der Überprüfung und sofortigen Abänderung von untersuchten Layoutstrukturen bereitgestellt.By this embodiment of the invention, a very be User friendly way of checking and immediate Modification of examined layout structures provided.

Die Erfindung ist auch in einem Computerprogramm zur Verifika­ tion von Layoutstrukturen verwirklicht. Das Computerprogramm ist dabei so ausgebildet, daß nach Eingabe der zu überprüfen­ den Layoutstrukturen und der zu überprüfenden Muster ein er­ findungsgemäßes Verfahren ausführbar ist, wobei als Ergebnis des Verfahrens die übereinstimmenden Strukturelemente ausgege­ ben werden bzw. nicht mit einem Muster übereinstimmende Struk­ turelemente als Fehler gemeldet werden.The invention is also in a computer program for verification tion of layout structures. The computer program is designed so that after entering the check the layout structures and the patterns to be checked inventive method is executable, as a result the matching structural elements of the process be used or structure that does not match a pattern door elements are reported as errors.

Die Erfindung betrifft außerdem einen Datenträger mit einem solchen Computerprogramm sowie ein Verfahren, bei dem ein sol­ ches Computerprogramm aus einem elektronischen Datennetz wie beispielsweise aus dem Internet auf einen an das Datennetz an­ geschlossenen Computer heruntergeladen wird.The invention also relates to a data carrier with a such a computer program and a method in which a sol ches computer program from an electronic data network such as for example from the Internet to one to the data network closed computer is downloaded.

Erfindungsgemäß werden zur Berücksichtigung von Interferenzef­ fekten beim Design von integrierten elektrischen Schaltungen kontext-abhängige Designregeln berücksichtigt und überprüft. Durch die Erfindung sind kontext-abhängige Designregeln in den Entwurfsdaten effektiv und fehlerfrei überprüfbar. According to the invention, interference factors are taken into account in the design of integrated electrical circuits context-dependent design rules taken into account and checked. The invention provides context-dependent design rules in the Design data can be checked effectively and without errors.  

Kontext-abhängige Designregeln weisen eine hohe Komplexität auf. In den Layoutdaten kommt nur eine begrenzte Anzahl von unterschiedlichen Situationen vor, auf welche die Regeln anzu­ wenden sind. Durch die Erfindung werden erlaubte Strukturen in einer Muster-Datenbasis vorgegeben und die Designregeln durch Vergleich der Layoutdaten mit den erlaubten Strukturen über­ prüft.Context-dependent design rules are highly complex on. There is only a limited number of in the layout data different situations to which the rules apply are turning. The invention allows structures in a sample database and the design rules Comparison of the layout data with the permitted structures via reviewed.

Gemäß einer Ausgestaltung der Erfindung liegt jedes Muster als GDSII-Struktur bzw. GDSII-Zelle vor. Die Basis-Polygone und die assoziierten Polygone sind in jeweils separaten GDSII- Ebenen beschrieben. Die Zuordnung zwischen den Layoutebenen und den Ebenen in der Datei, in der die Muster vorliegen, ist in einer Regeldatei definiert. Die Musterdatei weist ein Ra­ ster auf, das mit dem Layoutraster kompatibel ist. Im Falle einer solchen Kompatibilität weist der aus dem Layoutraster und aus dem Musterraster bildbare Quotient einen integer-Wert auf.According to one embodiment of the invention, each pattern lies as GDSII structure or GDSII cell before. The base polygons and the associated polygons are each in separate GDSII Levels described. The assignment between the layout levels and the levels in the file where the patterns are defined in a rules file. The sample file has a Ra that is compatible with the layout grid. In the event of Such a compatibility shows that from the layout grid and a quotient that can be formed from the pattern grid has an integer value on.

Erfindungsgemäß können für die Überprüfung desselben Struktur­ elements einer Layoutstruktur mehrere Muster vorgesehen wer­ den. In diesem Fall werden alle Muster nacheinander auf Über­ einstimmung mit dem betreffenden Strukturelement überprüft, bis eine Übereinstimmung gefunden wurde oder bis alle Muster ohne Erfolg verglichen wurden.According to the invention, the same structure can be checked elements of a layout structure the. In this case, all the patterns are successively set to Over checked compliance with the relevant structural element, until a match is found or until all patterns were compared to no avail.

Eine hohe Leistung des Computersystems ist für die erfindungs­ gemäße Überprüfung von integrierten elektrischen Schaltungen förderlich. Durch die nachfolgenden erfindungsgemäßen Eigen­ schaften wird die Leistung des Computersystems erhöht. A high performance of the computer system is for the fiction proper verification of integrated electrical circuits conducive. By the following Eigen according to the invention The performance of the computer system is increased.  

Die musterbasierten Regeln sind derart aufgebaut, daß sie un­ abhängig vom hierarchischen Aufbau der Layout-Daten angewendet werden können.The pattern-based rules are structured in such a way that they are un depending on the hierarchical structure of the layout data can be.

Wenn mehrere Muster für die Überprüfung einer Layoutstruktur spezifiziert sind, werden diese in benutzerdefinierter Reihen­ folge durchlaufen. So können durch den Benutzer die Muster für die wahrscheinlichsten Strukturelemente herausgesucht werden, um eine Regel mit möglichst wenigen Vergleichen zu überprüfen.If there are multiple patterns for checking a layout structure are specified, they will be in user-defined rows follow through. So the user can create the patterns for the most likely structural elements are selected, to check a rule with as few comparisons as possible.

Symmetrien bei Basis-Polygonen und bei assoziierten Polygonen werden berücksichtigt. Bei einem quadratischen Basis-Polygon, das beispielsweise einen Kontakt beschreibt, führen alle mög­ lichen Transformationen zu einem identischen Ergebnis. Deswe­ gen ist in einem solchen Fall nur ein Vergleich pro Struktur­ element bzw. pro Strukturelementbereich nötig.Symmetries for basic polygons and associated polygons will be considered. With a square base polygon, that describes a contact, for example, is possible for everyone transformations to an identical result. Deswe In such a case, gene is only one comparison per structure element or per structural element area.

Muster, die gleiche Basis-Polygone aufweisen und sich nur durch die assoziierten Polygone unterscheiden, werden zusammen überprüft.Patterns that have the same basic polygons and only distinguished by the associated polygons are put together checked.

Gemäß einer weiteren Ausgestaltung der Erfindung kann eine Re­ geldatei für die Überprüfung von integrierten elektrischen Schaltungen folgendermaßen aufgebaut sein:
outLayer = ifxCheckEnvironment (inLayer, refLayer, patFile "patFile", patLay1, patLay2, patCell "patCell" ["patCell". . .] [reverse])
According to a further embodiment of the invention, a cash file for checking integrated electrical circuits can be constructed as follows:
outLayer = ifxCheckEnvironment (inLayer, refLayer, patFile "patFile", patLay1, patLay2, patCell "patCell"["patCell"...] [reverse])

Hierbei ist "outLayer" die Ausgabeebene, die durch die Regel­ datei erstellt wird. Alle Basis-Polygone der Eingabeebene "in­ Layer", welche die Regel nicht erfüllen, werden in die Ausgabeebene "outLayer" kopiert. "inLayer" stellt die zu überprü­ fende Eingabeebene dar, die als Polygon-Ebene vorhanden ist. "refLayer" stellt eine zweite Eingabeebene dar, die als Poly­ gon-Ebene vorhanden ist. "patFile" beinhaltet den Namen der GDSII-Datei, die alle Muster enthält. "PatLay1" stellt die Mu­ sterebene dar, welche die Basis-Polygone beinhaltet, die der Ebene "inLayer" entsprechen. "PatLay2" stellt die Musterebene dar, welche die assoziierte Umgebung bzw. die assoziierten Po­ lygone beinhaltet, welche der Ebene "refLayer" entsprechen. "patCell" beschreibt den Namen einer Musterzelle in der Mu­ sterdatei. Eine beliebige Anzahl von Zellnamen ist spezifi­ zierbar. Muster werden in der vorgegebenen Reihenfolge über­ prüft. Das Hinweiszeichen "reverse" legt fest, daß anstelle der Basis-Polygone, welche die überprüfte Regel nicht erfül­ len, alle eingegebenen Strukturelemente bzw. Strukturelement­ bereiche, die der Regel genügen, in die Ausgabeebene "outLay­ er" kopiert werden.Here, "outLayer" is the output level defined by the rule file is created. All basic polygons of the input level "in Layers "that do not meet the rule are placed in the output layer  "outLayer" copied. "inLayer" provides the check the input level that exists as a polygon level. "refLayer" represents a second input level, which as a poly gon level exists. "patFile" contains the name of the GDSII file containing all patterns. "PatLay1" represents the Mu level that contains the base polygons that the Correspond to the "inLayer" level. "PatLay2" represents the pattern layer represents the associated environment or the associated Po lygone contains which correspond to the level "refLayer". "patCell" describes the name of a sample cell in the Mu sterdatei. Any number of cell names are specific ible. Patterns are in the order given reviewed. The "reverse" sign specifies that instead of the base polygons that do not meet the checked rule len, all entered structural elements or structural elements areas that meet the rule in the output level "outLay he "copied.

Gemäß einer Ausführungsform der Erfindung weisen alle unter "patCell" enthaltenen Musterzellen genau ein Basis-Polygon auf der Musterebene "patLay1" und ein assoziiertes Polygon auf der Musterebene "patLay2" auf. Komplexere Muster, die verschiedene Basis-Polygone und verschiedene assoziierte Polygone auf un­ terschiedlichen Musterebenen und auf unterschiedlichen Refe­ renz-Musterebenen aufweisen, können durch die Erfindung ver­ wirklicht werden.According to one embodiment of the invention, all teach "patCell" contain sample cells exactly one base polygon the pattern layer "patLay1" and an associated polygon on the Pattern level "patLay2". More complex patterns, the different Base polygons and various associated polygons on un different pattern levels and on different reefs renz pattern planes can ver by the invention become real.

Für jedes Strukturelement bzw. für jeden Strukturelementbe­ reich der Eingabeebene "inLayer" sucht die Regeldatei Überein­ stimmungen aufweisende spezifizierte Musterzellen auf der Mu­ sterebene "patLay1" und überprüft, ob das assoziierte Polygon auf der Musterebene "patLay2" von der Eingabeebene "refLayer" umschlossen ist, nachdem es in die korrekte Position transfor­ miert wurde. Eingabepolygone, die keinem Muster und keiner Mu­ sterumgebung entsprechen, werden in die Ausgabeebene "outLay­ er" kopiert.For each structural element or for each structural element The rule file matches the entry level "inLayer" specified sample cells on the Mu level "patLay1" and checks whether the associated polygon at the pattern level "patLay2" from the input level "refLayer"  is enclosed after it transfor in the correct position was lubricated. Input polygons that have no pattern and no mu environment, are in the output level "outLay he "copied.

Durch die Erfindung werden beliebige Formen von Basis-Poly­ gonen und assoziierten Polygonen unterstützt.The invention enables any form of base poly gons and associated polygons.

Die erfindungsgemäße Überprüfung von integrierten elektrischen Schaltungen kann erweitert werden, um benutzerdefinierte Ver­ hältnisse zwischen der assoziierten Umgebung eines Basis- Polygons und einer Referenzebene überprüfbar zu machen.The inventive check of integrated electrical Circuits can be expanded to include custom ver relationships between the associated environment of a base Make polygons and a reference plane verifiable.

Weiterhin ist bei der erfindungsgemäßen Überprüfung von inte­ grierten elektrischen Schaltungen die zu überprüfende Regel vom Benutzer auswählbar, beispielsweise exakte Übereinstim­ mung, Beinhaltung, Ausschluß.Furthermore, when checking inte electrical circuits the rule to be checked user selectable, for example exact match mung, containment, exclusion.

Die Erfindung ist in der Zeichnung anhand von Ausführungsbei­ spielen näher veranschaulicht.The invention is in the drawing based on Ausführungsbei play illustrated in more detail.

Fig. 1 zeigt eine schematische geometrische Darstellung der Layoutdaten eines ersten Leiterbahnverbindungsstücks einer integrierten elektrischen Schaltung gemäß ei­ nem ersten Ausführungsbeispiel, Fig. 1 shows a schematic geometrical representation of the layout data of a first wiring connector of an integrated electric circuit according ei nem first embodiment,

Fig. 2 zeigt eine schematische Draufsicht eines zweites Leiterbahnverbindungsstücks einer integrierten elek­ trischen Schaltung gemäß dem ersten Ausführungsbei­ spiel, Fig. 2 is a schematic plan view showing a second conductor connection piece of integral electric booster circuit according to the first Ausführungsbei game,

Fig. 3 zeigt eine schematische geometrische Darstellung ei­ nes ersten Musters zur Prüfung von Layoutstrukturen von integrierten elektrischen Schaltungen, Fig. 3 shows a schematic geometrical representation of the first pattern ei nes for testing layout structures of integrated electrical circuits,

Fig. 4 zeigt eine schematische geometrische Darstellung ei­ nes ersten Strukturelements gemäß einem zweiten Aus­ führungsbeispiel, Fig. 4 shows a schematic geometrical representation ei nes first structural member according to a second guidance from, for example,

Fig. 5 zeigt eine schematische geometrische Darstellung ei­ nes Vergleichs eines zweiten Strukturelements mit dem ersten Muster aus Fig. 3 gemäß einem dritten Ausführungsbeispiel, Fig. 5 shows a schematic geometrical representation ei nes comparison of a second structural member with the first pattern of FIG. 3 according to a third embodiment,

Fig. 6 zeigt eine schematische geometrische Darstellung ei­ nes Vergleichs eines dritten Strukturelements mit dem ersten Muster aus Fig. 3 gemäß einem vierten Ausführungsbeispiel, Fig. 6 shows a schematic geometrical representation ei nes comparison of a third structural element with the first pattern of FIG. 3 according to a fourth embodiment,

Fig. 7 zeigt eine schematische perspektivische Darstellung eines Musters und eine schematische perspektivische Draufsicht einer Layoutstruktur gemäß einem fünften Ausführungsbeispiel und gemäß einem sechsten Ausfüh­ rungsbeispiel. Fig. 7 shows a schematic perspective view of a pattern and a schematic perspective plan view of a layout structure according to a fifth embodiment and a sixth example according to approximately exporting.

Fig. 1 zeigt eine schematische geometrische Darstellung der Layoutdaten eines ersten Leiterbahnverbindungsstücks 1 einer integrierten elektrischen Schaltung eines ersten Ausführungs­ beispiels. Fig. 1 shows a schematic geometric representation of the layout data of a first interconnect connector 1 of an integrated electrical circuit of a first embodiment example.

Im ersten Ausführungsbeispiel gemäß Fig. 1 wird die Problema­ tik veranschaulicht, die durch die Erfindung gelöst wird. In Fig. 1 wird keine Lösung des der Erfindung zugrundeliegenden Problems erläutert.In the first embodiment shown in FIG. 1, the problem is illustrated, which is solved by the invention. No solution to the problem on which the invention is based is explained in FIG. 1.

Das in Fig. 1 gezeigte erste Leiterbahnverbindungsstück 1 ist Teil einer Layoutstruktur einer integrierten elektrischen Schaltung. The first wiring connector 1 shown in Fig. 1 is part of a layout structure of an integrated electrical circuit.

Das erste Leiterbahnverbindungsstück 1 gliedert sich in eine erste Leiterbahn 2, in eine zweite Leiterbahn 3, in ein erstes Kontaktstück 4 und in ein zweites Kontaktstück 5.The first interconnect connector 1 is divided into a first interconnect 2 , a second interconnect 3 , a first contact 4 and a second contact 5 .

Das in Fig. 1 dargestellte erste Leiterbahnverbindungsstück 1 mit der ersten Leiterbahn 2, mit der zweiten Leiterbahn 3, mit dem ersten Kontaktstück 4 und mit dem zweiten Kontaktstück 5 stellt eine geometrische Abbildung von Layoutdaten dar. Diese Layoutdaten dienen als Grundlage der Herstellung eines ent­ sprechendes Leiterbahnverbindungsstücks einer integrierten elektrischen Schaltung aus einem Halbleiter-Wafer.The illustrated in Fig. 1 first wiring connector 1 with the first conductor 2, the second conductor 3, with the first contact piece 4 and the second contact piece 5 is a geometric illustration of the layout data. Serve This layout data as a basis for the manufacture of a ent speaking Conductor connector of an integrated electrical circuit made of a semiconductor wafer.

Das in Fig. 1 dargestellte erste Leiterbahnverbindungsstück 1 weist drei übereinander liegende Ebenen auf, die sich in eine untere Ebene, in eine mittlere Ebene und in eine obere Ebene gliedern.The illustrated in Fig. 1 first conductor track connecting piece 1 comprises three superposed layers, which are divided in a lower plane in a central plane and in an upper plane.

Bei einem Querschnitt durch das erste Leiterbahnverbindungs­ stück 1 befindet sich die zweite Leiterbahn 3 auf der unteren Ebene, das erste Kontaktstück 4 und das zweite Kontaktstück 5 sind auf der mittleren Ebene angeordnet, und die erste Leiter­ bahn 2 befindet sich auf der oberen Ebene.In a cross section through the first conductor connecting piece 1 , the second conductor 3 is on the lower level, the first contact piece 4 and the second contact piece 5 are arranged on the middle level, and the first conductor track 2 is on the upper level.

Die erste Leiterbahn 2 und die zweite Leiterbahn 3 sind vorge­ sehen zur Verbindung von Schaltungselementen der integrierten elektrischen Schaltung mittels Stromfluß.The first conductor track 2 and the second conductor track 3 are provided for connecting circuit elements of the integrated electrical circuit by means of current flow.

Über das erste Kontaktstück 4 und über das zweite Kontaktstück 5 werden Stromflüsse innerhalb der integrierten elektrischen Schaltung von der ersten Leiterbahn 2 auf die zweite Leiter­ bahn 3 und von der zweiten Leiterbahn 3 auf die erste Leiter­ bahn 2 übertragen. Via the first contact piece 4 and via the second contact piece 5 , current flows within the integrated electrical circuit are transmitted from the first conductor track 2 to the second conductor track 3 and from the second conductor track 3 to the first conductor track 2 .

Zur Verdeutlichung der Auswirkungen von Ungenauigkeiten bei den einzelnen Fertigungsschritten auf die Form und Funktion von integrierten elektrischen Schaltungen sind im Ausführungs­ beispiel zwei verschiedene Kontaktstücke vorgesehen. In der praktischen Anwendung ist die Verbindung zweier Leiterbahnen häufig mittels genau eines Kontaktstücks vorgesehen.To clarify the effects of inaccuracies in the individual manufacturing steps on the form and function of integrated electrical circuits are in execution example provided two different contact pieces. In the The practical application is the connection of two conductor tracks often provided by means of exactly one contact piece.

Die erste Leiterbahn 2 verläuft geradlinig horizontal und ist als schmale und flache Leitungsschicht vorgesehen, die im Be­ reich der Verbindung zur zweiten Leiterbahn 3 als Rechteck verbreitert ausgebildet ist.The first conductor track 2 extends in a straight line horizontally and is provided as a narrow and flat conductor layer, which is widened in the area of the connection to the second conductor track 3 as a rectangle.

Die zweite Leiterbahn 3 verläuft geradlinig vertikal und ist als schmale und flache Leitungsschicht vorgesehen, die im Be­ reich der Verbindung zur ersten Leiterbahn 2 als Rechteck ver­ breitert ausgebildet ist.The second conductor 3 extends straight vertical and is provided as a narrow and flat conduction layer, which is formed in the area of the connection to the first conductor 2 is expanded as a rectangle ver.

Das erste Kontaktstück 4 und das zweite Kontaktstück 5 sind als quadratische flache Schichten zur Verbindung der ersten Leiterbahn 2 mit der zweiten Leiterbahn 3 ausgebildet, wobei die Kantenlänge der Breite der ersten Leiterbahn 2 bzw. der zweiten Leiterbahn 3 entspricht.The first contact piece 4 and the second contact piece 5 are formed as square flat layers for connecting the first conductor track 2 to the second conductor track 3 , the edge length corresponding to the width of the first conductor track 2 and the second conductor track 3 .

Die seitlichen Begrenzungen der ersten Leiterbahn 2, der zwei­ ten Leiterbahn 3, des ersten Kontaktstücks 4 und des zweiten Kontaktstücks 5 sind in der Darstellung der Layoutdaten gemäß Fig. 1 als gerade Linien vorgesehen.The lateral boundaries of the first conductor track 2 , the two th conductor track 3 , the first contact piece 4 and the second contact piece 5 are provided as straight lines in the representation of the layout data according to FIG. 1.

In den Layoutdaten des ersten Leiterbahnverbindungsstücks 1 gemäß Fig. 1 sind das erste Kontaktstück 4 sowie das zweite Kontaktstück 5 so angeordnet, daß sie sowohl von der ersten Leiterbahn 2 als auch von der zweiten Leiterbahn 3 vollkommen umschlossen werden.In the layout data of the first conductor connection piece 1 shown in FIG. 1, the first contact piece 4 and the second contact piece 5 arranged so that they are both on the first conductor track 2 and completely surrounded by the second conductor 3.

Im Ausführungsbeispiel gemäß Fig. 1 ist das erste Kontakt­ stück 4 mittig bezüglich der ersten Leiterbahn 2 sowie bezüg­ lich der zweiten Leiterbahn 3 angeordnet und befindet sich an der optimalen Stelle für die Verbindung der ersten Leiterbahn 2 mit der zweiten Leiterbahn 3.In the exemplary embodiment according to FIG. 1, the first contact piece 4 is arranged centrally with respect to the first conductor track 2 and with respect to the second conductor track 3 and is located at the optimal point for connecting the first conductor track 2 to the second conductor track 3 .

Der Abstand des unteren Rands des ersten Kontaktstücks 4 vom unteren Rand der ersten Leiterbahn 2 sowie der Abstand des oberen Rands des ersten Kontaktstücks 4 vom oberen Rand der ersten Leiterbahn 2 und der Abstand des linken Rands des er­ sten Kontaktstücks 4 vom linken Rand der zweiten Leiterbahn 3 sowie der Abstand des rechten Rands des ersten Kontaktstücks 4 vom rechten Rand der zweiten Leiterbahn 3 sind als genügend groß ausgebildet.The distance of the lower edge of the first contact piece 4 from the lower edge of the first conductor track 2 and the distance of the upper edge of the first contact piece 4 from the upper edge of the first conductor track 2 and the distance of the left edge of the first contact piece 4 from the left edge of the second conductor track 3 and the distance of the right edge of the first contact piece 4 from the right edge of the second conductor 3 are designed to be sufficiently large.

Im Ausführungsbeispiel gemäß Fig. 1 ist das zweite Kontakt­ stück 5 im unteren rechten Bereich der Verbindung der ersten Leiterbahn 2 mit der zweiten Leiterbahn 3 angeordnet. Die Lage des zweiten Kontaktstücks 5 weicht von der optimalen Position ab.In the embodiment shown in FIG. 1, the second contact piece 5 is arranged in the lower right area of the connection of the first conductor track 2 with the second conductor track 3 . The position of the second contact piece 5 deviates from the optimal position.

Der Abstand des unteren Rands des zweiten Kontaktstücks 5 vom unteren Rand der ersten Leiterbahn 2 sowie der Abstand des rechten Rands des zweiten Kontaktstücks 5 vom rechten Rand der zweiten Leiterbahn 3 sind als sehr gering ausgebildet. Der Ab­ stand des oberen Rands des zweiten Kontaktstücks 5 vom oberen Rand der ersten Leiterbahn 2 sowie der Abstand des linken Rands des zweiten Kontaktstücks 5 vom linken Rand der zweiten Leiterbahn 3 sind als genügend groß ausgebildet. The distance of the lower edge of the second contact piece 5 from the lower edge of the first conductor 2 and the distance of the right edge of the second contact 5 from the right edge of the second conductor 3 are very small. From stood the upper edge of the second contact piece 5 from the upper edge of the first conductor 2 and the distance of the left edge of the second contact 5 from the left edge of the second conductor 3 are formed as large enough.

Fig. 2 zeigt eine schematische Draufsicht eines zweites Lei­ terbahnverbindungsstücks 6 einer integrierten elektrischen Schaltung eines ersten Ausführungsbeispiels. Fig. 2 shows a schematic plan view of a second Lei terbahn connecting piece 6 of an integrated electrical circuit of a first embodiment.

Im ersten Ausführungsbeispiel gemäß Fig. 2 wird die Problema­ tik veranschaulicht, die durch die Erfindung gelöst wird. In Fig. 2 wird keine Lösung des der Erfindung zugrundeliegenden Problems erläutert.In the first embodiment shown in FIG. 2, the problematic is illustrated, which is solved by the invention. In FIG. 2, no solution is described in the underlying problem of the invention.

Das zweite Leiterbahnverbindungsstück 6 ist unter Verwendung der geometrischen Layoutdaten des ersten Leiterbahnverbin­ dungsstücks 1 aus Fig. 1 auf einem Halbleiter-Wafer gefer­ tigt. Das zweite Leiterbahnverbindungsstück 6 entspricht hin­ sichtlich der Struktur und des Aufbaus dem ersten Leiterbahn­ verbindungsstück 1 aus Fig. 1.The second interconnect connector 6 is manufactured using the geometric layout data of the first interconnect connector 1 from FIG. 1 on a semiconductor wafer. The second interconnect connector 6 corresponds visually to the structure and structure of the first interconnect connector 1 from FIG. 1st

Das zweite Leiterbahnverbindungsstück 6 gliedert sich in eine dritte Leiterbahn 7, in eine vierte Leiterbahn 8, in ein drit­ tes Kontaktstück 9 und in ein viertes Kontaktstück 10.The second interconnect connector 6 is divided into a third interconnect 7 , a fourth interconnect 8 , a third contact piece 9 and a fourth contact piece 10 .

Die dritte Leiterbahn 7, die vierte Leiterbahn 8, das dritte Kontaktstück 9 und das vierte Kontaktstück 10 weisen leitendes Material insbesondere ein Metall oder eine Metall-Legierung auf, und sie entsprechen im Aufbau jeweils der ersten Leiter­ bahn 2, der zweiten Leiterbahn 3, dem ersten Kontaktstück 4 und dem zweiten Kontaktstück 5.The third conductor 7 , the fourth conductor 8 , the third contact piece 9 and the fourth contact piece 10 have conductive material in particular a metal or a metal alloy, and they correspond in structure to the first conductor track 2 , the second conductor track 3 , the first contact piece 4 and second contact piece 5 .

Die dritte Leiterbahn 7 und die vierte Leiterbahn 8 sind zur Aufnahme und Leitung eines Stromflusses zur Verbindung von Schaltungselementen der integrierten elektrischen Schaltung vorgesehen. The third conductor track 7 and the fourth conductor track 8 are provided for receiving and conducting a current flow for connecting circuit elements of the integrated electrical circuit.

Über das dritte Kontaktstück 9 und über das vierte Kontakt­ stück 10 werden Stromflüsse innerhalb der integrierten elek­ trischen Schaltung von der dritten Leiterbahn 7 auf die vierte Leiterbahn 8 und von der vierten Leiterbahn 8 auf die dritte Leiterbahn 7 übertragen.Via the third contact piece 9 and the fourth contact piece 10 , current flows within the integrated electrical circuit from the third conductor 7 to the fourth conductor 8 and from the fourth conductor 8 to the third conductor 7 are transmitted.

Die dritte Leiterbahn 7 verläuft geradlinig horizontal und ist als schmale und flache Leitungsschicht ausgebildet, die im Be­ reich der Verbindung zur vierten Leiterbahn 8 als Rechteck verbreitert ausgebildet ist.The third conductor 7 runs straight horizontally and is designed as a narrow and flat conductor layer, which is widened in the area of the connection to the fourth conductor 8 as a rectangle.

Die vierte Leiterbahn 8 verläuft geradlinig vertikal und ist als schmale und flache Leitungsschicht ausgeformt, die im Be­ reich der Verbindung zur dritten Leiterbahn 8 stark verbrei­ tert ausgebildet ist.The fourth conductor 8 runs straight vertical and is formed as a narrow and flat conduction layer, which is formed in the area of the connection to the third conductor 8 is greatly expanded.

Das dritte Kontaktstück 9 und das vierte Kontaktstück 10 sind als flache Schichten ausgebildet. Sie verbinden die dritte Leiterbahn 7 mit der vierten Leiterbahn 8.The third contact piece 9 and the fourth contact piece 10 are formed as flat layers. They connect the third conductor track 7 to the fourth conductor track 8 .

Die seitlichen Begrenzungen der dritten Leiterbahn 7, der vierten Leiterbahn 8, des dritten Kontaktstücks 9 und des vierten Kontaktstücks 10 weisen fertigungsbedingt Krümmungen auf.The lateral boundaries of the third conductor track 7 , the fourth conductor track 8 , the third contact piece 9 and the fourth contact piece 10 have curvatures due to production.

Im Ausführungsbeispiel gemäß Fig. 2 ist das dritte Kontakt­ stück 9 derart angeordnet, daß der Abstand des unteren Rands vom unteren Rand der dritten Leiterbahn 7 sowie der Abstand des oberen Rands vom oberen Rand der dritten Leiterbahn 7 und der Abstand des linken Rands vom linken Rand der vierten Leiterbahn 8 sowie der Abstand des rechten Rands vom rechten Rand der vierten Leiterbahn 8 als genügend groß ausgebildet ist.In the embodiment shown in FIG. 2, the third contact piece 9 is arranged such that the distance of the lower edge from the lower edge of the third conductor 7 and the distance of the upper edge from the upper edge of the third conductor 7 and the distance of the left edge from the left edge the fourth conductor 8 and the distance of the right edge from the right edge of the fourth conductor 8 is designed to be sufficiently large.

Im Ausführungsbeispiel gemäß Fig. 2 ist das vierte Kontakt­ stück 10 derart angeordnet, daß es über den unteren Rand der dritten Leiterbahn 7 und über den rechten Rand der vierten Leiterbahn 8 herauslappt. Der Abstand des oberen Rands des vierten Kontaktstücks 10 vom oberen Rand der dritten Leiter­ bahn 7 sowie der Abstand des linken Rands des vierten Kontakt­ stücks 10 vom linken Rand der vierten Leiterbahn 8 sind als genügend groß ausgebildet.In the embodiment shown in FIG. 2, the fourth contact piece 10 is arranged such that it overlaps the lower edge of the third conductor 7 and the right edge of the fourth conductor 8 . The distance of the upper edge of the fourth contact piece 10 ride from the top of the third conductor 7 and the distance of the left edge of the fourth contact piece 10 from the left edge of the fourth conductor 8 are formed as sufficiently large.

Dementsprechend ist die Kontaktfläche zwischen der dritten Leiterbahn 7 und dem vierten Kontaktstück 10 sowie die Kon­ taktfläche zwischen dem vierten Kontaktstück 10 und der vier­ ten Leiterbahn 8 kleiner als durch die geometrischen Layoutda­ ten in Fig. 1 bestimmt.Accordingly, the contact area between the third conductor 7 and fourth contact piece 10 and the Kon is clock area between the fourth contact piece 10 and the four th conductor 8 is smaller than by the geometrical Layoutda th in Fig. 1 is determined.

Nachfolgend ist anhand des ersten Ausführungsbeispiels die Problematik veranschaulicht, die durch die Erfindung gelöst wird.The following is based on the first embodiment Illustrates the problem solved by the invention becomes.

Zur Fabrikation integrierter elektrischer Schaltungen werden geometrische Layoutdaten erzeugt und in entsprechende Masken umgesetzt. Anschließend werden Halbleiter-Wafer mit den so er­ stellten Masken belichtet. Schließlich werden die belichteten Teile des Fotolacks auf dem Halbleiter-Wafer entfernt und mit­ tels chemischer Prozesse die gewünschten Strukturen im Halb­ leiter produziert. For the manufacture of integrated electrical circuits Geometric layout data generated and in corresponding masks implemented. Then semiconductor wafers with the so he put masks exposed. Finally, the exposed ones Parts of the photoresist on the semiconductor wafer removed and with the desired structures in half using chemical processes head produced.  

Im dem ersten Ausführungsbeispiel sind die geometrischen Lay­ outdaten des ersten Leiterbahnverbindungsstücks 1 gemäß Fig. 1 vorgegeben.In the first exemplary embodiment, the geometric layout data of the first interconnect connector 1 according to FIG. 1 are specified.

Basierend auf diesen Layoutdaten wird ein in Fig. 2 gezeigtes zweites Leiterbahnverbindungsstück 6 einer integrierten elek­ trischen Schaltung auf einem Halbleiter-Wafer gefertigt.Based on this layout data, a second interconnect connector 6, shown in FIG. 2, of an integrated electrical circuit is manufactured on a semiconductor wafer.

Aus den Layoutdaten der ersten Leiterbahn 2 wird die dritte Leiterbahn 7 hergestellt. Aus den Layoutdaten der zweiten Lei­ terbahn 3 wird die vierte Leiterbahn 8 gefertigt. Aus den Lay­ outdaten des ersten Kontaktstücks 4 wird das dritte Kontakt­ stück 9 hergestellt. Aus den Layoutdaten des zweiten Kontakt­ stücks 5 wird das vierte Kontaktstück 10 gefertigt.The third conductor 7 is produced from the layout data of the first conductor 2 . The fourth conductor track 8 is produced from the layout data of the second conductor track 3 . The third contact piece 9 is produced from the layout data of the first contact piece 4 . The fourth contact piece 10 is produced from the layout data of the second contact piece 5 .

Durch Ungenauigkeiten bei den chemischen Fertigungsprozessen und durch Interferenzerscheinungen aufgrund der sehr geringen im Bereich der Lichtwellenlänge liegenden Strukturabmessungen entstehen Abweichungen der gefertigten Strukturen von den geo­ metrischen Layoutdaten. Demzufolge entsprechen die auf dem Halbleiter-Wafer entstehenden Strukturen nie exakt der ur­ sprünglich entworfenen Geometrie.Due to inaccuracies in the chemical manufacturing processes and by interference phenomena due to the very low Structural dimensions lying in the range of the light wavelength there are deviations of the manufactured structures from the geo metric layout data. Accordingly, the ones on the Semiconductor wafers never form exactly the original structures originally designed geometry.

Die von Ungenauigkeiten bei den einzelnen Fertigungsschritten herrührenden Abweichungen von den in Fig. 1 dargestellten Layoutdaten sind in Fig. 2 erkennbar.The deviations from the layout data shown in FIG. 1 resulting from inaccuracies in the individual production steps can be seen in FIG. 2.

Die Formen der dritten Leiterbahn 7, der vierten Leiterbahn 8, des dritten Kontaktstücks 9 sowie des vierten Kontaktstücks 10 weichen von den durch die Layoutdaten vorgegebenen Formen der ersten Leiterbahn 2, der zweiten Leiterbahn 3, des ersten Kon­ taktstücks 4 und des zweiten Kontaktstück 5 ab. The shapes of the third conductor track 7 , the fourth conductor track 8 , the third contact piece 9 and the fourth contact piece 10 differ from the shapes of the first conductor track 2 , the second conductor track 3 , the first contact piece 4 and the second contact piece 5 specified by the layout data ,

Besonders offensichtlich ist die Abweichung der gefertigten Struktur von den geometrischen Layoutdaten bei dem vierten Kontaktstück 10. Dieses vierte Kontaktstück 10 ist derart an­ geordnet, daß es über den unteren Rand der dritten Leiterbahn 7 und über den rechten Rand der vierten Leiterbahn 8 über­ lappt. Somit ist die Kontaktfläche zwischen der dritten Lei­ terbahn 7 und dem vierten Kontaktstück 10 sowie die Kontakt­ fläche zwischen dem vierten Kontaktstück 10 und der vierten Leiterbahn 8 kleiner als durch die geometrischen Layoutdaten bestimmt.The deviation of the fabricated structure from the geometric layout data in the fourth contact piece 10 is particularly obvious. This fourth contact piece 10 is arranged in such a way that it overlaps over the lower edge of the third conductor 7 and over the right edge of the fourth conductor 8 . Thus, the contact area between the third conductor 7 and the fourth contact piece 10 and the contact area between the fourth contact piece 10 and the fourth conductor 8 is smaller than determined by the geometric layout data.

Die fehlende Paßgenauigkeit des vierten Kontaktstücks 10 be­ wirkt eine Änderung des elektrischen Widerstands des Kontakt­ stücks 10. Das zweite Leiterbahnverbindungsstück 6 weist somit einen Fehler auf und bewirkt somit eine Unbrauchbarkeit der kompletten elektrischen Schaltung.The lack of accuracy of the fourth contact piece 10 be a change in the electrical resistance of the contact piece 10th The second interconnect connector 6 thus has an error and thus makes the entire electrical circuit unusable.

Durch derartige Abweichungen von Bestandteilen der hergestell­ ten integrierten elektrischen Schaltung von den zugrundelie­ genden Layoutdaten kann die gesamte integrierte elektrische Schaltung Fehler im Betrieb aufweisen und schlimmstenfalls un­ brauchbar sein.Due to such deviations from components of the manufactured th integrated electrical circuit of the underlying layout data, the entire integrated electrical Circuit malfunction in operation and worst case un be useful.

Das erste Ausführungsbeispiel ist hiermit abgeschlossen.This concludes the first embodiment.

Fig. 3 zeigt eine schematische geometrische Darstellung eines ersten Musters 11 zur Prüfung von Layoutstrukturen von inte­ grierten elektrischen Schaltungen. Fig. 3 shows a schematic geometric representation of a first pattern 11 for testing layout structures of inte grated electrical circuits.

Gemäß der Erfindung sind Muster zur Überprüfung von Lay­ outstrukturen von integrierten elektrischen Schaltungen vorge­ sehen.According to the invention, patterns for checking lay outstructures of integrated electrical circuits see.

Muster liegen als Programmcode beschrieben in einer Datenbank vor. Sie sind im selben Format beschrieben wie die Lay­ outstrukturen von integrierten elektrischen Schaltungen, bei­ spielsweise im GDSII-Datei-Format. Jedes Muster ist dabei häu­ fig in einer eigenen Zelle beschrieben und über den Zellnamen auswählbar.Samples are described as program code in a database in front. They are described in the same format as the lay outstructures of integrated electrical circuits, at for example in GDSII file format. Every pattern is skin-like fig described in a separate cell and via the cell name selectable.

Bei der erfindungsgemäßen Überprüfung von Layoutstrukturen von integrierten elektrischen Schaltungen werden Layoutstrukturen anhand von Vergleichen mit hinterlegten Mustern überprüft.When checking layout structures of integrated electrical circuits become layout structures checked against comparisons with stored samples.

Jede Layoutstruktur einer integrierten elektrischen Schaltung weist mehrere Layoutebenen auf. Auf jeder Layoutebene sind mehrere Strukturelementbereiche angeordnet. Mehrere Struktu­ relementbereiche können zu Strukturelementen zusammengefaßt werden. Strukturelemente können sich demzufolge auf mehrere Layoutebenen erstrecken.Any layout structure of an integrated electrical circuit has several levels of layout. Are at every layout level arranged several structural element areas. Multiple structures Element areas can be combined to form structural elements become. Structural elements can therefore refer to several Extend layout levels.

Jedes Muster gliedert sich in ein oder mehrere Basis-Polygone auf einer oder mehreren Musterebenen und in weitere assoziier­ te Polygone auf einer oder mehreren Musterebenen. Muster kön­ nen als komplexe Datentypen definiert sein.Each pattern is divided into one or more basic polygons on one or more pattern levels and in further associative polygons on one or more pattern layers. Pattern can can be defined as complex data types.

Das in Fig. 3 gezeigte erste Muster 11 gliedert sich in ein erstes Basis-Polygon 12 und in ein erstes assoziiertes Polygon 13. Das erste Muster 11 umfaßt zwei Musterebenen. Das erste Basis-Polygon 12 liegt auf einer oberen Musterebene vor. Das erste assoziierte Polygon 13 liegt auf einer unteren Musterebene vor, die als Nachbarebene in bezug auf die obere Muster­ ebene angeordnet ist.The first pattern 11 shown in FIG. 3 is divided into a first basic polygon 12 and a first associated polygon 13 . The first pattern 11 comprises two pattern levels. The first base polygon 12 is on an upper pattern level. The first associated polygon 13 is on a lower pattern plane, which is arranged as a neighboring plane with respect to the upper pattern plane.

Das erste Basis-Polygon 12 stellt eine Soll-Kontaktfläche dar. Das erste Basis-Polygon 12 ist mit Kontakten der jeweils zu prüfenden Strukturelementbereiche der Layoutstruktur der je­ weiligen elektrischen Schaltung zur Deckung zu bringen. Das erste assoziierte Polygon 13 stellt eine Mindestumgebung der Leiterbahn dar, die auf der integrierten elektrischen Schal­ tung um die Kontaktfläche eingehalten werden muß.The first basic polygon 12 represents a target contact area. The first basic polygon 12 is to be brought into contact with contacts of the structural element regions to be checked in each case of the layout structure of the respective electrical circuit. The first associated polygon 13 represents a minimum environment of the conductor track, the device on the integrated electrical circuit around the contact area must be observed.

Das erste assoziierte Polygon 13 ist als horizontal ausgerich­ tetes Rechteck ausgeformt, dessen Breite ungefähr seiner dop­ pelten Höhe entspricht. Je auf der Mitte der rechten und der linken Seite des ersten assoziierten Polygons 13 sind jeweils nach außen gerichtete und rechteckig geformte Ausbuchtungen angeordnet, die eine Höhe von einem Drittel der Gesamthöhe des ersten assoziierten Polygons 13 und eine Breite von einem Drittel der Gesamtbreite des assoziierten Polygons 13 aufwei­ sen.The first associated polygon 13 is formed as a horizontally aligned rectangle, the width of which approximately corresponds to its double height. On the middle of the right and left sides of the first associated polygon 13 there are respectively outwardly directed and rectangularly shaped protrusions, which are one third of the total height of the first associated polygon 13 and one third of the total width of the associated polygon 13 .

Das erste Basis-Polygon 12 in Draufsicht auf das erste assozi­ ierte Polygon 13 vertikal und horizontal zentriert innerhalb des ersten assoziierten Polygons 13 angeordnet. Das erste Ba­ sis-Polygon 12 weist eine Höhe von einem Drittel der Gesamthö­ he des ersten assoziierten Polygons 13 und eine Breite von ei­ nem Drittel der Gesamtbreite des ersten assoziierten Polygons 13 auf.The first base polygon 12 in plan view of the first polygon 13 assozi ierte centered vertically and horizontally disposed within the first associated polygon. 13 The first base polygon 12 has a height of one third of the total height of the first associated polygon 13 and a width of one third of the total width of the first associated polygon 13 .

Fig. 4 zeigt eine schematische geometrische Darstellung eines ersten Strukturelements 14 eines zweiten Ausführungsbeispiels. Fig. 4 is a schematic geometrical representation of a first structural member 14 shows a second embodiment.

Dieses beispielhafte erste Strukturelement 14 ist Teil einer Layoutstruktur einer integrierten elektrischen Schaltung. Das erste Strukturelement 14 liegt als Teil von Layoutdaten einer integrierten elektrischen Schaltung vor, beispielsweise im GDSII-Datei-Format.This exemplary first structural element 14 is part of a layout structure of an integrated electrical circuit. The first structural element 14 is present as part of layout data of an integrated electrical circuit, for example in the GDSII file format.

Das erste Strukturelement 14 gliedert sich in eine erste Kon­ taktfläche 15 und in eine erste Kontaktflächenumgebung 16. Das erste Strukturelement 14 umfaßt zwei Layoutebenen der gesamten Layoutstruktur der integrierten elektrischen Schaltung. Die erste Kontaktfläche 15 ist auf einer oberen Layoutebene ange­ ordnet. Die erste Kontaktflächenumgebung 16 liegt auf einer unteren Layoutebene vor, die der oberen Layoutebene benachbart angeordnet ist.The first structural element 14 is divided into a first contact area 15 and a first contact area environment 16 . The first structural element 14 comprises two layout levels of the entire layout structure of the integrated electrical circuit. The first contact surface 15 is arranged on an upper layout level. The first contact area environment 16 is present on a lower layout level, which is arranged adjacent to the upper layout level.

Die erste Kontaktflächenumgebung 16 entspricht in Form und Größe genau dem ersten assoziierten Polygon 13.The first contact area environment 16 corresponds exactly in shape and size to the first associated polygon 13 .

Die erste Kontaktfläche 15 ist quadratisch geformt und weist eine Kantenlänge auf, die einem Drittel der Höhe des ersten assoziierten Polygons 13 entspricht. Bezüglich der ersten Kon­ taktflächenumgebung 16 ist die erste Kontaktfläche 15 in Draufsicht vertikal zentriert und horizontal von der Mitte ausgehend um die Hälfte ihrer Grundfläche nach rechts verscho­ ben angeordnet.The first contact surface 15 has a square shape and has an edge length that corresponds to a third of the height of the first associated polygon 13 . Regarding the first contact area 16 , the first contact surface 15 is vertically centered in a plan view and arranged horizontally from the center by half of its base to the right.

Die erste Kontaktfläche 15 stimmt in Form und Größe nicht mit dem ersten Basis-Polygon 12 überein.The first contact surface 15 does not match the first base polygon 12 in shape and size.

Die erste Kontaktflächenumgebung 16 des ersten Strukturele­ ments 14 entspricht in Form und Größe genau dem ersten assozi­ ierten Polygon 13. The shape and size of the first contact area environment 16 of the first structural element 14 correspond exactly to the first associated polygon 13 .

Gemäß der Erfindung sind Layoutstrukturen einer integrierten elektrischen Schaltung anhand von Mustern überprüfbar.According to the invention, layout structures are integrated electrical circuit can be checked based on patterns.

Anhand von mehreren Ausführungsbeispielen der Erfindung wird nachfolgend unter Verwendung des ersten Musters 11 für eine integrierte elektrische Schaltung untersucht, ob ein Kontakt eines Strukturelements einer Layoutstruktur einer integrierten elektrischen Schaltung mit dem durch das erste Basis-Polygon 12 des ersten Musters 11 vorgegebenen Kontakt übereinstimmt und ob dieser Kontakt hinreichend von einer mittels des ersten assoziierten Polygons 13 bestimmten Mindestumgebung einer Lei­ terbahn umschlossen ist.Using several exemplary embodiments of the invention, it is subsequently examined using the first pattern 11 for an integrated electrical circuit whether a contact of a structural element of a layout structure of an integrated electrical circuit matches the contact specified by the first base polygon 12 of the first pattern 11 and whether this contact is sufficiently enclosed by a minimum environment of a conductor track determined by means of the first associated polygon 13 .

Für die Durchführung der erfindungsgemäßen Überprüfung von Layoutstrukturen sind Regeln definiert.For carrying out the review of Layout structures are rules defined.

Die Regeln beinhalten die zu prüfenden Layoutebenen, gegeben­ enfalls zusätzliche Referenz-Layoutebenen, eine Liste der gül­ tigen Muster und eine Zuordnung von Layoutebenen zu Musterebe­ nen.The rules contain the layout levels to be checked if necessary additional reference layout levels, a list of the valid pattern and an assignment of layout levels to pattern level NEN.

Diejenigen Layoutebenen der Layoutstruktur der integrierten elektrischen Schaltung, auf denen Strukturelementbereiche mit Basis-Polygonen 12 von Mustern verglichen werden, sind fest­ legbar.Those layout levels of the layout structure of the integrated electrical circuit on which structure element regions are compared with base polygons 12 of patterns can be fixed.

Die Referenz-Layoutebenen stellen diejenigen Layoutebenen dar, deren Strukturelemente auf Übereinstimmungen mit den assozi­ ierten Polygonen geprüft werden. Welche Referenz-Layoutebenen überprüft werden und mit welchen Musterebenen diese jeweils zu vergleichen sind, wird in der Regelbeschreibung festgelegt. The reference layout levels represent those layout levels whose structural elements correspond to the assoc checked polygons. What reference layout levels are checked and with which pattern levels each one are compared, is specified in the rule description.  

In der praktischen Durchführung der Überprüfung der Layout­ strukturen mit Mustern wird je eine Layoutebene einer Lay­ outstruktur einer integrierten elektrischen Schaltung betrach­ tet. Zuerst werden alle Strukturelementbereiche der betrachte­ ten Layoutebene ermittelt.In the practical implementation of the review of the layout Structuring with patterns becomes one layout level of a lay outstructure of an integrated electrical circuit tet. First, all structural element areas are considered layout level determined.

Nacheinander werden alle Strukturelementbereiche dieser Layou­ tebene durch Vergleiche mit den Basis-Polygonen der Muster ei­ ner Überprüfung auf Übereinstimmung unterzogen. Hierbei wird geprüft, ob die Basis-Polygone durch eine Transformation wie durch eine Verschiebung und/oder durch eine Drehung und/oder durch eine Spiegelung mit dem zu prüfenden Strukturelementbe­ reich zur Deckung zu bringen sind.One after the other all structural element areas of this layou t level by comparison with the basic polygons of the pattern subjected to a compliance check. Here will checked whether the base polygons like through a transformation by displacement and / or by rotation and / or by a reflection with the structural element to be checked are to be richly covered.

Im Falle der Übereinstimmung werden die entsprechenden Refe­ renz-Layoutebenen betrachtet und die Strukturelementbereiche auf den Referenz-Layoutebenen ermittelt, die den Strukturele­ mentbereichen der Layoutebene zugeordnet sind, die Überein­ stimmungen mit den Basis-Polygonen aufweisen. Anschließend werden die assoziierten Polygone für einen Vergleich mit die­ sen Strukturelementbereichen herangezogen, wobei die assozi­ ierten Polygone denselben Transformationen unterzogen werden, die mit den zugehörigen Basis-Polygonen durchgeführt wurden.In the event of a match, the corresponding Refe renz layout levels and the structural element areas determined on the reference layout levels that correspond to the structural elements areas assigned to the layout level are the same have moods with the base polygons. Subsequently the associated polygons for comparison with the sen structural element areas used, the assoc undergo the same transformations, that were carried out with the associated basic polygons.

Übereinstimmung mit dem Muster aufweisende Strukturelementbe­ reiche werden gemerkt.Structural elements having pattern match rich people are noted.

Anschließend wird dieser Überprüfungsvorgang für die weiteren Layoutebenen wiederholt. Then this review process is for the others Repeated layout levels.  

Für die Überprüfung auf Übereinstimmung ist eine Funktion "match" definierbar, die bei erfolgreichem Vergleich den je­ weiligen Strukturelementbereich merkt und nach Abarbeitung al­ ler Strukturelementbereiche die mit den Mustern Übereinstim­ mung aufweisenden Strukturelemente als Ergebnis ausgibt, bzw. die nicht übereinstimmenden Strukturelemente als Fehler mel­ det.There is a function for checking for conformity "match" definable, which if successfully compared to each noted structural element area and after processing al Structural element areas that match the patterns output structural elements as a result, or the mismatched structural elements as errors mel det.

Die Durchführung der Überprüfung mittels einer schrittweisen Abarbeitung der gesamten Layoutebene durch Vergleiche einer Vielzahl von Ausschnitten aus der Layoutebene ist denkbar. Al­ le Strukturelementbereiche der Layoutstruktur werden hierbei betrachtet.Carrying out the review by means of a gradual process Processing the entire layout level by comparing one A large number of sections from the layout level is conceivable. al Structural element areas of the layout structure are here considered.

Weiterhin kann eine Vorauswahl von Strukturelementen getroffen werden. So können ähnliche für eine Übereinstimmung in Frage kommende Strukturelemente bzw. Strukturelementbereiche der Layoutebene für eine Überprüfung vorselektiert und nur diese Strukturelemente bzw. Strukturelementbereiche überprüft wer­ den. Beispielsweise können bei einer Überprüfung von Kontakt­ stücken nur die Strukturelementbereiche "Kontaktstücke" unter­ sucht werden.Furthermore, a pre-selection of structural elements can be made become. So similar ones can be considered for a match upcoming structural elements or structural element areas of Preselected layout level for a review and only this Structure elements or structure element areas are checked by who the. For example, when checking contact only include the structural element areas "contact pieces" be searched.

In den nachfolgenden Ausführungsbeispielen der Erfindung wer­ den jeweils zwei Layoutebenen einer Layoutstruktur einer inte­ grierten elektrischen Schaltung betrachtet. Auf der oberen Layoutebene werden alle mit dem ersten Basis-Polygon 12 über­ einstimmenden Kontaktflächen gesucht. Auf der benachbarten un­ teren Layoutebene werden danach die entsprechenden Mindestum­ gebungen von Leiterbahnen auf Übereinstimmung mit dem assozi­ ierten Polygon 13 geprüft. In the following exemplary embodiments of the invention, the two layout levels of a layout structure of an integrated electrical circuit are considered. On the upper layout level, all those with the first base polygon 12 are searched via matching contact areas. The corresponding minimum surroundings of conductor tracks are then checked for correspondence with the associated polygon 13 on the adjacent lower layout level.

Als einziges gültiges Muster ist das erste Muster 11 festge­ legt.The first pattern 11 is defined as the only valid pattern.

Als einziges Strukturelement der Layoutebene der im zweiten Ausführungsbeispiel untersuchten Layoutstruktur wird das erste Strukturelement 14 untersucht.The first structure element 14 is examined as the only structure element of the layout level of the layout structure examined in the second exemplary embodiment.

Bei diesem ersten Strukturelement 14 wird unter Verwendung des ersten Musters 11 aus Fig. 3 untersucht, ob die erste Kon­ taktfläche 15 mit dem ersten Basis-Polygon 12 übereinstimmt.In this first structural element 14 , it is examined using the first pattern 11 from FIG. 3 whether the first contact surface 15 matches the first basic polygon 12 .

Die erste Kontaktfläche 15 ist weder durch eine zulässige Transformation wie durch eine Verschiebung, durch eine Drehung oder durch eine Spiegelung, noch durch eine Kombination dieser Transformationen mit dem ersten Basis-Polygon 12 zur Deckung zu bringen. Die erste Kontaktfläche 15 ist kleiner als das er­ ste Basis-Polygon 12 und weist zudem eine andere Form auf. Dementsprechend ergibt der Vergleich der ersten Kontaktfläche 15 mit dem ersten Basis-Polygon 12 keine Übereinstimmung.The first contact surface 15 cannot be made to coincide with the first basic polygon 12 either by an admissible transformation such as by a displacement, by a rotation or by a reflection, or by a combination of these transformations. The first contact surface 15 is smaller than the first base polygon 12 and also has a different shape. Accordingly, the comparison of the first contact surface 15 with the first base polygon 12 does not match.

Im Fall einer Deckungsgleichheit eines Basis-Polygons mit ei­ ner Struktur der integrierten elektrischen Schaltung werden in einem zweiten Schritt die dem Basis-Polygon zugeordneten asso­ ziierten Polygone betrachtet.In the case of a congruence of a basic polygon with ei ner structure of the integrated electrical circuit are in in a second step, the asso assigned to the base polygon adorned polygons.

Da hier keine Deckungsgleichheit der ersten Kontaktfläche 15 mit dem ersten Basis-Polygon 12 gefunden wurde, endet die Überprüfung für das erste Strukturelement 14 an dieser Stelle.Since no congruence of the first contact surface 15 with the first base polygon 12 was found here, the check for the first structural element 14 ends at this point.

Dementsprechend weist das erste Strukturelement 14 gemäß dem zweiten Ausführungsbeispiel aus Fig. 4 keine Übereinstimmung mit dem ersten Muster 11 aus Fig. 3 auf und wird als fehler­ haft gemeldet.Accordingly, the first structural element 14 according to the second exemplary embodiment from FIG. 4 does not match the first pattern 11 from FIG. 3 and is reported as faulty.

Das zweite Ausführungsbeispiel ist hiermit abgeschlossen.This concludes the second embodiment.

Fig. 5 zeigt eine schematische geometrische Darstellung eines Vergleichs eines zweiten Strukturelements 17 mit dem ersten Muster 11 aus Fig. 3 eines dritten Ausführungsbeispiels. FIG. 5 shows a schematic geometric illustration of a comparison of a second structural element 17 with the first pattern 11 from FIG. 3 of a third exemplary embodiment.

Das beispielhafte zweite Strukturelement 17 ist Teil einer Layoutstruktur einer integrierten elektrischen Schaltung. Es liegt in Form von Layoutdaten vor, beispielsweise im GDSII- Datei-Format.The exemplary second structural element 17 is part of a layout structure of an integrated electrical circuit. It is in the form of layout data, for example in GDSII file format.

Das zweite Strukturelement 17 gliedert sich in eine zweite Kontaktfläche 18 und in eine zweite Kontaktflächenumgebung 19. Das zweite Strukturelement 17 umfaßt zwei Layoutebenen der ge­ samten Layoutstruktur der integrierten elektrischen Schaltung. Die zweite Kontaktfläche 18 ist auf einer oberen Layoutebene angeordnet. Die zweite Kontaktflächenumgebung 19 liegt auf ei­ ner unteren Layoutebene vor, die der oberen Layoutebene be­ nachbart angeordnet ist.The second structural element 17 is divided into a second contact area 18 and a second contact area environment 19 . The second structural element 17 comprises two layout levels of the entire layout structure of the integrated electrical circuit. The second contact surface 18 is arranged on an upper layout level. The second contact surface environment 19 is on a lower layout level, which is arranged adjacent to the upper layout level.

Die zweite Kontaktfläche 18 entspricht in Form und Größe dem um 90 Grad gedrehten ersten Basis-Polygon 12.The shape and size of the second contact surface 18 corresponds to the first basic polygon 12 rotated by 90 degrees.

Die zweite Kontaktflächenumgebung 19 ist als vertikal ausge­ richtetes Rechteck ausgeformt, dessen Höhe ungefähr seiner doppelten Breite entspricht. Auf der Mitte der unteren Seite der zweiten Kontaktflächenumgebung 19 ist eine nach unten ge­ richtete und rechteckig geformte Ausbuchtung angeordnet, die eine Höhe von einem Drittel der Gesamthöhe der zweiten Kontaktflächenumgebung 19 und eine Breite von einem Drittel der Gesamtbreite der zweiten Kontaktflächenumgebung 19 aufweist.The second contact area 19 is formed as a vertically oriented rectangle, the height of which corresponds approximately to twice its width. On the middle of the lower side of the second contact area 19 is a downwardly directed and rectangularly shaped bulge is arranged, which has a height of one third of the total height of the second contact area 19 and a width of one third of the total width of the second contact area 19 .

Eine erste Differenzfläche 20 ist auf der Mitte der oberen Seite der zweiten Kontaktflächenumgebung 19 mittig angeordnet und als eine nach oben gerichtete und rechteckig geformte Aus­ buchtung ausgebildet, die eine der zweiten Kontaktfläche 18 entsprechenden Höhe und eine Breite von einem Drittel der Ge­ samtbreite der zweiten Kontaktflächenumgebung 19 aufweist.A first differential surface 20 is arranged in the middle on the middle of the upper side of the second contact surface environment 19 and is formed as an upwardly directed and rectangularly shaped bulge which has a height corresponding to the second contact surface 18 and a width of one third of the total width of the second contact surface environment 19 has.

Die erste Differenzfläche 20 repräsentiert den Flächenunter­ schied zwischen der zweiten Kontaktflächenumgebung 19 und dem ersten assoziierten Polygon 13. Das erste assoziierte Polygon 13 weist eine größere Fläche auf als die zweite Kontaktflä­ chenumgebung 19.The first difference area 20 represents the area difference between the second contact area environment 19 and the first associated polygon 13 . The first associated polygon 13 has a larger area than the second contact area environment 19 .

In dem dritten Ausführungsbeispiel gemäß Fig. 5 zur erfin­ dungsgemäßen Überprüfung von Layoutstrukturen von integrierten elektrischen Schaltungen wird nachfolgend das zweite Struktu­ relement 17 mit dem ersten Muster 11 aus Fig. 3 verglichen.In the third exemplary embodiment according to FIG. 5 for checking the layout structures of integrated electrical circuits according to the invention, the second structural element 17 is subsequently compared with the first pattern 11 from FIG. 3.

Hierbei wird zuerst die zweite Kontaktfläche 18 mit dem ersten Basis-Polygon 12 verglichen.First, the second contact surface 18 is compared with the first base polygon 12 .

Die zweite Kontaktfläche 18 wird mittels einer Drehung um 90 Grad mit dem ersten Basis-Polygon 12 zur Deckung gebracht. Dementsprechend ergibt der Vergleich zwischen der zweiten Kon­ taktfläche 18 und dem ersten Basis-Polygon 12 eine exakte Übereinstimmung.The second contact surface 18 is made to coincide with the first base polygon 12 by a rotation of 90 degrees. Accordingly, the comparison between the second contact surface 18 and the first base polygon 12 gives an exact match.

Im Falle der Übereinstimmung der untersuchten Kontaktfläche mit dem Basis-Polygon werden anschließend die den Basis- Polygonen entsprechenden assoziierten Polygone derselben Transformation unterworfen, die bei den entsprechenden Basis- Polygonen durchgeführt worden sind. Anschließend wird die zu untersuchende Struktur der integrierten elektrischen Schaltung einer definierten Prüfung mit dem zugehörigen Muster unterzo­ gen, das ein oder mehrere Basis-Polygone und assoziierte Poly­ gone aufweist.If the examined contact area matches with the base polygon, the base  Associated polygons corresponding to polygons thereof Subjected to transformation that at the corresponding base Polygons have been performed. Then the to investigative structure of the integrated electrical circuit a defined test with the corresponding sample gene, the one or more base polygons and associated poly gone.

Im dritten Ausführungsbeispiel gemäß Fig. 5 erfolgt ein Ver­ gleich der zweiten Kontaktflächenumgebung 19 mit dem ersten assoziierten Polygon 13. Die zweite Kontaktflächenumgebung 19 wird derselben Transformation unterworfen, die bei der zweiten Kontaktfläche 18 angewandt wurde.In the third exemplary embodiment according to FIG. 5, the second contact area environment 19 is compared with the first associated polygon 13 . The second contact area environment 19 is subjected to the same transformation that was applied to the second contact area 18 .

Durch Übereinanderlegen der so transformierten zweiten Kon­ taktflächenumgebung 19 und des ersten assoziierten Polygons 13 ergibt sich eine in Fig. 5 gestrichelt dargestellte erste Differenzfläche 20.By superimposing the second contact area environment 19 transformed in this way and the first associated polygon 13 , a first difference area 20 is shown in dashed lines in FIG. 5.

Diese Differenzfläche 20 sagt aus, daß die durch das erste as­ soziierte Polygon 13 dargestellte Mindestumgebung von der zweiten Kontaktflächenumgebung 19 nicht erfüllt wird. Demzu­ folge ergibt der Vergleich der zweiten Kontaktflächenumgebung 19 mit dem ersten assoziierten Polygon 13 des ersten Musters 11 aus Fig. 3 keine Übereinstimmung.This difference surface 20 states that the minimum environment represented by the first associated polygon 13 is not fulfilled by the second contact surface environment 19 . Accordingly, the comparison of the second contact area environment 19 with the first associated polygon 13 of the first pattern 11 from FIG. 3 does not match.

Das zweite Strukturelement 17 des dritten Ausführungsbeispiels aus Fig. 5 weist keine Übereinstimmung mit dem ersten Muster 11 aus Fig. 3 auf und wird somit als Fehler gemeldet.The second structural element 17 of the third exemplary embodiment from FIG. 5 does not match the first pattern 11 from FIG. 3 and is therefore reported as an error.

Das dritte Ausführungsbeispiel ist hiermit abgeschlossen. This concludes the third embodiment.  

Fig. 6 zeigt eine schematische geometrische Darstellung eines Vergleichs eines dritten Strukturelements 21 mit dem ersten Muster 11 aus Fig. 3 eines vierten Ausführungsbeispiels. FIG. 6 shows a schematic geometric illustration of a comparison of a third structural element 21 with the first pattern 11 from FIG. 3 of a fourth exemplary embodiment.

Das beispielhafte dritte Strukturelement 21 ist Teil einer Layoutstruktur einer integrierten elektrischen Schaltung. Es liegt in Form von Layoutdaten vor, beispielsweise im GDSII- Datei-Format.The exemplary third structural element 21 is part of a layout structure of an integrated electrical circuit. It is in the form of layout data, for example in GDSII file format.

Das dritte Strukturelement 21 gliedert sich in eine dritte Kontaktfläche 22 und in eine dritte Kontaktflächenumgebung 23. Das dritte Strukturelement 21 umfaßt zwei Layoutebenen der ge­ samten Layoutstruktur der integrierten elektrischen Schaltung. Die dritte Kontaktfläche 22 ist auf einer oberen Layoutebene angeordnet. Die dritte Kontaktflächenumgebung 23 liegt auf ei­ ner unteren Layoutebene vor, die der oberen Layoutebene be­ nachbart angeordnet ist.The third structural element 21 is divided into a third contact area 22 and a third contact area environment 23 . The third structural element 21 comprises two layout levels of the entire layout structure of the integrated electrical circuit. The third contact surface 22 is arranged on an upper layout level. The third contact area environment 23 is on a lower layout level which is arranged adjacent to the upper layout level.

Die dritte Kontaktfläche 22 entspricht in Form und Größe dem ersten Basis-Polygon 12.The shape and size of the third contact surface 22 corresponds to the first basic polygon 12 .

Die dritte Kontaktflächenumgebung 23 ist als horizontal ausge­ richtetes Rechteck ausgeformt, dessen Breite der Breite der um die rechte Ausbuchtung verbreiterten Grundfläche des ersten assoziierten Polygons 13 entspricht. Auf der Mitte der linken Seite der dritten Kontaktflächenumgebung 23 ist eine nach au­ ßen gerichtete und rechteckig geformte Ausbuchtung angeordnet, die eine Höhe von einem Drittel der Gesamthöhe des ersten as­ soziierten Polygons 13 und eine Breite aufweist, die der Brei­ te des ersten Basis-Polygons 12 entspricht. The third contact area environment 23 is formed as a horizontally oriented rectangle, the width of which corresponds to the width of the base area of the first associated polygon 13 widened by the right bulge. On the middle of the left side of the third contact area environment 23 there is an outwardly directed and rectangularly shaped bulge which has a height of one third of the total height of the first associated polygon 13 and a width which is the width of the first base polygon 12 corresponds.

Eine zweite Differenzfläche 24 weist zwei getrennte rechtecki­ ge Flächenabschnitte gleicher Form und gleichen Flächeninhalts auf.A second differential surface 24 has two separate rectangular surface sections of the same shape and the same area.

Der erste Flächenabschnitt der zweiten Differenzfläche 24 ist im rechten oberen Bereich der dritten Kontaktflächenumgebung 23 angeordnet, weist eine Höhe von einem Drittel der Gesamthö­ he der dritten Kontaktflächenumgebung 23 und eine der Ausbuch­ tung auf der linken Seite der dritten Kontaktflächenumgebung 23 entsprechende Breite auf.The first surface section of the second differential surface 24 is arranged in the upper right region of the third contact surface environment 23 , has a height of one third of the total height of the third contact surface environment 23 and a width corresponding to the bulge on the left side of the third contact surface environment 23 .

Der zweite Flächenabschnitt der zweiten Differenzfläche 24 ist im rechten unteren Bereich der dritten Kontaktflächenumgebung 23 angeordnet, weist eine Höhe von einem Drittel der Gesamthö­ he der dritten Kontaktflächenumgebung 23 und eine der Ausbuch­ tung auf der linken Seite der dritten Kontaktflächenumgebung 23 entsprechende Breite auf.The second surface section of the second differential surface 24 is arranged in the lower right region of the third contact surface environment 23 , has a height of one third of the total height of the third contact surface environment 23 and a width corresponding to the bulge on the left side of the third contact surface environment 23 .

In dem vierten Ausführungsbeispiel gemäß Fig. 6 zur erfin­ dungsgemäßen Überprüfung von Layoutstrukturen von integrierten elektrischen Schaltungen wird nachfolgend das dritte Struktu­ relement 21 mit dem ersten Muster 11 aus Fig. 3 verglichen.In the fourth exemplary embodiment according to FIG. 6 for checking the layout structures of integrated electrical circuits according to the invention, the third structural element 21 is subsequently compared with the first pattern 11 from FIG. 3.

Hierbei wird zuerst die dritte Kontaktfläche 22 mit dem ersten Basis-Polygon 12 des ersten Musters 11 aus Fig. 3 verglichen, indem versucht wird, die dritte Kontaktfläche 22 und das erste Basis-Polygon 12 miteinander zur Deckung zu bringen.First, the third contact surface 22 is compared with the first base polygon 12 of the first pattern 11 from FIG. 3 by trying to bring the third contact surface 22 and the first base polygon 12 into register with one another.

Im vierten Ausführungsbeispiel gemäß Fig. 6 ergibt dieser Vergleich zwischen der dritten Kontaktfläche 22 und dem ersten Basis-Polygon 12 eine exakte Übereinstimmung. In the fourth exemplary embodiment according to FIG. 6, this comparison between the third contact surface 22 and the first basic polygon 12 results in an exact match.

Dementsprechend erfolgt daran anschließend ein Vergleich der dritten Kontaktflächenumgebung 23 mit dem ersten assoziierten Polygon 13 des ersten Musters 11 aus Fig. 3. Durch Übereinan­ derlegen der dritten Kontaktflächenumgebung 23 und des ersten assoziierten Polygons 13 ergibt sich eine in Fig. 6 gestri­ chelt dargestellte zweite Differenzfläche 24. Diese zweite Differenzfläche 24 verdeutlicht, daß die dritte Kontaktflä­ chenumgebung 23 größer ist als das erste assoziierte Polygon 13 des ersten Musters 11 aus Fig. 3. Das erste assoziierte Polygon 13 ist vollständig in der dritten Kontaktflächenumge­ bung 23 enthalten.Accordingly, the third contact area environment 23 is then compared with the first associated polygon 13 of the first pattern 11 from FIG. 3. By superimposing the third contact area environment 23 and the first associated polygon 13 , a second difference area is shown in FIG 24th This second difference surface 24 illustrates that the third contact surface 23 is larger than the first associated polygon 13 of the first pattern 11 from FIG. 3. The first associated polygon 13 is completely contained in the third contact surface environment 23 .

Dementsprechend weist das dritte Strukturelement 21 des vier­ ten Ausführungsbeispiels aus Fig. 6 eine Übereinstimmung mit dem ersten Muster 11 aus Fig. 3 auf und wird nicht als Fehler gemeldet.Correspondingly, the third structural element 21 of the fourth exemplary embodiment from FIG. 6 corresponds to the first pattern 11 from FIG. 3 and is not reported as an error.

Das vierte Ausführungsbeispiel ist hiermit abgeschlossen.This concludes the fourth embodiment.

Fig. 7 zeigt ein zweites Muster 25 und eine erste Layout­ struktur 26 mit einem vierten Strukturelement 27, mit einem fünften Strukturelement 28 und mit einem sechsten Strukturele­ ment 29 gemäß einem fünften und einem sechsten Ausführungsbei­ spiel. Fig. 7 shows a second pattern 25 and a first layout structure 26 with a fourth structural element 27 , with a fifth structural element 28 and with a sixth structural element 29 according to a fifth and a sixth exemplary embodiment.

Das zweite Muster 25 weist eine obere Musterebene, eine mitt­ lere Musterebene und eine untere Musterebene auf. In der obe­ ren Musterebene ist ein zweites Basis-Polygon 30 angeordnet, in der mittleren Musterebene ist ein drittes Basis-Polygon 31 enthalten und in der unteren Musterebene ist ein zweites asso­ ziiertes Polygon 32 angeordnet. The second pattern 25 has an upper pattern plane, a middle pattern plane and a lower pattern plane. A second basic polygon 30 is arranged in the upper pattern plane, a third basic polygon 31 is contained in the middle pattern plane and a second associated polygon 32 is arranged in the lower pattern plane.

Das zweite Basis-Polygon 30 weist eine rechteckige Form auf, das dritte Basis-Polygon 31 weist eine gleichschenklig dreiec­ kige Form auf und das zweite assoziierte Polygon 32 weist eine rechtwinklig dreieckige Form auf.The second base polygon 30 has a rectangular shape, the third base polygon 31 has an isosceles triangular shape and the second associated polygon 32 has a right triangular shape.

Dementsprechend beinhaltet das zweite Muster 25 ein zweites Basis-Polygon 30, ein drittes Basis-Polygon 31 und ein zweites assoziiertes Polygon 32.Accordingly, the second pattern 25 includes a second base polygon 30 , a third base polygon 31, and a second associated polygon 32 .

Die Layoutstruktur 26 der integrierten elektrischen Schaltung weist eine obere Layoutebene 33, eine mittlere Layoutebene 34 und eine untere Layoutebene 35 auf.The layout structure 26 of the integrated electrical circuit has an upper layout level 33 , a middle layout level 34 and a lower layout level 35 .

Auf der Layoutstruktur 26 sind das vierte Strukturelement 27, das fünfte Strukturelement 28 und das sechste Strukturelement 29 angeordnet.The fourth structure element 27 , the fifth structure element 28 and the sixth structure element 29 are arranged on the layout structure 26 .

Das vierte Strukturelement 27, das fünfte Strukturelement 28 und das sechste Strukturelement 29 erstrecken sich auf jeweils alle drei Layoutebenen.The fourth structural element 27 , the fifth structural element 28 and the sixth structural element 29 each extend to all three layout levels.

Das vierte Strukturelement 27 gliedert sich in einen ersten Strukturelementbereich 36, in einen zweiten Strukturelementbe­ reich 37 und in einen dritten Strukturelementbereich 38.The fourth structural element 27 is divided into a first structural element region 36 , a second structural element region 37 and a third structural element region 38 .

Der erste Strukturelementbereich 36 weist eine rechteckige Form auf und ist auf der oberen Layoutebene 33 angeordnet. Der zweite Strukturelementbereich 37 weist eine gleichschenklig dreieckige Form auf und befindet sich auf der mittleren Lay­ outebene 34. Der dritte Strukturelementbereich 38 weist eine rechtwinklig dreieckige Form auf und ist auf der unteren Lay­ outebene 35 angeordnet. The first structural element area 36 has a rectangular shape and is arranged on the upper layout level 33 . The second structural element region 37 has an isosceles triangular shape and is located on the middle layout plane 34 . The third structural element region 38 has a rectangular triangular shape and is arranged on the lower layout plane 35 .

Das fünfte Strukturelement 28 gliedert sich in einen vierten Strukturelementbereich 39, in einen fünften Strukturelementbe­ reich 40 und in einen sechsten Strukturelementbereich 41.The fifth structural element 28 is divided into a fourth structural element region 39 , a fifth structural element region 40 and a sixth structural element region 41 .

Der vierte Strukturelementbereich 39 weist eine rechteckige Form auf und ist auf der oberen Layoutebene 33 angeordnet. Der fünfte Strukturelementbereich 40 weist eine rechtwinklig drei­ eckige Form auf und befindet sich auf der mittleren Layout­ ebene 34. Der sechste Strukturelementbereich 41 weist eine gleichschenklig dreieckige Form auf und ist auf der unteren Layoutebene 35 angeordnet.The fourth structural element area 39 has a rectangular shape and is arranged on the upper layout level 33 . The fifth structural element region 40 has a triangular, rectangular shape and is located on the middle layout level 34 . The sixth structural element region 41 has an isosceles triangular shape and is arranged on the lower layout plane 35 .

Das sechste Strukturelement 29 gliedert sich in einen siebten Strukturelementbereich 42, in einen achten Strukturelementbe­ reich 43 und in einen neunten Strukturelementbereich 44.The sixth structural element 29 is divided into a seventh structural element region 42 , an eighth structural element region 43 and a ninth structural element region 44 .

Der siebte Strukturelementbereich 42 weist eine rechteckige Form auf und ist auf der oberen Layoutebene 33 angeordnet. Der achte Strukturelementbereich 43 weist eine gleichschenklig dreieckige Form auf und befindet sich auf der mittleren Lay­ outebene 34. Der neunte Strukturelementbereich 44 weist eine gleichschenklig dreieckige Form auf und ist auf der unteren Layoutebene 35 angeordnet.The seventh structural element area 42 has a rectangular shape and is arranged on the upper layout level 33 . The eighth structural element region 43 has an isosceles triangular shape and is located on the middle layout plane 34 . The ninth structural element area 44 has an isosceles triangular shape and is arranged on the lower layout level 35 .

In dem fünften Ausführungsbeispiel gemäß Fig. 7 zur erfin­ dungsgemäßen Überprüfung von Layoutstrukturen von integrierten elektrischen Schaltungen werden das vierte Strukturelement 27, das fünfte Strukturelement 28 und das sechste Strukturelement 29 auf Übereinstimmung mit dem zweiten Muster 25 geprüft. In the fifth exemplary embodiment according to FIG. 7 for checking layout structures of integrated electrical circuits according to the invention, the fourth structural element 27 , the fifth structural element 28 and the sixth structural element 29 are checked for agreement with the second pattern 25 .

In einem ersten Schritt werden aus den kompletten Daten der geometrischen Figuren der ersten Layoutstruktur 26 Struktu­ relementbereiche ermittelt.In a first step, 26 structural regions are determined from the complete data of the geometric figures of the first layout structure.

In der oberen Layoutebene 33 der ersten Layoutstruktur 26 wer­ den der erste Strukturelementbereich 36, der vierte Struktu­ relementbereich 39 und der siebte Strukturelementbereich 42 gefunden.In the upper layout level 33 of the first layout structure 26, the first structural element area 36 , the fourth structural element area 39 and the seventh structural element area 42 are found.

In der mittleren Layoutebene 34 ergeben sich der zweite Struk­ turelementbereich 37, der fünfte Strukturelementbereich 40 und der achte Strukturelementbereich 43.The second structural element region 37 , the fifth structural element region 40 and the eighth structural element region 43 result in the middle layout plane 34 .

In der unteren Layoutebene 35 werden der dritte Strukturele­ mentbereich 38, der sechste Strukturelementbereich 41 und der neunte Strukturelementbereich 44 berechnet.In the lower layout level 35 , the third structural element area 38 , the sixth structural element area 41 and the ninth structural element area 44 are calculated.

Daneben sind in der oberen Layoutebene 33, in der mittleren Layoutebene 34 und in der unteren Layoutebene 35 weitere, hier nicht gezeigte Strukturelementbereiche enthalten.In addition, in the upper layout level 33 , in the middle layout level 34 and in the lower layout level 35 further structural element areas not shown here are contained.

Anschließend werden zu jedem ermittelten Strukturelementbe­ reich in der oberen Layoutebene 33 die benachbarten Struktu­ relementbereiche in der mittleren Layoutebene 34 und in der unteren Layoutebene 35 ermittelt. Zusammengehörende Struktu­ relementbereiche werden jeweils zu Strukturelementen zusammen­ gefaßt.Subsequently, for each structure element area determined in the upper layout level 33, the adjacent structural element areas in the middle layout level 34 and in the lower layout level 35 are determined. Structural elements that belong together are combined to form structural elements.

Der erste Strukturelementbereich 36, der zweite Strukturele­ mentbereich 37 und der dritte Strukturelementbereich 38 werden zum vierten Strukturelement 27 zusammengefaßt. The first structural element region 36 , the second structural element region 37 and the third structural element region 38 are combined to form the fourth structural element 27 .

Der vierte Strukturelementbereich 39, der fünfte Strukturele­ mentbereich 40 und der sechste Strukturelementbereich 41 bil­ den das fünfte Strukturelement 28.The fourth structural element region 39 , the fifth structural element region 40 and the sixth structural element region 41 form the fifth structural element 28 .

Der siebte Strukturelementbereich 42, der achte Strukturele­ mentbereich 43 und der neunte Strukturelementbereich 44 werden zum sechsten Strukturelement 29 zusammengenommen.The seventh structural element region 42 , the eighth structural element region 43 and the ninth structural element region 44 are combined to form the sixth structural element 29 .

In einem zweiten Schritt wird die obere Layoutebene 33 be­ trachtet und auf Übereinstimmungen mit dem zweiten Basis- Polygon 30 des zweiten Musters 25 geprüft.In a second step, the upper layout level 33 is examined and checked for matches with the second basic polygon 30 of the second pattern 25 .

Der erste Strukturelementbereich 36 des vierten Strukturele­ ments 27, der vierte Strukturelementbereich 39 des fünften Strukturelements 28 und der siebte Strukturelementbereich 42 des sechsten Strukturelements 29 weisen Übereinstimmungen mit dem zweiten Basis-Polygon 30 auf. Diese Strukturelementberei­ che werden demzufolge gemerkt. Daneben gibt es noch weitere, hier nicht gezeigte Strukturelementbereiche, die nicht gemerkt werden, bei denen in diesem Schritt keine Übereinstimmungen auftreten.The first structural element region 36 of the fourth structural element 27 , the fourth structural element region 39 of the fifth structural element 28 and the seventh structural element region 42 of the sixth structural element 29 have correspondences with the second basic polygon 30 . These structural element areas are accordingly noted. In addition, there are other structural element areas, not shown here, which are not noticed and in which no matches occur in this step.

In einem dritten Schritt wird für die Strukturelemente der ge­ merkten Strukturelementbereiche die Überprüfung auf Überein­ stimmung mit dem dritten Basis-Polygon 31 auf der mittleren Layoutebene 34 fortgesetzt. Im zweiten Muster 25 ist das drit­ te Basis-Polygon 31 auf der mittleren Musterebene angeordnet, also auf der Musterebene unterhalb der oberen Musterebene, auf der das zweite Basis-Polygon 30 befindlich ist. Deswegen wird bei der Überprüfung die mittlere Layoutebene 34, die unterhalb der oberen Layoutebene 33 angeordnet ist, als nächstes be­ trachtet. Die mittlere Layoutebene 34 wird auf Übereinstimmungen mit dem dritten Basis-Polygon 31 geprüft, wobei von den im vorigen Schritt gemerkten Strukturelementen ausgegangen wird.In a third step, the checking for agreement with the third basic polygon 31 on the middle layout level 34 is continued for the structural elements of the noted structural element regions. In the second pattern 25 , the third base polygon 31 is arranged on the middle pattern level, that is to say on the pattern level below the upper pattern level on which the second base polygon 30 is located. Therefore, the middle layout level 34 , which is arranged below the upper layout level 33 , is considered next when checking. The middle layout level 34 is checked for correspondences with the third basic polygon 31 , starting from the structural elements noted in the previous step.

Für das vierte Strukturelement 27 wird auf der mittleren Lay­ outebene 34 der zweite Strukturelementbereich 37 gefunden. Dieser zweite Strukturelementbereich 37 weist Übereinstimmung mit dem dritten Basis-Polygon 31 des zweiten Musters 25 auf.For the fourth structural element 27 , the second structural element region 37 is found on the middle layout level 34 . This second structural element region 37 corresponds to the third basic polygon 31 of the second pattern 25 .

Für das fünfte Strukturelement 28 wird auf der mittleren Lay­ outebene 34 der fünfte Strukturelementbereich 40 gefunden. Dieser fünfte Strukturelementbereich 40 stimmt nicht mit dem dritten Basis-Polygon 31 des zweiten Musters 25 überein.For the fifth structure element 28 , the fifth structure element area 40 is found on the middle layout level 34 . This fifth structural element area 40 does not match the third basic polygon 31 of the second pattern 25 .

Für das sechste Strukturelement 29 wird auf der mittleren Lay­ outebene 34 der achte Strukturelementbereich 43 gefunden. Die­ ser achte Strukturelementbereich 37 weist Übereinstimmung mit dem dritten Basis-Polygon 31 des zweiten Musters 25 auf.For the sixth structure element 29 , the eighth structure element area 43 is found on the middle layout level 34 . The eighth structural element region 37 corresponds to the third basic polygon 31 of the second pattern 25 .

Dementsprechend werden das vierte Strukturelement 27 und das sechste Strukturelement 29 gemerkt, die auf der oberen Layou­ tebene 33 mit dem zweiten Basis-Polygon 30 und auf der mittle­ ren Layoutebene 34 mit dem dritten Basis-Polygon 31 Überein­ stimmung aufweisen. Das fünfte Strukturelement 28 wird nicht gemerkt.Accordingly, the fourth structural element 27 and the sixth structural element 29 are noted, which correspond to the upper layout level 33 with the second basic polygon 30 and to the central layout level 34 with the third basic polygon 31 . The fifth structural element 28 is not noticed.

In einem vierten Schritt wird für die Strukturelemente der ge­ merkten Strukturelementbereiche die Überprüfung auf Überein­ stimmung mit dem zweiten assoziierten Polygon 32 auf der unte­ ren Layoutebene 35 fortgesetzt.In a fourth step, the checking for agreement with the second associated polygon 32 on the lower layout level 35 is continued for the structural elements of the noted structural element regions.

Im zweiten Muster 25 ist das zweite assoziierte Polygon 32 auf der unteren Musterebene angeordnet, also auf der Musterebene unterhalb der mittleren Musterebene, auf der sich das dritte Basis-Polygon 31 befindet. Deswegen wird die untere Layoutebe­ ne 35, die unterhalb der mittleren Layoutebene 34 angeordnet ist, für die weitere Überprüfung herangezogen und auf Überein­ stimmungen mit dem zweiten assoziierten Polygon 32 geprüft, wobei von den im vorigen Schritt gemerkten Strukturelementen ausgegangen wird.In the second pattern 25 , the second associated polygon 32 is arranged on the lower pattern plane, that is to say on the pattern plane below the middle pattern plane on which the third basic polygon 31 is located. For this reason, the lower layout level ne 35 , which is arranged below the middle layout level 34 , is used for the further check and is checked for correspondences with the second associated polygon 32 , starting from the structural elements noted in the previous step.

Für das vierte Strukturelement 27 wird auf der unteren Lay­ outebene 35 der dritte Strukturelementbereich 38 gefunden. Dieser dritte Strukturelementbereich 38 weist Übereinstimmung mit dem zweiten assoziierten Polygon 32 des zweiten Musters 25 auf.For the fourth structure element 27 , the third structure element area 38 is found on the lower layout level 35 . This third structural element area 38 corresponds to the second associated polygon 32 of the second pattern 25 .

Für das sechste Strukturelement 29 wird auf der unteren Lay­ outebene 35 der neunte Strukturelementbereich 44 gefunden. Dieser neunte Strukturelementbereich 44 stimmt nicht mit dem zweiten assoziierten Polygon 32 des zweiten Musters 25 überein und ist auch nicht in diesem enthalten.For the sixth structure element 29 , the ninth structure element area 44 is found on the lower layout level 35 . This ninth structural element area 44 does not match and is not contained in the second associated polygon 32 of the second pattern 25 .

Dementsprechend werden keine weiteren Strukturelemente gefun­ den, die Übereinstimmungen mit dem zweiten Muster 25 aufwei­ sen.Accordingly, no further structural elements are found which have matches with the second pattern 25 .

Das vierte Strukturelement 27 weist als einziges Strukturele­ ment der ersten Layoutstruktur 26 der integrierten elektri­ schen Schaltung eine Übereinstimmung mit dem zweiten Muster 25 auf.The fourth structural element 27 is the only structural element of the first layout structure 26 of the integrated electrical circuit to match the second pattern 25 .

Dementsprechend wird das vierte Strukturelement 27 als Ergeb­ nis der Überprüfung ausgegeben, bzw. das nicht übereinstimmende fünfte Strukturelement 28 sowie das nicht übereinstimmende sechste Strukturelement 29 als Fehler gemerkt.Accordingly, the fourth structure element 27 is output as the result of the check, or the mismatched fifth structure element 28 and the mismatched sixth structure element 29 are noted as errors.

In Abweichung von der oben beschriebenen Überprüfung der er­ sten Layoutstruktur 26 "Ebene für Ebene" ist auch eine "struk­ turelementweise" Überprüfung denkbar.Deviating from the above-described check of the first layout structure 26 “level by level”, a “structure-by-element” check is also conceivable.

Der erste Schritt der "strukturelementweisen" Überprüfung, der die Ermittlung der Strukturelementbereiche und die Bestimmung der Strukturelemente aus den zusammengehörenden Strukturele­ mentbereichen beinhaltet, ist identisch mit dem ersten Schritt der Überprüfung "Ebene für Ebene".The first step of the "structural element wise" review, the the determination of the structural element areas and the determination of the structural elements from the related structural elements areas is identical to the first step the "level by level" review.

Danach wird je ein Strukturelementbereich der ausgewählten er­ sten Layoutebene auf Übereinstimmung mit dem bzw. den Basis- Polygonen des bzw. der gewählten Muster geprüft. Im Falle ei­ ner Übereinstimmung werden anschließend die Strukturelementbe­ reiche auf den weiteren ausgewählten Layoutebenen ermittelt, die dem Strukturelementbereich der ausgewählten ersten Layou­ tebene entsprechen.Then a structural element area of the selected one is created Most layout level in accordance with the basic Checked polygons of the selected pattern (s). In the case of egg The structural elements are then matched richly determined on the other selected layout levels, the structural element area of the selected first Layou t level.

Diese Strukturelementbereiche werden auf Übereinstimmung mit weiteren Basis-Polygonen und mit den assoziierten Polygonen auf den entsprechenden Musterebenen geprüft. Die Überprüfung wird mit der Überprüfung der nächsten Strukturelementbereichs der ersten Layoutebene fortgesetzt.These structural element areas are in accordance with other basic polygons and with the associated polygons checked at the corresponding sample levels. The verification is with the review of the next structural element area the first layout level.

Im Ausführungsbeispiel wird von der ausgewählten oberen Lay­ outebene 33 ausgegangen. Der erste Strukturelementbereich 36 wird mit dem zweiten Basis-Polygon 30 verglichen, wobei sich Übereinstimmung ergibt. Anschließend wird der zweite Struktur­ elementbereich 37 auf der mittleren Layoutebene 34 mit dem dritten Basis-Polygon 31 auf Übereinstimmung geprüft. Hierbei ergibt sich ebenfalls eine Übereinstimmung. Demzufolge wird der dritte Strukturelementbereich 38 auf der unteren Layou­ tebene 35 für einen Vergleich mit dem zweiten assoziierten Po­ lygon 32 herangezogen. Auch dieser Vergleich ergibt eine Über­ einstimmung. Somit wird das vierte Strukturelement 27 als Er­ gebnis ausgegeben.In the exemplary embodiment, the selected upper layout level 33 is assumed. The first structural element region 36 is compared with the second basic polygon 30 , whereby a match is found. Subsequently, the second structural element area 37 on the middle layout level 34 is checked for agreement with the third basic polygon 31 . There is also a match here. Accordingly, the third structural element area 38 on the lower layout level 35 is used for a comparison with the second associated polygon 32 . This comparison also shows a match. Thus, the fourth structural element 27 is output as a result.

Diese "strukturelementweise" Überprüfung wird mit dem fünften Strukturelement 28 und anschließend mit dem sechsten Struktu­ relement 29 fortgesetzt.This "structural element-by-element" check is continued with the fifth structural element 28 and then with the sixth structural element 29 .

Die Überprüfung gemäß dem fünften Ausführungsbeispiel ist da­ mit abgeschlossen.The check according to the fifth embodiment is there completed with.

Im folgenden ist anhand eines sechsten Ausführungsbeispiels die Verwendung der Erfindung zum Abändern von Strukturelemen­ ten bzw. zum "postprocessing" dargelegt.The following is based on a sixth embodiment the use of the invention to modify structural elements ten or set out for "postprocessing".

Im "postprocessing" werden Strukturelemente, die definierte Übereinstimmungen mit einem festgelegten Muster aufweisen, durch ein bestimmtes Muster ersetzt.In "postprocessing" structural elements are defined Match a specified pattern, replaced by a certain pattern.

Im sechsten Ausführungsbeispiel werden alle Strukturelemente der ersten Layoutstruktur 26, die auf der oberen Layoutebene 33 Übereinstimmungen mit dem zweiten Basis-Polygon 30 und auf der mittleren Layoutebene 34 Übereinstimmungen mit dem dritten Basis-Polygon 31 aufweisen, aber auf der unteren Layoutebene 35 vom zweiten assoziierten Polygon 32 abweichen, durch das zweite Muster 25 ersetzt. In the sixth exemplary embodiment, all structural elements of the first layout structure 26 which have matches on the upper layout level 33 with the second base polygon 30 and on the middle layout level 34 have matches with the third base polygon 31 , but on the lower layout level 35 are associated with the second Polygon 32 deviate, replaced by the second pattern 25 .

Der erste Schritt des "post processing" umfaßt die Ermittlung der Strukturelementbereiche und die Bestimmung der Struktu­ relemente aus jeweils zusammengehörenden Strukturelementberei­ chen gemäß der im fünften Ausführungsbeispiel dargelegten Vor­ gehensweise.The first step of "post processing" involves the determination the structural element areas and the determination of the structure elements from related structural element ranges Chen according to the in the fifth embodiment go basis.

Im Ausführungsbeispiel wird von der ausgewählten oberen Lay­ outebene 33 ausgegangen. Der erste Strukturelementbereich 36, der vierte Strukturelementbereich 39 und der siebte Struktu­ relementbereich 42 werden auf Übereinstimmung mit dem zweiten Basis-Polygon 30 geprüft. Alle drei Strukturelementbereiche ergeben Übereinstimmung.In the exemplary embodiment, the selected upper layout level 33 is assumed. The first structural element region 36 , the fourth structural element region 39 and the seventh structural element region 42 are checked for agreement with the second basic polygon 30 . All three structural element areas result in agreement.

Anschließend werden die Strukturelementbereiche der mittleren Layoutebene 34, die den im vorigen Schritt gefundenen Überein­ stimmung aufweisenden Strukturelementbereichen zugeordnet sind, mit dem dritten Basis-Polygon 31 verglichen. Dabei erge­ ben sich Übereinstimmungen bei dem zweiten Strukturelementbe­ reich 37 und bei dem achten Strukturelementbereich 43. Der fünfte Strukturelementbereich 40 weist keine Übereinstimmung mit dem dritten Basis-Polygon 31 auf.Subsequently, the structural element areas of the middle layout level 34 , which are assigned to the structural element areas which match in the previous step, are compared with the third basic polygon 31 . This results in similarities in the second structural element region 37 and in the eighth structural element region 43 . The fifth structural element area 40 does not match the third basic polygon 31 .

Demzufolge weisen sowohl das vierte Strukturelement 27 als auch das sechste Strukturelement 29 Übereinstimmungen mit dem zweiten Basis-Polygon 30 sowie mit dem dritten Basis-Polygon 31 auf.As a result, both the fourth structural element 27 and the sixth structural element 29 have matches with the second basic polygon 30 and with the third basic polygon 31 .

Danach werden die Strukturelementbereiche der unteren Layou­ tebene 35, die den im vorigen Schritt gefundenen Übereinstim­ mung aufweisenden Strukturelementbereichen zugeordnet sind, mit dem zweiten assoziierten Polygon 32 verglichen. The structural element areas of the lower layout plane 35 , which are assigned to the structural element areas having the match found in the previous step, are then compared with the second associated polygon 32 .

Der dritte Strukturelementbereich 38 stimmt mit dem zweiten assoziierten Polygon 32 überein, der neunte Strukturelementbe­ reich 44 weicht von der Form des zweiten assoziierten Polygons 32 ab.The third structure element area 38 corresponds to the second associated polygon 32 , the ninth structure element area 44 differs from the shape of the second associated polygon 32 .

Demzufolge ist das vierte Strukturelement 27 mit dem zweiten Muster 25 identisch.As a result, the fourth structural element 27 is identical to the second pattern 25 .

Das sechste Strukturelement 29 weist Übereinstimmungen mit dem zweiten Muster 25 hinsichtlich des zweiten Basis-Polygons 32 und hinsichtlich des dritten Basis-Polygons 31 auf, weicht aber auf der unteren Layoutebene 35 von der Form des zweiten assoziierten Polygon 32 ab.The sixth structural element 29 has matches with the second pattern 25 with regard to the second base polygon 32 and with respect to the third base polygon 31 , but deviates from the shape of the second associated polygon 32 on the lower layout level 35 .

Dementsprechend wird das sechste Strukturelement 29 in der er­ sten Layoutstruktur 26 durch das zweite Muster 25 ersetzt.Accordingly, the sixth structural element 29 in the first layout structure 26 is replaced by the second pattern 25 .

In Abweichung von der oben beschriebenen Durchführung des "postprocessing" der ersten Layoutstruktur 26 gemäß einer "Ebene für Ebene"-Vorgehensweise ist auch eine "strukturele­ mentweise" Durchführung denkbar.In deviation from the above-described implementation of the "postprocessing" of the first layout structure 26 in accordance with a "level by level" procedure, a "structurally" manner is also possible.

Das sechste Ausführungsbeispiel ist an dieser Stelle beendet. The sixth embodiment is ended at this point.  

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11

erstes Leiterbahnverbindungsstück
first interconnect connector

22

erste Leiterbahn
first trace

33

zweite Leiterbahn
second conductor track

44

erstes Kontaktstück
first contact piece

55

zweites Kontaktstück
second contact piece

66

zweites Leiterbahnverbindungsstück
second conductor connector

77

dritte Leiterbahn
third trace

88th

vierte Leiterbahn
fourth trace

99

drittes Kontaktstück
third contact piece

1010

viertes Kontaktstück
fourth contact piece

1111

erstes Muster
first pattern

1212

erstes Basis-Polygon
first base polygon

1313

erstes assoziiertes Polygon
first associated polygon

1414

erstes Strukturelement
first structural element

1515

erste Kontaktfläche
first contact area

1616

erste Kontaktflächenumgebung
first contact area

1717

zweites Strukturelement
second structural element

1818

zweite Kontaktfläche
second contact area

1919

zweite Kontaktflächenumgebung
second contact area environment

2020

erste Differenzfläche
first difference area

2121

drittes Strukturelement
third structural element

2222

dritte Kontaktfläche
third contact area

2323

dritte Kontaktflächenumgebung
third contact area environment

2424

zweite Differenzfläche
second difference area

2525

zweites Muster
second pattern

2626

erste Layoutstruktur
first layout structure

2727

viertes Strukturelement
fourth structural element

2828

fünftes Strukturelement
fifth structural element

2929

sechstes Strukturelement
sixth structural element

3030

zweites Basis-Polygon
second base polygon

3131

drittes Basis-Polygon
third base polygon

3232

zweites assoziiertes Polygon
second associated polygon

3333

obere Layoutebene
upper layout level

3434

mittlere Layoutebene
middle layout level

3535

untere Layoutebene
lower layout level

3636

erster Strukturelementbereich
first structural element area

3737

zweiter Strukturelementbereich
second structural element area

3838

dritter Strukturelementbereich
third structural element area

3939

vierter Strukturelementbereich
fourth structural element area

4040

fünfter Strukturelementbereich
fifth structural element area

4141

sechster Strukturelementbereich
sixth structural element area

4242

siebter Strukturelementbereich
seventh structural element area

4343

achter Strukturelementbereich
eighth structural element area

4444

neunter Strukturelementbereich
ninth structural element area

Claims (11)

1. Verfahren zur Prüfung von Layoutstrukturen von integrier­ ten elektrischen Schaltungen zur Durchführung mit einem Computerprogramm auf einem Computersystem, das wenigstens einen Arbeitsspeicherbereich aufweist,
wobei wenigstens eine als Datei oder Teil einer Datei vor­ liegende Layoutstruktur (26) in den Arbeitsspeicherbereich ladbar ist, wobei die Layoutstruktur (26) in eine oder mehrere Layoutebenen (33, 34, 35) gegliedert ist, wobei innerhalb der Layoutstruktur (26) zahlreiche Strukturele­ mente (14, 17, 21, 27, 28, 29) vorgesehen sind,
wobei wenigstens ein in einer Datenbank abgespeichertes Muster (11, 25) in den Arbeitsspeicher ladbar ist, das ein erlaubtes Strukturelement (14, 17, 21, 27, 28, 29) einer integrierten elektrischen Schaltung repräsentiert,
wobei Layoutstrukturen (26) durch Vergleiche mit Mustern (11, 25) auf Übereinstimmungen und/oder auf Abweichungen prüfbar sind, wobei das Verfahren die folgenden Schritte aufweist:
  • 1. Auswahl wenigstens einer zu prüfenden Layoutebene (33, 34, 35),
  • 2. Auswahl wenigstens eines für eine Überprüfung zu ver­ wendenden Musters (11, 25),
  • 3. Überprüfung der Layoutstrukturen (26) innerhalb der ausgewählten Layoutebene (33, 34, 35) mit dem bzw. den ausgewählten Mustern (11, 25), wobei die Strukturele­ mente (14, 17, 21, 27, 28, 29) der Layoutstruktur (26) ermittelt werden, wobei jedes Strukturelement (14, 17, 21, 27, 28, 29) mit dem bzw. den ausgewählten Mustern (11, 25) verglichen wird und wobei diejenigen Strukturelemente (14, 17, 21, 27, 28, 29), die Übereinstimmun­ gen und/oder Abweichungen aufweisen, gemerkt und ausge­ geben werden.
1. Method for testing layout structures of integrated electrical circuits for implementation with a computer program on a computer system which has at least one working memory area,
wherein at least one layout structure ( 26 ) as a file or part of a file can be loaded into the working memory area, the layout structure ( 26 ) being divided into one or more layout levels ( 33 , 34 , 35 ), numerous within the layout structure ( 26 ) Structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ) are provided,
wherein at least one pattern ( 11 , 25 ) stored in a database can be loaded into the working memory and represents a permitted structural element ( 14 , 17 , 21 , 27 , 28 , 29 ) of an integrated electrical circuit,
wherein layout structures ( 26 ) can be checked for matches and / or deviations by comparing them with patterns ( 11 , 25 ), the method comprising the following steps:
  • 1. selection of at least one layout level ( 33 , 34 , 35 ) to be checked,
  • 2. selection of at least one pattern ( 11 , 25 ) to be used for a check,
  • 3. Checking the layout structures ( 26 ) within the selected layout level ( 33 , 34 , 35 ) with the selected pattern or patterns ( 11 , 25 ), the structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ) of the Layout structure ( 26 ) are determined, each structural element ( 14 , 17 , 21 , 27 , 28 , 29 ) being compared with the selected pattern ( 11 , 25 ) and those structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ), which correspond and / or deviate, are noted and issued.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
sich jedes Muster (11, 25) in ein Basis-Polygon (12, 30, 31) und in ein oder mehrere assoziierte Polygone (13, 32) gliedert,
wobei sich ein Strukturelement (14, 17, 21, 27, 28, 29) in ein oder mehrere Strukturelementbereiche (36, 37, 38, 39, 40, 41, 42, 43, 44) auf einer oder mehreren Layoutebenen (33, 34, 35) gliedert,
wobei anstelle des Schritts 3) die folgenden Schritte aus­ geführt werden:
  • 1. Überprüfung der ausgewählten Layoutebenen (33, 34, 35) der Layoutstruktur (26) auf Übereinstimmung mit dem Ba­ sis-Polygon (12, 30, 31) des bzw. der ausgewählten Mu­ ster (11, 25), wobei zusammengehörige Strukturelement­ bereiche (36, 37, 38, 39, 40, 41, 42, 43, 44) zu Struk­ turelementen (14, 17, 21, 27, 28, 29) zusammengefaßt werden, wobei die Strukturelemente (14, 17, 21, 27, 28, 29) der Übereinstimmungen aufweisenden Strukturelement­ bereiche (36, 37, 38, 39, 40, 41, 42, 43, 44) gemerkt werden,
  • 2. Überprüfung weiterer Strukturelementbereiche (36, 37, 38, 39, 40, 41, 42, 43, 44) der in Schritt 3a) gemerk­ ten Strukturelemente (14, 17, 21, 27, 28, 29) auf Über­ einstimmung mit dem bzw. den assoziierten Polygonen (13, 32) des bzw. der ausgewählten Muster (11, 25) auf den jeweiligen Layoutebenen (33, 34, 35),
  • 3. Ausgabe derjenigen Strukturelemente (14, 17, 21, 27, 28, 29), die Übereinstimmungen sowohl mit dem bzw. den Basis-Polygonen (12, 30, 31) als auch mit dem bzw. den assoziierten Polygonen (13, 32) der Muster (11, 25) auf den jeweiligen Layoutebenen (33, 34, 35) aufweisen bzw. derjenigen Strukturelemente (14, 17, 21, 27, 28, 29), die keine solche Übereinstimmungen aufweisen.
2. The method according to claim 1, characterized in that
each pattern ( 11 , 25 ) is divided into a base polygon ( 12 , 30 , 31 ) and one or more associated polygons ( 13 , 32 ),
wherein a structural element ( 14 , 17 , 21 , 27 , 28 , 29 ) is divided into one or more structural element areas ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) on one or more layout levels ( 33 , 34 , 35 ) structure,
the following steps being carried out instead of step 3 ):
  • 1. Checking the selected layout levels ( 33 , 34 , 35 ) of the layout structure ( 26 ) for compliance with the Ba sis polygon ( 12 , 30 , 31 ) of the selected pattern ( 11 , 25 ), with related structural elements areas ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) to structure elements ( 14 , 17 , 21 , 27 , 28 , 29 ) are combined, the structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ) of the structural element areas ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) that have matches,
  • 2. Checking further structural element areas ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) of the structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ) noted in step 3 a) for agreement with the associated polygon ( 13 , 32 ) of the selected pattern ( 11 , 25 ) on the respective layout levels ( 33 , 34 , 35 ),
  • 3. Output of those structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ) that match both the basic polygon (s) ( 12 , 30 , 31 ) and the associated polygon ( 13 , 32 ) of the patterns ( 11 , 25 ) on the respective layout levels ( 33 , 34 , 35 ) or of those structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ) that do not have such correspondences.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet daß
sich jedes Muster (11, 25) in zwei oder mehrere Basis- Polygone (12, 30, 31) und in ein oder mehrere assoziierte Polygone (13, 32) gliedert,
wobei anstelle der Schritte 3a) und 4) die folgenden Schritte ausgeführt werden:
  • 1. Überprüfung der ausgewählten Layoutebenen (33, 34, 35) der Layoutstruktur (26) auf Übereinstimmung mit den Ba­ sis-Polygonen (12, 30, 31) des bzw. der ausgewählten Muster (11, 25), wobei zusammengehörige Strukturele­ mentbereiche (36, 37, 38, 39, 40, 41, 42, 43, 44) zu Strukturelementen (14, 17, 21, 27, 28, 29) zusammenge­ faßt werden, wobei die Strukturelemente (14, 17, 21, 27, 28, 29) der Übereinstimmungen aufweisenden Struktu­ relementbereiche (36, 37, 38, 39, 40, 41, 42, 43, 44) gemerkt werden,
  • 2. Überprüfung weiterer Strukturelementbereiche (36, 37, 38, 39, 40, 41, 42, 43, 44) der in Schritt 3b) gemerk­ ten Strukturelemente (14, 17, 21, 27, 28, 29) auf wei­ teren Layoutebenen (33, 34, 35) auf Übereinstimmung mit den weiteren Basis-Polygonen (12, 30, 31) des bzw. der ausgewählten Muster (11, 25), wobei die Strukturelemen­ te (14, 17, 21, 27, 28, 29) der Übereinstimmungen aufweisenden Strukturelementbereiche (36, 37, 38, 39, 40, 41, 42, 43, 44) gemerkt werden,
  • 3. Überprüfung weiterer Strukturelementbereiche (36, 37, 38, 39, 40, 41, 42, 43, 44) der in Schritt 3c) gemerk­ ten Strukturelemente (14, 17, 21, 27, 28, 29) auf den jeweiligen Layoutebenen (33, 34, 35) auf Übereinstim­ mung mit dem bzw. den assoziierten Polygonen (13, 32) des bzw. der ausgewählten Muster (11, 25).
3. The method according to claim 2, characterized in that
each pattern ( 11 , 25 ) is divided into two or more basic polygons ( 12 , 30 , 31 ) and one or more associated polygons ( 13 , 32 ),
the following steps being carried out instead of steps 3 a) and 4):
  • 1. Checking the selected layout levels ( 33 , 34 , 35 ) of the layout structure ( 26 ) for agreement with the base polygons ( 12 , 30 , 31 ) of the selected pattern ( 11 , 25 ), whereby related structural element areas ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) to form structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ) can be combined, the structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ) of the structural element regions ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) that have matches,
  • 2. Checking further structural element areas ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) of the structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ) noted in step 3 b) on further layout levels ( 33 , 34 , 35 ) in accordance with the further basic polygons ( 12 , 30 , 31 ) of the selected pattern or patterns ( 11 , 25 ), the structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ) the structural element regions ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) that have matches are noted,
  • 3. Checking further structural element areas ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) of the structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ) noted in step 3 c) on the respective layout levels ( 33 , 34 , 35 ) to match the associated polygons ( 13 , 32 ) of the selected pattern ( 11 , 25 ).
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Vergleich jedes Strukturelementbereichs (36, 37, 38, 39, 40, 41, 42, 43, 44) mit dem Basis-Polygon (12, 30, 31) des jeweiligen Musters (11, 25) dadurch erfolgt, daß ver­ sucht wird, das Basis-Polygon (12, 30, 31) durch eine Transformation wie durch eine Verschiebung, durch eine Drehung, durch eine Spiegelung oder durch eine Kombination dieser Transformationen mit dem Strukturelementbereich (36, 37, 38, 39, 40, 41, 42, 43, 44) zur Deckung zu brin­ gen.4. The method according to any one of the preceding claims, characterized in that a comparison of each structural element area ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) with the base polygon ( 12 , 30 , 31 ) of the respective Pattern ( 11 , 25 ) is done by searching ver, the base polygon ( 12 , 30 , 31 ) by a transformation such as by a shift, by rotation, by reflection or by a combination of these transformations with the structural element area ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) to cover. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß für eine Überprüfung auf Übereinstimmung eines Struktur­ elements (14, 17, 21, 27, 28, 29) mit einem assoziierten Polygon (13, 32) das assoziierte Polygon (13, 32) dersel­ ben Transformation unterzogen wird, die mit dem Basis- Polygon (12, 30, 31) durchgeführt wurde, das dem assozi­ ierten Polygon (13, 32) zugeordnet ist, wobei geprüft wird, ob der Strukturelementbereich (36, 37, 38, 39, 40, 41, 42, 43, 44) des Strukturelements (14, 17, 21, 27, 28, 29) mit dem assoziierten Polygon (13, 32) übereinstimmt oder ob der Strukturelementbereich (36, 37, 38, 39, 40, 41, 42, 43, 44) das assoziierte Polygon (13, 32) beinhal­ tet.5. The method according to claim 4, characterized in that for a check for agreement of a structural element ( 14 , 17 , 21 , 27 , 28 , 29 ) with an associated polygon ( 13 , 32 ) the associated polygon ( 13 , 32 ) dersel ben undergoes transformation, which was carried out with the base polygon ( 12 , 30 , 31 ) which is associated with the associated polygon ( 13 , 32 ), wherein it is checked whether the structural element region ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) of the structural element ( 14 , 17 , 21 , 27 , 28 , 29 ) matches the associated polygon ( 13 , 32 ) or whether the structural element area ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) contains the associated polygon ( 13 , 32 ). 6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Layoutstrukturen innerhalb der ausgewählten Layoutebe­ nen (33, 34, 35) derart geprüft werden, daß systematisch nacheinander alle möglichen Ausschnitte aus den Layoutebe­ nen (33, 34, 35) gebildet werden und diese gebildeten Aus­ schnitte mit den Mustern (11, 25) auf Übereinstimmung ge­ prüft werden.6. The method according to any one of the preceding claims, characterized in that the layout structures within the selected layout levels ( 33 , 34 , 35 ) are checked such that all possible sections from the layout levels ( 33 , 34 , 35 ) are formed systematically in succession and these formed sections with the patterns ( 11 , 25 ) are checked for agreement ge. 7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß durch eine Vorselektion Strukturelemente (14, 17, 21, 27, 28, 29) bzw. Strukturelementbereiche (36, 37, 38, 39, 40, 41, 42, 43, 44) bestimmt werden, die entweder Ähnlichkei­ ten mit den Mustern (11, 25) bzw. mit den Basis-Polygonen (12, 30, 31) aufweisen oder die durch ihre Funktion oder durch ihre Beschaffenheit für eine Übereinstimmung mit den Mustern (11, 25) für eine Überprüfung in Frage kommen, wo­ bei diese vorselektierten Strukturelemente (14, 17, 21, 27, 28, 29) bzw. diese vorselektierten Strukturelementbe­ reiche (36, 37, 38, 39, 40, 41, 42, 43, 44) mit den Mu­ stern (11, 25) bzw. mit den Basis-Polygonen (12, 30, 31) auf Übereinstimmung geprüft werden.7. The method according to any one of claims 1 to 5, characterized in that by a preselection structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ) or structural element areas ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ), which either have similarities with the patterns ( 11 , 25 ) or with the base polygons ( 12 , 30 , 31 ) or which, by their function or by their nature, match the patterns ( 11 , 25 ) are suitable for a check of where in these preselected structural elements ( 14 , 17 , 21 , 27 , 28 , 29 ) or these preselected structural element areas ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) with the pattern ( 11 , 25 ) or with the base polygons ( 12 , 30 , 31 ) to be checked for agreement. 8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei Übereinstimmung eines oder mehrerer Strukturelementbe­ reiche (36, 37, 38, 39, 40, 41, 42, 43, 44) eines Strukturelements (14, 17, 21, 27, 28, 29) mit einem oder mehreren Basis-Polygonen (12, 30, 31) eines zu prüfenden Musters (11, 25) das betreffende Strukturelement (14, 17, 21, 27, 28, 29) durch das Muster (11, 25) ersetzt wird.8. The method according to any one of the preceding claims, characterized in that if one or more structural element areas match ( 36 , 37 , 38 , 39 , 40 , 41 , 42 , 43 , 44 ) of a structural element ( 14 , 17 , 21 , 27 , 28 , 29 ) with one or more base polygons ( 12 , 30 , 31 ) of a pattern ( 11 , 25 ) to be tested, the relevant structural element ( 14 , 17 , 21 , 27 , 28 , 29 ) through the pattern ( 11 , 25 ) is replaced. 9. Computerprogrammprodukt sowie Computerprogramm zur Prüfung von Layoutstrukturen, das so ausgebildet ist, daß nach Eingabe der zu überprüfenden Layoutstrukturen und der zu überprüfenden Muster ein Verfahren gemäß einem der vorher­ gehenden Ansprüche ausführbar ist.9. Computer program product and computer program for testing of layout structures, which is designed so that after Entry of the layout structures to be checked and the checking pattern a procedure according to any of the previously outgoing claims is executable. 10. Datenträger mit einem Computerprogrammprodukt bzw. Compu­ terprogramm nach Anspruch 9.10. Data carrier with a computer program product or compu terprogramm according to claim 9. 11. Verfahren, bei dem ein Computerprogrammprodukt bzw. Compu­ terprogramm nach Anspruch 9 aus einem elektronischen Da­ tennetz wie beispielsweise aus dem Internet auf einen an das Datennetz angeschlossenen Computer heruntergeladen wird.11. Method in which a computer program product or Compu terprogramm according to claim 9 from an electronic Da network, such as from the Internet downloaded the computer connected to the data network becomes.
DE2001123464 2001-05-14 2001-05-14 Method, computer program and computer program product for testing layout structures of integrated electrical circuits Expired - Fee Related DE10123464B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001123464 DE10123464B4 (en) 2001-05-14 2001-05-14 Method, computer program and computer program product for testing layout structures of integrated electrical circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001123464 DE10123464B4 (en) 2001-05-14 2001-05-14 Method, computer program and computer program product for testing layout structures of integrated electrical circuits

Publications (2)

Publication Number Publication Date
DE10123464A1 true DE10123464A1 (en) 2002-11-21
DE10123464B4 DE10123464B4 (en) 2005-06-16

Family

ID=7684767

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001123464 Expired - Fee Related DE10123464B4 (en) 2001-05-14 2001-05-14 Method, computer program and computer program product for testing layout structures of integrated electrical circuits

Country Status (1)

Country Link
DE (1) DE10123464B4 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450331A (en) * 1992-01-24 1995-09-12 Vlsi Technology, Inc. Method for verifying circuit layout design
US5452224A (en) * 1992-08-07 1995-09-19 Hughes Aircraft Company Method of computing multi-conductor parasitic capacitances for VLSI circuits
US5740071A (en) * 1995-06-07 1998-04-14 International Business Machines Corporation Method and apparatus for selective shape adjustment of hierarchical designs
US6009251A (en) * 1997-09-30 1999-12-28 Synopsys, Inc. Method and system for layout verification of an integrated circuit design with reusable subdesigns
DE19900980C1 (en) * 1999-01-13 2000-05-11 Siemens Ag Verification method for integrated circuit layout especially LSI circuits
US6063132A (en) * 1998-06-26 2000-05-16 International Business Machines Corporation Method for verifying design rule checking software
DE10004599A1 (en) * 1999-02-05 2000-10-19 Nec Corp Design apparatus of semiconductor integrated circuit, controls evaluation unit, so that total wiring capacity of each wiring does not exceed predetermined wiring capacity
DE10040392A1 (en) * 1999-08-20 2001-03-08 Nec Corp Mask layout data density investigation arrangement for semiconductor device has data density computing device, temporary fault area detection device and fault area detection device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450331A (en) * 1992-01-24 1995-09-12 Vlsi Technology, Inc. Method for verifying circuit layout design
US5452224A (en) * 1992-08-07 1995-09-19 Hughes Aircraft Company Method of computing multi-conductor parasitic capacitances for VLSI circuits
US5740071A (en) * 1995-06-07 1998-04-14 International Business Machines Corporation Method and apparatus for selective shape adjustment of hierarchical designs
US6009251A (en) * 1997-09-30 1999-12-28 Synopsys, Inc. Method and system for layout verification of an integrated circuit design with reusable subdesigns
US6063132A (en) * 1998-06-26 2000-05-16 International Business Machines Corporation Method for verifying design rule checking software
DE19900980C1 (en) * 1999-01-13 2000-05-11 Siemens Ag Verification method for integrated circuit layout especially LSI circuits
DE10004599A1 (en) * 1999-02-05 2000-10-19 Nec Corp Design apparatus of semiconductor integrated circuit, controls evaluation unit, so that total wiring capacity of each wiring does not exceed predetermined wiring capacity
DE10040392A1 (en) * 1999-08-20 2001-03-08 Nec Corp Mask layout data density investigation arrangement for semiconductor device has data density computing device, temporary fault area detection device and fault area detection device

Also Published As

Publication number Publication date
DE10123464B4 (en) 2005-06-16

Similar Documents

Publication Publication Date Title
DE3342564C2 (en)
EP1057038B1 (en) Method and device for testing printed circuit boards
DE2418906A1 (en) METHOD OF CONNECTING THE CIRCUITS CREATED IN A SEMICONDUCTOR DISC
DE3644458C2 (en) Process for evaluating the process parameters in the production of semiconductor devices, and devices therefor
DE102011086195A1 (en) inspection procedures
DE102005033715A1 (en) Integrated circuit has upper metal traces routed on insulating layer, which electrically connect with conductive vias, and maintain dummy conductive trace and dummy conductive vias in unused and electrically floating condition
DE10138142B4 (en) Method for analyzing an integrated electrical circuit
DE19513960A1 (en) Reproduction of graph in memory by depth- and breadth-first searches
DE19900980C1 (en) Verification method for integrated circuit layout especially LSI circuits
EP1107313A2 (en) On-chip test circuit to control the succession of exposure masks
DE69107763T2 (en) MULTILAYERED CIRCUIT BOARD AND METHOD FOR ASSEMBLY IN A PRE-DETERMINED ORDER.
DE102006001601A1 (en) Semiconductor wafer, has upper side with set of semiconductor chip positions arranged in rows and columns, and information chip, which has information of rear side identification, arranged at exposed semiconductor chip position
DE102005039394B4 (en) A method of searching for potential errors of an integrated circuit layout
DE10123464A1 (en) Testing layout structures of integrated electrical circuits involves checking layout structures in selected layout level by comparing selected structural elements with selected pattern(s)
EP0066836A2 (en) Method of marking semiconductor chips, and marked semiconductor chip
DE19906396C2 (en) Method and system for determining the defect structures of manufactured semiconductor wafers in an automated semiconductor wafer acceptance test
DE102022117902A1 (en) COORDINATE MEASUREMENT DEVICE TESTING DEVICE AND METHOD OF DETECTING A MALFUNCTION
DE112009001219T5 (en) Review and Modification Procedures of Non-Examined Rule Rules, Computer Program and Apparatus for Such Review and Modification
EP1075027A2 (en) Contacting of metal interconnections of integrated semiconductor chips
WO2001022164A1 (en) Contact hole production by means of crossing sudden phase shift edges of a single phase mask
DE19834234C2 (en) Integrated semiconductor chip with filling structures
DE2122617C3 (en)
DE102019116331B4 (en) MEASURING DEVICE AND METHOD OF MANUFACTURING A MEASURING DEVICE
DE19531651C2 (en) Method for arranging conductor tracks on the surface of a semiconductor component
DE10127689A1 (en) Generating integrated electrical circuit manufacturing mask structure scatter bars involves generating bars near edges or between edge pairs, checking and correcting separations

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee