DE10120360A1

DE10120360A1 - Asynchronous serial interface, especially between large domestic equipment control modules, has receiver sampling frequency clock generator synchronized to data bit repetition rate

Info

Publication number: DE10120360A1
Application number: DE2001120360
Authority: DE
Inventors: Martin Weinmann
Original assignee: Diehl AKO Stiftung and Co KG
Current assignee: Diehl AKO Stiftung and Co KG
Priority date: 2001-04-26
Filing date: 2001-04-26
Publication date: 2002-11-07

Abstract

The asynchronous serial interface has clock generators (17,18) in transmitting and receiving control modules (14,15) for the bit repetition rate of messages (13) or their sampling on the receiver side. The clock generator for the sampling frequency on the receiver side is synchronized to the data bit repetition rate.

Description

Die Erfindung betrifft eine Schnittstelle gemäß dem Oberbegriff des Anspru ches 1, wie sie etwa zur Kommunikation zwischen unterschiedlichen Steuerungs modulen in Haushaltsgroßgeräten anzutreffen ist, nämlich beispielsweise zum Ansteuern der Antriebsregelung für den Motor einer Waschtrommel aus einer Programmsteuerung zur Auswahl und zum Abarbeiten bestimmter Waschpro gramme. Die verschiedenen Steuerungsmodule (auch als Sender und Empfänger bezeichnet, bzw. hierarchisch als Masters und Slaves) sind gewöhnlich jeweils mit wenigstens einem Mikroprozessor ausgestattet, die über eine Eindrahtleitung mit tels serieller Telegramme im Halb-Duplexbetrieb (d. h. in beiden Richtungen, aber nicht gleichzeitig) miteinander kommunizieren. Die Kommunikation besteht im erwähnten Beispielsfalle dann insbesondere darin, aus der Programmsteuerung heraus durch Sollwertvorgaben an die Antriebsregelung eine bestimmte Folge von Drehzahlen oder Drehzahländerungen über bestimmte Zeitspannen zu bewirken. Die Kommunikations-Telegramme bestehen beispielsweise aus einer Folge von sieben Daten-Bits, gewöhnlich gefolgt von einem Parity-Bit, zwischen einem Start-Bit und einem Stop-Bit. Jedes Telegramm-Bit hat gleiche Länge und wird zur Dekodierung empfangsseitig abgetastet, nämlich auf seinen logischen Zustand (High oder Low) abgefragt. Deshalb muß die Folge der empfangsseitigen Abfra gezeitpunkte zeitsynchron mit der senderseitig erzeugten Bitfolge auftreten. Eine Synchronsteuerung der empfängerseitigen Abtastung aus dem senderseitigen Taktgenerator wäre aber apparativ zu aufwendig, weshalb eine asynchrone Tele grammübermittlung erfolgt. Die bedarf empfangsseitig eines frequenzstabilen, etwa quarzstabilisierten Abtastgenerators, der aber für viele praktische Anwen dungen wie insbesondere im Bereich der Haushaltsgroßgeräte aus Kostengründen nicht in Betracht kommt. Man begnügt sich deshalb in der Praxis mit den sehr viel preisgünstigeren keramischen Resonatoren als frequenzstabilisierenden Elementen für den empfängerseitigen Abtastgenerator. Diese Elemente weisen aber nur eine mäßige Frequenzkonstanz auf, insbesondere hinsichtlich ihres alterungsbedingten und temperaturabhängigen Verhaltens. Das bedeutet, daß die empfängerseitig autark generierten, auf den Beginn eines jeden Telegrammes synchronisierten Abtastzeitpunkte nicht synchron zu den Telegrammbits bleiben, sondern sich re lativ zu jenen zeitlich verlagern; mit der Folge, daß schließlich einmal ein Bit doppelt abgetastet wird (wie unten anhand der Zeichnung näher ausgeführt wer den wird). Dieses Fehlverhalten tritt deshalb um so eher auf, je kürzer die Tele grammbits sind und je länger das Telegramm ist, je weiter die Bitfolge und die Abtastpulsfolge also im Verlaufe eines Telegrammes relativ zueinander auseinan der laufen.The invention relates to an interface according to the preamble of claim ches 1, such as for communication between different control systems modules can be found in large household appliances, namely for example Control the drive control for the motor of a washing drum from a Program control for the selection and processing of certain wash pro programs. The various control modules (also as transmitters and receivers referred to, or hierarchically as Masters and Slaves) are usually with each at least one microprocessor equipped with a single-wire line serial telegrams in half-duplex mode (i.e. in both directions, but not communicate with each other at the same time. The communication consists in The example mentioned above is then particularly from the program control a specific sequence of To effect speeds or changes in speed over certain periods of time. The communication telegrams consist, for example, of a sequence of seven data bits, usually followed by a parity bit, between one Start bit and a stop bit. Each telegram bit has the same length and is sampled at the receiving end for decoding, namely for its logical state (High or low). Therefore, the consequence of the receiving queries times occur synchronously with the bit sequence generated by the transmitter. A Synchronous control of the receiver-side scanning from the transmitter side Clock generator would be too expensive in terms of equipment, which is why an asynchronous telephoto transmission of grams. The receiving end needs a frequency-stable, quartz-stabilized scan generator, but for many practical applications such as especially in the area of large household appliances for cost reasons is out of the question. In practice, therefore, you are content with a great deal less expensive ceramic resonators than frequency stabilizing elements for the receiver-side scan generator. However, these elements have only one moderate frequency constancy, especially with regard to their aging and temperature-dependent behavior. That means that the receiver side generated independently, synchronized to the beginning of each telegram Sampling times do not remain in sync with the telegram bits, but re shift relative to those in time; with the result that finally one bit is scanned twice (as detailed below using the drawing) that will). Therefore, the shorter the tele, the more likely this misconduct occurs are gram bits and the longer the telegram, the further the bit sequence and the Sampling pulse sequence so apart in the course of a telegram relative to each other the run.

In Erkenntnis dieser Gegebenheiten liegt der Erfindung die Aufgabe zugrunde, mit einfachen schaltungstechnischen Mitteln eine preisgünstige Lösung gegen den Informationsverlust aufgrund Drifterscheinungen zwischen der senderseitig vor gegebenen Bitfolgefrequenz und der empfangsseitig generierten Abtastfrequenz anzugeben, also auf preisgünstige Weise eine serielle Schnittstelle selbst bei lan gen Telegrammen zuverlässiger und deshalb auch schneller (d. h. mit höherer Baudrate) asynchron betreiben zu können.In recognition of these circumstances, the invention is based on the object an inexpensive solution against the Loss of information due to drift phenomena between the transmitter given bit rate and the sampling frequency generated at the receiving end to specify, that is, a serial interface in an inexpensive way even with lan telegrams more reliably and therefore also faster (i.e. with higher Baud rate) can be operated asynchronously.

Gemäß den im Hauptanspruch angegebenen wesentlichen Merkmalen der erfin dungsgemäßen Lösung dieser Aufgabe wird empfangsseitig anhand eines aktuell einlaufenden Telegramms die Bitfolgefrequenz ausgemessen und die Frequenz des Abtastgenerators hierauf korrigiert. Im Rahmen der Erfindung ist es grund sätzlich möglich, zum Ermitteln der Bitfolgefrequenz das aktuelle Telegramm vorübergehend gegenüber der Bitfolgefrequenz sehr hochfrequent abzutasten, um daraus den Flankenwechsel bei einem High-Low-Übergang der Pegel zweier auf einanderfolgender unterschiedlicher Bits, bzw. den Pegeleinbruch aufgrund der verschliffenen Flanken zwischen zwei High-Bits, zu detektieren, was aber schal tungsmäßig bzw. hinsichtlich des Softwareumfanges recht aufwendig ist. Für die Frequenzmessung wird deshalb ein flankengesteuerter Zähler bevorzugt, wie er hinsichtlich seiner Funktion zur Standard-Softwareausstattung eines jeden modernen Mikroprozessors gehört, also im Steuerungsmodul ohnehin realisierbar ist. In jedem Falle wird der empfangsseitige Abtastgenerator dann auf die aktuell ermit telte Baudrate (Bitfolgefrequenz) eingestellt, wodurch sichergestellt ist, daß da nach jedes der äquidistant aufeinanderfolgenden Bits eines Telegramms für dessen Dekodierung gerade einmal erfaßt wird.According to the essential features of the inventions specified in the main claim The solution according to the invention of this task is current on the receiving side incoming bit, the bit rate and the frequency of the scan generator corrected thereupon. It is basic in the context of the invention additionally possible to determine the bit rate the current telegram temporarily very high frequency sampling compared to the bit rate in order to from this the edge change at a high-low transition to two levels successive different bits, or the level dip due to the ground edges between two high bits, to detect, but what stale is relatively complex in terms of software or software. For the For frequency measurement, an edge-controlled counter like this is preferred with regard to its function to the standard software equipment of every modern Microprocessor belongs, so it can be implemented in the control module anyway. In in any case, the reception-side scan generator is then determined to the current half baud rate (bit rate) is set, which ensures that there after each of the equidistantly consecutive bits of a telegram for its Decoding is detected just once.

Besonders zuverlässig ist diese Messung, wenn gemäß einer Weiterbildung vor liegender Erfindung vor einer Telegrammfolge zum Frequenzabgleich ein Testte legramm mit einer für die Flankenauswertung signifikanten H-L-Bitfolge über mittelt wird. Ein solches Testtelegramm kann auch von Zeit zu Zeit wiederholt, also zwischen Nutztelegramme eingeschoben werden, um den Abtastgenerator wieder auf die Bitfolgefrequenz zu synchronisieren und damit z. B. einer womög lich senderseitig eingetretenen Frequenzverschiebung nachzuführen.This measurement is particularly reliable if according to a training course lying test in front of a telegram sequence for frequency adjustment with a significant H-L bit sequence for the edge evaluation is averaged. Such a test telegram can also be repeated from time to time, So be inserted between useful telegrams to the scan generator synchronize again to the bit rate and thus z. B. one where to track frequency shift that has occurred on the transmitter side.

In der Regel ist die senderseitige Baudrate (Bitfolgefrequenz) bekannt. Wenn dann für die Samplefrequenz (also die empfängerseitige Abtastrate) angenähert die selbe Frequenz vorgegeben wird, ist durch die Baudratenmessung ein Ab gleich beider Frequenzen bis auf eine Restungenauigkeit in der Größenordnung von nur noch 1% unproblematisch realisierbar. Diese trotz einfachen Taktgenera tors so auf die hochkonstante Datenfrequenz synchronisierte Abtastfrequenz kann dann im empfangsseitigen Steuerungsmodul auch als hochgenaue da am funktio nal übergeordneten Modul abgeleitete Zeitreferenz beispielsweise für Drehzahlre gelungen genutzt werden, die dann in mehreren so ausgestatteten und dem selben übergeordneten Modul nachgeschalteten Steuerungsmodulen frequenzstabil par allel arbeiten.As a rule, the transmitter-side baud rate (bit rate) is known. If then approximated for the sample frequency (i.e. the sampling rate on the receiver side) the baud rate measurement means that the same frequency is specified the same of both frequencies except for a residual inaccuracy of the order of magnitude of only 1% can be easily implemented. This despite simple clock genera tors so synchronized to the high constant data frequency sampling frequency then in the control module at the receiving end as a highly precise function nal higher-level module derived time reference, for example for speed reference successfully used, then in several equipped and the same higher-level module downstream control modules frequency stable par work allel.

Hinsichtlich zusätzlicher Abwandlungen und Weiterbildungen der erfindungsge mäßen Lösung wird auf die weiteren Ansprüche und auf nachstehende detaillierte re Beschreibung eines in der Zeichnung stark vereinfacht skizzierten Blockschalt bildes samt Zeitdiagramm eines Telegrammes zum Veranschaulichen der Funkti on der erfindungsgemäßen Lösung verwiesen. In der Zeichnung zeigt:With regard to additional modifications and further developments of the fiction moderate solution is based on the further claims and on the following detailed Re description of a block circuit sketched in a highly simplified manner in the drawing picture together with the time diagram of a telegram to illustrate the functions referred to the solution of the invention. The drawing shows:

Fig. 1 im Blockschaltbild die asynchrone serielle Schnittstelle zwischen Steue rungsmodulen, Fig. 1 a block diagram showing the asynchronous serial interface between Steue approximately modules,

Fig. 2 ein Impuls-Zeitdiagramm zum Erläutern des Auftretens von Informati onsverlust bei gegenüber der Bitfolgefrequenz leicht (um ca. 5%) über höhter Abtastfrequenz, und Fig. 2 is a pulse-time diagram for explaining the occurrence of information loss with respect to the bit repetition frequency slightly (by about 5%) over increased sampling frequency, and

Fig. 3 den Abtastvorgang gemäß Fig. 2 bei jedoch nun empfangsseitig auf die aktuelle Bitfolgefrequenz korrigierter Samplefrequenz. Fig. 3 shows the scanning operation of FIG. 2 at the receiving end, however, now corrected to the current bit rate sample rate.

Über eine sogenannte serielle asynchrone Schnittstelle 11 etwa in Form einer Leitung 12, einer Funkverbindung oder einer Infrarotstrecke erfolgt mittels seri eller Telegramme 13 eine Kommunikation, also ein Informationsaustausch zwi schen einem übergeordneten Steuerungsmodul 14 (auch als Hauptsteuerung, als Master oder als Sender bezeichnet) und einem untergeordneten Steuerungsmodul 15 (auch als Arbeitsmodul, als Slave oder als Empfänger bezeichnet). Zur Daten sicherung kann vorgesehen sein, den Slave nach Empfang wenigstens eines Tele grammes 13 vorübergehend als Sender (und den Master dann so lange als Emp fänger) zu betreiben, um im Halb-Duplexbetrieb eine Quittungsinformation rück melden zu können.Via a so-called serial asynchronous interface 11, for example in the form of a line 12 , a radio link or an infrared link, communication takes place by means of serial telegrams 13 , that is to say an information exchange between a superordinate control module 14 (also referred to as the main control, as master or as transmitter) and a subordinate control module 15 (also called a work module, a slave or a receiver). For data backup, provision can be made to operate the slave temporarily after receiving at least one telegram 13 as a transmitter (and then the master as a receiver) in order to be able to report acknowledgment information in half-duplex operation.

Der empfangsseitige Steuerungsmodul 15 beinhaltet für das oben erwähnte An schauungsbeispiel typischerweise eine Drehzahlregelschaltung für den Antriebs motor der Trommel einer Waschmaschine, während der übergeordnete, sender seitige Steuerungsmodul 14 eine aktuelle Auswahl zwischen unterschiedlich vor gegebenen standardisierten Waschprogrammen hinsichtlich u. a. unterschiedlicher Betriebszeiten mit unterschiedlichen Drehzahlen oder Drehzahländerungen an bietet.The reception-side control module 15 includes the above-mentioned An typically schauungsbeispiel a speed control circuit for the drive motor of the drum of a washing machine, while the parent, transmitter-side control module 14 a current selection between different before given standard washing programs with regard to among other things different operating times at different speeds or speed changes to offers.

Die Schnittstelle 11 enthält für solchen Steuerungsvorgang senderseitig einen Modulator 9 zum Umsetzen der aktuellen Information i aus dem Steuerungsmodul 14 in das seriell binärkodierte Telegramm 13. Im Zuge der Leitung 12 zum Deko dierer 10 befindet sich üblicherweise ein Optokoppler 16 zur Potentialtrennung zwischen den beiden Steuerungsmodulen 14-15. Das ist zweckmäßig, weil dann bedienungsseitig (seitens des Master-Steuerungsmoduls 14) bei den manuell zu betätigenden Handhaben für die Programmauswahl keine aufwendigen Schutz maßnahmen wie doppelte Isolierung vorgesehen werden müssen; und eine solche Potentialtrennung ist sogar notwendig, wenn unterschiedliche Versorgungsnetze für die Module 14-15 vorgesehen sind, wie insbesondere eine netzgeführt geerdete Versorgung des Master-Steuerungsmoduls 14 gegenüber einer Vollwel len-Brückengleichrichtung mit ihren periodisch wechselnden Bezugspotentialen für den Betrieb des Slave-Steuerungsmoduls 15.For such a control process, the interface 11 contains a modulator 9 on the transmitter side for converting the current information i from the control module 14 into the serial binary-coded telegram 13 . In the course of line 12 to decoder 10, there is usually an optocoupler 16 for electrical isolation between the two control modules 14-15 . This is expedient because then on the operator side (on the part of the master control module 14 ) no complex protective measures such as double insulation have to be provided for the manually operated program selection handles; and such isolation is even necessary if different supply networks are provided for the modules 14-15 , such as in particular a line-grounded supply of the master control module 14 compared to a full wave bridge rectification with its periodically changing reference potentials for the operation of the slave control module 15 ,

Nachteilig an einer solchen Potentialtrennung mittels insbesondere preiswerter, also schaltungstechnisch einfach ausgestatteter Optokoppler 16 ist allerdings die nur langsame Übertragung über die Stecke 12 mit Verschleifen der Flanken bei derseits eines jeden der Daten-Bits D des Telegrammes 13, wie in Fig. 2 und Fig. 3 bei gegeneinander unterschiedlichen Vorder- und Rückflanken jeden Bits be rücksichtigt. Die bekannten schaltungstechnischen Maßnahmen zum Beschleuni gen der Optokoppler 16 kommen aus Kostengründen für die Konsumerelektronik nicht in Betracht.A disadvantage of such a potential separation by means of, in particular, inexpensive optocouplers 16 , which are therefore simple in terms of circuitry, is the only slow transmission via the plug 12 with the edges being blurred on the side of each of the data bits D of the telegram 13 , as in FIG. 2 and FIG. 3 takes into account each bit with different leading and trailing edges. The known circuitry measures for accelerating gene optocoupler 16 are not considered for cost reasons for consumer electronics.

Fig. 2 zeigt ein serielles Telegramm 13, das aus einem Start-Bit, sieben Daten- Bits D, einem Parity-Bit und einem Stop-Bit besteht. Die Bitfolgefrequenz f ist vom Taktgenerator 17 im senderseitigen Steuerungsmodul 14 vorgegeben, die Abtastfrequenz f' vom Taktgenerator 18 des empfängerseitigen Steuerungsmoduls 15. Die Abtastung mit der Frequenz f' setzt ein, nachdem die Anfangsflanke 19 des ersten oder Start-Bits eines Telegramms 13 empfängerseitig erkannt wurde (im Blockschaltbild nicht mit berücksichtigt). Um den logischen Zustand der ein zelnen Datenbits D möglichst zuverlässig, nämlich im eingeschwungenen Zustand zu erfassen, setzt das Abtasten der Daten-Bits D mit der Frequenz f' erst ein, wenn 150% der Abtastperiode 1/f' ab der Anfangsflanke 19 verstrichen sind. Da im dargestellten Beispielsfalle (für Fig. 2) angenommen ist, daß die Abtastfre quenz f' um etwa 5% höher ist, als die Bitfolgefrequenz f, verlagern die Ab tastpunkte sich im Verlauf des Telegramms 13 zunehmend zum Beginn eines Bit hin, mit der Folge, daß im dargestellten Beispielsfalle das Parity-Bit schon zwei mal erfaßt wird. Das täuscht gegen Ende des Telegramms 13 eine Aufeinander folge zweier Bits mit gleichem Pegel (Binärzustand) vor, ergibt also einen Deko dierungsfehler. FIG. 2 shows a serial telegram 13 , which consists of a start bit, seven data bits D, a parity bit and a stop bit. The bit rate f is specified by the clock generator 17 in the transmitter-side control module 14 , the sampling frequency f 'by the clock generator 18 of the receiver-side control module 15 . The sampling with the frequency f 'starts after the start edge 19 of the first or start bit of a telegram 13 has been recognized by the receiver (not taken into account in the block diagram). In order to detect the logical state of the individual data bits D as reliably as possible, namely in the steady state, the sampling of the data bits D with the frequency f 'only begins when 150% of the sampling period 1 / f' has passed from the starting edge 19 , Since in the example shown (for FIG. 2) it is assumed that the sampling frequency f 'is about 5% higher than the bit repetition frequency f, the sampling points shift increasingly in the course of telegram 13 towards the beginning of a bit with which As a result, the parity bit has already been detected twice in the example shown. At the end of telegram 13 , this simulates a succession of two bits with the same level (binary state), thus resulting in a decoding error.

Wenn somit, mit anderen Worten, die in den Impulsdiagrammen durch die senk recht nach unten weisenden Pfeile gekennzeichneten Abtastzeitpunkte sich infolge gegenüber der Bitfolgefrequenz f leicht überhöhter Abtastfrequenz f vom statio närem Pegel im Mittenbereich eines Bit (links in Fig. 2) zu dessem vorderen Randbereich mit gleitenden Pegelübergängen hin verlagern (rechts in Fig. 2), ist dort schon keine eindeutig binäre H-L-Aussage und deshalb keine fehlerfreie De kodierung des Telegramms 13 mehr möglich. Das gilt erst recht, wenn infolge sehr langen Telegramms 13 schließlich (rechts in Fig. 2) zwei Abtastzeitpunkte in die Dauer eines Bit fallen, weil das dekodierungsseitig als Aufeinanderfolge zwei er gleicher Bits erscheint.In other words, if, in other words, the sampling times indicated in the pulse diagrams by the vertically downward-pointing arrows change from the stationary level in the central region of a bit (on the left in FIG. 2) to the front edge region thereof as a result of the sampling frequency f being slightly increased compared to the bit repetition frequency f shift with smooth level transitions (on the right in Fig. 2), there is already no clear binary HL statement and therefore no error-free decoding of the telegram 13 is possible. This is all the more true if, due to very long telegram 13, two sampling instants (one on the right in FIG. 2) finally fall within the duration of one bit because the decoding side appears as a sequence of two identical bits.

Um derartige Störungen in der seriellen Informationsübertragung ohne den schal tungstechnischen Aufwand für einen hochstabilen empfängerseitigen Taktgene rator 18 zu überwinden, erfolgt erfindungsgemäß eine Synchronisierung der Ab tastfrequenz f' des Taktgenerators 18 auf die im empfangsseitigen Steuerungsmo dul 15 ermittelte aktuelle Bitfolgefrequenz f. Zum Ermitteln der senderseitigen Baudrate, also der Bitfolgefrequenz f genügt empfangsseitig eine flankengesteu erte Zeitmeßschaltung 20 etwa in Form eines Zählers, die aus der Periode 1/f der Bitfolge des aktuell empfangenen Telegramms 13 deren Bitfolgefrequenz f er mittelt und den empfangsseitigen Taktgenerator 18 auf eben diese Abtastfrequenz f' = f einstellt. Die damit erfolgende Frequenzanpassung des Sample-Generators 18 auf die des senderseitigen Taktgenerators 17 ist in der Zeichnung durch ein Einstellsymbol veranschaulicht, das unter dem Einfluß einer flankengetriggerten invertierenden Zeitmeßschaltung steht. Apparativ kann es sich dabei aber etwa auch um eine einfache, vorübergehende oder quasi-kontinuierlich andauernde Korrekturtriggerung eines freilaufenden Taktgenerators 18 mit den Flanken der empfangenen Datenbitfolge handeln. Bei einer Software-Realisierung des Samplevorganges (f) erfolgt dessen softwaremäßige Anpassung an die gerade ermittelte Baudrate f im Prozessor des empfangenden Steuerungsmoduls 15, was durch Verzicht auf Hardware am kostengünstigsten ist.In order to overcome such interference in the serial information transmission without the circuitry outlay for a highly stable receiver-side clock generator 18, according to the invention the sampling frequency f 'of the clock generator 18 is synchronized with the current bit sequence frequency f determined in the control module 15 on the reception side. To determine the transmitter-side baud rate, i.e. the bit repetition frequency f, a flank-controlled time measuring circuit 20 is sufficient at the receiving end, for example in the form of a counter, which averages the bit repetition frequency f from the period 1 / f of the bit sequence of the currently received telegram 13 and the clock pulse generator 18 on the receiving side Sampling frequency f '= f sets. The frequency matching of the sample generator 18 to that of the transmitter-side clock generator 17 is illustrated in the drawing by a setting symbol which is under the influence of an edge-triggered inverting time measurement circuit. In terms of apparatus, however, this can also be a simple, temporary or quasi-continuous correction triggering of a free-running clock generator 18 with the edges of the received data bit sequence. In the case of a software implementation of the sampling process (f), its software adaptation to the baud rate f just determined takes place in the processor of the receiving control module 15 , which is the most cost-effective because there is no hardware.

Für die Flankensteuerung der Zeitmeßschaltung 20 genügt in der Praxis die nicht ideale Steilheit der beispielsweise Vorderflanken der aufeinanderfolgend im Tele gramm 13 enthaltenen Bits schon dann, wenn diese aus einer Folge von High-Bits bestehen. Zweckmäßiger ist es jedoch, von Zeit zu Zeit und jedenfalls zu Be triebsbeginn ein Test- oder Abgleichtelegramm 13 an den empfangenden Steuerungsmodul 15 zu übermitteln, das gemäß Fig. 2 und Fig. 3 aus einer High-Low- Bitfolge besteht und eine entsprechend eindeutige Flankensteuerung der Zeitmeß schaltung 20 liefert. Die in Fig. 3 senkrecht nach oben weisende Folge von Pfeilen symbolisiert die Wiederholfrequenz der Vorderflanken 21 der Telegramm-Bits und damit die Bitfolgefrequenz f, der gegenüber die Abtastfrequenz f' = f um eine viertel Periode phasenverschoben ist, so daß jedes Bit des Telegramms 13 kon stant mittig und deshalb hinsichtlich seines Binärwertes (Pegels) zuverlässig er faßt wird.For edge control of the timing circuit 20 satisfies the example leading edges of the successive program in Tele bits contained 13 already if they exist in practice, the non-ideal slope of a series of high bits. Conveniently, however, is from time to time and in any case to Be drive starting a test or calibration message 13 to the receiving control module 15 to transmit, which according to FIG. 2 and FIG. 3 consists of a high-low sequence of bits and a correspondingly unique slope control the timing circuit 20 provides. The sequence of arrows pointing vertically upwards in FIG. 3 symbolizes the repetition frequency of the leading edges 21 of the telegram bits and thus the bit repetition frequency f, which is phase-shifted by a quarter period with respect to the sampling frequency f '= f, so that each bit of the telegram 13 constant in the middle and therefore reliable in terms of its binary value (level).

So läßt sich erfindungsgemäß bei einer asynchronen seriellen Schnittstelle 11, wie sie typischerweise zur Kommunikation zwischen sendenden und empfangenden Steuerungsmodulen 14-15 in Haushaltsgroßgeräten vorkommt, die Übertragung auch längerer Telegramme mit deutlich erhöhter Baudrate f ohne spürbar vergrö ßerten Schaltungsbedarf zuverlässig realisieren, indem der empfangsseitig an sich freilaufende Sample-Generator 18 mit seiner Abtastfrequenz f' auf die empfange ne Baudrate f synchronisiert wird.Thus, according to the invention, in the case of an asynchronous serial interface 11 , as typically occurs for communication between sending and receiving control modules 14-15 in large household appliances, the transmission of longer telegrams with a significantly increased baud rate f can be reliably implemented without a noticeably increased circuit requirement by the receiving end free-running sample generator 18 is synchronized with its sampling frequency f 'to the received baud rate f.

Claims

1. Asynchronous serial interface ( 11 ), in particular for communication between transmitting and receiving control modules ( 14-15 ) in large household appliances, each with a clock generator ( 17 , 18 ) for the repetitive frequencies (f, f ') of the data bits (D) telegrams ( 13 ) or their scanning on the receiving side, characterized in that on the receiving side the clock generator ( 18 ) for the sampling repetition frequency (f ') is synchronized to the data bit repetition frequency (f).

2. Interface according to claim 1, characterized in that the bit rate (f) is detected on the receiving side in a telegram ( 13 ) just received.

3. Interface according to claim 1 or 2, characterized in that the periodicity ( 1 / f) of the same direction edges of the bit sequence (D) is detected in a telegram ( 13 ) on the receiving side.

4. Interface according to one of the preceding claims, characterized in that at least one adjustment telegram ( 13 ) is transmitted with a regular high-low bit sequence.

5. The interface of claim 4, characterized in that the Ab same telegram is transmitted (13) in front of the data telegrams (13).

6. Interface according to claim 4 or 5, characterized in that a sequence of data telegrams ( 13 ) of adjustment telegrams ( 13 ) is interrupted.

7. Interface according to one of the preceding claims, characterized records that the synchronized repetition frequency (f '= f) of the received Da tenbits (D) as a time reference for other time-based functions such as one Wire number control is provided.