DE10116240A1

DE10116240A1 - Schaltungsanordnung zur Interpolation in der Längen- und Winkelmessung

Info

Publication number: DE10116240A1
Application number: DE2001116240
Authority: DE
Inventors: Karsten Leitis; Fritz Dettmann
Original assignee: Sensitec GmbH
Current assignee: Sensitec GmbH
Priority date: 2001-03-31
Filing date: 2001-03-31
Publication date: 2002-10-02

Abstract

Es wird eine Schaltungsanordnung beschrieben, die zur linearen Interpolation des Argumentes von Sinus- und Kosinussignalen eingesetzt und in der inkrementalen Längen- oder Winkelmessung benutzt werden kann und die bei minimalem Flächeneinsatz auf einem Chip integrierbar ist. Durch Invertierung der zwei um 90 DEG versetzten sinusförmigen Eingangssignale entstehen vier Signale, die wegen ihrer Symmetrie und Periodizität so an einen Analog-Digital-Wandler gelegt werden können, daß dessen Zahl der Ausgänge nur der benötigten Impulszahl pro Achtel der Periodenlänge betragen muß. Die Anpassung der Widerstandswerte im A-D-Wandler sorgt für eine direkte Linearisierung der Impulslagen, so daß eine Korrekturschaltung nicht nötig ist. Die Schaltung benötigt keine äußeren diskreten Bauelemente und ist auch mit dem Längen- oder Winkelsensor und einem Referenzsensor integrierbar.

Description

Die Schaltungsanordnung wird zur linearen Interpolation des Argumentes von Sinus- und Kosinussignalen benutzt. Solche Sinus- und Kosinussignale treten beispielsweise in der Längen- und Winkelmessung als Ausgangssignale von Längen- oder Winkelsensoren auf. Längen- und Winkelsensoren werden unter anderem im Maschinen- und Automobilbau und in der Feinwerktechnik in großer Stückzahl eingesetzt

Schaltungsanordnungen zur Interpolation von Sinus- und Kosinussignalen sind bekannt. So wird in de Patentschrift DE 38 38 291 eine Unterteilungsschaltung für eine Positionsmeßein richtung beschrieben, bei der das Sinus- und das Kosinussignal zunächst gleichgerichtet werden. Dann wird das gleichgerichtete Sinussignal einerseits und das invertierte gleichge richtete Kosinussignal andererseits der Widerstandskette eines Analog-Digigtal-Wandlers zugeführt. Gleichzeitig werden aus den beiden um 90° versetzten Signalen Codesignale abgeleitet, die das Erkennen der jeweiligen Viertelperiode ermöglichen. Die Zahl der Wider stände in der Widerstandskette muß dann um eins größer sein als die Zahl der Impulse pro Viertel der Signalperiodenlänge am Ausgang des Interpolators. Damit und durch die Zahl der benötigten Komparatoren ist in einem integrierten Interpolator mit einer höheren Impulszahl nachteiligerweise ein erheblicher Flächenbedarf gegeben, der sowohl einer kostengünstigen als auch einer platzsparenden Lösung widerspricht. Ein weiterer Nachteil ergibt sich daraus, daß bei gleichen Widerstandswerten in der Widerstandskette die Lage der Digitalisie rungsimpulse zwar bezüglich der Spannung aber nicht bezüglich der zu messenden Position linear ist. Die vorgeschlagene Korrekturschaltung behebt zwar diesen Fehler, führt aber zu weiterem Flächenbedarf.

Die in der Patentschrift DE 27 58 525 vorgeschlagene Methode zur Verwendung eines Rechners zur Interpolation hat den Nachteil geringerer Verarbeitungsgeschwindigkeit bei ebenfalls großem Flächenbedarf.

In dem Vortragsmanuskript "Höhere Auflösung durch Interpolation: Beispiel einer integrierten Chiplösung" von J. Quasdorf, Symposium Magnetoresistive Sensoren V: Grundlagen - Herstellung - Anwendung", am 09. u. 10.03.1999 in Wetzlar wird vorgeschlagen, die Interpo lation mit Hilfe eines geregelten Nachlaufzählers durchzuführen. Auch diese Ausführung der Interpolation benötigt erhebliche Chipflächen schon bei einer mittleren Zahl von Impulsen pro Signalperiode und muß taktgesteuert ausgeführt werden. Die Änderung der Impulszahl pro Periodenlänge macht einen EPROM erforderlich.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Interpolation in der Längen- und Winkelmessung anzugeben, die bei Integration der Schaltungsanordnung auf einem Chip mit möglichst geringer Fläche realisierbar ist und den Aufwand für die gesamte Meßanordnung minimiert.

Diese Aufgabe wird mit der im Hauptanspruch beschriebenen Schaltungsanordnung gelöst. Vorteilhafte Ausführungen der Schaltungsanordnung werden in den weiteren Ansprüchen angegeben.

Durch die Bildung der Invertierungen des Sinus- und des Kosinussignales wird erreicht, daß bei Auswahl der geeigneten der vier Signalleitungen der Analog-Digitalwandler in der Wider standskette nur noch soviel Widerstände und nur soviel Komparatoren enthalten muß, wie für die gewünschte Auflösung Ausgangsimpulse pro ein Achtel der Periodenlänge benötigt werden. Die damit erzielte Einsparung ist bei der Realisierung einer integrierten Schaltungs anordnung zur Interpolation besonders schwerwiegend, weil die integrierte Anordnung für unterschiedliche Anwendungen geeignet sein muß und deshalb die Bestimmung der Auflö sung dem Anwender in vorgegebenem Rahmen überlassen wird. Das heißt, daß mehrere Widerstandsketten und zugehörige Komparatoren im integrierten Schaltkreis enthalten sein müssen.

Die Linearisierung der Lage der Impulse durch die Anpassung der Widerstandswerte an die gegebenen trigonometrischen Funktionen erspart den Schaltungsteil für eine nachträgliche Korrektur.

Durch die Integration der gesamten Schaltungsanordnung auf einem Chip wird eine Außen beschaltung mit diskreten Bauelementen überflüssig. Es wird ein Minimum an Montageauf wand und Platzbedarf des gesamten Meßsystems erreicht. Unterstützend dabei wirkt, daß die Auswahl der gewünschten Impulszahl pro Periode und die Einstellung der Verstärkung im Eingangsblock durch die Pinbelegung einstellbar ist.

Die Einbeziehung des Sensors in die Integration auf dem Chip bringt weitere Kosten- und Platzersparnis.

Das Vorsehen der Messung und Formierung von Referenzimpulsen sowie der Bereitstellung der invertierten Ausgangssignale vergrößert die Anwendungsbreite der Schaltungsanord nung.

Die entfernte Anordnung der Pins für die analogen bzw. die digitalen Signale trägt zur Stör entkopplung zwischen ihnen bei.

Die Erfindung wird im folgenden an Ausführungsbeispielen näher erläutert. Dazu ist in den Zeichnungen Folgendes dargestellt.

Fig. 1 zeigt ein Blockschaltbild der gesamten Schaltunganordnung. In Fig. 2 wird der Ein gangsblock gezeigt. In Fig. 3 sind Darstellungen zur Funktion des Blockes für die Signalkon ditionierung zu sehen. Fig. 4 zeigt schematisch den Verlauf der Sensorsignale und deren Invertierung. In Fig. 5 ist der Aufbau einer Widerstandskette und die Zuordnung der jeweili gen Komparatoren dargestellt. Den Gesamtaufbau eines Ausführungsbeispieles vermittelt Fig. 6. Fig. 7 zeigt den Verlauf der Ausgangsimpulse dieses Ausführungsbeispieles als Funktion einer Position oder eines Winkels. In Fig. 8 erkennt man eine integrierte Schal tungsanordnung.

Fig. 1 zeigt als Blockschaltbild die gesamte erfindungsgemäße Schaltungsanordnung 8. Der Schaltungsanordnung 8 werden von einem Sensor 1 Sensorsignale 2; 3 zugeführt, die sinusförmig sind und einen Versatz von einem Viertel der Periodenlänge P haben. Diese periodischen Signale entstehen beispielsweise bei der Bewegung des Sensors 1 gegenüber einem periodischen Maßstab oder bei Drehung eines Magneten über einem magnetischen Winkelsensor. Die Signale 2; 3 werden dem Eingangsblock 4 zugeleitet. Dem Eingangsblock 4 ist der Block 5 für die Signalkonditionierung nachgeschaltet. Dieser bereitet die Signale für den Block 6 für Linearisierung und Digitalisierung vor und liefert digitale Signale an den Block 7 für Logikschaltungen. Am Ausgang der Schaltunganordnung 8 treten auf zwei Leitungen Impulsfolgen als Funktion von Länge oder Winkel mit einem Tastverhältnis von eins zu eins und einer Verschiebung um eine halbe Impulslänge auf. Die Auflösung der Schaltungsan ordnung 8 ist um so größer, je höher die Zahl der Impulse pro Periodenlänge P der Sensor signale 2; 3 ist.

Fig. 2 zeigt schematisch den Aufbau des Eingangsblockes 4. Die Eingangsignale 2; 3 wer den Verstärkern 12; 11 und parallel dazu Invertern 9; 10 mit gleicher Verstärkung zugeführt. Damit liegen auf den Ausgangssignalleitungen 2; 2; 3 und 3 vier Signale mit gleichen Amplitudenwerten vor. Diese werden dem Block 5 für Signalkonditionierung zugeführt, wie Fig. 3 zeigt. Der Block 5 enthält einen Achtelperiodendetektor 13, der erkennt, welchem Achtel der Periodenlänge P die gerade anliegenden Signale zuzuordnen sind. Die Informati on über die jeweilige Zahl des Achtels wird über drei Digitalleitungen zum Block 7 für Logik schaltungen weitergeleitet. Außerdem steuert der Achtelperioden-Detektor 13 die beiden Analogschalter 14; 15, womit festgelegt wird, welche der Signalleitungen 2; 2; 3 und 3 an die Eingänge des Blocks 6 für Linearisierung und Digitalisierung gelegt wird.

In Fig. 4 ist der Verlauf der Signale 2; 2; 3 und 3 als Funktion des Weges x oder des Win kels β dargestellt. Vorhanden sind die Sinus- und die Kosinusfunktion sowie deren invertierte Werte. Der Achtelperiodendetektor 13 wählt nun einerseits die negativste der Signalspan nungen und andererseits die geringste positive Signalspannung aus, und legt sie auf die Analogschalter 14 und 15. Die jeweils ausgewählten Signalwerte sind in der Fig. 4 als starke Linien dargestellt. Man erkennt, daß in jedem Achtel der Periodenlänge P immer wieder der gleiche Abstand der ausgewählten Signale vorhanden ist, wobei jedoch die Symmetrie zu beachten ist. Wegen dieser Wiederholung der Signalabstände ist es ausreichend, nur für diesen Signalabstand einen Analog-Digital-Wandler einzusetzen. Damit wird gegenüber bekannten Anordnungen die Hälfte der Digitalstellen und damit der Widerstände im A-D- Wandler eingespart.

Die Funktionsweise des Blocks 6 für Linearisierung und Digitalisierung wird in Fig. 5 erläu tert. An einer Widerstandskette 17 von N + 1 Widerständen liegen die von den Analogschal tern 14 und 15 ausgewählten Signale (14) und (15). Zwischen jeweils zwei Widerständen R₁ bis R_N+1 befinden sich Ausgänge 18 der Widerstandskette 17. Diese sind mit den Eingängen von Komparatoren 19 verbunden, die die Ausgangsspannungen 18 jeweils mit der Referenz spannung 20 vergleichen. Die Referenzspannung 20 stimmt mit der Nullspannung der periodischen Signale 2; 2; 3 und 3 überein. Damit die Impulse auf den Ausgängen der Komparatoren 21 um lineare Beträge bezüglich der zu messenden Länge oder des Winkels versetzt sind, müssen die Widerstände R₁ bis R_N+1 entsprechend dimensioniert sein. Die Dimensionierungsvorschrift ist im Anspruch 4 angegeben. Bei Einhaltung dieser Vorschrift entfällt eine weitere Korrektur der Linearität.

Fig. 6 zeigt ein weiteres Ausführungsbeispiel der Erfindung. Hier ist im Sensor 1 neben den Sensorelementen für die periodischen Signale 2; 3 noch ein Referenzsensor 22 unterge bracht. Das Referenzsensorsignal wird dem Block 7 für Logikschaltungen zugeführt. Hier wird das Referenzausgangssignal 25 gebildet, das der Erkennung einer bestimmten Abso lutposition oder eines Absolutwinkelwertes dient oder der Korrektur des Ergebnisses der inkrementalen Zählung. Ansonsten entspricht der Aufbau der Schaltungsanornung 8 dem Blockschaltbild nach Fig. 1. In Fig. 6 sind jedoch zusätzlich die erläuterten Signale einge zeichnet, die zwischen den Blöcken übertragen werden. Die Ausgangsignale 23; 24; und 25 der Schaltungsanordnung 8 sowie deren Invertierungen 23; 24; 25 sind in Fig. 7 als Funkti on des zu messenden Weges x oder des zu messenden Winkels β aufgetragen.

Fig. 8 zeigt schematisch ein Chip 26, auf dem die Schaltungsanordnung 8 in integrierter Halbleitertechnologie gefertigt, untergebracht ist. Die Analogpins 27 des integrierten Schalt kreises liegen den Digitalpins gegenüber. Durch diesen Abstand werden Störungen der Analogsignale gering gehalten.

In einer speziellen Ausführung der Erfindung sind in der integrierten Schaltungsanordnung 8 zwei Widerstandsketten für A-D-Wandler untergebracht. Die Auswahl einer der Widerstands ketten in dem speziellen Aufbau und die Steuerung der Logik dahingehend, inwieweit sämtli che oder nur ein Teil der möglichen Unterteilungen am Ausgang ausgegeben wird, erfolgt durch die Belegung von drei Digitaltalpins 28 mit einem der Betriebsspannungsniveaus. Durch diese Steuerung der Logik werden speziell sechs unterschiedliche Auflösungsvarian ten ermöglicht. Die Grundimpulszahl pro Periodenlänge kann so wählbar um den Faktor 4, 8, 16 sowie 5, 10 oder 20 vervielfacht werden. Die Verstärkung der Verstärker 11, 12 und der Inverter 9, 10 des Eingangsblocks ist durch Belegung eines Digitalpins 28 in zwei Stufen einstellbar.

Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich dadurch, daß sowohl die integrierte Schaltungsanordnung 8 als auch der Sensor 1 gemeinsam auf einem Träger montiert und gemeinsam verkapselt sind. Bei dieser Anordnung können Störsignale auf den Zuleitungen sehr gering gehalten werden, was eine große Zuverlässigkeit der Meßanord nung garantiert. Weitere Verbesserungen sowohl in der Störunabhähngigkeit, im Platzbedarf und im Kostenaufwand ergeben sich durch Integration der Schaltungsanordnung 8 und des Sensors 1 auf demselben Chip. Auch der Referenzsensor 22 kann in die Integration einbe zogen sein.

Die Schaltungsanordnung 8 ist für die Verarbeitung der Sensorsignale unterschiedlicher Sensorarten für Länge und Winkel geeignet. Als Beispiele sollen hier optoelektronische Sensoren und magnetische Sensoren genannt werden. Besonders Vorteilhaft ist die Kombi nation der Schaltungsanordnung 8 mit magnetoresistiven Sensoren für Länge und Winkel, da hier die kleinstmögliche Baugröße erreicht wird.

Bezugszeichenliste

1

Sensor

2

Sensorsignal

3

Sensorsignal

4

Eingangsblock

5

Block für Signalkonditionierung

6

Block für Linearisierung und Digitalisierung

7

Block für Logikschaltungen

8

Schaltungsanordnung

9

Inverter

10

Inverter

11

Signalverstärker

12

Signalverstärker

13

Achtelperioden-Detektor

14

Analogschalter

15

Analogschalter

16

Digitalleitungen

17

Widerstandskette

18

Ausgänge der Widerstandskette

19

Komparatoren

20

Referenzspannung

21

Ausgänge der Komparatoren

22

Referenzsensor

23

Erstes Ausgangssignal

24

Zweites Ausgangssignal

25

Referenzausgangssignal

26

Chip

27

Analog-Pins

28

Digital-Pins
2

Invertiertes Sensorsignal
3

Invertiertes Sensorsignal
23

Invertiertes erstes Ausgangssignal
24

Invertiertes zweites Ausgangssignal
25

Invertiertes Referenzausgangssignal
P Periodenlänge
β Winkel
x Länge

Claims

1. Schaltungsanordnung (8) zur Interpolation in der Längen- und Winkelmessung, die die mit einem Sensor (1), der zwei periodische, um einen Anteil der Periodenlänge (P) ge geneinander versetzte Sensorsignale, deren Signalform mindestens annähernd sinus förmig ist, als Eingangsgröße benötigt, die an zwei Ausgängen jeweils pro Periodenlänge (P) eine bestimmte Anzahl von Ausgangsimpulsen (23; 24), die größer als vier ist, liefert, wobei die Ausgangsimpulsfolgen ein Tastverhältnis von eins zu eins haben und gegen einander um ein Viertel der Ausgangsimpulsperiodenlänge versetzt sind, und die aus ei nem Eingangsblock (4), einem Block (5) für die Signalkonditionierung, einem Block (6) für die Linearisierung und die Digitalisierung und einem Block (7) für die Logikschaltungen verfügt, dadurch gekennzeichnet, daß der Eingangsblock (4) zwei Inverter enthält, die die Invertierung der beiden Eingangssignale bilden, so daß die beiden Eingangssignale und deren invertierte Werte auf Signalleitungen (2; 2; 3; 3) vorhanden sind, daß im Block (6) für die Linearisierung und Digitalisierung ein oder mehrere Spannungsteiler vorhanden sind und die Zahl der Ausgänge der Spannungsteiler der Zahl der Interpolationsstellen N pro Achtel der Sensorperiodenlänge (P) entspricht, und daß im Block (5) für die Signal konditionierung zwei Analogschalter (14; 15) am Ausgang so eingestellt sind, daß der er ste Eingang ((14)) der Spannungsteiler mit der Signalleitung (2; 2; 3; 3), die die kleinste positive Spannung und der zweite Eingang ((15)) der Spannungsteiler mit der Signallei tung (2; 2; 3; 3), die die betragsmäßig größte negative Spannung führt, verbunden ist.

2. Schaltungsanordnung (8) nach Anspruch 1, dadurch gekennzeichnet, daß der Anteil der Periodenlänge (P), um den die beiden Sensorsignale gegeneinander versetzt sind, etwa einem Viertel der Periodenlänge (P) entspricht.

3. Schaltungsanordnung (8) zur Interpolation in der Längen- und Winkelmessung, die die mit einem Sensor (1), der zwei periodische, um einen Anteil der Periodenlänge (P) ge geneinander versetzte Signale, deren Signalform mindestens annähernd sinusförmig ist, als Eingangsgröße benötigt, und die an zwei Ausgängen jeweils pro Periodenlänge (P) eine bestimmte Anzahl von Ausgangsimpulsen (23; 24), die größer als vier ist, liefert, wobei die Ausgangsimpulsfolgen ein Tastverhältnis von eins zu eins haben und gegen einander um ein Viertel der Ausgangsimpulsperiodenlänge versetzt sind, und die aus ei nem Eingangsblock (4), einem Block (5) für die Signalkonditionierung, einem Block (6) für die Linearisierung und die Digitalisierung und einem Block (7) für die Logikschaltungen verfügt, dadurch gekennzeichnet, daß im Block (6) für die Linearisierung und Digitalisie rung als Spannungsteiler eine Widerstandskette (17) vorhanden ist, die aus einer Rei henschaltung von Widerständen (R₁ bis R_N+1) besteht, und daß zwischen jeweils zwei Widerständen (R₁ bis R_N+1) mit Eingängen von Komparatoren (19) verbundene Ausgänge (18) vorhanden sind, und daß die Widerstandswerte so dimensioniert sind, daß die an allen zweiten Eingängen der Komparatoren (19) anliegende Referenzspannung (20) an den Ausgängen (18) der Widerstandskette (17) nacheinander in gleichem Abstand für die die periodischen Signale erzeugende Länge (x) oder den die periodischen Signale er zeugenden Winkel (β) erreicht ist und so eine lineare Digitalisierung der Meßgröße vor liegt.

4. Schaltungsanordnung (8) nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Widerstandskette (17) N + 1 Widerstände (R₁ bis R_N+1) und N Ausgänge (18) enthält, daß die Referenzspannung (20) mit der Nullspannung der sinusförmigen Signale überein stimmt und daß die Widerstände (R₁ bis R_N+1) vom zweiten Eingang ((15)) der Wider standskette (17) aus, an dem die negative Spannung anliegt, mit n = 1 beginnend durch die Beziehung
gegeben ist
für n = 1, 2, 3. . .N
ist und R_g der Gesamtwiderstand der Wi derstandskette (17) ist, und N die Zahl der Impulse oder Interpolationsstellen pro Achtel periode bedeutet.

5. Schaltungsanordnung (8) nach Anspruch 2, dadurch gekennzeichnet, daß der Block (6) für die Linearisierung und Digitalisierung mehrere parallele Widerstandsketten (17) mit unterschiedlicher Anzahl von Widerständen (R₁ bis R_N+1) und Ausgängen (18) enthält.

6. Schaltungsanordnung (8) nach Anspruch 5, dadurch gekennzeichnet, daß die Anzahl der Ausgänge (18) dual gestaffelt ist (z. B. N = 4; 8; 16; . . .).

7. Schaltungsanordnung (8) nach Anspruch 5, dadurch gekennzeichnet, daß die Anzahl der Ausgänge (18) dezimal gestaffelt ist (z. B. N = 5; 10; 20. . .).

8. Schaltungsanordnung (8) nach Anspruch 5, dadurch gekennzeichnet, daß eine der Wi derstandsketten (17) auswählbar ist.

9. Schaltungsanordnung (8) nach Anspruch 1, dadurch gekennzeichnet, daß der Eingangs block (4) Signalverstärker (11; 12) enthält.

10. Schaltungsanordnung (8) nach Anspruch 5, dadurch gekennzeichnet, daß die Verstär kung der Signalverstärker (11; 12) umschaltbar ist.

11. Schaltungsanordnung (8) nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die gesamte Schaltungsanordnung (8) auf einem Chip (26) inte griert hergestellt ist.

12. Schaltungsanordnung (8) nach Anspruch 11, dadurch gekennzeichnet, daß die Auswahl der jeweiligen Widerstandskette (17) durch die Pinbelegung getroffen ist.

13. Schaltungsanordnung (8) nach Anspruch 11, dadurch gekennzeichnet, daß die Einstel lung der Eingangsverstärkung durch die Pinbelegung erfolgt ist.

14. Schaltungsanordnung (8) nach Anspruch 11, dadurch gekennzeichnet, daß die Pins (27) für die Zuführung der analogen Eingangssignale sich an einer Seite des Chips (26) und die Pins (28) für die digitalen Ausgangssignale, für die Einstellung der Verstärkung und für die Auswahl der Widerstandskette (17) sich an gegenüberliegenden Seiten des Chips (26) befinden.

15. Schaltungsanordnung (8) nach Anspruch 11, dadurch gekennzeichnet, daß der inte grierte Chip (26) ohne Beschaltung mit äußeren Bauelementen betreibbar ist.

16. Schaltungsanordnung (8) nach Anspruch 15, dadurch gekennzeichnet, daß der inte grierte Chip (26) mit der Schaltungsanordnung (8) und der die Sensorsignale liefernde Längen- oder Winkelsensor (1) auf einem gemeinsamen Träger befestigt und gehäust sind.

17. Schaltungsanordnung (8) nach Anspruch 15, dadurch gekennzeichnet, daß die Schal tungsanordnung (8) und der die Sensorsignale liefernde Längen- oder Winkelsensor (1) gemeinsam auf einem Chip integriert hergestellt sind.

18. Schaltungsanordnung (8) nach Anspruch 16, dadurch gekennzeichnet, daß die Sensor signale von einem magnetoresistiven Längen- oder Winkelsensor bereitgestellt sind.

19. Schaltungsanordnung (8) nach Anspruch 1, dadurch gekennzeichnet, daß an der Schal tungsanordnung (8) außer den periodischen Sensorsignalen ein oder mehrere Signale von Referenzsensoren (22), die bestimmten Längen oder Winkeln zugeordnet sind, auf einem besonderen Datenkanal anliegen, und daß im Block (7) für die Logikschaltungen diese Referenzsignale so umformbar sind, daß am Referenzausgang (25) Referenzim pulse mit einer Länge auftreten, die der halben Länge der periodischen Ausgangsimpulse (23; 24) entspricht.

20. Schaltungsanordnung (8) nach Anspruch 19, dadurch gekennzeichnet, daß sechs Aus gänge vorhanden sind, die die beiden Ausgangsimpulsfolgen (23; 24) und deren Invertie rung (23; 24) sowie den Referenzimpuls (25) und dessen Invertierung (25) bereitstellen.