DE10105857A1 - Cascadeable input output decoder for connection to a PC, etc. via serial, parallel or USB interface, has a modular design and onboard processor on first module to greatly speed input and output - Google Patents

Cascadeable input output decoder for connection to a PC, etc. via serial, parallel or USB interface, has a modular design and onboard processor on first module to greatly speed input and output

Info

Publication number
DE10105857A1
DE10105857A1 DE2001105857 DE10105857A DE10105857A1 DE 10105857 A1 DE10105857 A1 DE 10105857A1 DE 2001105857 DE2001105857 DE 2001105857 DE 10105857 A DE10105857 A DE 10105857A DE 10105857 A1 DE10105857 A1 DE 10105857A1
Authority
DE
Germany
Prior art keywords
module
output
parallel
processor
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2001105857
Other languages
German (de)
Inventor
Marten Saal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE2001105857 priority Critical patent/DE10105857A1/en
Publication of DE10105857A1 publication Critical patent/DE10105857A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00Parallel/series conversion or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Information Transfer Systems (AREA)

Abstract

Interface for decoding a serial signal and converting it to a parallel signal (output) and vice versa. The interface is comprised of a series of cascaded modules so that it can have any number of inputs and outputs. A first module can be connected to a computer via a USB, parallel or serial port. The first module and all subsequent modules have two shift registers providing 16 parallel outputs. Using transistors at each output 16 inputs can be obtained. The first module has a processor for controlling communication with a PC or other central processing device. The modules are plugged together or cascaded. Power supply is via the first module.

Description

Die Erfindung betrifft eine Schaltung entsprechend dem Oberbegriff des Anspruchs 1.The invention relates to a circuit according to the preamble of claim 1.

Damit verschiedene Geräte von einer "Zentrale" aus, z. B. einem PC, gesteuert werden können, benötigen sie ein Interface.So that different devices from a "center", for. B. a PC controlled you need an interface.

Es gibt unterschiedliche Verfahren, ein Signal von einer Steuereinheit, wie z. B. einem PC, an ein spezifisches Gerät zu senden.There are different methods of receiving a signal from a control unit, such as. B. a PC to send to a specific device.

  • 1. Es ist bekannt, dass man das parallele Port nutzen kann, um aus den 8 Bit- Leitungen parallele Signale auszugeben und so 8 Geräte oder Funktionen eines Gerätes steuern kann. Eine Schaltung, die 8 Ein- und Ausgänge zur Verfügung stellt, ist das "Parallelport-I/O-Interface" aus der Zeitschrift Elektor 04/2000 Seite 58.
    Mit der aufwendigeren Schaltung, dem "Centronics-I/O-Port" aus dem Buch "306 Schaltungen" Seite 458, ist es möglich bis zu 32 Ausgänge und 20 Eingänge zur Verfügung zu stellen.
    1. It is known that the parallel port can be used to output parallel signals from the 8 bit lines and thus control 8 devices or functions of one device. A circuit that provides 8 inputs and outputs is the "parallel port I / O interface" from the magazine Elektor 04/2000 page 58.
    With the more complex circuit, the "Centronics-I / O-Port" from the book "306 circuits" page 458, it is possible to provide up to 32 outputs and 20 inputs.
  • 2. Auch ein serielles Signal kann über ein Interface so umgewandelt werden, das mehrere Ein- und Ausgänge bereitgestellt werden. Für die serielle Schnittstelle des PCs gibt es zwei Schaltungen, "8-Kanal D/O für RS232" und "8-Kanal D/I für RS232", die 8 Ausgänge bzw. 8 Eingänge entsprechend umwandeln. (Elektor 07/2000 S. 64/70)2. A serial signal can also be converted via an interface in such a way that multiple inputs and outputs can be provided. For the serial interface The PC has two circuits, "8-channel D / O for RS232" and "8-channel D / I for RS232 ", which convert 8 outputs or 8 inputs accordingly. (Elektor 07/2000 p. 64/70)
  • 3. Man kann auch, wie bei der "Digitalen Mehrzugsteuerung" von Märklin, zu jedes Gerät einen Decoder einbauen, die dann an einer Signalleitung angeschlossen sind. Diese besitzen eine spezifische Adresse und warten auf Befehle, die an sie gerichtet sind und reagieren darauf. Damit können sehr viele Geräte und Funktionen gesteuert werden.3. You can also, as with the "Digital Multiple Train Control" from Märklin each device install a decoder, which is then connected to a signal line are connected. These have a specific address and are waiting Orders addressed to them and respond to them. So that can be very many devices and functions can be controlled.

Diese Schaltung haben jedoch gravierende Nachteile:
However, this circuit has serious disadvantages:

  • 1. Die Anzahl der Ausgänge und Eingänge, wenn überhaupt vorhanden, sind stark begrenzt und können nur mit großem und komplizierten Schaltungsaufwand erweitert werden. Auch ist die Anzahl der benötigten ICs recht hoch. Allein für das "Centronics-I/O-Port werden 11 Schaltkreise benötigt. Außerdem benötigen sie ein paralleles Port, welches beim PC meist schon vom Drucker belegt ist.1. The number of outputs and inputs, if any, are available severely limited and can only deal with large and complicated Circuit effort can be expanded. Also is the number of ICs needed Quite high. 11 circuits are used for the "Centronics I / O port alone needed. You also need a parallel port, which is usually the case with a PC is already occupied by the printer.
  • 2. Auch mit den seriellen Interfaces verhält es sich ähnlich in Beschränkung und Preis wie bei den parallelen Decodern.2. The same applies to the serial interfaces with restrictions and Price as for the parallel decoders.
  • 3. Wenn für jedes Gerät ein Decoder gebaut oder angeschaffen werden muss ist das sehr zeitaufwendig und kostspielig.3. If a decoder has to be built or purchased for each device that is very time consuming and costly.

Mein Interface soll parallele Ein- und Ausgänge mit geringem technischen und preislichen Aufwand bereitstellen. Dabei ist eine einfache Kommunikation mit der Steuereinheit (z. B. PC) über eine serielle Schnittstelle, die flexibel an das parallele und serielle Port angeschlossen werden kann, nötig. Die Anzahl der Anschlüsse für Geräte soll über eine Modulbauweise einfach erweiterbar sein.My interface should have parallel inputs and outputs with little technical and Provide price expenditure. Easy communication with the  Control unit (e.g. PC) via a serial interface that can be flexibly connected to the parallel one and serial port can be connected. The number of connections for Devices should be easily expandable via a modular design.

Mein Decoder ist ein Modul. Das erste Modul besitzt einen Prozessor welcher die Kommunikation mit der Zentrale übernimmt und an verschiedene Bedingungen anpasst. Ein Anschluss ist sowohl an den seriellen, parallelen und USB-Port möglich. Dieses Modul und alle weiteren Module besitzen jeweils zwei Schieberegister welche 16 Ausgänge zur Verfügung stellen. Die Ausgabe erfolgt parallel. Mit Hilfe von Transistoren an jedem Ausgang entstehen 16 Eingänge. Die Schieberegister werden vom Prozessor auf dem ersten Modul gesteuert, wodurch eine sehr schnelle Ein- und Ausgabe möglich ist. Bei Übernahme von neuen Daten, werden die Ausgänge erst verändert, wenn die Daten komplett eingelesen wurden.My decoder is a module. The first module has a processor which Communication with the headquarters takes over and on various conditions adapts. A connection is possible to the serial, parallel and USB port. This module and all other modules each have two shift registers Provide 16 outputs. The output takes place in parallel. With the help of Transistors at each output create 16 inputs. The shift registers will be controlled by the processor on the first module, which enables a very quick input and Output is possible. When new data is accepted, the outputs are not changed when the data has been read in completely.

Module können beliebig oft, z. B. über einen Stecker, nacheinander angeschlossen (kaskadiert) werden. Dadurch wird die Anzahl der Anschlüsse pro Modul um 16 erweitert. Der Prozessor erkennt automatisch, wie viele Module angeschlossen sind. Es ist auch möglich, ein Modul ohne Prozessor an den PC anzuschließen.Modules can be used as often as required, e.g. B. connected via a plug, one after the other (cascaded). This increases the number of connections per module by 16 extended. The processor automatically detects how many modules are connected. It is also possible to connect a module to the PC without a processor.

Zur Stromversorgung kann eine Gleich- oder Wechselspannung zwischen 5 und 20 Volt angeschlossen werden. Das erste Modul generiert daraus die benötigte Spannung für die ICs.A DC or AC voltage between 5 and 20 volts can be used for the power supply be connected. The first module generates the required one Voltage for the ICs.

Die Kosten sind durch die geringe Anzahl der Bauelemente und deren geringen Preisen sehr klein. Durch die Modulbauweise kann man die Schaltung leicht an die Bedürfnisse anpassen. Die Kosten verhalten sich linear.The costs are due to the small number of components and their small number Prices very small. Due to the modular design, the circuit can be easily connected to the Adapt needs. The costs are linear.

Weiterhin ist es möglich, andere Module an einen Decoder anzuschließen, welche größere Lasten schalten können oder spezielle Aufgaben übernehmen. (z. B. Relais- Modul) It is also possible to connect other modules to a decoder, which can switch larger loads or take on special tasks. (e.g. relay Module)  

Schaltungs- und Anschlussbeispiele sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben.Circuit and connection examples are shown in the drawings described in more detail below.

Es zeigenShow it

Abb. 1: Schaltung des 16-Bit Decodermoduls mit Prozessor Fig. 1: Circuit of the 16-bit decoder module with processor

Abb. 2: Schaltung eines weiteren Decodermoduls Fig. 2: Circuit of another decoder module

Als Schieberegister verwende ich das IC 4094 (IC1 und IC2). Dieser Schaltkreis ist ein 8-Bit Schieberegister mit zusätzlichem Speicherregister und drei Ausgangszuständen. Mit Hilfe des Speicherregisters können die Ausgänge solange in gleichen Zustand gehalten werden, bis die neuen Informationen komplett in das Schieberegister übertragen wurden. Erst dann werden die Daten vom Schieberegister ins Speicherregister kopiert (IC1/2 STR).I use the IC 4094 (IC1 and IC2) as a shift register. This circuit is an 8-bit shift register with additional memory register and three Output states. With the help of the memory register, the outputs can last as long kept in the same state until the new information is completely in the Shift registers have been transferred. Only then will the data from the Shift registers copied into the memory register (IC1 / 2 STR).

Auf einem Modul befinden sich zwei Schieberegister (IC1 und IC2), welche insgesamt 16 Ausgänge liefern.There are two shift registers (IC1 and IC2) on one module, which deliver a total of 16 outputs.

Vom Prozessor (Abb. 1 IC3) werden Daten seriell in das Schieberegister (IC1) geschoben. Dazu wird mit einem Taktimpuls (IC1/IC2 CLK) ein Bit an (IC1 D) übertragen und die Daten im Schieberegister um eins weiter geschoben. Das 8. Bit in IC1 welches auch am Kaskadierausgang QS* erscheint, wird an den Dateneingang (D) von IC2 weitergeleitet und dort eingeschoben.The processor ( Fig. 1 IC3) shifts data serially into the shift register (IC1). For this purpose, a bit is transferred to (IC1 D) with a clock pulse (IC1 / IC2 CLK) and the data in the shift register is shifted further. The 8th bit in IC1, which also appears at the cascading output QS *, is forwarded to the data input (D) of IC2 and inserted there.

Das Kaskadiersignal (QS*) von IC2 wird zum einen an die Steckerleiste angeschlossen und zum anderen an die Basis von T1. Ist kein weiteres Modul angeschlossen und so keine Verbindung zwischen Masse und Schalter, dann ist T2 geschlossen. Über T1 wird dadurch das Kaskadiersignal an den Prozessor weitergeleitet. Sollte der Kontakt zwischen Masse und Schalter geschlossen sein, da ein weiteres Decodermodul (Abb. 2) angeschlossen ist, dann ist T2 geschlossen. Es fließt kein Strom über T2 und daher auch nicht über T1. Dafür wird aber das Kaskadiersignal (Abb. 1 Reset) vom nächsten angeschlossenen Modul (Abb. 2) an den Prozessor geleitet.The cascading signal (QS *) from IC2 is connected on the one hand to the power strip and on the other hand to the base of T1. If no further module is connected and there is no connection between ground and switch, then T2 is closed. The cascading signal is thereby forwarded to the processor via T1. If the contact between ground and switch is closed because another decoder module ( Fig. 2) is connected, then T2 is closed. No current flows through T2 and therefore not through T1. However, the cascading signal ( Fig. 1 Reset) is sent from the next connected module ( Fig. 2) to the processor.

Auf weiteren Modulen befinden sich nur noch 2 Schieberegister (Abb. 2), die jeweils mit dem Takt- (CLK), Daten- (QS* → D) und dem Übernehmen-Signal (STR) verbunden sind.On further modules there are only 2 shift registers ( Fig. 2), each of which is connected to the clock (CLK), data (QS * → D) and the apply signal (STR).

So können beliebig viele Module (Abb. 2) angeschlossen werden und man erhält 32, 48, 64 oder mehr Ausgänge. Anhand eines bestimmten Bitmusters kann ermittelt werden, nach wie vielen Taktimpulsen dieses Muster wieder am Prozessor (Abb. 1 IC3 PB4) erscheint. Damit steht die Anzahl der Ausgänge, die zur Verfügung stehen, bereit.Any number of modules ( Fig. 2) can be connected and you get 32, 48, 64 or more outputs. A certain bit pattern can be used to determine after how many clock pulses this pattern appears again on the processor ( Fig. 1 IC3 PB4). The number of outputs that are available is now available.

Ein weiterer Vorteil dieses ICs 4094 ist, dass die Ausgänge aktiviert bzw. deaktiviert (tristate) werden können (IC1/2 OE). Somit können auch leicht kurze Impulse an den Ausgängen erzeugt werden.Another advantage of this IC 4094 is that the outputs are activated or deactivated (tristate) can be (IC1 / 2 OE). So short impulses can easily be sent to the Outputs are generated.

An jeden Datenausgang (Q1-Q8) eines Schieberegisters ist ein Transistor (T2-T10, T11-T18) mit seiner Basis verbunden. Der Kollektor wird mit den Kollektoren der anderen Transistoren an den Prozessor (Abb. 1 IC3 PB2) angeschlossen. Wird nun der Emitter eines Transistors auf Masse gelegt und der entsprechende Ausgang vom Schieberegister, mit dem der Transistor verbunden ist, aktiviert so wird auch die Eingangsleitung (Abb. 1 IC2 PB2) auf Masse gelegt. Damit erhält der Prozessor die Information über den Zustand des Eingangs. Auf diese Weise erhält man für jeden Ausgang auch einen Eingang.A transistor (T2-T10, T11-T18) is connected to its base at each data output (Q1-Q8) of a shift register. The collector is connected with the collectors of the other transistors to the processor ( Fig. 1 IC3 PB2). If the emitter of a transistor is now connected to ground and the corresponding output from the shift register to which the transistor is connected is activated, the input line ( Fig. 1 IC2 PB2) is also connected to ground. This gives the processor information about the state of the input. In this way you get an input for each output.

Claims (8)

1. Interface zur Decodierung eines seriellen Signals in parallele Signale (Ausgänge) und umgekehrt (Eingänge) (Abb. 2), dadurch gekennzeichnet, dass das Interface aus kaskadierbaren Modulen zusammengesetzt ist und dadurch beliebig viele Ein- und Ausgänge besitzen kann.1. Interface for decoding a serial signal into parallel signals (outputs) and vice versa (inputs) ( Fig. 2), characterized in that the interface is composed of cascadable modules and can therefore have any number of inputs and outputs. 2. Interface nach Anspruch 1 dadurch gekennzeichnet, dass die Decodierung durch Schieberegister (IC1 und IC2) erfolgt.2. Interface according to claim 1, characterized in that the decoding by shift registers (IC1 and IC2). 3. Interface nach Anspruch 1 und 2 dadurch gekennzeichnet, dass die Steuerung des Interfaces mit einem Prozessor (Abb. 1 IC3) erfolgt und dieser die Kommunikation nach außen übernimmt.3. Interface according to claim 1 and 2, characterized in that the control of the interface with a processor ( Fig. 1 IC3) and this takes over the communication to the outside. 4. Interface nach Anspruch 3 dadurch gekennzeichnet, dass der Prozessor (Abb. 1 IC3) Programmspeicher, SRAM und ROM bereits enthält.4. Interface according to claim 3, characterized in that the processor ( Fig. 1 IC3) program memory, SRAM and ROM already contains. 5. Interface nach Anspruch 1-3 dadurch gekennzeichnet, dass der Prozessor (Abb. 1 IC3) an einen beliebigen Port angeschlossen werden kann (LPT, COM, USB)5. Interface according to claims 1-3, characterized in that the processor ( Fig. 1 IC3) can be connected to any port (LPT, COM, USB) 6. Interface nach Anspruch 4-5 dadurch gekennzeichnet, dass die Kommunikation und Steuerung mit Hilfe der Software im Prozessor (Abb. 1 IC3) erfolgt.6. Interface according to claim 4-5, characterized in that the communication and control using the software in the processor ( Fig. 1 IC3). 7. Interface nach Anspruch 1-7 dadurch gekennzeichnet, dass die Ein- und Ausgabeanschlüsse der Module und deren Anzahl durch den Prozessor zur Verfügung gestellt werden.7. Interface according to claims 1-7, characterized in that the input and Output connections of the modules and their number by the processor to provide. 8. Interface nach Anspruch 1-8 dadurch gekennzeichnet, dass an einem Decoder-Modul auch andere Module für verschiedene Aufgaben angeschlossen werden können.8. Interface according to claims 1-8, characterized in that on one Decoder module also other modules for different tasks can be connected.
DE2001105857 2001-02-08 2001-02-08 Cascadeable input output decoder for connection to a PC, etc. via serial, parallel or USB interface, has a modular design and onboard processor on first module to greatly speed input and output Withdrawn DE10105857A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001105857 DE10105857A1 (en) 2001-02-08 2001-02-08 Cascadeable input output decoder for connection to a PC, etc. via serial, parallel or USB interface, has a modular design and onboard processor on first module to greatly speed input and output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001105857 DE10105857A1 (en) 2001-02-08 2001-02-08 Cascadeable input output decoder for connection to a PC, etc. via serial, parallel or USB interface, has a modular design and onboard processor on first module to greatly speed input and output

Publications (1)

Publication Number Publication Date
DE10105857A1 true DE10105857A1 (en) 2002-08-14

Family

ID=7673375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001105857 Withdrawn DE10105857A1 (en) 2001-02-08 2001-02-08 Cascadeable input output decoder for connection to a PC, etc. via serial, parallel or USB interface, has a modular design and onboard processor on first module to greatly speed input and output

Country Status (1)

Country Link
DE (1) DE10105857A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1832983A1 (en) * 2006-03-10 2007-09-12 Siemens Aktiengesellschaft Österreich Switching assembly for achieving synchronous time signals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532557A (en) * 1983-04-08 1985-07-30 Ampex Corporation Synchronous programmable parallel-to-serial data converter and a programmable longitudinal time code generator utilizing the converter
DE3545293A1 (en) * 1985-12-20 1987-07-02 Telefunken Electronic Gmbh CIRCUIT ARRANGEMENT FOR SERIAL DATA TRANSFER
DE3829748A1 (en) * 1987-09-01 1989-03-09 Murata Manufacturing Co MODEM SYSTEM
DE4422056A1 (en) * 1993-06-23 1995-01-12 Sankyo Seiki Seisakusho Kk Method for the transmission of multiple serial signals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532557A (en) * 1983-04-08 1985-07-30 Ampex Corporation Synchronous programmable parallel-to-serial data converter and a programmable longitudinal time code generator utilizing the converter
DE3545293A1 (en) * 1985-12-20 1987-07-02 Telefunken Electronic Gmbh CIRCUIT ARRANGEMENT FOR SERIAL DATA TRANSFER
DE3829748A1 (en) * 1987-09-01 1989-03-09 Murata Manufacturing Co MODEM SYSTEM
DE4422056A1 (en) * 1993-06-23 1995-01-12 Sankyo Seiki Seisakusho Kk Method for the transmission of multiple serial signals

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Parallel-Seriell-Parallel-Wandler. In:Elektor, 2/94, S.16-21 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1832983A1 (en) * 2006-03-10 2007-09-12 Siemens Aktiengesellschaft Österreich Switching assembly for achieving synchronous time signals

Similar Documents

Publication Publication Date Title
DE1499722C2 (en) Device for modifying information words
DE3318829C2 (en) Output stage of an interface in a bus system
DE3854778T2 (en) Exchange system between logical modules
DE2735258A1 (en) MULTIPROCESSOR SYSTEM WITH A PROGRAMMABLE MACHINE FUNCTION CONTROLLER
DE19738726B4 (en) Data output related circuit for semiconductor memory device suitable for high-speed operation
DE3587944T2 (en) Configurable logical matrix.
DE2131443A1 (en) Storage system with variable structure
DE3125722A1 (en) CONTROL SYSTEM, ESPECIALLY FOR AUTOMATIC PRODUCTION PLANTS
EP0069829A2 (en) Bus system
DE10105857A1 (en) Cascadeable input output decoder for connection to a PC, etc. via serial, parallel or USB interface, has a modular design and onboard processor on first module to greatly speed input and output
DE1462688A1 (en) Device for addressing receiving stations
DE19522335A1 (en) Setting input and output base addresses for jump free configurations
DE602004005820T2 (en) PROCESSOR ARRAY
DE1234054B (en) Byte converter
DE19617172C2 (en) Integrated circuit arrangement for reducing the current consumption
DE2758012C3 (en) Circuit arrangement for generating a binary-coded pulse train
DE3789943T2 (en) Data input selection.
DE10330037B3 (en) Adapter card for operation of data processor memory module in different test modes via memory device of adapter card holding test mode data and data bus selectively coupled to memory module interface
DE69428645T2 (en) Data bus control with level adjustment circuit
DE4232519A1 (en) Computer bus controlled valve control
DE69525858T2 (en) SYNCHRONIZATION GENERATION BETWEEN A MICROPROCESSOR AND ITS PERIPHERAL DEVICE
EP3972205A1 (en) Processing of process data
EP0202684A2 (en) Method for selectively driving electrical circuits and circuit for performing the method
DE19622132A1 (en) PC-controlled model railway
DE2800483B2 (en) Circuit arrangement for controlling microprocessor peripherals

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee