DE10104742A1 - Trench structure used for integrated semiconductor memory device has insulating region with small dielectric constant compared with silicon dioxide - Google Patents
Trench structure used for integrated semiconductor memory device has insulating region with small dielectric constant compared with silicon dioxideInfo
- Publication number
- DE10104742A1 DE10104742A1 DE2001104742 DE10104742A DE10104742A1 DE 10104742 A1 DE10104742 A1 DE 10104742A1 DE 2001104742 DE2001104742 DE 2001104742 DE 10104742 A DE10104742 A DE 10104742A DE 10104742 A1 DE10104742 A1 DE 10104742A1
- Authority
- DE
- Germany
- Prior art keywords
- trench
- region
- area
- trench structure
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 36
- 239000000377 silicon dioxide Substances 0.000 title claims abstract description 14
- 235000012239 silicon dioxide Nutrition 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 238000009413 insulation Methods 0.000 claims description 43
- 230000003071 parasitic effect Effects 0.000 claims description 39
- 239000004020 conductor Substances 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000012229 microporous material Substances 0.000 claims description 3
- 239000000543 intermediate Substances 0.000 claims 8
- 238000000034 method Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 230000010354 integration Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 238000012549 training Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 239000003792 electrolyte Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 235000012905 Brassica oleracea var viridis Nutrition 0.000 description 1
- 244000064816 Brassica oleracea var. acephala Species 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 244000208734 Pisonia aculeata Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000006056 electrooxidation reaction Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 101150077478 kra gene Proteins 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
Die Erfindung betrifft eine Grabenstruktur für eine Halblei terschaltungsanordnung gemäß den Oberbegriffen der Ansprüche 1 und 3 sowie die Verwendung eines Materialbereichs mit niedri ger Dielektrizitätskonstante, insbesondere von mikroporösem Silizium, in einer solchen Grabenstruktur.The invention relates to a trench structure for a half lead Circuit arrangement according to the preambles of claims 1 and 3 and the use of a material range with low ger dielectric constant, especially of microporous Silicon, in such a trench structure.
Bei der Ausbildung von integrierten Halbleiterschaltungsanord nungen, insbesondere von Halbleiterspeichereinrichtungen oder dergleichen, werden die notwendigen Schaltungselemente und Leitungseinrichtungen als unterschiedliche Materialbereiche und/oder -schichten in einem Halbleitersubstrat oder derglei chen ausgebildet.In the formation of semiconductor integrated circuit arrangement tions, in particular of semiconductor memory devices or the like, the necessary circuit elements and Line equipment as different material areas and / or layers in a semiconductor substrate or the like Chen trained.
Dabei entstehen aufgrund der Anordnung und/oder des Layouts der verschiedenen Materialbereiche neben den gewünschten und bezweckten Schaltungselementen und Leitungseinrichtungen auch solche, deren Ausbildung nicht beabsichtigt ist. Diese zusätz lichen Schaltungselemente oder Leitungseinrichtungen werden auch als parasitäre Schaltungselemente oder Leitungseinrich tungen bezeichnet. Diese parasitären Elemente können im Hin blick auf ihre Wirkungen sich dem gewünschten und bezweckten Betrieb einer Halbleiterschaltungsanordnung überlagern und diese unter Umständen stören.This results from the arrangement and / or the layout of the various material areas in addition to the desired and intended circuit elements and line devices too those whose training is not intended. This additional union circuit elements or line devices also as parasitic circuit elements or line devices designated. These parasitic elements can in the Hin look at their effects the desired and intended Operation of a semiconductor circuit arrangement and superimpose may interfere with them.
Es ist deshalb notwendig, die parasitären Schaltungselemente oder Leitungseinrichtungen, gegebenenfalls für einen breiten Bereich der möglichen Betriebsarten der Halbleiterschaltungs anordnung, in einen definierten und gegebenenfalls möglichst wenig den bezweckten Funktionsablauf störenden Zustand zu hal ten. It is therefore necessary to use the parasitic circuit elements or management equipment, if necessary for a wide range Range of possible operating modes of the semiconductor circuit arrangement, in a defined and if possible possible little to halve the intended functional sequence th.
So ist es insbesondere bei parasitär ausgebildeten Transi storeinrichtungen, insbesondere bei parasitären MOSFETs oder dergleichen, üblich, Isolationsbereiche im parasitär ausgebil deten Gatebereich vorzusehen, so dass durch diese Isolations bereiche mit ihren dielektrischen Eigenschaften verhindert wird, dass der parasitär ausgebildete Transistor beim Potenzi alwechsel in der Nachbarschaft des parasitären Gatebereichs seinen Schaltzustand wechselt. Es ist insbesondere vorgesehen, dass die parasitär ausgebildeten Transistoreinrichtungen bei sämtlichen Betriebsarten der Halbleiterschaltungsanordnung im Wesentlichen im nicht durchgeschalteten, also isolierenden Zu stand vorliegen.This is particularly the case with parasitic transi Interference devices, in particular in the case of parasitic MOSFETs or The same, usual, isolation areas in the parasitic training Deten gate area to be provided, so that by this insulation areas with their dielectric properties prevented is that the parasitic transistor at the potentiometer alchange in the vicinity of the parasitic gate area its switching state changes. In particular, that the parasitic transistor devices all modes of operation of the semiconductor circuit arrangement in Essentially in the non-switched through, i.e. isolating CL status available.
Dazu müssen die vorgesehenen Isolationsbereiche in Bezug auf ihre jeweilige Dielektrizitätskonstante eine bestimmte Min deststärke aufweisen, so dass die in der Nachbarschaft statt findenden Potenzialänderungen und Feldänderungen nicht zu ei nem Durchschalten der parasitären Transistoreinrichtungen füh ren.To do this, the isolation areas provided must be in relation to their respective dielectric constant a certain min have least strength, so that takes place in the neighborhood potential changes and field changes not to be found nem switching of the parasitic transistor devices ren.
Problematisch beim Ausbilden der entsprechenden Isolationsbe reiche ist, dass bei Halbleiterschaltungsanordnungen die be zweckten Schaltungselemente häufig in Bereichen von Graben strukturen im Halbleitersubstrat ausgebildet werden, insbeson dere in den Wandbereichen oder Randbereichen dieser Graben strukturen. Entsprechend entwickeln sich unter Umständen auch die parasitären Schaltungselemente oder Leitungseinrichtungen in den nämlichen Randbereichen oder Wandbereichen der Graben strukturen. Es ist daher häufig notwendig, die entsprechenden Isolationsbereiche zum Unterdrücken der parasitären Schal tungsfunktionen in oder auf die Rand- oder Wandbereiche der Grabenstrukturen einzubringen bzw. aufzusetzen. Dadurch wird aber der freie Durchmesser der Grabenstrukturen und insbeson dere der Gräben vermindert. Problematic when forming the appropriate Isolationsbe it is rich that in semiconductor circuit arrangements the be often used circuit elements in areas of trenches structures are formed in the semiconductor substrate, in particular in the wall areas or edge areas of these trenches structures. Under certain circumstances also develop accordingly the parasitic circuit elements or line devices in the same edge areas or wall areas of the trench structures. It is therefore often necessary to have the appropriate Isolation areas to suppress the parasitic scarf tion functions in or on the edge or wall areas of the Trench structures to bring or set up. This will but the free diameter of the trench structures and in particular that of the trenches diminished.
Aufgrund der Notwendigkeit der einzuhaltenden Mindeststärke der Isolationsbereiche führt dies aber beim Steigern der Inte grationsdichte zu Einschnürungen und/oder Abschnürungen der Gräben, wobei sich nachteilhafte Effekte im Hinblick auf die Schaltzeiten aufgrund der mit der Einschnürung verbundenen Steigerung der Zugriffswiderstände oder Reihenwiderstände ein stellen, sofern die Gräben mit leitfähigen Materialien zur Ausbildung entsprechender Elektrodeneinrichtungen oder Lei tungseinrichtungen verwendet werden.Due to the need for the minimum thickness to be observed of the isolation areas, however, this leads to an increase in the inte density of constriction and / or constriction of the Trenches, with adverse effects in terms of Switching times due to the constriction associated with Increase in access resistance or series resistance provide, if the trenches with conductive materials Training appropriate electrode devices or Lei tion facilities are used.
Der Erfindung liegt die Aufgabe zugrunde, eine Grabenstruktur für eine Halbleiterschaltungsanordnung zu schaffen, bei wel cher ohne Schaltzeitverluste und Impedanzerhöhungen parasitär ausgebildete Schaltungseinrichtungen, insbesondere Transi storeinrichtungen, zuverlässig im ausgeschalteten Modus gehal ten werden können.The invention has for its object a trench structure to create for a semiconductor circuit arrangement in which without parasitic switching time losses and impedance increases trained circuit devices, in particular transis Stor facilities, reliably in the off mode can be.
Die Aufgabe wird bei einer gattungsgemäßen Grabenstruktur für eine Halbleiterschaltungsanordnung erfindungsgemäß zum Einen durch die kennzeichnenden Merkmale des Anspruchs 1 und zum An deren durch die kennzeichnenden Merkmale des Anspruchs 3 ge löst. Andererseits wird die Aufgabe auf durch die erfindungs gemäße Verwendung eines Materialbereichs mit niedriger Dielek trizitätskonstante in einer entsprechenden Grabenstruktur nach Anspruch 24 gelöst. Vorteilhafte Weiterbildungen der erfin dungsgemäßen Grabenstruktur sind jeweils Gegenstand der abhän gigen Unteransprüche.The task is for a generic trench structure for a semiconductor circuit arrangement according to the invention on the one hand by the characterizing features of claim 1 and to whose ge by the characterizing features of claim 3 solves. On the other hand, the task on by the fiction appropriate use of a material area with a low thickness tricity constant in a corresponding trench structure Claim 24 solved. Advantageous further developments of the inventions Trench structure according to the invention are the subject of each current subclaims.
Bei der gattungsgemäßen Grabenstruktur für eine Halbleiter schaltungsanordnung, insbesondere für eine integrierte Halb leiterspeichereinrichtung, vorzugsweise einem DRAM-Element, oder dergleichen, ist mindestens ein Graben vorgesehen, wel cher im Wesentlichen in einem Halbleitersubstrat der Halblei terschaltungsanordnung ausgebildet ist und welcher mit einem im Betrieb der Halbleiterschaltungsanordnung mit einem elek trischen Potenzial beaufschlagbaren, elektrisch leitfähigen Material zumindest zum Teil zusammenhängend gefüllt ist. Des Weiteren weist die gattungsgemäße Grabenstruktur mindestens einen ersten und einen zweiten Wandbereich auf, welche im Halbleitersubstrat ausgebildet sind und welche sich im Wesent lichen, den Graben, insbesondere seitlich, mit Wänden begren zend, gegenüberstehen. Dabei weist mindestens einer der Wand bereiche zumindest zum Teil ein erstes zusammenhängendes Leit fähigkeitsgebiet eines ersten Leitungstyps auf, in welchem zu mindest zum Teil mindestens zwei zweite Leitfähigkeitsgebiete eines zweiten Leitungstyps, durch einen Zwischenbereich des ersten Leitfähigkeitsgebiets räumlich getrennt, ausgebildet sind. Bei der gattungsgemäßen Grabenstruktur ist durch die An ordnung der ersten und zweiten Leitfähigkeitsgebiete und des elektrisch leitfähigen Materials des Grabens im Wesentlichen eine Transistoreinrichtung, insbesondere ein MOSFET, oder der gleichen, parasitär ausgebildet, insbesondere mit den zweiten Leitfähigkeitsgebieten als Source- und/oder Drainbereiche und mit dem Zwischenbereich als Gatebereich. Es ist gattungsgemäß ein Isolationsbereich vorgesehen, durch welchen im Betrieb ein Durchschalten der parasitären Transistoreinrichtung, also eine elektrische Leitung zwischen den zweiten Leitfähigkeitsgebie ten über den Zwischenbereich hinweg, im Wesentlichen permanent und/oder im Wesentlichen unabhängig von einem am elektrisch leitfähigen Material des Grabens anliegenden elektrischen Po tenzials, verhinderbar oder unterdrückbar ist.In the generic trench structure for a semiconductor circuit arrangement, especially for an integrated half conductor memory device, preferably a DRAM element, or the like, at least one trench is provided, which essentially in a semiconductor substrate of the semi-lead Circuit arrangement is formed and which with a in operation of the semiconductor circuit arrangement with an elek electrical potential Material is filled at least partially coherently. Of Furthermore, the generic trench structure has at least a first and a second wall area, which in the Semiconductor substrate are formed and which are essentially lichen, wall the trench, especially on the side zend, to face. At least one faces the wall areas at least partially a first coherent guide capability area of a first line type in which to at least partly at least two second conductivity areas a second conduction type, through an intermediate area of the first conductivity area spatially separated, trained are. In the generic trench structure is by the An order of the first and second conductivity areas and the trench electrically conductive material essentially a transistor device, in particular a MOSFET, or the Same, parasitic, especially with the second Conductivity areas as source and / or drain areas and with the intermediate area as the gate area. It is generic an isolation area is provided, through which a Switching through the parasitic transistor device, that is electrical conduction between the second conductivity areas across the intermediate area, essentially permanently and / or essentially independently of one at the electrical conductive material of the trench adjacent electrical Po potentials, can be prevented or suppressed.
Gemäß der ersten erfindungsgemäßen Lösung, die einen Haupta spekt der vorliegenden Erfindung darstellt, ist es vorgesehen, dass der Isolationsbereich eine im Wesentlichen kleine Dielek trizitätskonstante aufweist, insbesondere im Vergleich zu Si liziumdioxid (SiO2) oder dergleichen, und dass dadurch der vom Isolationsbereich im Bereich des Grabens eingenommene Raum re duziert ist.According to the first solution according to the invention, which represents a main aspect of the present invention, it is provided that the insulation region has a substantially small dielectric constant, in particular in comparison to silicon dioxide (SiO 2 ) or the like, and that thereby the insulation region in Area of the trench occupied space is reduced.
Es ist somit eine erste grundlegende Idee und einer der Hauptaspekte der vorliegenden Erfindung, den Isolationsbereich mit einer derart kleinen Dielektrizitätskonstante auszubilden, dass im Zusammenwirken mit einer vergleichsweise reduzierten Stärke oder geometrischen Ausdehnung, zwar die parasitäre Transistoreinrichtung im abgeschalteten Zustand gehalten wer den kann, sich aber dennoch ein verminderter Platzbedarf für den Isolationsbereich im Graben ergibt.It is therefore a first basic idea and one of the Main aspects of the present invention, the isolation area with such a low dielectric constant, that in cooperation with a comparatively reduced Strength or geometric extent, the parasitic Transistor device kept in the off state that can, but still a reduced space requirement for the isolation area in the trench.
Dabei liegt eine Kernidee der vorliegenden Erfindung insbeson dere darin, als entsprechendes Material für den jeweiligen Isolationsbereich gerade zumindest zum Teil mikroporöses Sili zium (MIPSIO) einzusetzen.A key idea of the present invention is in particular in that, as appropriate material for the respective Isolation area just at least partially microporous sili zium (MIPSIO).
Bei der anderen erfindungsgemäßen Lösung der Aufgabe ist es vorgesehen, dass der Isolationsbereich zumindest zum Teil im jeweiligen Randbereich integriert ausgebildet ist und dass da durch der vom Isolationsbereich im Bereich des Grabens einge nommene Raum reduziert ist.In the other solution of the task according to the invention, it is provided that the isolation area at least partially in the each edge area is integrated and that there through the from the isolation area in the area of the trench space is reduced.
Eine zweite Kernidee der Erfindung besteht also darin, den vom Isolationsbereich beanspruchten Raum im Bereich des Grabens dadurch zu reduzieren, dass der Isolationsbereich zumindest zum Teil im Wandbereich des Grabens integriert wird. Dadurch wird es möglich, dass der Durchmesser der leitfähigen Füllung des Grabens nicht so stark reduziert oder eingeschnürt wird, dass der Ohmsche Widerstand der leitfähigen Füllung im Graben als Zugriffswiderstand nicht zu einer merklichen Erhöhung der Zugriffszeit oder Schaltzeit der Halbleiterschaltungsanordnung in diesem Bereich führt.A second core idea of the invention is therefore that of Isolation area occupied space in the area of the trench by reducing the isolation area at least is partially integrated in the wall area of the trench. Thereby it becomes possible that the diameter of the conductive filling of the trench is not reduced or constricted as much, that the ohmic resistance of the conductive filling in the trench as an access resistance not to a noticeable increase in Access time or switching time of the semiconductor circuit arrangement leads in this area.
Die beiden erfindungsgemäßen Grundaspekte sind also hauptsäch lich die Verwendung eines Materials mit kleiner Dielektrizi tätskonstante für den Isolationsbereich, insbesondere von mi kroporösem Silizium (MIPSIO), so dass Schichtdicke eingespart werden kann, und/oder daneben das Verlagern des Materials des Isolationsbereichs in den Wandbereich der Grabenstruktur hin ein. The two basic aspects according to the invention are therefore main Lich the use of a material with a small dielectric constant for the insulation area, especially of mi Croporous silicon (MIPSIO), so that layer thickness is saved and / or besides the relocation of the material of the Isolation area in the wall area of the trench structure on.
Besonders vorteilhaft sind diejenigen Ausgestaltungsformen, bei welchen beide Aspekte - also die Verwendung einer niedri gen Dielektrizitätskonstante und das gleichzeitige Verlagern des Isolationsbereichs vom Bereich des Grabens in den Wandbe reich hinein - zusammen ausgebildet werden.Those embodiments are particularly advantageous, in which both aspects - i.e. the use of a low dielectric constant and simultaneous shifting the isolation area from the area of the trench to the wall rich in - be trained together.
Die ersten und zweiten Leitfähigkeitsgebiete haben in der Re gel unterschiedliche Leitungstypen. So ist es zum einen vorge sehen, dass das erste Leitfähigkeitsgebiet als p-dotierter Halbleiter- oder Siliziumbereich ausgebildet ist. Andererseits können die zweiten Leitfähigkeitsgebiete als n-dotierte Halb leiter- oder Siliziumbereiche oder dergleichen ausgebildet sein. Grundsätzlich können die entsprechenden Leitungstypen oder Dotierungen in Bezug auf die ersten und zweiten Leitfä higkeitsgebiete vertauscht werden.The first and second conductivity areas in the Re different cable types. On the one hand, it is featured see that the first conductivity area as p-doped Semiconductor or silicon area is formed. on the other hand can the second conductivity areas as n-doped half formed conductor or silicon areas or the like his. Basically, the corresponding line types or doping with respect to the first and second guidelines Skill areas are exchanged.
Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Grabenstruktur erstrecken sich die zweiten Leitfähigkeitsge biete und der Zwischenbereich jeweils im Wesentlichen entlang der jeweiligen Wand, im Wesentlichen in deren räumlicher Nähe und/oder als Teil der jeweiligen Wand. Diese Maßnahmen und Ei genschaften können jeweils alternativ oder in Kombination vor liegen, um bestimmte Strukturen oder Schaltungselemente der Halbleiterschaltungsanordnung in geeigneter Weise auszubilden.In a preferred embodiment of the invention Trench structure extend the second conductivity ge offer and the intermediate area essentially along the respective wall, essentially in its spatial proximity and / or as part of the respective wall. These measures and egg Properties can alternatively or in combination lie to certain structures or circuit elements of the Form semiconductor circuitry in a suitable manner.
Dabei ist es insbesondere vorgesehen, dass der Isolationsbe reich jeweils in im Wesentlichen räumlicher Nähe oder Nachbar schaft zum jeweiligen Zwischenbereich ausgebildet ist. Dadurch wird gerade erreicht, dass der als parasitärer Gatebereich wirkende Zwischenbereich des ersten Leitfähigkeitsgebiets durch ein appliziertes elektrisches Feld oder durch eine elek trische Potenzialdifferenz höchstens in einem Maß beeinflusst wird, dass ein Durchschalten der parasitär ausgebildeten Tran sistoreinrichtung dadurch eben noch nicht oder nicht mehr be wirkt werden kann. Der Isolationsbereich dient quasi als räumliche Beabstandung und Barriere des in dem Graben eingefüllten leitfähigen Materials gegenüber dem Isolationsbereich und so mit zur Abschwächung des möglichen Einflusses.It is particularly provided that the Isolationsbe rich in essentially spatial proximity or neighbor shaft is formed for the respective intermediate area. Thereby is just achieved that as a parasitic gate area acting intermediate area of the first conductivity area by an applied electrical field or by an elec trical potential difference influenced by at most to one extent is that switching the parasitic Tran sistoreinrichtung just not or no longer be can be worked. The isolation area serves as a spatial one Spacing and barrier of what is filled in the trench conductive material towards the insulation area and so mitigating the possible influence.
Es wird dabei insbesondere erreicht, dass die Einsetzspannung oder das Einsetzpotential des ausgebildeten parasitären Schal tungselements oder Devices, insbesondere deutlich, oberhalb der applizierten zumindest lokalen Betriebsspannung liegt.It is achieved in particular that the threshold voltage or the onset potential of the parasitic scarf formed tion element or devices, in particular clearly, above the applied at least local operating voltage is.
Dabei ist es besonders vorteilhaft, wenn der Isolationsbereich jeweils im Bereich der jeweiligen Wand ausgebildet ist, insbe sondere auf dieser und/oder als Teil davon. Es ergeben sich daraus besonders einfache geometrische Verhältnisse, insbeson dere auch im Hinblick auf einen vereinfachten Produktionspro zess. Die Integration in der Wand oder als Teil davon wirkt weiter der Verengung des Grabens der Grabenstruktur entgegen und ist daher von besonderem Vorteil.It is particularly advantageous if the insulation area is formed in the area of the respective wall, in particular special on this and / or as part of it. Surrender from this particularly simple geometric relationships, in particular also with a view to a simplified production pro process. The integration in the wall or as part of it works further towards narrowing the trench of the trench structure and is therefore of particular advantage.
Weiterhin vorteilhaft ist, dass gemäß einer weiteren bevorzug ten Ausführungsform der erfindungsgemäßen Grabenstruktur ein Isolationselement vorgesehen ist, durch welches das elektrisch leitende Material des Grabens im Betrieb der Halbleiterschal tungsanordnung von mindestens einem der zweiten Leitfähig keitsgebiete, insbesondere einem ersten unteren davon, elek trisch isolierbar ist. Dadurch wird sichergestellt, dass die benachbart ausgebildete und räumlich voneinander getrennten zweiten Leitfähigkeitsgebiete durch die Füllung des Grabens mit leitfähigem Material nicht elektrisch kurzgeschlossen wer den.It is also advantageous that according to another preferred th embodiment of the trench structure according to the invention Insulation element is provided, through which the electrical conductive material of the trench in the operation of the semiconductor scarf arrangement of at least one of the second conductive areas, especially a first lower one, elec is trically isolable. This ensures that the neighboring trained and spatially separated second conductivity areas by filling the trench not electrically short-circuited with conductive material the.
Besonders einfache Verhältnisse ergeben sich dabei, wenn gemäß einer anderen bevorzugten Ausführungsform das Isolations element jeweils in im Wesentlichen räumlicher Nachbarschaft oder Nähe zum jeweiligen zweiten Leitfähigkeitsgebiet ausge bildet ist, insbesondere im Bereich der jeweiligen Wand, auf dieser und/oder als Teil davon. Particularly simple relationships result when according to another preferred embodiment, the insulation element in essentially spatial proximity or proximity to the respective second conductivity area forms, especially in the area of the respective wall this and / or as part of it.
Welches der beiden zweiten Leitfähigkeitsgebiete dabei mögli cherweise mit der leitfähigen Füllung des Grabens verbunden ist und welches davon durch das Isolationselement elektrisch getrennt ausgebildet ist, ist von der jeweiligen Anwendung und lokalen Ausgestaltung der Halbleiterschaltungsanordnung abhän gig und spielt für den Kern des Erfindungsgedankens hier zu nächst keine wesentliche Rolle.Which of the two second conductivity areas is possible usually connected to the conductive filling of the trench and which of them is electrical due to the insulation element is designed separately from the respective application and depend local configuration of the semiconductor circuit arrangement gig and plays for the core of the inventive idea here next no essential role.
Zur Schaffung eines besonders geeigneten Isolationsbereichs ist es nur notwendig, dass das den Isolationsbereich bildende Material und sein Aufbau in physikalischer und chemischer Hin sicht mit der jeweiligen Halbleitersubstratumgebung kompatibel ist und erfindungsgemäß gegebenenfalls eine in Relation zu herkömmlichen Verhältnissen kleine Dielektrizitätskonstante aufweist.To create a particularly suitable insulation area it is only necessary that the insulation area Material and its structure in physical and chemical hints compatible with the respective semiconductor substrate environment is and according to the invention optionally one in relation to conventional ratios, small dielectric constant having.
Dies kann in vorteilhafter Weise insbesondere dadurch erreicht werden, dass der Isolationsbereich ein im Wesentlichen mikro poröses Material oder dergleichen aufweist oder daraus gebil det ist. Dabei ist insbesondere mikroporöses Siliziumoxid (SiO2) oder dergleichen vorgesehen, welches vorzugsweise im Rahmen eines elektrochemischen Umwandlungsprozesses abgeschie denen Siliziumdioxids in einer wässrigen Flusssäureumgebung (HF) erzeugt wird.This can be achieved in an advantageous manner in particular in that the insulation region has an essentially micro-porous material or the like or is formed therefrom. In particular, microporous silicon oxide (SiO 2 ) or the like is provided, which is preferably produced as part of an electrochemical conversion process which produces silicon dioxide in an aqueous hydrofluoric acid (HF) environment.
Gerade die Struktur von mikroporösen Medien eignet sich zur Ausbildung der Isolationsbereiche, weil sie im Vergleich zum Bulkmaterial eine vergleichsweise ausreichende mechanische Stabilität bei sehr viel geringerer Dichte und stark herabge setzter effektiver Dielektrizitätskonstante aufweisen.The structure of microporous media is particularly suitable for Training the isolation areas because they are compared to the Bulk material is a comparatively adequate mechanical Stability at a much lower density and greatly reduced have set effective dielectric constant.
Es ist ferner von Vorteil, dass der Isolationsbereich jeweils eine Art Hohlraumstruktur aufweist oder bildet. Diese Hohl raumstruktur kann - wie bei der Ausführungsform mit mikroporösen Medien - die eines Schwammes oder dergleichen sein, oder auch tatsächlich die eines Hohlraumes im engeren Sinne.It is also advantageous that the insulation area in each case has or forms a kind of cavity structure. This hollow spatial structure can - as in the embodiment with microporous Media - be a sponge or the like, or actually that of a cavity in the narrower sense.
Dabei ist es von besonderem Vorteil, dass die Hohlraumstruktur ein Gas, vorzugsweise von niedriger Dielektrizitätskonstante, enthält. Das Gas kann in vorteilhafter Weise zum Beispiel Luft sein.It is particularly advantageous that the cavity structure a gas, preferably of low dielectric constant, contains. The gas can advantageously be air, for example his.
Andererseits kann auf ein Füllmedium der Hohlraumstruktur gänzlich verzichtet werden, indem die Hohlraumstruktur zum Beispiel zumindest zum Teil im Wesentlichen evakuiert ausge bildet ist.On the other hand, a filling medium of the cavity structure be completely dispensed with by the cavity structure for Example at least partially evacuated forms is.
Gemäß einer anderen bevorzugten Ausführungsform ist das elek trisch leitende Material des Grabens zumindest im Betrieb mit mindestens einem der zweiten Leitfähigkeitsgebiete elektrisch verbunden ausgebildet, insbesondere mit dem zweiten, oberen davon.According to another preferred embodiment, the elec tric conductive material of the trench at least in operation electrically at least one of the second conductivity areas formed connected, in particular with the second, upper from that.
Die elektrische Kontaktierung des elektrisch leitenden Materi als des Grabens ist, wie oben bereits erwähnt wurde, in star kem Maße von den lokalen Gegebenheiten der Halbleiterschal tungsanordnung abhängig. In vorteilhafter Weise wird das elek trisch leitende Material des Grabens im Betrieb als Elektro deneinrichtung, als Leitungseinrichtung und/oder dergleichen vorgesehen sein.The electrical contacting of the electrically conductive material as the trench, as already mentioned above, is in star kem measure of the local conditions of the semiconductor scarf arrangement dependent. Advantageously, the elek tric conductive material of the trench when operating as an electric deneinrichtung, as a line device and / or the like be provided.
Die ursprüngliche Motivation der Erfindungsgedanken beruht auf der Erkenntnis, dass Deep-Trench-Kondensatoren bei DRAM- Speichereinrichtungen aufgrund der bei diesen Einrichtungen notwendigen Isolationsbereiche, die dort auch als Collar oder Oxidkragen bezeichnet werden, zum Beibehalten des ausgeschal teten Modus parasitärer Transistoreinrichtungen im Trenchbe reich eine weitere Stufe der Erhöhung der Integrationsdichte nachteilhaft oder gar unmöglich wird, weil der Oxidkragen eine gewisse Mindeststärke nicht unterschreiten darf, damit die für das parasitäre Device charakteristische Einsetzspannung ober halb der aufgebrachten zumindest lokalen Betriebsspannung liegt.The original motivation of the ideas of the invention is based on recognizing that deep trench capacitors in DRAM Storage facilities due to the at these facilities necessary isolation areas, which are also there as a collar or Oxide collars are referred to to keep the formwork off mode of parasitic transistor devices in the trench another stage of increasing the integration density becomes disadvantageous or even impossible because the oxide collar is a certain minimum strength must not be lower, so that for the parasitic device characteristic threshold voltage above half of the applied at least local operating voltage lies.
Deshalb ist es von besonderem Vorteil, eine erfindungsgemäße Grabenstruktur für eine Halbleiterschaltungsanordnung vorzuse hen, welche mindestens eine Kondensatoreinrichtung, insbeson dere einen Speicherkondensator einer Speicherzelle und/oder insbesondere in Form eines Deep-Trench-Kondensators aufweist oder bildet. Das bedeutet, dass gerade die Anwendung der er findungsgemäßen Grabenstruktur im Bereich der Deep-Trench- Kondensatoren von Speichereinrichtungen besonders vorteilhaft ist.It is therefore of particular advantage to use one according to the invention Trench structure for a semiconductor circuit arrangement hen which at least one capacitor device, in particular a storage capacitor of a memory cell and / or in particular in the form of a deep trench capacitor or forms. That means just applying it trench structure according to the invention in the area of deep trench Capacitors of storage devices are particularly advantageous is.
Dabei wird weiterhin eine Grabenstruktur bevorzugt, bei wel cher jeweils eines der zweiten Leitfähigkeitsgebiete, insbe sondere ein erstes, unteres davon, im Betrieb zumindest zum Teil als erste Kondensatorelektrode vorgesehen ist. Ferner bildet bevorzugterweise das leitfähige Material des Grabens im Betrieb zumindest zum Teil eine zweite Kondensatorelektrode. Des Weiteren wird bevorzugt, dass das Isolationselement im Be trieb als Kondensatordielektrikum vorgesehen ist.A trench structure is also preferred, in which cher each one of the second conductivity areas, esp especially a first, lower one of them, in operation at least for Part is provided as the first capacitor electrode. Further preferably forms the conductive material of the trench in the Operation at least partially a second capacitor electrode. Furthermore, it is preferred that the insulation element in the loading is provided as a capacitor dielectric.
Besonders günstig wirkt sich die Anwendung der erfindungsgemä ßen Grabenstruktur bei einer Halbleiterschaltungsanordnung aus, bei welcher jeweils eines der zweiten Leitfähigkeitsge biete, insbesondere ein zweites, oberes davon, im Betrieb zur Kontaktierung der Kondensatoreinrichtung mit einem Auswahlele ment, insbesondere mit einem Auswahltransistor oder derglei chen, vorgesehen ist.The use of the invention has a particularly favorable effect trench structure in a semiconductor circuit arrangement from which one of the second conductivity ge offer, in particular a second, upper one, in operation for Contacting the capacitor device with a selector ment, in particular with a selection transistor or the like chen, is provided.
Besonders platzsparend gestaltet sich die erfindungsgemäße Grabenstruktur und mithin auch die Halbleiterschaltungsanord nung, in welcher die Grabenstruktur vorgesehen ist, wenn die Grabenstruktur im Wesentlichen spiegelsymmetrisch ausgebildet ist, weil dann in beiden Wandbereichen in etwa identische Verhältnisse vorliegen und somit auf engstem Raum eine höher in tegrierte und kompaktere lokale Schaltungsanordnung realisier bar ist.The inventive design is particularly space-saving Trench structure and therefore also the semiconductor circuit arrangement in which the trench structure is provided if the Trench structure essentially mirror-symmetrical is because then in both wall areas roughly identical conditions are available and thus a higher in a confined space integrated and more compact local circuit arrangement is cash.
Ein weiterer Hauptaspekt der vorliegenden Erfindung besteht in der Verwendung eines Materialbereichs von - insbesondere im Vergleich zu Siliziumdioxid - relativ kleiner Dielektrizitäts konstante, vorzugsweise von mikroporösem Silizium (MIPSIO) oder dergleichen, in einer erfindungsgemäßen Grabenstruktur.Another major aspect of the present invention is in the use of a range of materials - especially in Compared to silicon dioxide - relatively low dielectric constant, preferably of microporous silicon (MIPSIO) or the like, in a trench structure according to the invention.
Dabei wird der Materialbereich, insbesondere das mikroporöse Siliziumdioxid (MIPSIO), zumindest als Teil eines Isolations bereichs, insbesondere als Collarbereich oder dergleichen, eingesetzt, um im Betrieb ein parasitär ausgebildetes Schal tungselement in einem nicht durchgeschalteten Zustand zu hal ten.The material area, especially the microporous area Silicon dioxide (MIPSIO), at least as part of an insulation area, in particular as a collar area or the like, used to operate a parasitic scarf tion element in an unswitched state hal th.
Insbesondere ist dabei der Materialbereich, insbesondere das mikroporöse Siliziumdioxid (MIPSIO), zumindest zum Teil in ei nem Wandbereich der Grabenstruktur integriert ausgebildet ist.In particular, the material area, in particular that microporous silicon dioxide (MIPSIO), at least partly in egg nem wall area of the trench structure is integrally formed.
Das ggf. vorgesehene Isolationselement ist vorteihafterweise zum Beispiel auch jeweils zumindest zum Teil den Isolationsbe reich zumindest teilweise überdeckend und/oder zumindest teil weise einstückig mit diesem ausgebildet ist. Dies ist z. B. dann möglich, wenn im Rahmen der Prozessabfolge die Ausbildung des Isolationselements zeitlich später erfolgt als die des Isolationsbereichs oder Collars.The possibly provided insulation element is advantageous for example, at least in part, the Isolationsbe rich at least partially covering and / or at least partially is integrally formed with this. This is e.g. B. possible if the training is part of the process sequence of the insulation element takes place later than that of the Isolation area or collars.
Weitere Details und Aspekte der vorliegenden Erfindung ergeben
sich aus den folgenden Anmerkungen:
Ausgangspunkt der Kernideen der vorliegenden Erfindung ist die
Tatsache, dass der obere Bereich eines Deep-Trenches (DT) oder
tiefen Grabens einen isolierenden und dielektrischen Kragenbe
reich oder Collar benötigt, um ein parasitär ausgebildetes Device,
insbesondere eine entsprechende Transistoreinrichtung,
welche häufig von einem n-buried plate, einem p-well und einem
Draingebiet gebildet wird, unabhängig von lokalen, momentanen
oder zeitlich sich ändernden Potenzialen, welche durch das La
den und Entladen von Auswahltransistoren und anderen Schalte
lementen entstehen können, im ausgeschalteten oder OFF-Modus
zu halten.Further details and aspects of the present invention result from the following comments:
The starting point of the core ideas of the present invention is the fact that the upper region of a deep trench (DT) or deep trench requires an insulating and dielectric collar region or collar in order to have a parasitic device, in particular a corresponding transistor device, which is frequently used by an ad -buried plate, a p-well and a drain region is formed, regardless of local, instantaneous or temporally changing potentials, which can result from the charging and discharging of selection transistors and other switching elements, in the switched-off or OFF mode.
Im Stand der Technik wird als Kragenelement, Isolationsbereich oder Collar derzeit eine relativ dicke Oxidschicht von einigen 10 nm Stärke verwendet, um parasitäre Transistoren im Offmode zu halten. Mit steigender Integrationsdichte oder abnehmender feature size nimmt jedoch bei notwendig konstant zu haltender Collarstärke oder Kragendicke oder Stärke des Isolationsbe reichs auch der mögliche freie oder offene Durchmesser des Grabens oder Deep Trenches ab, so dass die Ausdehnung des Col laroxids den Graben zunehmend einengt.In the prior art is used as a collar element, insulation area or Collar currently has a relatively thick oxide layer of some 10 nm strength used to isolate parasitic transistors to keep. With increasing integration density or decreasing feature size, however, increases if necessary Collar thickness or collar thickness or insulation thickness the possible free or open diameter of the Trench or deep trenches, so that the extension of the Col Laroxids is increasingly narrowing the ditch.
Es ist deshalb notwendig, die Dicke oder Stärke des Collar oxids zu reduzieren bzw. den Collarbereich nicht auf der Tren chwand abzuscheiden, sondern in diese zu integrieren. Durch ein Material mit besonders geringer Dielektrizitätskonstante - insbesondere im Vergleich zu Siliziumdioxid - kann das Kra genoxid oder der Oxidcollar durch einen Collar aus porösem oder mikroporösem Material oder auch durch einen Luft- oder Gascollar oder durch einen evakuierten Collar ersetzt werden. Dieser kann dann naturgemäß eine geringere Stärke oder Dicke aufweisen als ein materieller Kragen oder materieller Collar mit höherer Dielektrzitätskonstante.It is therefore necessary to determine the thickness or strength of the collar reduce oxides or the collar area on the door separating the wall, but integrating it into it. By a material with a particularly low dielectric constant - especially when compared to silicon dioxide - the Kra gene oxide or the oxide collar by a collar of porous or microporous material or also by an air or Gas collar or be replaced by an evacuated collar. Naturally, this can then have a lower thickness or thickness exhibit as a material collar or material collar with a higher dielectric constant.
Beim bisherigen und herkömmlichen Vorgehen kommt ein Kragenbe reich oder Collar oder Isolationsbereich zum Einsatz, welcher aus einem verdichteten, Ozon-TEOS besteht. Würde man den Col lar ähnlich dünn ausgestalten, wie zum Beispiel ein konventio nelles Gateoxid bzw. wie ein Nodedielektrikum, dann würde durch entsprechende Beladungsvorgänge auf der Node unter Umständen ein vertikal ausgebildetes parasitäres Device geschal tet werden können. Dadurch entstünden große und unter Umstän den störende Leckströme, die z. B. einen Speicherkonsator ent laden können, vom parasitären Device, welches zum Beispiel zwischen der buried plate und dem Draingebiet verläuft.In the previous and conventional procedure, there is a collar leg rich or collar or isolation area to be used, which consists of a compressed, ozone TEOS. Would you like the col Lar similarly thin, such as a convention bright gate oxide or like a node dielectric, then would through appropriate loading processes on the node under certain circumstances a vertically formed parasitic device scarf can be tet. This would result in large and under certain circumstances the annoying leakage currents, the z. B. ent a storage cons can load from the parasitic device, which for example runs between the buried plate and the drainage area.
Um dieses parasitäre, sich vertikal erstreckende Device ver lässlich im Offmode zu betreiben, wird hinsichtlich der Gate funktion das Collar oder Gateoxid bei Spannungen von 0 bis 2 V mit einer Dicke von etwa 30 nm ausgebildet. Dieser Collar wird dann je nach Integrationsschema vor oder nach einem Füllpro zess des Deep Trenches realisiert.To this parasitic, vertically extending device ver To operate casually in offmode is with regard to the gate function the collar or gate oxide at voltages from 0 to 2 V. formed with a thickness of about 30 nm. This collar will then depending on the integration scheme before or after a filler deep trench process.
Nachteilhaft an dem bisherigen und herkömmlichen Vorgehen ist, dass durch die Ausgestaltung des Collars als Gateoxid die Wei te des Deep Trenches derart stark eingeschnürt werden kann, dass sich Nachteile im Hinblick auf nachfolgende Prozess schritte beim Strukturieren ergeben und/oder sich im Endzu stand der Halbleiterschaltungsanordnung verlängerte Schaltzei ten aufgrund erhöhter Ohmscher Widerstände im Leitfähigkeits bereich des gefüllten Grabens ergeben.A disadvantage of the previous and conventional procedure is that by designing the collar as a gate oxide, the Wei deep trench can be so tightly constricted that there are disadvantages with regard to subsequent process steps in structuring and / or in the end stood the semiconductor circuitry extended switching time due to increased ohmic resistances in the conductivity area of the filled trench.
Ein Collar aus einem Material mit einer kleinen Dielektrizi tätskonstante erlaubt es dagegen, bei in etwa gleicher Äquiva lenzoxiddicke (EOT: equivalent oxide thickness) die tatsäch lich dargestellte physikalische Dicke des Collars zu reduzie ren. Dadurch wird der Deep Trench weniger stark eingeschnürt, und es werden die entsprechenden Nachteile des Standes der Technik vermieden.A collar made of a material with a small dielectric on the other hand, it allows the constant to be roughly the same lenzoxiddicke (EOT: equivalent oxide thickness) the actual reduced physical thickness of the collar The deep trench is constricted less, and there are the corresponding disadvantages of the prior art Technology avoided.
Dabei spielt mikroporöses Siliziumoxid (MIPSIO) eine besondere Rolle, denn dieses Material zeigt im Vergleich zu Siliziumoxid eine deutlich reduzierte effektive Dielektrizitätskonstante.Microporous silicon oxide (MIPSIO) plays a special role here Role, because this material shows in comparison to silicon oxide a significantly reduced effective dielectric constant.
Ferner ist MIPSIO porös ausgebildet und kann somit in einem späteren Prozessschritt nasschemisch oder trockenchemisch besonders leicht entfernt werden, weil es im Vergleich zu einem kompakten und dichten Siliziumoxid effektiv nur über eine Schichtdicke von wenigen Nanometern geätzt werden muss. Dieser Vorteil kann zum Beispiel ausgenutzt werden, um einen Luftcol lar oder einen evakuierten Collar durch Entfernung von MIPSIO in den Bereich der Grabenstruktur zu integrieren.MIPSIO is also porous and can therefore be used in one later process step wet chemical or dry chemical especially easily removed because it is compared to one compact and dense silicon oxide effectively only over one Layer thickness of a few nanometers must be etched. This Advantage can be used, for example, to create an air col lar or an evacuated collar by removing MIPSIO to integrate into the area of the trench structure.
Dabei existieren verschiedene Möglichkeiten, mikroporöses Si liziumoxid in der Grabenstruktur auszubilden: Es kann mikropo röses Silizium oder mikroporöses Siliziumoxid abgeschieden werden, oder aber mikroporöses Silizium wird in das Bulk-Sili zium elektrochemisch geätzt und dann nasstrocken aufoxidiert.There are various ways of doing this, microporous Si Forming silicon oxide in the trench structure: It can be micropo red silicon or microporous silicon oxide deposited become, or else microporous silicon is in the bulk sili Zium electrochemically etched and then oxidized wet when dry.
Oft ist die zweite Vorgehensweise vorzuziehen, weil das mikro poröse Siliziumoxid als Gateoxid für den parasitär ausgebilde ten Transistor verwendet wird und weil zum anderen das elek trochemische Herstellen von mikroporösem Silizium im Bulk- Silizium gewährleistet, dass das Collardielektrikum zu keiner Einschnürung des Collarbereiches im Graben führt, sondern vielmehr in der Deep-Trench-Seitenwand oder im Wandbereich des Grabens integriert ausgebildet wird.The second approach is often preferable because it is micro porous silicon oxide as gate oxide for the parasitic structure ten transistor is used and because on the other hand the elec trochemical production of microporous silicon in bulk Silicon ensures that the collard dielectric to none Constriction of the collar area in the trench leads, but rather in the deep trench side wall or in the wall area of the Trench is integrated.
Bei diesen Möglichkeiten des Vorgehens gibt es verschiedene
kritische Prozessabschnitte:
There are various critical process stages in these options:
- a) Rückseitenkontaktierung zur Ausbildung einer elektrochemi schen Zelle für die elektrochemische Erzeugung von MIPSIO.a) Rear contact to form an electrochemical cell for the electrochemical production of MIPSIO.
- b) Das die Halbleiterschaltungsanordnung und insbesondere den Halbleitersubstratbereich abdeckende Padoxid muss gegen ein Auflösen während der Behandlung mit konzentrierter Flusssäure oder HF-haltigem Elektrolyten geschützt werden.b) That the semiconductor circuit arrangement and in particular the Pad oxide covering the semiconductor substrate area must be against a dissolution during treatment with concentrated Hydrofluoric acid or HF-containing electrolytes are protected.
- c) Dasselbe gilt für die zweiten, oberen zweiten Leitfähig keitsgebiete, welche insbesondere zur Kontaktierung der Trenchkondensatoren mit Auswahltransistoren dienen. Diese Gebiete werden auch als Buried-Strap-Gebiete bezeichnet. c) The same applies to the second, upper second conductive areas, in particular for contacting the Trench capacitors with selection transistors are used. This Areas are also known as buried strap areas.
- d) Insbesondere problematisch ist die Erzeugung des MIPSIO- Collars, insbesondere durch eine MIPSI-Ätzung mit einer anschließenden Oxidation.d) The generation of the MIPSIO- is particularly problematic. Collars, especially by MIPSI etching with a subsequent oxidation.
- e) Des Weiteren ist die Abscheidung der Füllung des Grabens mit Hilfe des leitfähigen Materials problematisch, und zwar insbesondere unter der Bedingung, dass das MIPSIO nicht mit aufgefüllt wird.e) Furthermore, the filling of the trench is deposited problematic with the help of the conductive material, and in particular on the condition that the MIPSIO is not replenished.
- f) Zusätzlich ist bei der Ausbildung eines Luft-Collars oder eines evakuierten Collars die STI-HDP-Füllung problema tisch, weil sich diese nicht wieder in der Collar-Region abscheidet.f) In addition, when training an air collar or of an evacuated collar the STI-HDP filling problema table, because these are not in the collar region again separates.
Zu (a):
Die Integration einer Rückseitenkontaktierung, insbesondere in
einem DRAM-Prozessablauf, kann mittels einer Rückseitenimplan
tation, nachfolgende Aktivierung, eines rückseitigen Freiätz
prozesses zum Erreichen einer strukturierten Rückseitenelek
trode realisiert werden. Legt man ein anodisches Potenzial an
die entsprechende Waferrückseite, so ist der Wafer insgesamt
in p-Gebieten leitend.To (a):
The integration of a rear-side contact, in particular in a DRAM process flow, can be implemented by means of a rear-side implantation, subsequent activation, of a rear-side etching process to achieve a structured rear-side electrode. If an anodic potential is applied to the corresponding back of the wafer, the wafer as a whole is conductive in p regions.
Zu (b):
Das Pad-Oxid kann mittels eines nasschemischen Rückätz- oder
Pullbackprozesses und anschließendem Auffüllen, zum Beispiel
mit einem Nodedielektrikum, vorzugsweise mit einem oxidierten
Nitrid, gewährleistet werden. Eine anschließende elektrochemi
sche MIPSI-Ätzung in Flusssäure (HF) greift an diesen Berei
chen nur minimal an.To (b):
The pad oxide can be ensured by means of a wet chemical etching or pullback process and subsequent filling, for example with a node dielectric, preferably with an oxidized nitride. Subsequent electrochemical MIPSI etching in hydrofluoric acid (HF) only minimally affects these areas.
Zu (c):
Der Bereich der zweiten oberen, zweiten Leitfähigkeitsgebiete,
nämlich den Bereich der Buried-Strap-Regionen, kann auf fol
gende Art geschützt werden: Auf der einen Seite ist ein Schutz
mittels einer n-Dotierung in diesem Bereich möglich. Hierfür
ist ein schräger Implantationsprozess in die oberflächennahe
Region mit anschließender Aktivierung geeignet. Alternativ dazu
kann auch ein senkrechter Implant vor dem Ätzen des Grabens
mit einer anschließenden Aktivierung gewählt werden. Aufgrund
der Streuprozesse wird so die Seitenwand n-dotiert.To (c):
The area of the second upper, second conductivity areas, namely the area of the buried strap regions, can be protected in the following manner: On the one hand, protection by means of n-doping is possible in this area. A slanted implantation process in the near-surface region with subsequent activation is suitable for this. Alternatively, a vertical implant can be selected before etching the trench with subsequent activation. Due to the scattering processes, the side wall is n-doped.
Zu (d):
Der zweistufige Prozess der Erzeugung des MIPSIO-Collars be
steht zum einen in der elektrochemischen Ätzung des mikroporö
sen Siliziums (MIPSI) in einem flusssäurehaltigen Elektrolyten
und in einem nachfolgenden Spülprozess mit destilliertem Was
ser. Beim Spülprozess werden die Flusssäurereste entfernt. Da
nach kann des Weiteren eine elektrochemische Oxidation in ei
nem stark verdünnten, flusssäurefreien Elektrolyten, zum Bei
spiel in HCl, H2SO4 oder anderen, mit Potenzialen von einigen
Volt erfolgen. Der Oxidationsprozess dauert nur wenige Sekun
den. Alternativ zur nasschemischen Aufoxidation des MIPSI kann
auch in einem thermischen Schritt in Anwesenheit von molekula
rem Sauerstoff das Oxid gebildet werden.To (d):
The two-stage process for producing the MIPSIO collar consists in the electrochemical etching of microporous silicon (MIPSI) in an electrolyte containing hydrofluoric acid and in a subsequent rinsing process with distilled water. The hydrofluoric acid residues are removed during the rinsing process. Since then, electrochemical oxidation in a highly diluted, hydrofluoric acid-free electrolyte, for example in HCl, H 2 SO 4 or others, can take place with potentials of a few volts. The oxidation process only takes a few seconds. As an alternative to wet-chemical oxidation of the MIPSI, the oxide can also be formed in a thermal step in the presence of molecular oxygen.
Zu (e):
Der Elektrodenfüllprozess für die Deep-Trench-Topelektroden
sollte möglichst so durchgeführt werden, dass vorhandene Mi
kroporen mit einem Durchmesser von 1 nm bis 5 nm nicht gefüllt
werden.To (e):
The electrode filling process for the deep trench top electrodes should if possible be carried out in such a way that existing micropores with a diameter of 1 nm to 5 nm are not filled.
Zu (f):
Es sollte ein Füllprozess verwendet werden, der in der An
fangsphase zu einem Verschluss des Collarbereichs am oberen
Ende führt, wodurch bewirkt wird, dass das Oxid nicht wieder
in die wirksame Collarregion abgeschieden wird und sich somit
ein luftgefüllter oder evakuierter Isolationsbereich ausbil
det.To (f):
A filling process should be used which leads to a closure of the collar area at the upper end in the initial phase, as a result of which the oxide is not re-deposited into the effective collar region and thus an air-filled or evacuated isolation area is formed.
Wesentliche Vorteile der erfindungsgemäßen Vorgehensweise sind die geringere notwendige physikalische Dicke des Collars oder Isolationsbereichs aufgrund der herabgesetzten Dielektrizi tätskonstante und damit der Wegfall einer collarbedingten Einengung eines Deep Trenches, gegebenenfalls zusätzlich oder al ternativ durch Integration des Collars oder Isolationsbereichs im Wandbereich des Grabens oder Deep Trenches. Dadurch wird ferner der Reihenwiderstand der Node im Collarbereich redu ziert, und es ergeben sich darüber hinaus prozesstechnische Erleichterungen bei der Abscheidung des Nodedielektrikums und der Topelektrode. Bei der Ausbildung eines Luftcollars oder eines evakuierten Collars ergibt sich darüber hinaus eine ver einfachte Entfernung des zuvor ausgebildeten MIPSIOs aufgrund dessen Porosität.The main advantages of the procedure according to the invention are the smaller necessary physical thickness of the collar or Isolation area due to the reduced dielectric constant and thus the elimination of a collar-related narrowing a deep trench, if necessary additionally or al ternatively through integration of the collar or isolation area in the wall area of the trench or deep trenches. This will furthermore the series resistance of the node in the collar area redu adorns, and there are also process engineering Facilitating the deposition of the node dielectric and the top electrode. When forming an air collar or of an evacuated collar also results in a ver easy removal of the previously trained MIPSIO due to its porosity.
Eine Kernidee der erfindungsgemäßen Grabenstruktur besteht in der Ersetzung eines herkömmlichen Isolationsbereichs oder Col lars durch insbesondere eine mikroporöse Oxidschicht (MIPSIO) mit reduzierter Dielektrizitätskonstante und/oder der Integra tion des Isolationsbereichs zumindest zum Teil im Wandbereich des Deep Trenches oder Grabens. Optional kann die mikroporöse Schicht in einem späteren Ätzschritt nass-/trockenchemisch entfernt werden, um einen luft- oder gasgefüllten Collar oder einen Vakuumcollar zu bilden.A core idea of the trench structure according to the invention is in the replacement of a conventional isolation area or Col lars through in particular a microporous oxide layer (MIPSIO) with a reduced dielectric constant and / or the integra tion of the insulation area at least partially in the wall area of the deep trench or trench. Optionally, the microporous Layer in a later etching step wet / dry chemical to be removed to an air or gas filled collar to form a vacuum collar.
Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen der erfindungsgemäßen Grabenstruktur näher erläutert.The invention is based on a schematic Drawing based on preferred embodiments of the trench structure according to the invention explained in more detail.
Fig. 1-3 zeigen in geschnittener Seitenansicht drei unter schiedliche Ausführungsformen der erfindungsgemä ßen Grabenstruktur und ihrer Integration in einer Halbleiterschaltungsanordnung. Figs. 1-3 show in a sectional side view of three embodiments of the inventive under schiedliche SEN grave structure and its integration in a semiconductor circuit arrangement.
Fig. 4 zeigt in geschnittener Seitenansicht den Aufbau einer herkömmlichen Grabenstruktur und ihre Anord nung in einer herkömmlichen Halbleiterschaltungs anordnung. Fig. 4 shows a sectional side view of the structure of a conventional trench structure and their arrangement in a conventional semiconductor circuit arrangement.
Anhand der in Fig. 4 gezeigten seitlichen Querschnittsansicht sei im Folgenden eine herkömmliche Grabenstruktur 100 für ei ner Halbleiterschaltungsanordnung 1 im Detail erläutert. Die Grabenstruktur 100 ist im Wesentlichen in einem Halbleitersub strat 2 ausgebildet und besteht aus einem Graben 20 mit seit lich dazu angeordneten Wandbereichen 30a und 30b, wobei Wände 32a und 32b eine Abgrenzung zum Graben 20 bilden.A conventional trench structure 100 for a semiconductor circuit arrangement 1 will be explained in detail below with reference to the lateral cross-sectional view shown in FIG. 4. The trench structure 100 is essentially formed in a semiconductor substrate 2 and consists of a trench 20 with wall regions 30 a and 30 b arranged laterally thereto, walls 32 a and 32 b forming a delimitation to the trench 20 .
Angrenzend an die Wände 32a und 32b sind in den Wandbereichen 30a und 30b der Grabenstruktur 100 in einem ersten Leitfähig keitsgebiet 34 eines ersten Leitfähigkeitstyps zweite Leitfä higkeitsgebiete 35 und 36 eines zweiten Leitfähigkeitstyps ausgebildet, welche durch einen Zwischenbereich 37 der ersten Leitfähigkeitsgebiets 34 räumlich voneinander getrennt sind.Adjacent to the walls 32 a and 32 b, in the wall areas 30 a and 30 b of the trench structure 100 in a first conductivity area 34 of a first conductivity type, second conductivity areas 35 and 36 of a second conductivity type are formed, which are defined by an intermediate area 37 of the first conductivity area 34 are spatially separated from each other.
Der Graben 20 der Grabenstruktur 100 ist im Wesentlichen mit einem leitfähigen Material 22 gefüllt, wobei zwischen dem leitfähigen Material 22 und dem ersten, unteren Gebiet 35 der zweiten Leitfähigkeitsgebiete ein Isolationselement 70, insbe sondere aus einem oxidierten Nitrid vorgesehen ist.The trench 20 of the trench structure 100 is essentially filled with a conductive material 22 , an insulation element 70 , in particular made of an oxidized nitride, being provided between the conductive material 22 and the first, lower region 35 of the second conductivity regions.
Das erste Leitfähigkeitsgebiet 34 bildet zusammen mit den zweiten Leitfähigkeitsgebieten 35 und 36 parasitär eine Tran sistoreinrichtung 50, wobei die zweiten Leitfähigkeitsgebiete 35 und 36 jeweils einen Sourcebereich oder einen Drainbereich der parasitären Transistoreinrichtung 50 ausbilden. Dabei fun giert der Zwischenbereich 37 des ersten Leitfähigkeitsgebiets 34 als Gatebereich.The first conductivity region 34 , together with the second conductivity regions 35 and 36, parasitically forms a transistor device 50 , the second conductivity regions 35 and 36 each forming a source region or a drain region of the parasitic transistor device 50 . The intermediate region 37 of the first conductivity region 34 functions as a gate region.
Um ein Leitendwerden oder Durchschalten der parasitären Tran sistoreinrichtung 50 beim Beaufschlagen des leitfähigen Mate rials 22 mit einem elektrischen Potenzial zu vermeiden, ist zwischen dem leitfähigen Material 22 des Grabens 20 und dem Zwischenbereich 37 ein herkömmlicher Isolationsbereich 600 ausgebildet, welcher insbesondere Siliziumdioxid enthält und dementsprechend eine relativ große Schichtdicke besitzt. Aufgrund dieser Schichtdicke ist im Bereich des Isolationsbe reichs 600 der Grabendurchmesser von seinem Maximalwert D auf einen kleineren Wert d vermindert, so dass sich im Bereich der Einengung auf den Wert d ein erhöhter serieller Ohmscher Wi derstand ergibt, der im Zusammenwirken mit den Kapazitäten der Halbleiterschaltungsanordnung zu einer höheren Schaltzeit führt.A Conduction or switching through of the parasitic Tran sistoreinrichtung 50 to avoid while exposing the conductive mate rials 22 with an electric potential between the conductive material 22 of the trench 20 and the intermediate region 37 is formed, a conventional isolation region 600, which contains in particular silica, and accordingly, a has a relatively large layer thickness. Due to this layer thickness, the trench diameter is reduced from its maximum value D to a smaller value d in the area of the isolation region 600 , so that an increased serial ohmic resistance results in the area of the narrowing down to the value d, which resistance works in cooperation with the capacitances of the semiconductor circuit arrangement leads to a higher switching time.
Die Fig. 1 bis 3 zeigen erfindungsgemäß ausgebildete Graben strukturen 10 für Halbleiterschaltungsanordnungen 1. Bei die sen Darstellungen werden im Vergleich zum herkömmlichen Aufbau der Fig. 4 gleiche oder gleich wirkende Elemente mit identi schen Bezugszeichen dargestellt, ihre detaillierte Beschrei bung entfällt an dieser Stelle. Figs. 1 to 3 show the invention embodied trench structures 10 for semiconductor circuit arrays 1. In these representations in comparison to the conventional structure of FIG. 4, the same or equivalent elements are shown with identical reference numerals, their detailed description is omitted here.
Die Ausführungsform der Fig. 1 zeigt in der Nachbarschaft der als Gatebereiche der parasitären Transistoranordnung 50 fun gierenden Zwischenbereiche 37 des ersten Leitfähigkeitsbe reichs 34 ebenfalls Isolationsbereiche 60. Diese erfindungsge mäß ausgebildeten Isolationsbereiche 60 besitzen eine gegen über der herkömmlichen Vorgehensweise verminderte Dielektrizi tätskonstante, so dass ihre Materialstärke im Bereich der Wän de 32a und 32b der erfindungsgemäßen Grabenstruktur 10 redu ziert ausgeführt werden kann, so dass der Durchmesser D' des Grabens 20 der Grabenstruktur 10 im Bereich des parasitären Gates 37, 60 im Hinblick auf den maximalen Durchmesser D im Wesentlichen unverändert ist: D' ≈ D. Das bedeutet, dass der serielle Ohmsche Widerstand des im Graben 20 geführten leitfä higen Materials 22 nicht erhöht ist.The embodiment of FIG. 1 also shows in the vicinity of the intermediate regions 37 of the first conductivity region 34 functioning as gate regions of the parasitic transistor arrangement 50, also insulating regions 60 . These insulation regions 60 designed according to the invention have a dielectric constant that is lower than that of the conventional procedure, so that their material thickness in the region of the walls 32 a and 32 b of the trench structure 10 according to the invention can be reduced, so that the diameter D 'of the trench 20th of the trench structure 10 in the area of the parasitic gate 37 , 60 is essentially unchanged with regard to the maximum diameter D: D '≈ D. This means that the serial ohmic resistance of the conductive material 22 guided in the trench 20 is not increased.
Bei der Ausführungsform der Fig. 2 ist der Isolationsbereich 60 in der Nachbarschaft der Zwischenbereiche 37 aus einem Ma terial mit vergleichsweise hoher Dielektrizitätskonstante ge fertigt. Um eine Einschnürung des Grabens 20 in diesem Bereich zu vermeiden, sind die Isolationsbereiche 60 in die Wandberei che 30a und 30b der Grabenstruktur 10 teilweise integriert ausgebildet. Im Ergebnis ist auch bei der Ausführungsform der Fig. 2 der Durchmesser D' des Grabens 20 im Bereich des para sitären Gates 37, 60 im Vergleich zum Maximalwert D ebenfalls im Wesentlichen unverändert: D' ≈ D.In the embodiment of FIG. 2, the insulation region 60 in the vicinity of the intermediate regions 37 is made of a material with a comparatively high dielectric constant. In order to avoid constriction of the trench 20 in this area, the insulation areas 60 are partially integrated into the wall areas 30 a and 30 b of the trench structure 10 . As a result, also in the embodiment of FIG. 2, the diameter D 'of the trench 20 in the region of the parasitic gate 37 , 60 is also essentially unchanged compared to the maximum value D: D' ≈ D.
Bei der Ausführungsform der Fig. 3 sind die Isolationsbereiche 60 vollständig in den Wandbereichen 30a und 30b der Graben struktur 10 integriert ausgebildet. Es handelt sich hierbei insbesondere um sogenannte Hohlstrukturen, welche zum Beispiel mit einem Gas gefüllt sein können oder in evakuierter Form vorliegen. In the embodiment of FIG. 3, the insulation areas 60 are completely integrated in the wall areas 30 a and 30 b of the trench structure 10 . These are, in particular, so-called hollow structures which, for example, can be filled with a gas or are in an evacuated form.
22
Halbleitersubstrat
Semiconductor substrate
1010
Grabenstruktur
grave structure
2020
Graben
dig
2222
leitfähiges Material
conductive material
3030
a Wandbereich
a wall area
3030
b Wandbereich
b wall area
3232
a Wand
a wall
3232
b Wand
b wall
3434
erstes Leitfähigkeitsgebiet
first conductivity area
3535
zweites Leitfähigkeitsgebiet
second conductivity area
3636
zweites Leitfähigkeitsgebiet
second conductivity area
3737
Zwischenbereich
intermediate area
5050
parasitäre Transistoreinrichtung
parasitic transistor device
6060
Isolationsbereich/Collar/Kragenbereich
Quarantine / collar / collar area
7070
Isolationselement
insulation element
100100
herkömmliche Grabenstruktur
conventional trench structure
600600
herkömmlicher Isolationsbereich
d, D Grabendurchmesser
conventional isolation area
d, D trench diameter
Claims (26)
mit mindestens einem Graben (20), welcher im Wesentlichen in einem Halbleitersubstrat (2) der Halbleiterschaltungsanord nung ausgebildet ist und welcher mit einem im Betrieb der Halbleiterschaltungsanordnung mit einem elektrischen Poten zial beaufschlagbaren, elektrisch leitfähigen Material (22) zumindest zum Teil zusammenhängend gefüllt ist, und
mit mindestens einem ersten und einem zweiten Wandbereich (30a, 30b), welche im Halbleitersubstrat (2) ausgebildet sind, welche sich im Wesentlichen, den Graben (20), insbe sondere seitlich, mit Wänden (32a, 32b) begrenzend, gegen überstehen,
wobei mindestens einer der Wandbereiche (30a, 30b) zumindest zum Teil ein erstes zusammenhängendes Leitfähigkeitsgebiet (34) eines ersten Leitungstyps (p) aufweist, in welches zu mindest zum Teil mindestens zwei zweite Leitfähigkeitsgebie te (35, 36) eines zweiten Leitungstyps (n) durch einen Zwi schenbereich (37) des ersten Leitfähigkeitsgebiets (34) räumlich getrennt, ausgebildet sind,
wobei durch die Ausbildung und/oder Anordnung der ersten und zweiten Leitfähigkeitsgebiete (35, 36, 37) und des elek trisch leitfähigen Materials (22) im Graben (20) im Wesent lichen eine Transistoreinrichtung (50), insbesondere ein MOSFET oder dergleichen, parasitär ausgebildet ist, insbe sondere mit den zweiten Leitfähigkeitsgebieten (35, 36) als Source- und/oder Drainbereiche und mit dem Zwischenbereich (37) als Gatebereich, und
wobei ein Isolationsbereich (60) vorgesehen ist, welcher so angeordnet und/oder ausgebildet ist, dass im Betrieb der Halbleiterschaltungsanordnung ein Durchschalten der parasi tären Transistoreinrichtung (50), also eine elektrische Lei tung zwischen den zweiten Leitfähigkeitsgebieten (35, 36) über den Zwischenbereich (37), im Wesentlichen permanent und/oder im Wesentlichen unabhängig von einem am elektri schen leitfähigen Material (22) des Grabens (20) anliegenden elektrischen Potenzials, verhinderbar oder unterdrückbar ist,
dadurch gekennzeichnet,
dass der Isolationsbereich (60) eine im Wesentlichen kleine Dielektrizitätskonstante aufweist, insbesondere im Vergleich zu Siliziumdioxid (SiO2) oder dergleichen, und
dass dadurch der vom Isolationsbereich (60) im Bereich des Grabens (20) eingenommene Raum reduziert ist.1. trench structure for a semiconductor circuit arrangement, in particular for an integrated semiconductor memory device or the like,
with at least one trench ( 20 ) which is essentially formed in a semiconductor substrate ( 2 ) of the semiconductor circuit arrangement and which is at least partially coherently filled with an electrically conductive material ( 22 ) which can be subjected to an electrical potential during operation of the semiconductor circuit arrangement, and
with at least a first and a second wall region ( 30 a, 30 b), which are formed in the semiconductor substrate ( 2 ) and which essentially delimit the trench ( 20 ), in particular laterally, with walls ( 32 a, 32 b) survive against
at least one of the wall areas ( 30 a, 30 b) has at least in part a first continuous conductivity area ( 34 ) of a first conductivity type (p), in which at least in part at least two second conductivity areas ( 35 , 36 ) of a second conductivity type (p n) are spatially separated by an intermediate region ( 37 ) of the first conductivity region ( 34 ), are formed,
whereby by the formation and / or arrangement of the first and second conductivity areas ( 35 , 36 , 37 ) and the elec trically conductive material ( 22 ) in the trench ( 20 ) essentially a transistor device ( 50 ), in particular a MOSFET or the like, parasitic is formed, in particular with the second conductivity regions ( 35 , 36 ) as source and / or drain regions and with the intermediate region ( 37 ) as gate region, and
wherein an insulation region ( 60 ) is provided, which is arranged and / or designed such that, during operation of the semiconductor circuit arrangement, the parasitic transistor device ( 50 ) is switched through, that is to say an electrical line between the second conductivity regions ( 35 , 36 ) via the intermediate region ( 37 ), essentially permanently and / or essentially independently of an electrical potential present on the electrically conductive material ( 22 ) of the trench ( 20 ), can be prevented or suppressed,
characterized by
that the insulation region ( 60 ) has an essentially small dielectric constant, in particular in comparison to silicon dioxide (SiO 2 ) or the like, and
in that the space occupied by the insulation area ( 60 ) in the area of the trench ( 20 ) is reduced.
dass der Isolationsbereich (60) zumindest zum Teil im jewei ligen Randbereich (30a, 30b), insbesondere in der jeweiligen Wand (32a, 32b), ausgebildet ist und
dass dadurch der im Isolationsbereich (51) im Bereich des Grabens (20) eingenommene Raum reduziert ist.2. trench structure according to claim 1, characterized in
that the insulation area ( 60 ) is at least partially formed in the respective edge area ( 30 a, 30 b), in particular in the respective wall ( 32 a, 32 b), and
that as a result the space occupied in the isolation area ( 51 ) in the area of the trench ( 20 ) is reduced.
mit mindestens einem Graben (20), welcher im Wesentlichen in einem Halbleitersubstrat (2) der Halbleiterschaltungsanord nung ausgebildet ist und welcher mit einem im Betrieb der Halbleiterschaltungsanordnung mit einem elektrischen Poten zial beaufschlagbaren, elektrisch leitfähigen Material (22) zumindest zum Teil zusammenhängend gefüllt ist, und
mit mindestens einem ersten und einem zweiten Wandbereich (30a, 30b), welche im Halbleitersubstrat (2) ausgebildet sind und welche sich im Wesentlichen, den Graben (20), ins besondere seitlich, mit Wänden (32a, 32b) begrenzend, gegen überstehen,
wobei mindestens einer der Wandbereiche (30a, 30b) zumindest zum Teil ein erstes zusammenhängendes Leitfähigkeitsgebiet (34) eines ersten Leitungstyps (p) aufweist, in welches zu mindest zum Teil mindestens zwei zweite Leitfähigkeitsgebie te (35, 36) eines zweiten Leitungstyps (n) durch einen Zwi schenbereich (37) des ersten Leitfähigkeitsgebiets (34) räumlich getrennt, ausgebildet sind,
wobei durch die Ausbildung und/oder Anordnung der ersten und zweiten Leitfähigkeitsgebiete (35, 36, 37) und des elek trisch leitfähigen Materials (22) im Graben (20) im Wesent lichen eine Transistoreinrichtung (50), insbesondere ein MOSFET oder dergleichen, parasitär ausgebildet ist, insbe sondere mit den zweiten Leitfähigkeitsgebieten (35, 36) als Source- und/oder Drainbereiche und mit dem Zwischenbereich (37) als Gatebereich, und
wobei ein Isolationsbereich (60) vorgesehen ist, welcher so angeordnet und/oder ausgebildet ist, dass im Betrieb der Halbleiterschaltungsanordnung ein Durchschalten der parasi tären Transistoreinrichtung (50), also eine elektrische Lei tung zwischen den zweiten Leitfähigkeitsgebieten (35, 36) über den Zwischenbereich (37), im Wesentlichen permanent und/oder im Wesentlichen unabhängig von einem am elektri schen leitfähigen Material (22) des Grabens (20) anliegenden elektrischen Potenzial, verhinderbar oder unterdrückbar ist,
dadurch gekennzeichnet,
dass der Isolationsbereich (60) zumindest zum Teil im jewei ligen Randbereich (30a, 30b), insbesondere in der jeweiligen Wand (32a, 32b), ausgebildet ist und
dass dadurch der im Isolationsbereich (60) im Bereich des Grabens (20) eingenommene Raum reduziert ist.3. trench structure for a semiconductor circuit arrangement, in particular for an integrated semiconductor memory device or the like,
with at least one trench ( 20 ) which is essentially formed in a semiconductor substrate ( 2 ) of the semiconductor circuit arrangement and which is at least partially coherently filled with an electrically conductive material ( 22 ) which can be subjected to an electrical potential during operation of the semiconductor circuit arrangement, and
with at least a first and a second wall area ( 30 a, 30 b), which are formed in the semiconductor substrate ( 2 ) and which essentially delimit the trench ( 20 ), in particular laterally, with walls ( 32 a, 32 b) survive against
wherein at least one of the wall areas ( 30 a, 30 b) has at least in part a first contiguous conductivity area ( 34 ) of a first conductivity type (p), in which at least in part at least two second conductivity areas ( 35 , 36 ) of a second conductivity type (p n) are spatially separated by an intermediate region ( 37 ) of the first conductivity region ( 34 ),
whereby by the formation and / or arrangement of the first and second conductivity areas ( 35 , 36 , 37 ) and the elec trically conductive material ( 22 ) in the trench ( 20 ) essentially a transistor device ( 50 ), in particular a MOSFET or the like, parasitic is formed, in particular with the second conductivity regions ( 35 , 36 ) as source and / or drain regions and with the intermediate region ( 37 ) as gate region, and
wherein an insulation region ( 60 ) is provided, which is arranged and / or designed such that, during operation of the semiconductor circuit arrangement, the parasitic transistor device ( 50 ) is switched through, that is to say an electrical line between the second conductivity regions ( 35 , 36 ) via the intermediate region ( 37 ), essentially permanently and / or essentially independently of an electrical potential applied to the electrically conductive material ( 22 ) of the trench ( 20 ), can be prevented or suppressed,
characterized,
that the insulation area ( 60 ) is at least partially formed in the respective edge area ( 30 a, 30 b), in particular in the respective wall ( 32 a, 32 b), and
in that the space occupied in the isolation area ( 60 ) in the area of the trench ( 20 ) is reduced.
dass der Isolationsbereich (60) eine im Wesentlichen kleine Dielektrizitätskonstante aufweist, insbesondere im Vergleich zu Siliziumdioxid (SiO2) oder dergleichen, und
dass dadurch der vom Isolationsbereich (60) im Bereich des Grabens (20) eingenommene Raum reduziert ist. 4. trench structure according to claim 3, characterized in
that the insulation region ( 60 ) has an essentially small dielectric constant, in particular in comparison to silicon dioxide (SiO 2 ) or the like, and
in that the space occupied by the insulation area ( 60 ) in the area of the trench ( 20 ) is reduced.
dass das Isolationselement (70) jeweils in im Wesentli chen räumlicher Nachbarschaft zum jeweiligen zweiten Leitfähigkeitsgebiet (35, 36) ausgebildet ist, insbeson dere im Bereich der jeweiligen Wand (32a, 32b), auf die ser und/oder als Teil davon und/oder
dass das Isolationselement (70) jeweils zumindest zum Teil den Isolationsbereich (60) zumindest teilweise über deckend und/oder zumindest teilweise einstückig mit die sem ausgebildet ist.11. trench structure according to claim 10, characterized in that
that the insulation element ( 70 ) is formed in each case in essentially spatial proximity to the respective second conductivity region ( 35 , 36 ), in particular in the region of the respective wall ( 32 a, 32 b), on which and / or as part thereof and /or
that the insulation element ( 70 ) is at least partially formed at least partially overlap and / or at least partially integrally with the insulation area ( 60 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10104742A DE10104742B4 (en) | 2001-02-02 | 2001-02-02 | Trench structure for a semiconductor circuit arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10104742A DE10104742B4 (en) | 2001-02-02 | 2001-02-02 | Trench structure for a semiconductor circuit arrangement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10104742A1 true DE10104742A1 (en) | 2002-08-22 |
| DE10104742B4 DE10104742B4 (en) | 2006-01-12 |
Family
ID=7672644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10104742A Expired - Fee Related DE10104742B4 (en) | 2001-02-02 | 2001-02-02 | Trench structure for a semiconductor circuit arrangement |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10104742B4 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19722902A1 (en) * | 1997-05-29 | 1998-12-03 | Inst Angewandte Chemie Berlin | Porous solid inorganic body |
| US6163066A (en) * | 1997-02-07 | 2000-12-19 | Micron Technology, Inc. | Porous silicon dioxide insulator |
| EP1071129A2 (en) * | 1999-07-22 | 2001-01-24 | Infineon Technologies North America Corp. | Crystal-axis-aligned vertical side wall DRAM and process for manufacture thereof |
-
2001
- 2001-02-02 DE DE10104742A patent/DE10104742B4/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6163066A (en) * | 1997-02-07 | 2000-12-19 | Micron Technology, Inc. | Porous silicon dioxide insulator |
| DE19722902A1 (en) * | 1997-05-29 | 1998-12-03 | Inst Angewandte Chemie Berlin | Porous solid inorganic body |
| EP1071129A2 (en) * | 1999-07-22 | 2001-01-24 | Infineon Technologies North America Corp. | Crystal-axis-aligned vertical side wall DRAM and process for manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10104742B4 (en) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4220497B4 (en) | Semiconductor memory device and method for its production | |
| DE3788499T2 (en) | Semiconductor trench capacitor structure. | |
| DE10353387B4 (en) | Method for producing a power transistor arrangement and power transistor arrangement | |
| DE10142580B4 (en) | Method for producing a trench structure capacitor device | |
| DE10259745A1 (en) | Semiconductor device and method of manufacturing the same | |
| DE19525756A1 (en) | Field isolation device with floating control connection and method for manufacturing the device | |
| DE3525418A1 (en) | SEMICONDUCTOR STORAGE DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE19906030A1 (en) | Trench isolation structure of a semiconductor device and method for producing a trench isolation structure with polysilicon contact | |
| DE19930748A1 (en) | Stages making EEPROM memory cell with trenched condenser, fill trench, form insulating collar, remove filling, construct condenser plates and insulation, and connect tunneling layer with optional DRAM region definition | |
| DE19727232A1 (en) | Analog semiconductor component and method for its production | |
| DE19929684A1 (en) | Trench isolation formation for minimizing the narrow channel effect of a transistor especially in a DRAM chip | |
| DE4126046A1 (en) | MANUFACTURING METHOD AND STRUCTURE OF A DRAM MEMORY CELL CAPACITOR | |
| DE19842704C2 (en) | Manufacturing process for a capacitor with a high epsilon dielectric or a ferroelectric according to the fin stack principle using a negative mold | |
| DE10128718B4 (en) | Trench capacitor of a DRAM memory cell with metallic collarbear and non-metallic conduction bridge to the select transistor | |
| DE3931711A1 (en) | DYNAMIC RANDOM ACCESS STORAGE CELL AND METHOD FOR PRODUCING THE SAME | |
| DE10234165A1 (en) | Method of filling an opening formed in a layer of material with an insulating material | |
| DE19907070C2 (en) | Semiconductor contact and associated manufacturing process | |
| DE10100582A1 (en) | Process for the production of trench capacitors for integrated semiconductor memories | |
| DE4203565C2 (en) | Method of manufacturing a semiconductor device | |
| EP1631990B1 (en) | Method of manufacturing a field effect transistor | |
| DE10231966A1 (en) | Field effect transistor used as control transistor comprises a doped channel region, doped connecting regions, a control region, and an electrical insulating region arranged between the control region and the channel region | |
| DE102017130683B4 (en) | Contact hole and method of making the contact hole | |
| DE10039166A1 (en) | Semiconductor device used as a MOSFET comprises a semiconductor substrate, a gate insulating layer formed on the substrate, and a gate electrode formed on the substrate with the gate insulating layer in between | |
| DE10306315B4 (en) | Semiconductor device and corresponding manufacturing method | |
| DE10147120B4 (en) | Trench capacitor and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |