DE10103314C2 - Semiconductor memory device - Google Patents
Semiconductor memory deviceInfo
- Publication number
- DE10103314C2 DE10103314C2 DE10103314A DE10103314A DE10103314C2 DE 10103314 C2 DE10103314 C2 DE 10103314C2 DE 10103314 A DE10103314 A DE 10103314A DE 10103314 A DE10103314 A DE 10103314A DE 10103314 C2 DE10103314 C2 DE 10103314C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor memory
- shielding
- memory device
- memory
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung betrifft eine Halbleiterspeichereinrichtung ge mäß dem Oberbegriff des Anspruchs 1.The invention relates to a semiconductor memory device according to the preamble of claim 1.
Moderne Halbleiterspeichereinrichtungen weisen mindestens ei nen Speicherbereich mit Speicherelementen oder Speicherzellen auf, in welche aufgrund eines elektromagnetischen Mechanismus oder Effekts ein bestimmter Informationszustand eingeschrieben und/oder ausgelesen werden kann.Modern semiconductor memory devices have at least one NEN memory area with memory elements or memory cells in which due to an electromagnetic mechanism or effect a certain state of information and / or can be read out.
Eine der Hauptzielsetzungen moderner Speichertechnologien ist die Erhöhung der Speicherdichte oder Integrationsdichte der entsprechenden Speicherbereiche der Halbleiterspeichereinrich tungen. Aufgrund der somit immer engeren Nachbarschaft direkt benachbarter Speicherelemente oder Speicherzellen der Spei cherbereiche tritt das Problem auf, dass sich elektromagneti sche Felder, welche aufgrund eines Schreib- oder Lesevorgangs und/oder aufgrund eines entsprechenden Speichermechanismus entstehen, sich überlagern und somit andere Schreib- oder Le sevorgänge bzw. Speicherzustände benachbarter Speicherbereiche und/oder Speicherzellen beeinflussen.One of the main objectives of modern storage technologies is the increase in the storage density or integration density of the corresponding memory areas of the semiconductor memory device obligations. Because of the ever closer neighborhood, directly Adjacent memory elements or memory cells of the memory the problem arises that electromagnetic fields that are due to a write or read operation and / or on the basis of a corresponding storage mechanism arise, overlap and thus other writing or le operations or storage states of adjacent storage areas and / or affect memory cells.
Insbesondere bei in Matrixform angeordneten MRAM-Speicherzel len mit hoher Integrationsdichte findet eine magnetostatische Kopplung zwischen den einzelnen MRAM-Zellen statt. Diese Kopp lung kann dabei bereichsübergreifend sein (Interlayerkopplung) und/oder innerhalb eines gegebenen Speicherbereichs vorliegen (Intralayerkopplung). Aufgrund dieser magnetostatischen Wech selwirkung wird das Fenster für Lese- und/oder Schreibprozesse im Hinblick auf die aufzubringende magnetische Feldstärke re duziert. Das bedeutet, dass im Betrieb einer derartigen Halb leiterspeichereinrichtung zur Erkennung oder Veränderung eines Speicherzustands einer gegebenen Speicherzelle bestimmte Rand bedingungen im Hinblick auf die aufzubringende magnetische Feldstärke eingehalten werden müssen.Particularly in the case of MRAM memory cells arranged in matrix form len with high integration density finds a magnetostatic Coupling between the individual MRAM cells instead. This Kopp ling can be cross-divisional (interlayer coupling) and / or exist within a given memory area (Intra Layer coupling). Because of this magnetostatic change The window for reading and / or writing processes becomes an interaction with regard to the magnetic field strength to be applied re duced. That means that in the operation of such a half conductor memory device for detecting or changing a Memory state of a given memory cell certain edge conditions with regard to the magnetic to be applied Field strength must be observed.
Da dies häufig nur mit einem erhöhten technischen Aufwand mög lich ist, sind aufgrund dieser magnetostatischen Wechselwir kungen, oder im allgemeinen der elektromagnetischen Wechsel wirkung, der Steigerung der Integrationsdichte bei Halbleiter speichereinrichtungen Grenzen gesetzt.Since this is often only possible with increased technical effort is due to this magnetostatic interaction kungen, or in general the electromagnetic change effect, increasing the integration density in semiconductors storage facilities set limits.
Bei einer gattungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass in direkt benachbarten Randbereichen des je weiligen Speicherbereichs zumindest zum Teil eine Abschirmein richtung vorgesehen ist, insbesondere ober- und/oder unterhalb des jeweiligen Speicherbereichs, und dass die Abschirmeinrich tung jeweils ausgebildet ist, im Betrieb der Halbleiterspei chereinrichtung elektromagnetische Felder, insbesondere aus und/oder gegenüber der Nachbarschaft des jeweiligen Speicher bereichs und/oder der Speicherelemente des jeweiligen Spei cherbereichs, jeweils im Wesentlichen abzuschirmen.In the case of a generic semiconductor memory device, it is provided that in directly adjacent edge areas of each some of the memory area is at least partially shielded direction is provided, especially above and / or below of the respective memory area, and that the shielding device device is formed in the operation of the semiconductor memory chereinrichtung electromagnetic fields, in particular from and / or with respect to the neighborhood of the respective store area and / or the memory elements of the respective Spei area, essentially shield each.
Es ist somit eine grundlegende Idee bei der gattungsgemäßen Halbleiterspeichereinrichtung in Randbereichen eines jeweiligen Speicherbereichs, und somit außerhalb des jeweiligen Speicherbereichs, eine Einrich tung auszubilden und vorzusehen, durch welche elektromagneti sche Felder, seien diese von extern eingekoppelt, oder auch im Innern des jeweiligen Speicherbereichs, zum Beispiel durch die einzelnen Speicherelemente oder Speicherzellen selbst erzeugt, abgeschirmt werden. Durch diese Abschirmung wird folglich im Gegensatz zum Stand der Technik, der unter Umständen störende Einfluss der elektromagnetischen Felder reduziert, und zwar bereichsintern, also zwischen Speicherzellen eines Speicherbe reichs und/oder bereichsübergreifend. Folglich kann die Inte grationsdichte der Speicherbereiche der erfindungsgemäßen Halbleiterspeichereinrichtung erhöht werden, ohne dass die Zu verlässigkeit der Halbleiterspeichereinrichtung im Betrieb Schaden nimmt. It is therefore a basic idea in the generic semiconductor memory device in edge areas of a respective memory area, and thus outside the respective memory area, a setup training and provide through which electromagnetic fields, be they coupled in externally, or also in Inside the respective storage area, for example by the individual memory elements or memory cells themselves generated, be shielded. This shielding is consequently in Contrary to the state of the art, which may be disruptive Influence of the electromagnetic fields reduced, namely within the area, i.e. between memory cells of a memory area across and / or across divisions. Consequently, the Inte Gration density of the memory areas of the invention Semiconductor memory device can be increased without the Zu reliability of the semiconductor memory device in operation Takes damage.
Eine derartige gattungsgemäße Halbleiterspeichereinrichtung ist zum Beispiel aus der DE 198 07 361 A1 bekannt. Dort wird eine Abschirmung gegen magnetische Streustrahlung für einen nichtflüchtigen MRAM-Speicher offenbart. Die magnetischen Streufelder werden dort durch eine Passivierungsschicht abge schirmt, die den nichtflüchtigen magneto-resistiven Speicher teilweise oder vollständig umgibt. Die besagte Passivierungs schicht enthält zur Abschirmung des nichtflüchtigen magneto resistiven Speichers gegen magnetische Streufelder nichtlei tende Ferritwerkstoffe, die dort auch in Form einer Schicht vorgesehen sein können, welche die intern erzeugten Magnet felder auf den nichtflüchtigen magneto-resistiven Speicher konzentrieren, um den Energiebedarf zu reduzieren.Such a generic semiconductor memory device is known for example from DE 198 07 361 A1. There will a shield against magnetic stray radiation for one Non-volatile MRAM memory disclosed. The magnetic Stray fields are removed there by a passivation layer shields the non-volatile magneto-resistive memory partially or completely surrounds. The said passivation layer contains to shield the non-volatile magneto resistive memory against magnetic stray fields ferrite materials, which are also in the form of a layer can be provided which the internally generated magnet fields on the non-volatile magneto-resistive memory focus to reduce energy consumption.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiterspei chereinrichtung zu schaffen, welche einen zuverlässigen Be trieb auch hohen Integrationsdichten ermöglicht.The invention has for its object a semiconductor memory chereinrichtung to create a reliable Be also enabled high integration densities.
Die Aufgabe wird bei einer gattungsgemäßen Halbleiterspei chereinrichtung erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Halbleiterspeichereinrichtung sind Ge genstand der abhängigen Unteransprüche. The task is in a generic semiconductor memory chereinrichtung invention by the characterizing Features of claim 1 solved. Advantageous further training the semiconductor memory device according to the invention are Ge subject of the dependent subclaims.
Erfin dungsgemäß ist es vorgesehen, dass die Abschirmeinrichtung ein weichmagnetisches Material, insbesondere eine weichmagnetische Legierung, zum Beispiel Permalloy, oder dergleichen, ein amorphes Material, insbeson dere eine amorphe Legierung, zum Beispiel CoFeSiB, CoZrB, oder dergleichen, ein nanokristallines Material, insbesondere eine nanokristalline Legierung, zum Beispiel FeNbCuSiB, oder der gleichen und/oder ein Gemisch oder eine Verbindung davon zu mindest enthält. OF INVENTION According to the invention, it is provided that the shielding device is a soft magnetic material, especially a soft magnetic alloy, for example Permalloy, or the like, an amorphous material, in particular an amorphous alloy, for example CoFeSiB, CoZrB, or the like, a nanocrystalline material, especially one nanocrystalline alloy, for example FeNbCuSiB, or the same and / or a mixture or a compound thereof contains at least.
Insbesondere ist es wesentlich, dass gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung die vorgesehene Ab schirmeinrichtung jeweils zur Abschirmung magnetischer Felder ausgebildet ist, und zwar insbesondere zur Bindung und/oder Bündelung des von den Speicherelementen eines jeweiligen Spei cherbereichs selbst erzeugten magnetischen Flusses. Dadurch wird in vorteilhafter Weise erreicht, dass im Innern eines je weiligen Speicherbereichs erzeugte magnetische Störfelder durch die außerhalb des jeweiligen Speicherbereichs angeordne te Abschirmeinrichtung quasi abgezogen, gebunden oder gebün delt werden. Dadurch wird die wechselseitige Beeinflussung der Speicherzellen ein und desselben Speicherbereichs reduziert.In particular, it is essential that according to a preferred Embodiment of the present invention the intended Ab shielding device for shielding magnetic fields is formed, in particular for binding and / or Bundling of the storage elements of a respective memory self-generated magnetic flux. Thereby is achieved in an advantageous manner that inside each generated magnetic interference fields through those arranged outside the respective memory area te shielding device quasi deducted, bound or burned be delt. This will influence the mutual influence of Memory cells of the same memory area reduced.
Bei einer weiteren bevorzugten Ausführungsform der vorliegen den Erfindung ist es vorgesehen, dass die Abschirmeinrichtung jeweils im Wesentlichen als Materialbereich ausgebildet ist, und zwar insbesondere als Schichtbereich oder dergleichen. Dies erfolgt bevorzugterweise, wie die Ausbildung der Halblei terspeichereinrichtung im übrigen, im Bereich eines Halblei tersubstrats. Dort wird dann die Abschirmeinrichtung als Mate rialbereich insbesondere in im Wesentlichen gleichförmiger, zusammenhängender und/oder unstrukturierter Form ausgebildet. Durch diese Maßnahme wird vermieden, dass sich aufgrund von Inhomogenitäten in der Abschirmeinrichtung, insbesondere in deren Materialbereich, Unregelmäßigkeiten in der Feldvertei lung ergeben.In a further preferred embodiment of the present the invention provides that the shielding device is essentially designed as a material area, in particular as a layer area or the like. This is preferably done like the formation of the half lead terspeichereinrichtung in the rest, in the region of a semi-lead tersubstrats. There the shielding device is then used as a mate rial area in particular in a substantially uniform, coherent and / or unstructured form. This measure avoids that due to Inhomogeneities in the shielding device, especially in their material range, irregularities in the field distribution result.
Vorteilhafterweise weist die Abschirmeinrichtung jeweils ein Material auf, welches eine relativ hohe magnetische Permeabi lität und/oder Suszeptibilität besitzt. Dadurch wird erreicht, dass die magnetischen Felder besonders effektiv abgeschirmt werden können bzw. dass der magnetische Fluss auf besonders effektive Art und Weise gebunden und/oder gebündelt werden kann.The shielding device advantageously has one Material that has a relatively high magnetic permeabi lity and / or susceptibility. This ensures that the magnetic fields are shielded particularly effectively can be or that the magnetic flux on particular effectively bound and / or bundled can.
Gemäß einer weiteren Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Ab schirmeinrichtung derart ausgebildet und/oder angeordnet ist, dass der, insbesondere minimale, Abstand zu Speicherelementen eines jeweiligen Speicherbereichs zumindest teilweise und/oder lokal den Abstand direkt benachbarter Speicherzellen des je weiligen Speicherbereichs unterschreitet. Durch diese Maßnahme wird gerade die bindende oder bündelnde Eigenschaft der Ab schirmeinrichtung im Hinblick auf den durch die Speicherzellen des jeweiligen Speicherbereichs selbst erzeugten magnetischen Flusses besonders gesteigert.According to a further embodiment of the invention Semiconductor memory device, it is provided that the Ab is designed and / or arranged in such a way that the, in particular minimal, distance to storage elements of a respective memory area at least partially and / or locally the distance of directly adjacent memory cells of each falls below the memory area. By this measure becomes the binding or bundling property of Ab shielding device with regard to the through the memory cells of the respective storage area self-generated magnetic River increased particularly.
Vorteilhafterweise wird dabei die Abschirmeinrichtung derart
ausgebildet und/oder angeordnet, dass die Beziehung
The shielding device is advantageously designed and / or arranged such that the relationship
1/5 ≦ d2/d1 ≦ 1
1/5 ≦ d2 / d1 ≦ 1
zumindest lokal im Wesentlichen erfüllt ist, wobei d1 den Ab stand direkt benachbarter Speicherzellen eines Speicherbe reichs und wobei d2 den Abstand der Speicherzellen von der Ab schirmeinrichtung bezeichnet.is at least locally essentially satisfied, with d1 the Ab stood directly adjacent memory cells of a memory area reichs and where d2 is the distance of the memory cells from the Ab called shielding device.
Dabei wird unter dem, insbesondere minimalen, Abstand d2 der Wert der größten Annäherung verstanden, der sich zwischen ei ner gegebenen Speicherzelle und einer Abschirmeinrichtung auf grund der Geometrie und aufgrund des Layouts ergibt. Dieser Abstand d2 bezieht sich demgemäß grundsätzlich auf alle Raum richtungen und auf alle räumlichen Anordnungen und Ausrichtun gen von Speicherzellen relativ zu Abschirmeinrichtungen.Here, the, in particular the minimum, distance d2 Understand the value of the greatest approximation between ei ner given memory cell and a shielding device because of the geometry and the layout. This Distance d2 therefore basically refers to all rooms directions and on all spatial arrangements and alignments gene of memory cells relative to shielding devices.
Eine besonders kompakte aber gleichwohl effektive Abschirmein richtung ergibt sich, wenn diese zumindest lokal eine Stärke D aufweist, die im Wesentlichen im Bereich von 2 bis 30 nm liegt.A particularly compact but effective shielding direction arises if this is at least locally a strength D which is essentially in the range from 2 to 30 nm lies.
Bei einer besonders kompakten Ausführungsform der erfindungs gemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Abschirmeinrichtung jeweils räumlich auf die Position oder Nachbarschaft der Speicherelemente des jeweiligen Speicherbe reichs begrenzt ausgebildet und/oder angeordnet ist.In a particularly compact embodiment of the Invention According to the semiconductor memory device, it is provided that the shielding device spatially to the position or Neighborhood of the storage elements of the respective storage area is limited and / or arranged.
Zur elektrischen Entkopplung der vorgesehenen Abschirmeinrich tung der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Abschirmeinrichtung jeweils im Wesent lichen elektrisch isoliert ausgebildet ist, insbesondere ge genüber sonstiger Schaltkreise des jeweiligen Speicherbereichs und/oder der Halbleiterspeichereinrichtung.For electrical decoupling of the shielding device provided device of the semiconductor memory device according to the invention it is provided that the shielding device is essentially each Lichen is electrically isolated, in particular ge compared to other circuits in the respective memory area and / or the semiconductor memory device.
Besonders vorteilhaft im Hinblick auf die Steigerung der Inte grationsdichte ist es, wenn eine Mehrzahl von Speicherberei chen vorgesehen ist und wenn zwischen direkt benachbarten Speicherbereichen jeweils eine Abschirmeinrichtung vorgesehen ist. Dies gewährleistet, dass die benachbarten Speicherberei che sich nicht gegenseitig beeinflussen können.Particularly advantageous in terms of increasing the inte It is tight when there is a plurality of storage areas Chen is provided and if between directly adjacent A shielding device is provided for each memory area is. This ensures that the neighboring storage area can not influence each other.
Dies ist insbesondere dann von Vorteil, wenn als Speicherbe reiche jeweils schichtartig und/oder matrixartig ausgebildete Anordnungen von Speicherzellen, insbesondere von MRAM-Spei cherzellen oder dergleichen, vorgesehen sind.This is particularly advantageous if as storage area rich layered and / or matrix-like Arrangements of memory cells, in particular MRAM memory cher cells or the like are provided.
Vorteilhafterweise sind bei der erfindungsgemäßen Halbleiter speichereinrichtung nach die Speicherelemente jeweils als MRAM-Zellen oder dergleichen ausgebildet, insbesondere mit ei ner zwischen einem ersten Material und einem zweiten Material vorgesehenen Tunnelbarriere.The semiconductors according to the invention are advantageous storage device according to the storage elements each as MRAM cells or the like formed, in particular with egg ner between a first material and a second material provided tunnel barrier.
Dabei ist es ferner in bevorzugter Weise vorgesehen, dass das erste Material ein hartmagnetisches Material und das zweite Material ein weichmagnetisches Material ist oder enthält. Die Rollen der beiden Materialien kann auch ausgestauscht oder um gekehrt sein. Insbesondere sind jeweils ein im Wesentlichen ferromagnetisches Material oder dergleichen und/oder insbeson dere ein Metall vorgesehen.It is also preferably provided that the first material is a hard magnetic material and the second Material is or contains a soft magnetic material. The Rolls of the two materials can also be exchanged or turned around be swept. In particular, each is essentially one ferromagnetic material or the like and / or in particular which provided a metal.
Gemäß einer anderen Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Ab schirmeinrichtung jeweils zur Abschirmung von vom ersten und/oder vom zweiten Material als Streufeldquellen erzeugten elektromagnetischen Streufeldern ausgebildet ist, insbesondere von Streufeldern, die beim Umschalten und/oder Magnetisie rungswechsel der weichmagnetischen Schicht entstehen.According to another embodiment of the invention Semiconductor memory device, it is provided that the Ab shielding device each for shielding from the first and / or generated by the second material as stray field sources electromagnetic stray fields is formed, in particular of stray fields that occur when switching and / or magnetizing change in the soft magnetic layer.
Weitere Aspekte der vorliegenden Erfindung ergeben sich aus
den folgenden Anmerkungen:
Stapelartig angeordnete MRAM-Speichereinrichtungen oder soge
nannte stacked MRAMs weisen mehrere Schichten magnetischer
Tunnelverbindungen auf. Bei MRAM-Anordnungen mit hoher Inte
grationsdichte können die innerhalb der jeweiligen Schichten
und die zwischen den Schichten stattfindenden magnetischen,
insbesondere magnetostatischen, Kopplungen zwischen den unter
schiedlichen magnetischen Speicherelementen zu einer merkli
chen Verminderung der Fensterbereiche für Lese- und
Schreibvorgänge führen.Further aspects of the present invention result from the following comments:
MRAM memory devices arranged in a stack or so-called stacked MRAMs have several layers of magnetic tunnel connections. In the case of MRAM arrangements with a high integration density, the magnetic, in particular magnetostatic, couplings between the respective layers and between the layers can lead to a noticeable reduction in the window areas for reading and writing processes.
Insbesondere die magnetostatische Kopplung entsteht aufgrund von Dipolwechselwirkungen zwischen unterschiedlichen magneti schen Bereichen der Speicherelemente. Diese Wechselwirkung ist nur von kurzreichweitiger Natur. Aufgrund dessen wird bei her kömmlichen Halbleiterspeichereinrichtungen auf MRAM-Basis zur magnetischen Entkopplung einfach der lineare Abstand direkt benachbarter Speicherelemente erhöht, um die gegenseitige ma gnetische Kopplung zu senken und somit die Wahrscheinlichkeit eines fehlerhaften Betriebs zu mindern.Magnetostatic coupling in particular arises due to of dipole interactions between different magneti areas of the memory elements. This interaction is only of short range nature. Because of this, at conventional semiconductor memory devices based on MRAM magnetic decoupling simply the linear distance directly adjacent storage elements increased to the mutual ma lower the magnetic coupling and thus the probability to reduce faulty operation.
Nachteilig an dieser herkömmlichen Vorgehensweise ist jedoch, dass dadurch die Integrationsdichte der Speichermatrix über eine bestimmte Schranke hinaus nicht weiter erhöht werden kann.However, a disadvantage of this conventional procedure is that that thereby the integration density of the memory matrix over beyond a certain limit can.
Zur Lösung dieser Problematik wird erfindungsgemäß vorgeschla gen, Abschirmeinrichtungen oder Abschirmbereiche in der direk ten Nachbarschaft eines Speicherbereichs der Halbleiterspei chereinrichtung, insbesondere oberhalb oder unterhalb der An ordnung der Speicherzellen, auszubilden. Der Abschirmbereich weist jeweils ein Material mit hoher Permeabilität auf. Der Bereich wird vorteilhafterweise nicht strukturiert, so dass sein lokales Magnetisierungsverhalten das Verhalten der magne tischen Speicherzellen nicht beeinflusst und so dass eine mög lichst einfache Integration in dem Produktionsprozess möglich ist. To solve this problem, the invention proposes shielding devices or shielding areas in the direct th neighborhood of a memory area of the semiconductor memory chereinrichtung, especially above or below the An order of the memory cells. The shielding area each has a material with high permeability. The The area is advantageously not structured, so that its local magnetization behavior the behavior of the magne table memory cells and so that a possible Integration in the production process is as simple as possible is.
Zur Unterdrückung der magnetostatischen Kopplungseffekte in nerhalb einer Speicherschicht zwischen unterschiedlichen ma gnetischen Speicherzellen wird vorgeschlagen, den Abstand der Speicherzellen zum Abschirmungsbereich oder zur Speicherein richtung kleiner auszubilden als den Abstand direkt benachbar ter Speicherzellen des Speicherbereichs.To suppress the magnetostatic coupling effects in within a storage layer between different ma gnetic memory cells is suggested the distance of the Storage cells for the shielding area or for storage to make the direction smaller than the distance directly adjacent ter memory cells of the memory area.
Der Abschirmbereich oder die Abschirmeinrichtung besteht vor teilhafterweise aus einem Materialbereich, welcher vorzugswei se magnetische Legierungen, amorphe Legierungen, nanokristal line Legierungen oder dergleichen aufweist.The shielding area or the shielding device is provided partially from a material range, which preferably two se magnetic alloys, amorphous alloys, nanocrystals line alloys or the like.
Insgesamt gesehen ergeben sich aufgrund der Ausgestaltung der
erfindungsgemäßen Halbleiterspeichereinrichtung folgende wei
tere Vorteile:
Bei Halbleiterspeichereinrichtungen mit mehreren Speicher
schichten können zwischen direkt benachbarten Speicherschich
ten oder Speicherbereichen dort angeordnete Abschirmbereiche
oder Abschirmeinrichtungen gemeinsam genutzt werden. Es ist
somit ausreichend, pro Speicherschicht jeweils oberhalb der
Speicherschicht eine Abschirmeinrichtung oder einen Abschirm
bereich vorzusehen, wobei dann die unterste Speicherschicht
des Speicherstapels zusätzlich abschließend ebenfalls eine
nach unten hin begrenzende Abschirmeinrichtung oder einen ent
sprechenden Abschirmbereich enthält.Overall, the following further advantages result from the configuration of the semiconductor memory device according to the invention:
In the case of semiconductor memory devices with a plurality of memory layers, shielding areas or shielding devices arranged there between directly adjacent memory layers or memory areas can be shared. It is therefore sufficient to provide a shielding device or a shielding area for each storage layer above the storage layer, in which case the bottom storage layer of the storage stack additionally also contains a downwardly limiting shielding device or a corresponding shielding area.
Aufgrund der erfindungsgemäßen vorgesehenen Abschirmbereiche oder Abschirmeinrichtungen zwischen benachbarten Speicherbe reichen oder Speicherschichten findet eine magnetische Ab schirmung dieser benachbarten Speicherbereiche oder Speicher schichten statt, so dass ein Übersprechen zwischen benachbart ausgebildeten Speicherbereichen zumindest reduziert wird. Because of the shielding areas provided according to the invention or shielding devices between adjacent storage areas range or storage layers finds a magnetic ab shielding of these adjacent memory areas or memories instead of layers, so that crosstalk between neighboring trained storage areas is at least reduced.
Die aufgrund der elektrischen Ströme in den Wortleitungen und Bitleitungen erzeugten magnetischen Felder für die Lese- und Schreibprozesse werden aufgrund von Spiegelungseffekten durch die Abschirmbereiche und Abschirmeinrichtungen verstärkt, wo durch die Zuverlässigkeit der entsprechenden Lese- und/oder Schreibprozesse gesteigert wird.The due to the electrical currents in the word lines and Bit lines generated magnetic fields for the read and Writing processes are due to reflection effects the shielding areas and shielding devices reinforced where through the reliability of the corresponding reading and / or Writing processes is increased.
Die Erfindung wird nachfolgend anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen der erfindungsgemäßen Halbleiterspeichereinrichtung näher erläu tert.The invention is described below using a schematic Drawing based on preferred embodiments of the semiconductor memory device according to the invention tert.
Fig. 1 ist eine geschnittene Seitenansicht einer Ausfüh rungsform der erfindungsgemäßen Halbleiterspei chereinrichtung. Fig. 1 is a sectional side view of one embodiment of the invention Halbleiterspei chereinrichtung.
Fig. 2 ist eine geschnittene Seitenansicht einer anderen Ausführungsform der erfindungsgemäßen Halbleiter speichereinrichtung. Fig. 2 is a sectional side view of another embodiment of the semiconductor memory device according to the invention.
Fig. 1 zeigt eine geschnittene Seitenansicht einer ersten Aus führungsform der erfindungsgemäßen Halbleiterspeichereinrich tung 1, bei welcher ein einziger Speicherbereich 2 vorgesehen ist, welcher als eine horizontal ausgebildete Anordnung einer Mehrzahl von MRAM-Speicherzellen 3 in Matrixform ausgebildet ist. Fig. 1 shows a sectional side view of a first one of the guide form the semiconductor spoke pure Rich inventive device 1, is in which a single memory area 2 is provided, which as a horizontally formed assembly is formed of a plurality of MRAM memory cells 3 in matrix form.
Jede Speicherzelle 3 besteht im Wesentlichen aus einer Tunnel barriere TB, welche zwischen einem ersten Metall M1 und einem zweiten Metall M2 angeordnet ist. Zum Abgriff und zur Adres sierung der Speicherzellen 3 sind Bitleitungen 4 und Wortlei tungen 6 als Metallisierungsbereiche ausgebildet, welche gege benenfalls mit entsprechenden Diffusionsbarrieren 5 ausgebil det sind. Die Metallschichten M1, M2 bewirken im Betrieb neben der gewünschten Beeinflussung der Tunnelbarriere TB unter an derem auch die Enstehung von elektromagnetischen Streufeldern, insbesondere von Magnetfeldern und/oder insbesondere beim Ma gnetisierungswechsel der weichmagnetischen Schicht M2, die es erfindungsgemäß mittels der vorgesehenen Abschirmeinrichtung abzuschirmen gilt.Each memory cell 3 essentially consists of a tunnel barrier TB, which is arranged between a first metal M1 and a second metal M2. For tapping and addressing the memory cells 3 , bit lines 4 and word lines 6 are formed as metallization areas, which are optionally formed with corresponding diffusion barriers 5 . In operation, the metal layers M1, M2, in addition to influencing the tunnel barrier TB as desired, also give rise to electromagnetic stray fields, in particular magnetic fields and / or in particular when the magnetization change of the soft magnetic layer M2, which, according to the invention, is to be shielded by means of the shielding device provided.
Zur elektromagnetischen und insbesondere magnetischen Abschir mung und zur Bündelung und Bindung im Inneren des Speicherbe reichs 2 durch die Speicherzellen 3 erzeugter magnetischer Flüsse sind oberhalb und unterhalb des Speicherbereichs 2 je weils Abschirmbereiche 10 oder Abschirmeinrichtungen 10 vorge sehen, wobei der untere Abschirmbereich 10 eine Ausnehmung 8a aufweist, durch welche über einen Kontaktbereich 8 eine Kon taktierung mit einem unteren Bereich 20 des Halbleitersub strats und einer entsprechenden CMOS-Verschaltung vorgesehen ist.For electromagnetic and in particular magnetic shielding and for bundling and binding in the interior of the storage area 2 generated by the storage cells 3 magnetic fluxes above and below the storage area 2 each because shielding areas 10 or shielding devices 10 are provided, the lower shielding area 10 having a recess 8 a, through which contact is provided via a contact area 8, contact with a lower area 20 of the semiconductor substrate and a corresponding CMOS circuit.
Fig. 2 zeigt ebenfalls in geschnittener Seitenansicht eine an dere Ausführungsform der erfindungsgemäßen Halbleiterspei chereinrichtung 1, bei welcher drei Speicherbereiche 2-1, 2-2 und 2-3 vorgesehen sind. Die sonstigen Elemente der Ausfüh rungsform der Fig. 2 entsprechen im Wesentlichen denen der Ausführungsform der Fig. 1, sie erhalten daher identische Be zugszeichen, und ihre Beschreibung wird an dieser Stelle nicht wiederholt. Fig. 2 also shows a sectional side view of another embodiment of the semiconductor storage device 1 according to the invention, in which three memory areas 2-1 , 2-2 and 2-3 are provided. The other elements of the embodiment of FIG. 2 essentially correspond to those of the embodiment of FIG. 1, they are therefore given identical reference numerals, and their description is not repeated here.
Zur Abschirmung der drei voneinander beabstandet angeordneten Speicherbereiche 2-1, 2-2 und 2-3 gegeneinander sind zwischen den jeweiligen Speicherbereichen 2-1, 2-2, 2-3 Abschirmberei che 10 oder Abschirmeinrichtungen 10 vorgesehen, so dass eine wechselseitige Beeinflussung der drei Speicherbereiche 2-1, 2- 2 und 2-3 sowie interne Beeinflussungen und Beeinflussungen von außen weitestgehend unterdrückt werden.To shield the three spaced-apart storage areas 2-1 , 2-2 and 2-3 against each other, shielding areas 10 or shielding devices 10 are provided between the respective storage areas 2-1 , 2-2 , 2-3 , so that a mutual influence of the three memory areas 2-1, 2- 2 and 2-3 as well as internal influences and external influences are largely suppressed.
Die Darstellungen der Fig. 1 und 2 sind nicht maßstabsgetreu. Insbesondere ist die vorteilhafte Bedingung 1/5 ≦ d2/d1 ≦ 1 nicht dargestellt oder entnehmbar. Der Abstand d2 ist in Bezug auf die jeweils darüber angeordnete Abschirmeinrichtung 10 eingezeichnet. Dieser Abstand d2 und die genannte Abstandsei genschaft beziehen sich auf sämtliche Orientierungen und Raum richtungen, z. B. auch auf Abschirmeinrichtungen 10 unterhalb von Speicherelementen 3. The representations of FIGS. 1 and 2 are not to scale. In particular, the advantageous condition 1/5 ≦ d2 / d1 ≦ 1 is not shown or can be removed. The distance d2 is shown in relation to the shielding device 10 arranged above it. This distance d2 and the distance property mentioned relate to all orientations and spatial directions, for. B. also on shielding devices 10 below storage elements 3 .
11
Halbleiterspeichereinrichtung
Semiconductor memory device
22
Speicherbereich/Speicherzellenanordnung
Storage area / memory cell array
33
Speicherelement/Speicherzelle
Storage element / memory cell
44
Zugriffsleitungseinrichtung/Bitleitung
Access line device / bit line
55
Diffusionsbarriere
diffusion barrier
66
Zugriffsleitungseinrichtung/Wortleitung
Access line device / word line
88th
Kontakt
Contact
88th
a Ausnehmung
a recess
1010
Abschirmeinrichtung/-bereich
Shielding / range
2020
Halbleitersubstrat
Semiconductor substrate
2222
Halbleitersubstrat
D Stärke/Dicke Abschirmbereich
d1 Abstand benachbarter Speicherelemente
d2 Abstand Speicherelement/Abschirmbereich
M1, M2 Metallbereich
TB Tunnelbereich/-barriere
Semiconductor substrate
D Thickness / thickness shielding area
d1 distance of adjacent storage elements
d2 distance of the storage element / shielding area
M1, M2 metal area
TB tunnel area / barrier
Claims (14)
wobei in direkt benachbarten Randbereichen (2a) des jewei ligen Speicherbereichs (2) zumindest zum Teil eine Ab schirmeinrichtung (10) vorgesehen ist, insbesondere ober- und/oder unterhalb des jeweiligen Speicherbereichs (2), und
wobei die Abschirmeinrichtung (10) jeweils ausgebildet ist, im Betrieb der Halbleiterspeichereinrichtung (1) elektro magnetische Felder aus und/oder gegenüber der Nachbarschaft des jeweiligen Speicherbereichs (2) und/oder der Speicher elemente (3) des jeweiligen Speicherbereichs (2) jeweils im Wesentlichen abzuschirmen,
dadurch gekennzeichnet,
dass die Abschirmeinrichtung (10) ein weichmagnetisches Mate rial, insbesondere eine weichmagnetische Legierung, zum Bei spiel Permalloy, oder dergleichen, ein amorphes Material, insbesondere eine amorphe Legierung, zum Beispiel CoFeSiB, CoZrB, oder dergleichen, ein nanokristallines Material, ins besondere eine nanokristalline Legierung, zum Beispiel FeNbCuSiB, oder dergleichen und/oder ein Gemisch oder eine Verbindung davon zumindest enthält.1. A semiconductor memory device, in particular an MRAM memory device or the like, with a memory area ( 2 ) having at least one memory element ( 3 ) or cells,
being provided in directly adjacent edge regions (2 a) of the jewei time storage area (2) at least in part from a screen arrangement (10), in particular above and / or below the respective memory area (2), and
wherein the shielding device ( 10 ) is designed in each case during operation of the semiconductor memory device ( 1 ) electromagnetic fields from and / or with respect to the vicinity of the respective memory area ( 2 ) and / or the memory elements ( 3 ) of the respective memory area ( 2 ) in each case Shield essentially
characterized by
that the shielding device ( 10 ) is a soft magnetic material, in particular a soft magnetic alloy, for example Permalloy, or the like, an amorphous material, in particular an amorphous alloy, for example CoFeSiB, CoZrB, or the like, a nanocrystalline material, in particular a nanocrystalline Alloy, for example FeNbCuSiB, or the like and / or a mixture or a compound thereof at least contains.
1/5 ≦ d2/d1 ≦ 1
zumindest lokal im Wesentlichen erfüllt ist, wobei d1 der Abstand direkt benachbarter Speicherelemente (3) eines Speicherbereichs (2) und wobei d2 der Abstand der Spei cherelemente (3) von der Abschirmeinrichtung (10) bezeichnen.6. The semiconductor memory device according to claim 5, characterized in that the shielding device ( 10 ) is designed and / or arranged such that the relationship
1/5 ≦ d2 / d1 ≦ 1
is at least locally essentially fulfilled, where d1 denotes the distance between directly adjacent storage elements ( 3 ) of a storage area ( 2 ) and d2 denotes the distance between the storage elements ( 3 ) from the shielding device ( 10 ).
dass eine Mehrzahl von Speicherbereichen (2-1, 2-2, 2-3) vorgesehen ist, und
dass zwischen direkt benachbarten Speicherbereichen (2-1, 2-2, 2-3) jeweils eine Abschirmeinrichtung (10) vorgesehen ist.10. The semiconductor memory device according to one of the preceding claims, characterized in that
that a plurality of memory areas ( 2-1 , 2-2 , 2-3 ) are provided, and
that a shielding device ( 10 ) is provided between directly adjacent storage areas ( 2-1 , 2-2 , 2-3 ).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10103314A DE10103314C2 (en) | 2001-01-25 | 2001-01-25 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10103314A DE10103314C2 (en) | 2001-01-25 | 2001-01-25 | Semiconductor memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10103314A1 DE10103314A1 (en) | 2002-08-14 |
DE10103314C2 true DE10103314C2 (en) | 2003-05-22 |
Family
ID=7671713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10103314A Expired - Fee Related DE10103314C2 (en) | 2001-01-25 | 2001-01-25 | Semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10103314C2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10142594A1 (en) * | 2001-08-31 | 2003-03-27 | Infineon Technologies Ag | Bias magnetic field compensation arrangement for magnetoresistive memory cell uses compensation layers magnetised for compensating bias magnetic field in memory layer |
JP4013140B2 (en) * | 2003-01-15 | 2007-11-28 | ソニー株式会社 | Magnetic memory device |
US6940153B2 (en) | 2003-02-05 | 2005-09-06 | Hewlett-Packard Development Company, L.P. | Magnetic shielding for magnetic random access memory card |
DE102007049786A1 (en) * | 2007-10-17 | 2009-04-23 | Qimonda Ag | Integrated circuit has multiple resistance change memory cells, where each memory cell has top electrode, bottom electrode and resistance changing material provided between top electrode and bottom electrode |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19807361A1 (en) * | 1997-02-25 | 1998-08-27 | Motorola Inc | Screening non-volatile magnetoresistive memory |
-
2001
- 2001-01-25 DE DE10103314A patent/DE10103314C2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19807361A1 (en) * | 1997-02-25 | 1998-08-27 | Motorola Inc | Screening non-volatile magnetoresistive memory |
Also Published As
Publication number | Publication date |
---|---|
DE10103314A1 (en) | 2002-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60216838T2 (en) | Magnetoresistive element, memory element with this magnetoresistive element, and recording / reproducing method for the memory element | |
EP1148511B1 (en) | MRAM memory | |
DE10249869B4 (en) | A magnetic thin film memory device for performing a data writing operation by applying a magnetic field | |
DE60201625T2 (en) | Semiconductor memory arrangement with magnetic resistance element and manufacturing method | |
DE60308568T2 (en) | Magnetic yoke in MRAM to reduce programming power consumption and manufacturing process | |
DE2422927C2 (en) | Integrated arrangement of magnetic display elements | |
DE10355273B4 (en) | Magnetic Random Access Memory (MRAM) with non-parallel main and reference magnetoresistors | |
DE69738561T2 (en) | Thin-film magnetic head | |
DE69923244T2 (en) | Magnetoresistive memory arrangements | |
DE10305823B4 (en) | Magnetoresistance effect element and magnetic memory with such | |
DE602005001829T2 (en) | Magnetic multi-bit random access memory device and its writing method | |
DE60108543T2 (en) | Improved reference layer structure in a magnetic memory cell | |
DE69629264T2 (en) | Ferromagnetic GMR material | |
DE19807361A1 (en) | Screening non-volatile magnetoresistive memory | |
DE102016006651A1 (en) | SWITCHING DEVICE WITH VOLTAGE-CONTROLLED MAGNETIC ANISOTROPY USING AN EXTERNAL FERROMAGNETIC VORMAGNETIZATION FILM | |
DE60300157T2 (en) | Magnetic storage unit and magnetic storage matrix | |
DE112013006657T5 (en) | Highly stable spintronic memory | |
DE60226005T2 (en) | NOT ORTHOGONAL MRAM SETUP | |
DE102006001108A1 (en) | Magnetoresistive memory element with stack structure | |
EP1412948A2 (en) | Magnetic memory unit and magnetic memory array | |
DE112020004221T5 (en) | STRUCTURE SUITABLE FOR BEOL INTEGRATION WITH A MODIFIED DOUBLE MAGNETIC TUNNEL JUNCTION | |
DE19804339C2 (en) | Spin valve magnetoresistive head and manufacturing method therefor | |
DE10057820A1 (en) | Magnetic element and magnetic storage device | |
DE112017001644T5 (en) | NON-VOLATILE MEMORY DEVICE AND METHOD FOR PRODUCING NON-VOLATILE MEMORY DEVICE | |
DE60203677T2 (en) | Method for changing the switching field properties of magnetic tunnel junctions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |