DE10101978A1

DE10101978A1 - Circuit structure for triggering a charge has a series circuit with a source of power, a triggering circuit and a system for evaluating voltage.

Info

Publication number: DE10101978A1
Application number: DE10101978A
Authority: DE
Inventors: Leo Aichriedler; Franz Wachter
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-01-17
Filing date: 2001-01-17
Publication date: 2002-07-25
Anticipated expiration: 2021-01-18
Also published as: DE10101978B4

Abstract

A series connection has a source of power (lq), a charge (Z) and a controllable resistor (M1) wired between first (V1) and second (V2) terminals for a voltage supply (Uvz). A first triggering circuit (10) has an input (101) and an output (103) connected to a control connector (G) for the controllable resistor. The source of power lies between first (K1) and second (K2) nodes for the series connection.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Ansteuerung einer Last gemäß den Merkmalen des Oberbeg riffs des Anspruchs 1.The present invention relates to a circuit arrangement to control a load according to the characteristics of the upper beg riffs of claim 1.

Eine solche Schaltungsanordnung ist beispielsweise aus der deutschen Patentschrift 198 08 987 C1 bekannt und in Fig. 1 dargestellt.Such a circuit arrangement is known for example from German patent specification 198 08 987 C1 and is shown in FIG. 1.

Die bekannte Schaltungsanordnung weist eine Reihenschaltung mit einem ersten MOS-Transistor 1, einer Last 3 und einem zweiten MOS-Transistors 2 auf, wobei die Reihenschaltung an eine Versorgungsspannung U_DD2 angeschlossen ist. Zur Ansteue rung des ersten MOS-Transistors 1 ist eine erste Ansteuer schaltung 2 und zur Ansteuerung des zweiten MOS-Transistors 2 ist eine zweite Ansteuerschaltung 5 vorgesehen, wobei ein Ausgang der ersten Ansteuerschaltung 2 an den Gate-Anschluss des ersten Transistors 1 und ein Ausgang der zweiten Ansteu erschaltung 5 an den Gate-Anschluss des zweiten Transistors 3 angeschlossen ist. In Reihe zu den Transistoren 1, 2 und der Last 3 ist ein Strommesswiderstand 6 geschaltet, der an die zweite 5 Ansteuerschaltung angeschlossen ist.The known circuit arrangement has a series circuit with a first MOS transistor 1 , a load 3 and a second MOS transistor 2 , the series circuit being connected to a supply voltage U _DD2 . For driving the first MOS transistor 1 , a first drive circuit 2 and for driving the second MOS transistor 2 , a second drive circuit 5 is provided, with an output of the first drive circuit 2 to the gate terminal of the first transistor 1 and an output the second control circuit 5 is connected to the gate terminal of the second transistor 3 . A current measuring resistor 6 is connected in series with the transistors 1 , 2 and the load 3 and is connected to the second 5 control circuit.

Der zweite Transistor 2 dessen Ansteuerschaltung 5 und der Strommesswiderstand 6 funktionieren als Stromquelle, wobei die Ansteuerschaltung 5 abhängig von der über dem Strommess widerstand 6 anliegenden Spannung den zweiten Transistor 2 so ansteuert, dass der Stromfluss durch die Last 3 konstant ist.The second transistor 2, its drive circuit 5 and the current measurement resistor 6 function as a current source, the drive circuit 5 driving the second transistor 2 depending on the voltage present across the current measurement resistor 6 in such a way that the current flow through the load 3 is constant.

Die Last 3 ist insbesondere eine Zündpille eines Kraftfahr zeug-Airbags, die dazu dient, eine Treibladung im Falle eines Unfalls zu zünden, um den Airbag aufzublasen. Zur Zündung des Airbags ist es dabei erforderlich, dass die Zündpille 3 für eine vorbestimmte Zeitdauer von einem vorgegebenen Strom durchflossen wird. Ein üblicher Wert für diesen Strom ist 2A und ein üblicher Wert für diese Zeitdauer ist 2 ms. Aufgabe der MOS-Transistoren 1, 2 ist es dabei, diese Stromversor gung der Zündpille auch bei auftretenden Störungen im Falle eines Unfalls zu gewährleisten. Eine übliche Störung betrifft Schwankungen der Versorgungsspannung. Häufig kommt es bei Un fällen zu einer Unterbrechung der Spannungsversorgung im Kraftfahrzeug. Die Spannung- und Stromversorgung von Sicher heitskomponenten, wie der Reihenschaltung aus den Transisto ren 1, 2 und der Zündpille 3 wird dann durch einen Kondensa tor übernommen, wobei es hierdurch zu einem Anstieg der Ver sorgungsspannung von sonst üblichen 12 V auf 40 V und mehr kom men kann.The load 3 is in particular a squib of a motor vehicle airbag, which serves to ignite a propellant charge in the event of an accident in order to inflate the airbag. To ignite the airbag, it is necessary for a predetermined current to flow through the squib 3 for a predetermined period of time. A common value for this current is 2A and a common value for this period is 2 ms. The task of the MOS transistors 1 , 2 is to ensure this Stromversor supply the squib even in the event of malfunctions in the event of an accident. A common fault affects fluctuations in the supply voltage. Frequently there is an interruption in the voltage supply in the motor vehicle in the event of an accident. The voltage and power supply of safety components, such as the series circuit from the Transisto ren 1 , 2 and the squib 3 is then taken over by a capacitor, thereby causing the supply voltage to rise from the usual 12 V to 40 V and more can come.

Um die Verlustleistung im Falle eines solchen Spannungsan stiegs auf beide Transistoren 1, 2 zu verteilen ist eine Ze nerdiode an den Gate-Anschluss des ersten Transistors 1 ange schlossen, die bei Erreichen der Zenerspannung zwischen dem Gate-Anschluss und einem Bezugspotential das Potential an der Gate-Elektrode auf dem Wert der Zenerspannung festhält, um dadurch die Leitfähigkeit des ersten Transistors 1 bei einem weiteren Ansteigen der Spannung über der Reihenschaltung zu verringern und um dadurch den Spannungsabfall, bzw. die Ver lustleistung an dem ersten Transistor 1 zu erhöhen. Die Auf teilung der Verlustleistung auf die beiden Transistoren bei einer erhöhten Versorgungsspannung hat den Vorteil, dass der strombegrenzende zweite Transistor 4 nicht darauf ausgelegt werden muss, annäherungsweise die gesamte Verlustleistung aufzunehmen, was zu erheblich größeren Abmessungen dieses Transistors 2 führen würde.In order to distribute the power loss in the case of such a voltage increase to both transistors 1 , 2 , a ze ner diode is connected to the gate terminal of the first transistor 1 , which, when the Zener voltage between the gate terminal and a reference potential is reached, has the potential at Holds the gate electrode to the value of the zener voltage, thereby reducing the conductivity of the first transistor 1 when the voltage across the series circuit rises further and thereby increasing the voltage drop or the power loss at the first transistor 1 . The distribution of the power loss on the two transistors with an increased supply voltage has the advantage that the current-limiting second transistor 4 does not have to be designed to take up approximately the entire power loss, which would lead to considerably larger dimensions of this transistor 2 .

Der vorliegenden Erfindung liegt die Aufgabe zugrunde eine verbesserte Schaltungsanordnung zur Ansteuerung einer Last, insbesondere zur Ansteuerung einer Zündpille eines Airbags, zur Verfügung zu stellen. The present invention is based on the object improved circuit arrangement for controlling a load, in particular for controlling an airbag squib, to provide.

Diese Aufgabe wird durch eine Schaltungsanordnung gemäß den Merkmalen des Anspruchs 1 gelöst.This object is achieved by a circuit arrangement according to the Features of claim 1 solved.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.Advantageous embodiments of the invention are the subject of subclaims.

Die erfindungsgemäße Schaltungsanordnung zur Ansteuerung ei ner Last weist eine Reihenschaltung mit einer Stromquelle, der Last und einem steuerbaren Widerstand auf, wobei die Rei henschaltung zwischen einer ersten Klemme und einer zweiten Klemme für eine Versorgungsspannung verschaltet ist. Die Schaltungsanordnung weist des weiteren eine erste Ansteuer schaltung mit einem Ausgang, der an einen Steueranschluss des steuerbaren Widerstandes angeschlossen ist, und mit einem Eingang auf. Erfindungsgemäß ist eine Spannungsbewertungsan ordnung vorhanden, die ein Spannungssignal zur Verfügung stellt, das von einer Spannung zwischen einem ersten Knoten und einem zweiten Knoten der Reihenschaltung abhängig ist und das dem Eingang der ersten Ansteuerschaltung zugeführt ist. Die Stromquelle liegt zwischen dem ersten und zweiten Knoten der Reihenschaltung.The circuit arrangement according to the invention for controlling egg ner load has a series connection with a current source, the load and a controllable resistor, the Rei circuit between a first terminal and a second Terminal is connected for a supply voltage. The Circuit arrangement also has a first control circuit with an output connected to a control connection of the controllable resistor is connected, and with a Entrance on. According to the invention is a voltage evaluation order available that a voltage signal is available represents that of a voltage between a first node and a second node of the series connection is dependent and which is fed to the input of the first control circuit. The power source is between the first and second nodes the series connection.

Bei der erfindungsgemäßen Schaltungsanordnung wird die Leit fähigkeit des steuerbaren Widerstandes abhängig von der zwi schen dem ersten und zweiten Knoten anliegenden Spannung ein gestellt. Dabei ist gemäß einer ersten Ausführungsform der Erfindung vorgesehen, dass nur die Stromquelle zwischen dem ersten und zweiten Knoten liegt, wodurch die Ansteuerung des steuerbaren Widerstands nur abhängig von der Spannung über der Stromquelle erfolgt. Gemäß einer weiteren Ausführungsform ist vorgesehen, dass die Stromquelle in Reihe zu der Last zwischen dem ersten und zweiten Knoten liegt, so dass die An steuerung des steuerbaren Widerstandes bei dieser Ausfüh rungsform abhängig von der Spannung über der Stromquelle und der Last erfolgt. In the circuit arrangement according to the invention, the guide ability of controllable resistance depending on the two between the first and second nodes posed. According to a first embodiment, the Invention provided that only the power source between the first and second nodes lies, whereby the control of the controllable resistance only dependent on the voltage above the power source. According to a further embodiment it is intended that the power source be in series with the load lies between the first and second nodes, so that the An control of the controllable resistance in this version form depending on the voltage across the power source and the load takes place.

Bei der erfindungsgemäßen Schaltungsanordnung wird der steu erbare Widerstand vorzugsweise so angesteuert, dass dessen Widerstand steigt, wenn die Spannung zwischen dem ersten und zweiten Knoten einen vorgegebenen Wert übersteigt. Bei einem konstanten Strom durch die Reihenschaltung aus Stromquelle, Last und steuerbarem Widerstand steigt dadurch die an dem steuerbaren Widerstand anfallende Verlustleistung. Bei klei nen Spannungen zwischen dem ersten und zweiten Knoten wird die Verlustleistung dadurch größtenteils von der Stromquelle übernommen, während bei steigender Spannung zwischen dem ers ten und zweiten Knoten der Anteil des steuerbaren Widerstan des an der Verlustleitung steigt. Die Nutzleistung der Last bleibt unabhängig von der Versorgungsspannung, bzw. der Span nung zwischen dem ersten und zweiten Knoten, in etwa kon stant.In the circuit arrangement according to the invention, the steu Erbare resistance preferably controlled so that its Resistance increases when the voltage between the first and second node exceeds a predetermined value. At a constant current through the series connection from current source, This increases the load and controllable resistance controllable resistance power loss. At klei tensions between the first and second nodes most of the power loss from the power source taken over, while with increasing voltage between the ers th and second nodes the share of controllable resistance of the loss line rises. The useful power of the load remains independent of the supply voltage or the span between the first and second nodes, approximately kon constant.

Der steuerbare Widerstand ist vorzugsweise als MOS-Transistor ausgebildet, dessen Gate-Elektrode abhängig von der Spannung zwischen dem ersten und zweiten Knoten angesteuert ist. Die Stromquelle weist vorzugsweise einen MOS-Transistor und eine Strommessanordnung auf, wobei die Drain-Source-Strecke des MOS-Transistors in Reihe zu einer Messstrecke der Strommess anordnung und in Reihe zu der Last geschaltet ist. Ein Aus gangssignal der Strommessanordnung wird dabei einer Ansteuer schaltung zugeführt, die den MOS-Transistor abhängig von dem gemessenen Strom ansteuert, um einen vorgegebenen Stromfluss in der Reihenschaltung zu erzielen. Die Ansteuerung des MOS- Transistors der, den steuerbaren Widerstand bildet, erfolgt vorzugsweise derart, dass der MOS-Transistor bei nicht erhöh ter Versorgungsspannung, bzw. dann, wenn die Spannung zwi schen dem ersten und zweiten Knoten unterhalb eines vorgege benen Schwellenwertes liegt, wesentlich besser als der MOS- Transistor der Stromquelle leitet. Ein Großteil der Verlust leistung fällt dadurch an dem MOS-Transistor der Stromquelle an. Die Verlustsleitung an dem MOS-Transistor, der den steu erbaren Widerstand bildet, steigt erst an, wenn die Spannung zwischen dem ersten und zweiten Knoten ansteigt und dieser MOS-Transistor abgeregelt wird.The controllable resistor is preferably a MOS transistor formed, the gate electrode depending on the voltage is controlled between the first and second nodes. The Current source preferably has a MOS transistor and a Current measuring arrangement, wherein the drain-source path of the MOS transistor in series with a measuring section of the current measurement arrangement and is connected in series to the load. An out The output signal of the current measuring arrangement becomes a control circuit supplied that the MOS transistor depending on the measured current drives to a predetermined current flow to achieve in series connection. The control of the MOS The transistor that forms the controllable resistor takes place preferably such that the MOS transistor does not increase when ter supply voltage, or when the voltage between between the first and second nodes below a given one level is much better than the MOS Current source transistor conducts. Much of the loss performance falls on the MOS transistor of the current source on. The loss line on the MOS transistor, the steu formable resistance, increases only when the voltage increases between the first and second nodes and this MOS transistor is shut down.

Die verwendeten MOS-Transistoren sind insbesondere MOS- Transistoren mit einem integrierten Temperaturschutz. Solche Transistoren werden als Einzelbauelemente, unter anderem un ter der Bezeichnung TEMPFET von der Siemens AG, München, ver trieben und zeichnen sich aus durch eine Abschaltung des MOS- Transistors bei Erreichen einer vorgegebenen Temperatur, um den MOS-Transistor bei einer "Übertemperatur" vor einer Zer störung zu schützen. Die temperaturgeschützten MOS- Transistoren können auch zusammen mit den zugehörigen Ansteu erschaltungen unter Verwendung der sogenannten SPT4- Technologie monolithisch in einem Halbleiterkörper (Chip) in tegriert sein. Die Temperatur eines MOS-Transistors ist ab hängig von der an diesem Transistor anliegenden Verlustleis tung und den geometrischen Abmessungen des Halbleiterkörpers des Transistors.The MOS transistors used are in particular MOS Transistors with integrated temperature protection. Such Transistors are used as individual components, including un ter of the designation TEMPFET from Siemens AG, Munich, ver driven and are characterized by a shutdown of the MOS Transistor when a predetermined temperature is reached in order the MOS transistor at an "overtemperature" before a Zer to protect interference. The temperature-protected MOS Transistors can also be used together with the associated control circuits using the so-called SPT4- Technology monolithic in a semiconductor body (chip) in be tegrated. The temperature of a MOS transistor is down dependent on the loss of energy present at this transistor device and the geometric dimensions of the semiconductor body of the transistor.

Der MOS-Transistor der Stromquelle ist dabei so dimensio niert, dass seine Abschalttemperatur nicht erreicht wird, wenn bei einer nicht erhöhten Versorgungsspannung ein Groß teil der Versorgungsspannung an diesem MOS-Transistor an fällt. Bei einem Anstieg der Versorgungsspannung und einem damit verbundenen Anstieg der Spannung zwischen dem ersten und zweiten Knoten übernimmt der den steuerbaren Widerstand bildende MOS-Transistor einen Teil der Verlustleistung. Die beiden Transistoren sind vorzugsweise so aufeinander abge stimmt, dass bei der maximalen Versorgungsspannung, bei wel cher eine Stromversorgung der Last gewährleistet werden muss, die Verlustleistung gleichermaßen an den beiden MOS- Transistoren anfällt. Dies bietet den Vorteil, dass die bei den Transistoren nur jeweils auf die Hälfte der insgesamt auftretenden Verlustleistung ausgelegt werden müssen, was sich positiv auf die Kosten und Abmessungen der eingesetzten Transistoren auswirkt. "Auslegung der Transistoren auf die Verlustleistung" bedeutet im vorliegenden Fall, dass die Transistoren bei einem dauerhaften Anfall der Verlustleistung nicht zerstört werden und dass bei temperaturgeschützten Transistoren keine temperaturbedingte Abschaltung bei dieser Verlustleistung erfolgt oder dass eine temperaturbedingte Ab schaltung erst nach einer bestimmten Zeit erfolgt, wobei die se Zeit so bemessen ist, dass eine Last, wie beispielsweise eine Zündpille eines Airbag noch angesteuert wird. Diese Zeitdauer beträgt bei Airbag-Zündpillen etwa 2 ms.The MOS transistor of the current source is so dimensionally that its switch-off temperature is not reached, if a large with a not increased supply voltage part of the supply voltage at this MOS transistor falls. With an increase in the supply voltage and a associated increase in voltage between the first and the second node takes over the controllable resistance forming MOS transistor part of the power loss. The two transistors are preferably so abge true that at the maximum supply voltage, at wel a power supply to the load must be guaranteed, the power loss equally at the two MOS Transistors. This has the advantage that the the transistors only to half of the total power loss must be interpreted what positive on the cost and dimensions of the deployed Transistors. "Design of the transistors on the Power loss "in the present case means that the Transistors in the event of a permanent accumulation of power loss not be destroyed and that with temperature protected Transistors no temperature-related shutdown with this Power loss occurs or that a temperature-related Ab switching takes place after a certain time, the This time is such that a load, such as an airbag squib is still controlled. This The duration of airbag squibs is approximately 2 ms.

Gemäß einer Ausführungsform der Erfindung ist vorgesehen, dass die Stromquelle entgegen der Stromrichtung vor der Last angeordnet ist, bzw. zwischen der Klemme für positives Poten tial und der Last angeordnet ist. Bei einem Kurzschluss zwi schen einer Klemme der Last und der Klemme für negatives Po tential, die bei Kraftfahrzeugen üblicherweise der Masse, bzw. dem Potential der Karosserie entspricht, findet dann nach wie vor eine Begrenzung des fließenden Stromes statt. Dies ist insbesondere für Anwendungen vorteilhaft, bei der mehrere Verbraucher, insbesondere mehrere Schaltungsanordnun gen nach der Erfindung an eine Spannungsversorgung ange schlossen sind und bei denen die Spannungsversorgung im Falle eines Aufpralls durch einen Kondensator übernommen wird. Die Strombegrenzung bei einem Kurzschluss bewirkt, dass der Kon densator nur mit dem begrenzten Strom entladen wird und noch für einige Zeit Energie für nicht defekte Schaltungskomponen ten zur Verfügung stellt. Ohne Strombegrenzung würde der Kon densator im Falle eines Kurzschlusses der Last mit der Karos serie sehr schnell entladen, wie dies insbesondere bei der Schaltungsanordnung nach dem Stand der Technik bekannt ist, bei der der strombegrenzende Transistor der Last in Strom richtung nachgeschaltet ist und bei einem Kurzschluss zwi schen der Last und dem negativen Potential kurzgeschlossen ist.According to one embodiment of the invention, that the power source is against the current direction before the load is arranged, or between the terminal for positive pots tial and the load is arranged. In the event of a short circuit between a terminal of the load and the terminal for negative Po potential, usually the mass in motor vehicles, or corresponds to the potential of the body there is still a limitation of the flowing current. This is particularly advantageous for applications in which several consumers, in particular several circuit arrangements gene according to the invention to a power supply are closed and where the power supply in the case an impact is taken over by a capacitor. The Current limitation in the event of a short circuit causes the con capacitor is only discharged with the limited current and still for some time energy for non-defective circuit components provides. Without current limitation, the Kon capacitor in the event of a short circuit of the load with the checks Unloaded series very quickly, especially with the Circuit arrangement according to the prior art is known where the current limiting transistor of the load in current direction is connected and in the event of a short circuit between shorted the load and the negative potential is.

Bei einer Ausführungsform der Erfindung ist vorgesehen, dass die Spannungsbewertungsanordnung einen ersten Eingang, der an den ersten Knoten angeschlossen ist, einen zweiten Eingang, der an den zweiten Knoten angeschlossen ist und einen Aus gang, der an den Eingang der ersten Ansteuerschaltung des steuerbaren Widerstandes bzw. des MOS-Transistors angeschlos sen ist, aufweist.In one embodiment of the invention it is provided that the voltage evaluation arrangement has a first input connected to the first node is connected, a second input, connected to the second node and an off gear, which at the input of the first drive circuit of the controllable resistor or the MOS transistor connected sen, has.

Die Spannungsbewertungsanordnung weist dabei vorzugsweise ei nen Vergleicher und eine Spannungsquelle auf, wobei ein ers ter Eingang des Vergleichers über die Spannungsquelle an den ersten Eingang, ein zweiter Eingang des Vergleichers an den zweiten Eingang und ein Ausgang des Vergleichers an den Aus gang der Spannungsbewertungsanordnung angeschlossen ist.The voltage evaluation arrangement preferably has an egg NEN comparator and a voltage source, a first ter input of the comparator via the voltage source to the first input, a second input of the comparator to the second input and an output of the comparator to the off Gang of the voltage evaluation arrangement is connected.

Bei einer weiteren Ausführung der Erfindung ist vorgesehen, dass die Spannungsbewertungsanordnung einen Bipolartran sistor, eine Zenerdiode und einen Stromspiegel aufweist, wo bei der Emitter des Bipolartransistors über die Zenerdiode an den ersten Eingang, die Basis des Bipolartransistors an den zweiten Eingang und der Kollektor des Bipolartransistors über den Stromspiegel an die Ausgangsklemme der Spannungsbewer tungsanordnung angeschlossen ist. Der Bipolartransistor funk tioniert bei dieser Ausführungsform der Erfindung als Vergleicher, der abhängig von der über seiner Basis-Emitter- Strecke anliegenden Spannung leitet oder sperrt. Bei dieser Ausführungsform ist in der Ansteuerschaltung des MOS- Transistors, der den steuerbaren Widerstand bildet, eine ers te Stromquelle zur Aufladung einer Gate-Kapazität des MOS- Transistors und eine zweite Stromquelle zur Entladung der Ga te-Kapazität des MOS-Transistors vorgesehen. Der Stromspiegel der Spannungsbewertungsanordnung ist dabei an den Gate- Anschluss des MOS-Transistors angeschlossen, um dann, wenn der Bipolartransistor leitet die Gate-Kapazität des MOS- Transistors mit einem Strom zu entladen, der von dem Strom durch den Bipolartransistor abhängig ist. Durch die Entladung der Gate-Kapazität steigt der Widerstand der Drain-Source- Strecke des MOS-Transistors und dadurch die an diesem MOS- Transistor anfallende Verlustleistung bei konstanten durch die Stromquelle vorgegebenen Strom durch die Reihenschaltung.In a further embodiment of the invention, that the voltage evaluation arrangement is a bipolar trans sistor, a zener diode and a current mirror, where at the emitter of the bipolar transistor via the zener diode the first input, the base of the bipolar transistor to the second input and the collector of the bipolar transistor the current mirror to the output terminal of the voltage evaluator device arrangement is connected. The bipolar transistor radio acts as in this embodiment of the invention Comparator which depending on the over its base emitter Line applied voltage blocks or blocks. At this Embodiment is in the drive circuit of the MOS Transistor, which forms the controllable resistor, a first te current source for charging a gate capacitance of the MOS Transistor and a second current source for discharging the Ga te capacitance of the MOS transistor provided. The current mirror the voltage evaluation arrangement is connected to the gate Connection of the MOS transistor connected to when the bipolar transistor conducts the gate capacitance of the MOS Discharge transistor with a current that is from the current is dependent on the bipolar transistor. By unloading the gate capacitance increases the resistance of the drain-source Distance of the MOS transistor and thus the on this MOS Power loss at constant through transistor the current source predetermined current through the series circuit.

Die vorliegende Erfindung wird nachfolgend in Ausführungsbei spielen anhand von Figuren näher erläutert. In den Figuren zeigtThe present invention is hereinafter described play with the help of figures. In the figures shows

Fig. 2 ein Blockschaltbild einer erfindungsgemäßen Schal tungsanordnung zur Ansteuerung einer Last, Fig. 2 is a block diagram of a sound processing arrangement according to the invention for driving a load,

Fig. 3 eine erfindungsgemäße Schaltungsanordnung gemäß Fig. 3 mit einer detaillierten Darstellung einer Spannungsbewertungsanordnung und einer Last, Fig. 3 shows a circuit arrangement of the invention according to FIG. 3, with a detailed representation of a voltage evaluation device and a load,

Fig. 4 erfindungsgemäße Schaltungsanordnung mit einer de taillierten Darstellung einer Ausführungsform der Stromquelle, Fig. 4 circuit arrangement according to the invention having a de waisted representation of an embodiment of the power source,

Fig. 5 erfindungsgemäße Schaltungsanordnung mit einer Spannungsbewertungsanordnung gemäß einer weiteren Ausführungsform der Erfindung. Fig. 5 inventive circuit arrangement with a voltage evaluation device according to another embodiment of the invention.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.In the figures, unless otherwise stated, same reference numerals same parts with the same meaning.

Fig. 2 zeigt ein erstes Ausführungsbeispiel einer erfin dungsgemäßen Schaltungsanordnung zur Ansteuerung einer Last Z. Die Schaltungsanordnung weist eine Reihenschaltung mit ei ner Stromquelle Iq, der Last Z und einem als MOS-Transistor M1 ausgebildeten steuerbaren Widerstand auf, wobei diese Rei henschaltung zwischen einer ersten Klemme V1 und einer zwei ten Klemme V2 zum Anlegen einer Versorgungsspannung verschal tet ist. Die zweite Klemme V2 ist in dem Ausführungsbeispiel an eine Klemme für ein Bezugspotential GND angeschlossen, das Bezugspotential entspricht üblicherweise dem Massepotential oder dem Potential der Fahrzeugkarosserie bei Einsatz der Schaltung in Fahrzeugen. Fig. 2 shows a first embodiment of an inventive circuit arrangement for controlling a load Z. The circuit arrangement has a series circuit with egg ner current source Iq, the load Z and a controllable resistor designed as a MOS transistor M1, this series circuit between a first Terminal V1 and a second terminal V2 is connected to apply a supply voltage. In the exemplary embodiment, the second terminal V2 is connected to a terminal for a reference potential GND; the reference potential usually corresponds to the ground potential or the potential of the vehicle body when the circuit is used in vehicles.

Zur Ansteuerung des MOS-Transistors M1 ist eine erste Ansteu erschaltung 10 mit einem ersten Eingang 101, einem zweiten Eingang 102 und einem Ausgang 103 vorgesehen, wobei der Aus gang 103 an den Gate-Anschluss G des MOS-Transistors M1 ange schlossen ist. Die Drain-Source-Strecke dieses MOS-Transis tors M1 liegt in Reihe zu der Last Z.For actuation of the MOS transistor M1 is erschaltung 10 having a first input 101, a second input 102 and an output 103 is provided a first Ansteu, wherein the off transition 103 to the gate terminal G of the MOS transistor M1 is closed is. The drain-source path of this MOS transistor M1 lies in series with the load Z.

Die erfindungsgemäße Schaltungsanordnung weist weiterhin eine Spannungsbewertungsanordnung 20 mit einem ersten und zweiten Eingang 201, 202 und einem Ausgang 203 auf. Der erste Eingang 201 ist an einen ersten Knoten K1 und der zweite Eingang 202 ist an einen zweiten Knoten K2 der Reihenschaltung mit der Stromquelle Iq der Last Z und dem MOS-Transistor M1 ange schlossen. Der erste und zweite Knoten K1, K2 sind so ge wählt, dass die Stromquelle Iq zwischen diesen beiden Knoten K1, K2 liegt. In dem in Fig. 2 dargestellten Ausführungsbei spiel entspricht der erste Knoten K1 der ersten Klemme V1 und der zweite Knoten K2 entspricht einem der Stromquelle Iq und der Last Z gemeinsamen Knoten. Am Ausgang 203 der Spannungs bewertungsanordnung 20 steht ein Ansteuersignal S1 zur Verfü gung, welches dem ersten Eingang 101 der ersten Ansteuer schaltung 10 geführt ist. Dieses Ansteuersignal S1 ist abhän gig von einer Spannung U1, die zwischen dem ersten und zwei ten Knoten K1, K2 der Reihenschaltung anliegt. Die Ansteue rung des MOS-Transistors M1 erfolgt abhängig von diesem An steuersignal S1.The circuit arrangement according to the invention furthermore has a voltage evaluation arrangement 20 with a first and second input 201 , 202 and an output 203 . The first input 201 is connected to a first node K1 and the second input 202 is connected to a second node K2 of the series circuit with the current source Iq of the load Z and the MOS transistor M1. The first and second nodes K1, K2 are selected so that the current source Iq lies between these two nodes K1, K2. In the exemplary embodiment shown in FIG. 2, the first node K1 corresponds to the first terminal V1 and the second node K2 corresponds to a node common to the current source Iq and the load Z. At the output 203 of the voltage evaluation arrangement 20 , a control signal S1 is available, which leads the first input 101 of the first control circuit 10 . This control signal S1 is dependent on a voltage U1 which is present between the first and second nodes K1, K2 of the series circuit. The control of the MOS transistor M1 is dependent on this control signal S1.

Dem zweiten Eingang 102 der Ansteuerschaltung 10 ist ein Ein schaltsignal EN1 zugeführt, welches den MOS-Transistor M1, freigibt. Der MOS-Transistor M1 leitet nur dann, wenn das Einschaltsignal EN1 einen vorgegebenen Pegel annimmt. Der Einschaltwiderstand dieses MOS-Transistors M1 stellt sich da bei abhängig von dem Ansteuersignal S1 an dem Eingang 101 der Ansteuerschaltung 10 ein.The second input 102 of the control circuit 10 is supplied with a switch signal EN1, which releases the MOS transistor M1. The MOS transistor M1 only conducts when the switch-on signal EN1 assumes a predetermined level. The on-resistance of this MOS transistor M1 arises as a function of the drive signal S1 at the input 101 of the drive circuit 10 .

In entsprechender Weise weist die Stromquelle Iq einen Ein gang zur Zuführung eines Einschaltsignals EN2 auf, wobei die Stromquelle Iq einen Strom I zur Verfügung stellt, wenn das Einschaltsignal EN2 einen vorgegebenen Pegel annimmt und wo bei die Stromquelle Iq sonst keinen Strom liefert.Correspondingly, the current source Iq has an on to supply a switch-on signal EN2, the Current source Iq provides a current I if that Switch-on signal EN2 assumes a predetermined level and where otherwise the current source Iq does not supply any current.

Die Last Z ist insbesondere eine Zündpille eines Airbags, die dazu dient, den Airbag im Falle eines Unfalls aufzublasen. Die Versorgungsspannung Uvz ist bei einem Einsatz der Schal tungsanordnung in einem Kraftfahrzeug die in einem Kraftfahr zeug üblicherweise vorhandene Batterie-Boardnetzspannung, die üblicherweise 12 V beträgt. Um zu zünden benötigt eine derar tige Zündpille für eine vorgegebene Zeitdauer einen bestimm ten Strom. Ein üblicher Wert für einen derartigen Strom be trägt 2A, die erforderliche Zeitdauer eines solchen Strom flusses beträgt üblicherweise 2 ms. Im Falle eines Unfalls werden von einer nicht näher dargestellten Steuerschaltung das erste und zweite Einschaltsignal EN1, EN2 bereitgestellt, um zum einen den MOS-Transistor M1 durchzuschalten und zum anderen einen Strom I für die Last Z zur Verfügung zu stel len.The load Z is in particular a squib of an airbag serves to inflate the airbag in the event of an accident. The supply voltage Uvz is the scarf when used arrangement in a motor vehicle in a motor vehicle usually testifies existing battery board mains voltage that is usually 12 V. In order to ignite one needs derar a specific squib for a predetermined period of time current. A common value for such a current carries 2A, the required length of time of such a current flow is usually 2 ms. In case of an accident are from a control circuit, not shown the first and second switch-on signals EN1, EN2 are provided, to turn on the one hand the MOS transistor M1 and to to provide others with a current I for the load Z. len.

Die Versorgungsspannung Uvz bleibt insbesondere dann, wenn die Bordnetzspannung des Kraftfahrzeugs unterbrochen wird, nicht konstant. Eine derartige Unterbrechung der Bord- Netzspannung stellt bei Ansteuerung einer Zündpille eines Airbags, die nur im Falle eines Unfalles zu erfolgen hat, den Normalfall dar. Bei Unterbrechung der Bord-Netzspannung wird die Versorgungsspannung Uvz üblicherweise von einem zuvor aufgeladenen Kondensator zur Verfügung gestellt. Diese von dem Kondensator zur Verfügung gestellte Versorgungsspannung Uvz ist üblicherweise erheblich größer als die normale Bord- Netzspannung von 12 V. Ein typischer Wert für eine solche er höhte Versorgungsspannung beträgt 40 V.The supply voltage Uvz remains in particular when the vehicle electrical system voltage is interrupted, not constant. Such an interruption of the on-board Mains voltage sets one when a squib is activated Airbags that only have to be used in the event of an accident Normal case. If the on-board mains voltage is interrupted the supply voltage Uvz usually from a previous one charged capacitor provided. This one from supply voltage made available to the capacitor Uvz is usually considerably larger than the normal on-board Mains voltage of 12 V. A typical value for such a he high supply voltage is 40 V.

Bei einer nicht erhöhten Versorgungsspannung, d. h. einer Ver sorgungsspannung von beispielsweise 12 V ist es erwünscht, dass ein Großteil der Verlustleistung an der Stromquelle Iq abfällt. Die über dem Lastwiderstand Z anfallende Verlustleistung berechnet sich dabei aus dem Widerstand der Last Z, der bei Zündpillen etwa 2 Ω beträgt und dem fließenden Strom I. Der MOS-Transistor M1 ist dabei so angesteuert, dass sein Leitungswiderstand vorzugsweise geringer als der Widerstand über der Last Z ist, so dass an dem MOS-Transistor M1 nur ein sehr geringer Teil der Verlustleistung anfällt. Steigt die Versorgungsspannung Uvz an, so steigt auch die zwischen dem ersten und zweiten Knoten K1, K2 anliegende Spannung U1 an. Mit steigender Spannung U1 wird der MOS-Transistor M1 dabei abhängig von dem Steuersignal S1 abgeregelt, wodurch der Durchlasswiderstand dieses MOS-Transistors M1 erhöht wird und wodurch der über dem MOS-Transistor M1 anfallende Anteil der Verlustleistung ansteigt. Bei dem maximal möglichen Wert für die Versorgungsspannung Uvz fällt vorzugsweise ein gleicher Anteil der Verlustleistung an der Stromquelle Iq und an dem MOS-Transistor M1 ab. Die Verlustleistung über der Last Z bleibt gleich, da der Widerstand der Last Z annäherungsweise konstant ist und da der Strom I durch die Last Z ebenfalls konstant ist, wobei letzteres für eine funktionsgemäße An steuerung der Last Z erforderlich ist.If the supply voltage is not increased, i.e. H. a ver supply voltage of 12 V, for example, it is desirable that much of the power loss at the power source Iq drops. The power loss that occurs across the load resistor Z. is calculated from the resistance of the load Z, which is about 2 Ω for squibs and the flowing current I. The MOS transistor M1 is controlled so that its Line resistance is preferably less than the resistance is above the load Z, so that only one at the MOS transistor M1 very small part of the power loss arises. The increases Supply voltage Uvz increases, so does that between the voltage U1 applied to the first and second nodes K1, K2. With increasing voltage U1, the MOS transistor M1 becomes depending on the control signal S1 regulated, whereby the ON resistance of this MOS transistor M1 is increased and whereby the portion of the Power loss increases. At the maximum possible value for the supply voltage Uvz preferably falls the same Share of the power loss at the current source Iq and at the MOS transistor M1. The power loss over the load Z remains the same since the resistance of the load Z is approximately is constant and since the current I through the load Z is also is constant, the latter for a functional function control of the load Z is required.

Fig. 3 zeigt die erfindungsgemäße Schaltungsanordnung 2 mit einer Spannungsbewertungsanordnung 20 gemäß einer ersten Aus führungsform der Erfindung. Die Spannungsbewertungsanordnung 20 weist eine Spannungsquelle Uq auf, die eine Spannung Uk zwischen deren Klemmen zur Verfügung stellt. Die Spannungsbe wertungsanordnung 20 weist außerdem einen Operationsverstär ker OPV mit einem Plus-Eingang und einem Minus-Eingang auf, wobei der Plus-Eingang über die Spannungsquelle Uq an den ersten Eingang 201 der Spannungsbewertungsanordnung 20, und damit an den ersten Knoten K1 angeschlossen ist, und wobei der Minus-Eingang des Operationsverstärkers an den zweiten Eingang 202 der Spannungsbewertungsanordnung 20 und damit an den zweiten Knoten K2 angeschlossen ist. Ein Ausgang des Vergleichers OPV ist an den Ausgang 203 der Spannungsbewer tungsanordnung 20 angeschlossen. Fig. 3 shows the circuit arrangement 2 according to the invention with a voltage evaluation arrangement 20 according to a first embodiment of the invention. The voltage evaluation arrangement 20 has a voltage source Uq, which provides a voltage Uk between its terminals. The voltage evaluation arrangement 20 also has an operational amplifier OPV with a plus input and a minus input, the plus input being connected via the voltage source Uq to the first input 201 of the voltage evaluation arrangement 20 and thus to the first node K1, and wherein the minus input of the operational amplifier is connected to the second input 202 of the voltage evaluation arrangement 20 and thus to the second node K2. An output of the comparator OPV is connected to the output 203 of the voltage evaluation arrangement 20 .

Anders als bei dem Ausführungsbeispiel gemäß Fig. 2 ist der zweite Knoten K2 in dem Ausführungsbeispiel gemäß Fig. 3 ein der Last Z und dem MOS-Transistor M1 gemeinsamer Knoten, d. h. zwischen dem ersten Knoten K1 und dem zweiten Knoten K2 be findet sich die Reihenschaltung aus der Stromquelle Iq und der Last Z. Die Ansteuerung des MOS-Transistors M1 erfolgt dadurch abhängig von einer über der Reihenschaltung aus der Stromquelle Iq und der Last Z anliegenden Spannung U1'. Hin sichtlich der Funktionsweise der Schaltungsanordnung ist es unerheblich, ob die Stromquelle Iq oder ob eine Reihenschal tung aus der Stromquelle Iq und der Last Z zwischen dem ers ten und zweiten Knoten K1, K2 liegt. Wie in Fig. 3 darge stellt ist, besteht die Last üblicherweise nicht ausschließ lich aus einem ohmschen Widerstand sondern stellt sich als RLC-π-Glied dar. Über den Widerstand des MOS-Transistors M1 wird bei der vorliegenden Schaltungsanordnung die Spannung über der Stromquelle Iq und der Last Z bei konstantem Strom geregelt. Aus Gründen der Stabilität des Regelkreises ist es dabei vorteilhaft, die über die Stromquelle Iq und über dem RLC-π-Glied anliegende Spannung U1' und nicht die Spannung U1 über der Stromquelle Iq zurückzukoppeln. Im zuerst genannten Fall wirkt die Last Z als Lastpol in dem Regelkreis.In contrast to the exemplary embodiment according to FIG. 2, the second node K2 in the exemplary embodiment according to FIG. 3 is a node common to the load Z and the MOS transistor M1, ie there is a series connection between the first node K1 and the second node K2 from the current source Iq and the load Z. The triggering of the MOS transistor M1 is thereby dependent on a voltage U1 ′ present across the series circuit from the current source Iq and the load Z. Regarding the functioning of the circuit arrangement, it is irrelevant whether the current source Iq or whether a series connection of the current source Iq and the load Z is between the first and second nodes K1, K2. As is shown in Fig. 3 Darge, the load usually does not consist exclusively of an ohmic resistor but is an RLC-π element. About the resistance of the MOS transistor M1 in the present circuit arrangement, the voltage across the current source Iq and the load Z regulated at constant current. For reasons of the stability of the control loop, it is advantageous to feed back the voltage U1 'applied via the current source Iq and via the RLC-π element and not the voltage U1 via the current source Iq. In the former case, the load Z acts as a load pole in the control loop.

Da die über der Last Z anfallende Spannung bei einem konstan ten Strom in der Reihenschaltung im wesentlichen konstant ist, kann diese zusätzliche Spannung durch welches sich die Spannung U1' in Fig. 3 von der Spannung U1 in Fig. 2 unter scheidet, auf einfache Weise in der Spannungsbewertungsanord nung 20 berücksichtigt werden.Since the voltage across the load Z is essentially constant at a constant current in the series circuit, this additional voltage can be used to differentiate the voltage U1 'in FIG. 3 from the voltage U1 in FIG. 2 in a simple manner be taken into account in the voltage evaluation arrangement 20 .

Am Ausgang des Operationsverstärkers OPV steht das Ansteuer signal S1 zur Verfügung, welches von der Spannung U1' über der Stromquelle Iq und der Last Z abhängig ist. Die Ansteue rung des MOS-Transistors M1 durch den Operationsverstärker OPV und die Ansteuerungsschaltung 10 erfolgt derart, dass die Spannung U1' maximal den Wert der von der Spannungsquelle Uq zur Verfügung gestellten Spannung Uk annimmt. Erreicht die Spannung U1' den Wert dieser Spannung Uk, so wird der MOS- Transistor M1 abgeregelt, um bei einem weiteren Ansteigen der Versorgungsspannung Uvz zunehmende Anteile der Versorgungs spannung Uvz, bzw. der Verlustleistung, zu übernehmen.At the output of the operational amplifier OPV, the control signal S1 is available, which is dependent on the voltage U1 'across the current source Iq and the load Z. The MOS transistor M1 is controlled by the operational amplifier OPV and the control circuit 10 in such a way that the voltage U1 'at most assumes the value of the voltage Uk provided by the voltage source Uq. If the voltage U1 'reaches the value of this voltage Uk, the MOS transistor M1 is cut off in order to take on increasing portions of the supply voltage Uvz or the power loss when the supply voltage Uvz rises further.

Bei derartigen Schaltungsanordnungen kommt es im Falle eines Unfalles häufig 2u einem Kurzschluss zwischen der Last und dem Bezugspotential GND, welches bei einem Kraftfahrzeug dem Potential der Karoserie entspricht. Selbst bei einem Kurz schluss der Stromquelle Iq mit dem Bezugspotential GND, bzw. der zweiten Klemme K2 mit dem Bezugspotential GND wird der maximal fließende Strom bei der Schaltungsanordnung gemäß Fig. 3 auf den Wert des Stromes I begrenzt, der durch die Stromquelle Iq geliefert wird. Bei einem Kurzschluss zwischen der Stromquelle Iq und dem Bezugspotential GND wird zwar eine Ansteuerung der Last Z verhindert, durch die Strombegrenzung wird jedoch auch verhindert, dass ein Kondensator, welcher bei einem Abtrennen der Bordnetzspannung die Spannungsversor gung übernimmt, schnell entladen wird. Dadurch kann wenigs tens die Ansteuerung weiterer Schaltungsanordnungen, die an denselben Kondensator angeschlossen sind, im Falle des ge nannten Kurzschlusses dennoch gewährleistet werden.With such circuit arrangements, in the event of an accident, there is frequently a short circuit between the load and the reference potential GND, which corresponds to the potential of the body in a motor vehicle. Even in the event of a short circuit of the current source Iq with the reference potential GND, or the second terminal K2 with the reference potential GND, the maximum flowing current in the circuit arrangement according to FIG. 3 is limited to the value of the current I that is supplied by the current source Iq , In the event of a short circuit between the current source Iq and the reference potential GND, control of the load Z is prevented, but the current limitation also prevents a capacitor, which takes over the voltage supply when the vehicle electrical system voltage is disconnected, from being quickly discharged. As a result, at least the control of further circuit arrangements which are connected to the same capacitor can nevertheless be ensured in the case of the named short circuit.

Die Ansteuerschaltung 10 in Fig. 3 weist einen zusätzlichen Eingang 104 zur Zufügung eines Temperatursignals auf, wodurch der MOS-Transistor M1 bei Erreichen einer zu hohen Temperatur (Übertemperatur) über die Ansteuerschaltung 10 abgeschaltet wird, um eine Zerstörung des MOS-Transistors zu verhindern. Die Ansteuerschaltung 10 und der MOS-Transistor M1 mit einem nicht näher dargestellten, im Bereich des MOS-Transistors M1 angeordneten Temperatursensor sind als integrierte Schal tungsanordnung beispielsweise von der Siemens AG, München un ter der Bezeichnung TEMPFET erhältlich.The control circuit 10 in FIG. 3 has an additional input 104 for adding a temperature signal, as a result of which the MOS transistor M1 is switched off via the control circuit 10 when the temperature (excess temperature) is reached to prevent the MOS transistor from being destroyed. The control circuit 10 and the MOS transistor M1 with a temperature sensor, not shown, arranged in the region of the MOS transistor M1 are available as an integrated circuit arrangement, for example from Siemens AG, Munich, under the name TEMPFET.

Fig. 4 zeigt eine erfindungsgemäße Schaltungsanordnung, bei welcher die Stromquelle Iq detailliert gemäß einer ersten Ausführungsform dargestellt ist. Die Stromquelle Iq weist einen zweiten MOS-Transistor M2, eine zweite Ansteuerschaltung 30 und eine Strommessanordnung 40 auf, wobei die Drain- Source-Strecke des MOS-Transistors M2 in Reihe zur einer Messstrecke 401-402 der Strommessanordnung 40 und in Reihe zu der Last Z geschaltet ist. Ein Ausgang 403 der Strommessan ordnung 40, an welchem ein von dem Strom I durch die Strom messanordnung 40 abhängiges Signal anliegt, ist einem ersten Eingang 301 der zweiten Ansteuerschaltung 30 zugeführt. Das Einschaltsignal EN2 ist einem zweiten Eingang 302 der zweiten Ansteuerschaltung 30 zugeführt und ein Ausgang 303 der zwei ten Ansteuerschaltung 30 ist an den Gate-Anschluss G des zweiten MOS-Transistors M2 angeschlossen. Die zweite Ansteu erschaltung 30 weist einen dritten Eingang 304 auf, dem ein von der Temperatur im Bereich des MOS-Transistors M2 abhängi ges Temperatursignal zugeführt ist, um den MOS-Transistor M2 bei Erreichen einer Übertemperatur abzuschalten und so vor einer Zerstörung zu schützen. Die Strommessanordnung 40, die zweite Ansteuerschaltung 30 und der zweite MOS-Transistor M2 bilden einen Regelkreis, wobei der MOS-Transistor M2 abhängig von dem Strom I derart angesteuert ist, dass der Strom I un abhängig von der Versorgungsspannung Uvz annäherungsweise konstant ist. Die durch dem MOS-Transistor M2, dessen Ansteu erschaltung 30 und die Strommessanordnung 40 gebildete Strom quelle Iq ist auch bei diesem Ausführungsbeispiel der Erfin dung zwischen die erste Anschlussklemme K1 und die Last Z ge schaltet, um im Falle eines Kurzschlusses zwischen der Strom quelle Iq und dem Bezugspotential GND, bzw. zwischen der Last Z und dem Bezugspotential GND den der Spannungsquelle entnom menen Strom zu begrenzen. Fig. 4 shows a circuit arrangement according to the invention, in which the current source Iq in detail according to a first embodiment is shown. The current source Iq has a second MOS transistor M2, a second drive circuit 30 and a current measuring arrangement 40 , the drain-source path of the MOS transistor M2 in series with a measuring path 401-402 of the current measuring arrangement 40 and in series with the load Z is switched. An output 403 of the current measuring arrangement 40 , at which a signal dependent on the current I through the current measuring arrangement 40 is present, is fed to a first input 301 of the second control circuit 30 . The switch-on signal EN2 is fed to a second input 302 of the second drive circuit 30 and an output 303 of the second drive circuit 30 is connected to the gate terminal G of the second MOS transistor M2. The second control circuit 30 has a third input 304 , to which a temperature signal dependent on the temperature in the region of the MOS transistor M2 is supplied in order to switch off the MOS transistor M2 when an excess temperature is reached and thus to protect it from destruction. The current measuring arrangement 40 , the second drive circuit 30 and the second MOS transistor M2 form a control loop, the MOS transistor M2 being controlled as a function of the current I in such a way that the current I is approximately constant regardless of the supply voltage Uvz. The formed by the MOS transistor M2, its control circuit 30 and the current measuring arrangement 40 current source Iq is also in this embodiment of the inven tion between the first connection terminal K1 and the load Z switched to in the event of a short circuit between the current source Iq and to limit the reference potential GND, or between the load Z and the reference potential GND, the current taken from the voltage source.

Fig. 4 zeigt beispielhaft die Aufteilung der Versorgungs spannung Uvz, bzw. der Verlustleistung, an der Stromquelle Iq, der Last Z und dem MOS-Transistor M1 bei einer erhöhten Versorgungsspannung Uvz von beispielsweise 40 V. Die Spannung Uk der Spannungsquelle Uq der Spannungsbewertungsanordnung 20 beträgt dabei 22 V. Erreicht die Spannung U1' zwischen der ersten Klemme K1 und der zweiten Klemme K2 den Wert dieser Spannung Uk, so wird der MOS-Transistor M1 zunehmend abgere gelt, wodurch sein Durchlasswiderstand zunehmend ansteigt. Während der Leitungswiderstand dieses MOS-Transistors M1 im vollständig leitenden Zustand nur etwa 0,8 Ω beträgt, so wird der MOS-Transistor M1 in dem Ausführungsbeispiel bei einer Versorgungsspannung Uvz von 40 V soweit zurückgeregelt, bis sein Durchlasswiderstand etwa 18 Ω beträgt. Beträgt der Wi derstand der Last Z 2 Ω so fallen bei einem Strom I von 2A 4 V über der Last Z, 18 V über der Stromquelle Iq und ebenso 18 V über der Drain-Source-Strecke des ersten MOS-Transistor M1 ab. Die Nutzleistung beträgt in diesem Ausführungsbeispiel 4 W an der Last Z, die Verlustleistung beträgt 72 W, wobei die Verlustleistung symmetrisch auf die Stromquelle Iq und den MOS-Transistor M1 aufgeteilt ist. Fig. 4 shows an example of the division of the supply voltage UVZ, or the power dissipation at the power source Iq, the load Z and the MOS transistor M1 at an elevated supply voltage UVZ of for example 40 V. The voltage Uk of the voltage source Uq the voltage evaluation device 20 is 22 V. If the voltage U1 'between the first terminal K1 and the second terminal K2 reaches the value of this voltage Uk, the MOS transistor M1 is increasingly de-regulated, as a result of which its forward resistance increases increasingly. While the line resistance of this MOS transistor M1 in the fully conductive state is only about 0.8 Ω, in the exemplary embodiment the MOS transistor M1 is regulated back down at a supply voltage Uvz of 40 V until its forward resistance is about 18 Ω. If the resistance of the load Z is 2 Ω, then at a current I of 2A 4 V over the load Z, 18 V over the current source Iq and also 18 V over the drain-source path of the first MOS transistor M1. In this exemplary embodiment, the useful power is 4 W at the load Z, the power loss is 72 W, the power loss being distributed symmetrically between the current source Iq and the MOS transistor M1.

Ist die Spannung U1' in dem Ausführungsbeispiel nach Fig. 4 kleiner als die Spannung Uk, so wird der erste Transistor M1 nicht abgeregelt. Der Großteil der Versorgungsspannung fällt dann über der Drain-Source-Strecke des zweiten MOS- Transistors M2 an, der Durchlasswiderstand des ersten MOS- Transistor ist minimal (ein üblicher Wert ist 0,8 Ω).If the voltage U1 'in the exemplary embodiment according to FIG. 4 is lower than the voltage Uk, the first transistor M1 is not cut off. The majority of the supply voltage then occurs across the drain-source path of the second MOS transistor M2, the on-state resistance of the first MOS transistor is minimal (a common value is 0.8 Ω).

Fig. 5 zeigt eine erfindungsgemäße Schaltungsanordnung mit einer Spannungsbewertungsanordnung 30 gemäß einer weiteren Ausführungsform und mit einer in Detail dargestellten ersten Ansteuerschaltung 10. Fig. 5 shows a circuit arrangement according to the invention with a voltage evaluation device 30 according to another embodiment and a first driver circuit 10 in detail illustrated.

Die Strommessanordnung 40 der Stromquelle Iq ist bei diesem Ausführungsbeispiel als Strommesswiderstand Rm ausgebildet, der zwischen der ersten Klemme V1 für die Versorgungsspannung Uvz und dem zweiten MOS-Transistor M2 verschaltet ist. An schlussklemmen 401, 401 dieses Strommesswiderstandes Rm sind mit dem Eingang 301 der zweiten Ansteuerschaltung 30 verbun den, wobei dieser Eingang 301 als Eingangsklemmenpaar ausge bildet ist. In this exemplary embodiment, the current measuring arrangement 40 of the current source Iq is designed as a current measuring resistor Rm, which is connected between the first terminal V1 for the supply voltage Uvz and the second MOS transistor M2. At connecting terminals 401 , 401 of this current measuring resistor Rm are connected to the input 301 of the second control circuit 30 , this input 301 being formed as a pair of input terminals.

Die Spannungsbewertungsanordnung 30 weist bei diesem Ausfüh rungsbeispiel eine Bipolartransistor T1 auf, der als Verglei cheranordnung wirkt, wobei eine Basis B dieses Bipolartran sistors T1 an die zweite Eingangsklemme 202, bzw. den zweiten Knoten K2 angeschlossen ist. Der Emittter E des Bipolartran sistor T1 ist über eine Reihenschaltung aus einem Widerstand R1 und einer Zenerdiode Z1 an den ersten Eingang 201, bzw. an die erste Klemme K1 angeschlossen. Die Spannungsbewertungsan ordnung weist des weiteren einen Stromspiegel mit n-Kanal- MOS-Transistoren M3, M4 auf, deren Gate-Anschlüsse miteinan der gekoppelt sind und von denen einer zwischen dem Kollektor K des Bipolartransistors T1 und dem Bezugspotential GND und der andere zwischen dem ersten Eingang 101 der ersten Ansteu erschaltung 10 und dem Bezugspotential GND verschaltet ist. Der Gate-Anschluss des MOS-Transistors M3 ist an den Drain- Anschluss dieses Transistors M3 angeschlossen.In this exemplary embodiment, the voltage evaluation arrangement 30 has a bipolar transistor T1 which acts as a comparator arrangement, a base B of this bipolar transistor T1 being connected to the second input terminal 202 or the second node K2. The emitter E of the bipolar transistor T1 is connected via a series circuit comprising a resistor R1 and a Zener diode Z1 to the first input 201 or to the first terminal K1. The voltage evaluation arrangement further has a current mirror with n-channel MOS transistors M3, M4, the gate connections of which are coupled to one another and one of which is between the collector K of the bipolar transistor T1 and the reference potential GND and the other between the first Input 101 of the first control circuit 10 and the reference potential GND is connected. The gate connection of the MOS transistor M3 is connected to the drain connection of this transistor M3.

Die erste Ansteuerschaltung 10 weist eine erste Stromquelle I1 auf, die zwischen der Ausgangsklemme 103, bzw. dem Gate- Anschluss G des MOS-Transistors M1 und dem Bezugspotential GND verschaltet ist. Eine zweite Stromquelle I2 liegt zwi schen dem Ausgang 103 und einem Anschluss für Versorgungspo tential, vorzugsweise dem Anschluss für das positive Potenti al der Versorgungsspannung Uvz. Der Ausgang 103 der ersten Ansteuerschaltung 10, an welchen das Gate G des MOS-Transis tors M1 angeschlossen ist, entspricht bei dieser Ansteuer schaltung 10 dem ersten Eingang 101, an welchen der MOS- Transistor M4 angeschlossen ist.The first drive circuit 10 has a first current source I1, which is connected between the output terminal 103 or the gate terminal G of the MOS transistor M1 and the reference potential GND. A second current source I2 is between the output 103 and a connection for supply potential, preferably the connection for the positive potential of the supply voltage Uvz. The output 103 of the first control circuit 10 , to which the gate G of the MOS transistor M1 is connected, corresponds in this control circuit 10 to the first input 101 , to which the MOS transistor M4 is connected.

Die Funktionsweise der Schaltungsanordnung gemäß Fig. 5 wird im folgenden kurz erläutert.The functioning of the circuit arrangement according to FIG. 5 is briefly explained below.

Solange die Spannung U1 über der Reihenschaltung aus der Stromquelle Iq und der Last Z kleiner als die Zenerspannung der Zenerdiode Z1 ist, entspricht das Potential an der Basis B des Bipolartransistors T1 im wesentlichen dem Potential an dem Emitter E des Bipolartransistors T1. Der pnp-Bipolartransistor T1 sperrt dabei, so dass kein Strom durch den MOS- Transistor M3 des Stromspiegels und damit auch kein Strom durch den MOS-Transistor M4 fließt.As long as the voltage U1 across the series circuit from the Current source Iq and the load Z less than the Zener voltage Zener diode is Z1, corresponds to the potential at the base B of the bipolar transistor T1 essentially at the potential the emitter E of the bipolar transistor T1. The pnp bipolar transistor T1 blocks, so that no current through the MOS Transistor M3 of the current mirror and therefore no current flows through the MOS transistor M4.

Die Stromquellen I1 und I2, der ersten Ansteuerschaltung 10 stellen einen Strom nach Maßgabe des Einschaltsignals EN1 zur Verfügung, wobei dieses Einschaltsignal EN1 der zweiten Stromquelle I2 direkt und der ersten Stromquelle I1 über ei nen Invertierer INV zugeführt ist, so dass nur jeweils eine der beiden Stromquellen einen Strom zur Verfügung stellt. Der MOS-Transistors T1 leitet, wenn das Einschaltsignal EN1 die zweite Stromquelle I2 ansteuert und die erste Stromquelle sperrt, wodurch eine nicht näher dargestellte Gate-Source- Kapazität des MOS-Transistors M1 aufgeladen wird. Der Tran sistor M1 sperrt, wenn das Einschaltsignal EN1 die erste Stromquelle I1 ansteuert und die zweite Stromquelle I2 sperrt, wodurch die Gate-Source-Kapazität des Transistors M1 nach Bezugspotential GND entladen wird.The current sources I1 and I2, the first control circuit 10 provide a current in accordance with the switch-on signal EN1, this switch-on signal EN1 being supplied directly to the second current source I2 and to the first current source I1 via an inverter INV, so that only one of the two Power sources provides electricity. The MOS transistor T1 conducts when the switch-on signal EN1 drives the second current source I2 and blocks the first current source, as a result of which a gate-source capacitance of the MOS transistor M1 (not shown) is charged. The transistor M1 blocks when the switch-on signal EN1 drives the first current source I1 and the second current source I2 blocks, as a result of which the gate-source capacitance of the transistor M1 is discharged to the reference potential GND.

Übersteigt die Spannung U1' den Wert der Zenerspannung der Zenerdiode Z1, so wird der Emitter E des Bipolartransistors T1 auf einem Potential festgehalten, welches der Differenz zwischen der Spannung U1' und der Spannung Uk über der Rei henschaltung aus der Zenerdiode Z1 und dem Widerstand R1 ent spricht. Der Bipolartransistor T1 wird dadurch leitend und ermöglicht einen Stromfluss zwischen der ersten Klemme V1 und der zweiten Klemme V1, bzw. Bezugspotential GND. Die Spannung Uk entspricht dabei der Summe aus der Zenerspannung aus der Zenerdiode Z1 und dem Produkt aus dem Widerstandswert des Wi derstandes R1 und durch dem Bipolartransistor T1 fließenden Strom. Der Kollektorstrom des Bipolartransistor T1 fließt auch durch den MOS-Transistor M3, wobei dieser Strom entspre chend dem Flächenverhältnis der Transistoren M3 und M4 auf einen Strom Im4 abgebildet wird, mit welcher die Gate-Source- Kapazität des MOS-Transistors M1 entladen wird. Der MOS- Transistor M1 beginnt dadurch abzuregeln, wobei der Transis tor M1 umso mehr regelt, umso größer der Strom Im4 ist. Dieser Strom ist wiederum abhängig von der Basis-Emitter- Spannung des Bipolartransistors T1, die von der Differenz zwischen der Spannung U1' und der Klemmspannung Uk abhängig ist. Es gilt somit, dass der MOS-Transistor M1 umso stärker abgeregelt wird, je größer die Differenz zwischen der Span nung U1' über der Reihenschaltung aus der Stromquelle Iq und der Last Z und der Spannung Uk ist. If the voltage U1 'exceeds the value of the Zener voltage Zener diode Z1, the emitter E of the bipolar transistor T1 held at a potential which is the difference between the voltage U1 'and the voltage Uk across the row circuit from the Zener diode Z1 and the resistor R1 ent speaks. The bipolar transistor T1 thereby becomes conductive and enables current to flow between the first terminals V1 and the second terminal V1, or reference potential GND. The voltage Uk corresponds to the sum of the Zener voltage from the Zener diode Z1 and the product of the resistance value of the Wi derstandes R1 and flowing through the bipolar transistor T1 Electricity. The collector current of the bipolar transistor T1 flows also through the MOS transistor M3, this current corresponding according to the area ratio of the transistors M3 and M4 a current Im4 is imaged with which the gate-source Capacity of the MOS transistor M1 is discharged. The MOS Transistor M1 thereby begins to regulate, the transistor Gate M1 regulates the more, the greater the current Im4. This Current in turn depends on the base emitter Voltage of the bipolar transistor T1 by the difference between the voltage U1 'and the clamping voltage Uk is. It is therefore the case that the MOS transistor M1 is all the stronger is regulated, the greater the difference between the span voltage U1 'over the series connection from the current source Iq and the load Z and the voltage Uk.

LIST OF REFERENCE NUMBERS

B Basisanschluss
C1, C2 Kondensatoren
D Drain-Anschluss
E Emitter
GND Bezugspotential
EN1, EN2 Einschaltsignale
G Gate-Anschluss
I Strom
Ik Kollektorstrom
Im4 Drain-Strom
INV Inverter
Iq Stromquelle
I1, I2 Stromquellen
K Kollektor
K1 erster Knoten
K2 zweiter Knoten
L Induktivität
M1 MOS-Transistor
M2 MOS-Transistor
M3, M4 MOS-Transistoren
OPV Operationsverstärker
R Widerstand
R1 ohmsche Widerstand
S Source-Anschluss
S1 Ansteuersignal
S2 Ansteuersignal
T1 pnp-Bipolartransistor
U1 Spannung
U1' Spannung
Uq Spannungsquelle
Uvz Versorgungsspannung
V1, V2 Klemmen der Versorgungsspannung
Z Last
Z1 Innerdiode
B basic connection
C1, C2 capacitors
D drain connector
E emitter
GND reference potential
EN1, EN2 switch-on signals
G gate connector
I current
Ik collector current
Im4 drain current
INV inverter
Iq power source
I1, I2 current sources
K collector
K1 first node
K2 second node
L inductance
M1 MOS transistor
M2 MOS transistor
M3, M4 MOS transistors
OPV operational amplifier
R resistance
R1 ohmic resistance
S source connector
S1 control signal
S2 control signal
T1 pnp bipolar transistor
U1 voltage
U1 'voltage
Uq voltage source
Uvz supply voltage
V1, V2 terminals of the supply voltage
Z load
Z1 inner diode

1010

Ansteuerschaltung
drive circuit

3030

zweite Ansteuerschaltung
second control circuit

2020

Spannungsbewertungsanordnung
Voltage Rating arrangement

4040

Strommessanordnung
Current measuring arrangement

101101

, .

102102

Eingänge
inputs

103103

Ausgänge
outputs

201201

, .

202202

Eingänge
inputs

203203

Ausgang
output

301301

, .

302302

, .

304304

Eingänge
inputs

303303

Ausgang
output

401401

, .

402402

Anschlüsse der Messstrecke
Connections of the measuring section

403403

Ausgang
output

Claims

1. Circuit arrangement for driving a load, which has the following features:

a series circuit with a current source (Iq), the load (Z) and a controllable resistor (M1), which is connected between a first terminal (V1) and a second terminal (V2) for a supply voltage (Uvz),
a first control circuit ( 10 ) with an output ( 103 ), which is connected to a control connection (G) of the controllable resistor (M1), and with an input ( 101 ),

characterized by a voltage evaluation arrangement ( 20 ) which provides a voltage signal (S1) which is dependent on a voltage (U1) between a first node (K1) and a second node (K2) of the series circuit and which is connected to the input ( 101 ) is fed to the first control circuit ( 10 ), the current source (Iq) being between the first and second nodes (K1, K2).

2. Circuit arrangement according to claim 1, wherein the voltage evaluation arrangement ( 20 ) has a first input ( 201 ) which is connected to the first node (K1), a second input ( 202 ) which is connected to the second node (K2) , and an output ( 203 ) which is connected to the input ( 101 ) of the first drive circuit.

3. Circuit arrangement according to claim 2, wherein the voltage evaluation arrangement ( 20 ) has a comparator (OPV) and a voltage source (Uq), a first input of the comparator via the voltage source (Uq) to the first input ( 201 ) second input of the comparator (OPV) to the second input ( 202 ) and an output of the comparator (OPV) to the output ( 203 ) of the voltage evaluation arrangement ( 30 ).

4. Circuit arrangement according to claim 2, wherein the voltage evaluation arrangement comprises a bipolar transistor (T1), a Zener diode (Z1) and a current mirror (M3, M4), where at the emitter (E) of the bipolar transistor (T1) via the Ze nerdiode ( Z1) to the first input ( 201 ), the base of the bipolar transistor (T1) to the second input ( 202 ) and the collector (K) of the bipolar transistor (T1) via the current mirror (M3, M4) to the output ( 203 ) connected.

5. Circuit arrangement according to one of claims 1 to 4, the first node (K1) the first terminal (V1) for the Ver supply voltage (Uvz) and at which the second node (K2) the current source (Iq) and the load (Z) is a common node.

6. Circuit arrangement according to one of claims 1 to 4, at the first node (K1) the first terminal (V1) for the Ver supply voltage (Uvz) and at which the second node (K2) the load (Z) and the controllable resistor (M2) common Knot is.

7. Circuit arrangement according to one of the preceding claims che, in the controllable resistor a transistor (M1), ins special is a MOS transistor.

8. Circuit arrangement according to one of the preceding claims, in which the current source (Iq) is a transistor (M2) with a load path (DS) and a control connection (G), a current measuring arrangement ( 40 ) with a measuring path ( 401-402 ) and one Output ( 403 ) and a control circuit ( 30 ) having an input ( 301 ) and an output ( 303 ), the load path (DS) of the transistor (M2) and the measuring path ( 401-402 ) of the current measuring arrangement ( 40 ) in series connected to the load (Z), the output ( 403 ) of the current measuring arrangement to the input ( 301 ) of the second control circuit ( 30 ) and the output ( 303 ) of the second control circuit ( 30 ) to the control terminal (G) of the transistor (M2 ) connected.

9. Circuit arrangement according to one of the preceding claims, in which the first drive circuit ( 10 ) has a first current source (I1) and a second current source (I2), each of which is connected to the control terminal (G) of the first transistor (M1).

10. Circuit arrangement according to one of the preceding claims che 6, in which the current mirror (M3, M4) to the Steueran circuit (G) of the first transistor is connected.

11. Use of a circuit according to one of the preceding Claims to control an airbag as a load.