DE10066106B4 - Process for heat treatment of a silicon wafer - Google Patents

Process for heat treatment of a silicon wafer Download PDF

Info

Publication number
DE10066106B4
DE10066106B4 DE10066106A DE10066106A DE10066106B4 DE 10066106 B4 DE10066106 B4 DE 10066106B4 DE 10066106 A DE10066106 A DE 10066106A DE 10066106 A DE10066106 A DE 10066106A DE 10066106 B4 DE10066106 B4 DE 10066106B4
Authority
DE
Germany
Prior art keywords
domain
silicon
wafer
ingot
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10066106A
Other languages
German (de)
Inventor
Jun Ohmiya Furukawa
Hisashi Furuya
Hideo Ohmiya Tanaka
Yuji Ohmiya Nakata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Priority claimed from DE10047345A external-priority patent/DE10047345B4/en
Application granted granted Critical
Publication of DE10066106B4 publication Critical patent/DE10066106B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Ein Ingot wird hergestellt durch Ziehen, derart, dass V/Ga und V/Gb 0,23 bis 0,50 mm<SUP>2</SUP>/min°C werden, wobei V(mm/min) eine Ziehgeschwindigkeit bezeichnet und Ga (°C/mm) einen axialen Temperaturgradienten im Zentrum des Ingot bezeichnet und Gb (°C/mm) einen axialen Temperaturgradienten am Rande des Ingot bezeichnet, bei Temperaturen im Bereich von 1300°C bis zum Schmelzpunkt von Silicium. Ein durch Schneiden des Ingot erhaltener Wafer wird in einer reduktiven Atmosphäre bei Temperaturen im Bereich von 1050°C bis 1220°C 30 bis 150 min wärmebehandelt. Ein Silicium-Wafer, der frei ist von OSF's, COP's und praktisch frei ist von Verunreinigungen, wie Fe, und von Abgleitungserscheinungen, wird erhalten.An ingot is made by drawing such that V / Ga and V / Gb become 0.23 to 0.50 mm <SUP> 2 </ SUP> / min ° C, where V (mm / min) denotes a pulling rate, and Ga (° C / mm) denotes an axial temperature gradient in the center of the ingot and Gb (° C / mm) denotes an axial temperature gradient at the edge of the ingot, at temperatures ranging from 1300 ° C to the melting point of silicon. A wafer obtained by cutting the ingot is heat-treated in a reductive atmosphere at temperatures in the range of 1050 ° C to 1220 ° C for 30 to 150 minutes. A silicon wafer free from OSF's, COP's and practically free from impurities such as Fe and from sliding phenomena is obtained.

Description

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

1. Gebiet der Erfindung1. Field of the invention

Die Erfindung betrifft ein Verfahren zur Wärmebehandlung eines Silicium-Wafers für Halbleiterschaltungen, der aus einem durch ein Czochralski-Verfahren (im folgenden "CZ-Verfahren" genannt) hergestellten Silicium-Ingot geschnitten wird, unter Erzeugung eines intrinsischen Getter-Effekts (im folgenden als "IG-Effekt" bezeichnet).The The invention relates to a method for heat treatment of a silicon wafer for semiconductor circuits, that produced from one by a Czochralski method (hereinafter called "CZ method") Silicon ingot is cut, producing an intrinsic Gettering effect (hereinafter referred to as "IG effect").

2. Beschreibung der dazugehörigen Technik2. Description of the associated technique

In letzter Zeit wird die Ausbeutenverschlechterung bei den Verfahren zur Herstellung von Halbleiterschaltungen u. a. bedingt von: Mikrodefekten durch Sauerstoffabscheidungen, die zu Keimen von oxidationsbedingten Stapelfehlern (im folgenden "OSF's" genannt) führen; Teilchen kristallinen Ursprungs (im folgenden "COP's" genannt); und großen zwischengitterartigen Versetzungen (im folgenden "L/D" genannt). Mikrodefekte, wie OSF-Keime, werden während des Kristallwachstums in einen Silicium-Ingot eingebaut und entstehen beispielsweise bei einem Oxidationsverfahren während der Herstellung von Halbleiterelementen und verursachen bei den hergestellten Bauteilen Fehlfunktionen, wie Zunahme des Verluststroms. Andererseits führt die Reinigung von Hochglanz-polierten Silicium-Wafern durch ein Lösungsgemisch von Ammoniak und Wasserstoffperoxid zur Bildung von Vertiefungen auf der Wafer-Oberfläche, und solche Vertiefungen werden als Teilchen, entsprechend reellen oder von Natur aus vorhandenen Teilchen, nachgewiesen. Solche Vertiefungen werden zu ihrer Unterscheidung von reellen Teilchen COP's genannt. COP's, die Vertiefungen auf einer Wafer-Oberfläche darstellen, führen zur Verschlechterung der elektrischen Eigenschaften, wie des Merkmals des zeitabhängigen dielektrischen Durchschlags (TDDB) und des Merkmals des dielektrischen Durchschlags zum Zeitpunkt Null (TZDB). Außerdem ist die Existenz von COP's in einer Wafer-Oberfläche der Grund für physikalische Schritte während eines Verdrahtungsvorgangs von Bauteilen, und diese Schritte verursachen einen Drahtbruch und dadurch eine Verminderung der Ausbeute von Produkten. Andererseits wird eine LID als Versetzungscluster oder als Versetzungsgrübchen bezeichnet, da sich ein Grübchen bildet, wenn ein Siliciumwafer mit diesem Fehler in eine selektive Ätzlösung, die Fluorwasserstoffsäure als Hauptbestandteil enthält, eingetaucht wird. Eine solche L/D bewirkt ebenfalls die Verschlechterung der elektrischen Eigenschaften, wie Verluststrom- und Isoliereigenschaft.In Lately, the yield deterioration in the processes for the production of semiconductor circuits u. a. conditioned by: microdefects Oxygen deposits, leading to germs of oxidation-induced stacking faults (hereafter called "OSF's"); Particles crystalline Origin (hereinafter referred to as "COP's"); and large interstitial dislocations (hereinafter called "L / D"). Micro defects like OSF germs, will be during of crystal growth incorporated into a silicon ingot and arise For example, in an oxidation process during the production of semiconductor elements and cause malfunctions in the manufactured components, like increase in leakage current. On the other hand, the cleaning of high-gloss polished leads Silicon wafers through a mixed solution of ammonia and hydrogen peroxide to form depressions on the wafer surface, and such pits become real as particles or naturally occurring particles. Such wells are called COPs for their distinction from real particles. COP's, the wells on a wafer surface represent, lead for the deterioration of the electrical properties, such as the feature of the time-dependent dielectric breakdown (TDDB) and the dielectric feature Punch at time zero (TZDB). Besides, the existence of COP's in a wafer surface of the reason for physical steps during a wiring process of components, and cause these steps a wire break and thereby a reduction in the yield of products. On the other hand, an LID is referred to as dislocation cluster or dislocation pits, there is a dimple forms when a silicon wafer with this error in a selective etching solution, the Hydrofluoric acid contains as main component, is immersed. Such L / D also causes the deterioration electrical properties, such as leakage current and insulation characteristic.

Aufgrund des oben Genannten ist die Verminderung von OSF's, COP's und L/D's in einem Silicium-Wafer, der zur Herstellung einer Halbleiterschaltung eingesetzt wird, erforderlich.by virtue of of the above is the reduction of OSF's, COP's and L / D's in a silicon wafer used for manufacturing a semiconductor circuit is used, required.

In der japanischen offengelegten Patentanmeldung Nr. HEI-11-1393 ist ein defektfreier Silicium-Wafer, der frei ist von OSF's, COP's und L/D's, offenbart. Dieser defektfreie Silicium-Wafer ist ein aus einem Silicium-Einkristallingot geschnittener Wafer, der eine perfekte Domäne [P] aufweist, von der angenommen wird, daß sie in dem Ingot frei ist von Agglomeraten von Leerstellen-Punktdefekten und von Agglomeraten von Zwischengitter-Silicium-Punktdefekten. Die perfekte Domäne [P] existiert zwischen einer Zwischengitter-Silicium-Punktdefekt-dominierten Domäne [I] und einer Leerstellen-Punktdefektdominierten Domäne [V] in dem Silicium-Einkristallingot. Der Silicium-Wafer, der die perfekte Domäne [P] enthält, wird durch Bestimmung eines Wertes V/G (mm2/min°C) gebildet, derart, daß OSF's, die während einer thermischen Oxidationsbehandlung in Ringform erzeugt werden, im Zentrum des Wafers verschwinden, wobei V (mm2/min) eine Ziehgeschwindigkeit des Ingot und G (°C/min) einen vertikalen Temperaturgradienten des Ingot in der Nachbarschaft der Grenzfläche zwischen Siliciumschmelze und Ingot bezeichnet.In the Japanese Laid-Open Patent Application No. HEI-11-1393 is a defect-free silicon wafer that is free of OSF's, COP's and L / D's. This defect-free silicon wafer is a wafer cut from a silicon single crystal ingot having a perfect domain [P] which is believed to be free in the ingot from agglomerates of vacancy point defects and agglomerates of interstitial silicon atoms. point defects. The perfect domain [P] exists between an interstitial silicon point defect dominated domain [I] and a vacancy point defect dominated domain [V] in the silicon single crystal ingot. The silicon wafer containing the perfect domain [P] is formed by determining a value V / G (mm 2 / min ° C) such that OSFs produced in a ring during a thermal oxidation treatment are at the center of the Wafers disappear, where V (mm 2 / min) denotes a drawing rate of the ingot and G (° C / min) denotes a vertical temperature gradient of the ingot in the vicinity of the interface between silicon melt and ingot.

Der aus einem Ingot geschnittene Silicium-Wafer, der die perfekte Domäne [P] enthält, ist frei von OSF's, COP's und L/D's. Allerdings kommt es durch die Wärmebehandlung während eines Bauteil-Herstellungsverfahrens nicht notwendigerweise zu einer Sauerstoffabscheidung in dem Wafer, was den Nachteil verursacht, daß ein unzureichender IG-Effekt entsteht. Einige Halbleiterhersteller fordern vielleicht Silicium-Wafer, die frei sind von OSF's, COP's und L/D's, aber die Fähigkeit besitzen, bei dem Bauteil-Herstellungsverfahren auftretende metallische Verunreinigungen zu gettern. Metallische Verunreinigungen von Wafern mit unzureichender IG-Fähigkeit während des Bauteil-Herstellungsverfahrens führen zu undichten Übergängen und zum Auftreten von Fehlfunktionen der Bauteile aufgrund der eingeschlossenen Konzentration von metallischen Verunreinigungen.Of the silicon wafers cut from an ingot containing the perfect domain [P] are free from OSF's, COP's and L / D's. However, it comes it through the heat treatment while a component manufacturing process does not necessarily become one Oxygen deposition in the wafer, which causes the disadvantage the existence insufficient IG effect arises. Some semiconductor manufacturers may call Silicon wafers that are free of OSF's, COP's, and L / D's but possess the capability of the device manufacturing process gettering metallic contaminants. Metallic impurities Wafers with insufficient IG capability during the device manufacturing process to lead to leaky transitions and to the occurrence of malfunction of the components due to the enclosed Concentration of metallic impurities.

Außerdem ist der V/G-Wert zur Bildung eines Silicium-Wafers, der die perfekte Domäne [P] enthält, proportional zur Ziehgeschwindigkeit V des Ingot, wenn der Temperaturgradient G konstant ist, was das relativ langsame Ziehen bei einer innerhalb eines engen Bereiches kontrollierten Geschwindigkeit des Ingot erfordert. Die technische Erfüllung einer solchen Anforderung ist allerdings nicht notwendigerweise leicht, so daß die Ingot-Produktivität niemals hoch ist.Besides that is the V / G value to form a silicon wafer, which is the perfect domain [P] contains, proportionally to the pulling rate V of the ingot when the temperature gradient G is constant, which is the relatively slow drag at one inside a narrow range of controlled speed of the ingot requires. The technical fulfillment However, such a requirement is not necessarily easy, So that the Ingot productivity never high.

Zur Abhilfe für dieses Problems wird ein Verfahren zum Ziehen eines Siliciumeinkristalls an einer mit Sauerstoffabscheidungen gesättigten N2(V)-Domäne (entsprechend der erfindungsgemäßen [PV]-Domäne) außerhalb eines OSF-Rings oder an einer N1(V)-Domäne und einer N2(V)-Domäne innerhalb oder außerhalb des OSF-Rings einschließlich des OSF-Rings, in einem Fehlerverteilungsdiagramm mit einer Ordinate, die einen V/G-Wert darstellt, und einer Abszisse, die eine Entfernung D vom Zentrum des Kristalls bis zum Rand des Kristalls darstellt, vorgeschlagen ( japanische offengelegte Patentanmeldung Nr. HEI-11-157996 ). Nach diesem Verfahren kann unter einer leicht steuerbaren Herstellungsbedingung ein Silicium-Wafer hergestellt werden, der frei ist von der Domäne [I] und der Domäne [V], eine extrem geringe Defektdichte im gesamten Kristall aufweist und durch Sauerstoffabscheidungen einen IG-Effekt unter Beibehaltung einer höheren Produktivität aufzuweisen vermag.To remedy this problem, a method for pulling a silicon single crystal at an oxygen-deposited saturated N 2 (V) domain (corresponding to the inventive [P V ] domain) outside an OSF ring or at an N 1 (V) domain and an N 2 (V) domain inside or outside the OSF ring including the OSF ring, in an ordinate error distribution diagram representing a V / G value and an abscissa representing a distance D from the center of the crystal to the edge of the crystal ( Japanese Laid-Open Patent Application No. HEI-11-157996 ). According to this method, under a readily controllable manufacturing condition, a silicon wafer free of the domain [I] and the domain [V] can be produced, having extremely low defect density in the entire crystal, and an IG effect by oxygen deposition while maintaining a higher productivity.

Allerdings ist bei dem in der japanischen offengelegten Patentanmeldung Nr. HEI-11-157996 beschriebenen Siliciumeinkristall-Herstellungsverfahren zur Verhinderung des Wachstums von OSF-Keimen bei einer thermischen Oxidationsbehandlung von OSF's in einem Siliciumwafer-Zustand die Verwendung auf einen Silicium-Wafer begrenzt, der eine Sauerstoffkonzentration in dem gezüchteten Kristall aufweist, die auf weniger als 24 ppma (ASTM 79-Wert) [entsprechend ungefähr 1,2 × 1018 Atome/cm3 (alte ASTM)] begrenzt ist oder die begrenzt ist durch die Steuerung des Wärmeverlaufs, derart, daß die Verweildauer in dem Temperaturbereich von 1050°C bis 850°C 140 min oder weniger beträgt.However, in the case of Japanese Laid-Open Patent Application No. HEI-11-157996 described silicon single crystal manufacturing method for preventing the growth of OSF seeds in a thermal oxidation treatment of OSF's in a silicon wafer state, the use limited to a silicon wafer having an oxygen concentration in the grown crystal, which is less than 24 ppma (ASTM 79 Value) [is limited to about 1.2 × 10 18 atoms / cm 3 (old ASTM)] or that is limited by the control of the heat history, such that the residence time in the temperature range of 1050 ° C to 850 ° C 140 min or less.

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION

Eine Aufgabe der Erfindung besteht in der Bereitstellung eines Wärmebehandlungsverfahrens für einen Silicium-Wafer, der frei ist von der Existenz von Agglomeraten von Punktdefekten und der einen gleichmäßigen IG-Effekt auf der Wafer-Oberfläche aufweist, auch wenn der Silicium-Wafer aus einem Ingot geschnitten worden ist, der eine Mischdomäne einer [OSF]-Domäne und einer [PV]-Domäne enthält und eine Sauerstoffkonzentration von 1,2 × 1018 Atome/cm3 (alte ASTM) oder größer aufweist.An object of the invention is to provide a heat treatment process for a silicon wafer which is free from the existence of agglomerates of point defects and which has a uniform IG effect on the wafer surface, even if the silicon wafer is cut from an ingot having a mixed domain of an [OSF] domain and a [P V ] domain and having an oxygen concentration of 1.2 × 10 18 atoms / cm 3 (old ASTM) or larger.

Eine weitere Aufgabe der Erfindung besteht in der Bereitstellung eines Wärmebehandlungsverfahren für einen Silicium-Wafer, der frei ist von der Existenz von Agglomeraten von Punktdefekten, ohne daß Sauerstoffdonor-Beseitigungsbehandlungen erforderlich sind.A Another object of the invention is to provide a Heat treatment method for one Silicon wafers free from the existence of agglomerates of Point defects without oxygen donor removal treatments required are.

Der Aspekt der Erfindung betrifft ein Verfahren zur Wärmebehandlung eines aus einem Silicium-Einkristallingot geschnittenen Silicium-Wafers, der eine perfekte Domäne [P] einschließlich einer [OSF]-Domäne enthält, wobei in dem Silicium-Einkristallingot [I] eine Domäne ist, in der Zwischengitter-Silicium-Punktdefekte dominieren, [V] eine Domäne ist, in der Leerstellen-Punktdefekte dominieren, die perfekte Domäne [P] keine Agglomerate von Zwischengitter-Silicium-Punktdefekten und keine Agglomerate von Leerstellen-Punktdefekten aufweist, die Domäne [OSF] als Domäne [V] klassifiziert ist und die OSF's in der [OSF]-Domäne erzeugt werden, wenn der Ingot im Zustand eines Siliciumwafers eine thermische Oxidationsbehandlung erfährt, [PI] eine Domäne in der Nachbarschaft der Domäne [I] ist und klassifiziert ist als perfekte Domäne [P] und eine Konzentration von Zwischengitter-Silicium aufweist, die geringer ist als die geringste Konzentration von Zwischengitter-Silicium, die zur Bildung von Zwischengitterversetzungen in der Lage ist, und [PV] eine Domäne in der Nachbarschaft der Domäne [V] ist und als die perfekte Domäne [P] klassifiziert ist und eine Konzentration von Leerstellen aufweist, die gleich oder kleiner ist als eine Konzentration von Leerstellen, die zur Bildung von COP's oder FPD's in der Lage ist; wobei das Verfahren die Schritte gemäß Patentanspruch 1 umfaßt.The aspect of the invention relates to a method of heat treating a silicon wafer cut from a silicon single crystal ingot containing a perfect domain [P] including an [OSF] domain, wherein in the silicon single crystal ingot [I] is a domain dominate the interstitial silicon point defects, [V] is a domain in which vacancy point defects dominate, the perfect domain [P] has no agglomerates of interstitial silicon point defects and no agglomerates of vacancy point defects, the domain [OSF] is classified as domain [V] and the OSFs are generated in the [OSF] domain when the ingot in the state of a silicon wafer undergoes a thermal oxidation treatment, [P I ] is a domain in the vicinity of the domain [I] and classified as a perfect domain [P] and has a concentration of interstitial silicon which is less than the lowest concentration of interstitial silicon, the Is capable of forming interstitial dislocations, and [P V ] is a domain in the vicinity of the domain [V] and is classified as the perfect domain [P] and has a concentration of vacancies equal to or less than a concentration of Vacancies capable of forming COP's or FPD's; the method comprising the steps of claim 1.

Auch wenn der Ingot eine Sauerstoffkonzentration von 1,2 × 1018 oder größer aufweist (alte ASTM), wenn der aus dem Ingot geschnittene Silicium-Wafer unter der obigen Bedingung wärmebehandelt wird und wenn der Silicium-Wafer die Domäne [OSF] und die Domäne [PV] enthält, schrumpfen oder verschwinden durch das Wärmebehandlungsverfahren der vorliegenden Erfindung die während des Kristallwachstums in den Wafer eingebauten Sauerstoff-Abscheidungskeime und OSF-Keime in der Nachbarschaft der Wafer-Oberfläche durch den Effekt des Herausdiffundierens von Sauerstoff aus dem Wafer unter Bildung einer DZ an der Wafer-Oberfläche. Da außerdem die Sauerstoffkonzentration in dem Teilbereich, der tiefer liegt als der der Wafer-Oberfläche benachbarte Teilbereich 1,2 × 1018 Atome/cm3 (alte ASTM) beträgt, werden Sauerstoffabscheidungen in einer höheren als einer zuvor festgelegten Dichte erzeugt, wodurch ein IG-Effekt auftritt. Im folgenden können "Sauerstoffabscheidungen" "BMD (Bulk-Mikrodefekt)" genannt werden.Even if the ingot has an oxygen concentration of 1.2 × 10 18 or larger (old ASTM), if the silicon wafer cut from the ingot is heat-treated under the above condition and if the silicon wafer is the domain [OSF] and the domain [P V ] contains, by the heat treatment method of the present invention, the oxygen deposition nuclei and OSF nuclei built into the wafer during crystal growth in the vicinity of the wafer surface by the effect of diffusing oxygen out of the wafer to form a wafer DZ on the wafer surface. In addition, since the oxygen concentration in the portion lower than the wafer surface adjacent portion is 1.2 × 10 18 atoms / cm 3 (old ASTM), oxygen precipitates are generated in a higher than a predetermined density, whereby an IG Effect occurs. In the following, "oxygen precipitates" may be called "BMD (Bulk Micro Defect)".

KURZE BESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS

1A ist eine Ansicht und zeigt eine Beziehung zwischen einem V/G-Verhältnis und einer Leerstellen-Punktdefektdichte oder einer Zwischengitter-Silicium-Punktdefektdichte gemäß einer Ausführungsform der Erfindung auf der Basis der Voronkov-Theorie; 1A FIG. 15 is a view showing a relationship between a V / G ratio and a vacancy point defect density or interstitial silicon point defect density according to an embodiment of the invention based on the Voronkov theory; FIG.

1B ist eine Konzeptansicht eines Röntgenstrahl-Tomographiebildes des Ingot der Ausführungsform nach einer Wärmebehandlung in einer N2-Atmosphäre bei 1000°C für 40 h; 1B Fig. 10 is a conceptual view of an X-ray tomographic image of the ingot of the embodiment after a heat treatment in an N 2 atmosphere at 1000 ° C for 40 hours;

1C ist ein Defektverteilungsdiagramm eines Kristalls, wobei der Ingot der Ausführungsform unmittelbar nach dem Ziehen (Zustand wie gewachsen) in Secco-Lösung ansgeätzt wird; 1C FIG. 12 is a defect distribution diagram of a crystal wherein the ingot of the embodiment immediately after drawing (state as shown in FIG sen) is etched in Secco solution;

1D ist ein Defektverteilungsdiagramm eines Kristalls, wobei der Ingot der Ausführungsform in einer Atmosphäre von feuchtem O2 wärmebehandelt und anschließend mit Secco-Ätzlösung ansgeätzt wird; 1D FIG. 12 is a defect distribution diagram of a crystal wherein the ingot of the embodiment is heat-treated in an atmosphere of wet O 2 and then etched with Secco etching solution; FIG.

1E ist eine Ansicht und zeigt eine Übergangssituation einer Ziehgeschwindigkeit des Ingot der Ausführungsform; 1E FIG. 13 is a view showing a transitional state of a pulling speed of the ingot of the embodiment; FIG.

2 ist eine Ansicht entsprechend 1B; 2 is a view accordingly 1B ;

3A ist eine Draufsicht eines Wafers, entsprechend W1 in 2; 3A FIG. 12 is a plan view of a wafer corresponding to W 1 in FIG 2 ;

3B ist eine Draufsicht eines Wafers, entsprechend W2 in 2; 3B FIG. 12 is a plan view of a wafer corresponding to W 2 in FIG 2 ;

3C ist eine Draufsicht eines Wafers, entsprechend W3 in 2; 3C FIG. 12 is a plan view of a wafer corresponding to W 3 in FIG 2 ;

3D ist eine Draufsicht eines Wafers, entsprechend W4 in 2; 3D FIG. 12 is a plan view of a wafer corresponding to W 4 in FIG 2 ;

4 ist eine Ansicht und zeigt die Wärmebehandlungsverfahren und die Ergebnisse der OSF-erzeugenden Behandlung von Silicium-Wafern W1 von Beispiel 1 und Vergleichsbeispiel 1; und 4 FIG. 15 is a view showing the heat treatment processes and the results of OSF-producing treatment of silicon wafers W 1 of Example 1 and Comparative Example 1; FIG. and

5 ist eine Ansicht und zeigt die Wärmebehandlungsverfahren von Silicium-Wafern W1 der Beispiele 1 und 2 und der Vergleichsbeispiele 1 und 2 und einen Zustand der Erzeugung von BMD's in den Silicium-Wafern W1. 5 FIG. 14 is a view showing the heat treatment processes of silicon wafers W 1 of Examples 1 and 2 and Comparative Examples 1 and 2 and a state of producing BMDs in the silicon wafers W 1. FIG.

AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMENDETAILED DESCRIPTION OF THE EMBODIMENTS

Ein Silicium-Wafer einer Ausführungsform der Erfindung wird hergestellt durch Ziehen eines Ingot aus einer Siliciumschmelze in einem Zonenschmelzofen durch ein CZ-Verfahren bei einem zuvor festgelegten Ziehgeschwindigkeitsprofil auf der Basis der Voronkov-Theorie und durch In-Scheiben-Schneiden des Ingot.One Silicon wafer of an embodiment of the Invention is made by drawing an ingot from a silicon melt in a zone melting furnace by a CZ method at a predetermined one Drawing speed profile based on the Voronkov theory and by slicing the ingot.

Wenn ein Ingot eines Silicium-Einkristalls aus einer Siliciumschmelze in einem Zonenschmelzofen durch ein CZ-Verfahren gezogen wird, kommt es in der Regel zu Punktdefekten und Agglomeraten (dreidimensionale Defekte) als Defekte in dem Silicium-Einkristall. Punktdefekte werden in zwei allgemeine Typen eingeteilt, nämlich einen Leerstellen-Punktdefekt und einen Zwischengitter-Punktdefekt. Der Leerstellen-Punktdefekt ist ein Typ, wobei ein Siliciumatom aus einer regulären Position in einem Siliciumkristallgitter weggelassen wurde. Eine solche Leerstelle führt zu einem Leerstellen-Punktdefekt. Das Vorliegen eines Siliciumatoms an einem Nicht-Gitterpunkt (Zwischengitterstelle) führt hingegen zu einem Zwischengitter-Silicium-Punktdefekt.If an ingot of a silicon single crystal from a silicon melt is pulled in a zone melting furnace by a CZ method comes it usually leads to point defects and agglomerates (three-dimensional Defects) as defects in the silicon single crystal. Become point defects divided into two general types, namely a blank point defect and an interstitial point defect. The vacancy point defect is a type where a silicon atom from a regular Position in a silicon crystal lattice was omitted. Such Space leads to a blank point defect. The presence of a silicon atom on the other hand, at a non-grid point (interstitial location) leads to an interstitial silicon point defect.

Punktdefekte werden ferner in der Regel an der Grenzfläche zwischen Siliciumschmelze (geschmolzenes Silicium) und Ingot (festes Silicium) gebildet. Beim Ziehen des Ingot beginnt sich allerdings der Teil, der die Grenzfläche darstellte, abzukühlen. Während des Abkühlens diffundieren die Leerstellen-Punktdefekte oder Zwischengitter-Punktdefekte unter gegenseitiger Verschmelzung und bilden dabei Leerstellen-Agglomerate bzw. Zwischengitter-Agglomerate. Mit anderen Worten, sind Agglomerate dreidimensionale, durch Kombination von Punktdefekten erzeugte Strukturen.point defects are also usually at the interface between silicon melt (molten silicon) and ingot (solid silicon) are formed. At the However, pulling the ingot starts the part that represented the interface cool. During the cooling diffuse the vacancy point defects or interstitial point defects under mutual fusion and form vacancy agglomerates or interstitial agglomerates. With In other words, agglomerates are three-dimensional, by combination structures created by point defects.

Agglomerate von Leerstellen-Punktdefekten umfassen Defekte, die "LSTD (Laser Scattering Tomograph Defects)" oder "FPD (Flow Pattern Defects)" genannt werden, zusätzlich zu den vorgenannten COP's, während Agglomerate von Zwischengitter-Silicium-Punktdefekten Defekte einschließen, die "L/D" genannt werden, wie zuvor erwähnt. Außerdem sind FPD's Quellen von Spuren, die ein einzigartiges Flußbild aufweisen, das auftritt, wenn ein durch In-Scheiben-Schneiden eines Ingot hergestellter Siliciumwafer 30 min ohne Rühren einer Secco-Ätzlösung (d. h. Ätzen mit einer Mischlösung von K2Cr2O7:50% HF:reines Wasser = 44 g:2000 cc:1000 cc) ausgesetzt wird. LSTD's sind Quellen mit Brechungsindizes, die sich von dem Brechungsindex von Silicium unterscheiden und die bei Bestrahlung mit Infrarotstrahlung des Silicium-Einkristalls Streulicht erzeugen.Agglomerates of vacancy point defects include defects called "LSTD (Laser Scattering Tomograph Defects)" or "FPD (Flow Pattern Defects)" in addition to the aforementioned COPs, while interstitial silicon point defects agglomerates include defects called "L / D "as previously mentioned. In addition, FPDs are sources of traces having a unique flow pattern that occurs when a silicon wafer prepared by slicing an ingot is left for 30 minutes without stirring a Secco etch solution (ie, etching with a mixed solution of K 2 Cr 2 O 7 : 50% HF: pure water = 44 g: 2000 cc: 1000 cc). LSTD's are sources with refractive indices that are different from the refractive index of silicon and that produce stray light when irradiated with infrared radiation of the silicon single crystal.

Die zuvor genannte Voronkov-Theorie besteht in der Kontrolle eines V/G-Verhältnisses (mm2/min°C), so daß ein hochreiner Ingot mit weniger Defekten gezüchtet wird, wobei V (mm/min) eine Ziehgeschwindigkeit eines Ingot ist und G (°C/mm) ein Temperaturgradient eines Ingot an der Grenzfläche zwischen Ingot und Siliciumschmelze in einer Zonenschmelzstruktur ist. Eine Beziehung zwischen V/G und Punktdefektdichte ist nach dieser Theorie diagrammartig in 1A dargestellt, wobei die Abszisse V/G darstellt und die Ordinate eine Leerstellen-Punktdefektdichte und eine Zwischengitter-Silicium-Punktdefektdichte darstellt, um dadurch zu zeigen, daß die Grenze zwischen einer Leerstellendomäne und einer Zwischengitter-Siliciumdomäne durch das V/G-Verhältnis bestimmt wird. Insbesondere wird ein von einer Leerstellen-Punktdefektdichte dominierter Ingot gebildet, wenn das V/G-Verhältnis größer ist als ein kritischer Punkt, während ein von einer Zwischengitter-Silicium-Punktdefektdichte dominierter Ingot gebildet wird, wenn das V/G-Verhältnis kleiner ist als der kritische Punkt.The aforementioned Voronkov theory is to control a V / G ratio (mm 2 / min ° C) so that a high purity ingot is grown with fewer defects, where V (mm / min) is a pulling rate of an ingot and G (° C / mm) is a temperature gradient of an ingot at the interface between ingot and silicon melt in a zone melted structure. A relationship between V / G and point defect density is diagrammed in this theory 1A wherein the abscissa represents V / G and the ordinate represents a vacancy point defect density and an interstitial silicon point defect density, to thereby show that the boundary between a vacancy domain and an interstitial silicon domain is determined by the V / G ratio , In particular, an ingot dominated by a vacancy point defect density is formed when the V / G ratio is larger than a critical point, while an ingot dominated by an interstitial silicon point defect density is formed when the V / G ratio is smaller than the critical point.

In 1A bezeichnet das Zeichen [I] eine Domäne (ein erstes kritisches Verhältnis ist (V/G)1 oder kleiner), in der Zwischengitter-Silicium-Punktdefekte überwiegen und die Zwischengitter-Silicium-Punktdefekte enthält, das Zeichen [V] bezeichnet eine Domäne (ein zweites kritisches Verhältnis ist (V/G)2 oder größer), in der in einem Ingot Leerstellen-Punktdefekte überwiegen und die Agglomerate von Leerstellen-Punktdefekten enthält; das Zeichen [P] bezeichnet eine perfekte Domäne ((V/G)1 bis (V/G)2), die keine Agglomerate von Leerstellen-Punktdefekten und Agglomerate von Zwischengitter-Silicium-Punktdefekten enthält. Die der Domäne [P] benachbarte Domäne [V] enthält eine Domäne [OSF] ((V/G)2) bis (V/G)3) zum Bilden von OSF-Keimen. Wie vorstehend beschrieben, wird diese perfekte Domäne [P] weiterhin als Domäne [PI] und Domäne [PV] klassifiziert. Die Domäne [PI] weist ein V/G-Verhältnis von (V/G)1 bis zum kritischen Punkt auf, und die Domäne [PV] weist ein V/G-Verhältnis vom kritischen Punkt bis (V/G)2 auf. Die Domäne [PI] grenzt demnach an die Domäne [I] an und besitzt eine Zwischengitter-Silicium-Punktdefektdichte, die geringer ist als die niedrigste Zwischengitter-Silicium-Punktdefektdichte, die zur Bildung von Zwischengitterversetzungen in der Lage ist, und die Domäne [PV] grenzt an die Domäne [V] an und besitzt eine Leerstellen-Punktdefektdichte, die geringer ist als die niedrigste Leerstellen-Punktdefektdichte, die zur Bildung von OSF's in der Lage ist.In 1A denotes the sign [I] a Domain (a first critical ratio is (V / G) 1 or less) in which interstitial silicon point defects predominate and the interstitial silicon point defects include, the character [V] denotes a domain (a second critical ratio (V / G) 2 or greater) in which vacancy point defects predominate in an ingot and contain agglomerates of vacancy point defects; the mark [P] denotes a perfect domain ((V / G) 1 to (V / G) 2 ) containing no agglomerates of vacancy point defects and agglomerates of interstitial silicon point defects. The domain [V] adjacent to the domain [P] contains a domain [OSF] ((V / G) 2 ) to (V / G) 3 ) for forming OSF seeds. As described above, this perfect domain [P] is further classified as domain [P I ] and domain [P V ]. The domain [P I ] has a V / G ratio of (V / G) 1 to the critical point, and the domain [P V ] has a V / G ratio from the critical point to (V / G) 2 on. Accordingly, the domain [P I ] is adjacent to the domain [I] and has an interstitial silicon point defect density which is lower than the lowest interstitial silicon point defect density capable of forming interstitial dislocations, and the domain P V ] is adjacent to the domain [V] and has a vacancy point defect density that is less than the lowest vacancy point defect density capable of forming OSFs.

Das zuvor bestimmte Ziehgeschwindigkeitsprofil der Ausführungsform wird so bestimmt, daß das Verhältnis (V/G) einer Ziehgeschwindigkeit zu einem Temperaturgradienten in 1A zwischen dem kritischen Punkt (V/G) und (V/G)3 gehalten wird, wenn der Ingot aus einer Siliciumschmelze in einem Zonenschmelzofen gezogen wird.The predetermined pull rate profile of the embodiment is determined such that the ratio (V / G) of a pull rate to a temperature gradient in 1A between the critical point (V / G) and (V / G) 3 is maintained when the ingot is drawn from a silicon melt in a zone melting furnace.

Der Siliciumwafer der Ausführungsform ist der in 3A gezeigte Wafer W1, und es ist erforderlich, daß er eine Sauerstoff-Anfangskonzentration von größer als 1,2 × 1018 Atome/cm2 aufweist (alte ASTM). Somit besitzt der Ingot vor dem Schneiden zu einem Siliciumwafer eine Sauerstoffkonzentration von größer als 1,2 × 1018 Atome/cm3 (alte ASTM). Diese soll BMD's in einer Dichte erzeugen, die größer ist als die in dem Wafer W1 durch den ersten Wärmebehandlungsschritt gewünschte Dichte, so daß ein IG-Effekt auftritt.The silicon wafer of the embodiment is that in FIG 3A shown wafers W 1 , and it is required that it has an initial oxygen concentration of greater than 1.2 × 10 18 atoms / cm 2 (old ASTM). Thus, prior to cutting into a silicon wafer, the ingot has an oxygen concentration greater than 1.2 × 10 18 atoms / cm 3 (old ASTM). This is to produce BMDs in a density greater than the density desired in the wafer W 1 by the first heat treatment step, so that an IG effect occurs.

Dieses Ziehgeschwindigkeitsprofil wird durch eine Simulation auf der Basis der Voronkov-Theorie, durch empirisches In-Scheiben-Schneiden eines Referenz-Ingot in axialer Richtung oder durch Kombination dieser Techniken bestimmt. Diese Bestimmung wird demnach durch Bestätigung der axialen Scheibe des Ingot und der geschnittenen Wafer nach der Simulation und durch anschließendes Wiederholen der Simulation durchgeführt. Es werden eine Vielzahl von Arten von Ziehgeschwindigkeiten in einem zuvor bestimmten Bereich festgelegt, und eine Vielzahl von Referenz-Ingots wird gezüchtet. 1E zeigt eine Situation, wobei die Ziehgeschwindigkeit schrittweise von 1,2 mm/min auf 0,4 mm/min unter damit verbundener kontinuierlicher Absenkung des Verhältnisses (V/G) vermindert wird. Die Querschnittsansichten der Ingots sind für diesen Fall in 1B, 1C bzw. 1B gezeigt. Die Abszissen der Figuren entsprechen der Abszisse (V/G) von 1A. 1B ist eine Skizze anhand eines Röntgen-Tomografiebildes nach einer Wärmebehandlung des Ingot in einer N2-Atmosphäre bei 2000°C für 40 h. In dieser Figur treten die Domäne [V], die Domäne [OSF], die Domäne [PV], die Domäne [PI] und die Domäne [I] auf, wenn die Ziehgeschwindigkeit verringert wird. 1C ist ein Defektverteilungsdiagramm des Kristalls, wenn der soeben gezogene Ingot (in einem Zustand wie gewachsen) 30 min lang in Secco-Lösung angeätzt wird. In 1C treten COP's und FPD's in der Domäne, entsprechend Domäne [V], auf, und L/D's erscheinen in der Domäne, entsprechend Domäne [I]. 1D ist ferner ein Defektverteilungsdiagramm des Kristalls, wenn der Ingot bei 1100°C 1 h in einer Atmosphäre von feuchtem O2 wärmebehandelt und dann 2 min mit Secco-Ätzlösung angeätzt worden ist. In dieser Figur treten OSF auf.This pull rate profile is determined by a simulation based on the Voronkov theory, by empirically slicing a reference ingot in the axial direction, or by combining these techniques. Thus, this determination is made by confirming the axial slice of the ingot and the cut wafer after the simulation and then repeating the simulation. A variety of types of drawing speeds are set in a predetermined range, and a plurality of reference ingots are grown. 1E shows a situation where the pulling speed is gradually reduced from 1.2 mm / min to 0.4 mm / min with associated continuous lowering of the ratio (V / G). The cross-sectional views of the ingots are in this case in 1B . 1C respectively. 1B shown. The abscissas of the figures correspond to the abscissa (V / G) of 1A , 1B is a sketch based on an X-ray Tomografiebildes after heat treatment of the ingot in an N 2 atmosphere at 2000 ° C for 40 h. In this figure, the domain [V], the domain [OSF], the domain [P V ], the domain [P I ], and the domain [I] appear as the pulling rate is lowered. 1C is a defect distribution diagram of the crystal when the just-grown ingot (in a state as grown) is etched in Secco solution for 30 minutes. In 1C COPs and FPDs occur in the domain, corresponding to domain [V], and L / D's appear in the domain, corresponding to domain [I]. 1D Further, a defect distribution diagram of the crystal is when the ingot has been heat-treated at 1100 ° C for 1 hour in an atmosphere of wet O 2 and then etched for 2 minutes with Secco etching solution. In this figure OSF occur.

3A, 3B, 3C und 3D zeigen die Siliciumwafer W1, W2, W3 und W4, die jeweils durch In-Scheiben-Schneiden des Ingot in 2 an vier Stellen, entsprechend 1B, erhalten werden. Der Wafer W1 enthält eine zentrale, OSF-Keime bildende Domäne [OSF] und eine Domäne [PV] um sie herum. Der Wafer W2 enthält nur die Domäne [PV]. Der Wafer W3 enthält eine zentrale Domäne [PV] und eine Domäne [PI] um sie herum. Der Wafer W4 enthält nur die Domäne [PI]. 3A . 3B . 3C and 3D show the silicon wafers W 1 , W 2 , W 3 and W 4 , each by in-slicing the ingot in 2 in four places, accordingly 1B , to be obtained. The wafer W 1 contains a central OSF-germ-forming domain [OSF] and a domain [P V ] around it. The wafer W 2 contains only the domain [P V ]. The wafer W 3 contains a central domain [P V ] and a domain [P I ] around it. The wafer W 4 contains only the domain [P I ].

Zu beachten ist, daß Agglomerate von COP's und L/D's je nach Nachweisverfahren für die Nachweisempfindlichkeit und die Nachweis-Untergrenzen verschiedene Werte aufweisen können. Als solches bedeutet der Satz "Agglomerate von Punktdefekten existieren nicht" hier, daß die Anzahl von Agglomeraten von Punktdefekten geringer ist als eine Nachweis-Untergrenze (1 × 103 Agglomerate/cm3), die bestimmt wird, wenn 1 Defektagglomerat eines Flußbildes (Leerstellendefekt) und 1 Versetzungscluster (Zwischengitter-Silicium-Punktdefekt) für ein Testvolumen von 1 × 10–3 cm3 nachgewiesen werden, wenn als Testvolumen ein Produkt aus einer Beobachtungsfläche und einer Ätztiefe durch ein optisches Mikroskop beobachtet wird, nachdem ein Hochglanz-polierter Silicium-Einkristall ohne Rühren mit einer Secco-Ätzlösung angeätzt wurde.It should be noted that agglomerates of COP's and L / D's may have different values depending on the detection sensitivity and the detection lower limit detection methods. As such, the phrase "agglomerates of point defects do not exist" herein means that the number of agglomerates of point defects is less than a detection lower limit (1 × 10 3 agglomerates / cm 3 ) determined when 1 defect agglomerate of a flow image (vacancy defect ) and 1 dislocation cluster (interstitial silicon point defect) for a test volume of 1 × 10 -3 cm 3 are detected when a test volume of a product of an observation area and an etching depth is observed through an optical microscope after a high-gloss polished silicon substrate. Single crystal was etched without stirring with a secco etching solution.

Es ist erforderlich, daß der Siliciumwafer der Ausführungsform der in 3A gezeigte Wafer W1 ist und eine Sauerstoff-Anfangskonzentration von 1,2 × 1018 Atomen/cm3 (alte ASTM) oder größer aufweist. Somit weist der zu einem Siliciumwafer geschnittene Ingot eine Sauerstoffkonzentration von 1,2 × 1018 Atomen/cm3 (alte ASTM) oder größer auf. Dadurch sollen BMD's in einer Dichte erzeugt werden, die größer ist als die in dem Wafer W1 durch den ersten Wärmebehandlungsschritt gewünschte Dichte, so daß ein IG-Effekt auftritt.It is required that the silicon wafer of the embodiment of FIG 3A Wafer W is 1 and has an initial oxygen concentration of 1.2 × 10 18 atoms / cm 3 (old ASTM) or larger. Thus, the ingot cut into a silicon wafer has an oxygen concentration of 1.2 × 10 18 atoms / cm 3 (old ASTM) or larger. Thereby, BMDs are to be produced in a density larger than the density desired in the wafer W 1 by the first heat treatment step, so that an IG effect occurs.

(a) erster Wärmebehandlungsschritt:(a) first heat treatment step:

Der erste Wärmebehandlungsschritt des Wafers W1 wird durchgeführt unter Erwärmen des Wafers in einer Atmosphäre von Wasserstoffgas von Raumtemperatur bis auf Temperaturen von 900–1200°C mit einer Temperaturanstiegsgeschwindigkeit von 10 bis 40°C/min und Halten des Wafers für 5 bis 120 min. Die Verwendung der nicht oxidativen Atmosphäre von Wasserstoffgas für die Warmebehandlungsatmosphäre soll, in der Nähe der Wafer-Oberfläche, die Sauerstoffabscheidungs- oder OSF-Keime, die während des Kristallwachstums eingebaut wurden, durch einen Diffusionseffekt von Sauerstoff aus dem Wafer heraus unter Bildung einer DZ (einer Tiefe von etwa 1–5 μm) von der Wafer-Oberfläche in die Tiefe zum Schrumpfen oder zum Verschwinden bringen.The first heat treatment step of the wafer W 1 is performed by heating the wafer in an atmosphere of hydrogen gas from room temperature to temperatures of 900-1200 ° C at a temperature rise rate of 10 to 40 ° C / min and holding the wafer for 5 to 120 min. The use of the non-oxidative atmosphere of hydrogen gas for the heat treatment atmosphere should, in the vicinity of the wafer surface, the oxygen precipitate or OSF nuclei incorporated during crystal growth by a diffusion effect of oxygen out of the wafer to form a DZ (FIG. a depth of about 1-5 microns) from the wafer surface to the depth to shrink or disappear.

Temperaturanstiegsgeschwindigkeiten über 40°C/min und Haltetemperaturen unter 900°C oder Haltezeiten, die kürzer sind als 5 min, führen zu einem verminderten Diffusionseffekt von Sauerstoff aus dem Wafer, so daß Sauerstoff-Abscheidungskeime oder OSF-Keime, die während des Kristallwachstums eingebaut wurden, nicht schrumpfen, wodurch die Bildung einer ausreichenden DZ von der Wafer-Oberfläche in die Tiefe nicht erfolgt. Außerdem wird keine BMD-Dichte erhalten, die zum Auftreten eines IG-Effektes in dem Wafer erforderlich ist. Andererseits führen Temperaturanstiegsgeschwindigkeiten, die kleiner sind als 10°C/min, und Haltetemperaturen über 1200°C zur Verschlechterung der Hitzebeständigkeit der Ofen- und Plattenmaterialien und zur Verschlechterung der Produktivität der Wärmebehandlung. Der erste Wärmebehandlungsschritt besteht vorzugsweise im Erwärmen des Wafers von Raumtemperatur bis auf Temperaturen von 1000 bis 1200°C und im Halten für 10 bis 60 min.Temperature rise rates above 40 ° C / min and Holding temperatures below 900 ° C or holding times that are shorter are as 5 min, lead to a reduced diffusion effect of oxygen from the wafer, so that oxygen deposition germs or OSF germs during of crystal growth, did not shrink, causing the Forming a sufficient DZ from the wafer surface into the Depth did not take place. In addition, will no BMD density which required the occurrence of an IG effect in the wafer is. On the other hand lead Temperature rise rates less than 10 ° C / min, and Holding temperatures over 1200 ° C to Deterioration of heat resistance the furnace and plate materials and for the deterioration of the productivity of the heat treatment. The first heat treatment step preferably consists in heating of the wafer from room temperature to temperatures of 1000 to 1200 ° C and in the Hold for 10 to 60 min.

(b) zweiter Wärmebehandlungsschritt:(b) second heat treatment step:

Der zweite Wärmebehandlungsschritt wird nach dem ersten Wärmebehandlungsschritt durchgeführt, da dann die BMD-Dichte erhöht und der IG-Effekt verbessert wird.Of the second heat treatment step is after the first heat treatment step carried out, because then the BMD density increases and the IG effect is improved.

Der zweite Wärmebehandlungsschittt des Wafers W1 wird durchgeführt durch Einbringen des Wafers W1 in einer Stickstoffatmosphäre oder oxidativen Atmosphäre bei Raumtemperatur in einen Ofen bei Temperaturen von 500 bis 800°C, Erwärmen des Wafers bis auf Temperaturen von 750 bis 1100°C mit einer Temperaturanstiegsgeschwindigkeit von 10 bis 50°C/min, und Halten des Wafers 4 bis 48 h. Die Verwendung einer Stickstoffatmosphäre oder oxidativen Atmosphäre als Wärmebehandlungsatmosphäre soll die während des ersten Wärmebehandlungsschrittes gebildete BMD-Dichte weiter erhöhen. Temperaturanstiegsgeschwindigkeiten über 50°C/min und Haltetemperaturen unter 750°C oder Haltezeiten, die kürzer sind als 4 h, führen dazu, daß die ausreichende Erhöhung der BMD-Dichte erschwert ist. Andererseits führen Temperaturanstiegsgeschwindigkeiten unter 10°C/min und Haltetemperaturen über 1100°C oder Haltezeiten über 48 h zu einer Verschlechterung der Produktivität der Wärmebehandlung. Der zweite Wärmebehandlungsschritt besteht in diesem Fall vorzugsweise darin, den Wafer von Raumtemperatur unter Erwärmen des Wafers auf Temperaturen von 800 bis 1000°C in einen Ofen bei Temperaturen von 600 bis 800°C einzubringen und im Halten des Wafers für 6 bis 40 h.The second heat treatment step of the wafer W 1 is performed by placing the wafer W 1 in a nitrogen atmosphere or oxidative atmosphere at room temperature in an oven at temperatures of 500 to 800 ° C, heating the wafer to temperatures of 750 to 1100 ° C with a temperature rising rate from 10 to 50 ° C / min, and holding the wafer 4 to 48 hours. The use of a nitrogen atmosphere or oxidative atmosphere as a heat treatment atmosphere should further increase the BMD density formed during the first heat treatment step. Temperature rise rates above 50 ° C / min and holding temperatures below 750 ° C or holding times shorter than 4 hours result in making the sufficient increase in BMD density difficult. On the other hand, temperature rise rates below 10 ° C / min and holding temperatures over 1100 ° C or holding times over 48 hours result in deterioration of the heat treatment productivity. The second heat treatment step in this case is preferably to introduce the wafer from room temperature by heating the wafer to temperatures of 800 to 1000 ° C in an oven at temperatures of 600 to 800 ° C and holding the wafer for 6 to 40 hours.

Die Durchführung des ersten Wärmebehandlungsschrittes macht eine Sauerstoffdonor-Beseitigungsbehandlung bei den Wafer-Herstellungsverfahren unnötig.The execution the first heat treatment step makes an oxygen donor removal treatment in the wafer manufacturing process unnecessary.

[BEISPIELE][Examples]

Im folgenden wird ein Beispiel für die Erfindung zusammen mit Vergleichsbeispielen beschrieben.in the Following is an example of the invention described together with comparative examples.

<Vergleichsbeispiel 1><Comparative Example 1>

Bor (B)-dotierte p-Typ-Siliciumingots jeweils eines Durchmessers von 6 in. wurden mit einem Siliciumeinkristall-Ziehgerät gezogen. Jeder Ingot besaß eine gerade Körperlänge von 600 mm, eine Kristallorientierung von (100), einen spezifischen Widerstand von 1 bis 15 Ωcm und eine Sauerstoffkonzentration von 1,4 × 1018 Atomen/cm3 (alte ASTM). Die Anzahl der Ingots betrug zwei. Sie wurden unter derselben Bedingung unter kontinuierlicher Abnahme von V/G beim Ziehen von 0,24 mm2/min°C auf 0,18 mm2/min°C gezüchtet. Einer der Ingots wurde wie in 2 gezeigt zur Überprüfung der Positionen der entsprechenden Domänen in Ziehrichtung zentral geschnitten, und der andere Ingot wurde unter Bereitstellung von den jeweiligen Domänen entsprechenden Silicium-Wafern als Proben in Scheiben geschnitten. Der Wafer W1 als Probe bei diesem Beispiel enthält eine zentrale Domäne [OSF] und eine Domäne [PV] um sie herum, wie in 2 und 3A gezeigt.Boron (B) -doped p-type silicon ingots each having a diameter of 6 inches were grown with a silicon single crystal puller. Each ingot had a straight body length of 600 mm, a crystal orientation of (100), a resistivity of 1 to 15 Ωcm, and an oxygen concentration of 1.4 x 10 18 atoms / cm 3 (old ASTM). The number of ingots was two. They were grown under the same condition with a continuous decrease of V / G when pulling from 0.24 mm 2 / min ° C to 0.18 mm 2 / min ° C. One of the ingots was like in 2 to centrally examine the positions of the respective domains in the pulling direction, and the other ingot was sliced as samples to provide respective silicon wafers corresponding to respective domains. The wafer W 1 as a probe in this example contains a central domain [OSF] and a domain [P V ] around it as shown in FIG 2 and 3A shown.

Der aus dem Ingot geschnittene und anschließend Hochglanz-polierte Wafer W1 wurde durch Erwärmen des Wafers in einer Wasserstoffatmosphäre mit einer Temperaturanstiegsgeschwindigkeit von ungefähr 10°C/min von Raumtemperatur bis auf 1200°C und anschließendes Halten des Wafers für 60 min wärmebehandelt.The wafers W 1 cut from the ingot, and then mirror-polished W 1 were heated by heating the wafer in a hydrogen atmosphere with a temperature rise temperature of about 10 ° C / min from room temperature to 1200 ° C and then holding the wafer for 60 min heat treated.

<Beispiel 1><example 1>

Der aus dem gleichen Ingot wie in Vergleichsbeispiel 1 geschnittene und anschließend Hochglanz-polierte Wafer W1 wurde unter Durchführung eines ersten Wärmebehandlungsschrittes in einer Wasserstoffatmosphäre mit einer Tempera turanstiegsgeschwindigkeit von 10°C/min von Raumtemperatur bis auf 1200°C erhitzt und anschließend 60 min gehalten. Anschließend wurde dieser Wafer W1 unter Durchführung eines zweiten Wärmebehandlungsschrittes in einer Stickstoffatmosphäre in einen Ofen bei 800°C eingebracht, mit einer Temperaturanstiegsgeschwindigkeit von 10°C/min auf 1000°C erhitzt und anschließend 24 h gehalten.The sliced from the same ingot as in Comparative Example 1, and then mirror-polished wafers W 1 while carrying out a first step heat treatment in a hydrogen atmosphere with a rise in temperature rate of 10 ° C / min from room temperature to 1200 ° C is heated and then held for 60 min , Subsequently, this wafer W 1 was placed in an oven at 800 ° C under a second heat treatment step in a nitrogen atmosphere, heated to 1000 ° C at a temperature rising rate of 10 ° C / min, and then held for 24 hours.

<Vergleichsbeispiel 2><Comparative Example 2>

Der aus dem gleichen Ingot wie Vergleichsbeispiel 1 geschnittene und Hochglanz-polierte Wafer W1 wurde ohne Durchführung eines ersten oder zweiten Wärmebehandlungsschrittes als Vergleichsbeispiel 2 bereitgestellt.The high-gloss polished wafer W 1 cut from the same ingot as Comparative Example 1 was provided without performing a first or second heat treatment step as Comparative Example 2.

<Vergleichsbeispiel 3><Comparative Example 3>

Der aus dem gleichen Ingot wie Vergleichsbeispiel 1 geschnittene und Hochglanz-polierte Wafer W1 wurde ohne Durchführung eines ersten Wärmebehandlungsschrittes, während nur der zweite Wärmebehandlungsschritt von Beispiel 1 durchgeführt wurde, als Vergleichsbeispiel 3 bereitgestellt.The sliced from the same ingot as Comparative Example 1 and high-gloss-polished wafer W 1 was without carrying out a first heat treatment step, while only the second heat treatment step of Example 1 was carried out, provided as Comparative Example 3. FIG.

<Vergleichsbewertung 1><Comparative Review 1>

Die Wafer von Vergleichsbeispiel 1 und Vergleichsbeispiel 2 wurden unter Durchführung der OSF-erzeugenden Wärmebehandlung in einer Atmosphäre von feuchtem Sauerstoff bei 1200°C 60 min erhitzt und anschließend 2 min mit Secco-Lösung angeätzt. Als Ergebnis war der Wafer des Vergleichsbeispiels 1 über die gesamte Oberfläche bis zu einer Tiefe von 20 μm von der Wafer-Oberfläche frei von OSF's, wohingegen in Vergleichsbeispiel 2 im Wafer-Zentrum OSF's entstanden, wie in 4 gezeigt.The wafers of Comparative Example 1 and Comparative Example 2 were heated at 1200 ° C for 60 minutes by performing the OSF-generating heat treatment in an atmosphere of wet oxygen, followed by etching with Secco's solution for 2 minutes. As a result, the wafer of Comparative Example 1 was free of OSFs over the entire surface to a depth of 20 μm from the wafer surface, whereas in Comparative Example 2, OSFs were formed in the wafer center, as in FIG 4 shown.

Die Wafer des Beispiels 1 und der Vergleichsbeispiele 1, 2 und 3 wurden gereinigt, selektiv an der Wafer-Oberfläche durch eine Wright-Ätzlösung angeätzt, und anschließend wurde die BMD-Volumendichte durch Beobachtung der gesamten Wafer-Oberfläche vom Wafer-Zentrum bis zum Wafer-Rand in einer Tiefe von 100 μm von der Wafer-Oberfläche mit einem optischen Mikroskop gemessen. Die Ergebnisse sind in 5 gezeigt. Die Figuren auf der rechten Seite der 5 weisen entsprechende Abszissen, die einen Abstand vom Wafer-Zentrum (0 mm) bis zum Wafer-Rand (±72 mm) darstellen, und entsprechende Ordinaten, die die BMD-Volumendichte darstellen, auf.The wafers of Example 1 and Comparative Examples 1, 2, and 3 were cleaned, selectively etched on the wafer surface by a Wright etching solution, and then the BMD bulk density was measured by observing the entire wafer surface from the wafer center to the wafer Edge measured at a depth of 100 microns from the wafer surface with an optical microscope. The results are in 5 shown. The figures on the right side of the 5 have corresponding abscissas representing a distance from the wafer center (0 mm) to the wafer edge (± 72 mm) and corresponding ordinates representing the BMD volume density.

Wie aus 5 hervorgeht, war die BMD-Volumendichte des Wafers von Vergleichsbeispiel 2 geringer als eine untere Nachweisgrenze (1 × 106 BMD's/cm3). In dem Wafer von Vergleichsbeispiel 1 wurde eine BMD-Volumendichte von 1 × 107 BMD's/cm3 oder mehr, vorzugsweise in der Größenordnung von 108 BMD's/cm3 nachgewiesen, hiervon wurde angenommen, daß ein IG-Effekt über die gesamte Wafer-Oberfläche besteht. Jedoch wurde in Beispiel 1 eine BMD-Volumendichte in der Größenordnung von 1010 BMD's/cm3, die um zwei Zehnerpotenzen größer ist als die obige, über die gesamte Wafer-Oberfläche nachgewiesen. Dadurch wurde gezeigt, daß ein stärkerer IG-Effekt erhalten werden kann. Zu beachten ist, daß eine BMD-Volumendichte in der Größenordnung von 1010 BMD's/cm3 über die gesamten Wafer-Oberfläche in dem Wafer von Vergleichsbeispiel 3 nachgewiesen wurde, daß allerdings bei Behandlung dieses Wafers in einer oxidativen Atmosphäre OSF's erzeugt wurden.How out 5 As can be seen, the BMD bulk density of the wafer of Comparative Example 2 was less than a lower detection limit (1 x 10 6 BMD's / cm 3 ). In the wafer of Comparative Example 1, a bulk density of BMD of 1 × 10 7 BMDs / cm 3 or more, preferably of the order of 10 8 BMD's / cm 3 , was established, which was considered to have an IG effect over the entire wafer thickness. Surface exists. However, in Example 1, a BMD bulk density on the order of 10 10 BMDs / cm 3 , which is two orders of magnitude greater than the above, was detected over the entire wafer surface. As a result, it has been shown that a stronger IG effect can be obtained. Note that was detected BMD volume density of the order of 10 10 BMDs / cm 3 over the entire wafer surface in the wafer of Comparative Example 3 that though this wafer were generated in an oxidative atmosphere OSF's with treatment.

Außerdem zeigte die Messung einer DZ-Tiefe von der Wafer-Oberfläche jeweils von. Beispiel 1 und den Vergleichsbeispielen 1 und 3 Werte von 5 μm, 5 μm bzw. 0,5 μm oder weniger. Zu beachten ist, daß eine DZ an der Wafer-Oberfläche von Vergleichsbeispiel 1 nicht nachweisbar war.Also showed the measurement of a DZ depth from the wafer surface of each. Example 1 and Comparative Examples 1 and 3 values of 5 microns, 5 microns and 0.5 microns or less. To be considered is that one DZ on the wafer surface of Comparative Example 1 was not detectable.

Claims (1)

Verfahren zur Wärmebehandlung eines aus einem Siliciumeinkristall-Ingot geschnittenen Silicium-Wafers, der eine perfekte Domäne [P] einschließlich einer Domäne [OSF] enthält, wobei in dem Siliciumeinkristall-Ingot [I] eine Domäne ist, in der Zwischengitter-Silicium-Punktdefekte dominieren, [V] eine Domäne ist, in der Leerstellen-Punktdefekte dominieren, wobei die perfekte Domäne [P] keine Agglomerate von Zwischengitter-Silicium-Punktdefekten und keine Agglomerate von Leerstellen-Punktdefekten enthält, wobei die Domäne [OSF] als Domäne [V] klassifiziert ist und OSF's in der Domäne [OSF] erzeugt werden, wenn der Silicium-Wafer einer thermischen Oxidationsbehandlung unterzogen wird, [PI] eine der Domäne [I] benachbarte Domäne ist und klassifiziert ist als die perfekte Domäne [P] und eine Konzentration von Zwischengitter-Silicium aufweist, die geringer ist als die geringste Konzentration von Zwischengitter-Silicium, die zur Bildung von Zwischengitter-Versetzungen in der Lage ist, und [PV] eine der Domäne [V] benachbarte Domäne ist, und klassifiziert ist als perfekte Domäne [P] mit einer Konzentration von Leerstellen, die gleich oder kleiner ist als eine Konzentration von Leerstellen, die zur Bildung von COP's oder FPD's in der Lage ist; wobei das Verfahren die Schritte umfasst: Schneiden des Silicium-Wafers aus dem Siliciumeinkristall-Ingot, wobei der Siliciumeinkristall-Ingot aus einer Mischdomäne der im Waferzentrum vorliegenden Domäne [OSF] und der Domäne [PV] um sie herum besteht und eine Sauerstoffkonzentration von 1,2 × 1018 Atomen/cm3 oder höher (alte ASTM) aufweist, und Erwärmen des Silicium-Wafers in einer Atmosphäre eines Wasserstoffgases von Raumtemperatur bis auf Temperaturen von 900 bis 1200°C mit einer Temperaturanstiegsgeschwindigkeit von 10 bis 40°C/min, und anschließendes Halten des Silicium-Wafers 5 bis 120 min unter Durchführung eines ersten Wärmebehandlungsschrittes, und Einbringen des Silicium-Wafers in einer Stickstoffatmosphäre oder in einer oxidativen Atmosphäre von Raumtemperatur in einen Ofen bei Temperaturen von 500°C bis 800°C, Erwärmen des Silicium-Wafers bis auf Temperaturen von 750 bis 1100°C mit einer Temperaturanstiegsgeschwindigkeit von 10 bis 50°C/min, und Halten des Silicium-Wafers 4 bis 48 h unter Durchführung eines zweiten Wärmebehandlungsschrittes.A method of heat treating a silicon wafer cut from a silicon single crystal ingot containing a perfect domain [P] including a domain [OSF], wherein in the silicon single crystal ingot [I] is a domain in which interstitial silicon dot defects dominate [V] is a domain in which vacancy point defects dominate, where the perfect domain [P] contains no agglomerates of interstitial silicon point defects and no agglomerates of vacancy point defects, the domain [OSF] being the domain [V] and OSFs are generated in the domain [OSF] when the silicon wafer is subjected to a thermal oxidation treatment, [P I ] is a domain adjacent to the domain [I] and classified as the perfect domain [P] and a concentration of interstitial silicon, which is less than the lowest concentration of interstitial silicon used to form interstitial dislocations in La is ge, and [P V ] is a domain adjacent to the domain [V], and is classified as a perfect domain [P] with a Concentration of vacancies equal to or less than a concentration of vacancies capable of forming COPs or FPDs; the method comprising the steps of: cutting the silicon wafer from the silicon single crystal ingot, the silicon single crystal ingot consisting of a mixed domain of the wafer center [OSF] and domain [P V ] around it and an oxygen concentration of 1 , 2 × 10 18 atoms / cm 3 or higher (old ASTM), and heating the silicon wafer in an atmosphere of hydrogen gas from room temperature to temperatures of 900 to 1200 ° C at a temperature rising rate of 10 to 40 ° C / min and then holding the silicon wafer for 5 to 120 minutes by performing a first heat treatment step, and placing the silicon wafer in a nitrogen atmosphere or in an oxidative atmosphere of room temperature in an oven at temperatures of 500 ° C to 800 ° C, heating the silicon wafer Silicon wafers to temperatures of 750 to 1100 ° C with a temperature rise rate of 10 to 50 ° C / min, and stop of the silicon wafer for 4 to 48 hours by carrying out a second heat treatment step.
DE10066106A 2000-09-25 2000-09-25 Process for heat treatment of a silicon wafer Expired - Fee Related DE10066106B4 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10047345A DE10047345B4 (en) 2000-09-22 2000-09-25 Heat treatment process of a silicon wafer and treated silicon wafers

Publications (1)

Publication Number Publication Date
DE10066106B4 true DE10066106B4 (en) 2008-11-27

Family

ID=39869088

Family Applications (3)

Application Number Title Priority Date Filing Date
DE10066099A Expired - Fee Related DE10066099B4 (en) 2000-09-25 2000-09-25 Silicon wafer used in the production of semiconductor circuits has a low number of particles of crystalline origin in the wafer surface
DE10066107A Expired - Fee Related DE10066107B4 (en) 2000-09-25 2000-09-25 Process for heat treatment of a silicon wafer
DE10066106A Expired - Fee Related DE10066106B4 (en) 2000-09-25 2000-09-25 Process for heat treatment of a silicon wafer

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DE10066099A Expired - Fee Related DE10066099B4 (en) 2000-09-25 2000-09-25 Silicon wafer used in the production of semiconductor circuits has a low number of particles of crystalline origin in the wafer surface
DE10066107A Expired - Fee Related DE10066107B4 (en) 2000-09-25 2000-09-25 Process for heat treatment of a silicon wafer

Country Status (1)

Country Link
DE (3) DE10066099B4 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674756A (en) * 1994-07-29 1997-10-07 Mitsubishi Materialc Corporation Method for intrinsic-gettering silicon wafer
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19637182A1 (en) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Process for the production of silicon wafers with low defect density
SG105510A1 (en) * 1997-04-09 2004-08-27 Memc Electronic Materials Low defect density silicon
JP3346249B2 (en) * 1997-10-30 2002-11-18 信越半導体株式会社 Heat treatment method for silicon wafer and silicon wafer
JP3478141B2 (en) * 1998-09-14 2003-12-15 信越半導体株式会社 Heat treatment method for silicon wafer and silicon wafer
JP3601383B2 (en) * 1999-11-25 2004-12-15 信越半導体株式会社 Epitaxial growth silicon wafer, epitaxial wafer and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674756A (en) * 1994-07-29 1997-10-07 Mitsubishi Materialc Corporation Method for intrinsic-gettering silicon wafer
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration

Also Published As

Publication number Publication date
DE10066107B4 (en) 2008-11-27
DE10066099B4 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
DE10047345B4 (en) Heat treatment process of a silicon wafer and treated silicon wafers
DE19609107B4 (en) Method for producing silicon wafers
DE69902494T2 (en) A method of manufacturing a single crystal silicon wafer, and a single crystal silicon wafer produced by the method
DE60115078T2 (en) NITROGEN-DOTTED SILICONES ARE ESSENTIALLY FREE OF OXIDATION-INDUCED STACKING ERRORS
DE69806369T2 (en) LOW ERROR-TIGHT SILICUM AND IDEAL OXYGEN DEPTH
DE102007027111B4 (en) Silicon wafer with good intrinsic gettering capability and process for its preparation
EP3394325B1 (en) Silicon wafer having a homogeneous radial oxygen variation
DE112011105735B4 (en) Method for identifying crystal-related defects
DE112013001054B4 (en) Method of manufacturing a silicon single crystal wafer
EP0962555A1 (en) Process for producing a single crystal
DE102008046617B4 (en) Single crystal silicon wafer and process for its production
DE112014006165B4 (en) Process for manufacturing a silicon wafer
DE112016003025B4 (en) Wafer defect analysis method
DE112006000816T5 (en) Production process for silicon single crystal, annealed wafer and annealed wafer production process
DE112011100479T5 (en) Silicon wafers and method of making the same; and method of manufacturing a semiconductor device
DE102005028202B4 (en) Process for the production of semiconductor wafers from silicon
DE112017003486T5 (en) METHOD FOR EVALUATING AND PRODUCING A SILICON WAFER
EP3555348B1 (en) Monocrystalline silicon semiconductor wafer and method for producing a monocrystalline silicon semiconductor wafer
DE112015000282B4 (en) Process for the heat treatment of silicon single crystal wafers
DE102014208815B4 (en) Process for producing a semiconductor wafer made of silicon
DE10052411B4 (en) Heat treatment method of a silicon wafer and the heat-treated silicon wafer
DE10143231A1 (en) Single crystalline silicon wafer, blank and manufacturing method thereof
DE10047346B4 (en) Method for producing a silicon wafer for depositing an epitaxial layer and epitaxial wafer
DE102005039116A1 (en) Method for producing a silicon wafer
DE10066106B4 (en) Process for heat treatment of a silicon wafer

Legal Events

Date Code Title Description
AC Divided out of

Ref document number: 10047345

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee