DE10061962A1

DE10061962A1 - Method for operating a test device for high-speed semiconductor components in which the test device is first pre-calibrated to take into account time of flight measurements within its own and connection components

Info

Publication number: DE10061962A1
Application number: DE2000161962
Authority: DE
Inventors: Pena Hempel Sascha De
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-12-13
Filing date: 2000-12-13
Publication date: 2002-03-28

Abstract

Test station (10) has signal generator (12) and separate IO channel comparator circuit (14) and component specific test adapter (20) that connects to device under test (30). Prior to device testing, calibration of test signal in test adapter is undertaken by connection of test adapter, activation of comparator circuit and use of test signal to find time of flight by comparison of direct and reflected signal path time of flight values.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Betrieb einer Vorrichtung, mit der Halbleiterbauelemente getestet werden.The present invention relates to a method of operation a device with which semiconductor components are tested become.

Wachsende Geschwindigkeiten moderner Halbleiterbauelemente, insbesondere Speicherbausteine, machen mit den damit einher gehenden abnehmenden Zeitsteuerspannen immer schnellere und effizientere Testsysteme zum Testen der Bauelemente erforder lich. Bereits kleine Unregelmäßigkeiten der Zeitsteuerung (Timing) gewinnen dabei an Bedeutung und können die Ge brauchstauglichkeit eines Testsystems deutlich begrenzen.Growing speeds of modern semiconductor components, memory modules in particular are associated with them ever decreasing time spans faster and faster more efficient test systems required for testing the components Lich. Even small irregularities in the timing (Timing) gain importance and can the Ge Limit the usability of a test system significantly.

Als Folge der gestiegenen Takt- und Datentransferraten ist es daher erforderlich, die Timing-Fehler auf ihr absolutes Mini mum zu senken. Beispielsweise erfordern Speicherbausteine ge genwärtig Flankentoleranzen unterhalb von 50 ps und erfordern maximale Fehlerraten unterhalb von 100 Bausteinen pro Mil lion. Eine genauere Messung der Effizienz der Testgeräte und eine bessere Korrektur auftretender Timing-Fehler führt somit zu einer höheren Ausbeute an Bausteinen, die die spezifizier ten Qualitätsstandards einhalten.As a result of the increased clock and data transfer rates, it is therefore, the timing errors required on their absolute mini mum lower. For example, memory chips require ge current edge tolerances below 50 ps and require maximum error rates below 100 building blocks per mil lion. A more accurate measurement of the efficiency of the test equipment and a better correction of occurring timing errors thus leads to a higher yield of building blocks that specify the comply with quality standards.

Ein zum Testen von Bauelementen verwendetes Testsystem ist beispielsweise das Memory-Test-System T558x der Firma Advan test, das aus einer Teststation, bestehend aus Mainframe und Pinelektronik und einem Testadapter (Hifix) zusammengesetzt ist.A test system used to test components is for example the T558x memory test system from Advan test, which consists of a test station consisting of mainframe and Pin electronics and a test adapter (Hifix) put together is.

Vor dem Test von Halbleiterbauelementen wird eine Laufzeitka librierung der Testadapter durchgeführt. Dazu wird der Test adapter ohne Anschluß eines zu testenden Bauelements direkt auf die Pinelektronik der Teststation gesetzt. Dann wird der jeweilige Treiber über eine Schaltmatrix mit einem exklusiven Kalibrierkomparator verbunden. Der Treiber sendet als Testsi gnal einen Puls ab, der bis zur Verbindung der Kalibrations leitung in seiner vollen Amplitude läuft. An diesem Punkt teilt sich das Signal gemäß der Gleichungen der Leitungstheo rie in einen ersten Puls, der über die Schaltmatrix in den Kalibrierkomparator läuft, und einen zweiten Puls, der sich im Testadapter verbreitet, am offenen Ende des Testadapters reflektiert wird und nach seinem Rücklaufen ebenfalls in den Kalibrierkomparator gelangt, wo er an einem Terminierwider stand absorbiert wird. Aus den für beide Pulse am Komparator ermittelten Zeitpunkten T1 und T2 läßt sich dann die Signal laufzeit im Testadapter bestimmen. Diese Signallaufzeit wird dann als Korrekturwert zur Einstellung der Kompensation in dafür bestimmten Verzögerungsgliedern der Teststation verwen det.Before testing semiconductor devices, a runtime ca calibration of the test adapter carried out. This is the test adapter without connecting a component to be tested directly placed on the pin electronics of the test station. Then the respective drivers via a switching matrix with an exclusive Calibration comparator connected. The driver sends as testsi gnal a pulse that continues until the calibration is connected line runs in its full amplitude. At this point divides the signal according to the equations of the line theory rie in a first pulse, which over the switching matrix in the Calibration comparator is running, and a second pulse that is spread in the test adapter, at the open end of the test adapter is reflected and after its return also in the Calibration comparator arrives where it meets a termination stand is absorbed. From the for both pulses on the comparator The signal can then be determined at times T1 and T2 Determine the runtime in the test adapter. This signal runtime will then as a correction value for setting the compensation in use certain delay elements of the test station det.

Nachteilig an dieser Methode ist, daß die Genauigkeit der Be stimmung der Zeitpunkte T1 und T2 und damit der Signallauf zeit für das Testen von Halbleiterbauelementen hoher Taktfre quenzen unbefriedigend ist. Angesichts der Tatsache, daß beim Testen der dynamischen Parameter zur Sicherung der erforder ten Qualität ein Vorhalt üblich ist, führt dies zu einer re duzierten Produktionsausbeute.A disadvantage of this method is that the accuracy of the loading timing T1 and T2 and thus the signal run time for testing semiconductor devices with high frequency is unsatisfactory. In view of the fact that the Testing the dynamic parameters to ensure the required If a quality is usual, this leads to a re reduced production yield.

Hier setzt die Erfindung an. Der Erfindung, wie sie in den Ansprüchen gekennzeichnet ist, liegt die Aufgabe zugrunde, ein Testverfahren für Halbleiterbauelemente anzugeben, das eine höhere Genauigkeit der Bestimmung der Signallaufzeit in einem Testadapter ermöglicht. Diese Aufgabe wird erfindungs gemäß durch das Verfahren nach Anspruch 1 gelöst.This is where the invention comes in. The invention, as in the Is characterized, the task is based to specify a test method for semiconductor devices that a higher accuracy in determining the signal propagation time in a test adapter. This task is fiction according to solved by the method of claim 1.

Das erfindungsgemäße Verfahren zum Betrieb einer Vorrichtung zum Testen von Halbleiterbauelementen benutzt eine Teststati on sowie bauelementspezifische Testadapter, wie sie von den eingangs beschriebenen Vorrichtungen her im Prinzip bekannt. sind. Vor dem Test von Halbleiterbauelementen wird dabei, wie ebenfalls im Prinzip bereits bekannt, eine Laufzeitkalibrie rung in dem jeweiligen Testadapter durchgeführt.The inventive method for operating a device uses a test stati to test semiconductor devices on as well as component-specific test adapters, as used by the Devices described above known in principle. are. Before testing semiconductor devices, it will be shown how also known in principle, a runtime calibration tion carried out in the respective test adapter.

Es wurde nun gefunden, daß die Genauigkeit der Laufzeitmes sung bei dem herkömmlichen Verfahren durch die Kombination aus Schaltmatrix und Kalibrierkomparator begrenzt ist. Eine Reihe von Untersuchungen an Testsystemen haben gezeigt, daß die Spannungsreferenzniveaus zur Bestimmung der Zeitpunkte T1 und T2 bei der herkömmlichen Meßmethode kapazitiv stark bela stet sind, was zu einer verfälschten Anstiegszeit der Signal pulse führt. Dabei können die sich ergebenden Ungenauigkeiten zu einem Fehler in der Laufzeitbestimmung von über 100 ps führen.It has now been found that the accuracy of the runtime mes solution in the conventional method by the combination is limited from the switching matrix and calibration comparator. A A number of tests on test systems have shown that the voltage reference levels for determining the times T1 and T2 in the conventional measuring method capacitively heavily loaded are steady, resulting in a distorted rise time of the signal pulse leads. This can result in inaccuracies an error in the runtime determination of over 100 ps to lead.

Erfindungsgemäß wird somit nicht ein über eine Schaltmatrix verbundener Kalibrierkomparator zur Laufzeitbestimmung ver wendet, sondern eine IO-kanaleigene Komparatorschaltung des Signalgenerators der Teststation. Zur Laufzeitkalibrierung wird dann der Testadapter an den Ausgang der Teststation an geschlossen und die IO-kanaleigene Komparatorschaltung akti viert. Ohne ein angeschlossenes, zu testendes Bauelement läuft ein vom Signalgenerator erzeugtes Testsignal zweimal zur Komparatorschaltung. Einmal direkt nach Teilung des Test signals an der Verzweigung zur Komperatorschaltung, und ein mal nach Durchlaufen des Testadapters, Reflexion am offenen bauelementseitigen Ausgang des Testadapters und Zurücklaufen durch den Testadapter. Aus dem Zeitverlauf der Ausgabe der Komparatorschaltung kann dann die Signallaufzeit im Testadap ter bestimmt werden.According to the invention, this does not result in a switching matrix connected calibration comparator ver uses, but an IO-channel comparator circuit of the Signal generator of the test station. For runtime calibration the test adapter is then connected to the output of the test station closed and the IO channel's own comparator circuit activated fourth. Without a connected component to be tested a test signal generated by the signal generator runs twice to the comparator circuit. Once directly after dividing the test signals at the branch to the comparator circuit, and a times after passing through the test adapter, reflection on the open Device-side output of the test adapter and running back through the test adapter. From the timing of the issue of Comparator circuit can then the signal runtime in the test adapter be determined.

Diese Vorgehensweise hat den Vorteil, daß durch die Benutzung der IO-kanaleigenen Komparatorschaltung die kapazitive Bela stung des Signals und seine Dämpfung vernachlässigbar sind. Das Spannungsmaximum und das Spannungsplateau zwischen dem direkten und dem reflektierten Signal sind dann bis hin zu sehr geringen Laufzeitunterschieden gut zu bestimmen. Daraus können dann die Referenzniveaus für die Zeitmessung praktisch fehlerfrei ermittelt werden.This procedure has the advantage that through the use the capacitive Bela of the IO-channel comparator circuit signal and its attenuation are negligible. The tension maximum and the tension plateau between the direct and the reflected signal are then up to very small runtime differences. from that then the reference levels for timing can be practical can be determined without errors.

Weiter ist auch die Flankensteilheit der Signale deutlich er höht. Somit wirken sich Ungenauigkeiten der Spannungsmessung bei der Bestimmung der Zeitpunkte T1 und T2 in deutlich ge ringerem Maße aus.The steepness of the signals is also clearly noticeable increased. Inaccuracies in the voltage measurement thus have an effect when determining the times T1 and T2 in clearly ge less.

Durch die erhöhte Kalibriergenauigkeit des Testsystems und den damit ermöglichten reduzierten Vorhalt bei den dynami schen Testparametern wird die Produktionsausbeute erhöht. Zu sätzlich kann unter Umständen die Beschaffung neuer, kost spieliger Testergeräte einer nächsten Generation aufgeschoben werden, da die aktuellen Testsysteme wegen ihrer durch die Erfindung erhöhten Genauigkeit auch weiterhin noch Anwendung finden können.Due to the increased calibration accuracy of the test system and the resulting reduced lead in the dynami The production yield is increased according to test parameters. to In addition, the procurement of new, expensive next generation of playful testers because the current test systems because of their by the Invention increased accuracy still continues to apply can find.

Weitere vorteilhafte Ausgestaltungen, Merkmale und Details der Erfindung ergeben sich aus den abhängigen Ansprüchen, der Beschreibung der Ausführungsbeispiele und den Zeichnungen.Further advantageous configurations, features and details the invention emerge from the dependent claims, the Description of the embodiments and the drawings.

Nachfolgend soll die Erfindung anhand eines Ausführungsbei spiels im Zusammenhang mit den Zeichnungen näher erläutert werden. Es sind jeweils nur die für das Verständnis der Er findung wesentlichen Elemente dargestellt. Dabei zeigt:In the following, the invention is to be explained with reference to an embodiment game explained in connection with the drawings become. It is only for understanding the Er essential elements shown. It shows:

Fig. 1 eine schematische Darstellung eines bei dem erfin dungsgemäßen Verfahren verwendeten Testsystems; Figure 1 is a schematic representation of a test system used in the inventive method.

Fig. 2 ein Diagramm mit einem Vergleich der zeitlichen Si gnalverläufe bei einem herkömmlichen Verfahrens und einem er findungsgemäßen Verfahren. Fig. 2 is a diagram with a comparison of the signal curves over time in a conventional method and a method according to the invention.

Fig. 1 zeigt in schematischer Darstellung ein Testsystem 10; bei dem über einen Testadapter 20 ein zu testendes Bauelement 30 angeschlossen und getestet werden kann. Dabei stellt der Testadapter 20 jeweils die Verbindung der Testausgänge der Teststation 10 mit den Anschlußkontakten des zu testenden Hauelements 30 her. Ein bestimmter Testadapter 20 ist dabei jeweils an die spezifische Struktur des zu testenden Bauele ments 30 angepaßt. Die Zuschaltbarkeit des Testadapters 20 und des zu testenden Bauelementes 30 wird in Fig. 1 durch Schalter R1 und R2 schematisch dargestellt. Fig. 1 shows a schematic representation of a test system 10; in which a component 30 to be tested can be connected and tested via a test adapter 20 . The test adapter 20 establishes the connection between the test outputs of the test station 10 and the connection contacts of the device 30 to be tested. A specific test adapter 20 is adapted to the specific structure of the component 30 to be tested. The connectivity of the test adapter 20 and the component 30 to be tested is shown schematically in FIG. 1 by switches R1 and R2.

Vor dem Test des Halbleiterbauelements 30 wird das Gesamtsy stem, bestehend aus Testsystem 10 und Testadapter 20, kali briert, um die Signallaufzeit im Testadapter festzustellen. Diese Signallaufzeit wird dann als Korrekturwert zur Einstel lung des Einsatzzeitpunktes von Testsignalen des Treibers 12 durch dafür bestimmte Verzögerungsglieder benutzt.Before the semiconductor component 30 is tested, the overall system, consisting of the test system 10 and the test adapter 20 , is calibrated to determine the signal propagation time in the test adapter. This signal transit time is then used as a correction value for setting the time of use of test signals from the driver 12 by means of delay elements intended for this purpose.

Die Kalibrierung findet beim angeschlossenen Testadapter 20 aber ohne angeschlossenes Bauelement 30, also in Fig. 1 bei geschlossenem Schalter R1 und offenem Schalter R2 statt. Ein vom Treiber 12 abgesandter Puls wandert entlang der Signal leitung bis zum Verzweigungspunkt 13 in voller Amplitude. Nach den Gleichungen der Leitungstheorie teilt sich dort das ursprüngliche Signal in einen ersten Teilpuls, der in die Komparatorschaltung 14 läuft, und einen zweiten Teilpuls, der sich im Testadapter 20 verbreitert. Die Komparatorschaltung 14 umfaßt zwei IO-kanaleigene Komparator 15, 16 und einen 50 Ω Terminierwiderstand 18. Der zweite Teilpuls durchläuft die durch ein 50 Ω Kabel gebildete Signalstrecke 24 des Testadap ters 20 und wird an dessen offenem Ende 22 reflektiert. Nach dem der Teilpuls die Signalstrecke 24 erneut in entgegenge setzter Richtung durchlaufen hat, gelangt er über den Schal ter R1 und den Verzweigungspunkt 13 gegenüber dem ersten Teilpuls zeitverzögert in die Komparatorschaltung 14.The calibration takes place with the connected test adapter 20 but without a connected component 30 , that is to say in FIG. 1 with the switch R1 closed and the switch R2 open. A pulse sent by the driver 12 travels along the signal line to the branch point 13 in full amplitude. According to the equations of the line theory, the original signal divides there into a first partial pulse, which runs into the comparator circuit 14 , and a second partial pulse, which widens in the test adapter 20 . The comparator circuit 14 comprises two IO-channel comparators 15 , 16 and a 50 Ω termination resistor 18 . The second sub-pulse passes through the signal path 24 of the test adapter 20 formed by a 50 Ω cable and is reflected at its open end 22 . After the partial pulse has passed through the signal path 24 again in the opposite direction, it arrives via the switch R1 and the branch point 13 with a time delay in the comparator circuit 14 with respect to the first partial pulse.

Fig. 2 zeigt typische Signalverläufe einer solchen Kalibrie rung, dargestellt anhand des Wertes V/V_out als Funktion der Zeit. Bezugszeichen 42 bezeichnet dabei einen Signalverlauf, wie er mit einer Testvorrichtung nach Fig. 1 erhalten wird. Die Zeitpunkte T1 und T2 kennzeichnen die Zeitpunkte, an de nen der erste Teilpuls direkt bzw. der zweite Teilpuls nach zweimaligem Durchlaufen der Signalstrecke 24 in der Kompara torschaltung 14 einlaufen. Die Signallaufzeit im Testadapter 20 und damit der Korrekturwert für das Testsystem 10 ergibt sich somit zu T_korr = (T2 - T1)/2. Fig. 2 shows typical waveforms of such a calibration, shown using the value V / V _out as a function of time. Reference numeral 42 designates a signal curve as obtained with a test device according to FIG. 1. The times T1 and T2 characterize the times at which the first partial pulse or the second partial pulse arrive after two passes through the signal path 24 in the comparator circuit 14 . The signal transit time in the test adapter 20 and thus the correction value for the test system 10 thus results in T _corr = (T2 - T1) / 2.

Bezugszeichen 40 kennzeichnet einen Signalverlauf, wie er bei einem herkömmlichen Kalibrierverfahren, mit einem über eine Schaltmatrix angeschlossenen externen Kalibrierkomparator er halten wird. Es ist aus Fig. 2 klar ersichtlich, daß die Be nutzung IO-kanaleigener Komparatoren zu einer deutlich besse ren Definition der Spannungspegel führt und daß darüber hin aus die Flankensteilheit der Signale deutlich erhöht ist. Beide Effekte zusammen ergeben insgesamt eine signifikante Erhöhung der Genauigkeit der Laufzeitmessung im Testadapter.Reference numeral 40 denotes a signal curve, as it will hold in a conventional calibration method with an external calibration comparator connected via a switching matrix. It is clearly evident from Fig. 2 that the use of IO-channel comparators leads to a significantly better definition of the voltage level and that the steepness of the signals is also significantly increased. Both effects together result in a significant increase in the accuracy of the runtime measurement in the test adapter.

Claims

1. A method for operating a device for testing semiconductor components, comprising
a test station ( 10 ) with a signal generator ( 12 ) with an associated IO-channel comparator circuit ( 14 ) and
a component-specific test adapter ( 20 ) for connecting a component to be tested ( 30 ) to the test station ( 10 ),
wherein a runtime calibration of a test signal in the test adapter ( 20 ) is carried out before the test of semiconductor components by
the test adapter ( 20 ) is connected to the output of the test station ( 10 ) and the IO-channel comparator circuit ( 14 ) is activated, and
a test signal generated by the signal generator ( 12 ) is supplied to the comparator circuit ( 14 ) both directly and after a reflection at a component-side output ( 22 ) of the test adapter ( 20 ),
so that the signal runtime in the test adapter ( 20 ) can be determined from the time course of the output of the comparator circuit ( 14 ).

2. The method according to claim 1, wherein the test station ( 10 ) further has a delay element for changing the time of use of the test signals, and the signal time determined by the runtime calibration in the test adapter ( 20 ) is used as a correction value for setting the time of use of the test signals ,

3. The method according to any one of claims 1 or 2, in which a test adapter ( 20 ) is used, which was the same wave resistance as the line system of the test station ( 10 ).