DE10057163A1 - Method of manufacturing semiconductor chips with Schottky transitions by applying a metal contact direct to the p doped inner zone - Google Patents
Method of manufacturing semiconductor chips with Schottky transitions by applying a metal contact direct to the p doped inner zoneInfo
- Publication number
- DE10057163A1 DE10057163A1 DE2000157163 DE10057163A DE10057163A1 DE 10057163 A1 DE10057163 A1 DE 10057163A1 DE 2000157163 DE2000157163 DE 2000157163 DE 10057163 A DE10057163 A DE 10057163A DE 10057163 A1 DE10057163 A1 DE 10057163A1
- Authority
- DE
- Germany
- Prior art keywords
- doped
- zone
- inner zone
- connection
- metal contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000002184 metal Substances 0.000 title claims abstract description 78
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 230000007704 transition Effects 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 38
- 230000005669 field effect Effects 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000002513 implantation Methods 0.000 description 13
- 238000009413 insulation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0761—Vertical bipolar transistor in combination with diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7308—Schottky transistors
Abstract
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen in einer isolierten Zone eines p-dotierten Halbleitersubstrats.The invention relates to a method for producing semiconductor components with Schottky junctions in an isolated zone of a p-doped The semiconductor substrate.
Zur Herstellung von pn-Übergängen in Halbleiterbauelementen sind verschiedene Verfahren bekannt, zu denen die Diffusion, Epitaxie und Ionenimplantation zählen. Eine kurze Übersicht über die vielfältigen Herstellungsverfahren von Bipolartransistoen ist in dem Artikel "Advances in Bipolar VLSI" von George R. Wilson in Proceedings of the IEEE, Vol. 78, No. 11, 1990, S. 1707-1719 angegeben.Various are used to produce pn junctions in semiconductor components Processes known to include diffusion, epitaxy and ion implantation counting. A brief overview of the diverse manufacturing processes of Bipolartransistoen is in the article "Advances in Bipolar VLSI" by George R. Wilson in Proceedings of the IEEE, Vol. 78, No. 11, 1990, pp. 1707-1719 specified.
Die WO 00/19503 beschreibt ein Verfahren zur Herstellung von Halbleiterbauelementen in isolierten Zonen eines p-dotierten Halbleitersubstrats. Bei dem bekannten Verfahren wird auf das Halbleitersubstrat zunächst eine Maske mit einem Fenster aufgebracht, das von einer umlaufenden Kante begrenzt wird. Anschließend wird eine n-dotierte Wanne in dem Halbleitersubstrat mittels Ionenimplantation mit einer Energie erzeugt, die ausreichend ist, daß an der Oberfläche des Halbleitersubstrats eine p-dotierte Innenzone verbleibt, wobei die Randzone der n-dotierten Wanne bis an die Oberfläche des Halbleitersubstrats reicht. Daraufhin werden die weiteren die Struktur des Halbleiterbauelements bildenden n-dotierten und/oder p-dotierten Zonen in die p-dotierte Innenzone des Halbleitersubstrats eingebracht.WO 00/19503 describes a process for the production of Semiconductor components in isolated zones of a p-doped semiconductor substrate. In the known method, one is first applied to the semiconductor substrate Mask applied with a window bounded by a peripheral edge becomes. Subsequently, an n-doped well is placed in the semiconductor substrate Generated ion implantation with an energy sufficient that at the Surface of the semiconductor substrate remains a p-doped inner zone, the Edge zone of the n-doped well up to the surface of the semiconductor substrate enough. Then the others become the structure of the semiconductor device forming n-doped and / or p-doped zones in the p-doped inner zone of the Semiconductor substrate introduced.
In der Halbleitertechnik sind Metall-Halbleiter-Übergänge allgemein bekannt, die auch als Schottky-Kontakte bezeichnet werden. Von einem derartigen Schottky- Kontakt machen beispielsweise die bekannten Schottky-Dioden Gebrauch, die sich durch geringe Schaltzeiten und niedrige Schwellenspannungen auszeichnen.Metal-semiconductor junctions are generally known in semiconductor technology also called Schottky contacts. Such a Schottky Contact is made, for example, by the well-known Schottky diodes, the are characterized by short switching times and low threshold voltages.
Es ist allgemein bekannt, daß die Schottky-Dioden zur Verringerung der Schaltzeiten von Transistoren eingesetzt werden. Hierzu werden die Dioden einerseits mit der Basis und andererseits mit dem Kollektor des Transistors verbunden.It is well known that Schottky diodes are used to reduce the Switching times of transistors are used. For this, the diodes on the one hand with the base and on the other hand with the collector of the transistor connected.
Die bekannten Verfahren zur Herstellung von integrationsfähigen Halbleiterbauelementen, die über Schottky-Übergänge verfügen, setzen verschiedene Prozeßschritte voraus, die Diffusionen und Implantationen einschließen, um schwach dotierte Gebiete zu erzeugen.The known methods for producing integrable Semiconductor components that have Schottky transitions set different process steps ahead, the diffusions and implantations include to create lightly doped areas.
Der Erfindung liegt die Aufgabe zugrunde, ein vereinfachtes Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen anzugeben.The invention has for its object a simplified method for Manufacture of semiconductor devices with Schottky transitions to specify.
Die Lösung dieser Aufgabe erfolgt erfindungsgemäß mit den im Patentanspruch 1 angegebenen Merkmalen.This object is achieved according to the invention with the in claim 1 specified features.
Bei dem erfindungsgemäßen Verfahren wird die isolierte Zone durch eine n- dotierte Wanne in einem p-dotierten Halbleitersubstrat geschaffen, deren Randzone bis an die Oberfläche des Halbleitersubstrats reicht. Die das Halbleiterbauelement bildenden n-dotierten und/oder p-dotierten Zonen werden in der von der n-dotierten Wanne eingeschlossen p-dotierten Innenzone und/oder in der Randzone der n-dotierten Warme erzeugt.In the method according to the invention, the isolated zone is separated by an n- doped well created in a p-doped semiconductor substrate, the Edge zone extends to the surface of the semiconductor substrate. The the Semiconductor component-forming n-doped and / or p-doped zones are in the p-doped inner zone enclosed by the n-doped well and / or in the edge zone of the n-doped heat.
Der Schottky-Übergang wird nun dadurch geschaffen, daß auf die p-dotierte Innenzone der n-dotierten Wanne direkt ein Metallkontakt aufgebracht wird. Auf die p-dotierte Innenzone können auch mehrere Metallkontakte aufgebracht werden, um mehrere Schottky-Übergänge zu schaffen. The Schottky junction is now created by p-doping A metal contact is applied directly to the inner zone of the n-doped well. On The p-doped inner zone can also be applied to multiple metal contacts to create multiple Schottky transitions.
Die Ausbildung der obigen Halbleiterstruktur erlaubt es, Halbleiterbauelemente unterschiedlicher Art zusammen mit Schottky-Übergängen herzustellen, ohne daß weitere Implantations- oder Diffusionsschritte erforderlich sind.The formation of the above semiconductor structure allows semiconductor devices different types together with Schottky transitions without further implantation or diffusion steps are required.
Die n-dotierte Wanne kann ohne weitere Diffusionsschritte mittels Hochvoltionenimplantation in dem vorzugsweise schwach p-dotierten Halbleitersubstrat erzeugt werden. Die Ionenimplantation erfolgt mit einer Energie, die ausreichend hoch ist, so daß an der Oberfläche des Halbleitersubstrats eine p-dotierte Innenzone verbleibt.The n-doped well can be used without further diffusion steps High-volume implantation in the preferably weakly p-doped Semiconductor substrate are generated. The ion implantation is done with a Energy that is sufficiently high so that on the surface of the semiconductor substrate a p-doped inner zone remains.
Es ist aber auch möglich, eine Ionenimplantation mit einer Energie vorzunehmen, die nicht so hoch ist, daß an der Oberfläche des Halbleitersubstrats eine p-dotierte Innenzone, sondern eine schwach n-dotierte Innenzone verbleibt. In diesem Fall kann die p-dotierte Innenzone dadurch erzeugt werden, daß die rückgestreuten Ionen mit p-dotierten Stoffen kompensiert werden.However, it is also possible to carry out an ion implantation with an energy which is not so high that a p-doped on the surface of the semiconductor substrate Inner zone, but a weakly n-doped inner zone remains. In this case can the p-doped inner zone be generated by the backscattered Ions can be compensated with p-doped substances.
Ausgehend von der obigen Halbleiterstruktur können eine Schottky-Diode als diskretes Bauelement sowie ein NPN- oder PNP-Transistor und ein Feldeffekttransistor mit Schottky-Übergang als Gate ohne größeren Aufwand geschaffen werden.Starting from the above semiconductor structure, a Schottky diode can be used as discrete component and an NPN or PNP transistor and a Field effect transistor with Schottky junction as a gate with little effort be created.
Zur Herstellung einer Schottky-Diode wird in der p-dotierten Innenzone eine p- dotierte Zone mit einer stärkeren Dotierung als die der Innenzone erzeugt, auf die ein den einen Anschluß der Schottky-Diode bildender Metallkontakt aufgebracht wird. Der direkt auf die p-dotierte Innenzone aufgebrachte Metallkontakt bildet dann den anderen Anschluß der Schottky-Diode.To produce a Schottky diode, a p- doped zone with a stronger doping than that of the inner zone to which a metal contact forming a connection of the Schottky diode is applied becomes. The metal contact applied directly to the p-doped inner zone forms then the other connection of the Schottky diode.
Die Verfahren zur Herstellung von NPN- oder PNP-Transistoren zeichnen sich dadurch aus, daß einer der Metallkontakte, der einen Anschluß des NPN- bzw. PNP-Transistors bildet, eine der p-dotierten oder n-dotierten Zonen einerseits und die p-dotierte Innenzone anderseits berührt. Die Herstellung des Schottky- Kontakts ist also allein dadurch möglich, daß eine geänderte Maske für das Aufbringen des Metallkontaktes verwendet wird. Weitere Verfahrensschritte sind hingegen nicht erforderlich.The processes for the production of NPN or PNP transistors stand out characterized in that one of the metal contacts, which is a connection of the NPN or PNP transistor forms one of the p-doped or n-doped zones on the one hand and on the other hand touches the p-doped inner zone. The manufacture of the Schottky Contact is only possible by changing the mask for the Application of the metal contact is used. Further procedural steps are however not required.
Bei dem NPN-Transistor erstreckt sich der den Kollektoranschluß bildende Metallkontakt von der n-dotieren Wanne bis in die p-dotierte Innenzone, während sich bei dem PNP-Transistor, der den Basisanschluß bildende Metallkontakt von der von der p-dotierten Innenzone eingeschlossenen n-dotierten Zone bis in die Innenzone erstreckt.In the case of the NPN transistor, the one that forms the collector terminal extends Metal contact from the n-doped well to the p-doped inner zone while the PNP transistor, the metal contact forming the base connection of the n-doped zone enclosed by the p-doped inner zone right into the Inner zone extends.
Neben den NPN- und PNP-Transistoren kann ausgehend von der obigen Halbleiterstruktur ein Schottky-Übergang auch bei Feldeffekttransitoren einfach hergestellt werden, der eine Steuerung des Feldeffekttransistors ermöglicht.In addition to the NPN and PNP transistors, starting from the above Semiconductor structure a Schottky transition easy even with field effect transistors be produced that allows control of the field effect transistor.
Die Erzeugung der n-dotierten und/oder p-dotierten Zonen in dem Halbleitersubstrat kann mit den bekannten Prozeßschritten erfolgen. Vorteilhafterweise werden die oberflächennahen Zonen mittels Ionenimplantationen eingebracht.The generation of the n-doped and / or p-doped zones in the Semiconductor substrate can be done with the known process steps. The zones close to the surface are advantageously removed by means of Ion implantations introduced.
Die Bereiche, in denen Ionen implantiert werden sollen, können mit den bekannten Maskierungsprozessen definiert werden. Das Maskenmaterial kann aus Fotolack, Metall, Glas oder sonstigen Materialien bestehen. Vorzugsweise wird die Struktur der zu dotierenden Zonen durch lithographische Methoden erstellt. Möglich sind auch Kombinationen aus Lithographien und Ätzungen.The areas in which ions are to be implanted can be identified with the known masking processes can be defined. The mask material can be made from Photoresist, metal, glass or other materials exist. Preferably the structure of the zones to be doped created by lithographic methods. Combinations of lithographs and etching are also possible.
Für den ohmschen Kontakt der Anschlüsse können weitere n-dotierte und/oder p- dotierte Übergangszonen mit einer stärkeren Dotierung in das Halbleitersubstrat eingebracht werden.For the ohmic contact of the connections, further n-doped and / or p- doped transition zones with a stronger doping in the semiconductor substrate be introduced.
Ausgehend von der obigen Halbleiterstruktur lassen sich auch Logikgatter einfach herstellen, ohne daß weitere Implantationen oder Diffusionen erforderlich sind. Die Basisanschlüsse dieser Logikgatter werden durch Metallkontakte geschaffen, die direkt auf die Innenzone der n-dotierten Wanne aufgebracht werden und zusammen mit der Wanne jeweils einen Schottky-Übergang bilden.Starting from the above semiconductor structure, logic gates can also be easily created produce without further implantations or diffusions are required. The base connections of these logic gates are created by metal contacts, which are applied directly to the inner zone of the n-doped well and form a Schottky transition together with the bath.
Im folgenden werden mehrere Ausführungsbeispiele des Verfahrens zur Herstellung von Halbleiterbauelementen mit einem Schottky-Übergang unter Bezugnahme auf die Zeichnungen näher erläutert.The following are several exemplary embodiments of the method Manufacture of semiconductor devices with a Schottky junction below Reference to the drawings explained in more detail.
Es zeigen:Show it:
Fig. 1a bis 1e die Verfahrensschritte zur Herstellung einer Schottky-Diode ausgehend von einem p-dotierten Halbleitersubstrat mit einer n- dotierten Wanne, deren Randzone bis an die Oberfläche des Substrats reicht, FIG. 1a to 1e, the process steps for producing a Schottky barrier diode, starting from a p-doped semiconductor substrate with an n-doped well, the edge of which zone extends to the surface of the substrate,
Fig. 2a bis 2f die Schritte zur Herstellung eines NPN-Transistors mit einem Schottky-Übergang, FIGS. 2a to 2f, the steps for the production of an NPN transistor with a Schottky junction,
Fig. 2g das Ersatzschaltbild des NPN-Transistors mit Schottky-Diode von den Fig. 2a bis 2f, Fig. 2g the equivalent circuit diagram of the NPN transistor with Schottky diode of FIGS. 2a to 2f,
Fig. 3a bis 3f die Schritte zur Herstellung eines PNP-Transistors mit einem Schottky-Übergang, Fig. 3a to 3f, the steps for manufacturing a PNP transistor with a Schottky junction,
Fig. 3g das Ersatzschaltbild des PNP-Transistors mit Schottky-Diode von den Fig. 3a bis 3f, Fig. 3g, the equivalent circuit of the PNP transistor with Schottky diode of Figs. 3a to 3f,
Fig. 4a bis 4g die Schritte zur Herstellung eines Feldeffekttransistors, dessen Steuerung über einen Schottky-Übergang erfolgt, FIG. 4a to 4g, the steps of manufacturing a field effect transistor, whose control takes place via a Schottky junction,
Fig. 5a bis 5g die Schritte zur Herstellung einer anderen Ausführungsform eines Feldeffekttransistors, dessen Steuerung über einen Schottky-Übergang erfolgt, Fig. 5A to 5G, the steps for making another embodiment of a field effect transistor, whose control takes place via a Schottky junction,
Fig. 6a bis 6d die Schritte zur Herstellung eines nicht invers betriebenen Logikgatters mit mehreren Eingängen, die Schottky-Dioden aufweisen, Figs. 6a to 6d, the steps for producing a non inversely operated logic gate with multiple inputs that have Schottky diodes,
Fig. 6e das Ersatzschaltbild des Logikgatters von den Fig. 6a bis 6d, Fig. 6e the equivalent circuit diagram of the logic gate from the FIG. 6a to 6d,
Fig. 7a bis 7f die Schritte zur Herstellung eines nicht invers betriebenen Logikgatters mit Injektoranschluß und mehreren Eingängen, die Schottky-Dioden aufweisen, Fig. 7a to 7f, the steps for producing a non-inversely operated injector port logic gate with multiple inputs and having Schottky diodes,
Fig. 7g das Ersatzschaltbild des Logikgatters von den Fig. 7a bis 7f, Fig. 7g, the equivalent circuit of the logic gate of Figs. 7a to 7f,
Fig. 8a bis 8f die Schritte zur Herstellung eines invers betriebenen Logikgatters mit mehreren Eingängen, die Schottky-Dioden aufweisen, und FIG. 8a to 8f the steps for producing an inversely operated logic gate with multiple inputs that have Schottky diodes, and
Fig. 8e das Ersatzschaltbild des Logikgatters von den Fig. 8a bis 8f, FIG. 8e, the equivalent circuit of the logic gate of FIGS. 8a to 8f,
Die Herstellung der unterschiedlichen Bauleiterelemente mit Schottky- Übergängen setzt die in Fig. 1a gezeigt Halbleiterstruktur voraus. Das Verfahren zur Herstellung dieser Halbleiterstruktur ist in der DE-A-198 44 531 und der WO 00/19503 beschrieben, auf die ausdrücklich Bezug genommen werden.The manufacture of the different construction manager elements with Schottky transitions requires the semiconductor structure shown in FIG. 1a. The method for producing this semiconductor structure is described in DE-A-198 44 531 and WO 00/19503, to which express reference is made.
Auf ein schwach p-dotiertes Halbleitersubstrat 1 (Wafer) wird eine Maske 2 aufgebracht, die ein Fenster 3 aufweist, das von einer umlaufenden Kante 4 begrenzt wird. Für das Grundmaterial wird vorzugsweise ein Wafer aus schwach p-dotiertem monokristallinem Silizium mit einem Widerstand von z. B. 5 Ohm cm verwendet. Weitere geeignete Halbleitermaterialien sind z. B. GaAs und SiC mit dem für diese Stoffe geeigneten Dotiermitteln. Das Maskenmaterial kann aus Fotolack, Metall, Glas oder auch anderen Materialien bestehen. Vorzugsweise wird die Struktur durch fotolithographische Verfahren geschaffen. Nach der Maskenerstellung erfolgt eine Dotierung, vorzugsweise eine Implantation von Phosphorionen mit einer Dosis von z. B. 2 × 103 Atome/cm2, um eine n-dotierte Wanne 5 in dem Halbleitersubstrat 1 zu schaffen. Die Implantationsenergie ist dabei so hoch, daß oberhalb der Wanne 5 in dem Halbleitersubstrat 1 eine p-- dotierte Zone verbleibt. Bei einer Dosis von 2 × 103 Atome/cm2 ist dies trotz der rückgestreuten Phosphorionen beispielsweise dann der Fall, wenn die Implantationsenergie 6 MeV oder mehr beträgt.A mask 2 is applied to a weakly p-doped semiconductor substrate 1 (wafer), which has a window 3 which is delimited by a peripheral edge 4 . For the base material, a wafer of weakly p-doped monocrystalline silicon with a resistance of z. B. 5 ohm cm used. Other suitable semiconductor materials are e.g. B. GaAs and SiC with the suitable dopants for these substances. The mask material can consist of photoresist, metal, glass or other materials. The structure is preferably created by photolithographic processes. After the mask has been created, doping, preferably implantation of phosphorus ions with a dose of e.g. B. 2 × 10 3 atoms / cm 2 to create an n-doped well 5 in the semiconductor substrate 1 . The implantation energy is so high that above the well 5, a p in the semiconductor substrate 1 - remains doped zone -. At a dose of 2 × 10 3 atoms / cm 2 , this is the case despite the backscattered phosphorus ions, for example, when the implantation energy is 6 MeV or more.
Bei der Hochvoltionenimplantation kommt es im Bereich der Kante 4 des Maskenfensters 3 zu einem besonderen Effekt. Da Ionen an der senkrechten Kante gestreut bzw. an schräg verlaufenden Kanten unterschiedlich stark abgebremst werden, bildet sich in der Wanne 5 eine nach oben gezogene Randzone 6 aus, die bis zu der Oberfläche des Halbleitersubstrats 1 reicht und die verbleibende p-- dotierte Innenzone 7 an der Oberfläche des Halbleitersubstrats umschließt. Ausgehend von der obigen Halbleiterstruktur können nun verschiedene Halbleiterbauelemente mit Schottky-Übergängen hergestellt werden, die nachfolgend beschrieben werden.In the case of high-volume implantation, there is a special effect in the area of the edge 4 of the mask window 3 . Since ions are scattered on the vertical edge or braked to different extents on inclined edges, an upwardly drawn edge zone 6 is formed in the tub 5 , which extends to the surface of the semiconductor substrate 1 and the remaining p - -doped inner zone 7 encloses on the surface of the semiconductor substrate. Starting from the above semiconductor structure, various semiconductor components with Schottky transitions can now be produced, which are described below.
Die Fig. 1a bis 1e veranschaulichen die Schritte zur Herstellung einer Schottky-Diode. In die von, der n-dotierten Wanne 5 eingeschlossene p-dotierte Innenzone 7 wird mittels Ionenimplantation eine zentrale, beispielsweise rechteckige oder runde p+-dotierte Zone 8 mit einer Dotierung eingebracht, die stärker als die des Halbleitersubstrats ist (Fig. 1b). Anschließend wird mittels Ionenimplantation eine oberflächennahe, umlaufende n+-dotierte Übergangszone 9 in die Randzone 6 der Warme 5 eingebracht (Fig. 1c). Hierzu werden entsprechende Masken verwendet. FIG. 1a to 1e illustrate the steps for manufacturing a Schottky barrier diode. In the p-doped inner zone 7 enclosed by the n-doped well 5 , a central, for example rectangular or round p + -doped zone 8 with a doping is introduced by means of ion implantation, which is stronger than that of the semiconductor substrate ( FIG. 1b). A near-surface, circumferential n + -doped transition zone 9 is then introduced into the edge zone 6 of the heat 5 by means of ion implantation ( FIG. 1c). Appropriate masks are used for this.
Nach Aufbringen einer Isolationsschicht, in die entsprechende Fenster geätzt werden (Fig. 1d), wird ein Metallkontakt SC direkt auf die p--dotierte Innenzone 7, ein Metallkontakt C auf die p+-dotierte Zone 8 und ein Metallkontakt W auf die n+-dotierte Übergangszone 9 aufgebracht (Fig. 1e). Der direkt auf die Innenzone 7 aufgebrachte Metallkontakt SC und der auf die p+-dotierte Zone 8 aufgebrachte Metallkontakt C bilden die beiden Anschlüsse der Schottky-Diode.After application of an insulation layer into which the corresponding windows are etched ( FIG. 1d), a metal contact SC is directly on the p - -doped inner zone 7 , a metal contact C on the p + -doped zone 8 and a metal contact W on the n + -doped transition zone 9 applied ( Fig. 1e). The metal contact SC applied directly to the inner zone 7 and the metal contact C applied to the p + -doped zone 8 form the two connections of the Schottky diode.
Die Herstellung eines NPN-Transistors geht wieder von der gleichen Halbleiterstruktur wie die Herstellung der Schottky-Diode aus (Fig. 2a). In die p- -dotierte Innenzone 7 wird mittels Ionenimplantation eine zentrale p-dotierte Zone 10 mit einer üblichen Dotierung (NA = 1018 cm-3) eingebracht, die stärker als die des Halbleitersubstrats 1 ist (Fig. 2b). Anschließend werden eine umlaufende, oberflächennahe n+-Übergangszone 11 mit der üblichen Dotierungskonzentration (ND ≈ 1022 cm-3) in die Randzone 6 der Wanne 5 und eine oberflächennahe n+- dotierte Zone 12 (ND = 1022 cm-3) in die von der Innenzone 7 eingeschlossene p-- dotierte Zone 10 eingebracht (Fig. 2c). In einem weiteren Implantations schritt wird dann eine oberflächennahe p+-dotierte Übergangszone 13 (ND = 1022 cm-3) in die p-dotierte Zone 10 eingebracht (Fig. 2d). Zum Schluß werden die die Anschlüsse des NPN-Transistors bildenden Metallkontakte C, E, B auf die n+- bzw. p+-Zonen 11, 12, 13 nach den bekannten Verfahren (s. o. G. R. Wilson) aufgebracht. Die n-dotierte Wanne 5 zusammen mit der Übergangszone 11 bildet dann den Kollektor C, die n+-dotierte Zone 12 den Emitter E und die p--dotierte Innenzone 7 zusammen mit der p+-dotierten Zone 13 die Basis B des NPN- Transistors.The manufacture of an NPN transistor is again based on the same semiconductor structure as the manufacture of the Schottky diode ( FIG. 2a). A central p-doped zone 10 with a conventional doping (N A = 10 18 cm -3 ), which is stronger than that of the semiconductor substrate 1 ( FIG. 2b), is introduced into the p - -doped inner zone 7 by means of ion implantation. Subsequently, a circumferential, near-surface n + transition zone 11 with the usual doping concentration (N D ≈ 10 22 cm -3 ) into the edge zone 6 of the tub 5 and a near-surface n + - doped zone 12 (N D = 10 22 cm -3 ) into the p - - doped zone 10 enclosed by the inner zone 7 ( FIG. 2c). In a further implantation step, a p + -doped transition zone 13 (N D = 10 22 cm -3 ) near the surface is then introduced into the p-doped zone 10 ( FIG. 2d). Finally, the metal contacts C, E, B forming the connections of the NPN transistor are applied to the n + and p + zones 11 , 12 , 13 according to the known methods (see GR Wilson). The n-doped well 5 together with the transition zone 11 then forms the collector C, the n + -doped zone 12 the emitter E and the p - -doped inner zone 7 together with the p + -doped zone 13 the base B of the NPN- transistor.
Der Schottky-Übergang SC wird dadurch geschaffen, daß der den Kollektor des NPN-Transistors bildende Metallkontakt C sich von der n+-dotierten Übergangszone 11 bis in die p+-dotierte Innenzone 7 erstreckt. Hierzu ist es lediglich erforderlich, in der Isolationsschicht ein entsprechend breites Fenster 14 vorzusehen. Weitere Verfahrensschritte sind hingegen nicht notwendig. Da der Schottky-Übergang SC zwischen der Basis B und dem Kollektor C des NPN- Transistors liegt und somit eine tiefe Sättigung des Kollektors verhindert wird, werden die Schaltzeiten des Transistors verringert. Das Ersatzschaltbild des NPN- Transistors T zusammen mit der Schottky-Diode D zeigt Fig. 2g.The Schottky junction SC is created in that the metal contact C forming the collector of the NPN transistor extends from the n + -doped transition zone 11 to the p + -doped inner zone 7 . For this purpose, it is only necessary to provide a correspondingly wide window 14 in the insulation layer. However, no further procedural steps are necessary. Since the Schottky junction SC lies between the base B and the collector C of the NPN transistor and thus a deep saturation of the collector is prevented, the switching times of the transistor are reduced. The equivalent circuit diagram of the NPN transistor T together with the Schottky diode D is shown in FIG. 2g.
Die Fig. 3a bis 3f veranschaulichen die Schritte zur Herstellung eines PNP- Transistors. In die p--dotierte Innenzone 7 (Fig. 3a) wird mittels Ionenimplantation eine zentrale n-dotierte Zone 15 (ND = 1018 cm-3) eingebracht (Fig. 3b). Anschließend werden eine umlaufende, oberflächenahe n+- Übergangszone 16 (ND ≈ 1022 cm-3) in die Randzone 6 der Wanne 5 und eine oberflächennahe n+-Übergangszone 17 (ND = 1022 cm-3) in die zentrale n-dotierte Zone 15 implantiert (Fig. 3c). In einem weiteren Verfahrensschritt werden dann eine umlaufende, oberflächennahe p+-dotierte Übergangszone 18 (ND = 1022 cm-3) in die Innenzone 7 und eine oberflächenahe p+-dotierte Zone 19 (ND = 1022 cm-3) in die zentrale n-dotierte Zone 15 mittels Ionenimplantation eingebracht. Die Innenzone 7 bildet nun den Kollektor C, die zentrale n-dotierte Zone 15 die Basis B und die p+-dotierte Zone 19 den Emitter E des PNP-Transistors, wobei die hochdotierten Übergangszonen zur Herstellung einer ohmschen Verbindung zu den Transistoranschlüssen vorgesehen sind (Fig. 3d). Zur Kontaktierung der Transistoranschlüsse wird eine Isolationsschicht auf das Halbleitersubstrat aufgebracht, die im Bereich der entsprechenden Zonen weggeätzt wird (Fig. 3e). Anschließend werden die Metallkontakte C, E, B und W für die Transistoranschlüsse aufgebracht (Fig. 3f). Zur Herstellung des Schottky- Übergangs SC wird der die Basis des PNP-Transistors bildende Metallkontakt B so auf das Halbleitersubstrat aufgebracht, daß der Metallkontakt die n+- Übergangszone 17 abdeckt und sich bis in die Innenzone 7 erstreckt. Hierzu ist es lediglich erforderlich, eine Isolationsschicht auf das Halbleitersubstrat aufzubringen, die ein entsprechendes Fenster 20 aufweist. Der Schottky-Übergang SC liegt zwischen der Basis B und dem Kollektor C des PNP-Transistors. Fig. 3g zeigt das Ersatzschaltbild des PNP-Transistors T zusammen mit der Schottky- Diode D. FIGS. 3a to 3f illustrate the steps for fabricating a PNP transistor. A central n-doped zone 15 (N D = 10 18 cm -3 ) is introduced into the p - -doped inner zone 7 ( FIG. 3a) ( FIG. 3b). Subsequently, a circumferential, near-surface n + transition zone 16 (N D ≈ 10 22 cm -3 ) into the peripheral zone 6 of the tub 5 and a near-surface n + transition zone 17 (N D = 10 22 cm -3 ) into the central n -doped zone 15 implanted ( Fig. 3c). In a further process step, a circumferential, near-surface p + -doped transition zone 18 (N D = 10 22 cm -3 ) into the inner zone 7 and a near-surface p + -doped zone 19 (N D = 10 22 cm -3 ) in the central n-doped zone 15 is introduced by means of ion implantation. The inner zone 7 now forms the collector C, the central n-doped zone 15 the base B and the p + -doped zone 19 the emitter E of the PNP transistor, the highly doped transition zones being provided to establish an ohmic connection to the transistor connections ( Fig. 3d). To make contact with the transistor connections, an insulation layer is applied to the semiconductor substrate, which is etched away in the region of the corresponding zones ( FIG. 3e). The metal contacts C, E, B and W for the transistor connections are then applied ( FIG. 3f). To produce the Schottky junction SC, the metal contact B forming the base of the PNP transistor is applied to the semiconductor substrate in such a way that the metal contact covers the n + transition zone 17 and extends into the inner zone 7 . All that is required for this is to apply an insulation layer to the semiconductor substrate which has a corresponding window 20 . The Schottky junction SC lies between the base B and the collector C of the PNP transistor. Fig. 3g shows the equivalent circuit of the PNP-transistor T together with the Schottky diode D.
Die Fig. 4a bis 4f veranschaulichen die Schritte zur Herstellung eines Feldeffekttransistors mit Schottky-Übergang. Die Herstellung geht wieder von der in Fig. 1a gezeigten Halbleiterstruktur aus. Nach Aufbringen einer Maske wird mittels Ionenimplantation in die Randzone 6 der Wanne 7 eine umlaufende, oberflächennahe n+-Übergangszone 21 eingebracht (Fig. 4b). Anschließend wird zu beiden Seiten der Innenzone 7 jeweils eine oberflächennahe p+-Übergangszone 22, 23 implantiert, die einander gegenüberliegen (Fig. 4c). Nach Aufbringen einer entsprechenden Isolationsschicht werden dann die Metallkontakte für die Anschlüsse des Feldeffekttransistors auf das Halbleitersubstrat aufgebracht (Fig. 4d). Der den Drainanschluß bildende Metallkontakt DRAIN wird auf die eine der beiden p+-Übergangszonen 22 und der den Sourceanschluß bildende Metallkontakt SOURCE auf die andere der beiden p+-Übergangszonen 23 aufgebracht. Zwischen Drain- und Sourceanschluß wird ein weiterer Metallkontakt GATE direkt auf die Innenzone aufgebracht, der den Gateanschluß bildet. Der Metallkontakt GATE erstreckt sich bis in die umlaufende n+- Übergangszone 21 und unterteilt die Innenzone in zwei Bereiche, wobei in dem einen Bereich der Drainanschluß und in dem anderen Bereich der Sourceanschluß liegt (Fig. 4e und 4f). Der Metallkontakt GATE stellt zusammen mit der Innenzone 7 des Halbleitersubstrats einen Schottky-Übergang dar, über den der Feldeffekttransistor gesteuert werden kann. Der Feldeffekttransistor zeichnet sich durch einen größeren Drain-Source-Strom im Vergleich zu konventionellen Feldeffekttransistoren aus. Darüber hinaus ist die Schwellenspannung zur Steuerung des Drain-Source-Stromes höher. FIGS. 4a to 4f illustrate the steps of manufacturing a field effect transistor with a Schottky junction. The manufacture is again based on the semiconductor structure shown in FIG. 1a. After applying a mask, a peripheral, near-surface n + transition zone 21 is introduced into the edge zone 6 of the trough 7 by means of ion implantation ( FIG. 4b). A p + transition zone 22 , 23 near the surface, which are opposite one another, is then implanted on both sides of the inner zone 7 ( FIG. 4c). After applying an appropriate insulation layer, the metal contacts for the connections of the field effect transistor are then applied to the semiconductor substrate ( FIG. 4d). The metal contact DRAIN forming the drain connection is applied to one of the two p + transition zones 22 and the metal contact SOURCE forming the source connection is applied to the other of the two p + transition zones 23 . Between the drain and source connection, another metal contact GATE is applied directly to the inner zone, which forms the gate connection. The metal contact GATE extends into the circumferential n + transition zone 21 and divides the inner zone into two areas, the drain connection being in one area and the source connection in the other area (FIGS . 4e and 4f). The metal contact GATE together with the inner zone 7 of the semiconductor substrate represents a Schottky junction, via which the field effect transistor can be controlled. The field effect transistor is characterized by a larger drain-source current compared to conventional field effect transistors. In addition, the threshold voltage for controlling the drain-source current is higher.
Die Fig. 5a bis 5f zeigen die Verfahrensschritte zur Herstellung einer alternativen Ausführungsform eines Feldeffekttransistors mit Schottky-Übergang. Zunächst wird wieder eine umlaufende, oberflächennahe n+-Übergangszone 24 in die Randzone 6 der Wanne 7 eingebracht (Fig. 5a bis 5b). Anschließend werden die p+-Übergangszonen 25 und 26 in die p-dotierte Innenzone 7 implantiert (Fig. 5e). Die eine der beiden p+-Übergangszonen 25 bzw. 26 bildet den Drain und die andere der beiden p+-Übergangszonen 26 bzw. 25 den Source des Feldeffekttransistors oder umgekehrt. Prinzipiell ist es auch möglich auf beiden Seiten der zentralen p+-Übergangszone 25 jeweils eine p+-Übergangszone vorzusehen (Fig. 5c). FIGS. 5a to 5f show the process steps for fabricating an alternate embodiment of a field effect transistor with a Schottky junction. First, a circumferential, near-surface n + transition zone 24 is again introduced into the edge zone 6 of the tub 7 ( FIGS. 5a to 5b). The p + junction zones 25 and 26 are then implanted in the p-doped inner zone 7 ( FIG. 5e). One of the two p + transition zones 25 and 26 forms the drain and the other of the two p + transition zones 26 and 25 forms the source of the field effect transistor or vice versa. In principle, it is also possible to provide a p + transition zone on both sides of the central p + transition zone 25 ( FIG. 5c).
Nach Aufbringen einer entsprechenden Isolationsschicht wird auf die zentrale p+- Übergangezone 25 der den Source- bzw. Drainanschluß SOURGE/DRAIN bildende Metallkontakt und auf die seitliche p+-Übergangszone 26 der den Drain- bzw. Sourceanschluß DRAIN/SOURCE bildende Metallkontakt des Feldeffekttransistors aufgebracht (Fig. 5d). Die Steuerung des Feldeffekttransistors erfolgt über einen die zentrale p+-Übergangszone 25 umschließenden Metallkontakt, der direkt auf die Innenzone 7 aufgebracht wird und den Gateanschluß GATE bildet (Fig. 5e und 5f). Hierzu ist es lediglich erforderlich, in der Isolationsschicht ein entsprechendes Fenster 27 vorzusehen. Auf die umlaufende, n+-Übergangszone 24 wird ebenfalls ein Metallkontakt aufgebracht und auf ein geeignetes Potential gelegt. Der Feldeffekttransistor zeichnet sich im Vergleich zu dem Feldeffekttransistor gemäß der Fig. 5a bis 5f durch eine höhere Transitfrequenz und eine höhere Schwellenspannung aus. After application of an appropriate insulation layer, the metal contact forming the source or drain connection SOURGE / DRAIN is applied to the central p + transition zone 25 and the metal contact forming the drain or source connection DRAIN / SOURCE of the field effect transistor is applied to the lateral p + transition zone 26 ( Fig. 5d). The field effect transistor is controlled via a metal contact which surrounds the central p + junction zone 25 and which is applied directly to the inner zone 7 and forms the gate connection GATE (FIGS . 5e and 5f). To do this, it is only necessary to provide a corresponding window 27 in the insulation layer. A metal contact is also applied to the circumferential, n + transition zone 24 and connected to a suitable potential. The field effect transistor is distinguished in comparison to the field effect transistor according to FIGS. 5a to 5f by a higher transit frequency and a higher threshold voltage.
Die Reihenfolge der Implantationen ist beliebig und hat nur geringe Auswirkungen auf das Verhalten der Elemente. Implantationen durch die Kontaktöffnungen des Isolators zur Selbstjustierung und Dotierungen aus Polysiliziumschichten (Polyemitter) sind dem Fachmann bekannt. Der Aufbau der pn-Übergänge kann in bekannter Weise durch mehrere Implantationen unterschiedlicher Tiefe und Dosis im vertikalen und lateralen Profil geändert werden.The order of the implantations is arbitrary and has only a small one Effects on the behavior of the elements. Implantations by the Contact openings of the insulator for self-adjustment and doping Polysilicon layers (polyemitters) are known to the person skilled in the art. The structure of the pn junctions can be made in a known manner through multiple implantations changed depth and dose in vertical and lateral profile become.
Die Fig. 6a bis 6d zeigen die Verfahrensschritte zur Herstellung eines nicht invers betriebenen Logikgatters mit drei Eingängen, die jeweils eine Schottky- Diode aufweisen. Die Herstellung des Logikgatters geht wieder von der bereits unter Bezugnahme auf Fig. 1a beschriebenen Halbleiterstruktur aus (Fig. 6a). In die p--dotierte Innenzone 7 werden nach Aufbringen einer entsprechenden Maske eine n+-dotierte Zone 28 und in die Randzone 6 der n-dotierten Wanne 5 eine oberflächennahe, umlaufende n+-dotierte Übergangszone 29 implantiert (Fig. 6b). Anschließend wird ein Isolator mit entsprechenden Fenstern für die Metallkontakte des Logikgatters aufgebracht (Fig. 6c). Der den Kollektoranschluß C bildende Metallkontakt werden auf die n+-Übergangszone 29 aufgebracht, der den Emitteranschluß E bildende Metallkontakt auf die n+-Zone 28 und die die Basisanschlüsse B1, B2, B3 bildenden Metallkontakte direkt auf die Innenzone 7 aufgebracht. Die Metallkontakte für die Basisanschlüsse bilden Schottky-Ubergänge SC (Fig. 6d). Fig. 6e zeigt das Ersatzschaltbild des Logikgatters mit den drei Schottky-Dioden D1 bis D3 an den Eingängen B1, B2, B3. FIGS. 6a through 6d show the process steps for producing a non-inversely operated logic gate having three inputs, each having a Schottky diode. The production of the logic gate is again based on the semiconductor structure already described with reference to FIG. 1a ( FIG. 6a). After applying an appropriate mask, an n + -doped zone 28 is implanted in the p - -doped inner zone 7 and a near-surface, circumferential n + -doped transition zone 29 is implanted in the edge zone 6 of the n-doped well 5 ( FIG. 6b). An insulator with corresponding windows for the metal contacts of the logic gate is then applied ( FIG. 6c). The metal contact forming the collector connection C is applied to the n + transition zone 29 , the metal contact forming the emitter connection E is applied to the n + zone 28 and the metal contacts forming the base connections B1, B2, B3 are applied directly to the inner zone 7 . The metal contacts for the base connections form Schottky transitions SC ( Fig. 6d). FIG. 6e shows the equivalent circuit diagram of the logic gate with the three Schottky diodes D1 to D3 on the inputs B1, B2, B3.
Die Fig. 7a bis 7f zeigen die Verfahrensschritte einer alternativen Ausführungsform des nicht invers betriebenen Logikgatters mit mehreren Schottky-Dioden aufweisenden Eingängen. Dieses Logikgatter weist im Gegensatz zu dem Logikgatter gemäß der Fig. 6a bis 6e einen Injektoranschluß auf. Auch dieses Logikgatter kann ausgehend von der Halbleiterstruktur gemäß Fig. 1a einfach hergestellt werden. FIGS. 7a to 7f show the process steps of an alternative embodiment of the non-inversely operated logic gate having a plurality of Schottky diodes having inputs. In contrast to the logic gate according to FIGS. 6a to 6e, this logic gate has an injector connection. This logic gate can also be easily manufactured starting from the semiconductor structure according to FIG. 1a.
Zunächst wird nach Aufbringen einer entsprechenden Maske eine n-dotierte Zone 30 in die p--dotierte Innenzone 7 des Halbleitersubstrats von Fig. 7a implantiert (Fig. 7b). Anschließend werden nach Aufbringen entsprechender Masken eine oberflächennahe, umlaufenden n+-Übergangszone 31 in die Randzone 6 der n- dotierten Wanne 5 und in die n-dotierte Zone 30 eine n+-dotierte Übergangszone 32 und eine p+-dotierte Zone 33 implantiert (Fig. 7c und 7d). Nun werden in den Fenstern eines entsprechenden Isolators die Metallkontakte für die Anschlüsse des Logikgatters aufgebracht (Fig. 7e und 7f). Der den Kollektoranschluß bildende Metallkontakt C wird auf die n+-Übergangszone 31, der den Emitteranschluß E bildende Metallkontakt auf die n+-Übergangszone 32, der den Injektoranschluß Inj bildende Metallkontakt auf die p+-Zone 33 und die Metallkontakte B1, B2, B3, die die Basis des Logikgatters bilden, direkt auf die Innenzone 7 aufgebracht. Diese Metallkontakte bilden wieder zusammen mit der schwach dotierten Innenzone jeweils einen Schottky-Übergang SC. Das Logikgatter zeichnet sich durch eine sehr hohe Verstärkung aus. Fig. 7g zeigt das Ersatzschaltbild des Logikgatters mit den drei Schottky Dioden D1, D2, D3 an den Eingängen B1, B2, B3 und dem Injektoranschluß Inj.First, after applying an appropriate mask, an n-doped zone 30 is implanted in the p - -doped inner zone 7 of the semiconductor substrate of FIG. 7a ( FIG. 7b). After applying appropriate masks, a near-surface, circumferential n + transition zone 31 is implanted into the edge zone 6 of the n-doped well 5 and an n + -doped transition zone 32 and a p + -doped zone 33 into the n-doped zone 30 ( Fig. 7c and 7d). Now the metal contacts for the connections of the logic gate are applied in the windows of a corresponding insulator ( FIGS. 7e and 7f). The metal contact C forming the collector connection is connected to the n + transition zone 31 , the metal contact forming the emitter connection E to the n + transition zone 32 , the metal contact forming the injector connection Inj to the p + zone 33 and the metal contacts B1, B2, B3 , which form the base of the logic gate, applied directly to the inner zone 7 . These metal contacts again form a Schottky junction SC together with the weakly doped inner zone. The logic gate is characterized by a very high gain. Fig. 7g shows the equivalent circuit diagram of the logic gate with the three Schottky diodes D1, D2, D3 at the inputs B1, B2, B3 and the injector port Inj.
Die Fig. 8a bis 8f zeigen die Verfahrensschritte zur Herstellung eines invers betriebenen Logikgatters mit zwei jeweils eine Schottky-Diode aufweisenden Eingängen. FIGS. 8a to 8f show the process steps for the production of a logic gate with two inversely operated in each case a Schottky diode having inputs.
Die Herstellung geht wieder von der Halbleiterstruktur gemäß Fig. 1a aus. In die p--dotierte Innenzone 7 des Halbleitersubstrats von Fig. 8a wird eine sich bis in die Randzone 6 der n-dotierten Wanne 5 erstreckende n-dotierte Zone 34 implantiert. Neben der n-dotierten Zone 34 wird eine weitere n-dotierte Zone 35 in die Innenzone 7 implantiert, die sich aber nicht bis in die Randzone der Wanne erstreckt (Fig. 8b). In die Randzone 6 der Wanne 5 werden nun eine oberflächennahe, umlaufende n+-Übergangszone 36, in die sich nicht in die Randzone erstreckende n-dotierte Zone 35 eine n+-dotierte Übergangszone 37 und in die bis in die Wanne 5 laufende n-dotierte Zone 34 eine p+-dotierte Zone 38 implantiert (Fig. 8c und 8d). Für die Implantationsschritte werden wieder entsprechende Masken auf das Halbleitersubstrat aufgebracht.The manufacture is based again on the semiconductor structure according to FIG. 1a. An p - doped inner zone 7 of the semiconductor substrate of FIG. 8a is implanted with an n-doped zone 34 which extends into the edge zone 6 of the n-doped well 5 . In addition to the n-doped zone 34 , a further n-doped zone 35 is implanted in the inner zone 7 , but this does not extend into the edge zone of the trough ( FIG. 8b). In the edge zone 6 of the tub 5 there is now a near-surface, circumferential n + transition zone 36 , in the n-doped zone 35 which does not extend into the edge zone an n + -doped transition zone 37 and in the n- extending into the tub 5 doped zone 34 implanted with p + -doped zone 38 (FIGS . 8c and 8d). Corresponding masks are again applied to the semiconductor substrate for the implantation steps.
Daraufhin wird ein Isolator auf das Halbleitersubstrat aufgebracht, der im Bereich der Anschlüsse des Logikgatter freigelegt wird (Fig. 8e). Zum Schluß werden die Metallkontakte für die Anschlüsse des Logikgatters aufgebracht (Fig. 8f). Der den Emitteranschluß E bildende Metallkontakt wird auf die umlaufende n+-Zone 36, der den Injektoranschluß Inj bildende Metallkontakt auf die p+-Zone 38, der den Kollektoranschluß C bildende Metallkontakt auf die n+-Zone 37 und die beiden die Basis B1, B2 bildenden Metallkontakte auf die Innenzone 7 aufgebracht. Diese beiden Metallkontakte bilden zusammen mit der schwach dotierten Innenzone wieder jeweils einen Schottky-Kontakt SC (Fig. 8f). Fig. 8g zeigt das Ersatzschaltbild des invers betriebenen Logikgatters mit den Schottky-Dioden D1, D2 an den Eingängen B1, B2. Da die Zonen für den Injektor und Emitter miteinander verschmelzen, zeichnet sich das Logikgatter durch besonders geringe Abmessungen aus.An insulator is then applied to the semiconductor substrate, which is exposed in the area of the connections of the logic gate ( FIG. 8e). Finally, the metal contacts for the connections of the logic gate are applied ( Fig. 8f). The metal contact forming the emitter connection E is connected to the circumferential n + zone 36 , the metal contact forming the injector connection Inj to the p + zone 38 , the metal contact forming the collector connection C to the n + zone 37 and the two form the base B1. B2 forming metal contacts applied to the inner zone 7 . These two metal contacts together with the weakly doped inner zone each again form a Schottky contact SC ( FIG. 8f). FIG. 8g shows the equivalent circuit diagram of the inversely operated logic gate with the Schottky diodes D1, D2 at the inputs B1, B2. Since the zones for the injector and emitter merge, the logic gate is characterized by its particularly small dimensions.
Die Fig. 6 bis 8 zeigen Logikgatter mit zwei oder drei Eingängen. Die Logikgatter können aber auch über mehr als drei Eingänge verfügen. Auf einen Halbleitersubstrat können einen Vielzahl von Logikgattern in den isolierten Inseln geschaffen werden, die jeweils über eine Vielzahl von Eingängen verfügen. FIGS. 6 to 8 show logic gate with two or three inputs. The logic gates can also have more than three inputs. A large number of logic gates can be created in the isolated islands on a semiconductor substrate, each of which has a large number of inputs.
Claims (16)
Erzeugen einer n-dotierten Wanne in dem p-dotierten Halbleitersubstrat, deren Randzone bis an die Oberfläche des Halbleitersubstrats reicht,
Erzeugen von weiteren die Struktur des Halbleiterbauelements bildenden n- dotierten und/oder p-dotierten Zonen in der von der n-dotierten Wanne eingeschlossenen p-dotierten Innenzone und/oder in der Randzone der n- dotierten Wanne, und
Aufbringen der die Anschlüsse des Halbleiterbauelements bildenden Metallkontakte direkt auf die n-dotierten und/oder p-dotierten. Zonen in der p- dotierten Innenzone und/oder in der Randzone der n-dotierten Wanne, und
Aufbringen eines Metallkontaktes direkt auf die p-dotierte Innenzone zur Schaffung des Schottky-Übergangs.1. Process for the production of semiconductor components with a Schottky junction in an isolated zone of a p-doped semiconductor substrate with the following process steps:
Producing an n-doped well in the p-doped semiconductor substrate, the edge zone of which extends to the surface of the semiconductor substrate,
Generating further n-doped and / or p-doped zones forming the structure of the semiconductor component in the p-doped inner zone enclosed by the n-doped trough and / or in the edge zone of the n-doped trough, and
Applying the metal contacts forming the connections of the semiconductor component directly to the n-doped and / or p-doped. Zones in the p-doped inner zone and / or in the edge zone of the n-doped well, and
Applying a metal contact directly to the p-doped inner zone to create the Schottky junction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000157163 DE10057163A1 (en) | 2000-11-16 | 2000-11-16 | Method of manufacturing semiconductor chips with Schottky transitions by applying a metal contact direct to the p doped inner zone |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000157163 DE10057163A1 (en) | 2000-11-16 | 2000-11-16 | Method of manufacturing semiconductor chips with Schottky transitions by applying a metal contact direct to the p doped inner zone |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10057163A1 true DE10057163A1 (en) | 2002-05-23 |
Family
ID=7663724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000157163 Withdrawn DE10057163A1 (en) | 2000-11-16 | 2000-11-16 | Method of manufacturing semiconductor chips with Schottky transitions by applying a metal contact direct to the p doped inner zone |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10057163A1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3293087A (en) * | 1963-03-05 | 1966-12-20 | Fairchild Camera Instr Co | Method of making isolated epitaxial field-effect device |
DE2264322B2 (en) * | 1972-01-03 | 1977-02-24 | Signetics Corp., Sunnyvale, Calif. (V.St.A.) | TRANSISTOR CIRCUIT WITH A SCHOTTKY BARRIER DIODE AS TERMINAL DIODE AND PROCESS FOR THEIR PRODUCTION |
EP0032022A1 (en) * | 1979-12-21 | 1981-07-15 | Fujitsu Limited | A method of fabricating a semiconductor integrated circuit device |
EP0178968A2 (en) * | 1984-09-14 | 1986-04-23 | Fairchild Semiconductor Corporation | Base coupled transistor logic |
JPH05173887A (en) * | 1991-12-20 | 1993-07-13 | Nec Corp | Storage device |
DE19844531A1 (en) * | 1998-09-29 | 2000-04-06 | Gruetzediek Ursula | Process for the production of transistors |
-
2000
- 2000-11-16 DE DE2000157163 patent/DE10057163A1/en not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3293087A (en) * | 1963-03-05 | 1966-12-20 | Fairchild Camera Instr Co | Method of making isolated epitaxial field-effect device |
DE2264322B2 (en) * | 1972-01-03 | 1977-02-24 | Signetics Corp., Sunnyvale, Calif. (V.St.A.) | TRANSISTOR CIRCUIT WITH A SCHOTTKY BARRIER DIODE AS TERMINAL DIODE AND PROCESS FOR THEIR PRODUCTION |
EP0032022A1 (en) * | 1979-12-21 | 1981-07-15 | Fujitsu Limited | A method of fabricating a semiconductor integrated circuit device |
EP0178968A2 (en) * | 1984-09-14 | 1986-04-23 | Fairchild Semiconductor Corporation | Base coupled transistor logic |
JPH05173887A (en) * | 1991-12-20 | 1993-07-13 | Nec Corp | Storage device |
DE19844531A1 (en) * | 1998-09-29 | 2000-04-06 | Gruetzediek Ursula | Process for the production of transistors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0036634B1 (en) | Method of making a bipolar transistor structure | |
DE2654482C2 (en) | ||
EP0007923B1 (en) | Process for manufacturing a twice diffused lateral transistor and a complemtary vertical transistor integrated therewith | |
DE3334337A1 (en) | METHOD FOR PRODUCING AN INTEGRATED SEMICONDUCTOR DEVICE | |
EP0071665B1 (en) | Method of producing a monolithic integrated solid-state circuit with at a least one bipolar planar transistor | |
EP0001574B1 (en) | Semiconductor device for resistance structures in high-density integrated circuits and method for making it | |
DE2812740A1 (en) | METHOD OF MANUFACTURING A VERTICAL BIPOLAR INTEGRATED CIRCUIT | |
DE2512737A1 (en) | UPPER COLLECTOR SEMICONDUCTOR COMPONENT AND METHOD OF MANUFACTURING THE SAME | |
DE3939305A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
DE2420239A1 (en) | METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS | |
DE2510593A1 (en) | INTEGRATED SEMI-CONDUCTOR CIRCUIT ARRANGEMENT | |
DE3340143A1 (en) | BURNED BREAKDOWN DIODE IN AN INTEGRATED CIRCUIT AND METHOD FOR PRODUCING THE SAME | |
DE1764570B2 (en) | A method of manufacturing a semiconductor device having complementary NPN and PNP transistors | |
DE3001032A1 (en) | SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THE PRODUCTION THEREOF | |
EP1415340A2 (en) | Method for the parallel production of an mos transistor and a bipolar transistor | |
DE2318179C2 (en) | Semiconductor device and method for its manufacture | |
DE4445565A1 (en) | Column bipolar transistor and process for its manufacture | |
DE19844531B4 (en) | Process for the production of transistors | |
DE1439758A1 (en) | Process for the production of passivated transistors with a non-diffused base zone in a semiconductor body | |
DE10328008B4 (en) | Integrated circuit arrangement with pnp and npn bipolar transistors and manufacturing method | |
DE2510951C3 (en) | Process for the production of a monolithically integrated semiconductor circuit | |
DE10057163A1 (en) | Method of manufacturing semiconductor chips with Schottky transitions by applying a metal contact direct to the p doped inner zone | |
DE2627922A1 (en) | SEMI-CONDUCTOR COMPONENT | |
DE2600375A1 (en) | MORE COMPLEMENTARY TRANSISTOR STRUCTURE AND METHOD FOR PRODUCING IT | |
EP1670052B1 (en) | Method of making a semiconductor device having a voltage withstanding PMOSFET semiconductor structure and an NMOSFET semiconductor structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |