DE10055680A1 - Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement, insbesondere eines SMD - LED - Google Patents
Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement, insbesondere eines SMD - LEDInfo
- Publication number
- DE10055680A1 DE10055680A1 DE2000155680 DE10055680A DE10055680A1 DE 10055680 A1 DE10055680 A1 DE 10055680A1 DE 2000155680 DE2000155680 DE 2000155680 DE 10055680 A DE10055680 A DE 10055680A DE 10055680 A1 DE10055680 A1 DE 10055680A1
- Authority
- DE
- Germany
- Prior art keywords
- base plate
- optoelectronic component
- semiconductor chip
- component according
- mountable optoelectronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 22
- 239000004033 plastic Substances 0.000 title claims abstract description 5
- 230000003111 delayed effect Effects 0.000 claims abstract description 6
- 239000003822 epoxy resin Substances 0.000 claims description 15
- 229920000647 polyepoxide Polymers 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 8
- 238000005538 encapsulation Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 6
- 239000000243 solution Substances 0.000 description 22
- 238000004382 potting Methods 0.000 description 15
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000376 reactant Substances 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000007613 environmental effect Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000002991 molded plastic Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 241000405147 Hermes Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
Die Lösung ist beispielsweise anwendbar für auf Leiterplattenstreifen angeordnete SMD - LED zur Be- und Hinterleuchtung von Informationsanzeigen, von Hausnummern und Straßenschildern und dergleichen, die bei rauhen Umweltbedingungen zum Einsatz kommen. DOLLAR A Der Erfindung liegt die Aufgabe zugrunde, eine kostengünstige Lösung für ein gattungsgemäßes Bauelement bereitzustellen, bei der die Grenzflächen so ausgebildet sind, dass das Bauelement eine hohe Beständigkeit gegenüber Wasser, Feuchtigkeit, Umweltmedien und -stoffen aufweist. Darüber hinaus soll das Bauelement in einer modifizierten Form sich auch durch eine flache Ausführung auszeichnen. DOLLAR A Diese Aufgabe ist bei einem gattungsgemäßen Bauelement im Wesentlichen dadurch gelöst, dass die Basisplatte (10) mehrlagig ausgebildet ist und dass auf der Basisplatte (10) der Halbleiterchip (15) kontaktiert und integriert ist und dass an der äußeren Hülle eine ein zumindest verzögertes Kriechverhalten bewirkende Grenzfläche gebildet ist. DOLLAR A Eine alternative Lösung zeichnet sich dadurch aus, dass die Basisplatte (10) mehrlagig ausgebildet ist und dass sie eine Vertiefung (13) aufweist und dass der Halbleiterchip (15) in der Vertiefung (13) angeordnet ist und dass an der äußeren Hülle eine ein zumindest verzögertes Kriechverhalten bewirkende Grenzfläche gebildet ist. DOLLAR A Fig. 1a veranschaulicht eine schematische Schnittdarstellung eines optoelektronischen Bauelementes, bei dem der Halbleiterchip (15) in der Vertiefung (13) angeordnet ist.
Description
Die Erfindung bezieht sich auf ein universell einsetzbares oberflächenmontierbares optoelektroni
sches Bauelement, wie beispielsweise eine SMD-LED.
Es ist allgemein bekannt, auf Leiterplattenstreifen angeordnete SMD-LED zur Be- und Hinter
leuchtung von Informationsanzeigen, von Hausnummern und Straßenschildern und dergleichen in
transparenten lichtleitenden Medien anzuordnen. An die Bauelemente sind dabei hohe Anforde
rungen gestellt.
Durch die EP 0 400 176 ist ein oberflächenmontierbares Opto-Bauelement bekannt geworden.
Diesem Bauelement liegt die Aufgabe zugrunde, ein oberflächenmontierbares Opto-Bauelement
der gattungsgemäßen Art anzugeben, welches flexibel einsetzbar ist. In einer Realisierung be
steht das Bauelement aus einem spritzgußummantelten Metallträgerstreifen. Das Produkt wird
unter dem Markennamen TOPLED® in großen Stückzahlen vor allem für Zwecke der Be- und Hin
terleuchtung vertrieben. Als Stand der Technik veranschaulicht die Fig. 5a ein TOPLED® Produkt
in einer perspektivischen Ansicht. Der Halbleiterchip 51 ist auf der Bodenfläche eines mit Spritz
guß-Kunststoff 55 umspritzten Metallträgers 53 angeordnet, der eine Unterbrechung 54 auf
weist und dessen aus dem Spritzkörper herausragende Flanken zu äußeren Anschlußelektroden
56 umgebogen sind. Die im Spritzguß-Kunststoff 55 ausgebildete Vertiefung 52 ist mit
Epoxydharz ausgefüllt.
Die gleichfalls als Stand der Technik dargestellte Skizze in Fig. 5b veranschaulicht eine Schnitt
darstellung dieses TOPLED® Produktes. Mit dieser Schnittdarstellung wird gezeigt, welchen kur
zen Weg die Reaktanden zurücklegen müssen, um zum Halbleiterchip 51 vorzudringen. Ein
dunkler Streifen 57 markiert hierbei den Weg, den die Reaktanden zurücklegen, um zu dem
Halbleiterchip 51 vorzudringen.
Durch die DE 198 54 414 A1 ist eine lichtemittierende Vorrichtung bekannt geworden. Als
Stand der Technik veranschaulicht die Fig. 6 eine Querschnittsansicht einer Ausführungsform der
Lösung gemäß der DE 198 54 414. Die Bezugszeichen sind neu gewählt, um Verwechslungen mit
der eigenen Lösung zu vermeiden.
Diese Vorrichtung weist eine Basisplatte 64 mit einer Vertiefung 62 auf, in der der Halbleiterchip
61 angeordnet ist. Über zwei Bonddrähte 66 ist der Chip 61 mit einer auf der Oberfläche 63
vorhandenen Elektrodenstruktur 65 verbunden. Bei dieser Realisierung sind der Chip 61, die
Bonddrähte 66 sowie ihre Kontaktierung mit einem Epoxydharz 67 abgedeckt. Dabei bildet sich
auf der Oberfläche der Abdeckung eine Grenzfläche 68 heraus. Diese Grenzfläche 68 entsteht
zwischen der Oberfläche der Elektrodenstruktur 65 und der vorwiegend durch Epoxydharz gebil
deten Abdeckung. Über diese Grenzfläche 68 ist das Eindringen von Wasser, Feuchtigkeit und
Gasen grundsätzlich nicht auszuschließen, so dass die Lösung keinen zuverlässigen Schutz ge
gen die genannten Medien bietet und unter rauheren Umweltbedingungen die Lebensdauer sich
verringert.
Weiter ist durch die DE 197 51 911 eine "Leuchtdiode mit einem hermetisch dichten Gehäuse
und ein Verfahren zu deren Herstellung" bekannt geworden. Die Leuchtdiode mit einem herme
tisch dichten Gehäuse zeichnet sich durch einen zwischen zwei metallische Stempel angeordne
ten Diodenchip, der in einen Glasröhrchen hermetisch eingeschlossen ist, aus. Vorzugsweise
bilden das Glasröhrchen und die beiden metallischen Stempel ein sogenanntes MELF, Mini- bzw.
Mikro-MELF Gehäuse.
Der Erfindung liegt die Aufgabe zugrunde, eine kostengünstige Lösung für ein optoelektronisches
SMD-Bauelement, insbesondere eine SMD-LED, bereitzustellen, bei der die Grenzflächen so
ausgebildet sind, dass das Bauelement eine hohe Beständigkeit gegenüber Wasser, Feuchtigkeit,
Umweltmedien und -stoffen aufweist. Darüber hinaus soll das Bauelement in einer modifizierten
Form sich auch durch eine flache Ausführung auszeichnen.
Diese Aufgabe ist bei einem Bauelement der gattungsgemäßen Art dadurch gelöst, dass die Ba
sisplatte mehrlagig ausgebildet ist, dass auf der Basisplatte der Halbleiterchip kontaktiert und
integriert ist und dass an der äußeren Hülle eine ein zumindest verzögertes Kriechverhalten be
wirkende Grenzfläche gebildet ist. Aufgrund der gewonnenen Erkenntnisse kam es vor allem
darauf an, keine Grenzfläche zwischen abdeckenden Kunststoff und Metall entstehen zu lassen.
Dieses wird dadurch erreicht, dass die elektrischen Kontaktierungen des Halbleiterchips in der
Basisplatte "vergraben" ausgeführt sind.
Mit anderen Worten ausgedrückt, die Kontaktierungen sind in den Innenbereich des Bauelemen
tes verlagert und dort ausgeführt.
Ein alternativer Lösungsweg sieht vor, dass die Basisplatte mehrlagig ausgebildet ist und dass sie
eine Vertiefung aufweist und dass der Halbleiterchip in der Vertiefung angeordnet ist und dass
an der äußeren Hülle eine ein zumindest verzögertes Kriechverhalten bewirkende Grenzfläche
gebildet ist. Dieser alternative Lösungsweg bietet besonders die Möglichkeit der Realisierung
einer flachen Ausführung durch eine "versenkte" Anordnung des Halbleiterchips. Neben dem
Vorteil der Realisierung eine flachen Bauform bietet diese Lösung auch optimalere Bedingungen
für einen zuverlässigen Schutz gegenüber Wasser, Feuchtigkeit, Umweltmedien und -stoffen.
Vorzugsweise besteht die durch die Abdeckung gebildete Grenzfläche aus zwei ähnlichen oder
identischen Stoffen mit guter Haftung aneinander. Die Grenzfläche an der äußeren Hülle ist bei
spielsweise als Epoxydharz-Epoxydharz Grenzfläche ausgebildet. Der wesentliche Vorteil dieser
Grenzfläche besteht darin, dass das Kriechverhalten von den Chip funktionsbeeinträchtigenden
Stoffen verhindert bzw. wesentlich verzögert wird. Darüber hinaus erfolgt die Kontaktierung der
gestalt, dass die Kriechstrecken gegenüber bekannten Lösungen um ein Vielfaches verlängert
wurden.
Bei bisherigen Lösungen treten Grenzflächen zwischen Luft-Metall und Schutzabdeckung auf.
Das Wesen der neuen Lösung besteht hierbei darin, dass oberflächige Grenzflächen zwischen
den elektrisch leitenden Schichten, z. B. den Metallschichten, und dem nach dem Chip- und
Drahtbonden aufgebrachten Vergußmaterial sowie der Umgebung vermieden werden.
Die elektrischen Kontaktierungen des Halbleiterchips sind in der Basisplatte "vergraben" ausge
führt. Die Kontaktierungen sind in den Innenbereich des Bauelementes verlagert und dort ausge
führt, da sie im Innenbereich besser geschützt sind.
Zur Erreichung dieses Ziels ist die Basis- oder Trägerplatte des Bauelementes als eine mehrlagige
Basisplatte ausgebildet. Der Einsatz einer mehrlagigen Basisplatte ist somit ein wesentliches
Merkmal der neuen Lösung.
Die Basisplatte kann in ihrer Ausbildung als handelsübliche mehrlagige Leiterplatte ausgeführt
sein, deren elektrisch leitende Schichten z. B. aus Kupferlagen und die isolierenden Schichten
aus in Epoxydharz eingelagerten Glasfasermatten bestehen.
Nach einer alternativen Lösung ist die Basisplatte mit einer Vertiefung versehen. In dieser Vertie
fung ist der Halbleiterchip angeordnet. Dabei bildet die Bodenfläche der Vertiefung eine elektrisch
leitende Schicht. In einer Modifizierung weist diese elektrisch leitende Schicht eine oder mehrere
Unterbrechungen auf.
Die mehrlagige Ausbildung umfaßt elektrisch leitende Schichten und zwischen ihnen angeordnete
isolierende Schichten. Die isolierenden Schichten bestehen beispielsweise aus einem Material,
welches unter der Bezeichnung FR4 und FR5 bekannt ist.
Das Bauelement weist durch seine Gestaltung - durch seinen Aufbau - und in Verbindung mit
der äußeren als Verguß ausgebildeten Hülle einen Abschluß auf, der sicherstellt, dass die elek
trisch aktiven Komponenten durch Bildung der neuen Grenzfläche vor Wasser, vor Feuchtigkeit,
Umweltgasen und -stoffen abgeschirmt sind.
Durch die mehrlagige Ausbildung der Basisplatte in Verbindung mit der ausgebildeten Vertiefung
besteht die Möglichkeit, den Halbleiterchip bzw. die SMD-LED so in die bzw. auf die Basisplatte
zu integrieren, dass sowohl eine sichere Kontaktierung als auch eine zuverlässige Umhüllung der
funktionstüchtigen Bestandteile des Bauelements gewährleistet ist.
Die Basisplatte kann in einer Modifizierung mit drei elektrisch leitenden Schichten, insbesondere
metallischen Lagen, ausgebildet sein, wobei eine Lage im Innern der Basisplatte angeordnet ist.
Die Anzahl der elektrisch leitenden Schichten ist grundsätzlich variierbar. In Abhängigkeit von
den Anforderungen kann die Basisplatte auch mehr als drei elektrisch leitende Schichten aufwei
sen, zwischen denen jeweils eine isolierende Zwischenschicht angeordnet ist.
Eine weitere Modifizierung sieht vor, dass die innere leitende Schicht und die untere elektrisch
leitende Schicht als eine Einheit aufeinanderliegend ausgebildet sind. Dadurch ist beispielsweise
ein extrem flacher Aufbau realisierbar.
Vorzugsweise bilden durchgehende Metallisierungen zwischen Ober- und Unterseite zum einen
und unterbrochene Seitenflächen auf zweckmäßigerweise FR4 oder FR5 Basis zum anderen den
äußeren Abschluß der Basisplatte. Den Kern der vorgestellten Lösung bildet eine neue Grenzflä
che, die sich durch die Schutzabdeckung des Halbleiterchips, welche vorzugsweise aus
Epoxydharz ist, auf der Oberseite der Basisplatte ausbildet. Diese neue Grenzfläche verhindert im
wesentlichen das Eindringen funktionsbeeinträchtigender Stoffe oder Medien. Im Gegensatz zu
bekannten Lösungen bilden sich auf der Oberseite durch das Fehlen von bis zum Chip durchge
henden elektrisch leitenden Metallisierungen bzw. Metallagen keine Grenzflächen zwischen Ver
guß-Epoxydharz-Metall an der Luft aus. Diese Grenzflächen waren bisher der neuralgische
Punkt für funktionsbeeinträchtigende Stoffe und Medien.
Die elektrisch leitenden Schichten der Basisplatte sind mittels Durchkontaktierungen elektrisch
leitend untereinander verbindbar.
Ein weiterer wesentlicher Vorteil der Lösung ist auch darin zu sehen, dass durch die Anordnung
der Halbleiterchips, der Anschlußstrukturen und des Bonddrahtes bzw. der Bonddrähte in einer in
der Basisplatte ausgebildeten Vertiefung der Verguß des Bauelementes sehr flach ausgeführt
werden kann, wobei der Verguß alle kritischen Teile abdeckend ausgebildet ist. Dabei umfaßt die
Lösung auch eine solche Modifizierung, bei der der Verguß mit der Oberseite der Basisplatte
bündig abschließt.
Als zu integrierende Bauelemente kommen vorzugsweise Halbleiterchips mit einer oder mehreren
Anschlußelektroden in Betracht. Vorzugsweise sind die Halbleiterchips oberflächenmontierbare
Leuchtdiodenchips.
Die Anschlußstrukturen des Halbleiterchips sind als Bondraht und/oder als Bodenelektrode aus
bildbar.
Das durch die vorstehende Lösung charakterisierte optoelektronische Bauelement zeichnet sich
neben seinen guten Eigenschaften hinsichtlich der Dichtheit auch durch eine kostengünstige Her
stellung aus. Die Vertiefung auf der Basisplatte - als ein wichtiger Bestandteil der Lösung - so
wie die Durchkontaktierungen sind bereits bei der Herstellung der Leiterplatten integrierbar. Da
durch ist die Herstellung des Bauelementes selbst nicht durch zusätzliche Arbeitsschritte bela
stet.
Positiv hervorzuheben ist weiterhin die breite Anzahl der Möglichkeiten der Herstellung der elek
trischen Kontaktierung sowohl durch Bonddrähte als auch durch Bodenelektroden bzw. auch als
Kombination beider Anschlüsse.
Diese neue Lösung erschließt weitere neue Anwendungsgebiete für SMD-LED, bei denen auf
grund nicht zuverlässig garantierter Dichtheit der Einsatz bisher nicht erwogen wurde.
Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In den
zugehörigen Zeichnungen zeigen:
Fig. 1a eine schematische Schnittdarstellung des optoelektronischen Bauelementes;
Fig. 1b eine Modifizierung in der Anschlußart nach Fig. 1a;
Fig. 1c eine Modifizierung in der Anordnung des Halbleiterchips;
Fig. 2 eine schematische Schnittdarstellung mit dem Verlauf der Kriechstrecke;
Fig. 3a eine weitere Modifizierung in der Anschlußart des Halbleiterchips;
Fig. 3b eine weitere Modifizierung in der Anschlußart;
Fig. 3c eine schematische Schnittdarstellung mit auf der Basisplatte angeordnetem Halbleiter
chip;
Fig. 4a eine schematische Schnittdarstellung eines flachen Bauelementes;
Fig. 4b eine alternative Ausführung eines flachen Bauelementes.
In der schematischen Darstellung der Fig. 1a ist in der Vertiefung 13 der beidseitig kontaktierba
re Halbleiterchip 15 angeordnet. Der oberflächige Anschluß des Halbleiterchips 15 erfolgt über
den Bonddraht 16 an die Durchkontaktierung 17. Durch diese gewählte Form der Durchkontak
tierung 17 ist die zweite Kontaktstelle des Halbleiterchips 15 nach innen verlegt. Der zweite An
schluß des Halbleiterchips 15 erfolgt über die als Bodenfläche des Halbleiterchips 15 ausgebilde
te Elektrode, die leitend auf der innen liegenden leitenden Schicht 12 der mehrlagig ausgebilde
ten Basisplatte 10 angeordnet ist. Die Grenzfläche 18 ist hierbei gebildet durch den den Halblei
terchip 15 und die Anschlußstrukturen, soweit diese oberflächlich angeordnet sind, abdeckenden
Verguß 14 und dem sich anschließenden oberen Bereich der Basisplatte 10, der als isolierende
Schicht 19, z. B. als FR4-Schicht ausgebildet ist. Da die FR4-Schicht im wesentlichen auf
Epoxydharzbasis beruht, ist die Grenzfläche grundsätzlich durch Epoxydharz-Epoxydharz gebil
det. Der elektrische Anschluß des Halbleiterchips 15 erfolgt damit über die im Innern angeordne
te leitende Schicht 12. Bei einer mehrlagig ausgebildeten Leiterplatte bestehen diese leitenden
Schichten beispielsweise aus einer Kupferkaschierung. Die im Innern der Basisplatte 10 ausgebil
dete Grenzfläche zwischen der Kupferkaschierung einerseits und der isolierenden Schicht ande
rerseits, die aus FR4 also einem Epoxydharz besteht, ist herstellungsbedingt wesentlich dichter
herzustellen, da diese Verbindung bereits bei der Herstellung der Leiterplatte durch Auflaminieren
und anschließendem Tempern erfolgt.
Die Fig. 1b veranschaulicht in bezug auf die Fig. 1a eine alternative Kontaktierungsmöglichkeit
bei gleicher Anordnung des Halbleiterchips 15. Mittels Bonddraht 16 erfolgt der oberflächige
Anschluß an die innen liegende eine Unterbrechung aufweisende leitende Schicht 12 im Bereich
der Kontaktstelle 22, wobei die innen liegende Schicht 12 zur Anschlußelektrode 20 führt.
Der Bodenkontakt ist über die unterbrochene Schicht 12 zur Anschlußelektrode 11 geführt.
Die Fig. 1c veranschaulicht eine Ausführung, bei der der Halbleiterchip 15 auf der Basisplatte 10
angeordnet ist. In dieser Ausführung ist ein Anschluß als Bodenelektrode ausgebildet und ein
Anschluß über einen Bonddraht 16 hergestellt. Die elektrische Verbindung der Bodenelektrode
erfolgt von der Anschlußelektrode 11 über die Durchkontaktierung 21. Über die zweite An
schlußelektrode 20 erfolgt über die innen liegende leitende Schicht 12, die eine Unterbrechung
aufweist, die Durchkontaktierung 17 die Versorgung des oberflächigen Anschlusses über den
Bonddraht 16. Der Verguß 14 sichert zuverlässig, dass keine die Funktion beeinträchtigenden
Stoffe an die elektrischen Leiter bzw. an den Halbleiterchip 15 gelangen, indem neue Grenzflä
chen gebildet sind.
Die Fig. 2 veranschaulicht die Eintrittsstelle 23 und den zurückzulegenden Weg etwaiger Reak
tanden auf einer möglichen Kriechstrecke zu dem in einer Vertiefung angeordneten Halbleiterchip
15. Der Eintritt des Mediums erfolgt beispielsweise an der Oberfläche des Bauelementes zwi
schen der Unterseite der leitend ausgebildeten Schicht und zwischen der Außenfläche der Iso
lierschicht, welche eine FR4 Schicht sein kann. Die Skizze zeigt, dass der Reaktand an dem an
der Oberfläche der Basisplatte ausgebildeten Lötanschlußpad versucht in die Basisplatte einzu
dringen. Diese Grenzfläche ist nicht so zuverlässig abdichtbar, wie eine Epoxydharz-Epoxydharz
Grenzfläche. Unter diesem Gesichtspunkt galt es den Weg des vermeintlichen Reak
tanden so zu gestalten, dass ein hohes Maß an Zuverlässigkeit erreicht wird. Da das Kriechver
halten an Metall besser ist, versucht der Reaktand an der elektrisch leitenden Lage bzw. Schicht
entlang zu kriechen.
Der Reaktand hat einen relativ langen Weg zurückzulegen, bis er den Halbleiterchip 15 erreicht
hat. Insbesondere ein Vergleich mit der Fig. 5b als Stand der Technik zeigt den bedeutend länge
ren Weg bei der hier beschriebenen Lösung.
Darüber hinaus nutzt die vorgestellte Lösung den Vorteil aus, dass die Beweglichkeit von Wasser
und Gasen an den Grenzflächen zwischen der Metallisierung und der FR4 bzw. der FR5 Schicht
deutlich geringer ist als an der Grenzfläche Metallisierung und Epoxydharzverguß.
Die Fig. 3a zeigt eine weitere Modifizierung in der Anordnung und in dem Anschluß eines Halblei
terchips 15 in einer Vertiefung 13 der Basisplatte 10. In dieser Anwendung ist ein einseitig zu
kontaktierender Halbleiterchip 15 eingesetzt. Einseitig zu kontaktierende Halbleiterchips 15 sind
bereits als Lumineszenzdioden für kurzwelliges, sichtbares Licht und für ultraviolette
Strahlung im Angebot. Parallel zu der Vertiefung 13 sind zwei Kontaktflächen zum Anlöten der
Bonddrähte 16 mit sich anschließenden Durchkontaktierungen 17; 21 auf die innen liegende
elektrisch leitende Schicht 12 vorgesehen. Die innen liegende elektrisch leitende Schicht 12 wird
auch als vergrabene leitende Struktur bezeichnet.
Die nach dem Verguß 14 entstehende Grenzfläche 18 zwischen dem Vergußmaterial 14 und der
Oberfläche der Basisplatte 10 ist als intermaterielle Grenzfläche zwischen Epoxydharz (FR4 Lei
terplattenbasis) und Epoxydharz-Verguß ausgebildet. Der elektrische Anschluß des Bauelemen
tes erfolgt über die äußeren Elektroden 11; 20.
In der Fig. 3b ist eine weitere Modifizierung der Anschlußstruktur des Halbleiterchips 15 darge
stellt. Die beiden Bonddrähte 16 sind durch Löten auf der in der Vertiefung 13 vorgesehenen
elektrisch leitenden Schicht 12 vorzugsweise kontaktiert. Im Gegensatz zur Fig. 3a erfolgt bei
dieser modifizierten Ausbildung die Kontaktierung in der vergrabenen elektrischen Struktur und
nicht an der Oberfläche. Die Spannungsversorgung erfolgt über die Anschlußelektroden 11; 20.
Die Grenzfläche nach dem Verguß 14 ist analog der in Fig. 3a gebildet.
Fig. 3c veranschaulicht eine Anordnung des Halbleiterchips 15 auf der Oberfläche der Basisplatte
10. Die Bonddrähte 16 sind jeweils zu den ihnen zugeordneten Durchkontaktierungen 17; 21
geführt und dort vorzugsweise durch Löten kontaktiert. Diese Durchkontaktierungen 17; 21 bie
ten die Möglichkeit, die Anschlußverbindungen nach innen zu verlegen. Die Durchkontaktierun
gen 17; 21 stellen den elektrischen Kontakt zu der innen liegenden elektrisch leitenden Schicht
12 her, die im vorstehendem Fall eine Unterbrechung aufweist. Die elektrisch leitende Schicht 12
ist mit den äußeren Anschlußelektroden 11; 20 verbunden. Die bei dieser Lösung entstehende
Grenzfläche 18 ist analog wie die bei den vorstehenden in den Fig. 3a und 3b beschriebenen
Modifizierungen ausgebildet. Wichtig ist hierbei, dass an der Grenzfläche 18 kein Kontakt zu
oberflächig ausgeführten elektrisch leitenden Strukturen entsteht.
Grundsätzlich kann auf die Metallisierung der Vertiefung bzw. der Bodenfläche des Halbleiter
chips 15 in den Fällen verzichtet werden, in denen der Halbleiterchip 15 einseitige oberflächig
angeordnete Kontakte aufweist. Der Halbleiterchip 15 ist in diesen Fällen direkt auf das Material
der Basisplatte 10 aufgeklebt.
Fig. 4a zeigt eine flache Ausführungsform eines optoelektronischen Bauelementes, bei der ein
Bonddraht 16 in der Vertiefung auf die innen liegende elektrisch leitende Schicht durch Löten
kontaktiert ist. Bei dieser Ausführungsform ist der Verguß 14 sehr flach ausgeführt. Es ist auch
möglich, den Verguß 14 bündig mit der Oberfläche der Basisplatte 10 auszubilden.
Fig. 4b zeigt ebenfalls eine flache Ausführungsform eines optoelektronischen Bauelementes, bei
der beide Bonddrähte 16 in der Vertiefung 13 auf die innen liegende elektrisch leitende Schicht
durch Löten kontaktiert sind. Auch diese Version bietet die Möglichkeit, den Verguß 14 sehr
flach auszuführen. Es ist auch möglich, den Verguß 14 bündig mit der Oberfläche der Basisplatte
10 auszubilden.
10
Basisplatte
11
Anschlußelektrode
12
Leitende Schicht
13
Vertiefung
14
Verguß
15
Halbleiterchip
16
Bonddraht
17
Durchkontaktierung
18
Grenzfläche
19
Isolierende Schicht
20
Anschlußelektrode
21
Durchkontaktierung
22
Kontaktstelle
23
Eintrittsstelle
Claims (15)
1. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement, insbesondere
eine SMD-LED, mit einer Basisplatte, einem Halbleiterchip mit elektrischen Anschlußstrukturen
und einem abdeckenden Kunststoff, in dem der Halbleiterchip und die Anschlußstrukturen einge
kapselt sind, dadurch gekennzeichnet, dass die Basisplatte (10) mehrlagig ausgebildet ist und
dass auf der Basisplatte (10) der Halbleiterchip (15) kontaktiert und integriert ist und dass an der
äußeren Hülle eine ein zumindest verzögertes Kriechverhalten bewirkende Grenzfläche gebildet
ist.
2. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement, insbesondere
eine SMD-LED, mit einer Basisplatte, einem Halbleiterchip mit elektrischen Anschlußstrukturen
und einem abdeckenden Kunststoff, in dem der Halbleiterchip und die Anschlußstrukturen einge
kapselt sind, dadurch gekennzeichnet, dass die Basisplatte (10) mehrlagig ausgebildet ist und
dass sie eine Vertiefung (13) aufweist und dass der Halbleiterchip (15) in der Vertiefung (13)
angeordnet ist und dass an der äußeren Hülle eine ein zumindest verzögertes Kriechverhalten
bewirkende Grenzfläche (18) gebildet ist.
3. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement nach An
spruch 1 und 2, dadurch gekennzeichnet, dass an der äußeren Hülle die zu bildende Grenzfläche
(18) aus zwei ähnlichen oder identischen Stoffen mit guter Haftung aneinander besteht.
4. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement nach An
spruch 3, dadurch gekennzeichnet, dass die Grenzfläche (18) als Epoxydharz-Epoxydharz
Grenzfläche ausgebildet ist.
5. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement nach einem
oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die mehrlagige Aus
bildung elektrisch leitende Schichten (12) und zwischen ihnen angeordnete isolierende Schichten
(19) umfasst.
6. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement nach einem
oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Basisplatte (10)
als mehrlagige Leiterplatte ausgebildet ist.
7. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement nach einem
oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Anzahl der elek
trisch leitenden Schichten (12) variierbar ist.
8. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement nach einem
oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die innere und die
untere elektrisch leitende Schicht (12) als eine Einheit und aufeinanderliegend ausgebildet sind.
9. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement nach einem
oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass mindestens zwei
elektrisch leitende Schichten (12) der Basisplatte (10) mittels Durchkontaktierungen (17; 21)
elektrisch leitend verbunden sind.
10. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement nach einem
oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Bodenfläche der
Vertiefung (13) als eine elektrisch leitende Schicht (12) ausgebildet ist.
11. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement nach einem
oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Verguß (14) den
Halbleiterchip (15) und die elektrisch kontaktierten Anschlußstrukturen abdeckend ausgebildet
ist.
12. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement nach einem
oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die für den Halblei
terchip (15) als Auflagefläche und als elektrisch leitende Schicht (12) ausgebildete Fläche eine
Unterbrechung aufweist.
13. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement nach einem
oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die als Auflagefläche
und als elektrisch leitende Schicht (12) ausgebildete Fläche mehrere Unterbrechungen aufweist.
14. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement nach einem
oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass als Halbleiterchip
(15) ein SMD-LED Chip angeordnet ist.
15. Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement nach einem
oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Anschlußstruktu
ren des Halbleiterchips (15) als Bonddraht (16) und/oder als Bodenelektrode ausgebildet sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000155680 DE10055680A1 (de) | 2000-11-03 | 2000-11-03 | Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement, insbesondere eines SMD - LED |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000155680 DE10055680A1 (de) | 2000-11-03 | 2000-11-03 | Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement, insbesondere eines SMD - LED |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10055680A1 true DE10055680A1 (de) | 2002-05-08 |
Family
ID=7662788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000155680 Withdrawn DE10055680A1 (de) | 2000-11-03 | 2000-11-03 | Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement, insbesondere eines SMD - LED |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10055680A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10219560C1 (de) * | 2002-04-26 | 2003-10-23 | Siemens Ag | Probenträger mit einer Probenplatte für optisch zu untersuchende Proben |
EP1696404A1 (de) | 2005-02-25 | 2006-08-30 | Electrovac, Fabrikation elektrotechnischer Spezialartikel Gesellschaft m.b.H. | Leuchtdiodenanordnung |
DE102006005299A1 (de) * | 2006-02-06 | 2007-08-09 | Osram Opto Semiconductors Gmbh | Gehäuse für ein Lumineszenzdioden-Bauelement und Lumineszenzdioden-Bauelement |
-
2000
- 2000-11-03 DE DE2000155680 patent/DE10055680A1/de not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10219560C1 (de) * | 2002-04-26 | 2003-10-23 | Siemens Ag | Probenträger mit einer Probenplatte für optisch zu untersuchende Proben |
EP1696404A1 (de) | 2005-02-25 | 2006-08-30 | Electrovac, Fabrikation elektrotechnischer Spezialartikel Gesellschaft m.b.H. | Leuchtdiodenanordnung |
DE102006005299A1 (de) * | 2006-02-06 | 2007-08-09 | Osram Opto Semiconductors Gmbh | Gehäuse für ein Lumineszenzdioden-Bauelement und Lumineszenzdioden-Bauelement |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19829197C2 (de) | Strahlungsaussendendes und/oder -empfangendes Bauelement | |
DE102016119002B4 (de) | Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements | |
DE10002852A1 (de) | Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung | |
DE102007044446A1 (de) | Flexible Schaltkreise mit verbesserter Zuverlässigkeit und Wärmedissipation | |
WO2011157522A1 (de) | Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements | |
DE19930308A1 (de) | Multichipmodul mit Silicium-Trägersubstrat | |
DE102007001706A1 (de) | Gehäuse für optoelektronisches Bauelement und Anordnung eines optoelektronischen Bauelementes in einem Gehäuse | |
WO2016150841A1 (de) | Optoelektronisches bauelement und verfahren zu seiner herstellung | |
DE2363600B2 (de) | Elektrolumineszente anzeigevorrichtung | |
EP1525619A1 (de) | Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung | |
DE19603444C2 (de) | LED-Vorrichtung mit mindestens zwei LEDs | |
EP1717871A2 (de) | Oberflächenmontierbares optoelektronisches Bauelement | |
DE10031951A1 (de) | Mehrchip-Halbleitermodul und Herstellungsverfahren dafür | |
EP2888745A1 (de) | Elektrische bauelementanordnung | |
DE10232788B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einem Systemträger, Systemträger und Verfahren zur Herstellung eines elektronischen Bauteils | |
EP2452547A1 (de) | Elektronisches bauteil | |
CA2465448A1 (en) | Package modification for channel-routed circuit boards | |
WO2021224015A1 (de) | Optoelektronisches bauelment und verfahren zu dessen herstellung | |
WO2011003647A1 (de) | Leiterplatte | |
EP2710864B1 (de) | Schaltungsträger | |
WO2014135560A1 (de) | Optoelektronisches bauelement und elektronisches gerät mit optoelektronischem bauelement | |
DE102010023550B4 (de) | Beleuchtungselement | |
DE19806801A1 (de) | Elektrische Schaltunganordnung | |
DE10055680A1 (de) | Universell einsetzbares oberflächenmontierbares optoelektronisches Bauelement, insbesondere eines SMD - LED | |
DE102005011651B4 (de) | Elektronische Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: SLI MINIATURE LIGHTING GMBH, 12555 BERLIN, DE OUT |
|
8127 | New person/name/address of the applicant |
Owner name: OSA OPTO LIGHT GMBH, 12555 BERLIN, DE Owner name: OUT OPTOTRANSMITTER-UMWELTSCHUTZ-TECHNOLOGIE E.V., |
|
8141 | Disposal/no request for examination |