DE10048809A1 - Determining maximum positional error of structural elements on wafer - Google Patents

Determining maximum positional error of structural elements on wafer

Info

Publication number
DE10048809A1
DE10048809A1 DE2000148809 DE10048809A DE10048809A1 DE 10048809 A1 DE10048809 A1 DE 10048809A1 DE 2000148809 DE2000148809 DE 2000148809 DE 10048809 A DE10048809 A DE 10048809A DE 10048809 A1 DE10048809 A1 DE 10048809A1
Authority
DE
Germany
Prior art keywords
wafer
isp
probability
lis
overlay specification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2000148809
Other languages
German (de)
Inventor
Torsten Werneke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ITEMIC AG
Original Assignee
ITEMIC AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ITEMIC AG filed Critical ITEMIC AG
Priority to DE2000148809 priority Critical patent/DE10048809A1/en
Publication of DE10048809A1 publication Critical patent/DE10048809A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Parameters of the parameter distribution and undetected residual errors are calculated. Residual error probabilistic distribution is determined, or normal distribution is assumed. An element is selected on a wafer under evaluation and its extreme-point positional errors are calculated. At least four corner points are considered. The probability distribution (5) is superimposed on positional error (4) of each parametric extreme point. The probability value (ISPEP) for each extreme point is determined, which does not detract from the measured overlay specification (6) for the wafer. All probability values for the wafer element are logically ANDed. The stages are repeated for all remaining wafer elements. All probability values are condensed into a probability (ISPWafer) for the wafer, by forming the arithmetic mean, or comparatively for the wafer element in relation to the entire wafer. These stages are repeated in a region of variable overlay specification in which the probability values of the wafer range from 0-99.9%, describing a probability profile of the wafer as a function of the overlay specification (6). From this, the smallest required overlay specification (LIS) to reach a target probability for the wafer is determined. Foregoing stages are repeated excluding the parameter distribution determined in the first stage, to obtain correction magnitudes for ISP and LIS. Correction values determined are evaluated by a process of comparison, classifying the comparison results. The need for reworking is determined in accordance with the comparison of magnitudes of the LIS and the overlay specification.

Description

1. Technisches Gebiet1. Technical field

Die Erfindung betrifft die Lagefehlerüberwachung bei der Herstellung von Halbleiterbauelementen, insbesondere im Bereich der photolithographischen Prozesse.The invention relates to the monitoring of position errors in the Manufacture of semiconductor devices, especially in Area of photolithographic processes.

2. Stand der Technik2. State of the art

In der Halbleiterfertigung werden aufeinander folgende Funktionsschichten, auch als Prozessebenen bezeichnet, se­ quentiell auf einem Wafer aufgebracht. Einige dieser Pro­ zessebenen stehen zueinander in einem direkten oder indi­ rekten funktionalen Zusammenhang, so dass diese neben vie­ len anderen Qualitätsmerkmalen einen maximalen Lagefehler zueinander in keinem Punkt überschreiten dürfen, damit die Funktionalität des Produktes gewährleistet bleibt. Dieser maximale Lagefehler wird im kartesischen Koordinatensystem in beiden Orientierungen (x- und y-Richtung) definiert und als Overlayspezifikation bezeichnet.In semiconductor manufacturing there are successive Functional layers, also referred to as process levels, see applied to a wafer. Some of these pro levels of the process are directly or indi right functional connection, so that this in addition to vie len other quality features a maximum position error must not cross each other at any point so that the Functionality of the product is guaranteed. This maximum position error is in the Cartesian coordinate system defined in both orientations (x and y direction) and referred to as an overlay specification.

Aus Gründen der Fertigungseffektivität und -kapazität wer­ den nicht alle verfügbaren Messstrukturen gemessen. Aber selbst unter Berücksichtigung aller Messstrukturen würden nur Stichproben vorliegen.For the sake of manufacturing effectiveness and capacity, who not measured all available measurement structures. But even taking into account all measurement structures only samples are available.

Um unter Zugrundelegung einer Stichprobe Rückschlüsse auf die Gesamtheit ziehen zu können, bedarf es statistischer Methoden. To draw conclusions based on a sample To be able to draw the entirety requires statistical Methods.  

Zur Bewertung eines Wafers werden alle gemessenen Lagefehler per definitionem als zufällig verteilt und noch weiter ein­ schränkend als "normalverteilt" betrachtet. Unter dieser Annahme wird mit den Verteilungskenngrößen einer Normalver­ teilung (x; σ)der Maximalwert der Gesamtheit abgeschätzt.All measured position errors are used to evaluate a wafer by definition, randomly distributed and even further viewed restrictively as "normally distributed". Under this Assumption is based on the distribution parameters of a normal ver division (x; σ) the maximum value of the total is estimated.

Dabei gilt:
The following applies:

In den zugehörigen Zeichnungen ist diese Funktion in Fig. 1 dargestellt.This function is shown in FIG. 1 in the accompanying drawings.

Es ist auch üblich, statt der Gewichtung des Faktors σ mit 3, diese empirisch mit einem anderen Wert zu belegen, um eine bessere Anpassung zu erzielen.It is also common, instead of weighting the factor σ with 3, to empirically prove this with a different value to a to achieve better customization.

In der zur Zeit bekannten Overlay-Analysesoftware findet neben gröberen Vereinfachungen ausschließlich dieses Ver­ fahren zur Bestimmung des größten Lagefehlers auf dem Wa­ fer Anwendung.In the currently known overlay analysis software in addition to gross simplifications, only this ver drive to determine the largest position error on the Wa fer application.

3. Kritik am Stand der Technik3. Criticism of the state of the art

Der Stand der Technik geht also davon aus, dass die Lage­ fehler auf dem Wafer als normalverteilt, also zufällig verteilt, angenommen werden, was der Realität wider­ spricht. Folglich spiegelt der berechnete größte Lagefeh­ ler mit einer sehr großen Wahrscheinlichkeit nicht den wirklich auf dem Wafer befindlichen größten Lagefehler wieder. Dies kann zu folgenden Konsequenzen führen:
The prior art therefore assumes that the position errors on the wafer are assumed to be normally distributed, that is to say randomly distributed, which contradicts reality. As a result, the calculated largest position error with a very high probability does not reflect the largest position error that is actually on the wafer. This can have the following consequences:

  • - Gute Wafer werden unnötig zur Nacharbeit geschickt, was in einigen Prozessebenen zu Ausbeuterisiken führen kann. Für die Fertigung bedeutet dies, dass Fertigungskapazität unnötig gebunden wird.- Good wafers are unnecessarily sent for rework, which is in some process levels can lead to exploitation risks. For the Manufacturing means that manufacturing capacity is unnecessary is bound.
  • - Wafer mit einem zu großen Lagefehler werden nicht nachgear­ beitet, was sich negativ auf die Produktqualität auswirkt.- Wafers with a position error that is too large are not reworked processes what has a negative impact on product quality.
4. Die Aufgabe der Erfindung4. The object of the invention

Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Bestimmung des größten Lagefehlers eines Wafers zu schaf­ fen, daß unter Anwendung statistischer Methoden und einem vertretbarem Messaufwand eine bessere Bestimmung des größ­ ten Lagefehlers und deren rechentechnische Auswertung für eine automatische Prozesssteuerung und Qualitätskontrolle ermöglicht.The object of the invention is to provide a method for Determination of the largest position error of a wafer that using statistical methods and a reasonable measurement effort a better determination of the size position error and their computational evaluation for automatic process control and quality control enables.

5. Die erfinderische Lösung5. The inventive solution

Der Erfindung liegt die Erkenntnis zugrunde, dass auf dem Wafer befindliche Lagefehler zwei grundlegend verschiedene Verteilungen aufweisen, die zur genaueren Ermittlung des größten Lagerfehlers herangezogen werden können.The invention is based on the knowledge that on the Wafer position errors are two fundamentally different Have distributions that are used to determine the greatest bearing error can be used.

Zum einen handelt es sich um eine systematische, parame­ trische Lagefehlerverteilung, die durch die Belackungs- /Belichtungsanlage, das Overlaymessgerät und die Referenz­ ebene eingebracht wird, und zum anderen existiert eine zufällige Lagefehlerverteilung, die durch stochastische Effekte hervorgerufen wird.First, it is a systematic, parame trical position error distribution caused by the varnishing / Exposure system, the overlay measuring device and the reference level is introduced, and on the other there is one random position error distribution caused by stochastic Effects.

Gelöst wird die Aufgabe der Erfindung mit den im Anspruch 1 angegebenen Verfahrensmerkmalen.The object of the invention is achieved with those in claim 1 specified process features.

Dabei wird mittels einer Parameterfunktion, welche die Para­ meterverteilung der Lagefehler modellhaft beschreibt, und eines Optimierungsalgorithmus, der unter Verwendung der Overlaywerte und deren Lage auf dem Wafer mit dem Ziel minimaler Restlagefehler optimiert, eine Trennung zwischen syste­ matischen und zufälligen Verteilungsfehlern erreicht. Die systematische Verteilung ist danach parametrisiert und die verbleibenden Restlagefehler können nachfolgend auf diskrete oder kontinuierliche Verteilung hin untersucht oder als normalverteilt angenommen werden.Thereby, a parameter function, which the Para model distribution of the position errors describes, and of an optimization algorithm that uses the Overlay values and their location on the wafer with the goal of minimal  Rest position error optimized, a separation between syste matical and random distribution errors reached. The systematic distribution is then parameterized and the Remaining residual position errors can subsequently be discrete or continuous distribution examined or are assumed to be normally distributed.

In einer Ausgestaltung des erfindungsgemäßen Verfahrens wird zur Verbesserung der Ergebnisse bei der Ermittlung der Kor­ rekturgrößen der Wirkungsgrad der Nacharbeit wie er sich aus vorhergehenden Prozessen ergibt berücksichtigt.In one embodiment of the method according to the invention to improve the results when determining the cor rectification variables the efficiency of the rework as it turns out previous processes results into account.

6. Vorteile der Erfindung6. Advantages of the invention

Durch die Berücksichtigung der Parameter- und Wahrschein­ lichkeitsverteilung der Lagefehler wird die Bestimmung des größten Lagefehlers des Wafers sehr genau. Gegenüber den herkömmlichen Verfahren, die alle Lagefehler als normal­ verteilt ansehen, wird durch die Erfindung im Durchschnitt immer ein kleinerer größter Lagefehler bestimmt, was mit hohem ökonomischem Effekt Nacharbeit vermeiden hilft. Weiterhin wird durch das erfindungsgemäße Verfahren die hohe Abhängigkeit des Standes der Technik von der Meßpunk­ tanzahl und -anordnung wesentlich reduziert. Daraus resul­ tieren wesentlich weniger maschinen-, messprogramm- und standortabhängige Analyseergebnisse, was einen Vergleich von Qualitätskenngrößen verschiedener Maschinentypen, Messprogrammen und Produktionsstandorten erheblich verbes­ sert.By considering the parameter and probability distribution of the position errors will determine the greatest position error of the wafer very precisely. Compared to the conventional methods, all position errors as normal view is distributed by the invention on average always a smaller largest position error determines what with high economic effect helps avoid rework. Furthermore, the method according to the invention high dependence of the prior art on the measuring point number and arrangement significantly reduced. From this resul animals significantly less machine, measuring program and location-dependent analysis results, what a comparison of quality parameters of different machine types, Measurement programs and production sites significantly improved sert.

7. Ausführungsbeispiel7th embodiment

Die Erfindung wird nachfolgend an einem Ausführungsbei­ spiel erläutert. In den zugehörigen Zeichnungen zeigen:The invention is illustrated below in one embodiment game explained. In the accompanying drawings:

Fig. 1 Die Glockenkurve einer Normalverteilung. Fig. 1 The bell curve of a normal distribution.

Fig. 2 Die schematische Darstellung eines Wafers. Fig. 2 The schematic representation of a wafer.

Fig. 3 Die schematische Darstellung eines Waferelementes. Fig. 3 The schematic representation of a wafer element.

Fig. 4 Die Darstellung der Parameterverteilung der Lage­ fehler und der Wahrscheinlichkeitsverteilung der Restfehler. Fig. 4 The representation of the parameter distribution of the position error and the probability distribution of the residual error.

Fig. 5 Prinzipielle Darstellung der InSpec-Probabylity (ISP). Fig. 5 Basic representation of the InSpec Probabylity (ISP).

Fig. 6 Die ISP-Funktion in Abhängigkeit von der Overlay­ spezifikation mit ISP = f(Spec). Fig. 6 The ISP function depending on the overlay specification with ISP = f (Spec).

Fig. 7 Die ISP-Funktion in Abhängigkeit von der Overlay­ spezifikation mit LIS = f(ISPExp). Fig. 7 The ISP function depending on the overlay specification with LIS = f (ISP Exp ).

In Fig. 2 ist ein Wafer 1 mit einer Vielzahl von Waferelemen­ ten 2 dargestellt. Nach Ermittlung der Parameter und Wahr­ scheinlichkeitsverteilung der Lagefehler auf dem Wafer wird zur Bestimmung des größten Lagefehlers zunächst ein Waferele­ ment 2 bewertet. In Fig. 3 ist ein solches Waferelement 2 mit den Extrempunkten 3 und deren parametrischen Extrempunkt- Lagefehlern 4 dargestellt. In die Berechnung der parametri­ schen Extrempunkt-Lagefehler 4, werden mindestens die vier Ecken des Waferelementes 2 einbezogen.In Fig. 2, a wafer 1 with a plurality of Waferelemen th 2 is shown. After determining the parameters and the probability distribution of the position errors on the wafer, a wafer element 2 is first evaluated to determine the largest position error. In Fig. 3, such a wafer element 2 with the extreme points 3 and their parametric errors Extrempunkt- location 4 is shown. In the calculation of the parametric extreme point position error 4 , at least the four corners of the wafer element 2 are included.

Die Modulation der Wahrscheinlichkeitsverteilung 5 auf einem jeden parametrischen Extrempunkt-Lagefehler 4 ist in Fig. 4 dargestellt.The modulation of the probability distribution 5 on each parametric extreme point position error 4 is shown in FIG. 4.

Fig. 5 zeigt die Überlagerung der parametrischen Extrempunkt- Lagefehler 4 (X-Komponente) und der Wahrscheinlichkeitsver­ teilung 5 (WV) der zufälligen Lagefehler. Aus dieser Überla­ gerung ist die Bestimmung der Wahrscheinlichkeit für jeden parametrischen Extrempunkt-Lagefehler 4 dahingehend möglich, dass der maximal zulässige Lagefehler der Overlayspezifika­ tion 6 nicht überschritten wird. Die Wahrscheinlichkeit der Spezifikationsverletzung aller Extrempunkte 3 des Waferele­ mentes 2 sind miteinander logisch UND-verknüpft, da kein Extrempunkt 3 die Overlayspezifikation 6 verletzen darf. Fig. 5 shows the superposition of the parametric extreme point position error 4 (X component) and the probability distribution 5 (WV) of the random position error. From this superimposition, it is possible to determine the probability for each parametric extreme point position error 4 to the extent that the maximum permissible position error of the overlay specification 6 is not exceeded. The probability of the specification violation of all extreme points 3 of the wafer element 2 are logically AND-linked to one another, since no extreme point 3 may violate the overlay specification 6 .

Das Produkt aller Spezifikationsverletzungs-Wahrscheinlich­ keiten beschreibt die Wahrscheinlichkeit, dass das Waferele­ ment 2 die Overlayspezifikation 6 nicht verletzt. Dies wird mit InSpec-Probabylity 7 (ISP) bezeichnet.The product of all specification violation probabilities describes the probability that the wafer element 2 does not violate the overlay specification 6 . This is called InSpec Probabylity 7 (ISP).

Diese Prozedur wird nachfolgend an allen Waferelementen 2 des Wafers 1 wiederholt, so dass danach die ISP aller Wa­ ferelemente 2 bestimmt sind. Zur weiteren Bestimmung ISP des Wafers 1 wird beispielsweise durch die Bestimmung des arithmetischen Mittelwertes aller ISP's 7 des Wafers 1 be­ schrieben. Es ist aber auch möglich, diesen Wert durch die Verhältnismäßigkeit der zu akzeptierenden Waferelemente 2 zur Gesamtzahl der Waferelemente 2 des Wafers 1 zu bestim­ men.This procedure is then repeated on all wafer elements 2 of wafer 1 , so that the ISP of all wafer elements 2 are then determined. For further characterization ISP of the wafer 1 of the arithmetic mean of all ISP's 7 of the wafer 1 is, for example, be registered by the determination. However, it is also possible to determine this value by the proportionality of the wafer elements 2 to be accepted to the total number of wafer elements 2 of the wafer 1 .

Für die Ermittlung des arithmetischen Mittels gelten fol­ gende Beziehungen:
The following relationships apply when determining the arithmetic mean:

Der vorstehend beschriebene funktionale Zusammenhang ist zur Erstellung der in Fig. 6 und 7 dargestellten Funktion
The functional relationship described above is for creating the function shown in FIGS. 6 and 7

ISPWafer = f(Overlayspezifikation)
ISP wafer = f (overlay specification)

heranzuziehen.to use.

In Fig. 6 wird die ISP des Wafers unter Verwendung der Produktspezifikation (Spec) ermittelt.
In FIG. 6, the ISP is determined of the wafer using the product specification (spec).

ISPWafer = f(Spec)
ISP wafer = f (spec)

In Fig. 7 wird über die erwartete Wahrscheinlichkeit ISPExp. die erforderliche Mindestspezifikation (LIS) bestimmt.
In FIG. 7, the required minimum specification (LIS) is determined via the expected probability ISP Exp .

ISPExp. = f(LIS)
ISP Exp. = F (LIS)

LIS = g(ISPExp.)LIS = g (ISP Exp. )

Um abschätzen zu können, ob eine Nacharbeit des Wafers zu einem kleineren größten Lagefehler führen kann, wird nach­ folgend eine Simulation wie folgt durchgeführt:
Das Ziel der Nacharbeit besteht in der Entfernung der para­ metrischen Lagefehler. Nach einer Nacharbeit (Rework) be­ findet sich folglich nur noch ein Bruchteil der Parameter­ verteilung (PV) auf dem Wafer 1. Es gilt:
Vor der Nacharbeit WV & PV
Nach der Nacharbeit WV & PV.(1 - η)
wobei η den Wirkungsgrad der Nacharbeit bezeichnet. Es wird folgende Betrachtung zur Einschätzung der Nacharbeit durchgeführt, wobei mit dem Indizes ".Corr" die jeweilige Größe nach dem erfolgten Rework bezeichnet ist.
In order to be able to estimate whether reworking the wafer can lead to a smaller, largest position error, a simulation is carried out as follows:
The aim of the rework is to remove the para metric position errors. After rework, there is consequently only a fraction of the parameter distribution (PV) on the wafer 1 . The following applies:
Before reworking WV & PV
After reworking WV & PV. (1 - η)
where η denotes the efficiency of the rework. The following consideration is carried out to assess the reworking, the indices ".Corr" denoting the respective size after the rework has been carried out.

ISPWafer = Algo(WVWafer; PVWafer; η = 0; Spec)
ISP Wafer = Algo (WV Wafer ; PV Wafer ; η = 0; Spec)

LISWafer = InvAlgo(WVWafer; PVWafer; η = 0; ISPExp.)
LIS Wafer = InvAlgo (WV Wafer ; PV Wafer ; η = 0; ISP Exp. )

ISPWafer.Corr = Algo(WVWafer; PVWafer; η = ηRework; Spec)
ISP Wafer.Corr = Algo (WV Wafer ; PV Wafer ; η = η Rework ; Spec)

LISWafer.Corr = InvAlgo(WVWafer; PVWafer; η = ηRework; ISPExp.)LIS Wafer.Corr = InvAlgo (WV Wafer ; PV Wafer ; η = η Rework ; ISP Exp. )

Im Ergebnis dieser Betrachtung liegen folgende Bewertungs­ größen vor, nach denen eine Einschätzung der Nacharbeit erfolgen kann.
ISPWafer; LISWafer; ISPWafer.Corr; LISWafer.Corr
As a result of this analysis, the following evaluation parameters are available, according to which the rework can be assessed.
ISP wafer ; LIS wafers ; ISP Wafer.Corr ; LIS Wafer.Corr

Die Klassifizierung erfolgt demgemäß
The classification is made accordingly

  • - in gute Wafer (1), wenn LISWafer ≦ Spec- in good wafers ( 1 ) if LIS wafers ≦ Spec
  • - in nacharbeitbare Wafer (1), wenn LISWafer < Spec und LISWafer.Corr ≦ Spec- in reworkable wafers ( 1 ) if LIS Wafer <Spec and LIS Wafer.Corr ≦ Spec
  • - in nicht nacharbeitbare Wafer (1), wenn LISWafer < Spec und LISWafer.Corr < Spec.- in non-reworkable wafers ( 1 ) if LIS Wafer <Spec and LIS Wafer.Corr <Spec.
BezugszeichenlisteReference symbol list

11

Wafer
Wafer

22nd

Waferelement
Wafer element

33rd

Extrempunkt
Extreme point

44th

parametrischer Extrempunkt-Lagefehler
parametric extreme point position error

55

Wahrscheinlichkeitsverteilung
Probability distribution

66

Overlayspezifikation
Overlay specification

77

InSpec-Probabylity
InSpec Probabylity

und Abkürzungsverzeichnisand list of abbreviations

EP: Extrempunkt im Waferelement EP: extreme point in the wafer element

22nd

ISP: InSpec-Probability (Wahrscheinlichkeit die Overlayspezifikation nicht zu verletzen)
ISPExp. ISP: InSpec Probability (probability not to violate the overlay specification)
ISP Exp.

: erwartete ISP
LIS: Limes Spec (Grenzwert der Lagefehler-Spezifi­ kation)
Mean: arithmetischer Mittelwert
PV: Parameterverteilung
PWV: Parameter- und Wahrscheinlichkeitsverteilung
Spec: Spezifikation des Lagefehlers (max. zulässiger Betrag)
WV: Wahrscheinlichkeitsverteilung
x: expected ISP
LIS: Limes Spec (limit value of the position error specification)
Mean: arithmetic mean
PV: parameter distribution
PWV: parameter and probability distribution
Spec: specification of the position error (max. Permissible amount)
WV: probability distribution
x

; σ: Mean; Sigma (Kenngrößen der Normalverteilung)
η: Wirkungsgrad der Nacharbeit
ηRework ; σ: mean; Sigma (parameters of the normal distribution)
η: efficiency of rework
η rework

: Wirkungsgrad der Nacharbeit eines bestimmten Produktes in einer bestimmten Prozeßebene: Efficiency of reworking a particular Product at a certain process level

Claims (2)

1. Verfahren zur Bestimmung des größten Lagefehlers von Strukturelementen eines Wafers (1), mit folgenden Verfah­ rensschritten:
  • a) Berechnen der Parameter der Parameterverteilung sowie der durch die Parameterverteilung nicht erfassten Restfehler,
  • b) Bestimmung der Wahrscheinlichkeitsverteilung der Rest­ fehler oder Annahme deren Normalverteilung,
  • c) Auswahl eines Waferelementes (2) aus einem zu bewerten­ den Wafer (1),
  • d) Berechnung der Extrempunkt-Lagefehler dieses Wafer­ elementes (2), wobei wenigstens dessen vier Eckpunkte berücksichtigt werden,
  • e) Überlagerung der Wahrscheinlichkeitsverteilung (5) auf einen jeden parametrischen Extrempunkt-Lagefehler (4),
  • f) Bestimmung des Wahrscheinlichkeitswertes (ISPEP) für je­ den Extrempunkt (3), dass dieser eine für den Wafer (1) festgelegte Overlayspezifikation (6) nicht verletzt,
  • g) logische UND-Verknüpfung aller Wahrscheinlichkeitswer­ te (ISPWE) des Waferelementes (2),
  • h) Wiederholung der Verfahrensschritte c) bis g) für alle verbleibende Waferelemente (2),
  • i) Zusammenfassung aller Wahrscheinlichkeitswerte (ISPWE) aller Waferelemente (2) zu einem Wahrscheinlichkeits­ wert (ISPWafer) des Wafers (1) durch Bildung des arithme­ tischen Mittels (Maen) oder durch die Verhältnismäßig­ keit einer zu akzeptierenden Waferelementeanzahl zur Gesamtzahl der Waferelemente (2),
  • j) Wiederholung der Verfahrensschritte c) bis i) in einem Bereich einer variablen Overlayspezifikation (6) in der die Wahrscheinlichkeitswerte (ISPWafer) des Wafers (1) von 0 bis 99,9% reichen, was einem Verlauf des Wahr­ scheinlichkeitswertes des Wafers (ISPWafer) in Abhängigkeit von der Overlayspezifikation (6) beschreibt, um daraus die Bestimmung der kleinsten erforderlichen Overlayspezifikation (LIS) für einen mindestens zu erreichenden Wahrscheinlichkeitswert des Wafers (ISPExp) zu ermitteln,
  • k) Wiederholung der Verfahrensschritte c) bis j) unter Ausschluss der in Schritt a) bestimmten Parameterver­ teilung zur Ermittlung von Korrekturgrößen ISPWafer.Corr und LISWafer.Corr,
  • l) Bewertung der in Schritt k) ermittelten Korrekturwerte (ISPWafer.Corr) durch Vergleich der Werte ISPWafer und ISPWafer.Corr mit der Overlayspezifikation (6),
  • m) Klassifizierung der Vergleichsergebnisse
    in nicht nachzuarbeitende Wafer (1), wenn LISWafer kleiner oder gleich der Overlayspezifikation (6) ist,
    in nachzuarbeitende Wafer (1), wenn LISWafer größer der Overlayspezifikation (6) und LISWafer.Corr kleiner oder gleich der Overlayspezifikation (6) ist und
    in nicht nacharbeitbare Wafer (1), wenn LISWafer.Corr. größer als die Overlayspezifikation (6) ist.
1. A method for determining the greatest position error of structural elements of a wafer ( 1 ), with the following method steps:
  • a) calculating the parameters of the parameter distribution and the residual errors not detected by the parameter distribution,
  • b) determining the probability distribution of the remaining errors or assuming their normal distribution,
  • c) selection of a wafer element ( 2 ) from a wafer ( 1 ) to be evaluated,
  • d) calculation of the extreme point position error of this wafer element ( 2 ), taking into account at least its four corner points,
  • e) superposition of the probability distribution ( 5 ) on each parametric extreme point position error ( 4 ),
  • f) determining the probability value (ISP EP ) for each extreme point ( 3 ) that this does not violate an overlay specification ( 6 ) defined for the wafer ( 1 ),
  • g) logical AND combination of all probability values (ISP WE ) of the wafer element ( 2 ),
  • h) repetition of process steps c) to g) for all remaining wafer elements ( 2 ),
  • i) Summary of all probability values (ISP WE ) of all wafer elements ( 2 ) to a probability value (ISP wafer ) of the wafer ( 1 ) by forming the arithmetic mean (Maen) or by the ratio of an acceptable number of wafer elements to the total number of wafer elements ( 2 ),
  • j) repetition of the method steps c) to i) in a region of a variable overlay specification ( 6 ) in which the probability values (ISP wafer ) of the wafer ( 1 ) range from 0 to 99.9%, which corresponds to a course of the probability value of the wafer ( ISP wafer ) as a function of the overlay specification ( 6 ) in order to determine the determination of the smallest required overlay specification (LIS) for a minimum probability value of the wafer (ISP Exp ) to be achieved,
  • k) repetition of the method steps c) to j) with the exclusion of the parameter distribution determined in step a) for determining correction variables ISP Wafer.Corr and LIS Wafer.Corr ,
  • l) evaluation of the correction values (ISP Wafer.Corr ) determined in step k) by comparing the values ISP Wafer and ISP Wafer.Corr with the overlay specification ( 6 ),
  • m) Classification of the comparison results
    in wafers ( 1 ) that are not to be reworked if the LIS wafer is less than or equal to the overlay specification ( 6 ),
    in wafers to be reworked ( 1 ) if LIS wafers are greater than the overlay specification ( 6 ) and LIS Wafer.Corr is less than or equal to the overlay specification ( 6 ) and
    into non-reworkable wafers ( 1 ) if LIS Wafer.Corr . is greater than the overlay specification ( 6 ).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Wiederholung der Verfahrensschritte c) bis j) unter Berücksichtigung des Wirkungsgrades der Nacharbeit (η) erfolgen.2. The method according to claim 1, characterized in that the repetition of process steps c) to j) below Consideration of the efficiency of the rework (η) respectively.
DE2000148809 2000-09-29 2000-09-29 Determining maximum positional error of structural elements on wafer Withdrawn DE10048809A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000148809 DE10048809A1 (en) 2000-09-29 2000-09-29 Determining maximum positional error of structural elements on wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000148809 DE10048809A1 (en) 2000-09-29 2000-09-29 Determining maximum positional error of structural elements on wafer

Publications (1)

Publication Number Publication Date
DE10048809A1 true DE10048809A1 (en) 2002-04-18

Family

ID=7658449

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000148809 Withdrawn DE10048809A1 (en) 2000-09-29 2000-09-29 Determining maximum positional error of structural elements on wafer

Country Status (1)

Country Link
DE (1) DE10048809A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104937705A (en) * 2013-01-24 2015-09-23 株式会社Sumco Metal contamination evaluation method for semiconductor wafer and semiconductor wafer manufacturing method
DE10393394B4 (en) * 2002-09-30 2016-10-13 Advanced Micro Devices, Inc. Intelligent integrated lithography control system based on product construction and yield feedback system and method of use

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4221080A1 (en) * 1991-06-28 1993-01-14 Digital Equipment Corp STRUCTURE AND METHOD FOR DIRECTLY OAKING ADJUSTMENT MEASURING SYSTEMS FOR CONCRETE SEMICONDUCTOR WATER PROCESS STOPOGRAPHY
DE19612939A1 (en) * 1996-04-01 1997-10-02 Jenoptik Jena Gmbh Semiconductor surface structure quality measuring method for integrated circuit manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4221080A1 (en) * 1991-06-28 1993-01-14 Digital Equipment Corp STRUCTURE AND METHOD FOR DIRECTLY OAKING ADJUSTMENT MEASURING SYSTEMS FOR CONCRETE SEMICONDUCTOR WATER PROCESS STOPOGRAPHY
DE19612939A1 (en) * 1996-04-01 1997-10-02 Jenoptik Jena Gmbh Semiconductor surface structure quality measuring method for integrated circuit manufacture

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10393394B4 (en) * 2002-09-30 2016-10-13 Advanced Micro Devices, Inc. Intelligent integrated lithography control system based on product construction and yield feedback system and method of use
CN104937705A (en) * 2013-01-24 2015-09-23 株式会社Sumco Metal contamination evaluation method for semiconductor wafer and semiconductor wafer manufacturing method
EP2950337A4 (en) * 2013-01-24 2016-09-07 Sumco Corp Metal contamination evaluation method for semiconductor wafer and semiconductor wafer manufacturing method
CN104937705B (en) * 2013-01-24 2017-05-03 株式会社Sumco Metal contamination evaluation method for semiconductor wafer and semiconductor wafer manufacturing method
US9842779B2 (en) 2013-01-24 2017-12-12 Sumco Corporation Method of evaluating metal contamination in semiconductor wafer and method of manufacturing semiconductor wafer

Similar Documents

Publication Publication Date Title
EP2186003B1 (en) Method and device for determining a probability of occurrence
DE19910098A1 (en) Procedure for assessing the reliability of technical systems
DE19606480C2 (en) Method and arrangement for adapting a fuzzy controller
DE60219376T2 (en) System for adaptive plasma characterization
WO2020057937A1 (en) Method and assistance system for parameterizing an anomaly detection method
EP3701433A1 (en) Method, device and computer program for developing a deep neural network
DE10006455A1 (en) Process for operating a technical system
EP3911962A1 (en) Method and arrangement for determining the electromagnetic compatibility (emc) of a technical system
DE4409169C2 (en) Method and arrangement for fuzzy control
EP3867655A1 (en) Method for determining a switched state of a valve, and solenoid valve assembly
WO2015082156A1 (en) Device and method for changing operating settings of a technical installation
EP0956530A1 (en) Method for transforming a fuzzy logic used to simulate a technical process into a neural network
DE10048809A1 (en) Determining maximum positional error of structural elements on wafer
EP3622451A1 (en) Product maturity determination in a technical system and in particular in an autonomously driving vehicle
WO2014012579A1 (en) Method, tool, data carrier and programming module for assessing the reliability of a device
WO2003029978A2 (en) Method and system for processing fault hypotheses
DE19703964C1 (en) Process for transforming a fuzzy logic used to simulate a technical process into a neural network
WO2021197933A1 (en) Apparatus and automated method for evaluating sensor measured values, and use of the apparatus
WO2020108748A1 (en) System and method for discovering optimised combinations of calculation functions
WO2020200783A1 (en) Method for controlling a gas turbine
DE19948569C2 (en) Process and arrangement for computer-aided determination and selection of significant measured variables
DE102008004219A1 (en) Error handling method for e.g. motor vehicle, involves testing components of system i.e. motor vehicle, for errors according to sequences determined by decision tree, where sum of costs for handling errors is kept to be minimum
DE10048782C2 (en) Method for determining the largest position error of structural elements within a lot of wafers
WO2017178015A1 (en) Method and device for determining a technical system model
EP1217486A1 (en) Method for maintenance planning of technical installations

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal