DE10041720C2

DE10041720C2 - Einbrennschaltung

Info

Publication number: DE10041720C2
Application number: DE2000141720
Authority: DE
Inventors: Akihiro Yano
Original assignee: Renesas Design Corp; Mitsubishi Electric Corp
Current assignee: Renesas Design Corp; Mitsubishi Electric Corp
Priority date: 1999-09-06
Filing date: 2000-08-25
Publication date: 2003-02-27
Anticipated expiration: 2020-08-26
Also published as: DE10041720A1; JP2001075834A

Abstract

Offenbart wird eine Einbrennschaltung, bei der in denjenigen Fällen, bei denen einer UND-Schaltung (7b) aus einer Einbrennbetriebsart-Eingabeschaltung ein einen L-Pegel aufweisendes, einer Einbrennbetriebsart entsprechendes Signal zugeführt wird, einem Anschluß R eines Flip-Flops (8a) unabhängig von einer Pegeländerung einer Stopanweisung aus der UND-Schaltung (7b) ständig ein Signal mit dem L-Pegel zugeführt wird. Wenn ein Pegel eines dem Flip-Flop zugeführten Rücksetzsignals geändert wird, um einen Rücksetzzustand aus einem Mikrocomputer zu ändern, wird einer invertierenden UND-Schaltung (3a) ein Signal mit dem H-Pegel zugeführt, aus der invertierenden UND-Schaltung wird ein internes Signal ausgegeben, das sich mit einem externen, der invertierenden UND-Schaltung zugeführten Signal ändert, und von einer invertierenden UND-Schaltung (3b) wird ein internes Taktsignal ausgegeben, das sich mit dem der invertierenden UND-Schaltung (3b) zugeführten internen Signal ändert. Das interne Signal und das interne Taktsignal sind daher in einem pseudodynamischen Einbrenntest der Einbrennbetriebsart unabhängig von der Stopanweisung stets auf einen Betriebszustand eingestellt und der Mikrocomputer wird während des pseudodynamischen Einbrenntests nicht auf einen gestopten Zustand eingestellt, so daß der Aktivitätsfaktor der internen Schaltungen des Mikrocomputers verbessert werden kann.Disclosed is a burn-in circuit in which, in those cases in which an L-level signal corresponding to a burn-in mode is supplied to an AND circuit (7b) from a burn-in mode input circuit, a terminal R of a flip-flop (8a) is independent from a change in level of a stop instruction from the AND circuit (7b) a signal with the L level is continuously supplied. When a level of a reset signal supplied to the flip-flop is changed to change a reset state from a microcomputer, an inverting AND circuit (3a) is supplied with an H level signal, and the inverting AND circuit becomes an internal signal which changes with an external signal supplied to the inverting AND circuit, and an internal clock signal which changes with the internal signal supplied to the inverting AND circuit (3b) is output from an inverting AND circuit (3b). The internal signal and the internal clock signal are therefore always set to an operating state in a pseudodynamic burn-in test of the burn-in mode, regardless of the stop instruction, and the microcomputer is not set to a stopped state during the pseudodynamic burn-in test, so that the activity factor of the internal circuits of the microcomputer is improved can.

Description

Die vorliegende Erfindung bezieht sich allgemein auf eine Einbrennschaltung und insbesondere auf eine solche Einbrennschaltung, die in einem Mikrocomputer eingebaut ist und mit der die Betriebsvorgänge der internen Schal tungen des Mikrocomputers getestet werden.The present invention relates generally to a burn-in circuit and in particular on one Burn-in circuit built into a microcomputer and with which the operations of the internal scarf of the microcomputer.

Um eine anfängliche Betriebsstörung eines Mikrocompu ters zu vermeiden, wird ein pseudodynamischer Einbrenn test durchgeführt, bei dem ein in dem Mikrocomputer ein gebauter Nur-Lese-Speicher (ROM) in Übereinstimmung mit einem von außen zugeführten Systemtaktsignal betrieben wird. Ein derartiger pseudodynamischer Einbrenntest ist beispielsweise in der JP 04162143 A beschrieben.An initial malfunction of a microcompu Avoiding it becomes a pseudodynamic burn-in test performed, one in the microcomputer built read-only memory (ROM) in accordance with operated from the outside system clock signal becomes. Such a pseudodynamic burn-in test is described for example in JP 04162143 A.

In Fig. 3 ist anhand eines Blockschaltbilds der aus der JP 04162143 A kannte herkömmliche Mi krocomputer gezeigt, bei dem der pseudodynamische Ein brenntest durchgeführt wird.In Fig. 3 is shown using a block diagram of the conventional microcomputer known from JP 04162143 A, in which the pseudodynamic burn-in test is carried out.

Gemäß Fig. 3 weist diese herkömmliche Schaltung einen Mikrocomputer 1001, einen Nur-Lese-Speicher (ROM) 1002, der sich aus einem Test-ROM-Bereich und einem Benutzer- ROM-Bereich zusammensetzt, ein Befehlsregister 1003 zur Zwischenspeicherung von aus dem ROM 1002 ausgegebenen Be fehlsdaten, einen Befehlsdecoder 1004 zur Decodierung der im Befehlsregister 1003 zwischengespeicherten Befehlsda ten und zur Erzeugung eines entsprechenden Steuerungssi gnals, einen Programmzähler 1005 zur Steuerung bzw. Er zeugung einer jeweiligen Datenadresse, auf die das ROM 1002 zugreift, sowie eine Programmzähler-Steuerungsschal tung 1006 auf, die den Programmzähler 1005 ansteuert. Referring to FIG. 3, this conventional circuit, a microcomputer 1001, a read only memory (ROM) 1002-ROM area test and a user is composed of a ROM area, a command register 1003 for temporarily storing out of the ROM 1002 output command data, a command decoder 1004 for decoding the command data temporarily stored in the command register 1003 and for generating a corresponding control signal, a program counter 1005 for controlling or generating a respective data address which the ROM 1002 accesses, and a program counter control switch device 1006 , which drives the program counter 1005 .

Weiterhin enthält dieser bekannte Mikrocomputer ein Moduloregister 1008, in dem ein letzter Adresswert des Benutzer-ROM-Bereichs des ROM 1002 eingestellt wird, ei nen Komparator 1007 zum Vergleich eines jeweiligen Werts des Programmzählers 1005 mit dem jeweiligen Wert des Mo duloregisters 1008, eine Übereinstimmungskennung (Koinzidenzflag) 1090, die in Übereinstimmung mit einem vom Komparator 1007 ausgegebenen Signal gesetzt wird, ei nen Testanschluß 1310, an den ein Signal angelegt wird, das den Mikrocomputer 1001 in einen Testzustand versetzt, UND-Schaltungen 1110 und 1120 sowie eine Inverterschal tung 1130.Furthermore, this known microcomputer contains a modulo register 1008 , in which a last address value of the user ROM area of the ROM 1002 is set, a comparator 1007 for comparing a respective value of the program counter 1005 with the respective value of the modulo register 1008 , a match identifier ( Coincidence flag) 1090 , which is set in accordance with a signal output from the comparator 1007 , a test terminal 1310 to which a signal is applied which puts the microcomputer 1001 in a test state, AND circuits 1110 and 1120 and an inverter circuit 1130 .

Im Mikrocomputer 1001 wird der jeweilige Wert des Programmzählers 1005 mit dem momentanen Wert des Modulo registers 1008 im Komparator 1007 zur Erzeugung eines entsprechenden Signals verglichen, im Befehlsdecoder 1004 wird in Übereinstimmung mit Befehlsdaten des Test-ROM-Be reichs des ROM 1002 ein erstes Steuersignal erzeugt und ein Testbetrieb des pseudodynamischen Einbrenntests wird in Übereinstimmung mit diesem Signal und dem ersten Steu ersignal durchgeführt. Im Befehlsdecoder 1004 wird in Übereinstimmung mit Befehlsdaten des Benutzer-ROM-Be reichs des ROM 1002 darüberhinaus ein zweites Steuersi gnal erzeugt und ein Benutzer-Betriebsablauf wird in Übereinstimmung mit dem Signal und dem zweiten Steuersi gnal durchgeführt.In the microcomputer 1001 , the respective value of the program counter 1005 is compared with the current value of the modulo register 1008 in the comparator 1007 to generate a corresponding signal, in the command decoder 1004 a first control signal is generated in accordance with command data of the test ROM area of the ROM 1002 and a test operation of the pseudodynamic burn-in test is performed in accordance with this signal and the first control signal. In addition, a second control signal is generated in the command decoder 1004 in accordance with command data of the user ROM area of the ROM 1002 , and a user operation is performed in accordance with the signal and the second control signal.

Obgleich bei diesem herkömmlichen Mikrocomputer, bei dem dieser pseudodynamische Einbrenntest durchgeführt wird, davon ausgegangen wird, daß Befehlsanweisungen bzw. Instruktionen (wie beispielsweise ein Verzweigungsbefehl, ein Befehl zum Aufruf einer Unterroutine oder derglei chen) zur diskontinuierlichen Änderung eines Werts des Programmzählers den pseudodynamischen Einbrenntest unabhängig von den jeweiligen Befehlsanweisungen durchführen, werden solche Befehlsanweisungen, die den Mikrocomputer in einen Stopzustand versetzen (wie beispielsweise eine Stop-Anweisung, eine Warte-Anweisung und dergleichen), nicht berücksichtigt. Aufgrund dessen wird dieser her kömmliche Mikrocomputer während des pseudodynamischen Einbrenntests dann in einen Stop-Zustand versetzt, wenn eine Stop-Anweisung oder eine Warte-Anweisung durchge führt wird. Daher tritt das Problem auf, daß der Be triebs- bzw. Aktivitätsfaktor der internen Schaltungen des herkömmlichen Mikrocomputers verringert wird, so daß ein anfänglicher Fehler bzw. Ausfall des herkömmlichen Mikrocomputers nicht sicher verhindert werden kann. Although in this conventional microcomputer, which this pseudodynamic burn-in test was carried out it is assumed that command instructions or Instructions (such as a branch instruction, a command to call a subroutine or the like Chen) for the discontinuous change of a value of the Program counter the pseudodynamic burn-in test independently from the respective command instructions, are such command instructions that the microcomputer put into a stop state (such as a Stop instruction, a wait instruction and the like), not considered. Because of this, this is here conventional microcomputers during the pseudodynamic Burn-in tests put into a stop state if a stop instruction or a wait instruction leads. Therefore, there arises a problem that the loading driving or activity factor of the internal circuits of the conventional microcomputer is reduced so that an initial failure or failure of the conventional Microcomputers cannot be prevented safely.

Weitere Hinweise zum Stand der Technik können der EP- 0 721 163-A1 entnommen werden. Hier wird eine Informationsverarbeitungsvorrichtung offenbart, welche eine (Test-)Betriebsart-Einstellungsschaltung vorsieht, welche ihrerseits eine Einschalt-Initialisierschaltung und ein Flipflop aufweist und in ihrer Gesamtheit mit der Einbrennbetriebsart-Eingabeschaltung 18 der vorliegenden Anmeldung identisch sein sollte. Ein aus dem dort genannten Stand der Technik bekannter Betriebsart- Einstellungsanschluss wird erfindungsgemäß vermieden durch zwangsweises Einstellen einer Testbetriebsart und durch Bestimmen, ob die Testbetriebsart aufrechterhalten oder in eine Benutzerbetriebsart umgeschaltet wird, nachdem die Testbetriebsart eingestellt ist. Diese Operation wird verwirklicht durch vorteilhaftes Verbinden eines NICHT-UND-Gatters 5, eines Timers 6, eines NICHT- UND-Gatters 7, eines Invertierers 8, eines Schalters 12, einer CPU 14 und eines weiteren NICHT-ODER-Gatters 15 mit der oben identifizierten Betriebsartfestlegungsschaltung. Des weiteren werden ein Benutzerprogrammspeicher 10, ein Testprogrammspeicher 11 und externe Peripherieeinheiten 13 eingesetzt, um den Schalter 12 zu steuern.Further information on the prior art can be found in EP-0 721 163-A1. Here, an information processing apparatus is disclosed which provides a (test) mode setting circuit, which in turn has a power-up initialization circuit and a flip-flop, and should be identical in its entirety with the burn-in mode input circuit 18 of the present application. A mode setting connection known from the prior art cited there is avoided according to the invention by forcibly setting a test mode and by determining whether the test mode is maintained or switched to a user mode after the test mode is set. This operation is accomplished by advantageously connecting a NAND gate 5 , a timer 6 , a NAND gate 7 , an inverter 8 , a switch 12 , a CPU 14 and another NOR gate 15 to the above identified mode setting circuit. Furthermore, a user program memory 10 , a test program memory 11 and external peripheral units 13 are used to control the switch 12 .

Der Erfindung liegt die Aufgabe zugrunde, unter Be rücksichtigung der vorstehend genannten Nachteile des herkömmlichen Mikrocomputers eine Einbrennschaltung zu schaffen, bei der der Betriebsfaktor der internen Schal tungen des Mikrocomputers verbessert wird, ohne den Mi krocomputer während des Einbrenntests in einen gestoppten Zustand zu versetzen.The invention is based, under Be taking into account the above disadvantages of conventional microcomputers to a burn-in circuit create the operating factor of the internal scarf tion of the microcomputer is improved without the Mi microcomputer during the burn-in test in a stopped State to move.

Diese Aufgabe wird erfindungsgemäß mit den im An spruch 1 angegebenen Maßnahmen erreicht.This object is achieved with the in the achieved 1 specified measures.

Die Erfindung schlägt demnach eine Einbrennschaltung mit folgenden Merkmalen vor:
einer ersten Pufferschaltung (3b) zur Ausgabe eines internen Taktsignals;
einer zweiten Pufferschaltung (3a), bei der ein Aus gangsanschluß mit einem Eingangsanschluß der ersten Puf ferschaltung (3b) verbunden ist;
einer Flip-Flop-Schaltung (8a), bei der ein zur Frei gabe eines Rücksetzzustands zu verwendendes Rücksetzsi gnal einem ersten Eingangsanschluß (S) zugeführt wird und bei der ein Ausgangsanschluß (Q) mit einem Eingangs anschluß der zweiten Pufferschaltung (3a) verbunden ist;
einer dritten Pufferschaltung (7b), bei der ein Ausgangsanschluß mit einem zweiten Eingangsanschluß (R) der Flip-Flop-Schaltung (8a) verbunden ist und bei der ein erster Eingangsanschluß vorgesehen ist, um ein Stop- Signal (STP) zu empfangen; und
einer Einbrennbetriebsart-Eingabeeinrichtung (18), die mit einem Eingangsanschluß der dritten Pufferschaltung (7b) verbunden ist und dazu dient, einen elektrischen Aus gangspotentialpegel entsprechend einem äußeren elektri schen Potential einzustellen und den elektrischen Aus gangspotentialpegel dem Eingangsanschluß der dritten Puf ferschaltung (7b) zuzuführen, wobei
der elektrische Ausgangssignalpegel in einem ersten Pegelzustand einer Einzelchip-Betriebsart und in einem zweiten Pegelzustand einer Einbrenn-Betriebsart entspricht. The invention therefore proposes a burn-in circuit with the following features:
a first buffer circuit ( 3 b) for outputting an internal clock signal;
a second buffer circuit (3 a), wherein an input terminal from an input terminal of the first Puf ferschaltung (3 b) is connected;
a flip-flop circuit ( 8 a), in which a reset signal to be used to release a reset state is fed to a first input terminal (S) and in which an output terminal (Q) with an input terminal of the second buffer circuit ( 3 a) connected is;
a third buffer circuit ( 7 b), in which an output terminal is connected to a second input terminal (R) of the flip-flop circuit ( 8 a) and in which a first input terminal is provided in order to receive a stop signal (STP) ; and
a burn-in mode input device ( 18 ) which is connected to an input terminal of the third buffer circuit ( 7 b) and serves to set an electrical output potential level corresponding to an external electrical potential and the electrical output potential level to the input terminal of the third buffer circuit ( 7 b ) feed, whereby
the electrical output signal level in a first level state corresponds to a single-chip mode and in a second level state to a burn-in mode.

In der vorstehend beschriebenen Schaltungsanordnung wird in solchen Fällen, bei denen ein Ausgangspegel der Einbrennbetriebsart-Eingabeeinrichtung (18) auf einen ei ner Einzelchip-Betriebsart entsprechenden Wert einge stellt wird, dem Anschluß (R) der Flip-Flop-Schaltung (8a) aus der dritten Pufferschaltung (7b) ein Signal zu geführt, das von einer Stopanweisung abhängt. Wenn das dem Anschluß (S) der Flip-Flop-Schaltung (8a) zugeführte Rücksetzsignal geändert wird, um den Mikrocomputer ein schließlich der Einbrennschaltung aus einem Rücksetzzu stand freizugeben, falls die Stopanweisung nicht durchge führt wird, wird daher ein internes Signal, das entspre chend einem von der Flip-Flop-Schaltung (8a) ausgegebenen Signal zur Änderung eines Pegels mit einem Pegel eines der zweiten Pufferschaltung (3a) zugeführten externen Si gnals erzeugt wird, aus der zweiten Pufferschaltung (3a) der ersten Pufferschaltung (3b) zugeführt und ein inter nes Taktsignal, dessen Pegel mit dem Pegel des internen Signals geändert wird, aus der ersten Pufferschaltung (3b) ausgegeben. Das interne Signal und das interne Takt signal werden daher auf einen Betriebszustand einge stellt. In the circuit arrangement described above, in such cases in which an output level of the burn-in mode input device ( 18 ) is set to a value corresponding to a single chip mode, the connection (R) of the flip-flop circuit ( 8 a) is off the third buffer circuit ( 7 b) to a signal that depends on a stop instruction. If the terminal (S) of the flip-flop circuit ( 8 a) supplied reset signal is changed to release the microcomputer, including the burn-in circuit from a reset state, if the stop instruction is not carried out, therefore an internal signal accordingly, a signal output from the flip-flop circuit ( 8 a) for changing a level with a level of one of the second buffer circuit ( 3 a) supplied to external signals is generated from the second buffer circuit ( 3 a) of the first buffer circuit ( 3 b) supplied and an internal clock signal, the level of which changes with the level of the internal signal, is output from the first buffer circuit ( 3 b). The internal signal and the internal clock signal are therefore set to an operating state.

Wenn daraufhin die Stopanweisung durchgeführt wird, wird der Mikrocomputer von der Flip-Flop-Schaltung (8a) auf den Rücksetzzustand eingestellt, ein gemäß einem von der Flip-Flop-Schaltung (8a) ausgegebenen Signal auf ei nem festen Pegel eingestelltes internes Signal wird von der zweiten Pufferschaltung (2a) der ersten Pufferschal tung (3b) zugeführt und ein auf einen festen Pegel einge stelltes internes Taktsignal wird aus der ersten Puffer schaltung (3b) ausgegeben. Das interne Signal und das in terne Taktsignal werden daher auf einen Stopzustand ein gestellt.Then, when the stop instruction is executed, the microcomputer of the flip-flop circuit (8 a) is set to the reset state, a one outputted from the flip-flop circuit (8 a) signal adjusted according to ei nem fixed level internal signal is supplied from the second buffer circuit ( 2 a) to the first buffer circuit ( 3 b) and an internal clock signal set to a fixed level is output from the first buffer circuit ( 3 b). The internal signal and the internal clock signal are therefore set to a stop state.

Im Gegensatz dazu wird in solchen Fällen, bei denen ein Ausgangspegel der Einbrennbetriebsart-Eingabeeinrich tung (18) auf einen einer Einbrennbetriebsart für den pseudodynamischen Einbrenntest entsprechenden Wert einge stellt ist, aus der dritten Pufferschaltung (7b) dem An schluß (R) der Flip-Flop-Schaltung (8a) ein von der Stop anweisung unabhängiges Signal zugeführt. Wenn das Rück setzsignal zur Freigabe des Mikrocomputers aus dem Rück setzzustand geändert wird, wird daher aus der zweiten Pufferschaltung (3a) ein internes Signal ausgegeben, des sen Pegel mit dem Pegel des externen Signals geändert ist, und aus der ersten Pufferschaltung (3b) wird ein in ternes Taktsignal ausgegeben, dessen Pegel mit dem Pegel des internen Signals geändert ist. Das interne Signal und das interne Taktsignal werden daher ohne Berücksichtigung der Stopanweisung auf den Betriebszustand eingestellt.In contrast, in those cases in which an output level of the burn-Eingabeeinrich tung (18) inserted in one of a burn-in mode for the pseudo dynamic burn-corresponding value assumed from the third buffer circuit (7 b) the on-circuit (R) of the flip -Flop circuit ( 8 a) fed a signal independent of the stop instruction. If the reset signal for releasing the microcomputer is changed from the reset state, an internal signal is therefore output from the second buffer circuit ( 3 a), whose level is changed with the level of the external signal, and from the first buffer circuit ( 3 b ) an internal clock signal is output, the level of which changes with the level of the internal signal. The internal signal and the internal clock signal are therefore set to the operating state without taking the stop instruction into account.

Da das interne Signal und das interne Taktsignal wäh rend des pseudodynamischen Einbrenntests im Betriebszu stand gehalten werden, wird der Mikrocomputer während des pseudodynamischen Einbrenntests folglich nicht in den Stopzustand versetzt, so daß der Aktivitätsfaktor für die internen Schaltungen des Mikrocomputers verbessert werden kann. Because the internal signal and the internal clock signal select during the pseudodynamic burn-in test in the factory the microcomputer will be held during the pseudodynamic burn-in tests therefore not in the Stop state, so that the activity factor for the internal circuits of the microcomputer can be improved can.

Ferner kann auch in solchen Fällen, bei denen die Einbrennschaltung in einem als Fernsteuereinheit verwen deten Mikrocomputer angeordnet ist, der Aktivitätsfaktor der im Mikrocomputer 1 angeordneten internen Schaltungen weiter verbessert werden, da alle im Mikrocomputer ange ordneten internen Schaltungen, wie beispielsweise ein ROM, ein Schreib/Lese-Speicher (RAM) und eine zentrale Verarbeitungseinheit (CPU), während des pseudodynamischen Einbrenntests im Betriebszustand gehalten werden können.Furthermore, even in cases where the burn-in circuit is arranged in a microcomputer used as a remote control unit, the activity factor of the internal circuits arranged in the microcomputer 1 can be further improved, since all internal circuits arranged in the microcomputer, such as a ROM, for example, write / Read memory (RAM) and a central processing unit (CPU), can be kept in the operating state during the pseudodynamic burn-in test.

Erfindungsgemäß weist die Einbrennbetriebsart-Einga beeinrichtung vorzugsweise folgende Merkmale auf:
einen Anschluß (10c), an den das äußere elektrische Potential angelegt wird;
einen MOS-Transistor (11) des ersten Leitfähig keitstyps, dessen Source oder Drain mit dem Anschluß (10c) verbunden ist und an dessen Gate ein erstes kon stantes elektrisches Potential angelegt wird;
einen MOS-Transistor (15) des zweiten Leitfähig keitstyps, an dessen Gate das erste konstante elektrische Potential angelegt wird, dessen Drain oder Source mit dem Drain bzw. der Source des MOS-Transistor (11) des ersten Leitfähigkeitstyps verbunden ist und dessen Source bzw. Drain auf ein zweites konstantes elektrisches Potential gelegt ist; und
eine Inverterschaltung (16), die an einen Verbin dungsknoten angeschlossen ist, an dem der MOS-Transistor (11) des ersten Leitfähigkeitstyps mit dem MOS-Transistor (15) des zweiten Leitfähigkeitstyps verbunden ist.According to the invention, the burn-in mode input device preferably has the following features:
a terminal ( 10 c) to which the external electrical potential is applied;
a MOS transistor ( 11 ) of the first conductivity type, the source or drain of which is connected to the terminal ( 10 c) and at the gate of which a first constant electrical potential is applied;
a MOS transistor ( 15 ) of the second conductivity type, at the gate of which the first constant electrical potential is applied, the drain or source of which is connected to the drain or source of the MOS transistor ( 11 ) of the first conductivity type and whose source or The drain is connected to a second constant electrical potential; and
an inverter circuit ( 16 ) connected to a connec tion node at which the MOS transistor ( 11 ) of the first conductivity type is connected to the MOS transistor ( 15 ) of the second conductivity type.

Da bei der vorstehend beschriebenen Schaltungsanord nung der MOS-Transistor (11) des ersten Leitfähigkeits typs und der MOS-Transistor (15) des zweiten Leitfähig keitstyps in Serie miteinander verbunden sind, wird der Verbindungsknoten entsprechend dem äußeren elektrischen Potential auf den H-Pegel oder den L-Pegel eingestellt und der elektrische Ausgangspotentialpegel der Inverter schaltung (16) wird entsprechend dem äußeren elektrischen Potential als elektrischer Ausgangspotentialpegel der Einbrennbetriebsart-Eingabeeinrichtung auf den L-Pegel oder den H-Pegel eingestellt.Since in the circuit arrangement described above, the MOS transistor ( 11 ) of the first conductivity type and the MOS transistor ( 15 ) of the second conductivity type are connected to each other in series, the connection node becomes H level or according to the external electrical potential the L level is set and the electrical output potential level of the inverter circuit ( 16 ) is set to the L level or the H level in accordance with the external electrical potential as the electrical output potential level of the burn-in mode input device.

Da das interne Signal und das interne Taktsignal wäh rend des pseudodynamischen Einbrenntests somit zuverläs sig im Betriebszustand gehalten werden, wird der Mikro computer daher während des pseudodynamischen Einbrenn tests in zuverlässiger Weise nicht in den Stopzustand versetzt, so daß der Aktivitätsfaktor der internen Schal tungen des Mikrocomputers zuverlässig verbessert werden kann.Because the internal signal and the internal clock signal select reliable in the pseudodynamic burn-in test sig be kept in the operating state, the micro computer therefore during the pseudodynamic burn-in tests in a reliable manner not in the stop state offset so that the activity factor of the internal scarf tions of the microcomputer can be reliably improved can.

Die Erfindung wird nachstehend anhand der Beschrei bung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:The invention is described below based on the description Exercise of embodiments with reference to the Drawings explained in more detail. Show it:

Fig. 1 anhand eines Schaltbilds eine in einem Mikro computer angeordnete Einbrennschaltung gemäß einem ersten Ausführungsbeispiel der Erfindung; FIG. 1 is a circuit diagram using a computer in a micro arranged Einbrennschaltung according to a first embodiment of the invention;

Fig. 2 anhand eines Schaltbilds eine Einbrennbe triebsart-Eingabeschaltung der Einbrennschaltung des er sten Ausführungsbeispiels der Erfindung; und2 shows by way of diagram, a Einbrennbe input circuit triebsart the Einbrennschaltung of he first exemplary embodiment of the invention. and

Fig. 3 anhand eines Blockschaltbilds einen aus der veröffentlichten ungeprüften Japanischen Patentanmeldung H 4-162143 bekannten herkömmlichen Mikrocomputer, bei dem ein pseudodynamischer Einbrenntest durchgeführt wird. Fig. 3 with the aid of a block diagram a of Published Unexamined Japanese Patent Application H 4-162143 known conventional microcomputer in which a pseudo dynamic burn-in test is performed.

Fig. 1 zeigt den Schaltplan einer in einem Mikrocom puter angeordneten Einbrennschaltung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung. Gemäß Fig. 1 enthält diese Schaltung einen Anschluß 10a, dem ein externes Signal XIN zugeführt wird, einen Anschluß 10b, aus dem ein internes Signal XOUT ausgegeben wird, eine invertierende UND-Schaltung 3a, deren erster Ein gangsanschluß mit dem Anschluß 10a und deren Ausgangsan schluß mit dem Anschluß 10b verbunden ist, eine Frequenz halbierungsschaltung 5, der das Ausgangssignal der inver tierenden UND-Schaltung 3a zugeführt wird und die die Frequenz dieses Ausgangssignals der invertierenden UND- Schaltung 3a halbiert, sowie eine invertierende UND- Schaltung 3b, deren erster Eingangsanschluß mit der Fre quenzhalbierungsschaltung 5 verbunden ist und die ein in ternes Taktsignal ϕ ausgibt. Fig. 1 shows the circuit diagram of a burn-in arranged in a Mikrocom computer according to a first embodiment of the present invention. Referring to FIG. 1, this circuit includes a terminal 10 a, to which an external signal XIN is supplied to a terminal 10 b, from which an internal signal XOUT is output, an inverting AND circuit 3 a, the first of a gear connection to the terminal 10 a and their Ausgangsan is circuit connected b to the terminal 10, a frequency divider circuit 5, is supplied to the output of the inver animal ends aND circuit 3 a and the frequency of the output signal of the inverting aND circuit 3 a half, and an inverting aND - Circuit 3 b, the first input terminal of which is connected to the frequency-bisection circuit 5 and which outputs an internal clock signal ϕ.

Gemäß Fig. 1 enthält diese Schaltung ferner ein Rück setz-Setz-(RS-)Flip-Flop 8a, dessen S-Anschluß ein Rück setzsignal RST zugeführt wird und dessen Ausgangsanschluß Q mit einem zweiten Eingangsanschluß der invertierenden UND-Schaltung 3a verbunden ist. Das Rücksetzsignal RST wird ferner dem S-Anschluß eines RS-Flip-Flops 8b zuge führt. Das Rücksetzsignal RST wird schließlich noch dem S-Anschluß eines dritten RS-Flip-Flops 8c zugeführt.Referring to FIG. 1, this circuit further includes a reset type-setting (RS) flip-flop 8 a, the S-terminal of a reset signal RST is supplied, and whose output terminal Q connected to a second input terminal of the inverting AND circuit 3 a connected is. The reset signal RST is also the S terminal of an RS flip-flop 8 b leads. The reset signal RST is finally fed to the S terminal of a third RS flip-flop 8 c.

Ein erster Eingangsanschluß einer UND-Schaltung 7a ist mit dem Ausgangsanschluß Q des RS-Flip-Flops 8b ver bunden, ein zweiter Eingangsanschluß der UND-Schaltung 7a ist mit dem Ausgangsanschluß Q des RS-Flip-Flops 8c ver bunden und ein Ausgangsanschluß der UND-Schaltung 7a ist mit dem zweiten Eingangsanschluß der invertierenden UND- Schaltung 3b verbunden. Eine Stop-Anweisung STP wird dem ersten Eingangsanschluß einer UND-Schaltung 7b zugeführt, während der Ausgangsanschluß dieser UND-Schaltung 7b mit dem Eingangsanschluß R des RS-Flip-Flops 8a verbunden ist. Eine Warteanweisung WIT wird dem ersten Eingangsan schluß einer UND-Schaltung 7c zugeführt, während der Aus gangsanschluß dieser UND-Schaltung 7c mit dem Eingangsan schluß R des RS-Flip-Flops 8b verbunden ist. Die Stopan weisung STP wird ferner dem ersten Eingangsanschluß einer weiteren UND-Schaltung 7d zugeführt, wobei der Ausgangs anschluß dieser UND-Schaltung 7d mit dem Eingangsanschluß R des RS-Flip-Flops 8c verbunden ist.A first input terminal of an AND circuit 7a is connected to the output terminal Q of the RS flip-flop 8 b ver connected, a second input terminal of the AND circuit 7a is connected to the output terminal Q of the RS flip-flop 8 c ver prevented and an output terminal of the AND circuit 7 a is connected to the second input terminal of the inverting AND circuit 3 b. A stop instruction STP is supplied to the first input terminal of an AND circuit 7 b, while the output terminal b of the AND circuit 7 is connected to the input terminal R of the RS flip-flop 8 a. A wait instruction WIT is supplied to the first input circuit of an AND circuit 7 c, while the output terminal of this AND circuit 7 c is connected to the input circuit R of the RS flip-flop 8 b. The Stopan instruction STP is also fed to the first input terminal of a further AND circuit 7 d, the output terminal of this AND circuit 7 d being connected to the input terminal R of the RS flip-flop 8 c.

Einem Anschluß 10c wird ein Einbrennbetriebsart-Si gnal PA zugeführt. Der Eingangsanschluß einer Einbrennbe triebsart-Eingabeschaltung 18 ist mit diesem Anschluß 10c verbunden, während der Ausgangsanschluß der Einbrennbe triebsart-Eingabeschaltung 18 mit den jeweils zweiten Eingangsanschlüssen der UND-Schaltungen 7b, 7c und 7d verbunden ist.A terminal 10 c is a burn-in mode Si signal PA is supplied. The input terminal of a burn-in mode input circuit 18 is connected to this terminal 10 c, while the output terminal of the burn-in mode input circuit 18 is connected to the respective second input terminals of the AND circuits 7 b, 7 c and 7 d.

Die Einbrennbetriebsart-Eingabeschaltung 18 der Ein brennschaltung des ersten Ausführungsbeispiels der vor liegenden Erfindung ist im Schaltplan der Fig. 2 näher dargestellt. Demzufolge enthält die Einbrennbetriebsart- Eingabeschaltung 18 einen P-Kanal-Metalloxidhalbleiter- (MOS-)Transistor 11, dessen Source mit dem Anschluß 10c verbunden ist, einen N-Kanal-MOS-Transistor 15, dessen Drain mit dem Drain des P-Kanal-MOS-Transistors 11 ver bunden ist und dessen Source geerdet ist, womit es an Masse 17 anliegt, und eine Inverterschaltung 16, deren Eingangsanschluß mit einem Verbindungsknoten zwischen dem T-Kanal-MOS-Transistor 11 und dem N-Kanal-MOS-Transistor 15 verbunden ist. Eine an einem Anschluß 13 anliegende Stromversorgungsspannung Vcc wird den Gates der MOS-Tran sistoren 11 und 15 zugeführt.The burn-in mode input circuit 18 of a burner circuit of the first embodiment of the prior invention is shown in more detail in the circuit diagram of FIG. 2. Accordingly, the burn-in mode input circuit 18 includes a P-channel metal oxide semiconductor (MOS) transistor 11 , the source of which is connected to the terminal 10 c, an N-channel MOS transistor 15 , the drain of which is connected to the drain of the P-channel -MOS transistor 11 is connected and its source is grounded, whereby it is connected to ground 17 , and an inverter circuit 16 , the input terminal with a connection node between the T-channel MOS transistor 11 and the N-channel MOS transistor 15 is connected. A power supply voltage Vcc applied to a terminal 13 is supplied to the gates of the MOS transistors 11 and 15 .

Nachfolgend wird die Arbeitsweise der vorstehend be schriebenen, im Mikrocomputer 1 angeordneten Einbrenn schaltung näher erläutert.The operation of the above-described, arranged in the microcomputer 1 burn-in circuit will be explained in more detail.

Die Auswahl zwischen einer Einzelchip-Betriebsart, wie sie von einem Benutzer verwendet wird, und einer Ein brennbetriebsart, die beim Einbrennbetrieb verwendet wird, erfolgt in Abhängigkeit vom elektrischen Potential eines Einbrenn-Betriebsartsignals PA in der Einbrennbe triebsart-Eingabeschaltung 18.The selection between a single-chip mode of operation, as used by a user, and a burn-in mode, which is used in the burn-in mode, depends on the electrical potential of a burn-in mode signal PA in the burn-in mode input circuit 18 .

Das heißt, in denjenigen Fällen, bei denen das elek trische Potential des Einbrenn-Betriebsartsignals PA auf einen Wert im Bereich zwischen 0 und Vcc (Vcc < 0) einge stellt wird, unter der weiteren Voraussetzung, daß die am Anschluß 13 anliegende Stromversorgungsspannung auf Vcc eingestellt ist, wird der P-Kanal-MOS-Transistor 11 in den Aus-Zustand versetzt, während der N-Kanal-MOS-Transi stor 15 in den Ein-Zustand versetzt wird. In diesem Fall wird der Inverterschaltung 16 ein auf einen L-Pegel, d. h. 0 Volt eingestelltes Signal zugeführt, so daß aus der In verterschaltung 16 als Ausgangssignal der Einbrennbe triebsart-Eingabeschaltung 18 ein Signal mit einem H-Pe gel ausgegeben wird. Die Einbrennschaltung wird daher auf die Einzelchip-Betriebsart eingestellt. Wenn ein Benutzer den Mikrocomputer 1 verwendet, wird das elektrische Po tential des Einbrennbetriebsartsignals PA gewöhnlich auf einen Wert im Bereich zwischen 0 und Vcc eingestellt.That is, in those cases in which the elec trical potential of the burn-in mode signal PA is set to a value in the range between 0 and Vcc (Vcc <0), provided that the power supply voltage at terminal 13 is at Vcc is set, the P-channel MOS transistor 11 is set to the off state, while the N-channel MOS transistor 15 is set to the on state. In this case, the inverter circuit 16 a to an L level, that is 0 volts adjusted signal supplied, so that verterschaltung from the In is as the output of Einbrennbe triebsart input circuit 18, a signal having an H-Pe gel issued 16th The burn-in circuit is therefore set to the single-chip mode. When a user uses the microcomputer 1 , the electric potential of the burn-in mode signal PA is usually set to a value in the range between 0 and Vcc.

In denjenigen Fällen, bei denen das elektrische Po tential des Einbrenn-Betriebsartsignals PA auf den Wert 2 Vcc eingestellt wird, unter der weiteren Voraussetzung, daß die am Ansschluß 13 anliegende Stromversorgungsspan nung auf den Wert Vcc eingestellt ist, wird der P-Kanal- MOS-Transistor 11 in den Ein-Zustand versetzt, wobei der N-Kanal-MOS-Transistor 15 ebenfalls in den Ein-Zustand versetzt wird. In diesem Fall wird der Inverterschaltung 16 ein einen H-Pegel aufweisendes Signal zugeführt, so daß von der Inverterschaltung 16 als Ausgangssignal der Einbrennbetriebsart-Eingabeschaltung 18 ein Signal mit einem L-Pegel ausgegeben wird. Die Einbrennschaltung wird daher in die Einbrennbetriebsart versetzt. Da es nicht erlaubt ist, daß der Benutzer das elektrische Potential des Einbrenn-Betriebsartsignals PA auf einen Pegel einstellt, der höher als Vcc ist, kann der Benutzer die Ein brennbetriebsart nicht verwenden. In der Einzelchip-Be triebsart ist das Ausgangssignal der Einbrennbetriebsart- Eingabeschaltung 18 auf den H-Pegel eingestellt, so daß ein einen H-Pegel aufweisendes Signal dem jeweils zweiten Eingangsanschluß der UND-Schaltungen 7b, 7c und 7d zuge führt wird. Auch in denjenigen Fällen, bei denen weder eine Stopanweisung STP noch eine Warteanweisung WIT durchgeführt wird, werden die Pegel dieser Anweisungen auf den L-Pegel eingestellt. Daher werden in denjenigen Fällen, bei denen weder eine Stopanweisung STP noch eine Warteanweisung WIT durchgeführt wird, den UND-Schaltungen 7b, 7c und 7d das Signal mit dem L-Pegel und das Signal mit dem H-Pegel zugeführt, die Ausgänge der UND-Schaltun gen 7b, 7c und 7d werden folglich auf den L-Pegel ge bracht und jedem der Eingangsanschlüsse R der RS-Flip- Flops 8a, 8b und 8c wird demgemäß ein Signal mit dem L- Pegel zugeführt.In those cases in which the electrical potential of the burn-in operating mode signal PA is set to the value 2 Vcc, with the further requirement that the current supply voltage applied to the connection 13 is set to the value Vcc, the P-channel MOS -Transistor 11 placed in the on state, wherein the N-channel MOS transistor 15 is also placed in the on state. In this case, the inverter circuit 16 is supplied to a a H-level signal, so that a signal having an L level is output from the inverter circuit 16 as an output signal of the burn-in input circuit 18th The burn-in circuit is therefore put into the burn-in mode. Since the user is not allowed to set the electric potential of the burn-in mode signal PA to a level higher than Vcc, the user cannot use the burn-in mode. In the single-chip mode, the output of the burn-in mode input circuit 18 is set to the H level, so that a signal having an H level is supplied to the second input terminal of the AND circuits 7 b, 7 c and 7 d. Even in those cases in which neither a stop instruction STP nor a waiting instruction WIT is carried out, the levels of these instructions are set to the L level. Therefore, in those cases where a stop command STP nor a waiting instruction WIT is performed neither the AND circuits 7 b, 7 c and 7, the signal having the L level and the signal having the H level d is supplied, the outputs The AND circuits 7 b, 7 c and 7 d are consequently brought to the L level and each of the input connections R of the RS flip-flops 8 a, 8 b and 8 c is accordingly a signal with the L level fed.

Wenn der Mikrocomputer 1 in einen Rücksetzzustand (Resetzustand) gebracht wird, wird das Rücksetzsignal RST auf den H-Pegel eingestellt. Wenn der Mikrocomputer 1 aus dem Rücksetzzustand wieder frei gegeben wird, wird das Rücksetzsignal RST wieder auf den L-Pegel geändert. Da den Eingangsanschlüssen S der RS-Flip-Flops 8a, 8b und 8c daher jeweils ein Signal mit einem L-Pegel zugeführt wird, geben die Ausgangsanschlüsse Q der RS-Flip-Flops 8a, 8b und 8c folglich Signale mit einem H-Pegel aus, un mittelbar nachdem der Mikrocomputer 1 aus dem Rücksetzzu stand freigegeben worden ist.When the microcomputer 1 is brought into a reset state (reset state), the reset signal RST is set to the H level. When the microcomputer 1 is released from the reset state, the reset signal RST is changed back to the L level. Since the input connections S of the RS flip-flops 8 a, 8 b and 8 c are therefore each supplied with a signal with an L level, the output connections Q of the RS flip-flops 8 a, 8 b and 8 c consequently give signals with an H level off, un immediately after the microcomputer 1 from the Rücksetzzu was released.

Daher wird dem zweiten Eingangsanschluß der invertie renden UND-Schaltung 3a aus dem RS-Flip-Flop 8a ein Si gnal mit einem H-Pegel zugeführt. Wenn dem ersten Ein gangsanschluß der invertierenden UND-Schaltung 3a ein ex ternes Signal XIN zugeführt wird, während die H- und L- Pegel abgewechselt werden, wird von der invertierenden UND-Schaltung 3a als internes Signal XOUT ein Signal aus gegeben, in dem sich die L- und H-Pegel abwechseln, wobei dieses interne Signal XOUT nach außen abgegeben wird. Da sich der Pegel des internen Signals XOUT mit dem externen Signal XIN ändert, kann ein internes Signal XOUT erhalten werden, das auf einen Betriebszustand eingestellt ist.Therefore, the second input terminal of the AND circuit 3 invertie in power is a supplied from the RS-flip-flop 8 a a Si gnal with an H level. If the first input terminal of the inverting AND circuit 3 a an external signal XIN is supplied while the H and L levels are alternated, a signal is output from the inverting AND circuit 3 a as an internal signal XOUT, in which alternate the L and H levels, whereby this internal signal XOUT is emitted to the outside. Since the level of the internal signal XOUT changes with the external signal XIN, an internal signal XOUT can be obtained which is set to an operating state.

Die auf den H-Pegel eingestellten Signale werden aus den RS-Flip-Flops 8b und 8c der UND-Schaltung 7a zuge führt, so daß das Ausgangssignal der UND-Schaltung 7a auf den H-Pegel eingestellt wird. Dem zweiten Eingangsan schluß der invertierenden UND-Schaltung 3b wird daher ein den H-Pegel aufweisendes Signal zugeführt. Aufgrund des abwechselnden Pegels des internen Signals XOUT wird fer ner der Frequenzhalbbierer 5 wirksam betrieben, so daß dem ersten Eingangsanschluß der invertierenden UND-Schal tung 3b ein Signal zugeführt wird, in dem sich L- und H- Pegel abwechseln.The signals set to the H level are supplied from the RS flip-flops 8 b and 8 c to the AND circuit 7 a, so that the output signal of the AND circuit 7 a is set to the H level. The second input circuit of the inverting AND circuit 3 b is therefore supplied with a signal having the H level. Due to the alternating level of the internal signal XOUT fer ner the frequency half-beer 5 is operated effectively, so that the first input terminal of the inverting AND switching device 3 b, a signal is supplied in which the L and H levels alternate.

Daher wird von der invertierenden UND-Schaltung 3b ein internes Taktsignal ϕ ausgegeben, in dem sich H- und L-Pegel abwechseln. Auf diese Weise kann das auf einen Betriebszustand eingestellte interne Taktsignal ϕ erhal ten werden.Therefore, the inverting AND circuit 3 b outputs an internal clock signal 3 in which the H and L levels alternate. In this way, the internal clock signal ϕ set to an operating state can be obtained.

Wenn daraufhin eine Stopanweisung durchgeführt wird, wird die Stopanweisung STP auf den H-Pegel geändert, wäh rend die Warteanweisung WIT auf dem L-Pegel festgehalten wird. In diesem Fall werden jeder der UND-Schaltungen 7b und 7d Signale mit dem H-Pegel zugeführt, so daß sich die Ausgangssignale der UND-Schaltungen 7b und 7d jeweils auf den H-Pegel ändern. Das Ausgangssignal der UND-Schaltung 7c wird auf dem L-Pegel gehalten. Daher wird jedem der Eingangsanschlüsse R der RS-Flip-Flops 8a und 8c ein Si gnal mit dem H-Pegel zugeführt. Da das dem Eingangsanschluß S jedes der RS-Flip-Flops 8a und 8c zugeführte Si gnal auf dem L-Pegel gehalten wird, wird von jedem der Ausgangsanschlüsse Q der RS-Flip-Flops 8a und 8c ein Si gnal mit dem L-Pegel ausgegeben. Das aus dem Ausgangsan schluß Q des RS-Flip-Flops 8b ausgegebene Signal wird demgegenüber auf dem H-Pegel gehalten.If a stop instruction is then executed, the stop instruction STP is changed to the H level, while the wait instruction WIT is held to the L level. In this case, each of the AND circuits 7 b and 7 d signals with the H level are supplied, so that the output signals of the AND circuits 7 b and 7 d each change to the H level. The output signal of the AND circuit 7 c is kept at the L level. Therefore, each of the input terminals R of the RS flip-flops 8 a and 8 c is fed a signal with the H level. Since the input terminal S of each of the RS flip-flops 8 a and 8 c supplied Si signal is kept at the L level, each of the output terminals Q of the RS flip-flops 8 a and 8 c is a signal with the L level output. In contrast, the output Q from the RS flip-flop 8 b output signal is kept at the H level.

Da dem zweiten Eingangsanschluß der invertierenden UND-Schaltung 3a aus dem RS-Flip-Flop 8a das den L-Pegel aufweisende Signal zugeführt wird, wird das von der in vertierenden UND-Schaltung 3a ausgegebene Signal daher unabhängig von dem geänderten Pegel des der invertieren den UND-Schaltung 3a zugeführten externen Signals XIN auf dem H-Pegel festgehalten. Das heißt, das auf einen Stop zustand eingestellte interne Signal XOUT kann unmittelbar nach Durchführung der Stopanweisung erhalten werden. Wei terhin werden der UND-Schaltung 7a das Signal mit dem H- Pegel und das Signal mit dem L-Pegel zugeführt, wodurch die UND-Schaltung 7a ein Signal mit dem L-Pegel ausgibt. Daher wird dem zweiten Eingangsanschluß der invertieren den UND-Schaltung 3b ein den L-Pegel aufweisendes Signal zugeführt. Weiterhin wird dem ersten Eingangsanschluß der invertierenden UND-Schaltung 3b das den H-Pegel aufwei sende Signal zugeführt, da das interne Signal XOUT auf dem H-Pegel festgelegt bzw. fixiert ist. Das heißt, das auf einen Stopzustand eingestellte interne Taktsignal ϕ kann unmittelbar nach Durchführung der Stopanweisung er halten werden.Since the second input terminal of the inverting AND circuit 3 8 a signal to the L level having supplied a from the RS flip-flop, is that of the in-inverting AND circuit 3 of a signal output therefore independent of the changed level the invert the AND circuit 3 a supplied external signal XIN held at the H level. This means that the internal signal XOUT set to a stop state can be received immediately after the stop instruction has been carried out. Wei terhin the AND circuit 7 a, the signal with the H level and the signal with the L level are supplied, whereby the AND circuit 7 a outputs a signal with the L level. Therefore, the second input terminal of the AND-invert circuit 3 b is an L-level signal is supplied. Furthermore, the first input terminal of the inverting AND circuit 3 is the b supplied to the H level aufwei transmission signal, since the internal signal XOUT set to the H level and fixed. That is, the internal clock signal ϕ set to a stop state can be obtained immediately after the execution of the stop instruction.

Wenn eine Warteanweisung durchgeführt wird, wird die Warteanweisung WIT auf den H-Pegel geändert, während die Halteanweisung auf dem L-Pegel festgehalten wird. In die sem Fall werden der UND-Schaltung 7c jeweils Signale mit dem H-Pegel zugeführt, so daß sich das Ausgangssignal der UND-Schaltung 7c auf den H-Pegel ändert. Die Ausgangssi gnale der UND-Schaltungen 7b und 7d werden demgegenüber auf dem L-Pegel festgehalten. Daher wird dem Eingangsan schluß R des RS-Flip-Flops 8b ein den H-Pegel aufweisen des Signal zugeführt. Da das dem Eingangsanschluß S des RS-Flip-Flops 8b zugeführte Signal jedoch auf dem L-Pegel verbleibt, wird von dem Ausgangsanschluß Q des RS-Flip- Flops 8b ein den L-Pegel aufweisendes Signal ausgegeben. Die aus den Ausgangsanschlüssen Q der RS-Flip-Flops 8a und 8c ausgegebenen Signale werden auf dem H-Pegel gehal ten.When a wait instruction is executed, the wait instruction WIT is changed to the H level while the hold instruction is held at the L level. In this case, the AND circuit 7 c signals are supplied with the H level, so that the output signal of the AND circuit 7 c changes to the H level. The output signals of the AND circuits 7 b and 7 d, in contrast, are held at the L level. Therefore, the input terminal R of the RS flip-flop 8 b is supplied with the H level of the signal. However, since the signal supplied to the input terminal S of the RS flip-flop 8 b remains at the L level, a signal having the L level is output from the output terminal Q of the RS flip-flop 8 b. The signals output from the output terminals Q of the RS flip-flops 8 a and 8 c are kept at the H level.

Da das dem zweiten Eingangsanschluß der invertieren den UND-Schaltung 3a zugeführte Signal auf dem H-Pegel festgehalten wird, wird das interne Signal XOUT daher im Betriebszustand festgehalten. Der UND-Schaltung 7a werden das den H-Pegel aufweisende Signal sowie das den L-Pegel aufweisende Signal zugeführt, womit die UND-Schaltung 7a ein den L-Pegel aufweisendes Signal ausgibt. Dem zweiten Eingangsanschluß der invertierenden UND-Schaltung 3b wird daher ein den L-Pegel aufweisendes Signal zugeführt, so daß der Pegel des von der invertierenden UND-Schaltung 3b ausgegebenen internen Taktsignals ϕ unabhängig von dem geänderten Pegel des internen Signals XOUT auf dem H-Pe gel festgelegt wird. Das heißt, das auf einen Stopzustand eingestellte interne Taktsignal ϕ kann unmittelbar nach der Durchführung der Warteanweisung erhalten werden.Since the inverting the AND circuit 3 is supplied to a signal at the H level held the second input terminal, the internal signal XOUT is therefore held in the operating state. The AND circuit 7 a, the signal having the H level and the signal having the L level are supplied, whereby the AND circuit 7 a outputs a signal having the L level. The second input terminal of the inverting AND circuit 3 b is therefore supplied with a signal having the L level, so that the level of the internal clock signal ϕ output by the inverting AND circuit 3 b is independent of the changed level of the internal signal XOUT on the H -Pe gel is set. That is, the internal clock signal ϕ set to a stop state can be obtained immediately after the execution of the waiting instruction.

In der dem pseudodynamischen Einbrenntest entspre chenden Einbrennbetriebsart wird das Ausgangssignal der Einbrennbetriebsart-Eingabeschaltung 18 auf den L-Pegel eingestellt, so daß den jeweils zweiten Eingangsanschlüs sen der UND-Schaltungen 7b, 7c und 7d ein den L-Pegel aufweisendes Signal zugeführt wird. Daher wird von jeder der UND-Schaltungen 7b, 7c und 7d ein den L-Pegel aufwei sendes Signal ausgegeben, und zwar unabhängig davon, ob die den jeweils ersten Eingangsanschlüssen der UND-Schal tungen 7b, 7c und 7d zugeführte Stopanweisung STP oder die Warteanweisung WIT durchgeführt werden. Da jedem der Eingangsanschlüsse R der RS-Flip-Flops 8a, 8b und 8c je weils ein Signal mit dem L-Pegel zugeführt wird, werden die von den RS-Flip-Flops 8a, 8b und 8c ausgegebenen Si gnale auf dem H-Pegel festgeghalten, nachdem der Mikro computer 1 durch Änderung des H-Pegels des Rücksetzsi gnals RST auf den L-Pegel aus dem Rücksetzzustand freige geben worden ist. Daher werden das interne Signal XOUT und das interne Taktsignal ϕ unabhängig von der Durchfüh rung der Stopanweisung oder der Warteanweisung im Be triebszustand festgehalten.In the burn-in mode corresponding to the pseudodynamic burn-in test, the output signal of the burn-in mode input circuit 18 is set to the L level so that the second input terminals of the AND circuits 7 b, 7 c and 7 d are supplied with a signal having the L level becomes. Therefore, of each of the AND circuits 7 b, 7 c and 7 d a L level aufwei sendes signal is output, regardless of whether the obligations to respective first input terminals of the AND scarf 7 b, 7 c and 7 d supplied stop instruction STP or the wait instruction WIT can be carried out. Since each of the input connections R of the RS flip-flops 8 a, 8 b and 8 c is each supplied with a signal with the L level, the outputs of the RS flip-flops 8 a, 8 b and 8 c are Si gnale held at the H level after the microcomputer 1 has been released by changing the H level of the reset signal RST to the L level from the reset state. Therefore, the internal signal XOUT and the internal clock signal ϕ are recorded in the operating state regardless of the execution of the stop instruction or the waiting instruction.

Obgleich das interne Signal XOUT und/oder das interne Taktsignal ϕ entsprechend der Durchführung der Stopanwei sung oder der Warteanweisung in der Einzelchip-Betriebs art auf den Betriebszustand oder den Stopzustand einge stellt werden, werden das interne Signal XOUT und das in terne Taktsignal ϕ daher in der Einbrennbetriebsart unab hängig von der Durchführung der Stopanweisung oder der Warteanweisung stets auf den Betriebszustand eingestellt.Although the internal signal XOUT and / or the internal Clock signal ϕ corresponding to the execution of the stop instruction solution or the waiting instruction in the single-chip operation the operating state or the stop state the internal signal XOUT and the in tern clock signal ϕ therefore independent in the burn-in mode depending on the execution of the stop instruction or the Maintenance instructions always set to the operating state.

Da beim ersten Ausführungsbeispiel das interne Signal XOUT und das interne Taktsignal ϕ beim pseudodynamischen Einbrenntest auf dem Betriebszustand festgehalten werden, wird der Mikrocomputer 1 während des pseudodynamischen Einbrenntests nicht auf den Stopzustand eingestellt, so daß der Aktivitätsfaktor der im Mikrocomputer 1 angeord neten (nicht gezeigten) internen Schaltungen verbessert werden kann.Since in the first exemplary embodiment the internal signal XOUT and the internal clock signal ϕ are held in the operating state during the pseudodynamic burn-in test, the microcomputer 1 is not set to the stop state during the pseudodynamic burn-in test, so that the activity factor of the microprocessor 1 (not shown) internal circuits can be improved.

Auch in solchen Fällen, bei denen die Einbrennschal tung in einem als Fernsteuereinheit verwendeten Mikrocom puter angeordnet ist, kann der Aktivitätsfaktor der im Mikrocomputer 1 angeordneten internen Schaltungen weiter verbessert werden, da alle internen Schaltungen wie ein ROM ein Schreib/Lese-Speicher (RAM) und eine zentrale Verarbeitungseinheit (CPU), die im Mikrocomputer vorgese hen sind, während des pseudodynamischen Einbrenntests im Betriebszustand gehalten werden können.Even in cases in which the burn-in device is arranged in a microcomputer used as a remote control unit, the activity factor of the internal circuits arranged in the microcomputer 1 can be further improved, since all internal circuits, such as a ROM, have a read / write memory (RAM). and a central processing unit (CPU), which are provided in the microcomputer, can be kept in the operating state during the pseudodynamic burn-in test.

Bei einer zweiten Ausführungsform der Erfindung wird anstelle der in der ersten Ausführungsform verwendeten Einbrennbetriebsart-Eingabeschaltung 18 eine (nicht ge zeigte) "mad dog"-Eingabeschaltung verwendet. Die Be triebsweise der Einbrennschaltung ist die gleiche wie beim ersten Ausführungsbeispiel.In a second embodiment of the invention, a "mad dog" input circuit (not shown) is used instead of the burn-in mode input circuit 18 used in the first embodiment. The operation of the burn-in circuit is the same as in the first embodiment.

Im Gegensatz zu der beim ersten Ausführungsbeispiel verwendeten Einbrennbetriebsart-Eingabeschaltung 18, bei der drei zueinander unterschiedliche elektrische Poten tialpegel benötigt werden (Vcc, ein Pegelbereich von 0 bis Vcc, sowie 2Vcc), ist die Anzahl der in einer "mad dog"-Eingabeschaltung benötigten elektrischen Potential pegel kleiner als die der Einbrennbetriebsart-Eingabe schaltung 18 des ersten Ausführungsbeispiels, so daß die Schaltungsanordnung der Einbrennschaltung vereinfacht werden kann.In contrast to the burn-in mode input circuit 18 used in the first exemplary embodiment, in which three mutually different electrical potential levels are required (Vcc, a level range from 0 to Vcc, and 2Vcc), the number is required in a “mad dog” input circuit Electrical potential level smaller than that of the burn-in mode input circuit 18 of the first embodiment, so that the circuit arrangement of the burn-in circuit can be simplified.

Claims

1st burn-in circuit, with:
a first buffer circuit ( 3 b) for outputting an internal clock signal;
a second buffer circuit ( 3 a), in which an output terminal is connected to an input terminal of the first buffer circuit ( 3 b);
a flip-flop circuit (8 a), in which a for releasing a reset state to be used reset signal to a first input terminal (S) is fed and in which an output terminal (Q) to an input terminal of the second buffer circuit (3 a) is connected;
a third buffer circuit ( 7 b), in which an output terminal is connected to a second input terminal (R) of the flip-flop circuit ( 8 a) and in which a first input terminal is provided in order to receive a stop signal (STP) ; and
a burn-in mode input device ( 18 ) which is connected to an input terminal of the third buffer circuit ( 7 b) and serves to set an electrical output potential level corresponding to an external electrical potential and to supply the electrical output potential level to the input terminal of the third buffer circuit ( 7 b), wherein
the electrical output signal level in a first level state corresponds to a single-chip mode and in a second level state to a burn-in mode.

2. Burn-in circuit according to claim 1, characterized in that the burn-in mode input device comprises:
a connection ( 10 c) to which the external electrical potential is present;
a MOS transistor ( 11 ) of a first conductivity type, the source or drain of which is connected to the terminal ( 10 c) and the gate of which has a first constant electrical potential;
a MOS transistor ( 15 ) of a second conductivity type, at the gate of which the first constant electrical potential is present, whose drain or source is connected to the drain or source of the MOS transistor ( 11 ) of the first conductivity type and whose source or drain on second constant electrical potential is set; and
an inverter circuit ( 16 ) which is connected to a connection node at which the MOS transistor ( 11 ) of the first conductivity type and the MOS transistor ( 15 ) of the second conductivity type are connected to one another.