DE10024980B4

DE10024980B4 - Method for switching transistors at low voltages

Info

Publication number: DE10024980B4
Application number: DE2000124980
Authority: DE
Inventors: Michael Dipl.-Ing. Bruhnke
Original assignee: Atmel Germany GmbH
Current assignee: Microchip Technology Munich GmbH
Priority date: 2000-05-19
Filing date: 2000-05-19
Publication date: 2006-03-23
Anticipated expiration: 2020-05-20
Also published as: DE10024980A1

Abstract

Schaltungsanordnung zur Erzeugung eines definierten elektrischen Potentials an einem Schaltungsknoten (K1) in einer elektronischen Schaltung durch das Schalten wenigstens eines elektrischen Schaltelementes (E) mit einer Reihenschaltung aus zwei komplementären, zwischen einem Versorgungspotential (VS) und dem Massepotential angeordneten ersten Transistoren (T3, T4), wobei
– die Steuereingänge der beiden ersten Transistoren (T3, T4) mit einer Signalleitung (S1) verbunden sind,
– zum Laden oder Entladen eines Kondensators (C1) die Ausgänge der ersten Transistoren (T3, T4) mit dem Kondensator (C1) verbunden sind,
– die Ausgänge der ersten Transistoren (T3, T4) über einen zweiten Transistor (T2), dessen Steuereingang mit dem Versorgungspotential (VS) verbunden ist, mit dem Steuereingang eines dritten Transistors (T1), der das Schaltelement (E) darstellt, verbunden sind, und
– der dritte Transistor (T1) den Schaltungsknoten (K1) mit dem Massepotential verbindet.Circuit arrangement for generating a defined electrical potential at a circuit node (K1) in an electronic circuit by switching at least one electrical switching element (E) with a series circuit of two complementary, between a supply potential (VS) and the ground potential arranged first transistors (T3, T4 ), in which
The control inputs of the two first transistors (T3, T4) are connected to a signal line (S1),
For charging or discharging a capacitor (C1), the outputs of the first transistors (T3, T4) are connected to the capacitor (C1),
- The outputs of the first transistors (T3, T4) via a second transistor (T2) whose control input is connected to the supply potential (VS), with the control input of a third transistor (T1), which represents the switching element (E) are connected , and
- The third transistor (T1) connects the circuit node (K1) to the ground potential.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Erzeugung eines definierten elektrischen Potentials an einem Schaltungsknoten.The The present invention relates to a circuit arrangement for generating a defined electrical potential at a circuit node.

Bei elektrischen Schaltungsanordnungen, die keine eigene Stromversorgung besitzen, muß die Energie durch ein äußeres elektromagnetisches Feld zugeführt werden. Im Fall von schwacher Kopplung können nur kleine Mengen an Energie übertragen werden. Eine innenliegende Schaltungsanordnung darf dann nur einen geringen Stromverbrauch aufweisen, weshalb für derartige Schaltungsanordnungen vorzugsweise MOS-Transistoren verwendet werden. Sinkt die Versorgungsspannung jedoch unter die Schwellspannung der MOS-Transistoren, werden diese schnell sehr hochohmig. Besonders in Kombination mit noch geladenen Kondensatoren besteht die Möglichkeit, daß bei niedrigen Temperaturen noch mehrere Minuten nach dem Abschalten der Versorgungsspannung an den zugehörigen Knotenpunkten Ladungen verbleiben und bei erneutem Einschalten der Versorgungsspannung sich deshalb bei der Schaltung kein definierter Anfangszustand einstellt. Die Schaltung weist dann eine sogenannte Totzeit auf. Besonders im Bereich der kontaktlosen Identifikation-Systeme, die aus einer Basisstation und einem Transponder (z.B. Chipkarte oder Schlüssel) bestehen, behindert diese Totzeit die Kommunikation zwischen Basisstation und Transponder. Bei diesen Systemen wird der Transponder im allgemeinen aus dem elektromagnetischen Wechselfeld der Basisstation mit Energie versorgt. Reicht die induzierte Spannung im Transponder für den Betrieb der innenliegenden Schaltung aus, führt diese einen sogenannten Power-On-Reset (POR) aus. Da insbesondere im Automobilbereich für den gesamten Authentifizierungsprozeß eine Zeitspanne von maximal 150ms zur Verfügung steht, ist eine Totzeit möglichst zu vermeiden, im Fall von schwacher Kopplung kann die Versorgungsspannung des Transponders stark schwanken. Als Folge werden in kurzen Zeitabständen mehrere POR Signale erzeugt, damit die Kommunikation zwischen Basiseinheit und Transponder ohne Zeitverlust ablaufen kann. Ziel der Entwicklungen in diesem Gebiet ist es, nach Lösungen zu suchen, die eine Totzeit der Schaltungsanordnungen verhindern oder zumindest wesentlich verringern.at electrical circuitry that does not have its own power supply own the energy through an external electromagnetic Field supplied become. In the case of weak coupling, only small amounts of energy can be transmitted. An internal circuit arrangement may then only a small Have power consumption, which is why for such circuits preferably MOS transistors are used. Drops the supply voltage however, below the threshold voltage of the MOS transistors, these become fast very high impedance. Especially in combination with still loaded Capacitors there is the possibility that at low temperatures for several minutes after shutdown the supply voltage at the associated node charges remain and when the supply voltage is switched on again Therefore, set at the circuit no defined initial state. The circuit then has a so-called dead time. Especially in the field of contactless identification systems, consisting of a Base station and a transponder (e.g., smart card or key), This dead time hinders the communication between the base station and transponders. In these systems, the transponder generally becomes from the electromagnetic alternating field of the base station with energy provided. The induced voltage in the transponder is sufficient for operation the internal circuit, this leads to a so-called Power-On-Reset (POR) off. Especially in the automotive sector for the whole Authentication process one Time span of a maximum of 150ms is available, is a dead time preferably In case of weak coupling, the supply voltage can be avoided of the transponder fluctuate greatly. As a result, several at short intervals POR signals generated, thus communication between base unit and transponders can run without loss of time. Aim of developments in this area it is for solutions to seek, which prevent a dead time of the circuit arrangements or at least significantly reduce it.

Firmenintern bekannt ist eine Schaltungsanordnung für einen Transponder, bei der nach dem Einschalten des äußeren Feldes das POR-Signal auf " High" gesetzt wird, sobald die Versorgungsspannung oberhalb der Schaltspannung der verwendeten MOS-Transistoren liegt. Des weiteren wird ein Kondensator geladen, wobei dessen Ladezeit die Dauer der "high"-Phase des POR Signals bestimmt, d.h. ab einer bestimmten Spannungshöhe am Kondensator wird das POR Signal auf "low" geschaltet und die Transponderschaltung kann mit dem Authentifizierungsprozeß beginnen. Sinkt die Versorgungsspannung unter die Schaltspannung ab, wird der Kondensator nur durch die Leckströme entladen. Erst wenn die Spannung am Kondensator ebenfalls unter die Schaltspannung abgesunken ist, kann bei erneutem Einschalten der Versorgungsspannung ein POR erfolgen.Company-internal A circuit arrangement for a transponder is known in which after switching on the outer field the POR signal is set to "High" as soon as the supply voltage above the switching voltage of the MOS transistors used lies. Furthermore, a capacitor is charged, its charging time the duration of the "high" phase of the POR signal determined, i. from a certain voltage level on the capacitor is the POR signal switched to "low" and the transponder circuit can start with the authentication process. Drops the supply voltage below the switching voltage, the capacitor is only through the leakage currents discharged. Only when the voltage at the capacitor is also below the switching voltage has dropped, can when switched on again the supply voltage is a POR done.

Nachteil des bisherigen Verfahrens ist es, daß die Schaltung erst dann ein POR ausführen kann, wenn der Kondensator durch die Leckströme entladen ist. Da diese bei niedrigen Temperaturen sehr gering sind, erhöht sich die Totzeit der Schaltung. Bei schwankender Versorgungsspannung wird dann der Authentifizierungsprozeß stark verzögert. Eine dauernde Entladung des Kondensators über einen Widerstand ist nachteilig, da sich damit die Stromaufnahme der Schaltungsanordnung auch während des Betriebs erhöht, und die Kommunikationsreichweite zwischen Basisstation und Transponder verringert.disadvantage the previous method is that the circuit only then Can execute POR, when the capacitor is discharged by the leakage currents. Since these are included Low temperatures are very low, the dead time of the circuit increases. If the supply voltage fluctuates, then the authentication process becomes strong delayed. A continuous discharge of the capacitor via a resistor is disadvantageous because thus the current consumption of the circuit arrangement during the Operation increased, and the communication range between base station and transponder reduced.

In der Internationalen Patentanmeldung WO 98/50859 ist eine Power-On-Reset-Schaltungsanordnung vorgesehen, die in der Lage ist, Störungen zu detektieren. Die Schaltungsanordnung weist ein Schaltelement zum Schalten eines Referenzpotentials auf einen Schaltknoten auf, wobei zur Ansteuerung dieses Schaltelements ein Speicherelement vorgesehen ist. Dieses Speicherelement wird über eine Versorgungsspannungsquelle und eine Transistordiode aufgeladen. Zum Ein- und Ausschalten dieses Schaltelementes ist ein Transistor vorgesehen, der über die Versorgungsspannung schaltbar ist. Dieser Transistor ist auch dann einschaltbar, sofern die Versorgungsspannung unter die Schaltschwelle dieses Transistors fällt, da in diesem Falle der Transistor über dessen Gate-Source-Spannung eingeschaltet wird und somit auch in diesem Betrieb, d.h. bei einer sehr niedrigen Versorgungsspannung, das Speicherelement zum Schalten des ausgangsseitigen Schaltelementes verwendet werden kann.In International patent application WO 98/50859 is a power-on-reset circuit arrangement provided, which is able to detect disturbances. The Circuit arrangement has a switching element for switching a reference potential to a switching node, wherein for driving this switching element a memory element is provided. This memory element is connected via a Supply voltage source and a transistor diode charged. To turn this switching element on and off is a transistor provided, over the supply voltage is switchable. This transistor is too then switchable, provided that the supply voltage below the switching threshold this transistor drops, since in this case the transistor has its gate-source voltage is turned on and thus also in this operation, i. at a very low supply voltage, the storage element for switching the output side switching element can be used.

Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung anzugeben, mit der sich auch nach dem Absinken der Versorgungsspannung unter eine Schaltspannung definierte Potentialbedingungen an Schaltungsknoten einstellen lassen, ohne dadurch den Ruhestromverbrauch der Schaltung zu erhöhen. Eine weitere Aufgabe besteht darin, eine Schaltungsanordnung anzugeben, die sich einfach und kostengünstig herstellen läßt.task the present invention is to provide a circuit arrangement with even after the supply voltage drops below a switching voltage defined potential conditions at circuit nodes can be set without thereby the quiescent current consumption of the circuit to increase. Another object is to provide a circuit arrangement which is easy and inexpensive can be produced.

Diese Aufgaben werden durch die kennzeichnenden Merkmale des unabhängigen Patentanspruchs 1 bzw. 3 gelöst. Günstige Ausgestaltungsformen sind Gegenstand von Unteransprüchen. These objects are achieved by the characterizing features of the independent patent Speech 1 or 3 solved. Favorable embodiments are the subject of dependent claims.

Hiernach besteht das Wesen der Erfindung darin, Ladungen an den Knotenpunkten einer Schaltung sehr schnell abzubauen, sobald die Versorgungsspannung unter die Schaltspannung der verwendeten Transistoren absinkt. Hierzu wird nach dem Absinken der Versorgungsspannung unter die Schaltspannung ein Schaltelement von einer Steuereinheit angesteuert. Das Schaltelement verbindet dann den Schaltungsknoten mit einem Referenzpotential, vorzugsweise Massepotential. Die zum Ansteuern notwendige Energie wird dabei von einem Speicherelement bereitgestellt, insbesondere bei den sehr hochohmigen MOS-Schaltungen im Transponderbereich, bei denen die Spannungsversorgung induktiv erfolgt, haben die Untersuchungen der Anmelderin gezeigt, daß sich mit dem erfindungsgemäßen Verfahren definierte Anfangsbedingungen auch bei mehrmaligem kurz aufeinander folgendem Ein- und Ausschalten der Versorgungsspannung erreichen lassen. Die Totzeit nach einem POR wird erheblich reduziert und die Temperaturabhängigkeit der Totzeit wesentlich verringert.hereafter The essence of the invention is to charge at the junctions a circuit break down very quickly, as soon as the supply voltage falls below the switching voltage of the transistors used. For this becomes below the switching voltage after the supply voltage drops a switching element driven by a control unit. The switching element then connects the circuit node to a reference potential, preferably ground potential. The energy needed to drive is provided by a memory element, in particular in the case of the very high-resistance MOS circuits in the transponder area, where the power supply is inductive, the investigations have the applicant showed that with the method according to the invention defined initial conditions even with repeated short successions achieve the following switching on and off of the supply voltage to let. The dead time after a POR is significantly reduced and the temperature dependence the dead time significantly reduced.

Nachfolgend wird die Erfindung anhand den Zeichnungen 1 bis 3 dargestellt und erläutert. Es zeigen:Hereinafter, the invention with reference to the drawings 1 to 3 illustrated and explained. Show it:

1 Ein Blockschaltbild zur Erläuterung des erfindungsgemäßen Verfahrens, 1 A block diagram for explaining the method according to the invention,

2 Eine erstes Ausführungsbeispiel der Erfindung unter Verwendung von MOS-Transistoren, 2 A first embodiment of the invention using MOS transistors,

3 Ein zweites Ausführungsbeispiel der Erfindung zur Erzeugung einer kurzen Totzeit bei einer POR-Schaltung für einen Transponder. 3 A second embodiment of the invention for generating a short dead time in a POR circuit for a transponder.

Das Blockschaltbild in 1 zeigt dabei eine allgemeine Realisierung des erfindungsgemäßen Verfahrens. Um Ladungen von einem Knotenpunkt K1, der Teil einer Schaltungsanordnung sein soll, abzuführen, ist dieser über ein Schaltelement E mit einem Bezugspotential, beispielsweise mit dem Massepotential verbunden. Des weiteren ist der Eingang des Schaltelementes E mit der Steuereinheit ST verbunden, die ihrerseits mit einem Kondensator als Speicherelement SP und der Versorgungsspannung VS verbunden ist. Auch weist die Steuereinheit ST einen Signaleingang S1 auf, über den sie gesteuert werden kann. Aufgabe der Steuereinheit ST ist es, sobald eine Versorgungsspannung VS anliegt, die größer als die Schaltspannung der in der Steuereinheit ST verwendeten Transistoren ist, das Speicherelement SP aufzuladen, wobei anstelle des dargestellten Kondensators auch eine aufladbare Batterie verwendet werden kann. Während dieser Phase wird, wie in der 1 gezeigt, das Schaltelement E, beispielsweise ein MOS-Transistor, nicht angesteuert, d.h. es besteht zwischen dem Knotenpunkt K1 und dem Massepotential keine leitende Verbindung. Sinkt nun die Versorgungsspannung VS unter die Schaltspannung VE des Schaltelementes E, wird von der Steuereinheit ST die Energie des Kondensators SP dazu benutzt, um das Schaltelement E derart anzusteuern, daß eine leitende Verbindung zwischen dem Schaltungsknoten K1 und dem Massepotential hergestellt wird. Die Ansteuerzeit des Schaltelementes E ist dabei von der Kapazität des Speicherelementes SP abhängig, d.h. bei Verwendung eines MOS-Transistors als Schaltelement E wird dieser solange am Gate angesteuert, wie die Spannung am Speicherelement SP dessen Schwellspannung übersteigt. Da bei einer Versorgungsspannung VS oberhalb der Schaltspannung VE keine Verbindung zwischen dem Knoten K1 und dem Bezugspotential besteht, wird der Knoten K1 in diesem Zustand nicht durch einen zusätzlichen Stromfluß belastet.The block diagram in 1 shows a general implementation of the method according to the invention. In order to dissipate charges from a node K1, which is to be part of a circuit arrangement, this is connected via a switching element E to a reference potential, for example, to the ground potential. Furthermore, the input of the switching element E is connected to the control unit ST, which in turn is connected to a capacitor as a storage element SP and the supply voltage VS. The control unit ST also has a signal input S1 via which it can be controlled. The task of the control unit ST, as soon as a supply voltage VS is applied, which is greater than the switching voltage of the transistors used in the control unit ST to charge the memory element SP, wherein instead of the illustrated capacitor, a rechargeable battery can be used. During this phase, as in the 1 shown, the switching element E, for example, a MOS transistor, not driven, ie there is no conductive connection between the node K1 and the ground potential. If the supply voltage VS now drops below the switching voltage VE of the switching element E, the control unit ST uses the energy of the capacitor SP to drive the switching element E in such a way that a conductive connection is established between the circuit node K1 and the ground potential. The driving time of the switching element E is dependent on the capacitance of the memory element SP, ie when using a MOS transistor as a switching element E this is driven as long as the gate, as the voltage across the memory element SP exceeds the threshold voltage. Since there is no connection between the node K1 and the reference potential at a supply voltage VS above the switching voltage VE, the node K1 is not loaded in this state by an additional current flow.

Die 2 zeigt ein bevorzugtes Ausführungsbeispiel einer Schaltungsanordnung für das in 1 abgebildete Blockschaltbild. Die Schaltungsanordnung, die beispielsweise in einer CMOS-Technologie implementiert ist, besteht aus der Schaltung der Steuereinheit ST, aus einem Kondensator C1 als Speicherelement und aus einem Transistor T1 als Schaltelement, der den Schaltungsknoten K1, der Teil einer weiteren Schaltungsanordnung sein soll, mit dem Massepotential verbindet. Angesteuert wird die Steuereinheit ST mit einem Eingang K2, an dem ein digitales Signal S1 anliegt. Der Eingang K2 ist mit den Gateanschlüssen eines ersten und eines zweiten Transistor T3, T4 verbunden. Beide Transistoren T3, T4 sind in einer Reihenschaltung zwischen der Versorgungsspannung VS und dem Massepotential angeordnet. Der Ausgang des Transistors T3 ist über einen als spannungsabhängige Diode geschalteten Transistor T5 mit einem Knoten K3, an dem der Transistor T4 anliegt, verbunden. Des weiteren liegt zwischen dem Knoten K3 und dem Massepotential der Kon densator C1. Ferner ist der Knoten K3 durch einen Transistor T2, dessen Gateanschluß an der Versorgungsspannung VS liegt, von einem Knoten K3a, der den Ausgang der Steuereinheit ST bildet, getrennt. Zusätzlich ist der Ausgang über einen hochohmigen widerstand R1 mit Masse verbunden.The 2 shows a preferred embodiment of a circuit arrangement for in 1 Pictured block diagram. The circuit arrangement, which is implemented, for example, in a CMOS technology, consists of the circuit of the control unit ST, a capacitor C1 as a memory element and a transistor T1 as a switching element, the circuit node K1, which is to be part of a further circuit arrangement with the Ground potential connects. The control unit ST is triggered by an input K2 to which a digital signal S1 is applied. The input K2 is connected to the gate terminals of a first and a second transistor T3, T4. Both transistors T3, T4 are arranged in a series connection between the supply voltage VS and the ground potential. The output of the transistor T3 is connected via a switched as a voltage-dependent diode transistor T5 to a node K3, to which the transistor T4 is applied. Furthermore, between the node K3 and the ground potential of the Kon capacitor C1. Furthermore, the node K3 is separated from a node K3a, which forms the output of the control unit ST, by a transistor T2 whose gate terminal is connected to the supply voltage VS. In addition, the output is connected to ground via a high resistance R1.

Im folgenden wird nun die Funktionsweise der Schaltungsanordnung von 2 erläutert, die in Abhängigkeit des Eingangssignals S1 und der Höhe der anliegenden Versorgungsspannung VS den Knoten K1 mit dem Massepotential verbindet oder trennt.The following is the operation of the circuit of 2 explains that connects or disconnects the node K1 with the ground potential in response to the input signal S1 and the level of the applied supply voltage VS.

Ist die Versorgungsspannung VS größer als die Schwellspannung der verwendeten MOS-Transistoren und liegt am Eingang K2 ein "low"-Pegel an, wird der Kondensator C1 von dem Transistor T4 auf Massepotential gehalten. Springt das Signal S1 auf "high", wird der Kondensator über die Transistoren T3, T5 nahezu auf die Höhe der Versorgungsspannung VS geladen. Ferner trennt der Transistor T3 den Knoten K3 vom Knoten K3a. Damit wird das Gate des Transistors T1 durch den sehr hochohmigen Widerstand R1 auf Massepotential geklemmt und trennt seinerseits den Knoten K1 von dem Massepotential.If the supply voltage VS is greater than the threshold voltage of the MOS transistors used and at the input K2 is a "low" level, The capacitor C1 is held by the transistor T4 at ground potential. If the signal S1 jumps to "high", the capacitor is charged via the transistors T3, T5 almost to the level of the supply voltage VS. Further, the transistor T3 disconnects the node K3 from the node K3a. Thus, the gate of the transistor T1 is clamped by the very high resistance R1 to ground potential and in turn separates the node K1 from the ground potential.

Sinkt die Versorgungsspannung VS, ist es Aufgabe des Transistors T5 sehr schnell zu sperren und damit eine Entladung des Kondensators C1 zu verhindern. Fällt die Versorgungsspannung VS unter die Schaltspannung VE, auch Schwellspannung genannt, der verwendeten Transistoren ab, wird T2 leitend und die Spannung des Kondensators C1 liegt am Gate des Transistors T1 an. Dieser verbindet in der Zeit t, die durch das Dimensionierungsverhältnis des Widerstandes R1 und des Kondensators C1 bestimmt wird, den Knoten K1 mit dem Massepotential. Ladungen, die sich am Knoten K1 befinden, werden damit nach Masse hin abgeführt. Insgesamt beschränkt sich der Stromverbrauch der Schaltung im wesentlichen auf das Laden des Kondensators C1. Damit ist diese Ausführungsform des erfindungsgemäßen Verfahrens bei Anwendungen ohne eigene Stromversorgung besonders vorteilhaft, um an besonders hochohmigen Schaltungsknoten definierte Potentialbedingungen beim Wiedereinschalten der Versorgungsspannung vorzufinden.Sinks the supply voltage VS, it is the task of the transistor T5 very quickly lock and thus a discharge of the capacitor C1 to prevent. falls the supply voltage VS below the switching voltage VE, also threshold voltage called, from the transistors used, T2 is conductive and the Voltage of the capacitor C1 is applied to the gate of the transistor T1. This connects in the time t, which by the sizing of the Resistor R1 and the capacitor C1 is determined, the node K1 with the ground potential. Charges located at node K1, are dissipated to mass. Overall, limited the power consumption of the circuit essentially on the loading of the Capacitor C1. This is the embodiment of the method according to the invention particularly advantageous for non-powered applications defined by particularly high-impedance circuit node potential conditions when switching on the supply voltage again.

In der 3 ist eine POR-Schaltung als weitere Schaltungsanordnung zur Umsetzung des erfindungsgemäßen Verfahrens angegeben, um bei einer Transponderschaltung eine kurze Totzeit (reset-recovery-time) nach der Ausführung eines POR zu erreichen. Hierzu wurde in der aus dem TEMIC Semiconductor Datenbuch S.352 und S.353 bekannten POR-Schaltung, eine Steuereinheit ST gemäß 2 und weitere Bauelemente, wie beispielsweise den Kondensator C1, integriert. Im Unterschied zu der in 2 dargestellten Ausführungsform der Steuereinheit ST konnte auf den Transistor T2 und den Widerstand R1 verzichtet werden. Damit stellt der Knoten K3 den Ausgang der Steuereinheit ST dar, welcher direkt mit dem als Schaltelement E verwendeten Transistor T1 verbunden ist. Ferner wurde in der vorbekannten POR-Schaltung ein Transistor T7 und ein dazu parallel geschalteter komplementärer Transistor T8 hinzugefügt. Diese trennen den Knoten K1 von dem Knoten K2. Während das Gate des Transistors T7 mit dem Ausgang POR der POR-Schaltung verbunden ist, ist das Gate des Transistors T8 an den Knoten K6 und an einen mit dem Massepotential verbundenen Kondensator C2 angeschlossen. Des weiteren wird dem Gate eines eingefügten Transistors T9, der den Knoten K2 mit Massepotential verbindet, durch einen ebenfalls zusätzlich eingefügten Inverter INV4, das invertierte Ausgangssignal NPOR zugeführt.In the 3 a POR circuit is specified as a further circuit arrangement for implementing the method according to the invention in order to achieve a short dead time (reset-recovery-time) after the execution of a POR in the case of a transponder circuit. For this purpose, in the POR circuit known from TEMIC Semiconductor Data Book S.352 and S.353, a control unit ST has been provided according to FIG 2 and other components, such as the capacitor C1, integrated. Unlike the in 2 illustrated embodiment of the control unit ST could be dispensed with the transistor T2 and the resistor R1. Thus, the node K3 represents the output of the control unit ST, which is connected directly to the transistor T1 used as switching element E. Furthermore, in the previously known POR circuit, a transistor T7 and a complementary transistor T8 connected in parallel thereto have been added. These separate the node K1 from the node K2. While the gate of the transistor T7 is connected to the output POR of the POR circuit, the gate of the transistor T8 is connected to the node K6 and to a capacitor C2 connected to the ground potential. Furthermore, the gate of an inserted transistor T9, which connects the node K2 to ground potential, by an additionally inserted additional inverter INV4, the inverted output signal NPOR supplied.

Im folgenden wird nun die Funktionsweise der Schaltungsanordnung von 3 erläutert, die in Abhängigkeit des digitalen POR-Ausgangssignals und der Höhe der anliegenden Versorgungsspannung VS den Knoten K1 mit dem Massepotential verbindet oder trennt. Dabei läßt sich zwischen dem Zustand 1, unmittelbar nach dem Einschalten der Versorgungsspannung VS, dem Zustand 2, der nach einer Ladezeit t1 erreicht wird und dem Zustand 3, der sich durch das Abschalten der Versorgungsspannung VS ergibt, unterscheiden.The following is the operation of the circuit of 3 explained that connects or disconnects the node K1 with the ground potential as a function of the digital POR output signal and the level of the applied supply voltage VS. It can be between the state 1, immediately after switching on the supply voltage VS, the state 2, which is reached after a charging time t1 and the state 3, which results from the switching off of the supply voltage VS.

Im Zustand 1 ist die Versorgungsspannung VS immer größer als die Schaltspannung VE der Transistoren. Damit wird Kondensator C3 über den in Reihe liegenden Widerstand R3, wobei die Reihenschaltung zwischen dem Knoten K2 und dem Massepotential angeordnet ist, von den in einer Reihenschaltung zwischen der Versorgungsspannung VS und dem Schaltungsknoten K2 liegenden Transistoren T10, T11 bis zur Spannung V1 = VS – Schaltspannung, im allgemeinen ± 0.7 Volt, geladen. Die Ladezeit t1 des Kondensators C3 bestimmt sich durch die Größe des Widerstandes R2 und dessen Kapazitätswert. Zu Beginn der Ladephase des Kondensators C3 liegt der Knoten K2 auf Massepotential. Gleichzeitig wird der Knoten K1, der den Schalteingang der Inverterkette INV1-INV3 darstellt, mit dem Knoten K2 durch die Transistoren T7, T8 verbunden. Durch den Kondensator C2 am Gate von Transistor T8 wird eine Verlängerung der Ansteuerzeit für den Transistor T8 erreicht. Über die Inverterkette wird in dem Zeitraum t < t1 das POR-Signal auf "high" geschaltet. Damit wird am Eingang der Steuereinheit ST (Knoten K7) durch den Transistor T4 erreicht, daß der Kondensator C1 entladen wird. Der Transistor T1 ist wie der Transistor T6 gesperrt. Des weiteren wird vom Inverter iNV4 aus dem POR-Ausgangssignal das disjunkte Signal NPOR gebildet, welches den Transistor T9 sperrt. Damit bleibt der Knoten K2 im Zustand 1 vom Massepotential getrennt.in the State 1, the supply voltage VS is always greater than the switching voltage VE of the transistors. Thus, capacitor C3 on the in series resistance R3, the series connection between the node K2 and the ground potential is arranged, from the in a series connection between the supply voltage VS and the Circuit node K2 lying transistors T10, T11 to the voltage V1 = VS - switching voltage, generally ± 0.7 Volt, charged. The charging time t1 of the capacitor C3 is determined by the size of the resistor R2 and its capacity value. At the beginning of the charging phase of the capacitor C3 is the node K2 at ground potential. At the same time, the node K1, which is the switching input the inverter chain INV1-INV3 represents, with the node K2 through the Transistors T7, T8 connected. Through the capacitor C2 at the gate transistor T8 becomes an extension the driving time for reaches the transistor T8. about the inverter chain is switched to "high" in the period t <t1 the POR signal. In order to is at the input of the control unit ST (node K7) through the transistor T4 achieves that Capacitor C1 is discharged. The transistor T1 is like the transistor T6 locked. Furthermore, the Inverter iNV4 from the POR output is the disjoint signal NPOR is formed, which blocks the transistor T9. Thus, the node K2 remains in state 1 separated from the ground potential.

Im Zustand 2, dessen Eintrittszeitpunkt sich im wesentlichen aus der Ladezeit t1 bestimmt, ist die Schaltschwelle der Inverterkette erreicht und das POR-Ausgangssignal wird auf "low" geschaltet. Während der Transistor T8 verzögert durch den Kondensator C2 geöffnet wird, wird der Transistor T7 sofort geöffnet, d.h. der Knoten K2 wird vom Knoten K1 potentialmäßig getrennt. Gleichzeitig wird von dem Signal NPOR durch den entsprechend dimensionierten Transistor T9 der Knoten K2 auf Massepotential gezogen, während der Knoten K1 von dem Transistor T6, der zwischen Versorgungsspannung VS und dem Knoten K1 angeordnet ist, auf Versorgungsspannung VS geklemmt wird, da dessen Gate mit dem invertierten Eingangssignal der Inverterkette angesteuert wird. Die Steuereinheit ST lädt nun den Kondensator C1 über die Transistoren T3, T5. Damit beginnt T1 zu leiten, wobei das Dimensionierungsverhältnis von T6, T1 so gewählt wird, daß der Knoten K1 nahe an dem Versorgungspotential VS verbleibt, ohne daß ein merklicher Stromfluß durch die Transistoren T6, T1 stattfindet.In state 2, whose time of entry is essentially determined by the charging time t1, the switching threshold of the inverter chain is reached and the POR output signal is switched to "low". While the transistor T8 is delayed opened by the capacitor C2, the transistor T7 is opened immediately, that is, the node K2 is potential-separated from the node K1. At the same time, the node K2 is pulled to ground potential by the signal NPOR through the correspondingly dimensioned transistor T9, while the node K1 is clamped by the transistor T6, which is arranged between the supply voltage VS and the node K1, to the supply voltage VS, since its gate is connected to the inverted input signal of the inverter chain is driven. The control unit ST now charges the capacitor C1 via the transistors T3, T5. T1 begins to conduct, with the sizing ratio of T6, T1 selected so that node K1 remains close to the supply potential VS without significant current flow through the transistors T6, T1.

Im Zustand 3 bei abgeschalteter Versorgungspannung sinkt, die Spannung sehr schnell unter die Schaltschwelle der Transistoren. Während der Knoten K2 bereits in der Nähe des Massepotential gehalten wird und damit fast entladen ist, geschieht dies bei dem Knoten K1 erst durch die Spannung am Kondensator C1. Diese hält den Transistor T1 auch nach dem Absinken der Versorgungsspannung VS im leitenden Zustand. Damit werden die Ladungen am Knoten K1 zur Masse hin abgeleitet. Auch bei mehrmaligen Ein- und Ausschalten der Versorgungsspannung VS innerhalb von kurzen Zeitabständen, läßt sich keine Totzeit der POR-Schaltung feststellen. Die Ansprechzeit der gesamten Schaltungsanordnung des Transponders reduziert sich auf Werte im Bereich weit unterhalb einer Sekunde und ist unabhängig von der Temperatur. Durch den niedrigen zusätzlichen Stromverbrauch wird auch die Kommunikationsentfernung zwischen dem Transponder und der Basisstation nicht verringert.in the State 3 when the supply voltage is switched off, the voltage drops very fast below the switching threshold of the transistors. While the node K2 already nearby held at ground potential and thus almost discharged, this happens at the node K1 only by the voltage across the capacitor C1. These Hold the Transistor T1 even after the supply voltage VS has dropped conductive state. Thus, the charges at node K1 become grounded derived. Even with repeated switching on and off of the supply voltage VS within short intervals, can be do not notice a dead time of the POR circuit. The response time of the entire circuitry of the transponder is reduced to Values in the range well below one second and is independent of the temperature. Due to the low additional power consumption is also the communication distance between the transponder and the Base station not reduced.

Claims

Circuit arrangement for generating a defined electric potential at a circuit node (K1) in one electronic circuit by switching at least one electrical switching element (E) with a series circuit of two complementary, intermediate a supply potential (VS) and the ground potential arranged first transistors (T3, T4), wherein - the control inputs of the two first transistors (T3, T4) with a signal line (S1) are connected, - to the Charging or discharging a capacitor (C1) the outputs of the first transistors (T3, T4) connected to the capacitor (C1) are, - the outputs the first transistors (T3, T4) via a second transistor (T2) whose control input is connected to the supply potential (VS) is, with the control input of a third transistor (T1), the Switching element (E) represents, are connected, and - the third Transistor (T1) the circuit node (K1) to the ground potential combines.

Circuit arrangement according to Claim 1, characterized that the control input of the third transistor (T1) via a high-impedance resistor (R1) is connected to the ground potential.

Circuit arrangement for generating a power-on-reset by means of a defined electrical potential at a circuit node (K1) in an electric circuit by switching at least an electrical switching element (E), • by a series connection from two complementary ones Transistors (T3, T4) between the supply voltage (VS) and the ground potential, is provided, wherein • the control inputs of the two transistors (T3, T4) connected to a signal line (S1) are, • to the Charging or discharging the capacitor (C1) the outputs of the two transistors (T3, T4) connected to the capacitor (C1) are, the exits of the transistors (T3, T4) with the control input of another transistor (T1) representing the switching element (E1) are connected, and the transistor (T1) the circuit node (K1) with the ground potential combines.

Circuit arrangement according to one of the preceding claims, characterized in that a diode-shaped fourth transistor (T5) is provided to reduce the cross-flow in the Series connection of the first transistors (T3, T4) at the output of the provided with the supply potential (VS) connected transistor (T3) is.

Circuit arrangement according to Claim 4, characterized a fifth transistor connected in series with the third transistor (T1) (T6) is provided, the circuit node (K1) with the supply potential (VS) connects.

Circuit arrangement according to Claim 3 or Claim 5, characterized in that the circuit node (K1) for reduction of power consumption at least one sixth transistor (T7, T8) with another Circuit node (K2) is connected.

Circuit arrangement according to Claim 6, characterized that the further circuit node (K2) via a seventh transistor (T9) is connected to the ground potential.

Circuit arrangement according to one of the preceding claims, characterized characterized in that the switching element (E) and the transistors (T1-T9) as MOS transistors are formed.