DE10023012C2 - Process for the production of a silicon wafer with morphologically modified crystal defects - Google Patents

Process for the production of a silicon wafer with morphologically modified crystal defects

Info

Publication number
DE10023012C2
DE10023012C2 DE2000123012 DE10023012A DE10023012C2 DE 10023012 C2 DE10023012 C2 DE 10023012C2 DE 2000123012 DE2000123012 DE 2000123012 DE 10023012 A DE10023012 A DE 10023012A DE 10023012 C2 DE10023012 C2 DE 10023012C2
Authority
DE
Germany
Prior art keywords
silicon wafer
wafer
wafers
producing
crystal defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2000123012
Other languages
German (de)
Other versions
DE10023012A1 (en
Inventor
Robert Hoelzl
Andreas Huber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Priority to DE2000123012 priority Critical patent/DE10023012C2/en
Publication of DE10023012A1 publication Critical patent/DE10023012A1/en
Application granted granted Critical
Publication of DE10023012C2 publication Critical patent/DE10023012C2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Siliciumwafers mit morphologisch veränderten Kristalldefekten.The invention relates to a method for manufacturing of a silicon wafer with morphological changed crystal defects.

Bekannterweise werden Siliciumscheiben (Wafer) von Einkristallen abgetrennt und zu Grundmaterial für die Herstellung elektronischer Bauelemente weiterverarbeitet. Die Einkristalle werden üblicherweise nach der Czochralski-Methode (CZ-Methode) oder dem Zonenzieh-Verfahren (FZ-Methode) hergestellt, wobei schmelzflüssiges Material, in der Regel mit Dotierstoff versetztes Silicium, zu einem sich abkühlenden Einkristall erstarrt. Bei der CZ-Methode wird der Einkristall aus einer Schmelze gezogen, mit der ein Quarzglastiegel gefüllt ist.As is known, silicon wafers from Single crystals separated and the basic material for the Manufacturing of electronic components processed. The Single crystals are usually made using the Czochralski method (CZ method) or the zone pulling method (FZ method) made using molten material, usually with Dopant-added silicon, to a cooling one Single crystal solidifies. In the CZ method, the single crystal drawn from a melt with which a quartz glass crucible is filled.

Sowohl CZ-Kristalle, als auch FZ-Kristalle besitzen kein perfektes Kristallgitter. Es weist Fehlordnungen auf, die als "as-grown" Defekte bezeichnet werden. Für die Herstellung elektronischer Bauelemente ist es von zentraler Bedeutung, dass eine Halbleiterscheibe eine möglichst geringe Defektdichte, insbesondere im oberflächennahen Bereich, aufweist. Jeder Defekt, der sich in einem oberflächennahen Bereich einer Siliciumscheibe befindet, kann die Funktion eines elektronischen Bauelements stören oder sogar zum Ausfall des Bauelements führen.Both CZ crystals and FZ crystals have none perfect crystal lattice. It has disorders that are considered "as-grown" defects are called. For the production electronic components it is central that a semiconductor wafer is as small as possible Defect density, especially in the area near the surface, having. Any defect that is in a near surface Area of a silicon wafer can function of an electronic component or even fail lead of the component.

Der Zusammenhang zwischen der Defektdichte und der zu erwartenden Qualität der elektronischen Bauelemente legt die Entwicklung von Einkristallen mit niedriger Defektdichte nahe.The relationship between the defect density and the to the expected quality of the electronic components Development of single crystals with low defect density near.

Bei polierten Oberflächen der Siliciumwafer spielt die Perfektion bezüglich Kristalldefekten eine wichtige Rolle. Kristalldefekte können zu elektrischen Durchbrüchen, z. B. des Gateoxids in einem MIS (metal isolator semiconductor) Bauelement, und erhöhtem Leckstrom führen. Siliciumwafer werden gewöhnlich vakanzenreich hergestellt, das heißt sie besitzen diverse Leerstellen (D-Defekte) im Kristallgitter, die durch die Abkühlung des Kristalls zu Leerstellenclustern (Fehlstellenclustern) agglomerieren. Diese Fehlstellencluster werden als COPs (crystal-originated-particle) bezeichnet. COPs stellen bevorzugte Stellen zum Durchbruch eines in einem spä­ teren Prozess aufgetragenen Gateoxids dar, das bei der Ferti­ gung von Halbleiterbauelementen sehr häufig verwendet wird.It plays with polished surfaces of the silicon wafers Perfection in crystal defects plays an important role. Crystal defects can lead to electrical breakdowns, e.g. B. of Gate oxides in a MIS (metal isolator semiconductor) Component, and increased leakage current. silicon wafer are usually produced with a lot of vacancies, that is, they  have various gaps (D defects) in the crystal lattice, by cooling the crystal into vacancy clusters Agglomerate (defect clusters). These clusters of defects are known as COPs (crystal-originated-particle). COPs are preferred places to break through in a late gate oxide applied in the process, which is used in manufacturing tion of semiconductor devices is used very often.

Um die Nachteile der COPs zu verringern oder zu vermeiden, werden in der Technik verschiedene Wege eingeschlagen. Eine Möglichkeit ist es, auf dem Siliciumwafer eine entspre­ chende Epitaxieschicht abzuscheiden, die eine sehr viel größe­ re Perfektion besitzt als ein aus einem Stab abgetrennter und polierter Wafer. Die Herstellung von Epitaxiewafern ist aller­ dings viel teurer als die Herstellung von unbeschichteten Wa­ fern.To reduce or avoid the disadvantages of COPs, different paths are taken in technology. One possibility is to correspond to the silicon wafer deposit epitaxial layer, which is a very large size re has perfection as a cut off from a stick and polished wafer. The manufacture of epitaxial wafers is everything dings much more expensive than the production of uncoated wa remote.

Aus EP 0829559 A1 ist ein Verfahren bekannt, bei dem durch ent­ sprechende Variation während des Ziehverfahrens der Einkris­ tallstäbe und anschließendem Tempern der erzeugten Wafer Scheiben zur Verfügung gestellt werden, bei denen die Anzahl der Fehlstellen sehr viel geringer ist.A method is known from EP 0829559 A1, in which ent speaking variation during the pulling procedure of the single crisis tall rods and subsequent annealing of the produced wafers Disks are made available where the number the defects are much smaller.

Aus EP 926718 A2 und dem Artikel "Surface pit formation and time dependent growth during hydrogen annealing of CZ Si wafers" von Ki-Man Bae et. al. in Proceedings of the Fifth Int. Symp. on High Purity Silicon V, Electrochem. Soc., 1988, pp. 293-303 ist ein Verfahren bekannt, bei dem durch einen zusätzlichen Ausheilschritt (Annealing) in einer Gasatmosphäre (z. B. Wasserstoff) die Anzahl der COPs verringert wird.From EP 926718 A2 and the article "Surface pit formation and time dependent growth during hydrogen annealing of CZ Si wafers "by Ki-Man Bae et. Al. In Proceedings of the Fifth Int. Symp. On High Purity Silicon V, Electrochem. Soc., 1988, pp. 293-303 a method is known in which by a additional annealing step in a gas atmosphere (e.g. hydrogen) the number of COPs is reduced.

Aus DE 199 00 091 A1 ist ein Verfahren zur Verringerung von Fehlstellen auf der Oberfläche von Siliciumwafern beschrieben, bei dem Sauerstoff nahe der Oberfläche durch Tempern in einer Wasserstoff- und/oder Inertgas-Umgebung ausdiffundiert wird, und eine Oxidschicht an den inneren Wänden der Hohlräume (COP) nahe der Oberfläche durch den erzeugten ungesättigten Sauer­ stoff entfernt wird, und wobei dann ein Oxidationstempern in einer Sauerstoffumgebung oder einer gemischten Gasumgebung und aktivem Gas ausgeführt wird, so dass interstitielle Siliciumatome zur Beseitigung der COP's injiziert werden.DE 199 00 091 A1 describes a method for reducing Defects on the surface of silicon wafers described, with the oxygen near the surface by annealing in one Hydrogen and / or inert gas environment is diffused, and an oxide layer on the inner walls of the cavities (COP) near the surface by the unsaturated acid generated substance is removed, and then an oxidation annealing in an oxygen environment or a mixed gas environment and active gas is running, so  that interstitial silicon atoms to eliminate the COP's be injected.

Alle Verfahren, die aus dem Stand der Technik bekannt sind, haben das gemeinsame Ziel, die Perfektion der Oberflächen der entsprechenden Siliciumscheiben dahingehend zu verändern, dass sie keine Kristalldefekte mehr aufweisen.All processes known from the prior art have the common goal, the perfection of the surfaces of the appropriate silicon wafers to change that they no longer have any crystal defects.

Die bekannten Verfahren sind dabei sehr zeit- und vor allem kostenintensiv.The known methods are very time-consuming and above all expensive.

Es bestand daher die Aufgabe ein Verfahren zur Herstellung eines Wafers bereitzustellen, der die erwähnten COP's weiterhin enthält, dass diese aber dahingehend morphologisch verändert sind, dass sie bei der Bauelementherstellung keinen störenden Einfluss auf die Güte der Waferoberfläche besitzen und keinen Ausfall bei der Fertigung von Halbleiterbau­ elementen erzeugen.There was therefore the task of a method for Provision of a wafer to provide the mentioned COP's still contains that this but morphologically changed that they do not exist in the manufacture of components have a disruptive influence on the quality of the wafer surface and no failure in the manufacture of semiconductor devices create elements.

Gegenstand der Erfindung ist ein Verfahren zur Herstellung eines Siliciumwafers mit den Merkmalen des Anspruchs 1.The invention relates to a method for producing a silicon wafer with the features of claim 1.

Zur Herstellung der erfindungsgemäßen Wafer können als Ausgangsmaterial polierte Wafer aus beliebiger Herstellungsmethode verwendet werden. Vorzugsweise kommen dabei Wafer nach der CZ-Methode zum Einsatz.To produce the wafers according to the invention can be used as Starting material polished wafers from any Manufacturing method can be used. Preferably come wafers according to the CZ method are used.

Die Wafer werden dabei nach dem letzten Prozessschritt vorzugsweise mit deutlichem Siliciumabtrag (< 1 µm), beispielsweise vor dem letzten Polierschritt, einer nasschemischen Behandlung unterzogen. Dabei werden die Kanten der COP's in der Weise abgetragen (verrundet), dass sie anschließend keinen Einfluss mehr auf das später aufzutragende Gateoxid besitzen. The wafers are placed after the last one Process step preferably with significant silicon removal (<1 µm), for example before the last polishing step, one subjected to wet chemical treatment. The edges the COP's are rounded off in such a way that they subsequently no longer have any influence on what is to be applied later Possess gate oxide.  

Bevorzugt wird dieser erfindungsgemäße Schritt nach dem Polieren und vor einem anschließenden Reinigungsschritt (z. B. in einem HF-Bad) durchgeführt. Prinzipiell kann der erfindungsgemäße Schritt jedoch auch an anderen Stellen der Waferfertigung eingefügt werden.This step according to the invention is preferred after the Polishing and before a subsequent cleaning step (e.g. in an HF bath). In principle, the However, the step according to the invention also in other places Wafer manufacturing to be inserted.

Die chemische Behandlung wird mit einer nichtselektiven Ätze durchgeführt. Vorzugsweise wird dafür ein Gemisch mit wechselnden Anteilen von HF, HNO3 und H2O verwendet. Die Mischung besteht dabei aus 0,1 bis 10 Gew.-% HF, 10 bis 70 Gew.-% HNO3 und 20 bis 90 Gew.-% H2O, bevorzugt aus 0,2 bis 2 Gew.-% HF, 40 bis 70 Gew.-% HNO3 und 30 bis 60 Gew.-% H2O.The chemical treatment is carried out with a non-selective etching. A mixture with varying proportions of HF, HNO 3 and H 2 O is preferably used for this. The mixture consists of 0.1 to 10% by weight HF, 10 to 70% by weight HNO 3 and 20 to 90% by weight H 2 O, preferably 0.2 to 2% by weight HF, 40 to 70% by weight HNO 3 and 30 to 60% by weight H 2 O.

Als Ätze können aber auch andere saure oder alkalische Lösungen, wie beispielsweise Mischungen mit wechselnden Anteilen von HF/O3/H2O, HF/H2O2/H2O, HF/1O2/H2O oder NaOH/KOH/H2O eingesetzt werden.However, other acidic or alkaline solutions, such as, for example, mixtures with varying proportions of HF / O 3 / H 2 O, HF / H 2 O 2 / H 2 O, HF / 1 O 2 / H 2 O or NaOH / KOH / H 2 O can be used.

Der Wafer wird bei der erfindungsgemäßen Behandlung für eine Dauer von vorzugsweise 1 bis 240 Sekunden, besonders bevorzugt 5 bis 60 Sekunden, insbesondere 13 bis 20 Sekunden in die beschriebene Ätzlösung getaucht. Die Temperatur der Ätzlösung beträgt dabei vorzugsweise 0 bis 80°C, besonders bevorzugt 15 bis 35°C.In the treatment according to the invention, the wafer is used for a Duration of preferably 1 to 240 seconds, particularly preferred 5 to 60 seconds, especially 13 to 20 seconds in the described etching solution immersed. The temperature of the etching solution is preferably 0 to 80 ° C, particularly preferably 15 up to 35 ° C.

Für unterschiedliche COP-Verteilungen auf den Oberflächen der Wafer kann die Eintauchzeit in der Art variiert werden, dass sich jeweils ein Produkt ergibt, auf dem MIS Strukturen aufgebracht werden können, die eine hohe Widerstandsfähigkeit gegen elektrische Durchbrüche (verursacht durch as-grown Defekte) auszeichnet. Eine Steuerung der Produktgüte ist aber auch durch Veränderung der Badtemperatur und der Zusammensetzung der Ätzlösung möglich.For different COP distributions on the surfaces of the Wafer immersion times can be varied in such a way that a product results on which MIS structures can be applied, the high resistance against electrical breakdowns (caused by as-grown Defects). A control of the product quality is however also by changing the bath temperature and the Composition of the etching solution possible.

Nach Abschluss des Ätzvorgangs werden die behandelten Wafer vorzugsweise einer Reinigungssequenz unterzogen. Als Reinigung wird bevorzugt eine modifizierte RCA-Reinigung (Radio Corporation America, W. Kern, D. A. Puotinen, RCA Rev., 31, 187 (1970)) angewendet, bei der optional auf das erste Reinigungsbad aus verdünnter HF verzichtet werden kann.After the etching process is complete, the treated wafers preferably subjected to a cleaning sequence. As a cleaning a modified RCA cleaning (radio Corporation America, W. Kern, D.A. Puotinen, RCA Rev., 31, 187  (1970)) applied, in the optional on the first Cleaning bath made of diluted HF can be dispensed with.

Anschließend kann die durch das Ätzverfahren bedingte Aufrauung der Waferoberfläche optional durch ein sogenanntes "Final-Polishing" reduziert werden.Then the one caused by the etching process Roughening of the wafer surface optionally by a so-called "Final polishing" can be reduced.

Bei den Wafern werden durch die Behandlung mit der Ätzlösung die scharfen kantigen Formen der Kristalldefekte (COP's) derart in Ihrer Gestalt verändert, dass sie abgerundete Formen annehmen. Wird auf den Wafer anschließend ein Gateoxid aufgebracht so wächst dieses auf der ganzen Scheibe, insbesondere an den behandelten, abgerundeten Stellen gleichmäßig und ohne merkliche Unebenheiten auf der Siliciumschicht auf. Das Gateoxid ist dadurch auch an diesen Stellen zur Herstellung von Bauelementen geeignet und verursacht keine Ausfälle in der Produktion.In the case of wafers, the treatment with the etching solution the sharp angular forms of the Crystal defects (COP's) changed in their shape in such a way that they take on rounded shapes. Will on the Wafer then applied a gate oxide so this grows on the whole disc, especially on the treated, rounded places evenly and without noticeable bumps on the silicon layer. The As a result, gate oxide is also produced at these points of components and does not cause any failures in the Production.

Die Erfindung soll anhand der nachfolgenden Beispiele näher erläutert werden.The invention is illustrated by the following examples are explained.

Beispiel 1example 1

Ein aus dem CZ-Ziehverfahren und anschließendem Polieren erzeugter Siliciumwafer wurde für 15 Sekunden in eine Ätzlösung aus 49,35 Gew.-% HNO3, 0,75 Gew.-% HF und 49,9 Gew.-% H2O getaucht. Die Ätzlösung hatte eine Temperatur von 21°C.A silicon wafer produced from the CZ pulling process and subsequent polishing was immersed in an etching solution of 49.35% by weight HNO 3 , 0.75% by weight HF and 49.9% by weight H 2 O for 15 seconds. The etching solution had a temperature of 21 ° C.

Nach der Entnahme des Wafers aus der Ätzlauge wurde dieser einem mehrstufigem Standard-Reinigungsprozess unterzogen Zur Untersuchung des Ergebnisses wurde auf dem fertigen, getrockneten Wafer ein Gateoxid mit einer Dicke von 25 nm durch trockene Oxidation erzeugt. Nach einer anschließenden Abscheidung von phosphordotiertem Polysilicium wurden durch einen Photoprozess MOS-Testkondensatoren auf dem Wafer erzeugt und diese mittels eines Stromdichte-Stress-Tests auf ihr Durchbruchverhalten untersucht. After the wafer was removed from the caustic solution, it became subjected to a multi-stage standard cleaning process To examine the result, the finished, dried wafer a gate oxide with a thickness of 25 nm generated by dry oxidation. After a subsequent one Deposition of phosphorus-doped polysilicon was performed by generated a photoprocess MOS test capacitors on the wafer and this by means of a current density stress test on it Breakthrough behavior examined.  

Das Ergebnis ist in der Figur dargestellt. Deutlich ist zu erkennen, dass die erfindungsgemäß hergestellten Wafer im Bereich von 10-6 bis 10-5 C/cm2 eine starke Abnahme der frühen elektrischen Durchbrüche zeigen. Die Ausfallrate der Testkondensatoren in diesem kritischen Ladungsmengenbereich auf erfindungsgemäßen Wafern konnte gegenüber der auf unbehandelten Wafern von etwa 90% auf etwa 20% reduziert werden.The result is shown in the figure. It can clearly be seen that the wafers produced according to the invention show a strong decrease in the early electrical breakdowns in the range from 10 -6 to 10 -5 C / cm 2 . The failure rate of the test capacitors in this critical charge quantity range on wafers according to the invention could be reduced from about 90% to about 20% compared to that on untreated wafers.

VergleichsbeispielComparative example

Analog zu Beispiel 1 wurde als Referenz ein aus dem CZ- Ziehverfahren und anschließendem Polieren erzeugter Siliciumwafer verwendet. Dieser Wafer wurde jedoch nicht der erfindungsgemäßen Behandlung zugeführt.Analogously to Example 1, a reference from the CZ Drawing process and subsequent polishing Silicon wafer used. However, this wafer was not treatment according to the invention supplied.

Zur Untersuchung des fertigen, getrockneten Wafer wurde, analog zu Beispiel 1, ein Gateoxid mit einer Dicke von 25 nm durch trockene Oxidation erzeugt. Nach einer anschließenden Abscheidung von phosphordotiertem Polysilicium wurden durch einen Photoprozess MOS-Testkondensatoren auf dem Wafer erzeugt und diese mittels eines Stromdichte-Stress-Tests auf ihr Durchbruchverhalten untersucht.To examine the finished, dried wafer, analogous to Example 1, a gate oxide with a thickness of 25 nm generated by dry oxidation. After a subsequent one Deposition of phosphorus-doped polysilicon was performed by generated a photoprocess MOS test capacitors on the wafer and this by means of a current density stress test on it Breakthrough behavior examined.

Das Ergebnis ist in Figur (Referenz) dargestellt. Deutlich ist zu erkennen, dass die nicht dem erfindungsgemäßen Verfahren unterzogenen Wafer eine viel höhere Rate an frühen elektrischen Durchbrüche zeigen. Die Ausfallrate der Testkondensatoren im kritischen Ladungsmengenbereich lag bei etwa 90%.The result is shown in Figure (reference). Clear it can be seen that the not according to the invention Wafers underwent a much higher rate of early processing show electrical breakthroughs. The failure rate of the Test capacitors in the critical charge quantity range were included about 90%.

Claims (5)

1. Verfahren zur Herstellung eines Siliciumwafers, dadurch ge­ kennzeichnet, dass die an der Oberfläche der Wafer befindli­ chen COPs (crystal-originated particles) durch eine nassche­ mische Behandlung mit einer Ätze in ihrer Morphologie derart verändert werden, dass sie keinen störenden Einfluss auf die Güte eines aufzubringenden Gateoxids besitzen, wobei nach der nasschemischen Behandlung kein weiterer Materialabtrag größer als 1 µm er­ folgt.1. A method for producing a silicon wafer, characterized in that the COPs (crystal-originated particles) located on the surface of the wafers are changed in their morphology by a wet chemical treatment with an etching such that they have no disruptive influence on the Have the quality of a gate oxide to be applied, with no further material removal greater than 1 μm following the wet chemical treatment. 2. Verfahren zur Herstellung eines Siliciumwafers nach Anspruch 1, dadurch gekennzeichnet, dass die nasschemische Behandlung durch saure oder alkalische Lösungen aus der Gruppe enthal­ tend eine oder mehrere der Verbindungen HF, H2O2, HNO3, 1O2, O3, KOH, NaOH und H2O durchgeführt wird.2. A method for producing a silicon wafer according to claim 1, characterized in that the wet chemical treatment by acidic or alkaline solutions from the group contains one or more of the compounds HF, H 2 O 2 , HNO 3 , 1 O 2 , O 3 , KOH, NaOH and H 2 O is carried out. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Lösung aus 0,1 bis 10 Gew.-% HF, 10 bis 70 Gew.-% HNO3 und 20 bis 90 Gew.-% H2O besteht.3. The method according to claim 2, characterized in that the solution consists of 0.1 to 10 wt .-% HF, 10 to 70 wt .-% HNO 3 and 20 to 90 wt .-% H 2 O. 4. Verfahren zur Herstellung eines Siliciumwafers nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die nassche­ mische Behandlung für 1 bis 240 Sekunden durchgeführt wird.4. A method for producing a silicon wafer according to one of the Claims 1 to 3, characterized in that the wet mixing treatment is carried out for 1 to 240 seconds. 5. Verfahren zur Herstellung eines Siliciumwafers nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Ätz­ lösung eine Temperatur von 0 bis 80°C hat.5. A method for producing a silicon wafer according to a of claims 1 to 4, characterized in that the etching solution has a temperature of 0 to 80 ° C.
DE2000123012 2000-05-11 2000-05-11 Process for the production of a silicon wafer with morphologically modified crystal defects Expired - Lifetime DE10023012C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000123012 DE10023012C2 (en) 2000-05-11 2000-05-11 Process for the production of a silicon wafer with morphologically modified crystal defects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000123012 DE10023012C2 (en) 2000-05-11 2000-05-11 Process for the production of a silicon wafer with morphologically modified crystal defects

Publications (2)

Publication Number Publication Date
DE10023012A1 DE10023012A1 (en) 2001-11-29
DE10023012C2 true DE10023012C2 (en) 2002-03-14

Family

ID=7641607

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000123012 Expired - Lifetime DE10023012C2 (en) 2000-05-11 2000-05-11 Process for the production of a silicon wafer with morphologically modified crystal defects

Country Status (1)

Country Link
DE (1) DE10023012C2 (en)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 55-65465 A. In: Patent Abstracts of Japan *
US-Z: KIN-MAN BAE et.al.: In: Proceedings of the fifth International Symp. on High Purity Silicon V. Editors: Claeys, C.L. et.al., Pennington, NJ, USA, Electrochem.Soc.,1998, pp. 292-303. (Daten- bank STN, File INSPEC, AN: 6543308) *

Also Published As

Publication number Publication date
DE10023012A1 (en) 2001-11-29

Similar Documents

Publication Publication Date Title
DE69902494T2 (en) A method of manufacturing a single crystal silicon wafer, and a single crystal silicon wafer produced by the method
DE69431385T2 (en) Process for the production of silicon semiconductor wafers
DE19900091B4 (en) Method for eliminating ingrown defects that have arisen during silicon wafer production and annealing apparatus for carrying out the method
DE69515189T2 (en) SOI substrate and manufacturing method
DE69232347T2 (en) Process for treating a silicon substrate
DE112012002437B4 (en) Process for cleaning a semiconductor wafer
DE112005001487T5 (en) Formation of high K dielectric layers on smooth substrates
EP1160360A1 (en) Process for producting an epitaxial layer on a semiconductor wafer
DE69518418T2 (en) METHOD FOR PRODUCING A STRUCTURE WITH LOW CONCENTRATION DEFECTS WITH AN OXIDE LAYER BURNED IN A SEMICONDUCTOR SUBSTRATE
WO2003003430A2 (en) Film or layer made of semi-conductive material and method for producing said film or layer
DE60209064T2 (en) Silicon semiconductor substrate and methods for its production
DE112008000486T5 (en) Process for manufacturing a single crystal silicon wafer
DE68909481T2 (en) Silicon carbide diffusion tube for semiconductors.
DE60205316T2 (en) Semiconductor substrate made of silicon and process for its preparation
DE10340882A1 (en) Cleaning of annealed silicon wafer by oxidizing silicon wafer with ozonized water, and cleaning the oxidized silicon wafer with hydrofluoric acid
DE10236023A1 (en) Manufacturing process for silicon single crystal wafers and silicon single crystal wafers
DE10023012C2 (en) Process for the production of a silicon wafer with morphologically modified crystal defects
DE10148885A1 (en) A method of heat treating a semiconductor wafer and a semiconductor wafer manufactured by the same
DE60209988T2 (en) Seed crystal for the production of silicon single crystals and method for the production of silicon single crystals
DE69125498T2 (en) SEMICONDUCTOR DEVICE MANUFACTURING METHOD
WO2019081752A1 (en) 2-step dry-etching process for texturing crystalline silicon wafers
EP3701563B1 (en) Semiconductor wafer composed of monocrystalline silicon
DE112012003652B4 (en) Process for producing a silicon crystal
DE68921868T2 (en) Process for the production of a heterostructure.
DE60005541T2 (en) Process for the control of intermediate oxide in a monocrystalline / polycrystalline silicon intermediate layer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition