DE10021643A1 - Semiconductor of an MIS-type has a structure that stabilizes breakdown voltage and reduces resistance - Google Patents

Semiconductor of an MIS-type has a structure that stabilizes breakdown voltage and reduces resistance

Info

Publication number
DE10021643A1
DE10021643A1 DE10021643A DE10021643A DE10021643A1 DE 10021643 A1 DE10021643 A1 DE 10021643A1 DE 10021643 A DE10021643 A DE 10021643A DE 10021643 A DE10021643 A DE 10021643A DE 10021643 A1 DE10021643 A1 DE 10021643A1
Authority
DE
Germany
Prior art keywords
zone
offset
thin film
source
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10021643A
Other languages
German (de)
Inventor
Gen Tada
Akio Kitamura
Masaru Saito
Naoto Fujishima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE10021643A1 publication Critical patent/DE10021643A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

The MIS semiconductor device has a substrate (1) with a base zone (2) of one type and an offset zone (3) of a second type. An impregnated source zone (5) is set into the base zone and a drain zone (6) is set in the offset zone. A gate zone (7) bridges the base and the source zone and has a gate electrode (9).A thin film (10) has a number of diodes (10).

Description

Die vorliegende Erfindung betrifft MIS-Halbleiter-Bauelemente (Bauelemente mit isoliertem Gate), wie etwa laterale Leistungs-MOSFETs, deren Hauptstromweg in Lateralrichtung verläuft. Genauer gesagt bezieht sich die Erfindung auf den Aufbau solch eines Bauelements, der es ermöglicht, die Durchbruchsspannung des Bauelements zu stabilisieren und seinen Durchlaßwiderstand zu senken.The present invention relates to MIS semiconductor devices (insulated gate devices), such as lateral power MOSFETs whose main current path is in the lateral direction. More accurate said the invention relates to the construction of such a component, which enables the Breakdown voltage to stabilize the device and its forward resistance reduce.

Sogenannte laterale Leistungs-MOSFETs, deren Hauptstromweg in ihrer lateralen Richtung verläuft, werden durch Planardiffusion von der Oberfläche eines Halbleitersubstrats hergestellt. Ein lateraler Leistungs-MOSFET zeichnet sich dadurch aus, daß bei ihm eine sogenannte RESURF- Technik (Technik mit reduziertem elektrischen Oberflächenfeld) oder eine ähnliche Technik verwendet wird, um die Verarmungsschicht, die von einer Sperrvorspannung zwischen Source und Drain eines solchen MOSFETs verursacht wird, in dessen Lateralrichtung auszudehnen, so daß eine bestimmte Durchbruchsspannung sichergestellt werden kann. Da der laterale Leistungs- MOSFET in einem typischen IC-Prozeß hergestellt wird, sind monolithische Leistungs-ICs, bei denen eine Steuerschaltung und ein lateraler Leistungs-MOSFET integriert sind, auf den Markt gekommen.So-called lateral power MOSFETs, whose main current path is in their lateral direction are produced by planar diffusion from the surface of a semiconductor substrate. A lateral power MOSFET is characterized by the fact that it has a so-called RESURF Technique (technique with reduced electrical surface field) or a similar technique is used to deplete the layer by a reverse bias between source and drain of such a MOSFET is caused to expand in the lateral direction thereof that a certain breakdown voltage can be ensured. Since the lateral power MOSFETs manufactured in a typical IC process are monolithic power ICs which a control circuit and a lateral power MOSFET are integrated, on the market came.

Fig. 19 zeigt einen Querschnitt eines solchen lateralen Leistungs-MOSFETs, und zwar eines n- Kanal-MOSFETs, wie er in der Druckschrift US 4,811,075 offenbart ist und nachfolgend als "MOSFET I" angesprochen wird. Fig. 19 shows a cross section of such a lateral power MOSFET, namely an n-channel MOSFET, as is disclosed in the publication US 4,811,075 and referred to as "MOSFET I" is addressed as.

Wie in Fig. 19 gezeigt, enthält der MOSFET I ein p-Substrat 101 mit hohem spezifischen Widerstand von etwa 125 Ω.cm; eine n-Offsetzone 103 im Oberflächenbereich des Substrats 101, eine p-Basiszone 102 im Oberflächenbereich des Substrats 101, die in ihrem Oberflächen­ bereich eine n+-Sourcezone 105 enthält und in dem Bereich, der sich zwischen der Sourcezone 105 und der Offsetzone 103 erstreckt, einen Kanalabschnitt aufweist; eine p-Offsetzone 104 im Oberflächenbereich der Offsetzone 103, deren, der Offsetzone 104, Potential auf das Source­ potential festgelegt ist; eine n+-Drainzone 106 im Oberflächenbereich der Offsetzone 103 die, die Drainzone 106, von der Sourcezone 105 um etwa 80 µm beabstandet ist; einen Feldoxidfilm 108 auf der Offsetzone 104; einen Gateoxidfilm 107 auf dem Kanalabschnitt der Basiszone 102; eine Gateelektrode 109 auf dem Gateoxidfilm 107; eine Sourceelektrode 111 auf der Sourcezone 105; eine Drainelektrode 112 auf der Drainzone 106; einen Zwischenschichtfilm 113; und einen Schutzfilm 114. Die Offsetzone 103 ist in Richtung auf die Sourcezone 105 verlängert. Eine p+- Zone ist auf der Basiszone 102 zur Sicherstellung eines ohmschen Kontakts für die Basiszone 102 angeordnet. As shown in Fig. 19, the MOSFET I includes a p-type substrate 101 with a high resistivity of about 125 Ω.cm; an n offset zone 103 in the surface area of the substrate 101 , a p base zone 102 in the surface area of the substrate 101 , which contains an n + source zone 105 in its surface area and in the area which extends between the source zone 105 and the offset zone 103 , has a channel section; a p-offset zone 104 in the surface area of the offset zone 103 , the offset zone 104 , the potential of which is set to the source potential; an n + drain zone 106 in the surface area of the offset zone 103 which, the drain zone 106 , is spaced from the source zone 105 by about 80 μm; a field oxide film 108 on the offset zone 104 ; a gate oxide film 107 on the channel portion of the base region 102 ; a gate electrode 109 on the gate oxide film 107 ; a source electrode 111 on the source region 105 ; a drain electrode 112 on drain zone 106 ; an interlayer film 113 ; and a protective film 114 . The offset zone 103 is extended in the direction of the source zone 105 . A p + zone is arranged on the base zone 102 to ensure ohmic contact for the base zone 102 .

Wenn eine Sperrspannung zwischen Sourceelektrode 111 und Drainelektrode 112 angelegt wird, dehnen sich eine Verarmungsschicht von dem pn-Zonenübergang zwischen dem Substrat 101 und der Offsetzone 103 sowie eine Verarmungsschicht von dem pn-Zonenübergang zwischen der Offsetzone 103 und der Offsetzone 104 aus. Der MOSFET I ist so ausgebildet, daß sich diese beiden Verarmungsschichten in gut ausgewogener Weise ausdehnen und sich miteinander verbinden, um das elektrische Feld zu entspannen und dadurch eine hohe Durchbruchsspannung zu gewährleisten. Die Äquipotentiallinien bei angelegten 750 V sind in Fig. 19 in Stufen von 150 V dargestellt.When a reverse voltage is applied between the source electrode 111 and the drain electrode 112 , a depletion layer extends from the pn-zone junction between the substrate 101 and the offset zone 103 and a depletion layer from the pn-zone junction between the offset zone 103 and the offset zone 104 . The MOSFET I is designed such that these two depletion layers expand in a well-balanced manner and connect to one another in order to relax the electrical field and thereby ensure a high breakdown voltage. The equipotential lines at 750 V applied are shown in FIG. 19 in steps of 150 V.

Normalerweise sind tatsächliche laterale Leistungs-MOSFET-Produkte in einem Kunststoffgehäuse untergebracht. Ionische bzw. geladene Partikel (Ionen 115 oder elektrische Ladungen) in dem Kunststoffgehäuse eines solchen MOSFETs verursachen die nachfolgend beschriebenen uner­ wünschten Erscheinungen.Actual lateral power MOSFET products are typically packaged in a plastic package. Ionic or charged particles (ions 115 or electrical charges) in the plastic housing of such a MOSFET cause the undesirable phenomena described below.

Wenn eine hohe Spannung, insbesondere bei hoher Temperatur, zwischen Source und Drain des in einem Kunststoffgehäuse untergebrachten MOSFETs angelegt wird, werden positive Ionen 115a und positive elektrische Ladungen in dem Kunststoffgehäuse zur Sourceelektrode 111 hingezogen, während negative Ionen 115b und negative elektrische Ladungen in dem Kunststoff­ gehäuse zur Drainelektrode 112 hingezogen werden. Als Folge davon bilden der Schutzfilm 114, der Zwischenschichtfilm 113 und der Feldoxidfilm 108 in dem Abschnitt, zu dem positive Ionen 115a und positive elektrische Ladungen gezogen werden, einen Kondensator, auf dessen Substratseite negative elektrische Ladungen 115c induziert werden, wie in Fig. 20 dargestellt. Die induzierten negativen elektrischen Ladungen 115c verändern den Leitungstyp eines Teiles der Offsetzone 104 von p-leitend zu n-leitend. In dem Abschnitt, auf den die negativen Ionen 115b und die negativen elektrischen Ladungen gezogen werden, werden positive elektrische Ladungen 115d induziert, wie ebenfalls in Fig. 20 gezeigt. Die induzierten positiven elektrischen Ladungen 115d machen einen Teil der p-Offsetzone 104 dicker. Daher verformt sich die ursprüngliche p- Offsetzone 104 zu einer p-Offsetzone 104a. die Verformung der Offsetzone 104 verursacht ein Ungleichgewicht zwischen den sich ausdehnenden Verarmungsschichten, ein lokal starkes elektrisches Feld sowie eine Verringerung der Durchbruchsspannung zwischen Source und Drain.If a high voltage, in particular at high temperature, is applied between the source and drain of the MOSFET housed in a plastic housing, positive ions 115 a and positive electrical charges in the plastic housing are attracted to the source electrode 111 , while negative ions 115 b and negative electrical charges in the plastic housing are drawn to the drain electrode 112 . As a result, the protective film 114 , the interlayer film 113 and the field oxide film 108 in the section to which positive ions 115 a and positive electric charges are drawn form a capacitor, on the substrate side of which negative electric charges 115 c are induced, as shown in FIG. 20 shown. The induced negative electrical charges 115 c change the conductivity type of a part of the offset zone 104 from p-type to n-type. In the section to which the negative ions 115 b and the negative electric charges are drawn, positive electric charges 115 d are induced, as also shown in FIG. 20. The induced positive electrical charges 115 d make part of the p-offset zone 104 thicker. Therefore, the original p-offset zone 104 deforms to a p-offset zone 104 a. the deformation of the offset zone 104 causes an imbalance between the expanding depletion layers, a locally strong electric field and a reduction in the breakdown voltage between source and drain.

Bei dem MOSFET I von Fig. 19 ist der Hauptstromweg zwischen Source und Drain im Einschalt­ zustand die n-Offsetzone 103. Da jedoch die p-Offsetzone 104 im Oberflächenbereich der n- Offsetzone 103 ausgebildet ist, um eine Verarmung bei Anliegen einer Sperrvorspannung zu unterstützen, wird der Hauptstromweg leicht abgeschnürt (JFET-Effekt), wenn die Drainspannung steigt, wodurch der Durchlaßwiderstand zunimmt.In the MOSFET I of FIG. 19, the main current path between the source and drain in the on state is the n-offset zone 103 . However, since the p-offset zone 104 is formed in the surface area of the n-offset zone 103 to support depletion when reverse bias is applied, the main current path is easily cut off (JFET effect) as the drain voltage increases, thereby increasing the forward resistance.

Fig. 21 zeigt eine Querschnittsansicht eines zweiten herkömmlichen lateralen Leistungs-MOSFETs (MOSFET II) mit eingezeichneten Äquipotentiallinien. Der MOSFET II hat einen Aufbau, der sich von dem MOSFET I in Fig. 19 dadurch unterscheidet, daß die p-Offsetzone 104 weggelassen ist. Da bei dem MOSFET II keine p-Offsetzone vorhanden ist, wird der Hauptstromweg schwerlich abgeschnürt und sein Durchlaßwiderstand auf einem niedrigen Wert gehalten. Da jedoch ein pn- Zonenübergang lediglich zwischen dem p-Substrat und der n-Offsetzone gebildet wird, verarmt die n-Offsetzone bei Anlegen einer Sperrvorspannung nicht leicht. Die Durchbruchsspannung des MOSFET II liegt bei etwa 450 V und ist niedriger als diejenige des MOSFET I. Fig. 21 is a cross-sectional view showing a second conventional lateral power MOSFETs (MOSFET II) with equipotential lines. The MOSFET II has a structure that differs from the MOSFET I in FIG. 19 in that the p-offset zone 104 is omitted. Since there is no p-offset zone in MOSFET II, the main current path is hardly cut off and its on-state resistance is kept low. However, since a pn-zone transition is only formed between the p-substrate and the n-offset zone, the n-offset zone does not easily become depleted when a reverse bias is applied. The breakdown voltage of MOSFET II is around 450 V and is lower than that of MOSFET I.

Die oben erläuterten Probleme der herkömmlichen lateralen Leistungs-MOSFETs lassen sich wie folgt zu zwei Problemen zusammenfassen.The problems of the conventional lateral power MOSFETs explained above can be solved like follows into two problems.

Erstes ProblemFirst problem

Wenn bei hoher Temperatur eine hohe Spannung zwischen Source und Drain des MOSFET I, der an einem Kunststoffgehäuse untergebracht ist, angelegt wird, werden Ionen und elektrische Ladungen in dem Kunststoffgehäuse zur Sourceelektrode und zur Drainelektrode gezogen und dort konzentriert. Die konzentrierten Ionen und elektrischen Ladungen induzieren elektrische Ladungen jeweils entgegengesetzter Polarität an der Substratseite des Kondensators, der von dem Schutzfilm und dergleichen Elementen gebildet wird. Die induzierten elektrischen Ladungen verformen die p-Offsetzone und bewirken ein Ungleichgewicht der Verarmung sowie eine Senkung der Durchbruchsspannung zwischen Source und Drain.If at high temperature a high voltage between the source and drain of the MOSFET I, the is housed on a plastic case, is applied, ions and electrical Charges are drawn in the plastic housing to the source electrode and to the drain electrode and concentrated there. The concentrated ions and electrical charges induce electrical Charges of opposite polarity on the substrate side of the capacitor, the the protective film and the like are formed. The induced electrical charges deform the p-offset zone and cause an imbalance of depletion and a Lower breakdown voltage between source and drain.

Zweites ProblemSecond problem

Da bei dem MOSFET I der Hauptstromweg im Einschaltzustand die n-Offsetzone zwischen dem p- Substrat und der p-Offsetzone ist, wird dieser Hauptstromweg bei zunehmender Drainspannung leicht abgeschnürt und der Durchlaßwiderstand erhöht. Beim MOSFET II, bei dem die p-Offset­ zone des MOSFETs I entfallen ist, wird die n-Offsetzone bei angelegter Sperrvorspannung schwer verarmt und eine Senkung der Durchbruchsspannung verursacht.Since the main current path of the MOSFET I when switched on, the n-offset zone between the p- Substrate and the p-offset zone, this main current path becomes with increasing drain voltage slightly pinched off and the forward resistance increased. For MOSFET II, where the p offset zone of the MOSFET I is omitted, the n-offset zone becomes difficult when the reverse bias is applied impoverished and caused a breakdown of the breakdown voltage.

Angesichts dieses Standes der Technik besteht eine Aufgabe der vorliegenden Erfindung darin, ein mit geringen Herstellungskosten herstellbares Halbleiterbauelement zu schaffen, bei dem die oben beschriebenen Probleme beseitigt sind und eine Verringerung der Durchbruchsspannung verhindert wird.In view of this prior art, it is an object of the present invention to to create a semiconductor device producible with low manufacturing costs, in which the Problems described above are eliminated and a breakdown voltage reduction is prevented.

Diese Aufgabe wird erfindungsgemäß durch ein Halbleiter-Bauelement gemäß den Patentansprü­ chen 1 und 4 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteran­ sprüche.According to the invention, this object is achieved by a semiconductor component according to the patent claims Chen 1 and 4 solved. Advantageous developments of the invention are the subject of the Unteran claims.

Der spiralförmige Dünnfilm aus Polysilicium (Spiraldünnfilm) auf der Feldplatte zwischen der Sourceelektrode und der Drainelektrode kann aus vielen in Reihe geschalteten pn-Dioden, einem Dünnfilm mit einem hohen spezifischen Widerstand von mehr als etlichen MΩ oder mehreren pn- Dioden und einem Dünnfilm mit hohem spezifischen Widerstand gebildet werden. Das Halbleiter- Bauelement kann einen oder mehrere dieser Spiraldünnfilme aus Polysilicium enthalten.The spiral thin film made of polysilicon (spiral thin film) on the field plate between the The source electrode and the drain electrode can consist of many pn diodes, one in series Thin film with a high resistivity of more than several MΩ or more pn- Diodes and a thin film with high resistivity are formed. The semiconductor The device may contain one or more of these spiral thin films made of polysilicon.

Wenn eine Sperrspannung zwischen Source und Drain angelegt wird, fließt ein Sperrsättigungs­ strom der pn-Dioden oder ein Widerstandsstrom durch den Spiraldünnfilm, als dessen Folge ein nahezu gleichförmiger Potentialgradient über den Dünnfilm erhalten wird. When a reverse voltage is applied between source and drain, reverse saturation flows current of the pn diodes or a resistance current through the spiral thin film, as a result almost uniform potential gradient is obtained over the thin film.  

Bei einem praktischen Bauelement wirkt der auf einer Feldoxidplatte angeordnete Dünnfilm mit einer bestimmten Breite und spiralförmig mit einem bestimmten Abstand zwischen benachbarten Windungen gewickelte Dünnfilm als eine Feldplatte, deren lokales Potential sich mit jeder Windung ändert. Da sich das lokale Potential des Substrats unter einer jeweiligen Position des Spiraldünnfilms zwangsweise dem lokalen Potential des Spiraldünnfilms an der jeweiligen Position infolge des Feldplatteneffekts anschließt, ist der Potentialgradient über die Verarmungsschicht nahezu gleichförmig. Da außerdem der Spiraldünnfilm Abschirmungseffekte gegenüber Störun­ gen, etwa Ionen und elektrischen Ladungen im Kunststoffgehäuse des Halbleiter-Bauelements, aufweist, treten selbst bei Anlegen einer hohen Spannung bei hoher Temperatur kaum Schwan­ kungen der Durchbruchsspannung auf. Somit wird ein sehr zuverlässiges Halbleiter-Bauelement erhalten.In a practical component, the thin film arranged on a field oxide plate contributes a certain width and spiral with a certain distance between neighboring ones Coils wound thin film as a field plate, the local potential of which is different with each Turn changes. Since the local potential of the substrate is below a respective position of the Spiral thin film forces the local potential of the spiral thin film at the respective position due to the field plate effect, the potential gradient is across the depletion layer almost uniform. In addition, since the spiral thin film shielding effects against interference conditions, such as ions and electrical charges in the plastic housing of the semiconductor component, exhibits hardly any swan even when a high voltage is applied at a high temperature breakdown voltage. This makes it a very reliable semiconductor device receive.

Da der Spiraldünnfilm aus Polysilicium als Feldplatte wirkt, kann die Dotierstoffkonzentration in der p-Offsetzone, die zu einer Erhöhung des Durchlaßwiderstands führt, geringer als die optimale Konzentration sein, bei der ohne Vorsehen des Spiraldünnfilms eine bestimmte Durchbruchsspan­ nung gewährleistet ist. Fig. 22 zeigt mit einer Gruppe von Kurven die Abhängigkeit der Durch­ bruchsspannung und des Durchlaßwiderstands von der p-Dotierstoffkonzentration im Oberflä­ chenabschnitt einer n-Offsetzone, deren n-Dotierstoffkonzentration 3 × 1016 cm3 beträgt. Fig. 23 zeigt eine Gruppe von Kurven, die die Abhängigkeit der Durchbruchsspannung und des Durch­ laßwiderstands von der p-Dotierstoffkonzentration im Oberflächenabschnitt einer n-Offsetzone wiedergeben, deren n-Dotierstoffkonzentration 7 × 1016 cm-3 beträgt. In diesen Figuren stellt Bvdss die Durchbruchsspannung dar, während Ron der Durchlaßwiderstand ist. Bvdss (w/o FP) stellt die Durchbruchsspannung des herkömmlichen Bauelements ohne jeglichen Spiraldünnfilm dar. Bvdss (w FP) stellt die Durchbruchsspannung des Bauelements mit einem Spiraldünnfilm gemäß der Erfindung dar.Since the spiral thin film made of polysilicon acts as a field plate, the dopant concentration in the p-offset zone, which leads to an increase in the forward resistance, can be lower than the optimal concentration at which a certain breakdown voltage is ensured without the spiral thin film being provided. Fig. 22 shows with a group of curves the dependence of the breakdown voltage and the on resistance of the p-dopant concentration in the surface section of an n-offset zone, the n-dopant concentration of 3 × 10 16 cm 3 . Fig. 23 shows a group of curves showing the dependence of the breakdown voltage and the on resistance of the p-dopant concentration in the surface section of an n-offset zone, the n-dopant concentration of which is 7 × 10 16 cm -3 . In these figures, Bvdss represents the breakdown voltage, while Ron is the forward resistance. Bvdss (w / o FP) represents the breakdown voltage of the conventional device without any spiral thin film. Bvdss (w FP) represents the breakdown voltage of the device with a spiral thin film according to the invention.

Fig. 23 zeigt, daß eine gewünschte Durchbruchsspannung erzielt werden kann, indem p-Dotier­ stoff in den Oberflächenabschnitt der n-Offsetzone in einer Konzentration diffundiert wird, die den Leitungstyp dieses Oberflächenabschnitts nicht zur p-Leitung umkehrt. Wenn die n-Offset­ zone schwächer und flacher dotiert wird (der in Fig. 23 gezeigte Fall), kann eine gewünschte Durchbruchsspannung ohne Vorsehen irgendeiner p-Offsetzone gewährleistet werden. Fig. 23 shows that a desired breakdown voltage can be obtained by diffusing p-type impurity into the surface portion of the n-offset zone in a concentration that does not reverse the conductivity type of this surface portion to the p-type line. If the n-offset zone is doped weaker and flatter (the case shown in FIG. 23), a desired breakdown voltage can be ensured without the provision of any p-offset zone.

Anders ausgedrückt, der Spiraldünnfilm aus Polysilicium ermöglicht eine Verringerung der Konzentration der p-Offsetzone, die den Durchlaßwiderstand erhöht, wodurch der Widerstand der p-Offsetzone wesentlich verringert wird und ein Halbleiter-Bauelement mit niedrigem Durchlaß­ widerstand realisiert wird.In other words, the spiral thin film made of polysilicon enables a reduction in the Concentration of the p-offset zone, which increases the forward resistance, thereby increasing the resistance of the p-offset zone is significantly reduced and a semiconductor device with low pass resistance is realized.

Der Sättigungsstrom der pn-Dioden und/oder der durch den Dünnfilmwiderstand fließende Strom, der auftritt, wenn eine Sperrspannung zwischen der Sourceelektrode und der Drainelektrode angelegt wird, ermöglicht es, einen nahezu gleichförmigen Potentialgradienten über den auf dem Feldoxidfilm zwischen der Sourceelektrode und der Drainelektrode gebildeten Spiraldünnfilm zu erhalten, das lokale Potential des Substrats mit dem lokalen Potential des Spiraldünnfilms gleich zu machen und eine stabile Durchbruchsspannung zu erhalten. The saturation current of the pn diodes and / or the current flowing through the thin film resistor, which occurs when a reverse voltage between the source electrode and the drain electrode is applied, it enables an almost uniform potential gradient over the on the Field oxide film formed between the source electrode and the drain electrode spiral thin film obtained, the local potential of the substrate is equal to the local potential of the spiral thin film to make and maintain a stable breakdown voltage.  

Da außerdem der Spiraldünnfilm Abschirmungseffekte gegenüber Störungen, etwa Ionen und elektrische Ladungen in dem Kunststoffgehäuse des Halbleiter-Bauelements, aufweist, treten kaum Abweichungen der Durchbruchsspannung auf, selbst wenn eine hohe Spannung bei hoher Temperatur angelegt wird. Somit wird ein sehr zuverlässiges Halbleiter-Bauelement erhalten.Since the spiral thin film also shields against interference such as ions and has electrical charges in the plastic housing of the semiconductor component hardly any deviations in the breakdown voltage, even if a high voltage at high Temperature is applied. A very reliable semiconductor component is thus obtained.

Da der Spiraldünnfilm aus Polysilicium als eine Feldplatte wirkt, kann die Dotierstoffkonzentration in der p-Offsetzone, die den Durchlaßwiderstand erhöht, kleiner als die optimale Konzentration sein, bei der eine bestimmte Durchbruchsspannung ohne Vorsehen des Polysiliciumdünnfilms sichergestellt ist.Since the spiral thin film made of polysilicon acts as a field plate, the dopant concentration can in the p-offset zone, which increases the forward resistance, less than the optimal concentration at which a certain breakdown voltage without providing the polysilicon thin film is ensured.

Da der Widerstand der n-Offsetzone, die den Hauptstromweg des Halbleiter-Bauelements im Einschaltzustand darstellt, wesentlich verringert ist, wird der Durchlaßwiderstand des Halbleiter- Bauelements reduziert. Im einzelnen zeigen die Fig. 22 und 23, daß der Durchlaßwiderstand um etwa 40% verringert werden kann. Da bei gleichen Durchlaßwiderständen die Fläche des Leistungs-MOSFETs um etwa 40% verringert werden kann, können die Kosten des Halbleiter- Bauelements erheblich verringert werden.Since the resistance of the n-offset zone, which represents the main current path of the semiconductor component in the on state, is significantly reduced, the on-resistance of the semiconductor component is reduced. Specifically, FIGS. 22 and 23 that the on-resistance can be reduced by about 40%. Since the area of the power MOSFET can be reduced by approximately 40% with the same forward resistances, the cost of the semiconductor component can be considerably reduced.

Weitere Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele unter Bezugnahme auf die beiliegenden Zeich­ nungen. Es zeigen:Further advantages and features of the present invention result from the following Description of preferred embodiments with reference to the accompanying drawings mentions. Show it:

Fig. 1 eine Draufsicht auf ein Halbleiter-Bauelement gemäß einem ersten Ausführungsbeispiel der Erfindung, Fig. 1 is a plan view of a semiconductor device according to a first embodiment of the invention,

Fig. 2 einen Querschnitt längs der Linie A-A' in Fig. 1, Fig. 2 is a cross section along the line AA 'in Fig. 1,

Fig. 3 eine Draufsicht auf ein Halbleiter-Bauelement gemäß einem zweiten Ausführungsbei­ spiel der Erfindung, Fig. 3 is a plan view of a semiconductor device according to a second Ausführungsbei game of the invention,

Fig. 4 einen Querschnitt längs der Linie A-A' in Fig. 3, Fig. 4 is a cross section along the line AA 'in Fig. 3,

Fig. 5 eine Draufsicht auf ein Halbleiter-Bauelement gemäß einem dritten Ausführungsbeispiel der Erfindung, Fig. 5 is a plan view of a semiconductor device according to a third embodiment of the invention,

Fig. 6 einen Querschnitt längs der Linie A-A' in Fig. 5, Fig. 6 shows a cross section along the line AA 'in Fig. 5,

Fig. 7 eine Draufsicht auf ein Halbleiter-Bauelement gemäß einem vierten Ausführungsbeispiel der Erfindung, Fig. 7 is a plan view of a semiconductor device according to a fourth embodiment of the invention,

Fig. 8 einen Querschnitt längs der Linie A-A' in Fig. 7, Fig. 8 is a cross section along the line AA 'in Fig. 7,

Fig. 9 eine Draufsicht auf ein Halbleiter-Bauelement gemäß einem fünften Ausführungsbei­ spiel der Erfindung, Fig. 9 is a plan view of a semiconductor device according to a fifth Ausführungsbei game of the invention,

Fig. 10 einen Querschnitt längs der Linie A-A' in Fig. 9, Fig. 10 is a cross section along the line AA 'in Fig. 9,

Fig. 11 eine Draufsicht auf ein Halbleiter-Bauelement gemäß einem sechsten Ausführungsbei­ spiel der Erfindung, Fig. 11 is a plan view of a semiconductor device according to a sixth Ausführungsbei game of the invention,

Fig. 12 einen Querschnitt längs der Linie A-A' in Fig. 11, Fig. 12 is a cross section along the line AA 'in Fig. 11,

Fig. 13 bis 18 jeweils eine Querschnittsansicht des ersten, des zweiten, des dritten, des vierten, des fünften bzw. des sechsten Ausführungsbeispiels mit eingezeichneten Äquipotentiallinien über das Halbleiter-Bauelement bei einer zwischen Source und Drain angelegten Sperrspannung von 750 V, Figs. 13 to 18 are each a cross sectional view of the first, second, third, fourth, fifth and sixth exemplary embodiment with equipotential lines on the semiconductor device at an applied between source and drain blocking voltage of 750 V,

Fig. 19 eine Querschnittsansicht des MOSFETs I im Ausgangszustand mit eingezeichneten Äquipotentiallinien, Fig. 19 is a cross-sectional view of the MOSFET I in the initial state with equipotential lines,

Fig. 20 eine Querschnittsansicht des MOSFETs I im Zustand mit geänderter Durchbruchsspan­ nung, Fig. 20 is a cross-sectional view of the MOSFET I voltage in the state with a different breakdown chip,

Fig. 21 eine Querschnittsansicht des MOSFETs II mit eingezeichneten Äquipotentiallinien, Fig. 21 is a cross-sectional view of the MOSFET II with equipotential lines,

Fig. 22 eine Gruppe von Kurven, die die Abhängigkeit der Durchbruchsspannung und des Durchlaßwiderstands von der p-Dotierstoffkonzentration im Oberflächenabschnitt einer n-Offsetzone mit einer n-Dotierstoffkonzentration von 3 × 1016 cm-3 wiedergeben, Fig. 22 is a set of curves representing the dependency of the breakdown voltage and the ON resistance of the p-dopant concentration in the surface portion of an n-offset region having a n-type dopant concentration of 3 x 10 16 cm -3,

Fig. 23 eine Gruppe von Kurven, die die Abhängigkeit der Durchbruchsspannung und des Durchlaßwiderstands von der p-Dotierstoffkonzentration im Oberflächenabschnitt einer n-Offsetzone mit einer n-Dotierstoffkonzentration von 7 × 1016 cm-3 wiedergeben, und Fig. 23 is a set of curves representing the dependency of the breakdown voltage and the ON resistance of the p-dopant concentration in the surface portion of an n-offset region having a n-type dopant concentration of 7 × 10 16 cm -3, and

Fig. 24 bis 26 jeweils eine Draufsicht auf einen Spiraldünnfilm eines Halbleiter-Bauelements gemäß einem siebten, achten bzw. neunten Ausführungsbeispiel der Erfindung. Figs. 24 to 26 each a plan view of a spiral thin film of a semiconductor device according to a seventh, eighth and ninth embodiment of the invention.

Erstes AusführungsbeispielFirst embodiment

Unter Bezugnahme auf die Fig. 1 und 2 wird nun ein erstes Ausführungsbeispiel der Erfindung beschrieben. Das Bauelement dieses ersten Ausführungsbeispiels enthält ein p-Substrat 1 mit hohem spezifischen Widerstand von etwa 125 Ω.cm; eine n-Offsetzone 3 im Oberflächenbereich des Substrats 1; eine p-Basiszone 2 im Oberflächenbereich des Substrats 1, die eine n+-Source­ zone 5 in ihrem Oberflächenbereich enthält, wobei die Basiszone 2 in ihrem Abschnitt, der sich zwischen der Sourcezone 5 und der Offsetzone 3 erstreckt, einen Kanalabschnitt aufweist; eine p-Offsetzone 4 im Oberflächenbereich der n-Offsetzone 3, deren, der Offsetzone 4, Potential auf das Sourcepotential fixiert ist; eine n+-Drainzone 6 im Oberflächenbereich der Offsetzone 3, die, die Drainzone 6, von der Sourcezone 5 um etwa 80 µm beabstandet ist; einen Feldoxidfilm 8 auf der Offsetzone 4; einen Gateoxidfilm 7 auf dem Kanalabschnitt der Basiszone 2; eine Gateelek­ trode 9 auf dem Gateoxidfilm 7; eine Sourceelektrode 11 auf der Sourcezone 5; eine Drainelek­ trode 12 auf der Drainzone 6; einen Zwischenschichtfilm 13; und einen Schutzfilm 14. Die n- Offsetzone 3 ist zur Sourcezone 5 hin verlängert. Ionen 15 (oder elektrische Ladungen), die in Fig. 2 gezeigt sind, sind in dem Kunststoffgehäuse des Bauelements enthalten. Eine p+-Zone ist in der Basiszone 2 zur Gewährleistung eines ohmschen Kontakts für die Basiszone 2 angeordnet.A first embodiment of the invention will now be described with reference to FIGS. 1 and 2. The component of this first exemplary embodiment contains a p-substrate 1 with a high specific resistance of approximately 125 Ω.cm; an n offset zone 3 in the surface area of the substrate 1 ; ap base zone 2 in the surface region of the substrate 1 , which contains an n + source zone 5 in its surface region, the base zone 2 having a channel portion in its section which extends between the source zone 5 and the offset zone 3 ; a p-offset zone 4 in the surface area of the n-offset zone 3 , the offset zone 4 , the potential of which is fixed to the source potential; an n + drain zone 6 in the surface region of the offset zone 3 , which, the drain zone 6 , is spaced from the source zone 5 by about 80 μm; a field oxide film 8 on the offset zone 4 ; a gate oxide film 7 on the channel portion of the base zone 2 ; a gate electrode 9 on the gate oxide film 7 ; a source electrode 11 on the source zone 5 ; a drain electrode 12 on the drain zone 6 ; an interlayer film 13 ; and a protective film 14 . The n offset zone 3 is extended towards the source zone 5 . Ions 15 (or electrical charges) shown in Fig. 2 are contained in the plastic housing of the device. A p + zone is arranged in base zone 2 to ensure ohmic contact for base zone 2 .

Ein spiralförmiger Dünnfilm 10 (Spiraldünnfilm) aus Polysilicium ist auf dem Feldoxidfilm 8 angeordnet. Das eine Ende des Spiraldünnfilms 10 ist mit der Drainelektrode 12, das andere Ende mit der Sourceelektrode 11 verbunden. Wie aus der vergrößerten Darstellung rechts in Fig. 1 ersichtlich, enthält der Spiraldünnfilm 10 etwa 200 in Reihe geschaltete pn-Dioden 16. Da die Durchbruchsspannung einer pn-Diode 16 etwa 5 V beträgt, ergibt sich die Durchbruchsspannung des Spiraldünnfilms 10 insgesamt zu 5 V × 200 = 1000 V.A spiral thin film 10 (spiral thin film) made of polysilicon is arranged on the field oxide film 8 . One end of the spiral thin film 10 is connected to the drain electrode 12 , the other end to the source electrode 11 . As can be seen from the enlarged illustration on the right in FIG. 1, the spiral thin film 10 contains approximately 200 pn diodes 16 connected in series. Since the breakdown voltage of a pn diode 16 is approximately 5 V, the breakdown voltage of the spiral thin film 10 results in a total of 5 V × 200 = 1000 V.

Wie in Fig. 2 gezeigt, erscheinen im Querschnitt sechs Windungen des Spiraldünnfilms 10 in einem bestimmten Abstand auf dem Feldoxidfilm 8. Wenn eine Sperrspannung (750 V in diesem Fall) zwischen Source und Drain angelegt wird, wird die Source mit 0 V und die Drain mit 750 V vorgespannt. Eine Spannungsdifferenz von etwa 150 V tritt über einer Windung des Spiraldünn­ films 10 infolge des Spannungsabfalls auf, der von dem Sättigungsstrom der pn-Dioden in dem Spiraldünnfilm 10 zwischen Source und Drain verursacht wird.As shown in FIG. 2, six turns of the spiral thin film 10 appear in cross section at a certain distance on the field oxide film 8 . When a reverse voltage (750 V in this case) is applied between the source and drain, the source is biased at 0 V and the drain is biased at 750 V. A voltage difference of about 150 V occurs across one turn of the spiral thin film 10 due to the voltage drop caused by the saturation current of the pn diodes in the spiral thin film 10 between the source and drain.

Fig. 13 ist eine Querschnittsansicht, die Äquipotentiallinien über dem Bauelement des ersten Ausführungsbeispiels für den Fall einer Sperrspannung von 750 V zwischen Source und Drain zeigt. In der Figur stellen die Äquipotentiallinien für die Potentiale 0 V und 750 V (durch dicke Linien dargestellt) zugleich die Verarmungsschichtränder dar. Fig. 13 is a cross sectional view showing equipotential lines over the device of the first embodiment for the case of a blocking voltage of 750 V between source and drain. In the figure, the equipotential lines for the potentials 0 V and 750 V (represented by thick lines) also represent the depletion layer edges.

Bei dem Bauelement des ersten Ausführungsbeispiels mit dem Spiraldünnfilm 10, ist das lokale Potential an einer jeweiligen Stelle auf dem Substrat 1 nahezu gleich demjenigen an der entspre­ chenden Stelle des Spiraldünnfilms 10 oberhalb der Stelle auf dem Substrat, so daß eine stabile Durchbruchsspannung erreicht wird. Außerdem zeigt der Spiraldünnfilm 10 Abschirmungseffekte gegenüber Störungen, etwa Ionen 15 (oder elektrischen Ladungen) in dem Kunststoffgehäuse des Bauelements, weshalb Schwankungen der Durchbruchsspannung auch dann kaum auftreten, wenn eine hohe Spannung bei hoher Temperatur angelegt wird. Auf diese Weise wird ein zuverlässiges Bauelement erhalten.In the device of the first embodiment with the spiral thin film 10 , the local potential at a respective location on the substrate 1 is almost equal to that at the corresponding location of the spiral thin film 10 above the location on the substrate, so that a stable breakdown voltage is achieved. In addition, the spiral thin film 10 shows shielding effects against disturbances, such as ions 15 (or electric charges) in the plastic housing of the component, which is why fluctuations in the breakdown voltage hardly occur even when a high voltage is applied at a high temperature. A reliable component is obtained in this way.

Zweites AusführungsbeispielSecond embodiment

Ein zweites Ausführungsbeispiel der Erfindung wird nachfolgend unter Bezugnahme auf die Fig. 3, 4 und 14 erläutert. Das Bauelement des zweiten Ausführungsbeispiels enthält ein p- Substrat 1 hohen spezifischen Widerstands von etwa 125 Ω.cm; eine n-Offsetzone 23 im Oberflächenbereich des Substrats 1; eine p-Basiszone 22 im Oberflächenbereich der Offsetzone 23, die, die Basiszone 22, in ihrem Oberflächenbereich eine n+-Sourcezone 25 und in dem Abschnitt, der sich zwischen der Sourcezone 25 und der Offsetzone 23 erstreckt, einen Kanalabschnitt enthält; eine n+-Drainzone 6 im Oberflächenbereich der Offsetzone 23, die, die Drainzone 6, von der Sourcezone 25 um etwa 80 µm beabstandet ist; eine p-Offsetzone 24 auf der n-Offsetzone 23 zwischen der Sourcezone 25 und der Drainzone 6 deren, der Offsetzone 24, Potential auf das Sourcepotential fixiert ist; einen Feldoxidfilm 8 auf der Offsetzone 24; einen Gateoxidfilm 27 auf dem Kanalabschnitt der Basiszone 22; eine Gateelektrode 29 auf dem Gateoxidfilm 27; eine Sourceelektrode 31 auf der Sourcezone 25; eine Drainelektrode 12 auf der Drainzone 6; einen Zwischenschichtfilm 13; und einen Schutzfilm 14. Ionen 15 (oder elektrische Ladungen), die in Fig. 4 gezeigt sind, sind in dem Kunststoffgehäuse des Bauelements vorhan­ den. Eine p+-Zone ist in der Basiszone 22 zur Sicherstellung eines ohmschen Kontakts für die Basiszone angeordnet.A second exemplary embodiment of the invention is explained below with reference to FIGS. 3, 4 and 14. The component of the second exemplary embodiment contains a p-substrate 1 with a high specific resistance of approximately 125 Ω.cm; an n offset zone 23 in the surface region of the substrate 1 ; ap base zone 22 in the surface area of the offset zone 23 , which, the base zone 22 , contains an n + source zone 25 in its surface area and a channel section in the section which extends between the source zone 25 and the offset zone 23 ; an n + drain zone 6 in the surface region of the offset zone 23 , which, the drain zone 6 , is spaced from the source zone 25 by approximately 80 μm; a p-offset zone 24 on the n-offset zone 23 between the source zone 25 and the drain zone 6 whose, the offset zone 24 , potential is fixed to the source potential; a field oxide film 8 on the offset zone 24 ; a gate oxide film 27 on the channel portion of the base region 22 ; a gate electrode 29 on the gate oxide film 27 ; a source electrode 31 on the source region 25 ; a drain electrode 12 on the drain zone 6 ; an interlayer film 13 ; and a protective film 14 . Ions 15 (or electrical charges) shown in FIG. 4 are present in the plastic housing of the device. A p + zone is arranged in the base zone 22 to ensure ohmic contact for the base zone.

Ein spiralförmiger Dünnfilm 10 aus Polysilicium (Spiraldünnfilm) ist auf dem Feldoxidfilm 8 angeordnet. Ein Ende des Spiraldünnfilms 10 ist mit der Drainelektrode 12, das andere Ende mit der Sourceelektrode 31 verbunden. Wie in der vergrößerten Darstellung rechts in Fig. 3 gezeigt, enthält der Spiraldünnfilm 10 etwa 200 in Reihe geschaltete pn-Dioden. Da die Durchbruchs­ spannung einer pn-Diode 16 etwa 5 V beträgt, ist die Durchbruchsspannung des Spiraldünnfilms 10 insgesamt 5 V × 200 = 1000 V.A spiral thin film 10 made of polysilicon (spiral thin film) is arranged on the field oxide film 8 . One end of the spiral thin film 10 is connected to the drain electrode 12 , the other end to the source electrode 31 . As shown in the enlarged illustration on the right in FIG. 3, the spiral thin film 10 contains approximately 200 pn diodes connected in series. Since the breakdown voltage of a pn diode 16 is approximately 5 V, the breakdown voltage of the spiral thin film 10 is a total of 5 V × 200 = 1000 V.

Wie in Fig. 4 gezeigt, erscheinen bei einigen Querschnitten sechs Windungen des Spiraldünnfilms 10 in einem bestimmten Abstand auf dem Feldoxidfilm 8. Wenn eine Sperrspannung (750 V in diesem Fall) zwischen Source und Drain angelegt wird, liegt die Source auf 0 V und die Drain auf 750 V. Eine Spannungsdifferenz von etwa 150 V tritt über einer Windung des Spiraldünnfilms 10 infolge des Spannungsabfalls auf, der durch den Sättigungsstrom der pn-Dioden in dem Spiral­ dünnfilm 10 zwischen Source und Drain verursacht wird.As shown in FIG. 4, with some cross sections, six turns of the spiral thin film 10 appear on the field oxide film 8 at a certain distance. When a reverse voltage (750 V in this case) is applied between the source and drain, the source is at 0 V and the drain at 750 V. A voltage difference of approximately 150 V occurs across one turn of the spiral thin film 10 due to the voltage drop that occurs through the saturation current of the pn diodes in the spiral thin film 10 is caused between the source and drain.

Fig. 14 ist eine Querschnittsansicht, die Äquipotentiallinien über dem Bauelement des zweiten Ausführungsbeispiels für den Fall einer Sperrspannung von 750 V zwischen Source und Drain zeigt. In der Figur stellen die Äquipotentiallinien für die Potentiale 0 V und 750 V (durch dicke Linien dargestellt) zugleich die Verarmungsschichtränder dar. Fig. 14 is a cross sectional view showing equipotential lines over the device of the second embodiment for the case of a blocking voltage of 750 V between source and drain. In the figure, the equipotential lines for the potentials 0 V and 750 V (represented by thick lines) also represent the depletion layer edges.

Da mit dem zweiten Ausführungsbeispiel dieselben Vorteile erzielt werden wie mit dem ersten Ausführungsbeispiel, wird zur Vermeidung von Wiederholungen diesbezüglich auf das erste Ausführungsbeispiel verwiesen.Since the same advantages are achieved with the second embodiment as with the first Embodiment is to avoid repetition in this regard to the first Reference embodiment.

Drittes AusführungsbeispielThird embodiment

Die Fig. 5, 6 und 15 zeigen ein drittes Ausführungsbeispiel der Erfindung, das sich vom ersten Ausführungsbeispiel dadurch unterscheidet, daß die p-Offsetzone 4 weggelassen ist. Da eine bestimmte Durchbruchsspannung ohne Vorhandensein der p-Offsetzone 4 gewährleistet werden kann, wenn die n-Offsetzone 3 schwach und flach dotiert ist, wie aus Fig. 23 hervor­ geht, ergibt sich die in Fig. 15 gezeigte Potentialverteilung. Das Bauelement des dritten Ausfüh­ rungsbeispiels erreicht eine stabile und zuverlässige Durchbruchsspannung und eine Verringerung des Durchlaßwiderstands. Unter den Bedingungen für keine p-Offsetzone in Fig. 23 kann der Durchlaßwiderstand um 40% verringert werden verglichen mit den herkömmlichen Vorausset­ zungen für das Vorsehen der p-Offsetzone (die Bedingungen für einen normierten Durchlaßwider­ stand Ron von 1).The Fig. 5, 6 and 15 show a third embodiment of the invention, which differs from the first embodiment in that the p-zone offset 4 is omitted. Since a certain breakdown voltage can be ensured without the p-offset zone 4 being present if the n-offset zone 3 is weakly and flatly doped, as can be seen from FIG. 23, the potential distribution shown in FIG. 15 results. The component of the third exemplary embodiment achieves a stable and reliable breakdown voltage and a reduction in the forward resistance. Under the conditions for no p-offset zone in Fig. 23, the forward resistance can be reduced by 40% compared to the conventional requirements for the provision of the p-offset zone (the conditions for a normalized forward resistance was Ron of 1).

Viertes AusführungsbeispielFourth embodiment

Ein viertes Ausführungsbeispiel der Erfindung ist in den Fig. 7, 8 und 16 dargestellt, wobei Fig. 16 die Potentialverteilung zeigt. Die obigen Ausführungen zum dritten Ausführungsbeispiel treffen voll und ganz auf das vierte Ausführungsbeispiel mit der einzigen Ausnahme zu, daß sich das vierte Ausführungsbeispiel nicht vom ersten, sondern vom zweiten Ausführungsbeispiel durch das Entfallen der p-Offsetzone 24 unterscheidet.A fourth embodiment of the invention is shown in FIGS. 7, 8 and 16, with FIG. 16 showing the potential distribution. The above explanations for the third exemplary embodiment apply entirely to the fourth exemplary embodiment with the only exception that the fourth exemplary embodiment differs from the first but from the second exemplary embodiment in that the p-offset zone 24 is omitted.

Fünftes AusführungsbeispielFifth embodiment

Die Fig. 9, 10 und 17 zeigen ein fünftes Ausführungsbeispiel der Erfindung. Das Bauelement des fünften Ausführungsbeispiels enthält eine gegendotierte Zone 44, die durch Gegendotieren von p-Dotierstoff im Oberflächenabschnitt der n-Offsetzone 3 in Fig. 6 in einem solchen Ausmaß ausgebildet wird, daß der Leitungstyp der gegendotierten Zone nicht zur p-Leitung umgekehrt wird. Eine bestimmte Durchbruchsspannung wird durch das Vorsehen der gegendotierten Zone 44 selbst dann sichergestellt, wenn die n-Offsetzone 3 stark und tief dotiert ist, wie sich aus Fig. 22 ergibt, wobei sich die Potentialverteilung von Fig. 17 einstellt. Das Bauelement des fünften Ausführungsbeispiels ermöglicht den Erhalt einer stabilen und zuverlässigen Durchbruchsspan­ nung sowie die Verringerung des Durchlaßwiderstands. Wenn die p-Dotierstoffkonzentration im Oberflächenbereich der n-Offsetzone, d. h. die p-Dotierstoffkonzentration in der gegendotierten Zone 44 3 × 1016 cm-3 beträgt, wird der Durchlaßwiderstand um 35% verringert, verglichen mit dem Fall, wo die p-Dotierstoffkonzentration in der p-Offsetzone 44 × 1016 cm-3 beträgt, was einem Wert des normierten Durchlaßwiderstands Ron von 1 entspricht. FIGS. 9, 10 and 17 show a fifth embodiment of the invention. The device of the fifth embodiment includes a counter-doped zone 44 which is formed by counter-doping p-type dopant in the surface portion of the n-offset zone 3 in Fig. 6 to such an extent that the conduction type of the counter-doped zone is not reversed to the p-line. A certain breakdown voltage is ensured by the provision of the counter-doped zone 44 even if the n-offset zone 3 is heavily and deeply doped, as can be seen in FIG. 22, the potential distribution of FIG. 17 being established. The device of the fifth embodiment enables a stable and reliable breakdown voltage to be obtained and the forward resistance to be reduced. If the p-dopant concentration in the surface region of the n-offset zone, ie the p-dopant concentration in the counter-doped zone 44 is 3 × 10 16 cm -3 , the forward resistance is reduced by 35% compared to the case where the p-dopant concentration in the p-offset zone is 44 × 10 16 cm -3 , which corresponds to a value of the normalized forward resistance Ron of 1.

Sechstes AusführungsbeispielSixth embodiment

Die Fig. 11, 12 und 18 zeigen ein sechstes Ausführungsbeispiel, wobei Fig. 18 die Potential­ verteilung zeigt. Alle Ausführungen zum fünften Ausführungsbeispiel treffen in gleicher Weise auf das sechste Ausführungsbeispiel mit der einzigen Ausnahme zu, daß beim sechsten Ausfüh­ rungsbeispiel eine gegendotierte Zone 64 durch Gegendotierung von p-Störstellen im Oberflä­ chenbereich der n-Offsetzone 23 in Fig. 8 in einem solchen Ausmaß ausgebildet ist, daß der Leitungstyp des gegendotierten Oberflächenbereichs sich nicht zur p-Leitung umkehrt. Figs. 11, 12 and 18 show a sixth embodiment, wherein Fig. 18 shows the potential distribution. All statements on the fifth embodiment apply in the same way to the sixth embodiment with the only exception that in the sixth embodiment, a counter-doped zone 64 by counter-doping p-impurities in the surface area of the n-offset zone 23 in FIG. 8 to such an extent is designed so that the conductivity type of the counter-doped surface area does not reverse to the p-conductivity.

Siebtes AusführungsbeispielSeventh embodiment

Fig. 24 ist eine Draufsicht auf einen Spiraldünnfilm eines Halbleiter-Bauelements gemäß einem siebten Ausführungsbeispiel der Erfindung. Der Spiraldünnfilm 70 dieses Ausführungsbeispiels enthält eine Kette von pn-Dioden 73 und einen Widerstand 74. Ein Ende der Diodenkette ist mit einer Sourceelektrode 11 verbunden, während ihr anderes Ende mit einer Drainelektrode 12 verbunden ist. Der Widerstand 74 zweigt von einem Mittelpunkt der Diodenkette ab. Der Widerstand 74 ist aus der n-Schicht der Kette von pn-Dioden 73 gebildet. Das Bauelement des siebten Ausführungsbeispiels zeigt die gleichen Wirkungen wie diejenigen des ersten bis sechsten Ausführungsbeispiels. Fig. 24 is a plan view of a spiral thin film of a semiconductor device according to a seventh embodiment of the invention. The spiral thin film 70 of this embodiment includes a chain of pn diodes 73 and a resistor 74 . One end of the diode chain is connected to a source electrode 11 , while its other end is connected to a drain electrode 12 . The resistor 74 branches off from a center point of the diode chain. The resistor 74 is formed from the n layer of the chain of pn diodes 73 . The device of the seventh embodiment shows the same effects as those of the first to sixth embodiments.

Achtes AusführungsbeispielEighth embodiment

Fig. 25 ist eine Draufsicht auf einen Spiraldünnfilm eines Halbleiter-Bauelements gemäß einem achten Ausführungsbeispiel der Erfindung. Bei diesem Ausführungsbeispiel enthält ein Spiraldünn­ film 80 mehrere Ketten von pn-Dioden. In Fig. 25 sind zwei Diodenketten 81 und 82 dargestellt. Das Bauelement dieses achten Ausführungsbeispiels zeigt die gleichen Wirkungen wie diejenigen des ersten bis sechsten Ausführungsbeispiels. Fig. 25 is a plan view of a spiral thin film of a semiconductor device according to an eighth embodiment of the invention. In this embodiment, a spiral thin film 80 contains multiple chains of pn diodes. In Fig. 25, two diode chains 81 and 82 are shown. The component of this eighth embodiment shows the same effects as those of the first to sixth embodiments.

Neuntes AusführungsbeispielNinth embodiment

Fig. 26 ist eine Draufsicht auf einen Spiraldünnfilm eines Halbleiter-Bauelements gemäß einem neunten Ausführungsbeispiel der Erfindung. Bei diesem Ausführungsbeispiel ist der Spiraldünnfilm 90 anstelle einer Spiralkette von pn-Dioden aus einem Dünnfilm mit hohem spezifischen Wider­ stand gebildet. Das Bauelement dieses neunten Ausführungsbeispiels zeigt die gleichen Wirkun­ gen wie diejenigen des ersten bis sechsten Ausführungsbeispiels. Fig. 26 is a plan view of a spiral thin film of a semiconductor device according to a ninth embodiment of the invention. In this embodiment, the spiral thin film 90 is formed of a thin film with a high resistivity instead of a spiral chain of pn diodes. The device of this ninth embodiment shows the same effects as those of the first to sixth embodiments.

Wie voranstehend beschrieben, ermöglicht der Sättigungsstrom der pn-Dioden und/oder der durch den Widerstand fließende Strom, der auftritt, wenn eine Sperrspannung zwischen der Sourceelek­ trode und der Drainelektrode angelegt wird, das ein nahezu gleichförmiger Potentialgradient in dem auf dem Feldoxidfilm zwischen Sourceelektrode und Drainelektrode gebildeten Spiraldünn­ film auftritt, was das lokale Potential auf dem Substrat gleich dem lokalen Potential auf dem Spiraldünnfilm macht und zu einer stabilen Durchbruchsspannung führt.As described above, the saturation current enables the pn diodes and / or the the resistance flowing current that occurs when a reverse voltage between the source elec trode and the drain electrode is applied, which has an almost uniform potential gradient in the spiral thin formed on the field oxide film between the source electrode and the drain electrode occurs what the local potential on the substrate equals the local potential on the Spiral thin film makes and leads to a stable breakdown voltage.

Da der Spiraldünnfilm darüber hinaus Abschirmungswirkungen gegenüber Störungen, wie Ionen und elektrischen Ladungen in dem Kunststoffgehäuse des Bauelements, hat, treten selbst dann Schwankungen der Durchbruchsspannung kaum auf, wenn eine hohe Spannung bei hoher Temperatur angelegt wird.Because the spiral thin film also shields against interference such as ions and electrical charges in the plastic housing of the component occur even then Fluctuations in breakdown voltage hardly occur when a high voltage at high Temperature is applied.

Da der Spiraldünnfilm aus Polysilicium als eine Feldplatte wirkt, kann die Dotierstoffkonzentration in der p-Offsetzone, die den Durchlaßwiderstand erhöht, niedriger als die optimale Konzentration sein, bei der eine bestimmte Durchbruchsspannung ohne Vorsehen des Spiraldünnfilms gewähr­ leistet ist. Da der Widerstand der n-Offsetzone, die den Hauptstromweg im Einschaltzustand des Bauelements bietet, wesentlich verringert ist, wird der Durchlaßwiderstand des Bauelements reduziert. Wie im einzelnen aus den Fig. 22 und 23 hervorgeht, kann der Durchlaßwiderstand um etwa 40% reduziert werden. Da die Fläche des Leistungs-MOSFETs bei gleichen Durchlaß­ widerstandswerten um etwa 40% verringert werden kann, können die Kosten des Bauelements deutlich verringert werden.Since the spiral thin film made of polysilicon acts as a field plate, the dopant concentration in the p-offset zone, which increases the forward resistance, can be lower than the optimal concentration at which a certain breakdown voltage is guaranteed without the spiral thin film being provided. Since the resistance of the n-offset zone, which offers the main current path when the component is switched on, is significantly reduced, the on-resistance of the component is reduced. As shown in detail in FIGS. 22 and 23 is apparent, the on-resistance can be reduced by about 40%. Since the area of the power MOSFET can be reduced by approximately 40% with the same forward resistance values, the cost of the component can be significantly reduced.

Die Drainelektrode braucht nicht notwendigerweise als Ellipsoid ausgebildet zu sein. Beispiels­ weise könnte die Drainelektrode in der Form eines Handballens mit Fingern dieselben Wirkungen erzielen.The drain electrode need not necessarily be designed as an ellipsoid. Example the drain electrode in the form of a ball of the thumb with fingers could have the same effects achieve.

Ein Halbleiter-Bauelement gemäß der Erfindung ist anwendbar auf einen monolithischen Leistungs-IC, bei dem ein Leistungs-MOSFET und eine Steuerschaltung integriert sind.A semiconductor device according to the invention is applicable to a monolithic Power IC in which a power MOSFET and a control circuit are integrated.

Claims (13)

1. Halbleiter-Bauelement mit MIS-Aufbau, umfassend:
ein Halbleitersubstrat (1) eines ersten Leitungstyps,
eine Basiszone (2) des ersten Leitungstyps, die selektiv im Oberflächenbereich des Halbleitersubstrats (1) ausgebildet ist,
eine leicht dotierte Offsetzone (3) eines zweiten Leitungstyps, die selektiv in dem Ober­ flächenbereich des Halbleitersubstrats (1) ausgebildet ist,
eine stark dotierte Sourcezone (5) des zweiten Leitungstyps, die selektiv im Oberflä­ chenbereich der Basiszone (2) ausgebildet ist,
eine stark dotierte Drainzone (6) des zweiten Leitungstyps, die selektiv im Oberflächen­ bereich der Offsetzone (3) ausgebildet ist,
einen Gateisolierfilm (7) wenigstens auf dem Abschnitt der Basiszone (2) der sich zwi­ schen der Sourcezone (5) und der Offsetzone (3) erstreckt,
eine Gateelektrode (9) auf dem Gateisolierfilm (7),
eine Sourceelektrode (11) auf der Sourcezone (5),
eine Drainelektrode (12) auf der Drainzone (6),
einen Feldisolierfilm (8), der selektiv auf der Offsetzone (3) ausgebildet ist, und
einen spiralförmigen Dünnfilm (10) auf dem Feldisolierfilm (8), dessen eines Ende mit der Drainelektrode (12) und dessen anderes Ende mit der Sourceelektrode (11) verbunden ist, wobei der Dünnfilm (10) aus mehreren in Reihe geschalteten pn-Dioden gebildet ist und die Drainelektrode (12) umgibt.1. A semiconductor component with an MIS structure, comprising:
a semiconductor substrate ( 1 ) of a first conductivity type,
a base zone ( 2 ) of the first conductivity type, which is selectively formed in the surface area of the semiconductor substrate ( 1 ),
a lightly doped offset zone ( 3 ) of a second conductivity type, which is selectively formed in the upper surface area of the semiconductor substrate ( 1 ),
a heavily doped source zone ( 5 ) of the second conductivity type, which is selectively formed in the surface area of the base zone ( 2 ),
a heavily doped drain zone ( 6 ) of the second conductivity type, which is selectively formed in the surface area of the offset zone ( 3 ),
a gate insulating film ( 7 ) at least on the portion of the base zone ( 2 ) which extends between the source zone ( 5 ) and the offset zone ( 3 ),
a gate electrode ( 9 ) on the gate insulating film ( 7 ),
a source electrode ( 11 ) on the source zone ( 5 ),
a drain electrode ( 12 ) on the drain zone ( 6 ),
a field insulating film ( 8 ) selectively formed on the offset zone ( 3 ), and
a spiral thin film ( 10 ) on the field insulating film ( 8 ), one end of which is connected to the drain electrode ( 12 ) and the other end of which is connected to the source electrode ( 11 ), the thin film ( 10 ) being formed from a plurality of pn diodes connected in series and surrounds the drain electrode ( 12 ). 2. Bauelement nach Anspruch 1, ferner gekennzeichnet durch eine gegendotierte Zone (44) im Oberflächenbereich der Offsetzone (3), wobei die gegendotierte Zone durch Diffusion von Dotierstoff des ersten Leitungstyps in den Oberflächenbereich der Offsetzone mit einer solchen Konzentration gebildet ist, daß die gegendotierte Zone den zweiten Leitfähigkeitstyp aufweist.2. The component according to claim 1, further characterized by a counter-doped zone ( 44 ) in the surface region of the offset zone ( 3 ), the counter-doped zone being formed by diffusion of dopant of the first conductivity type into the surface region of the offset zone with a concentration such that the counter-doped Zone has the second conductivity type. 3. Bauelement nach Anspruch 1, ferner gekennzeichnet durch eine Offsetzone (4) des ersten Leitfähigkeitstyps, die selektiv im Oberflächenbereich der Offsetzone (3) des zweiten Leitfähigkeitstyps ausgebildet ist.3. The component according to claim 1, further characterized by an offset zone ( 4 ) of the first conductivity type, which is selectively formed in the surface region of the offset zone ( 3 ) of the second conductivity type. 4. Halbleiter-Bauelement mit MIS-Aufbau, umfassend:
ein Halbleitersubstrat (1) eines ersten Leitungstyps,
eine leicht dotierte Offsetzone (23) eines zweiten Leitungstyps, die selektiv im Oberflä­ chenbereich des Halbleitersubstrats (1) ausgebildet ist,
eine Basiszone (22) des ersten Leitungstyps, die selektiv im Oberflächenbereich der Offsetzone (23) ausgebildet ist,
eine stark dotiert Drainzone (6) des zweiten Leitungstyps, die selektiv im Oberflächenbe­ reich der Offsetzone (23) ausgebildet und von der Basiszone (22) beabstandet ist,
eine Sourcezone (25) des zweiten Leitungstyps, die selektiv im Oberflächenbereich der Basiszone (22) ausgebildet ist,
einen Gateisolierfilm (27) wenigstens auf dem Teil der Basiszone (22), der sich zwischen der Sourcezone (25) und der Offsetzone (23) erstreckt,
eine Gateelektrode (29) auf dem Gateisolierfilm (27),
eine Sourceelektrode (31) auf der Sourcezone (25),
eine Drainelektrode (12) auf der Drainzone (6),
einen Feldisolierfilm (8), der selektiv auf der Offsetzone (23) ausgebildet ist, und
einen spiralförmigen Dünnfilm (10) auf dem Feldisolierfilm (8), dessen eines Ende mit der Drainelektrode (12) und dessen anderes Ende mit der Sourceelektrode (31) verbunden ist, wobei der Dünnfilm (10) aus mehreren in Reihe geschalteten pn-Dioden gebildet ist und die Drainelektrode (12) umgibt.4. Semiconductor component with MIS structure, comprising:
a semiconductor substrate ( 1 ) of a first conductivity type,
a lightly doped offset zone ( 23 ) of a second conductivity type, which is selectively formed in the surface area of the semiconductor substrate ( 1 ),
a base zone ( 22 ) of the first conduction type, which is selectively formed in the surface area of the offset zone ( 23 ),
a heavily doped drain zone ( 6 ) of the second conductivity type, which is selectively formed in the surface area of the offset zone ( 23 ) and is spaced from the base zone ( 22 ),
a source zone ( 25 ) of the second conductivity type, which is selectively formed in the surface region of the base zone ( 22 ),
a gate insulating film ( 27 ) at least on the part of the base zone ( 22 ) which extends between the source zone ( 25 ) and the offset zone ( 23 ),
a gate electrode ( 29 ) on the gate insulating film ( 27 ),
a source electrode ( 31 ) on the source zone ( 25 ),
a drain electrode ( 12 ) on the drain zone ( 6 ),
a field insulating film ( 8 ) selectively formed on the offset zone ( 23 ), and
a spiral thin film ( 10 ) on the field insulating film ( 8 ), one end of which is connected to the drain electrode ( 12 ) and the other end of which is connected to the source electrode ( 31 ), the thin film ( 10 ) being formed from a plurality of pn diodes connected in series and surrounds the drain electrode ( 12 ). 5. Bauelement nach Anspruch 4, ferner gekennzeichnet durch eine gegendotierte Zone (64) im Oberflächenbereich der Offsetzone (23) zwischen der Sourcezone (25) und der Drainzone (6), wobei die gegendotierte Zone durch Diffusion von Dotierstoff des ersten Leitfähigkeitstyps in den Oberflächenbereich der Offsetzone (23) mit einer solchen Konzentration gebildet ist, daß die gegendotierte Zone (64) den zweiten Leitfähigkeitstyp aufweist.5. The component according to claim 4, further characterized by a counter-doped zone ( 64 ) in the surface region of the offset zone ( 23 ) between the source zone ( 25 ) and the drain zone ( 6 ), wherein the counter-doped zone by diffusion of dopant of the first conductivity type into the surface region the offset zone ( 23 ) is formed with a concentration such that the counter-doped zone ( 64 ) has the second conductivity type. 6. Bauelement nach Anspruch 4, ferner gekennzeichnet durch eine Offsetzone (24) des ersten Leitfähigkeitstyps, die selektiv im Oberflächenbereich der Offsetzone (23) des zweiten Leitfähigkeitstyps zwischen der Sourcezone (25) und der Drainzone (6) ausgebildet ist.6. The component according to claim 4, further characterized by an offset zone ( 24 ) of the first conductivity type, which is formed selectively in the surface region of the offset zone ( 23 ) of the second conductivity type between the source zone ( 25 ) and the drain zone ( 6 ). 7. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Produkt der Rückwärtssperrspannung einer der pn-Dioden und der Anzahl der pn-Dioden größer ist als die Durchbruchsspannung zwischen der Sourcezone und der Drainzone des Bauelements.7. Component according to one of the preceding claims, characterized in that that the product of the reverse reverse voltage of one of the pn diodes and the number of pn diodes is greater than the breakdown voltage between the source zone and the drain zone of the Component. 8. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Dünnfilm (10) einen Dünnfilmwiderstand umfaßt, der von dem Mittelpunkt der Reihen­ schaltung von pn-Dioden abzweigt und längs der Drainelektrode (12) und der Sourceelektrode (11; 31) ausgebildet ist.8. Component according to one of the preceding claims, characterized in that the thin film ( 10 ) comprises a thin film resistor which branches from the center of the series circuit of pn diodes and formed along the drain electrode ( 12 ) and the source electrode ( 11 ; 31 ) is. 9. Bauelement nach Anspruch 8, dadurch gekennzeichnet, daß der Dünnfilmwiderstand die p-Schicht oder die n-Schicht der pn-Dioden umfaßt.9. The component according to claim 8, characterized in that the thin film resistor the p-layer or the n-layer of the pn diodes. 10. Bauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß anstelle des aus mehreren in Reihe geschalteten pn-Dioden (16) gebildeten Dünnfilms (10) ein Widerstands-Dünnfilm vorgesehen ist.10. The component according to one of claims 1 to 6, characterized in that instead of the thin film ( 10 ) formed from a plurality of pn diodes ( 16 ) connected in series, a resistance thin film is provided. 11. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine oder mehrere Windungen des Dünnfilms (10) sich zwischen der Drainelektrode (12) und der Sourceelektrode (11; 31) befinden.11. The component according to one of the preceding claims, characterized in that one or more turns of the thin film ( 10 ) are located between the drain electrode ( 12 ) and the source electrode ( 11 ; 31 ). 12. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Dünnfilm (10) aus Polysilicium besteht. 12. Component according to one of the preceding claims, characterized in that the thin film ( 10 ) consists of polysilicon. 13. Bauelement nach einem der vorhergehenden Ansprüche, ferner gekennzeichnet durch einen oder mehrere weitere spiralförmige Dünnfilme.13. The component according to one of the preceding claims, further characterized through one or more other spiral thin films.
DE10021643A 1999-05-27 2000-05-04 Semiconductor of an MIS-type has a structure that stabilizes breakdown voltage and reduces resistance Withdrawn DE10021643A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14755199 1999-05-27

Publications (1)

Publication Number Publication Date
DE10021643A1 true DE10021643A1 (en) 2000-11-30

Family

ID=15432895

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10021643A Withdrawn DE10021643A1 (en) 1999-05-27 2000-05-04 Semiconductor of an MIS-type has a structure that stabilizes breakdown voltage and reduces resistance

Country Status (1)

Country Link
DE (1) DE10021643A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7430131B2 (en) 2004-08-09 2008-09-30 International Rectifier Corporation Start-up circuit for providing a start-up voltage to an application circuit
EP1336989B1 (en) * 2002-02-18 2011-06-08 Infineon Technologies AG Transistor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1336989B1 (en) * 2002-02-18 2011-06-08 Infineon Technologies AG Transistor device
US7430131B2 (en) 2004-08-09 2008-09-30 International Rectifier Corporation Start-up circuit for providing a start-up voltage to an application circuit
US7619450B2 (en) 2004-08-09 2009-11-17 International Rectifier Corporation Start-up circuit for providing a start-up voltage to an application circuit

Similar Documents

Publication Publication Date Title
DE69325608T2 (en) Semiconductor device with a protective agent
DE69224709T2 (en) Semiconductor device with improved breakdown voltage characteristics
DE19848828C2 (en) Semiconductor device with low forward voltage and high blocking capability
DE2706623C2 (en)
DE2901193C2 (en) Semiconductor device
DE19811297B4 (en) High breakdown voltage MOS semiconductor device
DE112012004043B4 (en) Semiconductor device
DE1913053C3 (en) Field effect transistor with an insulated gate electrode
DE69629017T2 (en) LATERAL THIN FILM SOI ARRANGEMENTS WITH A GRADED FIELD OXIDE AND LINEAR DOPING PROFILE
DE3537004A1 (en) VDMOS BLOCK
DE3852986T2 (en) Vertical MOSFET device with protection.
DE1918222A1 (en) Field effect transistor with isolated control electrode
DE10225864A1 (en) MOSFET semiconductor component has low input resistance layer beneath high breakdown voltage layer
DE19528998C2 (en) Bi-directional semiconductor switch and method for its control
DE2832154C2 (en)
DE2604088B2 (en) Integrated semiconductor circuit
EP0071916A2 (en) Power MOS field effect transistor and method of producing the same
DE1789119B2 (en) Semiconductor component. Eliminated from: 1514855
DE2915885C2 (en) Thyristor controlled by field effect transistor
DE10057612B4 (en) Vertical semiconductor device with vertical edge termination
DE3103785C2 (en)
DE102005045910B4 (en) Lateral SOI device with reduced on-resistance
DE2823629C2 (en) Planar semiconductor device
DE10021643A1 (en) Semiconductor of an MIS-type has a structure that stabilizes breakdown voltage and reduces resistance
DE19926109A1 (en) Power switch has auxiliary transistor with gate connected between power transistor and voltage limiting transistor

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee