DE10012118A1 - High frequency circuit apparatus e.g. for filter, has slits in electrodes opposing capacitance element for reducing eddy current loss - Google Patents
High frequency circuit apparatus e.g. for filter, has slits in electrodes opposing capacitance element for reducing eddy current lossInfo
- Publication number
- DE10012118A1 DE10012118A1 DE2000112118 DE10012118A DE10012118A1 DE 10012118 A1 DE10012118 A1 DE 10012118A1 DE 2000112118 DE2000112118 DE 2000112118 DE 10012118 A DE10012118 A DE 10012118A DE 10012118 A1 DE10012118 A1 DE 10012118A1
- Authority
- DE
- Germany
- Prior art keywords
- capacitor
- spiral
- type
- frequency circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 205
- 230000006698 induction Effects 0.000 claims description 92
- 239000004020 conductor Substances 0.000 claims description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 10
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000011109 contamination Methods 0.000 claims 4
- 241000251468 Actinopterygii Species 0.000 claims 3
- 108090000623 proteins and genes Proteins 0.000 claims 1
- 239000010410 layer Substances 0.000 description 67
- 239000000758 substrate Substances 0.000 description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 33
- 230000000694 effects Effects 0.000 description 21
- 230000003071 parasitic effect Effects 0.000 description 21
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 239000012212 insulator Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 239000003989 dielectric material Substances 0.000 description 8
- 238000004132 cross linking Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000000370 acceptor Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 206010037833 rales Diseases 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1791—Combined LC in shunt or branch path
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1716—Comprising foot-point elements
- H03H7/1725—Element to ground being common to different shunt paths, i.e. Y-structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft eine Hochfrequenz-Schal tungsvorrichtung und genauer ausgedrückt eine Hochfrequenz- Schaltungsvorrichtung, die aus einer spiralförmig ausgebil deten Induktionsspule und einem MIM (Metall-Isolator-Me tall)-Kondensator oder einem MIS (Metall-Isolator-Halblei ter)-Kondensator besteht.The present invention relates to a high frequency scarf device and more precisely a high-frequency Circuit device, which consists of a spiral induction coil and a MIM (metal insulator Me tall) capacitor or an MIS (metal insulator half lead ter) capacitor exists.
Fig. 23 ist ein Schaltungsdiagramm, das eine äquivalente Schaltung einer bei einer hohen Frequenz verwandten Schal tungsvorrichtung zeigt. Diese Schaltung besteht aus einer Induktionsspule 1 und einem Kondensator 2. Wenn zum Bei spiel angenommen wird, daß ein Anschluß 3 ein Eingang ist, ein Anschluß 4 ein Ausgang ist und ein Anschluß 5 geerdet ist, wird die Schaltung zu einem Tiefpaßfilter. Wenn alter nativ angenommen wird, daß der Anschluß 3 geerdet ist, der Anschluß 5 ein Eingang ist und der Anschluß 4 ein Ausgang ist, wird die Schaltung zu einem Hochpaßfilter. Dieser Schaltungstyp findet breite Verwendung in einem Filter und in einer Impedanzwandlungsschaltung. Fig. 23 is a circuit diagram showing an equivalent circuit of a high frequency related circuit device. This circuit consists of an induction coil 1 and a capacitor 2 . For example, if it is assumed that a terminal 3 is an input, a terminal 4 is an output and a terminal 5 is grounded, the circuit becomes a low pass filter. If, alternatively, it is assumed that terminal 3 is grounded, terminal 5 is an input and terminal 4 is an output, the circuit becomes a high pass filter. This type of circuit is widely used in a filter and in an impedance conversion circuit.
Fig. 24 ist ein Schaubild, das ein Beispiel einer Schal tungsvorrichtung zeigt, welche die in Fig. 23 gemäß dem Stand der Technik gezeigte äquivalente Schaltung darstellt. Diese Schaltungsvorrichtung umfaßt eine Spiral-Induktionsspule 6 und einen MIM-Kondensator 12 und hat einen solchen Aufbau, daß ein Spiralmittelteil eines Spiralleiters mit einer oberen Elektrode des MIM-Kondensa tors 12 durch eine Luftbrückenverbindung 11 und eine Ver netzung 10 verbunden ist. Ein Anschluß 9 ist mit einer un teren Elektrode des MIM-Kondensators 12 verbunden. Ein An schluß 7 entspricht dem Anschluß 3 in Fig. 23. Ein Anschluß 8 entspricht dem Anschluß 4 in Fig. 23. Der Anschluß 9 ent spricht dem Anschluß 5 in Fig. 23. In diesem Aufbau erfor dert die Fläche der Schaltung eine Summe der Fläche der Spiral-Induktionsspule und der Fläche des MIM-Kondensators. FIG. 24 is a diagram showing an example of a circuit device that represents the equivalent circuit shown in FIG. 23 according to the prior art. This circuit device comprises a spiral induction coil 6 and a MIM capacitor 12 and has such a structure that a spiral middle part of a spiral conductor is connected to an upper electrode of the MIM capacitor 12 through an air bridge connection 11 and a network 10 . A terminal 9 is connected to a lower electrode of the MIM capacitor 12 . A connection 7 corresponds to connection 3 in Fig. 23. A connection 8 corresponds to connection 4 in Fig. 23. The connection 9 corresponds to connection 5 in Fig. 23. In this structure, the area of the circuit requires a sum of Area of the spiral induction coil and the area of the MIM capacitor.
Fig. 25 ist ein Schaubild, das eine gemäß einem anderen Stand der Technik ausgebildete Spiral-Induktionsspule (in ductor) zeigt. Ein eine Spirale bildender Leiter 13 ist nicht an einen Mittelpunkt der Spirale gewickelt, so daß ein leerer Raum 14 in der Mitte der Spirale bleibt. Bei dieser Anordnung wird eine negative gegenseitige Induktivi tät zwischen gegenüberliegenden Leiterteilen benachbart der Mitte der Spirale, zum Beispiel zwischen einem Teil 15 und einem Teil 16, verringert. Deshalb wird, wenn die Gesamt länge des die Spirale bildenden Leiters 13 die gleiche ist, die Induktivität der Induktionsspule mit dem wie in Fig. 25 gezeigten leeren Raum 14 an ihrem Mittelteil größer als diejenige in der wie in Fig. 24 gezeigten spiralförmig in ihre Mitte gewickelten Induktionsspule. Da die Induktivität pro einer einheitlichen Leiterlänge vergrößert werden kann, erhöht sich nämlich der Gütefaktor des Leiters. Wenn die Induktivität jedoch die gleiche ist, wird die durch die Spiral-Induktionsspule besetzte Fläche groß wie die in dem in Fig. 24 gezeigten Stand der Technik. Fig. 25 is a graph showing an opening formed in accordance with another prior art spiral inductor (in ductor). A spiral-forming conductor 13 is not wound at a center of the spiral, so that an empty space 14 remains in the middle of the spiral. With this arrangement, a negative mutual inductance between opposite conductor parts adjacent the center of the spiral, for example between a part 15 and a part 16 , is reduced. Therefore, when the total length of the spiral forming conductor 13 is the same, the inductance of the induction coil with the empty space 14 as shown in Fig. 25 at its central part becomes larger than that in the one as shown in Fig. 24 spirally at its center wound induction coil. Because the inductance can be increased per unit length of conductor, the quality factor of the conductor increases. However, if the inductance is the same, the area occupied by the spiral induction coil becomes large as that in the prior art shown in FIG .
Darüber hinaus wird im Falle der Bildung einer ähnlichen Schaltung auf einem elektrisch leitfähigen Siliciumsubstrat der Verlust der Schaltung aufgrund einer kapazitiven Kopp lung zwischen dem Leiter der Spiral-Induktionsspule und dem Siliciumsubstrat groß. In addition, in the case of the formation of a similar one Circuit on an electrically conductive silicon substrate the loss of the circuit due to a capacitive coupling between the conductor of the spiral induction coil and the Silicon substrate large.
Als ein Stand der Technik zum Verringern der Schaltungsflä che kann eine zum Beispiel in der Japanischen Patentanmel dungs-Vor-Prüfungs-Veröffentlichung Nr. JP-A-06-169064 of fenbarte Technologie erläutert werden.As a prior art for reducing the circuit area che can for example in the Japanese patent application Pre-Exam Publication No. JP-A-06-169064 of technology can be explained.
Fig. 26 ist ein Schaubild, das eine durch Verwendung der oben aufgeführten Technologie gebildete Schaltungsvorrich tung zeigt. Diese Schaltung weist eine auf einem MIM-Kon densator 18 ausgebildete Spiral-Induktionsspule 17 auf und ein Spiral-Mitte-Seitenende 19 eines die Spirale bildenden Leiters ist mit einer oberen Elektrode des MIM-Kondensators verbunden. Anschlüsse 20 und 21 entsprechen dem Anschluß 3 bzw. dem Anschluß 4 in Fig. 23. Eine untere Elektrode des MIM-Kondensators entspricht dem Anschluß 5 in Fig. 23. Fig. 26 is a diagram showing a circuit device formed by using the above-mentioned technology. This circuit has a spiral inductor 17 formed on a MIM capacitor 18 and a spiral center side end 19 of a spiral forming conductor is connected to an upper electrode of the MIM capacitor. Connections 20 and 21 correspond to connection 3 and connection 4 in FIG. 23, respectively . A lower electrode of the MIM capacitor corresponds to connection 5 in FIG. 23.
Fig. 27 ist eine Schnittansicht der in Fig. 26 gezeigten Schaltung. Die Spiral-Induktionsspule 17 besteht aus einem Leiter 22. Der MIM-Kondensator 18 besteht aus einer oberen Elektrode 23, einer Kondensatorisolatorschicht 25 und einer unteren Elektrode 26. Die Bezugsziffern 27 und 28 kenn zeichnen ein dielektrisches Material. Der die Spirale bil dende Leiter 22 und die obere Elektrode 23 des MIM-Konden sators 18 sind durch einen Durchgangslochkontakt 24 verbun den. Dieser Technologie zufolge kann die aus der Spiral-In duktionsspule 17 und dem MIM-Kondensator 18 bestehende Schaltung mit einer Fläche ausgebildet werden, die kleiner als diejenige im in Fig. 24 gezeigten Stand der Technik ist. FIG. 27 is a sectional view of the circuit shown in FIG. 26. The spiral induction coil 17 consists of a conductor 22 . The MIM capacitor 18 consists of an upper electrode 23 , a capacitor insulator layer 25 and a lower electrode 26 . The reference numerals 27 and 28 indicate a dielectric material. The spiral bil forming conductor 22 and the upper electrode 23 of the MIM capacitor 18 are connected by a through-hole contact 24 . According to this technology, the circuit composed of the spiral induction coil 17 and the MIM capacitor 18 can be formed with an area smaller than that in the prior art shown in FIG. 24.
Die folgenden Probleme treten jedoch bei der in den Fig. 26 und 27 gezeigten und gemäß dem Stand der Technik gebildeten Schaltung auf. Fig. 28 ist eine Schaltung, die äquivalent zu der in den Fig. 26 und 27 gezeigten Schaltung ist. Die Bezugsziffer 29 kennzeichnet die Induktivität der Spiral- Induktionsspule 17 und die Bezugsziffer 30 kennzeichnet die Kapazität des MIM-Kondensators 18. Eine parasitäre Kapazi tät 31 besteht zwischen dem die Spirale bildenden Leiter 22 und der oberen Elektrode 23 des MIM-Kondensators 18. Diese wird zur Ursache für eine Verschlechterung der Merkmale der Schaltung. Wenn die Zwischenlagen-Isolatorschicht 28 keine ausreichende Dicke haben kann, wird darüber hinaus die In duktivität der Spiral-Induktionsspule 17 aufgrund eines Spiegeleffekts verringert.However, the following problems arise in the circuit shown in Figs. 26 and 27 and formed according to the prior art. Fig. 28 is a circuit equivalent to the circuit shown in Figs. 26 and 27. The reference number 29 denotes the inductance of the spiral induction coil 17 and the reference number 30 denotes the capacitance of the MIM capacitor 18 . A parasitic capacitance 31 exists between the spiral-forming conductor 22 and the upper electrode 23 of the MIM capacitor 18 . This causes the characteristics of the circuit to deteriorate. In addition, if the interlayer insulator layer 28 can not have a sufficient thickness, the inductance of the spiral induction coil 17 is reduced due to a mirror effect.
Fig. 29 ist ein Kurvenbild, in dem die Induktivität einer Spiral-Induktionsspule mit einer äußeren Größe von 400 µm2 graphisch dargestellt ist, wobei die Abszissenachse eine dielektrische Materialdicke zwischen dem Spiralleiter und dem Masseleiter zum Darstellen eines Beispiels des Spiegel effekts anzeigt. Es wird angenommen, daß das dielektrische Material SiO2 ist. Es würde erkannt werden, daß, wenn die dielektrische Materialdicke nicht größer als 100 µm wird, die Induktivität abrupt aufgrund des Spiegeleffekts ab fällt. Zum Verhindern des Spiegeleffekts bei der in Fig. 26 und 27 gezeigten, gemäß dem Stand der Technik gebildeten Schaltung, ist es nämlich erforderlich, daß die Dicke der dielektrischen Materialschicht 28 nicht geringer als ein Bruchteil der äußeren Größe der Spiral-Induktionsspule aus geführt wird, typischerweise nicht geringer als 100 µm. Fig. 29 is a graph plotting the inductance of a spiral inductor with an outer size of 400 µm 2 , the axis of abscissas indicating a dielectric material thickness between the spiral conductor and the ground conductor to illustrate an example of the mirror effect. The dielectric material is believed to be SiO 2 . It would be recognized that if the dielectric material thickness does not exceed 100 µm, the inductance will drop abruptly due to the mirror effect. Namely, to prevent the mirror effect in the prior art circuit shown in Figs. 26 and 27, it is necessary that the thickness of the dielectric material layer 28 be made not less than a fraction of the outer size of the spiral inductor. typically not less than 100 µm.
Dies führt jedoch zu einer Erhöhung der Produktionskosten. Außerdem ist es in der Praxis schwierig, eine dicke dielek trische Materialschicht wie oben ausgeführt in einer MMIC (monolithic microwave integrated circuit; monolithisch in tegrierte Mikrowellenschaltung) unter Verwendung von Halb leitertechnologie zu bilden. Wenn andererseits die Dicke der dielektrischen Materialschicht 28 nicht vergrößert wer den kann, wird, wenn die Anzahl von Windungen in der Spira le zum Kompensieren der durch den Spiegeleffekt verursach ten Abnahme der Induktivität erhöht wird, die Schaltungs fläche vergrößert und die Produktionskosten werden auch er höht. Um in diesem Zusammenhang die Verringerung der Induk tivität zu kompensieren, wenn die Anzahl von Windungen in der Spirale erhöht wird oder wenn der die Spirale bildende Leiter verdünnt wird, erhöht sich ein parasitärer Wider stand des Leiters der Spirale mit dem Ergebnis, daß die Ei genschaften der Schaltung verschlechtert werden.However, this leads to an increase in production costs. In addition, it is difficult in practice to form a thick dielectric material layer as stated above in a monolithic microwave integrated circuit (MMIC) using semiconductor technology. On the other hand, if the thickness of the dielectric material layer 28 cannot be increased, if the number of turns in the coil to compensate for the decrease in inductance caused by the mirror effect is increased, the circuit area is increased and the production cost is also increased . In this connection, to compensate for the reduction in inductance, if the number of turns in the spiral is increased or if the conductor forming the spiral is thinned, a parasitic resistance of the conductor of the spiral increases, with the result that the properties the circuit will deteriorate.
Wenn die den MIM-Kondensator bildenden Elektroden keine zu friedenstellende Dicke haben können, oder wenn der spezifi sche Widerstand des Elektrodenmaterials nicht zufrieden stellend niedrig ist, erfolgt darüber hinaus ein Wirbel stromverlust, der einen Energieverlust aufgrund eines Wi derstandsverlustes eines in der Elektrode durch einen Ma gnetverlust verursachten Wirbelstroms zur Folge hat. Dies senkt den Gütefaktor der Induktionsspule und erhöht den Verlust in der Schaltung. Zum Verhindern dieses Nachteils ist es erforderlich, die dielektrische Materialschicht 28 ausreichend zu verdicken, um so den Abstand zwischen der Induktionsspule und dem MIM-Kondensator zu vergrößern, oder alternativ das den Kondensator bildende Elektrodenmaterial ausreichend zu verdicken, um den Widerstand zu verringern. Jeder dieser Ansätze wird jedoch zu einem die Produktions kosten erhöhenden Faktor.In addition, if the electrodes constituting the MIM capacitor cannot have a satisfactory thickness, or if the resistivity of the electrode material is not satisfactorily low, there is an eddy current loss which results in a loss of energy due to a loss of resistance in the electrode by a measure loss of eddy current caused by gnet. This lowers the quality factor of the induction coil and increases the loss in the circuit. To prevent this disadvantage, it is necessary to thicken the dielectric material layer 28 sufficiently so as to increase the distance between the induction coil and the MIM capacitor, or alternatively to thicken the electrode material forming the capacitor sufficiently to reduce the resistance. However, each of these approaches becomes a factor that increases production costs.
Als ein ähnlicher Stand der Technik können Technologien er läutert werden, die in den Japanischen Patentanmeldungs- Vor-Prüfungs-Veröffentlichungen Nr. JP-A-06-085593 und JP- A-06-085544 offenbart sind. Diese Technologien leiden unter ähnlichen Problemen wie diejenigen von JP-A-06-169064.As a similar prior art, technologies can he that are described in the Japanese patent application Pre-Exam Publications No. JP-A-06-085593 and JP- A-06-085544. These technologies suffer problems similar to those of JP-A-06-169064.
Wie oben ausgeführt, tritt bei dem Stand der Technik, in dem die Spiral-Induktionsspule und der Kondensator Seite an Seite angeordnet sind, ein solches Problem auf, daß die große Fläche benötigt wird und die Produktionskosten erhöht werden. Im Falle, daß eine ähnliche Schaltung auf dem leit fähigen Siliciumsubstrat gebildet wird, wird der Verlust der Schaltung aufgrund der kapazitiven Kopplung zwischen dem Leiter der Spiral-Induktionsspule und dem Siliciumsub strat groß. As stated above, in the prior art, in the spiral induction coil and the capacitor side Are arranged on such a problem that the large area is required and production costs are increased become. In the event that a similar circuit on the leit capable silicon substrate is formed, the loss the circuit due to the capacitive coupling between the conductor of the spiral induction coil and the silicon sub strat great.
Bei dem Stand der Technik, in dem die Spiral-Induktionsspu le und der Kondensator angeordnet sind, um sich zu überlap pen, tritt die parasitäre Kapazität zwischen der Spiral-In duktionsspule und der Elektrode des MIM-Kondensator auf und auch der Verlust nimmt aufgrund des Wirbelstromverlustes zu, wenn die dielektrische Schicht zwischen der Spiral-In duktionsspule und dem MIM-Kondensator keine ausreichende Dicke aufweist. Ein jedes dieser Probleme hat einen Abfall der Schaltungsleitung zur Folge. Außerdem sinkt die Induk tivität aufgrund des Spiegeleffekts.In the prior art, in which the spiral induction coil le and the capacitor are arranged to overlap pen, the parasitic capacitance occurs between the spiral-in induction coil and the electrode of the MIM capacitor on and the loss also increases due to the loss of eddy current to when the dielectric layer between the spiral-in induction coil and the MIM capacitor are not sufficient Has thickness. Each of these problems has a drop the circuit lead. In addition, the induc drops activity due to the mirror effect.
Wenn die Anzahl von Windungen in der Spirale erhöht wird, um diese Induktivitätsabnahme zu kompensieren, sinkt die Schaltungsleistung aufgrund eines erhöhten parasitären Wi derstands, und die Produktionskosten steigen aufgrund einer vergrößerten Schaltungsfläche. Wenn alternativ der die Spi rale bildende Leiter verdünnt wird, um die durch den Spie geleffekt verursachte Verringerung der Induktivität zu kom pensieren, sinkt die Schaltungsleistung auch aufgrund eines erhöhten parasitären Widerstands.If the number of turns in the spiral is increased, in order to compensate for this decrease in inductance, the Circuit performance due to increased parasitic Wi derstands, and the production costs rise due to enlarged circuit area. Alternatively, if the spi rale forming conductor is thinned by the through the game gel effect caused a reduction in inductance the circuit performance also decreases due to a increased parasitic resistance.
Um die oben genannten Probleme zu vermeiden, ist es erfor derlich, die Dicke der Zwischenlagen-Isolatorschicht zwi schen der Spiral-Induktionsspule und der Kondensatorelek trode auf mindestens 100 µm in einem typischen Beispiel zu erhöhen, und es ist weiter erforderlich, die Schichtdicke des Elektrodenmaterials ausreichend zu vergrößern, um so die Elektrode des MIM-Kondensators ausreichend zu verklei nern. Dies führt zu erhöhten Produktionskosten. Anderer seits ist es schwierig, eine dicke Isolatorschicht in der MMIC zu bilden, die auf einem Halbleitersubstrat herge stellt wird.To avoid the above problems, it is necessary derlich, the thickness of the interlayer insulator layer between the spiral induction coil and the capacitor elec trode to at least 100 µm in a typical example increase, and it is further required the layer thickness of the electrode material sufficiently to enlarge to adequately cover the electrode of the MIM capacitor nern. This leads to increased production costs. Other on the one hand, it is difficult to have a thick layer of insulator in the Form MMIC, the herge on a semiconductor substrate is posed.
Es ist dementsprechend ein Ziel der vorliegenden Erfindung, eine Hochfrequenz-Schaltungsvorrichtung zu schaffen, die die oben genannten Probleme überwunden hat.Accordingly, it is an object of the present invention to to provide a high frequency circuit device that has overcome the above problems.
Ein zweites Ziel der vorliegenden Erfindung besteht darin, eine Hochfrequenz-Schaltungsvorrichtung zu schaffen, die die Schaltungsfläche ohne Erhöhung der Produktionskosten und ohne Senken der Schaltungsleistung verkleinern kann.A second object of the present invention is to provide a high frequency circuit device that the circuit area without increasing production costs and can shrink without lowering the circuit performance.
Eine Hochfrequenz-Schaltungsvorrichtung gemäß der vorlie genden Erfindung umfaßt eine Spiral-Induktionsspule und ei nen Kondensator, wobei die Spiral-Induktionsspule und der Kondensator einander überlappend angeordnet sind, oder der Kondensator in einem Raum an einer Mitte der Spiral-Induk tionsspule angeordnet ist, oder alternativ der Kondensator angeordnet ist, um einem Mittelteil der Spiral-Induktions spule zu überlappen, und Schlitze in einer Elektrode des Kondensator zum Verhindern eines Wirbelstromverlustes aus gebildet sind.A high-frequency circuit device according to the present The present invention includes a spiral induction coil and egg NEN capacitor, the spiral induction coil and the Capacitor are arranged overlapping each other, or the Condenser in a room at a center of the spiral inductor tion coil is arranged, or alternatively the capacitor is arranged around a central part of the spiral induction overlap coil and slots in an electrode of the Capacitor to prevent eddy current loss are formed.
Die Spiral-Induktionsspule und der Kondensator mit den Schlitzen werden verbunden, indem ein Mitte-Seitenende der Spirale, eine äußeres Ende der Spirale oder ein Mittelteil der Spirale mit dem Kondensator verbunden wird.The spiral induction coil and the capacitor with the Slots are connected by a middle-side end of the Spiral, an outer end of the spiral or a middle part the spiral is connected to the capacitor.
Der die Elektrode mit darin ausgebildeten Schlitzen aufwei sende Kondensator kann als ein MIM-Kondensator oder als ein MIS-Kondensator gebildet werden. Darüber hinaus kann minde stens eine von zwei Elektroden des Kondensators aus einem Material mit einem hohen spezifischen Widerstand gebildet werden oder kann mit einer laminierten Struktur ausgebildet werden, die aus einem Material mit einem hohen spezifischen Widerstand und einem Material mit einem niedrigen spezifi schen Widerstand besteht, und eine aus dem Material mit dem hohen spezifischen Widerstand gebildete Schicht kann ohne Schlitz konstruiert werden.Which has the electrode with slits formed therein Capacitor can send as a MIM capacitor or as a MIS capacitor are formed. In addition, minde least one of two electrodes of the capacitor from one Material formed with a high specific resistance can be formed with a laminated structure be made of a material with a high specific Resistance and a material with a low spec resistance exists, and one of the material with the high resistivity layer can be formed without Slot are constructed.
Wenn der die Elektrode mit darin ausgebildeten Schlitzen aufweisende Kondensator als der MIS-Kondensator ausgebildet ist, wird eine der zwei Elektroden des Kondensators aus ei nem n-Typ- oder p-Typ-Halbleiter gebildet, um eine Region niedrigen Widerstands mit einer hohen Verunreinigungskon zentration des n-Typs oder p-Typs, und eine Region hohen Widerstands aufzuweisen, die in Form von Schlitzen ausge bildet ist und eine niedrige Verunreinigungskonzentration des gleichen n-Typs oder p-Typs oder alternativ eines ent gegengesetzten p-Typs oder n-Typs zum Verhindern von Wir belstromverlust aufweist.When the electrode with slits formed therein having capacitor formed as the MIS capacitor one of the two electrodes of the capacitor is made of egg a n-type or p-type semiconductor formed around a region low resistance with a high impurity con concentration of the n-type or p-type, and a region high To show resistance, which is in the form of slots forms and has a low concentration of impurities of the same n-type or p-type or alternatively an ent opposite p-type or n-type to prevent We loss of power flow.
Zusätzlich kann eine von zwei Elektroden des Kondensators aus einem Silicium vom n-Typ oder p-Typ ausgebildet sein.In addition, one of two electrodes of the capacitor be formed from n-type or p-type silicon.
Fig. 1 ist eine Draufsicht, die eine erste Ausführungsform der vorliegenden Erfindung zeigt; Fig. 1 is a plan view showing a first embodiment of the present invention;
Fig. 2 ist eine Schnittansicht, die die erste Ausführungs form der vorliegenden Erfindung zeigt; Fig. 2 is a sectional view showing the first embodiment of the present invention;
Fig. 3 ist eine Draufsicht eines Kondensators in einer zweiten Ausführungsform der vorliegenden Erfindung; Fig. 3 is a plan view of a capacitor in a second embodiment of the present invention;
Fig. 4 ist eine Draufsicht, die die zweite Ausführungsform der vorliegenden Erfindung zeigt; Fig. 4 is a plan view showing the second embodiment of the present invention;
Fig. 5 ist eine Schnittansicht, die die zweite Ausführungs form der vorliegenden Erfindung zeigt; Fig. 5 is a sectional view showing the second embodiment of the present invention;
Fig. 6 ist ein äquivalentes Schaltungsbild der zweiten Aus führungsform der vorliegenden Erfindung; Fig. 6 is an equivalent circuit diagram of the second embodiment of the present invention;
Fig. 7 ist eine Draufsicht eines Kondensators in einer dritten Ausführungsform der vorliegenden Erfindung; Fig. 7 is a plan view of a capacitor in a third embodiment of the present invention;
Fig. 5 ist eine Draufsicht, die die dritte Ausführungsform der vorliegenden Erfindung zeigt; Fig. 5 is a plan view showing the third embodiment of the present invention;
Fig. 9 ist eine Schnittansicht, die die dritte Ausführungs form der vorliegenden Erfindung zeigt; Fig. 9 is a sectional view showing the third embodiment of the present invention;
Fig. 10 ist eine Draufsicht, die eine vierte Ausführungs form der vorliegenden Erfindung zeigt; Fig. 10 is a plan view showing a fourth embodiment of the present invention;
Fig. 11 ist eine Schnittansicht, die die vierte Ausfüh rungsform der vorliegenden Erfindung zeigt; Fig. 11 is a sectional view showing the fourth embodiment of the present invention;
Fig. 12 ist eine Draufsicht eines Kondensators in einer fünften Ausführungsform der vorliegenden Erfindung; Fig. 12 is a plan view of a capacitor in a fifth embodiment of the present invention;
Fig. 13 ist eine Draufsicht, die die fünfte Ausführungsform der vorliegenden Erfindung zeigt; Fig. 13 is a plan view showing the fifth embodiment of the present invention;
Fig. 14 ist eine Schnittansicht, die die fünfte Ausfüh rungsform der vorliegenden Erfindung zeigt; Fig. 14 is a sectional view showing the fifth embodiment of the present invention;
Fig. 15 ist eine Draufsicht, die die sechste Ausführungs form der vorliegenden Erfindung zeigt; Fig. 15 is a plan view showing the sixth embodiment of the present invention;
Fig. 16 ist eine Schnittansicht, die die sechste Ausfüh rungsform der vorliegenden Erfindung zeigt; Fig. 16 is a sectional view showing the sixth embodiment of the present invention;
Fig. 17 ist eine Draufsicht, die eine siebte Ausführungs form der vorliegenden Erfindung zeigt; Fig. 17 is a plan view showing a seventh embodiment of the present invention;
Fig. 18 ist eine Schnittansicht, die die siebte Ausfüh rungsform der vorliegenden Erfindung zeigt; Fig. 18 is a sectional view showing the seventh embodiment of the present invention;
Fig. 19 ist eine Draufsicht, die eine achte Ausführungsform der vorliegenden Erfindung zeigt; Fig. 19 is a plan view showing an eighth embodiment of the present invention;
Fig. 20 ist eine Draufsicht, die eine neunte Ausführungs form der vorliegenden Erfindung zeigt; Fig. 20 is a plan view showing a ninth embodiment of the present invention;
Fig. 21 ist eine Draufsicht, die eine zehnte Ausführungs form der vorliegenden Erfindung zeigt; Fig. 21 is a plan view showing a tenth embodiment of the present invention;
Fig. 22 ist ein äquivalentes Schaltungsbild der zehnten Ausführungsform der vorliegenden Erfindung; Fig. 22 is an equivalent circuit diagram of the tenth embodiment of the present invention;
Fig. 23 ist ein Schaubild, das eine Hochfrequenz-Schal tungsvorrichtung darstellt, welche aus einer Induk tionsspule und einen Kondensator besteht und auf die die vorliegende Erfindung angewendet wird; Fig. 23 is a diagram illustrating a high-frequency switching device consisting of an induction coil and a capacitor to which the present invention is applied;
Fig. 24 ist ein Schaubild, das eine Hochfrequenz-Schal tungsvorrichtung gemäß dem Stand der Technik zeigt; Fig. 24 is a diagram showing a high-frequency switching device according to the prior art;
Fig. 25 ist ein Schaubild, das eine Hochfrequenz-Schal tungsvorrichtung gemäß dem Stand der Technik zeigt; Fig. 25 is a graph showing a high-frequency sound processing device according to the prior art;
Fig. 26 ist ein Schaubild, das eine Hochfrequenz-Schal tungsvorrichtung gemäß dem Stand der Technik zeigt; Fig. 26 is a diagram showing a high-frequency switching device according to the prior art;
Fig. 27 ist ein Schaubild, das eine Hochfrequenz-Schal tungsvorrichtung gemäß dem Stand der Technik zeigt; Fig. 27 is a graph showing a high-frequency sound processing device according to the prior art;
Fig. 28 ist ein Schaubild, das eine Hochfrequenz-Schal tungsvorrichtung gemäß dem Stand der Technik zeigt; und Fig. 28 is a diagram showing a high-frequency switching device according to the prior art; and
Fig. 29 ist ein den Spiegeleffekt darstellendes Schaubild. Fig. 29 is a graph showing the mirror effect.
Die Fig. 1 und 2 stellen eine erste Ausführungsform der vorliegenden Erfindung dar. Fig. 1 ist eine Draufsicht der ersten Ausführungsform, und Fig. 2 ist eine Schnittstruk turansicht der ersten Ausführungsform. Diese Ausführungs form besteht aus einem Tiefpaßfilter, der eine Spiral-In duktionsspule 32 und einen MIM-Kondensator 33 aufweist. Die Spiral-Induktionsspule 32 und der MIM-Kondensator 33 sind miteinander an einem Mitte-Seitenende 18 der Spiral-Induk tionsspule 32 verbunden. Schlitze sind radial im MIM-Kon densator 33 ausgebildet. Das Mitte-Seitenende 18 der Spi ral-Induktionsspule 32 wird durch eine Luftbrückenverbin dung 35 herausgenommen. Ein Anschluß 36 ist ein Eingang und ein Anschluß 37 ist ein Ausgang. Figs. 1 and 2 illustrate a first embodiment of the present invention. Fig. 1 is a plan view of the first embodiment, and FIG. 2 is a sectional view of structure at the first embodiment. This embodiment form consists of a low-pass filter, which has a spiral induction coil 32 and a MIM capacitor 33 . The spiral induction coil 32 and the MIM capacitor 33 are connected to each other at a center side end 18 of the spiral induction coil 32 . Slots are formed radially in the MIM capacitor 33 . The middle-side end 18 of the spiral induction coil 32 is taken out by an air bridge connection 35 . Terminal 36 is an input and terminal 37 is an output.
In Fig. 2, die eine Schnittstruktur entlang der Linie a-b in Fig. 1 zeigt, wird die Spiral-Induktionsspule durch ei nen Leiter 38 dargestellt und der MIM-Kondensator 33 wird von einer oberen Elektrode 39, einer unteren Elektrode 41 und einer dielektrischen Schicht 42 gebildet. Die Bezugs ziffer 43 bezeichnet ein dielektrisches Substrat. In der oberen Elektrode 39 und der unteren Elektrode 41 des MIM- Kondensators 33 ausgebildete Schlitze 40 entsprechen den in Fig. 1 gezeigten Schlitzen 34. Durch die in den Elektroden des MIM-Kondensators 33 gebildeten radialen Schlitze 34 wird ein Weg eines durch ein Magnetfeld der Spiral-Indukti onsspule 32 hervorgerufenen Wirbelstroms mit dem Ergebnis unterbrochen, das kein Wirbelstromverlust erfolgt. Da der Wirbelstrom nicht auftritt, ist es außerdem möglich, den durch den Spiegeleffekt verursachten Abfall der Induktivi tät zu verhindern. Da keine Elektrode des MIM-Kondensators unter der Spiral-Induktionsspule vorhanden ist, ist außer dem eine parasitäre Kapazität zwischen dem Leiter der Spi ral-Induktionsspule und der oberen Elektrode des MIM-Kon densators klein. Bei Beachtung der Spiral-Induktionsspule 32 existiert darüber hinaus ein leerer Raum in dem Mittel bereich der Spiral-Induktionsspule, da der MIM-Kondensator an einem Mittelbereich der Spiral-Induktionsspule angeord net ist, und folglich wird eine negative gegenseitige In duktivität zwischen gegenüberliegenden Leiterteilen mit dem Ergebnis minimiert, daß der Gütefaktor des Leiters an steigt.In FIG. 2, which shows a sectional structure along the line ab in FIG. 1, the spiral induction coil is represented by a conductor 38 and the MIM capacitor 33 is formed by an upper electrode 39 , a lower electrode 41 and a dielectric layer 42 formed. Reference numeral 43 denotes a dielectric substrate. Slits 40 formed in the upper electrode 39 and the lower electrode 41 of the MIM capacitor 33 correspond to the slits 34 shown in FIG. 1. Through the radial slots 34 formed in the electrodes of the MIM capacitor 33 , a path of an eddy current caused by a magnetic field of the spiral induction coil 32 is interrupted with the result that there is no loss of eddy current. Since the eddy current does not occur, it is also possible to prevent the drop in inductance caused by the mirror effect. In addition, since there is no electrode of the MIM capacitor under the spiral inductor, parasitic capacitance between the conductor of the spiral inductor and the upper electrode of the MIM capacitor is small. If the spiral induction coil 32 is observed, there is also an empty space in the central region of the spiral induction coil, since the MIM capacitor is arranged on a central region of the spiral induction coil, and consequently a negative mutual inductance between opposite conductor parts is associated with it the result minimized that the quality factor of the conductor increases.
Beim Vergleich dieser Ausführungsform mit dem Beispiel, bei dem die Spiral-Induktionsspule gemäß dem in Fig. 25 gezeig ten Stand der Technik verwendet wird, wird die besetzte Fläche der Schaltung um die Fläche des MIM-Kondensators verkleinert. Darüber hinaus erfolgt im Vergleich zu der Schaltungsvorrichtung gemäß dem in den Fig. 26 und 27 ge zeigten Stand der Technik weder der Wirbelstromverlust noch der Spiegeleffekt, und da die parasitäre Kapazität zwischen der Induktionsspule und dem MIM-Kondensator klein ist, wird die Schaltungsleistung erhöht. Zusätzlich können verglichen mit der Schaltungsvorrichtung gemäß dem in den Fig. 26 und 27 gezeigten Stand der Technik, bei dem die Dicke der di elektrischen Schicht 28 zwischen der Spirale und der oberen Elektrode des MIM-Kondensators verdickt ist, die Produkti onskosten gesenkt werden, da die dicke dielektrische Schicht nicht mehr benötigt wird.When comparing this embodiment with the example using the spiral inductor according to the prior art shown in FIG. 25, the occupied area of the circuit is reduced by the area of the MIM capacitor. In addition, compared to the circuit device according to the prior art shown in FIGS. 26 and 27, neither the eddy current loss nor the mirror effect occurs, and since the parasitic capacitance between the inductor and the MIM capacitor is small, the circuit performance is increased. In addition, compared to the circuit device according to the prior art shown in FIGS. 26 and 27, in which the thickness of the dielectric layer 28 between the spiral and the upper electrode of the MIM capacitor is thickened, the production cost can be reduced because the thick dielectric layer is no longer required.
In der oben genannten Ausführungsform ist der Kondensator in einem an der Mitte der Spiral-Induktionsspule positio nierten Raum angeordnet, die Spiral-Induktionsspule und der Kondensator mit den Schlitzen können jedoch einander über lappend ausgebildet werden. In diesem Fall tritt eine para sitäre Kapazität zwischen der Spirale und der Elektrode des Kondensators auf, aber der Wirbelstromverlust und der Spie geleffekt können aufgrund der in den Elektroden des Konden sators ausgebildeten Schlitze unterdrückt werden. Dement sprechend kann die besetzte Fläche kleiner als diejenige in der Schaltung gemäß dem in Fig. 23 gezeigten Stand der Technik gemacht werden. Und, da der Wirbelstromverlust nicht auftritt und der Spiegeleffekt im Vergleich zu der Schaltungsvorrichtung gemäß dem in den Fig. 26 und 27 ge zeigten Stand der Technik unterdrückt wird, kann die Schal tungsleistung erhöht werden. Außerdem können im Vergleich zu der Schaltungsvorrichtung gemäß dem in den Fig. 26 und 27 gezeigten Stand der Technik, bei dem die Dicke der di elektrische Schicht 28 zwischen der Spirale und der oberen Elektrode des MIM-Kondensators verdickt ist, die Produkti onskosten verringert werden, da die dicke dielektrische Schicht nicht mehr erforderlich ist.In the above-mentioned embodiment, the capacitor is arranged in a space positioned at the center of the spiral induction coil, but the spiral induction coil and the capacitor with the slits can be overlapped with each other. In this case, para-capacitance occurs between the spiral and the electrode of the capacitor, but the eddy current loss and the mirror effect can be suppressed due to the slits formed in the electrodes of the capacitor. Accordingly, the occupied area can be made smaller than that in the circuit according to the prior art shown in FIG. 23. And, since the eddy current loss does not occur and the mirror effect is suppressed in comparison with the circuit device according to the prior art shown in FIGS . 26 and 27, the circuit performance can be increased. In addition, compared to the circuit device according to the prior art shown in FIGS. 26 and 27, in which the thickness of the dielectric layer 28 between the spiral and the upper electrode of the MIM capacitor is thickened, the production cost can be reduced, because the thick dielectric layer is no longer required.
Die Fig. 3 bis 6 zeigen eine zweite Ausführungsform der vorliegenden Erfindung. Fig. 3 ist eine Draufsicht eines Kondensators und Fig. 4 ist eine Draufsicht einer Spiral- Induktionsspule, die zum Überlappen des Kondensators ange ordnet ist. Fig. 5 ist eine Schnittstrukturansicht, und Fig. 6 ist ein äquivalentes Schaltungsbild. FIGS. 3 to 6 show a second embodiment of the present invention. Fig. 3 is a plan view of a capacitor and Fig. 4 is a plan view of a spiral induction coil which is arranged to overlap the capacitor. Fig. 5 is a sectional structural view, and Fig. 6 is an equivalent circuit diagram.
In Fig. 3 besteht der Kondensator aus einem MOS-Kondensator mit einer MOS-Struktur, und radiale Schlitze sind in einer oberen Elektrode 44 ausgebildet. Wie in Fig. 4 gezeigt, sind der MOS-Kondensator und eine Spiral-Induktionsspule 45 durch Verbinden der Spiral-Induktionsspule mit einer oberen Elektrode des MOS-Kondensators benachbart der Mitte der Spiral-Induktionsspule 45 verbunden. In dieser Ausführungs form sind zwei Windungen der Spiral-Induktionsspule begin nend von dem Mitte-Seitenende der Spirale angeordnet, um den MOS-Kondensator zu überlappen. Durch die in der oberen Elektrode des MOS-Kondensators ausbildeten Schlitze wird ein Weg eines Wirbelstroms in der oberen Elektrode unter brochen. In Fig. 3, the capacitor of a MOS capacitor is a MOS structure, and radial slots are formed in an upper electrode 44. As shown in FIG. 4, the MOS capacitor and a spiral inductor 45 are connected by connecting the spiral inductor to an upper electrode of the MOS capacitor adjacent the center of the spiral inductor 45 . In this embodiment, two turns of the spiral inductor are arranged starting from the center-side end of the spiral to overlap the MOS capacitor. A path of an eddy current in the upper electrode is interrupted by the slots formed in the upper electrode of the MOS capacitor.
Fig. 5 zeigt die Schnittansicht. Ein Leiter 49 der Spiral- Induktionsspule ist ausgebildet, um eine obere Elektrode 50 des MOS-Kondensators zu überlappen, und sie sind durch ei nen Durchgangslochkontakt 51 miteinander verbunden. Die Be zugsziffer 53 kennzeichnet eine dielektrische Kondensator schicht, und die Bezugsziffer 54 kennzeichnet ein Silicium substrat. Der MOS-Kondensator wird von der oberen Elektrode 50, der dielektrischen Kondensatorschicht 53 und dem Sili ciumsubstrat 54 gebildet. Da das die untere Elektrode bil dende Siliciumsubstrat keinen Schlitz zum Unterbrechen des Wirbelstroms aufweist, existiert ein Weg des Wirbelstroms, aber der Einfluß desselben ist geringer als derjenige in der oberen Elektrode. Fig. 5 shows the sectional view. A conductor 49 of the spiral inductor is formed to overlap an upper electrode 50 of the MOS capacitor, and they are connected to each other by a through-hole contact 51 . The reference numeral 53 denotes a dielectric capacitor layer, and the reference numeral 54 denotes a silicon substrate. The MOS capacitor is formed by the upper electrode 50 , the dielectric capacitor layer 53 and the silicon substrate 54 . Since the silicon substrate forming the lower electrode has no slit for interrupting the eddy current, there is a way of the eddy current, but the influence thereof is less than that in the upper electrode.
Außerdem besteht eine Hauptursache für den Verlust in der Spiral-Induktionsspule auf dem Siliciumsubstrat darin, daß, da eine parasitäre Kapazität zwischen dem Leiter der Induk tionsspule und dem Siliciumsubstrat vorliegt, diese parasi täre Kapazität durch einen Widerstand des Siliciumsubstrat geladen und entladen wird. In der in Fig. 4 gezeigten Struktur ist die Nachbarschaft der Mitte der Spirale durch die obere Elektrode 46 des MOS-Kondensators von dem Silici umsubstrat isoliert. Eine äquivalente Schaltung der in Fig. 4 gezeigten Struktur wird wie in Fig. 6 gezeigt.In addition, a major cause of the loss in the spiral inductor on the silicon substrate is that since there is parasitic capacitance between the conductor of the inductor and the silicon substrate, this parasitic capacitance is charged and discharged by a resistor of the silicon substrate. In the structure shown in FIG. 4, the vicinity of the center of the spiral is isolated from the silicon substrate by the upper electrode 46 of the MOS capacitor. An equivalent circuit of the structure shown in FIG. 4 is shown in FIG. 6.
In Fig. 6 kennzeichnet die Bezugsziffer 55 die Induktivität der Spiral-Induktionsspule und die Bezugsziffer 59 kenn zeichnet den MOS-Kondensator. Außerdem zeigt die Bezugszif fer 56 eine parasitäre Kapazität zwischen einem äußeren Teil der Spirale und dem Siliciumsubstrat. Eine Parallel verbindung eines Widerstands 60 und eines Kondensators 61 zeigt das Siliciumsubstrat an. Die Bezugsziffer 57 kenn zeichnet eine parasitäre Kapazität zwischen einem Mittel teil der Spirale und der oberen Elektrode des MOS-Kondensa tors. In Fig. 6, reference numeral 55 denotes the inductance of the spiral induction coil and reference numeral 59 denotes the MOS capacitor. In addition, reference numeral 56 shows a parasitic capacitance between an outer part of the spiral and the silicon substrate. A parallel connection of a resistor 60 and a capacitor 61 indicates the silicon substrate. The reference number 57 denotes a parasitic capacitance between a central part of the spiral and the upper electrode of the MOS capacitor.
Ein Potential der oberen Elektrode des MOS-Kondensators ist das gleiche wie das eines Anschlusses 62. Dementsprechend ist ein Spiral-Mittelteil des die Spirale bildenden Leiters nahe dem Potential des Anschlusses 62. Andererseits ist das Potential der oberen Elektrode des MOS-Kondensators nahe dem Potential des Anschlusses 62. Deshalb ist eine elektri sche Ladungsmenge, die in der parasitären Kapazität 57 zwi schen dem Leiter des Spiral-Mittelteils und der oberen Elektrode des MOS-Kondensator geladen und entladen wird, klein. Dementsprechend kann die parasitäre Kapazität in dem Mittelteil der Spirale offensichtlich ignoriert werden.A potential of the upper electrode of the MOS capacitor is the same as that of a terminal 62 . Accordingly, a spiral middle portion of the spiral forming conductor is near the potential of the terminal 62 . On the other hand, the potential of the upper electrode of the MOS capacitor is close to the potential of the terminal 62 . Therefore, an amount of electric charge which is charged and discharged in the parasitic capacitance 57 between the conductor of the spiral central portion and the upper electrode of the MOS capacitor is small. Accordingly, the parasitic capacitance in the central part of the spiral can obviously be ignored.
Daher ist es dieser Ausführungsform zufolge möglich, die Hochfrequenz-Schaltungsvorrichtung mit einer höheren Lei stung als der des Standes der Technik herzustellen, wobei eine kleinere Fläche als die im Stand der Technik besetzt wird. Ein zum Realisieren dieser Struktur erforderlicher Herstellungsprozeß kann ein konventioneller Prozeß zur Bil dung von Doppelschichtvernetzung sein und deshalb werden die Produktionskosten wenig erhöht.Therefore, according to this embodiment, it is possible that High frequency circuit device with a higher lei manufacture as that of the prior art, wherein a smaller area than that occupied in the prior art becomes. One necessary to implement this structure Manufacturing process can be a conventional Bil of double-layer crosslinking and therefore the production costs increased little.
Die Fig. 7 bis 9 zeigen eine dritte Ausführungsform der vorliegenden Erfindung. Fig. 7 ist eine Draufsicht eines Kondensators und Fig. 8 ist eine Draufsicht einer Spiral- Induktionsspule, die zum Überlappen des Kondensators ange ordnet ist. Fig. 9 ist eine Schnittstrukturansicht. FIGS. 7 to 9 show a third embodiment of the present invention. Fig. 7 is a plan view of a capacitor and Fig. 8 is a plan view of a spiral inductor which is arranged to overlap the capacitor. Fig. 9 is a sectional structure view.
In Fig. 7 besteht der Kondensator aus einem MOS-Kondensator und Schlitze 65 sind radial in einer oberen Elektrode 63 des Kondensators ausgebildet. Der Kondensator ist durch ei nen Herausführungsteil 64 mit einer externen Schaltung ver bunden. Wie in Fig. 8 gezeigt ist, ist eine über dem MOS- Kondensator gebildete Spiral-Induktionsspule 66 mit einer oberen Elektrode des MOS-Kondensators benachbart der Mitte der Spiral-Induktionsspule 66 verbunden und an Herausfüh rungsteilen 67 und 68 mit einer externen Schaltung verbun den. In Fig. 7, the capacitor consists of a MOS capacitor and slots 65 are formed radially in an upper electrode 63 of the capacitor. The capacitor is connected by ei ver NEN lead-out portion 64 with an external circuit. As shown in FIG. 8, a spiral inductor 66 formed over the MOS capacitor is connected to an upper electrode of the MOS capacitor adjacent the center of the spiral inductor 66 and connected to an external circuit at lead-out parts 67 and 68 .
Fig. 9 zeigt eine Schnittansicht. In dieser Ausführungsform ist die Spiral-Induktionsspule aus einem Aluminiumleiter 69 gebildet, und die obere Elektrode des MOS-Kondensators weist eine zweischichtige Struktur auf, die aus einem Alu miniumleiter 70 und einer WSi-Schicht 71 besteht, welche als ein Gate eines MOSFET verwendet wird. Eine dielektri sche Kondensatorschicht ist aus einer Oxidschicht 74 gebil det, die durch einen Prozeß ähnlich dem Prozeß zum Bilden einer Gate-Oxidschicht gebildet wird. Die Bezugsziffer 73 kennzeichnet eine Zwischenlagen-Isolatorschicht, und die Bezugsziffer 72 zeigt eine Passivierungsschicht. Ein Sub strat ist aus Si gebildet und weist eine p-Typ-Epitaxie schicht 76 einer niedrigen Konzentration auf, die auf einem p-Typ-Substrat 77 hoher Konzentration gebildet ist. Fig. 9 shows a sectional view. In this embodiment, the spiral inductor is formed of an aluminum conductor 69 , and the upper electrode of the MOS capacitor has a two-layer structure consisting of an aluminum conductor 70 and a WSi layer 71 , which is used as a gate of a MOSFET . A dielectric capacitor layer is formed of an oxide layer 74 formed by a process similar to the process of forming a gate oxide layer. Numeral 73 denotes an interlayer insulator layer, and numeral 72 shows a passivation layer. A substrate is formed of Si and has a p-type epitaxial layer 76 of a low concentration, which is formed on a p-type substrate 77 of high concentration.
Eine untere Elektrode besteht aus einer p-Typ-Region 75 ho her Konzentration, die in der Epitaxieschicht 76 durch Do tieren einer hohen Konzentration von Akzeptoren gebildet wird. Schlitze 78 sind in den die obere Elektrode bildenden Schichten 70 und 71 ausgebildet. In der p-Typ-Region 75 ho her Konzentration, welche die untere Elektrode darstellt, ist eine Region 76, in der keine hohe Konzentration von Ak zeptoren dotiert ist, in Form von Schlitzen vorgesehen. Als ein Ergebnis stellt diese Region eine p-Typ-Region niedri ger Konzentration dar. Das Siliciumsubstrat ist geerdet.A lower electrode consists of a p-type region 75 of high concentration, which is formed in the epitaxial layer 76 by doping a high concentration of acceptors. Slits 78 are formed in the layers 70 and 71 forming the upper electrode. In the p-type region 75 of high concentration, which is the lower electrode, a region 76 in which no high concentration of acceptors is doped is provided in the form of slits. As a result, this region represents a low concentration p-type region. The silicon substrate is grounded.
In der oben genannten Struktur werden der Wirbelstromver lust und der Spiegeleffekt unterdrückt, da ein Weg eines in der oberen Elektrode des MOS-Kondensators hervorgerufenen Wirbelstroms durch die p-Typ-Region 76 niedriger Konzentra tion in Form von Schlitzen mit hohem Widerstand unterbro chen wird. Außerdem werden durch die obere Elektrode des MOS-Kondensators die Spiral-Induktionsspule und das Si-Sub strat voneinander mit dem Ergebnis isoliert, daß der Ver lust der Spiral-Induktionsspule minimiert wird. In the above structure, the eddy current loss and the mirror effect are suppressed because a path of an eddy current generated in the upper electrode of the MOS capacitor is interrupted by the p-type region 76 of low concentration in the form of high resistance slots. In addition, the spiral induction coil and the Si substrate are isolated from each other by the upper electrode of the MOS capacitor with the result that the loss of the spiral induction coil is minimized.
Die Fig. 10 und 11 zeigen eine vierte Ausführungsform der Hochfrequenz-Schaltungsvorrichtung der vorliegenden Erfin dung. Fig. 10 ist eine Draufsicht der vierten Ausführungs form und Fig. 11 ist eine Schnittstrukturansicht. FIGS. 10 and 11 show a fourth embodiment of the high-frequency circuit device of the present OF INVENTION dung. Fig. 10 is a plan view of the fourth embodiment and Fig. 11 is a sectional structure view.
Diese Ausführungsform umfaßt eine Spiral-Induktionsspule 79 und einen MOS-Kondensator. Der MOS-Kondensator ist an einem Mittelbereich der Spiral-Induktionsspule 79 ausgebildet. Die Spiral-Induktionsspule 79 ist an einem Mittelteil 18 der Spiral-Induktionsspule mit einer oberen Elektrode 80 des MOS-Kondensators verbunden. Radiale Schlitze 81 sind in der oberen Elektrode 80 des MOS-Kondensators ausgebildet. Herausführungselektroden 83 und 84 sind mit einer externen Schaltung verbunden. Die Bezugsziffer 82 kennzeichnet eine Verbindung, die eine Verbindung zwischen dem Mittelteil der Spirale und der Herausführungselektrode 84 hergestellt.This embodiment includes a spiral inductor 79 and a MOS capacitor. The MOS capacitor is formed on a central area of the spiral induction coil 79 . The spiral induction coil 79 is connected at a central part 18 of the spiral induction coil to an upper electrode 80 of the MOS capacitor. Radial slots 81 are formed in the upper electrode 80 of the MOS capacitor. Lead-out electrodes 83 and 84 are connected to an external circuit. Reference numeral 82 denotes a connection that establishes a connection between the central part of the spiral and the lead-out electrode 84 .
Fig. 11 zeigt eine Schnittansicht entlang der Linie a-b in Fig. 10. Die Spiral-Induktionsspule wird von einem Alumini umleiter 85 gebildet. Die obere Elektrode des MOS-Kondensa tors hat eine zweischichtige Struktur, die aus einem Alumi niumleiter 86 und einer Polysiliciumschicht 89 besteht, welche als ein Gate eines MOSFET verwendet wird. Eine di elektrische Kondensatorschicht ist aus einer Oxidschicht 90 gebildet, die durch einen Prozeß ähnlich einem Prozeß zum Bilden einer Gate-Oxidschicht gebildet wird. Die Bezugszif fer 88 kennzeichnet eine Zwischenlagen-Isolatorschicht und die Bezugsziffer 87 zeigt eine Passivierungsschicht. Fig. 11 shows a sectional view taken along the line in Fig. 10. The spiral induction coil is formed by an aluminum diverter 85 . The upper electrode of the MOS capacitor has a two-layer structure consisting of an aluminum conductor 86 and a polysilicon layer 89 which is used as a gate of a MOSFET. A dielectric capacitor layer is formed of an oxide layer 90 , which is formed by a process similar to a process for forming a gate oxide layer. The reference numeral 88 denotes an interlayer insulator layer and the reference numeral 87 shows a passivation layer.
Eine untere Elektrode wird durch Verwendung eines p-Typ- Siliciumsubstrats 91 gebildet. Das Siliciumsubstrat 91 ist geerdet. Bei der oben genannten Struktur werden der Wirbel stromverlust und der Spiegeleffekt unterdrückt, da ein Weg eines in der oberen Elektrode des MOS-Kondensators hervor gerufenen Wirbelstroms unterbrochen wird. Außerdem kann eine parasitäre Kapazität zwischen dem MOS-Kondensator und der Spiral-Induktionsspule minimiert werden, da kein MOS- Kondensator unter der Spiral-Induktionsspule vorhanden ist.A lower electrode is formed by using a p-type silicon substrate 91 . The silicon substrate 91 is grounded. In the above structure, the eddy current loss and the mirror effect are suppressed because a path of an eddy current generated in the upper electrode of the MOS capacitor is interrupted. In addition, parasitic capacitance between the MOS capacitor and the spiral inductor can be minimized because there is no MOS capacitor under the spiral inductor.
Die Fig. 12 bis 14 zeigen eine fünfte Ausführungsform der vorliegenden Erfindung. Fig. 12 ist eine Draufsicht eines Kondensators und Fig. 13 ist eine Draufsicht einer Spiral- Induktionsspule, die zum Überlappen des Kondensators ange ordnet ist. Fig. 14 ist eine Schnittstrukturansicht. Figs. 12 to 14 show a fifth embodiment of the present invention. Fig. 12 is a plan view of a capacitor and Fig. 13 is a plan view of a spiral inductor which is arranged to overlap the capacitor. Fig. 14 is a sectional structure view.
In Fig. 12 besteht der Kondensator aus einem eine MOS- Struktur aufweisenden MOS-Kondensator und radiale Schlitze sind in einer oberen Elektrode 93 des Kondensators ausge bildet. Ein Weg eines Wirbelstroms in der oberen Elektrode wird durch diese Schlitze unterbrochen. Wie in Fig. 13 ge zeigt, wird eine Verbindung zwischen der Spiral-Induktions spule 94 und dem MOS-Kondensator hergestellt, indem die Spiral-Induktionsspule mit der oberen Elektrode 93 des MOS- Kondensators benachbart der Mitte der Spiral-Induktionsspu le 94 verbunden wird.In Fig. 12, the capacitor consists of a MOS structure having a MOS capacitor and radial slots are formed in an upper electrode 93 of the capacitor. A path of eddy current in the upper electrode is interrupted by these slots. As shown in FIG. 13, a connection between the spiral inductor 94 and the MOS capacitor is made by connecting the spiral inductor to the upper electrode 93 of the MOS capacitor adjacent the center of the spiral inductor 94 .
In dieser Ausführungsform sind zwei vom Mitte-Seitenende der Spirale beginnende Windungen der Spiral-Induktionsspule zum Überlappen des MOS-Kondensators angeordnet, und der äu ßere Teil der Spiral-Induktionsspule ist an einer Außensei te des MOS-Kondensators positioniert. Die Spiral-Indukti onsspule 94 ist mit dem MOS-Kondensator 95 an einem Mittel teil der Spiral-Induktionsspule verbunden. Herausführungs elektroden 96 und 97 sind mit einer externen Schaltung ver bunden.In this embodiment, two turns of the spiral inductor starting from the center side end of the spiral are arranged to overlap the MOS capacitor, and the outer part of the spiral inductor is positioned on an outer side of the MOS capacitor. The spiral induction coil 94 is connected to the MOS capacitor 95 at a central part of the spiral induction coil. Lead-out electrodes 96 and 97 are connected to an external circuit.
In Fig. 14 ist die Spiral-Induktionsspule aus einem Alumi niumleiter 98 gebildet. Die obere Elektrode des MOS-Konden sators ist aus einem Aluminiumleiter 99 gebildet, und Schlitze 100 sind in der oberen Elektrode ausgebildet. Eine dielektrische Kondensatorschicht ist aus einer Oxidschicht 102 gebildet, die durch einen Prozeß ähnlich einem Prozeß zum Bilden einer Gate-Oxidschicht gebildet wird. Ein Sub strat ist aus einem p-Typ-Siliciumsubstrat gebildet und weist eine p-Typ-Epitaxieschicht 151 niedriger Konzentra tion auf, die auf einem p-Typ-Substrat 103 einer hohen Kon zentration gebildet ist.In Fig. 14, the spiral induction coil is formed from an aluminum conductor 98 . The upper electrode of the MOS capacitor is formed from an aluminum conductor 99 , and slots 100 are formed in the upper electrode. A dielectric capacitor layer is formed from an oxide layer 102 , which is formed by a process similar to a process for forming a gate oxide layer. A substrate is formed of a p-type silicon substrate and has a low-concentration p-type epitaxial layer 151 formed on a high-concentration p-type substrate 103 .
Eine untere Elektrode besteht aus einer p-Typ-Region 150 hoher Konzentration, die in der Epitaxieschicht 151 durch Dotieren einer hohen Konzentration von Akzeptoren ausgebil det wird. In der p-Typ-Region 150 hoher Konzentration, wel che die untere Elektrode darstellt, ist eine Region 151, in der keine hohe Konzentration von Akzeptoren dotiert ist, in Form von Schlitzen vorgesehen. Als ein Ergebnis stellt diese Region eine p-Typ-Region niedriger Konzentration dar. Das Siliciumsubstrat ist geerdet.A lower electrode consists of a p-type region 150 of high concentration, which is formed in the epitaxial layer 151 by doping a high concentration of acceptors. In the p-type region 150 of high concentration, which represents the lower electrode, a region 151 in which no high concentration of acceptors is doped is provided in the form of slots. As a result, this region represents a low concentration p-type region. The silicon substrate is grounded.
In der oben genannten Struktur werden der Wirbelstromver lust und der Spiegeleffekt unterdrückt, da ein Weg eines in der oberen Elektrode und der unteren Elektrode des MOS-Kon densators hervorgerufenen Wirbelstroms durch die Schlitze unterbrochen wird. Außerdem kann eine effektive parasitäre Kapazität in diesen Bereich minimiert werden, da ein Teil der Spiral-Induktionsspule 94, der ein Potential ähnlich demjenigen der oberen Elektrode des MOS-Kondensators an nimmt, über der oberen Elektrode 95 des MOS-Kondensators angeordnet ist. Andererseits kann eine parasitäre Kapazität zwischen dem MOS-Kondensator und der Spiral-Induktionsspule in diesem Bereich minimiert werden, da ein Teil der Spiral- Induktionsspule, der ein bedeutend anderes Potential als das der oberen Elektrode des MOS-Kondensators annimmt, nicht über der oberen Elektrode 95 des MOS-Kondensators an geordnet ist.In the above structure, the eddy current loss and the mirror effect are suppressed because a path of an eddy current generated in the upper electrode and the lower electrode of the MOS capacitor is interrupted by the slits. In addition, an effective parasitic capacitance in this area can be minimized because a part of the spiral induction coil 94 , which takes on a potential similar to that of the upper electrode of the MOS capacitor, is arranged above the upper electrode 95 of the MOS capacitor. On the other hand, parasitic capacitance between the MOS capacitor and the spiral inductor can be minimized in this area because a part of the spiral inductor which takes a potential significantly different from that of the upper electrode of the MOS capacitor does not appear across the upper electrode 95 of the MOS capacitor is arranged on.
Welche Struktur der oben genannten Ausführungsformen die hervorragendsten Schaltungsmerkmale aufweist, hängt übri gens von einer charakteristischen Impedanz einer mit einem Anschluß der Schaltung verbundenen externen Schaltung, der verwendeten Frequenz, einem spezifischen Widerstand des Si liciumsubstrats, etc. ab.What structure of the above embodiments the outstanding circuit features depends, moreover characteristic impedance one with one Connection of the circuit connected external circuit, the frequency used, a specific resistance of the Si license substrates, etc.
Wenn die Aufmerksamkeit beispielsweise auf den spezifischen Widerstand des Siliciumsubstrats gerichtet wird, sind, wenn der spezifische Widerstand relativ niedrig ist, der La dungs- und Entladungsstrom der parasitären Kapazität zwi schen dem Siliciumsubstrat und der Spiral-Induktionsspule und ein durch den Widerstand des Siliciumsubstrats gegebe ner Widerstand relativ klein. In diesem Fall ist die Aus führungsform bevorzugt, in der der MOS-Kondensator an einem Mittelbereich der Spirale angeordnet ist, so daß die para sitäre Kapazität zwischen der Spirale und der oberen Elek trode des MOS-Kondensators klein wird.For example, if attention is paid to the specific Resistance of the silicon substrate is directed if the specific resistance is relatively low, the La Dungs- and discharge current of the parasitic capacitance between between the silicon substrate and the spiral induction coil and one given by the resistance of the silicon substrate ner resistance relatively small. In this case it is off preferred embodiment in which the MOS capacitor on one Middle region of the spiral is arranged so that the para seed capacity between the spiral and the upper elec trode of the MOS capacitor becomes small.
Andererseits werden, wenn der spezifische Widerstand des Siliciumsubstrats relativ hoch ist, der Ladungs- und Entla dungsstrom der parasitären Kapazität zwischen dem Silicium substrat und der Spiral-Induktionsspule und der durch den Widerstand des Siliciumsubstrats gegebene Widerstand rela tiv groß. In diesem Fall ist die Ausführungsform bevorzugt, in der die Spiral-Induktionsspule über dem MOS-Kondensator gebildet ist, so daß das Siliciumsubstrat und die Spiral- Induktionsspule voneinander isoliert sind.On the other hand, if the specific resistance of the Silicon substrate is relatively high, the charge and discharge current of the parasitic capacitance between the silicon substrate and the spiral induction coil and the by the Resistance of the silicon substrate given resistance rela tiv big. In this case, the embodiment is preferred in which the spiral induction coil is above the MOS capacitor is formed so that the silicon substrate and the spiral Induction coil are isolated from each other.
Außerdem ist, wenn der spezifische Widerstand des Silicium substrats einen mittlere Wert hat, die Ausführungsform be vorzugt, in der nur ein mit dem MOS-Kondensator verbundener Mittelteil der Spiral-Induktionsspule zum Überlappen des MOS-Kondensators ausgebildet ist.Also, if the resistivity of the silicon substrate has an average value, the embodiment be preferred, in which only one connected to the MOS capacitor Middle part of the spiral induction coil to overlap the MOS capacitor is formed.
Die Fig. 15 und 16 illustrieren eine sechste Ausführungs form der vorliegenden Erfindung. Fig. 15 ist eine Drauf sicht und Fig. 16 ist eine Schnittansicht. FIGS. 15 and 16 illustrate a sixth form of execution of the present invention. Fig. 15 is a plan view and Fig. 16 is a sectional view.
Diese Ausführungsform umfaßt eine Spiral-Induktionsspule 105 und einen MOS-Kondensator 106. Der MOS-Kondensator 106 ist in einem Mittelbereich der Spiral-Induktionsspule 106 ausgebildet. Die Spiral-Induktionsspule 105 ist mit dem MOS-Kondensator 106 an einem Mittelteil der Spiral-Indukti onsspule verbunden. Radiale Schlitze 107 sind in der oberen Elektrode 106 des MOS-Kondensators gebildet. Herausfüh rungselektroden 104 und 109 sind mit einer externen Schal tung verbunden. Die Bezugsziffer 108 kennzeichnet eine Ver netzung, die eine Verbindung zwischen dem Mittelteil der Spirale und der Herausführungselektrode 109 herstellt.This embodiment includes a spiral inductor 105 and a MOS capacitor 106 . The MOS capacitor 106 is formed in a central region of the spiral induction coil 106 . The spiral induction coil 105 is connected to the MOS capacitor 106 at a central part of the spiral induction coil. Radial slots 107 are formed in the upper electrode 106 of the MOS capacitor. Lead-out electrodes 104 and 109 are connected to an external circuit. The reference numeral 108 denotes a network that establishes a connection between the central part of the spiral and the lead-out electrode 109 .
Fig. 16 zeigt eine Schnittansicht entlang der Linie a-b in Fig. 15. Die Spiral-Induktionsspule ist aus einem Alumini umleiter 110 gebildet. Die obere Elektrode des MOS-Konden sators hat eine zweischichtige Struktur, die aus einem Alu miniumleiter 111 und einer Polysiliciumschicht 112 besteht, welche als ein Gate eines MOSFET verwendet wird. In der Po lysiliciumschicht 112 ist kein Schlitz ausgebildet. Eine dielektrische Kondensatorschicht ist aus einer Oxidschicht 115 gebildet, die durch einen Prozeß ähnlich einem Prozeß zum Bilden einer Gate-Oxidschicht gebildet wird. Die Be zugsziffer 114 kennzeichnet eine Zwischenlagen-Isolator schicht, und die Bezugsziffer 113 zeigt eine Passivierungs schicht. Eine untere Elektrode wird durch Verwendung eines p-Typ-Siliciumsubstrats 116 gebildet. Das Siliciumsubstrat ist geerdet. Fig. 16 shows a sectional view taken along the line in Fig. 15. The spiral induction coil is formed of an aluminum diverter 110 . The upper electrode of the MOS capacitor has a two-layer structure consisting of an aluminum conductor 111 and a polysilicon layer 112 , which is used as a gate of a MOSFET. No slot is formed in the polysilicon layer 112 . A dielectric capacitor layer is formed of an oxide layer 115 , which is formed by a process similar to a process for forming a gate oxide layer. The reference numeral 114 denotes an intermediate layer insulator layer, and the reference numeral 113 shows a passivation layer. A lower electrode is formed using a p-type silicon substrate 116 . The silicon substrate is grounded.
Bei der oben genannten Struktur existiert ein Weg eines Wirbelstroms in der Polysiliciumschicht 112, da die Polysi liciumschicht 112 jedoch einen hohen spezifischen Wider stand hat und eine geringe Dicke aufweist, ist der Wirbel stromverlust unbedeutend klein. Bei der oben genannten Struktur wird ein Weg eines in der oberen Elektrode des MOS-Kondensators hervorgerufenen Wirbelstroms unterbrochen, so daß der Wirbelstromverlust und der Spiegeleffekt unter drückt werden.With the above structure, there is a path of an eddy current in the polysilicon layer 112 , but since the polysilicon layer 112 has a high resistivity and a small thickness, the eddy current loss is insignificantly small. With the above structure, a path of an eddy current generated in the upper electrode of the MOS capacitor is interrupted, so that the eddy current loss and the mirror effect are suppressed.
Außerdem kann die Größe des MOS-Kondensators verringert werden, da eine Fläche der in der Aluminiumleiterschicht der oberen Elektrode gebildeten Schlitze als der MOS-Kon densator verwendet werden kann. Weiter kann eine parasitäre Kapazität zwischen dem MOS-Kondensator und der Spiral-In duktionsspule minimiert werden, da keine Elektrode des MOS- Kondensators unter der Spiral-Induktionsspule vorhanden ist.In addition, the size of the MOS capacitor can be reduced because there is an area in the aluminum conductor layer the upper electrode formed slots as the MOS con capacitor can be used. Furthermore, a parasitic Capacitance between the MOS capacitor and the spiral-in production coil can be minimized since no electrode of the MOS Capacitor present under the spiral induction coil is.
Die Fig. 17 und 18 illustrieren eine siebte Ausführungsform der vorliegenden Erfindung. Fig. 17 ist eine Draufsicht und Fig. 18 ist eine Schnittstrukturansicht. FIGS. 17 and 18 illustrate a seventh embodiment of the present invention. Fig. 17 is a plan view and Fig. 18 is a sectional structure view.
Diese Ausführungsform umfaßt eine Spiral-Induktionsspule 119 und einen MIM-Kondensator 120. Der MIM-Kondensator 120 ist in einem Mittelbereich der Spiral-Induktionsspule 119 ausgebildet. Die Spiral-Induktionsspule 119 ist mit dem MIM-Kondensator 120 an einem Mittelteil der Spiral-Indukti onsspule verbunden. Radiale Schlitze 121 sind in den Elek troden des MIM-Kondensators 120 ausgebildet. Herausfüh rungselektroden 118 und 123 sind mit einer externen Schal tung verbunden. Die Bezugsziffer 122 kennzeichnet eine Ver netzung, die eine Verbindung zwischen dem Mittelteil der Spirale und der Herausführungselektrode 123 herstellt.This embodiment includes a spiral inductor 119 and a MIM capacitor 120 . The MIM capacitor 120 is formed in a central region of the spiral induction coil 119 . The spiral induction coil 119 is connected to the MIM capacitor 120 at a central part of the spiral induction coil. Radial slots 121 are formed in the electrodes of the MIM capacitor 120 . Lead-out electrodes 118 and 123 are connected to an external circuit. Reference numeral 122 denotes a network that creates a connection between the central part of the spiral and the lead-out electrode 123 .
Fig. 18 zeigt eine Schnittansicht entlang der Linie a-b in Fig. 17. Die Spiral-Induktionsspule ist aus einem Kaltlei ter 124 gebildet. Die obere Elektrode des MIM-Kondensators hat eine zweischichtige Struktur, die aus einem Goldleiter 125 und einer Wolframschicht 126 besteht. Die untere Elek trode ist aus einem Goldleiter 127 gebildet. Schlitze 133 sind sowohl in der oberen Elektrode als auch der unteren Elektrode ausgebildet. Die Bezugsziffer 130 kennzeichnet eine dielektrische Kondensatorschicht, und die Bezugszif fern 129 und 131 zeigen eine Zwischenlagen-Isolatorschicht an. Die Bezugsziffer 128 zeigt eine Passivierungsschicht und die Bezugsziffer 132 bezeichnet ein dielektrisches Sub strat. Fig. 18 shows a sectional view taken along the line in Fig. 17. The spiral induction coil is formed from a Kaltlei ter 124 . The upper electrode of the MIM capacitor has a two-layer structure consisting of a gold conductor 125 and a tungsten layer 126 . The lower electrode is formed from a gold conductor 127 . Slits 133 are formed in both the upper electrode and the lower electrode. Reference numeral 130 denotes a dielectric capacitor layer, and reference numerals 129 and 131 indicate an interlayer insulator layer. Reference numeral 128 shows a passivation layer and reference numeral 132 denotes a dielectric substrate.
Bei der oben genannten Struktur werden der Wirbelstromver lust und der Spiegeleffekt unterdrückt, da ein Weg eines in den Elektroden des MIM-Kondensators hervorgerufenen Wirbel stroms unterbrochen wird. Da außerdem kein MIM-Kondensator unter der Spiral-Induktionsspule vorhanden ist, kann eine parasitäre Kapazität zwischen dem MIM-Kondensator und der Spiral-Induktionsspule minimiert werden.In the above structure, the eddy current ver lust and the mirror effect suppressed as a way one in vortices caused by the electrodes of the MIM capacitor current is interrupted. There is also no MIM capacitor under the spiral induction coil, one can parasitic capacitance between the MIM capacitor and the Spiral induction coil can be minimized.
Fig. 19 ist eine Draufsicht der Hochfrequenz-Schaltungsvor richtung, die eine achte Ausführungsform der vorliegenden Erfindung zeigt. Diese Ausführungsform umfaßt eine Spiral- Induktionsspule 135 und einen MIM-Kondensator 136. Der MIM- Kondensator 136 ist in einem Mittelbereich der Spiral-In duktionsspule 136 ausgebildet. Die Spiral-Induktionsspule 135 ist an einem Mittelteil der Spiral-Induktionsspule mit dem MIM-Kondensator 136 verbunden. Fig. 19 is a plan view of the high frequency Schaltungsvor direction, showing an eighth embodiment of the present invention. This embodiment includes a spiral inductor 135 and a MIM capacitor 136 . The MIM capacitor 136 is formed in a central region of the spiral induction coil 136 . The spiral induction coil 135 is connected to the MIM capacitor 136 at a central part of the spiral induction coil.
Schlitze 137 sind in Elektroden des MIM-Kondensators 136 ausgebildet. Diese Schlitze sind nur aus vertikalen Linien und horizontalen Linien gebildet, um das Layout einfach zu machen. Herausführungselektroden 134 und 139 sind mit einer externen Schaltung verbunden. Die Bezugsziffer 138 kenn zeichnet eine Zwischenverbindung, die den Mittelteil der Spirale und die Herausführungselektrode 139 verbindet.Slits 137 are formed in electrodes of the MIM capacitor 136 . These slots are only made up of vertical lines and horizontal lines to make the layout simple. Lead-out electrodes 134 and 139 are connected to an external circuit. The reference numeral 138 denotes an interconnection that connects the central part of the spiral and the lead-out electrode 139 .
Bei der oben genannten Struktur werden der Wirbelstromver lust und der Spiegeleffekt unterdrückt, da ein Weg eines in den Elektroden des MIM-Kondensators hervorgerufenen Wirbel stroms unterbrochen wird. Da außerdem kein MIM-Kondensator unter der Spiral-Induktionsspule vorhanden ist, kann eine parasitäre Kapazität zwischen dem MIM-Kondensator und der Spiral-Induktionsspule minimiert werden. Außerdem ist die Erzeugung des Layouts einfach, da die Schlitze nur aus or thogonalen geraden Mustern gebildet werden.In the above structure, the eddy current ver lust and the mirror effect suppressed as a way one in vortices caused by the electrodes of the MIM capacitor current is interrupted. There is also no MIM capacitor under the spiral induction coil, one can parasitic capacitance between the MIM capacitor and the Spiral induction coil can be minimized. Besides, that is Creation of the layout is easy because the slots are only made of or thogonal straight patterns are formed.
Fig. 20 ist eine Draufsicht der Hochfrequenz-Schaltungsvor richtung, die eine neunte Ausführungsform der vorliegenden Erfindung zeigt. Diese Ausführungsform wird auf einem Sili ciumsubstrat durch Verwendung eines Prozesses zur Bildung einer dreischichtigen Aluminiumvernetzung hergestellt. Eine Spiral-Induktionsspule 140 wird aus einer obersten Ebene der Aluminiumvernetzung ausgebildet. Eine obere Elektrode eines MOS-Kondensators 141 wird aus der obersten Ebene der Aluminiumvernetzung gebildet und radiale Schlitze werden in der obersten Elektrode gebildet. Die Spiral-Induktionsspule 140 und der MOS-Kondensator 141 sind miteinander an einer mit der Bezugsziffer 142 gekennzeichneten Stelle verbunden, welche ein peripheres Ende der Spiral-Induktionsspule dar stellt. Fig. 20 is a plan view of the high frequency Schaltungsvor direction, showing a ninth embodiment of the present invention. This embodiment is made on a silicon substrate using a process to form a three-layer aluminum crosslink. A spiral induction coil 140 is formed from a top level of aluminum mesh. An upper electrode of a MOS capacitor 141 is formed from the top level of the aluminum mesh and radial slots are formed in the top electrode. The spiral induction coil 140 and the MOS capacitor 141 are connected to one another at a location identified by the reference number 142 , which represents a peripheral end of the spiral induction coil.
Eine untere Elektrode des MOS-Kondensators wird aus p-Typ- Silicium hoher Konzentration gebildet, und den Schlitzen der oberen Elektrode entsprechende Teile der unteren Elek trode sind aus einem n-Typ-Silicium gebildet. Diese n-Typ- Siliciumregionen wirken, um einen Weg eines Wirbelstroms zu unterbrechen. Die untere Elektrode ist durch ein p-Typ-Si liciumsubstrat geerdet.A lower electrode of the MOS capacitor is made of p-type High concentration silicon formed, and the slots parts of the lower elec trode are formed from an n-type silicon. This n-type Silicon regions act to block an eddy current path interrupt. The bottom electrode is through a p-type Si Licensed substrate grounded.
Die Spiral-Induktionsspule 140 ist über dem MOS-Kondensator 141 ausgebildet. Herausführungselektroden 143 und 144 sind mit einer externen Schaltung verbunden. Die Herausführungs elektrode 144 dieser Herausführungselektroden ist aus einer Zwischenebene der Aluminiumvernetzung gebildet, und bildet einen Herausführungsteil zum Herausführen von dem Mittel teil der Spirale zu der externen Schaltung.The spiral induction coil 140 is formed over the MOS capacitor 141 . Lead-out electrodes 143 and 144 are connected to an external circuit. The lead-out electrode 144 of these lead-out electrodes is formed from an intermediate level of the aluminum crosslinking, and forms a lead-out part for leading out from the middle part of the spiral to the external circuit.
Bei der oben genannten Struktur werden der Wirbelstromver lust und der Spiegeleffekt unterdrückt, da ein Weg eines in den Elektroden des MOS-Kondensators hervorgerufenen Wirbel stroms unterbrochen wird. Da die Spiral-Induktionsspule und das Si-Substrat voneinander durch die obere Elektrode des MOS-Kondensators isoliert sind, kann darüber hinaus der Verlust der Spiral-Induktionsspule minimiert werden. In the above structure, the eddy current ver lust and the mirror effect suppressed as a way one in vortices caused by the electrodes of the MOS capacitor current is interrupted. Because the spiral induction coil and the Si substrate from each other through the top electrode of the MOS capacitor are isolated, can also Loss of the spiral induction coil can be minimized.
Fig. 21 ist eine Draufsicht der Hochfrequenz-Schaltungsvor richtung, die eine zehnte Ausführungsform der vorliegenden Erfindung zeigt. Diese Ausführungsform wird auf einem di elektrischen Substrat durch Verwendung eines Prozesses zur Bildung einer vierschichtigen Vernetzung hergestellt. Eine Spiral-Induktionsspule 145 wird aus einer obersten Ebene einer Vernetzungsschicht gebildet. Elektroden eines MIM- Kondensators 146 werden aus einer untersten Ebene der Ver netzungsschicht und einer Vernetzungsschicht direkt über der untersten Ebene der Vernetzungschicht gebildet, und ra diale Schlitze werden in den Elektroden ausgebildet. Eine untere Elektrode wird durch ein Durchgangsloch geerdet. Die Spiral-Induktionsspule 145 wird über dem MIM-Kondensator 146 ausgebildet. Fig. 21 is a plan view of the high frequency circuit device showing a tenth embodiment of the present invention. This embodiment is fabricated on a dielectric substrate using a four-layer crosslinking process. A spiral induction coil 145 is formed from a top level of a cross-link layer. Electrodes of a MIM capacitor 146 are formed from a lowest level of the crosslinking layer and a crosslinking layer directly above the lowest level of the crosslinking layer, and radial slots are formed in the electrodes. A lower electrode is grounded through a through hole. The spiral induction coil 145 is formed over the MIM capacitor 146 .
Die Spiral-Induktionsspule 145 und der MIM-Kondensator 146 sind an einer durch die Bezugsziffer 147 gekennzeichneten Stelle miteinander verbunden, welche einen Mittelteil der Spiral-Induktionsspule darstellt. Herausführungselektroden 148 und 149 sind mit einer externen Schaltung verbunden. Die Herausführungselektrode 149 dieser Herausführungselek troden wird aus einer Vernetzungsschicht gebildet, die eine zweite Schicht gezählt von der obersten Schicht darstellt, und bildet einen Herausführungsteil zum Herausführen von dem Mittelteil der Spirale zu der externen Schaltung. Diese Schaltungsvorrichtung bildet nämlich eine durch die äquiva lente Schaltung von Fig. 22 gezeigte Schaltung. Bei der oben genannten Struktur werden der Wirbelstromverlust und der Spiegeleffekt unterdrückt, da ein Weg eines in den Elektroden des MIM-Kondensators hervorgerufenen Wirbel stroms unterbrochen wird.The spiral induction coil 145 and the MIM capacitor 146 are connected to one another at a location identified by the reference number 147 , which represents a central part of the spiral induction coil. Lead-out electrodes 148 and 149 are connected to an external circuit. The lead-out electrode 149 of these lead-out electrodes is formed of a cross-linking layer, which is a second layer counted from the top layer, and forms a lead-out part for leading out from the central part of the spiral to the external circuit. Namely, this circuit device forms a circuit shown by the equivalent circuit of FIG. 22. In the above structure, the eddy current loss and the mirror effect are suppressed because a path of an eddy current caused in the electrodes of the MIM capacitor is interrupted.
Übrigens ist die vorliegende Erfindung in keiner Weise auf die oben aufgeführten Ausführungsform begrenzt und es muß nicht erwähnt werden, daß die vorliegende Erfindung durch jeden der anliegenden Patenansprüche definiert ist. Incidentally, the present invention is in no way limited to the embodiment listed above is limited and it must not to mention that the present invention by each of the attached patent claims is defined.
Wie oben erwähnt wird, in einer aus einer Kombination aus einer Spiral-Induktionsspule und einem MIM-Kondensator be stehenden Hochfrequenzschaltung, da die Schlitze in der den MIM-Kondensator gemäß der vorliegenden Erfindung bildenden Elektrode ausgebildet sind, ein Weg eines in der Elektrode des MIM-Kondensators hervorgerufenen Wirbelstroms mit dem Ergebnis unterbrochen, daß es möglich ist, eine Hochfre quenzschaltung mit kleiner Größe, geringem Verlust und niedrigen Kosten ohne Notwendigkeit einer großen Fläche zu realisieren.As mentioned above, in a combination of a spiral induction coil and a MIM capacitor standing high-frequency circuit, since the slots in the MIM capacitor forming according to the present invention Electrode are formed, one way in the electrode of the MIM capacitor caused eddy current with the Interrupted result that it is possible to a Hochfre small size, low loss and low cost without the need for a large area realize.
Claims (30)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06697799A JP3351377B2 (en) | 1999-03-12 | 1999-03-12 | High frequency circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10012118A1 true DE10012118A1 (en) | 2000-11-09 |
Family
ID=13331603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2000112118 Withdrawn DE10012118A1 (en) | 1999-03-12 | 2000-03-13 | High frequency circuit apparatus e.g. for filter, has slits in electrodes opposing capacitance element for reducing eddy current loss |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3351377B2 (en) |
| DE (1) | DE10012118A1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001043189A2 (en) * | 1999-12-10 | 2001-06-14 | Infineon Technologies Ag | Integrated electronic circuit with at least one inductor and method for producing such a circuit |
| WO2005008695A2 (en) | 2003-07-23 | 2005-01-27 | Koninklijke Philips Electronics N.V. | Inductive and capacitive elements for semiconductor technologies with minimum pattern density requirements |
| WO2007131967A1 (en) * | 2006-05-15 | 2007-11-22 | Koninklijke Philips Electronics N.V. | Integrated low-loss capacitor-arrray structure |
| DE102018105383B4 (en) | 2018-03-08 | 2021-12-30 | Infineon Technologies Ag | Antenna module, antenna device and method for producing an antenna module |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1661149A2 (en) * | 2003-08-26 | 2006-05-31 | Philips Intellectual Property & Standards GmbH | Ultra-thin flexible inductor |
| JP2005268935A (en) * | 2004-03-16 | 2005-09-29 | Murata Mfg Co Ltd | Lc resonator |
| JP2007207878A (en) * | 2006-01-31 | 2007-08-16 | Nec Electronics Corp | Semiconductor device |
| JP2007288104A (en) * | 2006-04-20 | 2007-11-01 | Denso Corp | Semiconductor integrated circuit and method for manufacturing semiconductor integrated circuit |
| JP2008263074A (en) * | 2007-04-12 | 2008-10-30 | Renesas Technology Corp | Semiconductor device |
| JP5094376B2 (en) * | 2007-12-28 | 2012-12-12 | 株式会社ワコム | Position detection device |
| US20100052424A1 (en) * | 2008-08-26 | 2010-03-04 | Taylor William P | Methods and apparatus for integrated circuit having integrated energy storage device |
| CN107424972A (en) | 2012-12-19 | 2017-12-01 | 瑞萨电子株式会社 | Semiconductor device |
| US10411498B2 (en) | 2015-10-21 | 2019-09-10 | Allegro Microsystems, Llc | Apparatus and methods for extending sensor integrated circuit operation through a power disturbance |
| JP2019091847A (en) | 2017-11-16 | 2019-06-13 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| US10978897B2 (en) | 2018-04-02 | 2021-04-13 | Allegro Microsystems, Llc | Systems and methods for suppressing undesirable voltage supply artifacts |
-
1999
- 1999-03-12 JP JP06697799A patent/JP3351377B2/en not_active Expired - Fee Related
-
2000
- 2000-03-13 DE DE2000112118 patent/DE10012118A1/en not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001043189A2 (en) * | 1999-12-10 | 2001-06-14 | Infineon Technologies Ag | Integrated electronic circuit with at least one inductor and method for producing such a circuit |
| WO2001043189A3 (en) * | 1999-12-10 | 2002-06-06 | Infineon Technologies Ag | Integrated electronic circuit with at least one inductor and method for producing such a circuit |
| DE19959725B4 (en) * | 1999-12-10 | 2007-06-06 | Infineon Technologies Ag | Integrated electronic circuit with at least one inductor and method for its production |
| WO2005008695A2 (en) | 2003-07-23 | 2005-01-27 | Koninklijke Philips Electronics N.V. | Inductive and capacitive elements for semiconductor technologies with minimum pattern density requirements |
| WO2005008695A3 (en) * | 2003-07-23 | 2005-05-12 | Koninkl Philips Electronics Nv | Inductive and capacitive elements for semiconductor technologies with minimum pattern density requirements |
| US8653926B2 (en) | 2003-07-23 | 2014-02-18 | Nxp B.V. | Inductive and capacitive elements for semiconductor technologies with minimum pattern density requirements |
| WO2007131967A1 (en) * | 2006-05-15 | 2007-11-22 | Koninklijke Philips Electronics N.V. | Integrated low-loss capacitor-arrray structure |
| WO2007132423A2 (en) * | 2006-05-15 | 2007-11-22 | Nxp B.V. | Assembly, chip and method of operating |
| WO2007132423A3 (en) * | 2006-05-15 | 2008-02-28 | Nxp Bv | Assembly, chip and method of operating |
| US8310024B2 (en) | 2006-05-15 | 2012-11-13 | Nxp B.V. | Assembly, chip and method of operating |
| DE102018105383B4 (en) | 2018-03-08 | 2021-12-30 | Infineon Technologies Ag | Antenna module, antenna device and method for producing an antenna module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000260939A (en) | 2000-09-22 |
| JP3351377B2 (en) | 2002-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102016117597B4 (en) | Electromagnetic bandgap structure on a chip for noise suppression and method for its fabrication | |
| DE60026846T2 (en) | LC OSCILLATOR | |
| DE102013206900B4 (en) | Semiconductor component with a coreless transformer and method for operating such a semiconductor component | |
| DE102006062924B3 (en) | Semiconductor device and associated integrated circuit, voltage oscillator, transformer with induction coils in a plurality of conductive layers and associated manufacturing method | |
| DE10012118A1 (en) | High frequency circuit apparatus e.g. for filter, has slits in electrodes opposing capacitance element for reducing eddy current loss | |
| DE102005023026B4 (en) | Power semiconductor device with plate capacitor structure | |
| DE69737411T2 (en) | Improved q-inductor with multiple metallization layers | |
| DE10046910A1 (en) | Semiconductor device comprises a lower layer with a main surface and a capacitor formed on the main surface of the lower layer | |
| DE4002037A1 (en) | CAPACITOR AND VOLTAGE MULTIPLIER USING THE CAPACITOR | |
| DE10322593A1 (en) | Semiconductor component with high resistance to effects of electrostatic discharge, includes vertical transient attenuator connected to source or drain of MOSFET | |
| DE19653615A1 (en) | Power semiconductor device fabricating method | |
| DE69637387T2 (en) | Solid-state pixel matrix with additional crossing structure | |
| DE10343297A1 (en) | Semiconductor component with poly-poly capacitor | |
| DE10330490B4 (en) | Integrated MIM capacitor structure | |
| DE102014103294A1 (en) | Capacitors in integrated circuits and process for their manufacture | |
| DE102005046734A1 (en) | Semiconductor component with integrated capacitive structure has at least two groups of electrically conductive planes with stripe element having opposite polarity and vertical and lateral interconnections | |
| DE68916192T2 (en) | Integrated circuit output buffer with improved ESD protection. | |
| DE4432727C1 (en) | Integrated circuit structure with an active microwave component and at least one passive component | |
| DE1639349C3 (en) | Field effect transistor with an insulated gate electrode, method for its production and use of such a field effect transistor in an integrated circuit | |
| DE102005056906A1 (en) | Integrated circuit used as a block-type capacitor between two operating potential lines of the integrated circuit comprises two capacitors arranged in series forming a circuit node electrically insulated from other components of the circuit | |
| DE102008027422B4 (en) | Integrated circuit with multi-stage matching circuit and method for producing an integrated circuit with multi-stage matching circuit | |
| DE102020202185A1 (en) | PEAK INDUCTIVITY EMBEDDED IN A T-COIL | |
| EP1870938A1 (en) | Semi-conductor protection structure for electrostatic discharge | |
| DE10221442B4 (en) | Inductive element of an integrated circuit | |
| DE10341564B4 (en) | Capacitor assembly and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8130 | Withdrawal |