DE10006525A1 - Exposure sensor cell has cell selection circuit, light sensitive component(s) for generating voltage proportional to exposure intensity, differential amplifier for amplifying voltage produced - Google Patents
Exposure sensor cell has cell selection circuit, light sensitive component(s) for generating voltage proportional to exposure intensity, differential amplifier for amplifying voltage producedInfo
- Publication number
- DE10006525A1 DE10006525A1 DE10006525A DE10006525A DE10006525A1 DE 10006525 A1 DE10006525 A1 DE 10006525A1 DE 10006525 A DE10006525 A DE 10006525A DE 10006525 A DE10006525 A DE 10006525A DE 10006525 A1 DE10006525 A1 DE 10006525A1
- Authority
- DE
- Germany
- Prior art keywords
- exposure sensor
- sensor cell
- exposure
- differential amplifier
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims description 19
- 230000005669 field effect Effects 0.000 claims 1
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/4209—Photoelectric exposure meters for determining the exposure time in recording or reproducing
- G01J1/4214—Photoelectric exposure meters for determining the exposure time in recording or reproducing specially adapted for view-taking apparatus
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
Die Erfindung betrifft eine Belichtungssensorzelle, die ins besondere für Kameras geeignet ist.The invention relates to an exposure sensor cell that ins is particularly suitable for cameras.
Bei herkömmlichen Kameras werden Ladungsverschiebungsbauele mente (CCD: Charge Coupling Devices) eingesetzt, deren Wir kungsprinzip auf der Verschiebung von Ladungen unterhalb ei ner Halbleiteroberfläche beruht. Bei CCD-Bildwandlern wird eine Vielzahl von CCD-Bauelementen eingesetzt, um ein opti sches Bild in ein Ladungsbild durch Fotogeneration umzuwan deln, wobei das Ladungsbild anschließend in ein sequentielles elektrisches Signal mittels CCD-Schieberegistern umgesetzt wird. CCD-Bildwandler sind jedoch relativ kostspielig und weisen eine relativ hohe Leistungsaufnahme auf. Daher werden zunehmend Bildwandler eingesetzt, die aus einer Vielzahl von Belichtungssensorzellen bestehen, die in CMOS-Technologie hergestellt werden. Derartige CMOS-Bildwandler bzw. CMOS- Kameras sind gegenüber CCD-Bildwandlern erheblich kostengüns tiger herstellbar und weisen eine geringere Leistungsaufnahme auf. Darüber hinaus besteht die Möglichkeit, die Belichtungs sensorzellen mit den übrigen Schaltkreisen des Kamerasystems auf einem Halbleiterchip zu integrieren.Conventional cameras use charge transfer devices elements (CCD: Charge Coupling Devices), whose we principle on the shifting of charges below egg ner semiconductor surface is based. With CCD imagers a variety of CCD components used to opti to convert the image into a charge image through photo generation deln, the charge image then in a sequential electrical signal implemented using CCD shift registers becomes. However, CCD imagers are relatively expensive and have a relatively high power consumption. Therefore image converters are increasingly used, which come from a variety of Exposure sensor cells are made using CMOS technology getting produced. Such CMOS image converter or CMOS Cameras are considerably less expensive than CCD imagers tiger producible and have a lower power consumption on. There is also the possibility of exposure sensor cells with the other circuits of the camera system to integrate on a semiconductor chip.
Fig. 1 zeigt eine Belichtungssensorzelle für eine CMOS-Kamera nach dem Stand der Technik. Diese herkömmliche Belichtungs sensorzelle enthält eine lichtempfindliche Fotodiode D, die über einen Rücksetz-Transistor T1 auf eine Rücksetzspannung UR vorgeladen wird. Nach dem Rücksetzen der Belichtungssen sorzelle wird die über die Auswahlleitung und den Auswahl transistor T2 ausgewählte Belichtungssensorzelle Z von außen belichtet. Während der Belichtungszeit fließt ein Strom I durch die Fotodiode D, wobei der Strom proportional zu der Lichtstärke und der Fläche der Diode D ist. Der Strom I ver ändert während der Belichtungszeit die Spannung UD über die Diode D, wobei die Sperrschichtkapazität CS der Diode D selbstintegrierend wirkt. Am Ende der Belichtungszeit ist da her die Spannung UD über die Diode D proportional zu der Lichtstärke. Die derart erzeugte Spannung UD wird über einen als Sourcefolger geschalteten Transistor T3 und den durchge schalteten Auswahltransistor T2 an die Spaltenleseleitung an gelegt und weiter verarbeitet. Fig. 1 shows an exposure sensor cell for a CMOS camera according to the prior art. This conventional exposure sensor cell contains a light-sensitive photodiode D, which is precharged to a reset voltage U R via a reset transistor T1. After resetting the exposure sensor cell, the exposure sensor cell Z selected via the selection line and the selection transistor T2 is exposed from the outside. During the exposure time, a current I flows through the photodiode D, the current being proportional to the light intensity and the area of the diode D. The current I ver changes the voltage U D via the diode D during the exposure time, the junction capacitance C S of the diode D having a self-integrating effect. At the end of the exposure time, the voltage U D across the diode D is proportional to the light intensity. The voltage U D generated in this way is applied to the column read line via a transistor T3 connected as a source follower and the selection transistor T2 connected through and processed further.
Die Ausgangsspannung des als Sourcefolger geschalteten Tran sistors T3 ist um einen Gleichspannungsanteil, der hauptsäch lich durch die Einsatzspannung UT des Transistors T3 festge legt wird, gegenüber der erzeugten Spannung UD an der Diode D versetzt. Um diesen Gleichspannungsanteil aus dem Ausgangs spannungssignal zu eliminieren, wird herkömmlicherweise eine korrelierte Doppelabtastung ("Correlated Double Sampling") eingesetzt, damit zunächst die Auslesespannung nach der Be lichtungszeit und anschließend die Rücksetzspannung VR ge speichert und anschließend voneinander subtrahiert werden. Durch diese Doppelabtastung wird zweimal die an der Sperr schichtkapazität CS anliegende thermische Rauschspannung mit abgetastet und somit das Signalrauschverhältnis verschlech tert.The output voltage of the transistor T3 connected as a source follower is offset by a DC voltage component, which is mainly determined by the threshold voltage U T of the transistor T3, compared to the generated voltage U D at the diode D. In order to eliminate this DC voltage component from the output voltage signal, a correlated double sampling ("Correlated Double Sampling") is conventionally used so that first the readout voltage after the exposure time and then the reset voltage V R ge are stored and then subtracted from one another. This double scanning twice the thermal noise voltage applied to the blocking layer capacitance C S and thus the signal-to-noise ratio deteriorates.
Ein weiterer Nachteil der in Fig. 1 gezeigten herkömmlichen Belichtungssensorzelle Z besteht darin, daß die ausgelesene Spannung gegenüber der an der Diode D erzeugten Spannung UD um diejenige Spannung abgeschwächt ist, die an dem als Sourcefolger geschalteten Transistor T3 abfällt. Die ausgele sene Spannung an der Ausleseleitung ist stets geringer als die an der Diode D erzeugte Spannung UD. An der Ausleselei tung liegt daher bei herkömmlichen Kameras, die aus einer Vielzahl von matrixförmig angeordneten Belichtungssensorzel len bestehen, eine relativ geringe Auslesespannung an den Ausleseleitungen an, die besonders empfindlich gegenüber e lektromagnetischen Einkopplungen von außen sind. Derartige elektromagnetische Einkopplungen werden insbesondere durch Spannungssignalspitzen hervorgerufen, die von Bauelementen stammen, die auf demselben Halbleiterchip integriert sind wie die Belichtungssensorzellen.A further disadvantage of the conventional exposure sensor cell Z shown in FIG. 1 is that the voltage read out is weakened compared to the voltage U D generated at the diode D by the voltage drop across the transistor T3 connected as the source follower. The read voltage on the readout line is always lower than the voltage U D generated on the diode D. At the Ausleselei device is therefore in conventional cameras, which consist of a plurality of matrix-shaped exposure sensor cells len, a relatively low read voltage on the read lines, which are particularly sensitive to e-electromagnetic coupling from the outside. Such electromagnetic couplings are caused in particular by voltage signal peaks that come from components that are integrated on the same semiconductor chip as the exposure sensor cells.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine Be lichtungssensorzelle zu schaffen, bei der die erzeugte Sen sorspannung bereits verstärkt abgegeben wird.It is therefore the object of the present invention to provide a loading create light sensor cell, in which the generated Sen voltage is already increasingly output.
Diese Aufgabe wird erfindungsgemäß durch eine Belichtungssen sorzelle mit den in Patentanspruch 1 angegebenen Merkmalen gelöst.This object is achieved according to the invention by exposure sensors sor cell with the features specified in claim 1 solved.
Die Erfindung schafft eine Belichtungssensorzelle mit einer Auswahlschaltung zur Auswahl der Belichtungssensorzelle, mindestens einem lichtempfindlichen Bauelement, an dem eine zu der Belichtungsstärke proportionale Spannung erzeugt wird, und mit einem Differenzverstärker zur Verstärkung der durch die lichtempfindlichen Bauelemente erzeugten Spannung.The invention provides an exposure sensor cell with a Selection circuit for selecting the exposure sensor cell, at least one light-sensitive component on which a voltage proportional to the exposure level is generated, and with a differential amplifier to amplify the by photosensitive components generated voltage.
Die der erfindungsgemäßen Belichtungssensorzelle zugrundelie gende Idee besteht darin, die Signalverstärkung bereits in der Belichtungssensorzelle durchzuführen. Dies geschieht durch einen in der Belichtungssensorzelle integrierten Diffe renzverstärker.The basis of the exposure sensor cell according to the invention The idea is that the signal amplification is already in the exposure sensor cell. this happens due to a diff integrated in the exposure sensor cell limit amplifier.
Bei einer bevorzugten Ausführungsform ist das lichtempfindli che Bauelement eine Fotodiode.In a preferred embodiment, the photosensitive che component a photodiode.
Dies bietet den besonderen Vorteil, daß das lichtempfindliche Bauelement in besonders einfacher Weise in gleicher Technolo gie wie die Auswahlschaltung und der Differenzverstärker her stellbar ist.This offers the particular advantage that the photosensitive Component in a particularly simple manner using the same technology gie like the selection circuit and the differential amplifier is adjustable.
Bei einer weiteren bevorzugten Ausführungsform der erfin dungsgemäßen Belichtungssensorzelle besteht der Differenzver stärker aus zwei zueinander symmetrisch verschalteten Diffe renzverstärker-Transistoren, wobei der Steueranschluß des ersten Differenzverstärker-Transistors mit der Diode verbun den ist und der Steueranschluß des zweiten Differenzverstär ker-Transistors an eine Vergleichsspannungsleitung zum Anle gen einer Vergleichsspannung angeschlossen ist.In a further preferred embodiment of the invented exposure sensor cell according to the invention is the difference ver more from two symmetrically connected diffe renz amplifier transistors, the control terminal of the first differential amplifier transistor connected to the diode is and the control terminal of the second differential amplifier ker transistor to a reference voltage line to the Anle connected to a reference voltage.
Die Vergleichsspannung ist dabei vorzugsweise ein rampenför mig ansteigendes, gesteuertes Vergleichsspannungssignal.The reference voltage is preferably a ramp mig rising, controlled reference voltage signal.
Zwischen dem Steueranschluß des zweiten Differenzverstärker- Transistors und der Vergleichsspannungsleitung ist vorzugs weise eine Vergleichskapazität vorgesehen.Between the control connection of the second differential amplifier Transistors and the reference voltage line is preferred a comparative capacity is provided.
Bei einer weiteren bevorzugten Ausführungsform ist die Diode über eine Rücksetzschaltung auf eine bestimmte Vorspannung aufladbar.In a further preferred embodiment, the diode via a reset circuit to a certain bias rechargeable.
Dies bietet den besonderen Vorteil, daß die erfindungsgemäße Belichtungssensorzelle beliebig oft zur Erfassung der Belich tungsstärke einsetzbar ist.This offers the particular advantage that the invention Exposure sensor cell any number of times to capture the exposure strength can be used.
Die Diode weist vorzugsweise eine Sperrschichtkapazität auf, die während der Belichtung der Diode den durch die Diode fließenden Strom integriert.The diode preferably has a junction capacitance, which during the exposure of the diode through the diode flowing electricity integrated.
Die Rücksetzschaltung weist vorzugsweise zwei Rückkoppel- Transistoren auf, deren Steueranschlüsse an eine Rücksetzlei tung angeschlossen sind.The reset circuit preferably has two feedback Transistors on, their control connections to a reset line device are connected.
Die Rückkoppel-Transistoren stellen vorzugsweise im durchge schalteten Zustand ein Ruhepotential an den Steueranschlüssen der Differenzverstärker-Transistoren ein.The feedback transistors are preferably put through switched state a resting potential at the control connections of differential amplifier transistors.
Im gesperrten Zustand der Rückkoppel-Transistoren wird vor zugsweise die Offset-Spannung des Differenzverstärkers in die Sperrschichtkapazität und in die Vergleichskapazität zur Off set-Spannungskompensation abgespeichert. In the blocked state of the feedback transistors is before preferably the offset voltage of the differential amplifier in the Junction capacity and in the comparative capacity to off Set voltage compensation saved.
Die Auswahlschaltung weist vorzugsweise zwei Auswahltransis toren auf, deren Steueranschlüssen an eine Auswahlleitung an geschlossen sind.The selection circuit preferably has two selection transis doors whose control connections are connected to a selection line are closed.
Die Auswahltransistoren der Auswahlschaltung sind dabei vor zugsweise mit den Differenzverstärker-Transistoren des Diffe renzverstärkers in Reihe geschaltet.The selection transistors of the selection circuit are in front preferably with the differential amplifier transistors of the Diffe limit amplifier connected in series.
Die an den beiden Differenzverstärker-Transistoren anliegende verstärkte Belichtungssensorzellen-Ausgangsspannung ist vor zugsweise über zwei Ausleseleitungen differentiell auslesbar.The applied to the two differential amplifier transistors increased exposure sensor cell output voltage is before can also be read out differentially via two readout lines.
Die Belichtungssensorzelle ist vorzugsweise matrixförmig mit weiteren Belichtungssensorzellen zu einer Belichtungssensor matrix verschaltbar, wobei alle Differenzverstärker von Be lichtungssensorzellen innerhalb einer Spalte der Belichtungs sensormatrix über eine Leitung an eine gemeinsame Stromquelle und über zwei gemeinsame Ausleseleitungen und zwei gemeinsame Arbeitswiderstände an einen Analog-/Digitalwandler zur Um wandlung der Belichtungssensorzellen-Ausgangsspannung in ei nen digitalen Wert angeschlossen sind.The exposure sensor cell is preferably in the form of a matrix further exposure sensor cells to an exposure sensor matrix interconnectable, with all differential amplifiers from Be light sensor cells within a column of exposure sensor matrix via a line to a common power source and via two common read lines and two common Working resistances to an analog / digital converter for Um conversion of the exposure sensor cell output voltage into egg a digital value is connected.
Die Transistoren der Auswahlschaltung, der Differenzverstär kerschaltung sowie der Rücksetzschaltung sind in einer beson ders bevorzugten Ausführungsform der erfindungsgemäßen Be lichtungssensorzelle MOSFETS-Transistoren.The transistors of the selection circuit, the differential amplifier kerschaltung and the reset circuit are in a special the preferred embodiment of the invention Be light sensor cell MOSFET transistors.
Die MOSFETS sind vorzugsweise in CMOS-Technologie herge stellt.The MOSFETS are preferably in CMOS technology poses.
Die erfindungsgemäße Belichtungssensorzelle hat den besonde ren Vorteil, daß die an dem lichtempfindlichen Bauelement er zeugte Spannung über zwei Ausleseleitungen differentiell aus gelesen werden kann, wobei nur der Nulldurchgang des ausgele senen Spannungssignals durch den Analog-/Digitalwandler aus gewertet wird. Durch das differentielle Auslesen werden ex terne elektromagnetische Störeinkopplungen stark unterdrückt. The exposure sensor cell according to the invention has the special ren advantage that he on the photosensitive device generated voltage across two readout lines differentially can be read, only the zero crossing of the read out voltage signal from the analog / digital converter is evaluated. The differential reading ex strong electromagnetic interference coupling is strongly suppressed.
Darüber hinaus wird hierdurch die als Digitalwert erfaßte Be lichtungsstärke unabhängig von Nichtlinearitäten der Diffe renzverstärker-Transistoren erfaßt.In addition, the Be Illuminance independent of non-linearities of the differences limit amplifier transistors detected.
Ein weiterer Vorteil der erfindungsgemäßen Belichtungssensor zelle gegenüber herkömmlichen Belichtungssensorzellen besteht darin, daß die erzeugte Spannung über die Ausleseleitungen nur einmal ausgelesen bzw. gesamplet wird, so daß auch die an der Sperrschichtkapazität anliegende Rauschspannung ebenfalls nur einmal ausgelesen wird. Die Belichtungssensorzelle gemäß der Erfindung weist eine gegenüber der korrelierten Doppelab tastung eine um 3 Dezibel verminderte thermische Rauschspan nung auf. Hierdurch wird das Signalrauschverhältnis der er findungsgemäßen Belichtungssensorzelle erhöht.Another advantage of the exposure sensor according to the invention cell compared to conventional exposure sensor cells in that the voltage generated across the readout lines is read out or sampled only once, so that the the noise voltage applied to the junction capacitance as well is read out only once. The exposure sensor cell according to the invention rejects one versus the correlated double a 3 decibel thermal noise chip reduced on. This will increase the signal to noise ratio exposure sensor cell according to the invention increased.
Im weiteren werden bevorzugte Ausführungsformen der erfin dungsgemäßen Belichtungssensorzelle unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben.In the further preferred embodiments of the inventions exposure sensor cell according to the invention with reference to attached figures to explain the invention Features described.
Es zeigen:Show it:
Fig. 1 eine Belichtungssensorzelle nach dem Stand der Tech nik; Fig. 1 nik an exposure sensor cell according to the prior Tech;
Fig. 2 eine erfindungsgemäße Belichtungssensorzelle; Fig. 2 is an exposure sensor cell of the invention;
Fig. 3 eine aus mehreren erfindungsgemäßen Belichtungssensor zellen bestehende Sensorspalte einer Belichtungssensormatrix gemäß der Erfindung; Fig. 3 is a cell from a plurality of inventive exposure sensor existing sensor column an exposure sensor matrix according to the invention;
Fig. 4 eine aus mehreren Belichtungssensorzellen bestehende Spalte einer Belichtungssensormatrix gemäß der Erfindung, wo bei die Belichtungssensorzellen komplementär zu den in Fig. 3 dargestellten Belichtungssensorzellen aufgebaut sind; FIG. 4 shows a multiple-exposure sensor cell column of an exposure sensor matrix according to the invention where the exposure sensor cells shown in Figure 3 are constructed at the exposure sensor cells complementary to those shown in Fig.
Fig. 5 eine aus mehreren Belichtungssensorzellen bestehende Spalte einer Belichtungssensormatrix gemäß der Erfindung, wo bei die Belichtungssensorzellen vollsymmetrisch ausgeführt sind. Fig. 5 a multiple-exposure sensor cell column of an exposure sensor matrix are executed where fully balanced in the exposure sensor cells according to the invention.
Fig. 2 stellt eine bevorzugte Ausführungsform der erfindungs gemäßen Belichtungssensorzelle 1 dar. Die Belichtungssensor zelle 1 enthält als ein lichtempfindliches Bauelement eine Fotodiode 2. Die Fotodiode 2 weist eine parallel geschaltete Dioden-Sperrschichtkapazität 3 auf. Die Diode 2 sowie die Sperrschichtkapazität 3 sind an ein Referenzspannungspotenti al geschaltet, bei dem es sich vorzugsweise um Massepotential handelt. Die Fotodiode 2 und deren Sperrschichtkapazität 3 sind an einem Knoten 4 mit dem Steueranschluß 5 eines Diffe renzverstärker-Transistors 6 verbunden. Der Differenzverstär ker-Transistor 6 liegt an einem Knoten 7 an einer Stromlei tung 8 an, über die der Differenzverstärker-Transistor 6 an eine in Fig. 2 nicht dargestellte Stromquelle angeschlossen ist. Ein zu dem Differenzverstärker-Transistor 6 symmetrisch geschalteter Differenzverstärker-Transistor 9 weist einen Steueranschluß 10 auf, der über einen Knoten 11 an eine Ver gleichskapazität 12 angeschlossen ist. Die Vergleichskapazi tät 12 ist über einen Anschluß 13 der Belichtungssensorzelle 1 mit einer Vergleichsspannungsleitung 14 verbunden. Fig. 2 illustrates a preferred embodiment of the Invention-wise exposure sensor cell 1. The exposure sensor cell 1 contains, as a photosensitive component is a photo diode 2. The photodiode 2 has a diode junction capacitance 3 connected in parallel. The diode 2 and the junction capacitance 3 are connected to a reference voltage potential, which is preferably a ground potential. The photodiode 2 and its junction capacitance 3 are connected at a node 4 to the control terminal 5 of a differential amplifier transistor 6 . The differential amplifier transistor 6 is connected to a node 7 at a Stromlei device 8 , via which the differential amplifier transistor 6 is connected to a current source, not shown in Fig. 2. A differential amplifier transistor 9 connected symmetrically to the differential amplifier transistor 6 has a control connection 10 which is connected via a node 11 to a comparative capacitance 12 . The comparison capacitor 12 is connected via a connection 13 of the exposure sensor cell 1 to a reference voltage line 14 .
Der Differenzverstärker-Transistor 6 ist an einem Knoten 15 mit einem ersten Auswahltransistor 16 verschaltet, dessen Steueranschluß 17 über eine Leitung 18 an einem Auswahlsteue ranschluß 19 der Belichtungssensorzelle 1 anliegt. Der Aus wahlsteueranschluß 19 ist mit einer Auswahlleitung 20 zur Auswahl der Belichtungssensorzelle 1 verbunden. Der zweite Differenzverstärker-Transistor 9 ist über einen Knoten 21 mit einem zugehörigen zweiten Auswahltransistor 22 verschaltet, dessen Steueranschluß 23 an der Leitung 18 anliegt. Die bei den Auswahltransistoren 16, 22 sind an Ausleseknoten 24, 25 mit zwei Ausleseleitungen 26, 27 verbunden. The differential amplifier transistor 6 is connected at a node 15 to a first selection transistor 16 , the control connection 17 of which is connected via a line 18 to a selection control connection 19 of the exposure sensor cell 1 . The selection control connection 19 is connected to a selection line 20 for selecting the exposure sensor cell 1 . The second differential amplifier transistor 9 is connected via a node 21 to an associated second selection transistor 22 , the control terminal 23 of which is connected to the line 18 . The selection transistors 16 , 22 are connected to readout nodes 24 , 25 with two readout lines 26 , 27 .
Der Differenzverstärker-Transistor 6 ist an dem Knoten 15 mit einem Rücksetz-Transistor 28 verschaltet, dessen Steue ranschluß 29 über eine Leitung 30 mit einem Steueranschluß 31 der Belichtungssensorzelle 1 verbunden ist. Der Steue ranschluß 31 ist an eine Rücksetzleitung 32 angeschlossen.The differential amplifier transistor 6 is connected at the node 15 to a reset transistor 28 whose control connection 29 is connected via a line 30 to a control connection 31 of the exposure sensor cell 1 . The control connection 31 is connected to a reset line 32 .
Der zweite Differenzverstärker-Transistor 9 ist über den Kno ten 21 mit einem zugehörigen zweiten Rücksetz-Transistor 33 verschaltet, dessen Steueranschluß 34 an der Leitung 30 an liegt.The second differential amplifier transistor 9 is connected via node 21 to an associated second reset transistor 33 , the control terminal 34 of which is connected to line 30 .
Die Differenzverstärker-Transistoren 6, 9 bilden einen in der Belichtungssensorzelle 1 integrierten Differenzverstärker zur Verstärkung der an dem lichtempfindlichen Bauelement 2 anlie genden Spannung.The differential amplifier transistors 6 , 9 form a differential amplifier integrated in the exposure sensor cell 1 for amplifying the voltage applied to the light-sensitive component 2 .
Die beiden Auswahltransistoren 16, 22 bilden eine Auswahl schaltung zur Auswahl der Belichtungssensorzelle 1 und werden über die Auswahlsteuerleitung 20 angesteuert.The two selection transistors 16 , 22 form a selection circuit for selecting the exposure sensor cell 1 and are controlled via the selection control line 20 .
Die beiden Rücksetz-Transistoren 28, 33 bilden eine Rücksetz schaltung zum Rücksetzen der Belichtungssensorzelle 1, wobei die Rücksetzschaltung über die Rücksetz-Steuerleitung 32 an gesteuert wird. Die Rücksetzschaltung sorgt dafür, daß die Belichtungssensorzelle 1 in einen vordefinierten Zustand ver setzt wird, bevor sie belichtet wird.The two reset transistors 28 , 33 form a reset circuit for resetting the exposure sensor cell 1 , the reset circuit being controlled via the reset control line 32 . The reset circuit ensures that the exposure sensor cell 1 is ver in a predefined state before it is exposed.
Die Differenzverstärker-Transistoren 6, 9, die Auswahltran sistoren 16, 22 sowie die Rücksetz-Transistoren 28, 33 der Belichtungssensorzelle 1 sind bei der in Fig. 2 dargestellten bevorzugten Ausführungsform MOSFET-Transistoren. Bei einer alternativen Ausführungsform sind die Transistoren Bipolar- Transistoren.The differential amplifier transistors 6 , 9 , the selection transistors 16 , 22 and the reset transistors 28 , 33 of the exposure sensor cell 1 are MOSFET transistors in the preferred embodiment shown in FIG. 2. In an alternative embodiment, the transistors are bipolar transistors.
Im weiteren wird die Funktionsweise der erfindungsgemäßen, in Fig. 2 dargestellten Belichtungssensorzelle 1 erläutert. The mode of operation of the exposure sensor cell 1 according to the invention shown in FIG. 2 is explained below.
In einer Rücksetzphase wird die Belichtungssensorzelle 1 zu nächst in einen vordefinierten Zustand versetzt. Hierzu wird an die Rücksetzleitung 32 und an die Auswahlleitung 20 ein logisch hohes Signal angelegt, wodurch die beiden Auswahl transistoren 16, 22 und die beiden Rücksetz-Transistoren 28, 33 durchgeschaltet werden. Aufgrund der durchgeschalteten Rücksetz-Transistoren 28, 33 stellt sich an den Steueran schlüssen 5, 10 der beiden Differenzverstärker-Transistoren 6, 9 ein Spannungsruhepotential ein, das sich nur durch die Offset-Spannung des Differenzverstärkers unterscheidet. Die Fotodiode 2 wird auf eine vordefinierte Spannung aufgeladen.In a reset phase, the exposure sensor cell 1 is first set to a predefined state. For this purpose, a logic high signal is applied to the reset line 32 and to the selection line 20 , whereby the two selection transistors 16 , 22 and the two reset transistors 28 , 33 are switched through. Because of the switched-on reset transistors 28 , 33 , a voltage quiescent potential arises at the control connections 5 , 10 of the two differential amplifier transistors 6 , 9 , which potential only differs by the offset voltage of the differential amplifier. The photodiode 2 is charged to a predefined voltage.
Beim Öffnen bzw. Sperren der Rücksetz-Transistoren 28, 33, die wie Rückkoppelschalter funktionieren, bleibt die Offset- Spannung in der Sperrschichtkapazität 3 der Fotodiode 2 und in der Vergleichskapazität 12 abgespeichert. Die Offset- Spannungskompensation erfolgt somit bereits in der Rücksetz phase vor Beginn der Belichtungsphase.When the reset transistors 28 , 33 , which function like feedback switches, are opened or blocked, the offset voltage remains stored in the junction capacitance 3 of the photodiode 2 and in the comparison capacitance 12 . The offset voltage compensation thus already takes place in the reset phase before the start of the exposure phase.
Nach Abschluss der Rücksetzphase wird eine Belichtungsphase eingeleitet. Hierzu wird an die Rücksetzleitung 32 ein lo gisch niedriges Signal und an die Auswahlleitung 20 ein eben falls logisch niedriges Signal angelegt. Hierdurch werden die Rücksetz-Transistoren 28, 33 der Rücksetzschaltung und die Auswahltransistoren 16, 22 der Auswahlschaltung gesperrt. Die Fotodiode 2 wird dann einem Licht ausgesetzt, dessen Belich tungsstärke durch die erfindungsgemäße Belichtungssensorzelle erfaßt wird.After the reset phase has been completed, an exposure phase is initiated. For this purpose, a logic low signal is applied to the reset line 32 and a logic low signal is also applied to the selection line 20 . As a result, the reset transistors 28 , 33 of the reset circuit and the selection transistors 16 , 22 of the selection circuit are blocked. The photodiode 2 is then exposed to a light whose exposure strength is detected by the exposure sensor cell according to the invention.
Aufgrund der Belichtung fließt durch die Fotodiode 2 ein zu der Belichtungsstärke proportionaler Strom, der durch die Sperrschichtkapazität 3 der Diode 2 aufintegriert wird. Die an der Diode 2 anliegende Spannung ist proportional zu der angelegten Lichtstärke.Due to the exposure, a current proportional to the exposure intensity flows through the photodiode 2 and is integrated by the junction capacitance 3 of the diode 2 . The voltage applied to the diode 2 is proportional to the light intensity applied.
Nach Abschluss der Belichtungsphase wird in einer Spannungs auslesephase das an dem Knoten 4 anliegende Spannungspotential gemessen. Hierzu wird die Belichtungszelle 1 durch Anlegen eines logisch hohen Signals an die Auswahlleitung 20 und ei nes logisch niedrigen Signals an die Rücksetzleitung 32 zur Einleitung der Auslesephase in einen Auslese-Betriebszustand geschaltet. Das an dem Knoten 4 anliegende Spannungspotential wird gemessen, indem ein rampenförmig ansteigendes, gesteuer tes Vergleichsspannungssignal an die Vergleichsspannungslei tung 14 angelegt wird. Das Vergleichsspannungssignal steigt dabei zeitlich linear an. Je geringer die Belichtungsstärke und somit das an dem Knoten 4 anliegende Spannungspotential ist, desto schneller erreicht die Vergleichsspannung an dem Steueranschluß 10 des Differenzverstärker-Transistors 9 die an dem Steueranschluß 5 des Differenzverstärker-Transistors 6 anliegende Spannungshöhe. Sobald die rampenförmig ansteigende Vergleichsspannung die gleiche Spannungshöhe wie die an dem Steueranschluß 5 anliegende Spannung erreicht, wird die zwi schen den beiden Ausleseleitungen 26, 27 liegende Differenz spannung null. Dieser Nulldurchgang wird durch eine an den Ausleseleitungen 26, 27 angeschlossene Ablaufsteuerung er faßt, wobei die Ablaufsteuerung die Zeit feststellt, die be nötigt wurde, bis das rampenförmig ansteigende Vergleichssig nal die gleiche Höhe erreicht hat wie die durch die Belich tung erzeugte und am Steueranschluß 5 anliegende Spannung. Hierzu weist die Ablaufsteuerung einen integrierten Taktgene rator auf, wobei die Anzahl der generierten Takte die Zeit wiedergibt, bis die Spannungssymmetrie erreicht worden ist. Diese Zeitspanne bzw. die Anzahl der erzeugten Taktsignale ist dabei proportional zu der Belichtungsstärke des Lichtes, dem das lichtempfindliche Bauelement 2 der Belichtungssensor zelle 1 ausgesetzt war.After completion of the exposure phase, the voltage potential present at node 4 is measured in a voltage readout phase. For this purpose, the exposure cell 1 is switched into a readout operating state by applying a logic high signal to the selection line 20 and a logic low signal to the reset line 32 to initiate the readout phase. The voltage potential present at the node 4 is measured by applying a ramp-like, controlled comparison voltage signal to the comparison voltage line 14 . The reference voltage signal increases linearly over time. The lower the exposure intensity and thus the voltage potential present at node 4 , the faster the comparison voltage at control terminal 10 of differential amplifier transistor 9 reaches the voltage level present at control terminal 5 of differential amplifier transistor 6 . As soon as the ramp-like comparison voltage reaches the same voltage level as the voltage applied to the control connection 5, the voltage between the two read lines 26 , 27 is zero difference. This zero crossing is detected by a sequence control connected to the read-out lines 26 , 27 , the sequence control determining the time that was required until the ramp-like comparison signal has reached the same height as the device generated by the exposure and at the control connection 5 applied voltage. For this purpose, the sequence controller has an integrated clock generator, the number of clocks generated representing the time until the voltage symmetry has been reached. This period of time or the number of clock signals generated is proportional to the exposure intensity of the light to which the photosensitive component 2 of the exposure sensor cell 1 was exposed.
Fig. 3 stellt eine Spalte einer Belichtungssensormatrix dar. Die Belichtungssensormatrix-Spalte besteht aus mehreren Be lichtungssensorzellen 1-1 bis 1-N gemäß der Erfindung. Fig. 3 illustrates a column represents an exposure sensor matrix. The exposure sensor matrix column consists of several Be glade sensor cells 1-1 to 1-N according to the invention.
Die Differenzverstärker der Belichtungssensorzellen 1 inner halb der Spalte sind über die Stromleitung 8 an eine gemeinsame Stromquelle 35 angeschlossen. Alle Belichtungssensorzel len 1-1 bis 1-N innerhalb einer Spalte der Belichtungssensor matrix sind an gemeinsame Auslesespannungsleitungen 26, 27 angeschlossen, die Arbeitswiderstände 36, 37 aufweisen. Über Ausleseanschlüsse 38, 39 wird die an den Ausleseleitungen 26, 27 anliegende differentielle Spannung ausgelesen. Diese Dif ferenzspannung entspricht der Belichtungsstärke derjenigen Belichtungssensorzelle 1 innerhalb der Spalte, die über eine zugehörige Auswahlleitung 20-1 bis 20-N aktiviert worden ist. Zu einem bestimmten Zeitpunkt während einer Auslesephase wird stets nur eine Belichtungssensorzelle 1 innerhalb einer Spal te aktiviert. ODER-Gatter 40-1 bis 40-n verknüpfen das Rück setz-Steuersignal logisch-Oder mit dem Auswahlsteuersignal zur Ansteuerung der Auswahltransistoren innerhalb der zugehö rigen Belichtungssensorzelle 1.The differential amplifier of the exposure sensor cells 1 within the column are connected via the power line 8 to a common power source 35 . All exposure sensor cells 1-1 to 1 -N within a column of the exposure sensor matrix are connected to common read-out voltage lines 26 , 27 which have load resistors 36 , 37 . The differential voltage present on the readout lines 26 , 27 is read out via readout connections 38 , 39 . This difference voltage corresponds to the exposure intensity of that exposure sensor cell 1 within the column that has been activated via an associated selection line 20-1 to 20 -N. At any given time during a readout phase, only one exposure sensor cell 1 is activated within one column. OR gates 40-1 to 40-n logically combine the reset control signal with the selection control signal for driving the selection transistors within the associated exposure sensor cell 1 .
Wie man aus Fig. 3 erkennen kann, wird die Vergleichskapazi tät 12 innerhalb der Belichtungssensorzellen 1 durch einen Transistor gebildet, dessen Drain- und Sourceanschluß kurzge schlossen sind. Bei der in Fig. 3 gezeigten Ausführungsform sind die Transistoren n-Kanal-MOSFETS.As can be seen from Fig. 3, the comparison capacitance 12 is formed within the exposure sensor cells 1 by a transistor, the drain and source connection are short-circuited. In the embodiment shown in FIG. 3, the transistors are n-channel MOSFETs.
Fig. 4 stellt ebenfalls eine Spalte einer Belichtungssensor matrix dar, die aus einer Vielzahl von erfindungsgemäßen Be lichtungssensorzellen 1-1 bis 1-N aufgebaut ist. Die in Fig. 4 dargestellte Spalte ist komplementär zu der in Fig. 3 dar gestellten Sensorspalte aufgebaut. In Fig. 4 werden sämtliche Transistoren durch p-Kanal-MOSFETS gebildet. Die in Fig. 3 dargestellten ODER-Gatter 40-1 bis 40-N sind durch UND-Gatter 41-1 bis 41-N ersetzt. Fig. 4 also shows a column of an exposure sensor matrix, which is composed of a plurality of Be exposure sensor cells 1-1 to 1 -N according to the invention. The column shown in FIG. 4 is complementary to the sensor column shown in FIG. 3. In Fig. 4, all of the transistors are formed by p-channel MOSFETs. The OR gates 40-1 to 40 -N shown in FIG. 3 are replaced by AND gates 41-1 to 41 -N.
Fig. 5 zeigt eine weitere besonders bevorzugte Ausführungs form einer Belichtungssensormatrix, bei der erfindungsgemäße Belichtungssensorzellen 1-1 bis 1-N innerhalb einer Spalte angeordnet sind. Bei dieser Ausführungsform ist die Belich tungssensorzelle vollsymmetrisch aufgebaut, d. h. sie weist zwei lichtempfindliche Bauelemente 2a, 2b auf. Mit zunehmender Belichtungsstärke nimmt die Spannung an dem ersten licht empfindlichen Bauelement 2a ab, während sie an dem zweiten lichtempfindlichen Bauelement 2b zunimmt. FIG. 5 shows a further particularly preferred embodiment of an exposure sensor matrix in which exposure sensor cells 1-1 to 1 -N according to the invention are arranged within a column. In this embodiment, the exposure sensor cell is fully symmetrical, ie it has two light-sensitive components 2 a, 2 b. With increasing exposure, the voltage at the first light-sensitive component 2 a decreases, while it increases at the second light-sensitive component 2 b.
Die jeweils in den Fig. 3-5 gezeigte Spalte einer Belich tungssensormatrix enthält eine Vielzahl von erfindungsgemäßen Belichtungssensorzellen 1. Bei einer bevorzugten Ausführungs form besteht die Belichtungssensormatrix aus 650 Zeilen und 720 Spalten, d. h. in einer Spalte sind 650 Belichtungssensor zellen 1 an gemeinsame Ausleseleitungen 26, 27 angeschlossen.The column of an exposure sensor matrix shown in each of FIGS . 3-5 contains a plurality of exposure sensor cells 1 according to the invention. In a preferred embodiment, the exposure sensor matrix consists of 650 rows and 720 columns, ie in one column, 650 exposure sensor cells 1 are connected to common read lines 26 , 27 .
Eine Belichtungssensormatrix mit 650 Zeilen und 720 Spalten entspricht dem Format eines herkömmlichen Fernsehbildschirms, der aus 650 × 720 Bildpixeln besteht. Hierdurch eignet sich die Belichtungssensormatrix besonders zur Aufnahme von Fern sehbildern. Eine aus den erfindungsgemäßen Belichtungssensor zellen aufgebaute Belichtungssensormatrix zur Ausbildung ei ner Kamera ist aufgrund der bereits in den Belichtungssensor zellen integrierten Signalverstärkungsschaltung besonders un empfindlich gegenüber elektromagnetischen Störeinkopplungen und kann somit problemlos mit weiteren Schaltungen, die unter Umständen Störsignale erzeugen, auf einem Halbleiterchip in tegriert werden, ohne daß die Bildqualität darunter leidet. Darüber hinaus ist das Signalrauschverhältnis gegenüber ther mischem Rauschen aufgrund der einmaligen Spannungsabtastung besonders hoch.An exposure sensor matrix with 650 rows and 720 columns corresponds to the format of a conventional television screen, which consists of 650 × 720 image pixels. This makes it suitable the exposure sensor matrix especially for taking pictures from afar visual images. One from the exposure sensor according to the invention cells-built exposure sensor matrix to form egg ner camera is due to the already in the exposure sensor cells integrated signal amplification circuit especially un sensitive to electromagnetic interference and can therefore easily be used with other circuits under Circumstances generate interference signals on a semiconductor chip be tegrated without the image quality suffering. In addition, the signal to noise ratio is compared to ther mixing noise due to the one-time voltage sampling especially high.
Die in der erfindungsgemäßen Belichtungssensorzelle integ rierte Differenzverstärkerschaltung ermöglicht eine Signal verstärkung um etwa einen Faktor 10 bis 20.The integ. In the exposure sensor cell according to the invention Differential amplifier circuit enables a signal gain by a factor of 10 to 20.
Claims (15)
- a) einer Auswahlschaltung (16, 22) zur Auswahl der Belich tungssensorzelle (1);
- b) mindestens einem lichtempfindlichen Bauelement (2), durch das eine zu einer Belichtungsstärke proportionale Spannung erzeugt wird; und mit
- c) einem Differenzverstärker (6, 9) zur Verstärkung der durch das lichtempfindliche Bauelement (2) erzeugten Span nung.
- a) a selection circuit ( 16 , 22 ) for selecting the exposure sensor cell ( 1 );
- b) at least one light-sensitive component ( 2 ), by means of which a voltage proportional to an exposure intensity is generated; and with
- c) a differential amplifier ( 6 , 9 ) for amplifying the voltage generated by the light-sensitive component ( 2 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10006525A DE10006525C2 (en) | 2000-02-15 | 2000-02-15 | Exposure sensor cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10006525A DE10006525C2 (en) | 2000-02-15 | 2000-02-15 | Exposure sensor cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10006525A1 true DE10006525A1 (en) | 2001-10-04 |
| DE10006525C2 DE10006525C2 (en) | 2002-01-24 |
Family
ID=7630867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10006525A Expired - Fee Related DE10006525C2 (en) | 2000-02-15 | 2000-02-15 | Exposure sensor cell |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10006525C2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8134632B2 (en) * | 2002-03-08 | 2012-03-13 | Arnold Richter Cine Technik GmbH and Co. Bertriebs KG | Digital camera |
| EP2924980A1 (en) * | 2014-03-27 | 2015-09-30 | Canon Kabushiki Kaisha | Solid-state image sensor and image sensing system |
| EP3101812A1 (en) * | 2015-06-05 | 2016-12-07 | Cmosis Bvba | In-pixel differential transconductance amplifier for adc and image sensor architecture |
| WO2018079330A1 (en) * | 2016-10-26 | 2018-05-03 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, control method thereof, and electronic apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0773669A2 (en) * | 1995-10-31 | 1997-05-14 | Interuniversitair Micro-Elektronica Centrum Vzw | Circuit, pixel, device and method for reducing fixed pattern noise in solid state imaging devices |
-
2000
- 2000-02-15 DE DE10006525A patent/DE10006525C2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0773669A2 (en) * | 1995-10-31 | 1997-05-14 | Interuniversitair Micro-Elektronica Centrum Vzw | Circuit, pixel, device and method for reducing fixed pattern noise in solid state imaging devices |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8134632B2 (en) * | 2002-03-08 | 2012-03-13 | Arnold Richter Cine Technik GmbH and Co. Bertriebs KG | Digital camera |
| US10321087B2 (en) | 2014-03-27 | 2019-06-11 | Canon Kabushiki Kaisha | Solid-state image sensor and image sensing system |
| JP2015195570A (en) * | 2014-03-27 | 2015-11-05 | キヤノン株式会社 | Solid-state imaging apparatus and imaging system |
| RU2603241C2 (en) * | 2014-03-27 | 2016-11-27 | Кэнон Кабусики Кайся | Solid-state image sensor and image sensing system |
| US9876975B2 (en) | 2014-03-27 | 2018-01-23 | Canon Kabushiki Kaisha | Solid-state image sensor and image sensing system with readout unit including current source |
| EP2924980A1 (en) * | 2014-03-27 | 2015-09-30 | Canon Kabushiki Kaisha | Solid-state image sensor and image sensing system |
| EP3101812A1 (en) * | 2015-06-05 | 2016-12-07 | Cmosis Bvba | In-pixel differential transconductance amplifier for adc and image sensor architecture |
| US10142575B2 (en) | 2015-06-05 | 2018-11-27 | Cmosis Bvba | In-pixel differential transconductance amplifier for ADC and image sensor architecture |
| WO2018079330A1 (en) * | 2016-10-26 | 2018-05-03 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, control method thereof, and electronic apparatus |
| JP2018074268A (en) * | 2016-10-26 | 2018-05-10 | ソニーセミコンダクタソリューションズ株式会社 | Solid state imaging device and control method thereof, and electronic apparatus |
| US10887538B2 (en) | 2016-10-26 | 2021-01-05 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, control method thereof, and electronic apparatus |
| JP6991704B2 (en) | 2016-10-26 | 2022-01-12 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state image sensor and its control method, and electronic devices |
| CN114390223A (en) * | 2016-10-26 | 2022-04-22 | 索尼半导体解决方案公司 | Photodetector and imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10006525C2 (en) | 2002-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69606147T2 (en) | Circuit, picture element, device and method for reducing the noise of spatially unchanging patterns in solid-state image recording devices | |
| DE60218674T2 (en) | CMOS image sensor and method for driving a CMOS image sensor with increased dynamic range | |
| DE19836356C2 (en) | Active pixel sensor with adjustable gain | |
| EP2040458B1 (en) | Image sensor | |
| DE3008858C2 (en) | Photoelectric semiconductor device | |
| DE69911932T2 (en) | ACTIVE LINEAR SENSOR | |
| DE60002612T2 (en) | PHOTODETECTOR AND METHOD FOR DETECTING RADIATION | |
| DE69924312T2 (en) | Readout channel for active pixel sensor | |
| US6246043B1 (en) | Method and apparatus for biasing a CMOS active pixel sensor above the nominal voltage maximums for an IC process | |
| US7427790B2 (en) | Image sensor with gain control | |
| DE69935895T2 (en) | ARCHITECTURE OF AN ACTIVE PIXEL SENSOR WITH THREE TRANSISTORS AND CORRELATED DOUBLE-PATTERNING | |
| DE10231082A1 (en) | Method for setting a signal level of an active picture element and corresponding active picture element | |
| US6697114B1 (en) | Triple slope pixel sensor and arry | |
| WO1993019489A1 (en) | Image cell, in particular for an imaging chip | |
| DE2352184A1 (en) | CIRCUIT FOR COHERENT READING AND SIGNAL PROCESSING OF A CHARGE-COUPLED ARRANGEMENT | |
| KR20090121356A (en) | Extended dynamic range using variable sensitivity pixels | |
| DE10065887B4 (en) | Photosensor circuit | |
| DE60120099T2 (en) | ACTIVE PIXEL IMAGE SENSOR WITH IMPROVED LINEARITY | |
| WO2004040904A1 (en) | Optoelectronic sensor | |
| USRE38499E1 (en) | Two-stage amplifier for active pixel sensor cell array for reducing fixed pattern noise in the array output | |
| DE102009019034A1 (en) | image sensor | |
| EP0848882B1 (en) | Light-detection system with programmable offset current | |
| DE10006525C2 (en) | Exposure sensor cell | |
| DE10312377A1 (en) | Circuit for image-converter multiplexers arranges pixels in an array with rows and columns connected via a selection device to column read-out wires with boosters | |
| DE4320313A1 (en) | Built=in test photodetector structure in CCD image sensor - is inserted into row of imaging detectors and provided with separate exposure control gate to corresp. exposure drain regions. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: MICRONAS GMBH, 79108 FREIBURG, DE |
|
| 8339 | Ceased/non-payment of the annual fee |